JPH09134151A - Memory device - Google Patents

Memory device

Info

Publication number
JPH09134151A
JPH09134151A JP8203029A JP20302996A JPH09134151A JP H09134151 A JPH09134151 A JP H09134151A JP 8203029 A JP8203029 A JP 8203029A JP 20302996 A JP20302996 A JP 20302996A JP H09134151 A JPH09134151 A JP H09134151A
Authority
JP
Japan
Prior art keywords
electrode
data
signal
groove
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8203029A
Other languages
Japanese (ja)
Inventor
Thomas S Buzak
トーマス・エス・ブザク
Paul C Martin
ポール・シー・マーチン
Wayn Olmstead H
エイッチ・ウエイン・オルムステッド
J Horne John
ジョン・ジェイ・ホーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/145,062 external-priority patent/US4896149A/en
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JPH09134151A publication Critical patent/JPH09134151A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a high-yield, inexpensive device by using ionized gas to write and read data to and out of a data storage element of the memory device. SOLUTION: Plural 1st electrodes 18 are formed almost in parallel to the main surface of a 1st substrate 48, and on a 2nd substrate 54, plural grooved recessed parts 20 which cross the 1st electrodes and are almost in parallel to each other and filled with ionizable gas are formed. Then 2nd and 3rd electrodes 62 and 30 are formed in the grooved recessed parts almost in parallel to the length. A dielectric layer 46 is interposed between the 1st and 2nd substrates and data storage elements are formed at the intersections of the 1st electrodes and grooved recessed parts. Signal applying and reading means 22 and 24 apply a 1st signal selectively between the 1st and 3rd electrodes or receive a read signal. A signal applying means 26 applies a 2nd signal selectively between the 2nd and 3rd electrodes and supplies the 2nd signal selectively to ionize the gas in the grooved recessed parts having the 2nd and 3rd electrodes having received the 2nd signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、イオン化可能なガ
ス(気体)を用いるデータ・エレメントによるメモリ装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device with a data element using an ionizable gas.

【0002】[0002]

【従来の技術】データ蓄積装置、即ち、メモリ装置を使
用したシステムには、例えば、画像データを蓄積するビ
デオ・カメラや画像表示装置がある。そのようなシステ
ムは、蓄積素子にデータを書き込んだり、これからデー
タを読出したりするためのアドレス指定装置を有してい
る。本発明のメモリ装置を利用した装置の1つは、汎用
フラット・パネル表示装置であって、その蓄積素子また
は表示素子は、光パターン・データを蓄積する。フラッ
ト・パネル表示装置は、表示表面の視覚領域内に配置さ
れた多数の表示素子を具えている。このようなメモリ装
置の応用であるフラット・パネル表示装置は、表示画像
を形成する上で陰極線管を必要としないので望ましい。
これは、陰極線管は、形も大きく、こわれやすく、高電
圧駆動回路が必要なためである。
2. Description of the Related Art Systems using a data storage device, that is, a memory device include, for example, a video camera and an image display device for storing image data. Such systems have an addressing device for writing data to and reading data from the storage element. One of the devices utilizing the memory device of the present invention is a general purpose flat panel display device, the storage element or display element of which stores light pattern data. Flat panel displays include a number of display elements arranged in a viewing area on a display surface. Flat panel displays, which are applications of such memory devices, are desirable because they do not require a cathode ray tube to form a displayed image.
This is because the cathode ray tube has a large shape, is easily broken, and requires a high voltage drive circuit.

【0003】本発明のメモリ装置は、表示装置及びアド
レス装置にも関連するため、更に、表示装置及びアドレ
ス装置について説明する。ある種のフラット・パネル表
示装置は、多数の液晶セルまたは表示素子を配列し、こ
れらを直接にマルチプレクスするアドレス装置を採用し
ている。1対の導電体の間に液晶セルの各々が配置さ
れ、これらの導体は、液晶セルに選択電圧信号及び非選
択電圧信号を選択的に印加し、液晶セルの光学的状態を
変化させる。これによって輝度を変化させ、画像を形成
させることができる。この形式の表示装置は、「受動
的」であるといえる。なぜなら液晶セルの電気光学的特
性を変化させるのに「能動的」電気素子が協同していな
いからである。このような表示装置には、表示画像を形
成するのに用いるビデオ情報、即ちデータを提供するた
めのアドレス線の数が限られる(例えば、約250本)
という欠点がある。
Since the memory device of the present invention also relates to a display device and an address device, the display device and the address device will be further described. Some types of flat panel display devices employ an addressing device in which a large number of liquid crystal cells or display elements are arranged and multiplexed directly. Each of the liquid crystal cells is disposed between a pair of conductors, and these conductors selectively apply a selection voltage signal and a non-selection voltage signal to the liquid crystal cell to change the optical state of the liquid crystal cell. Thereby, the luminance can be changed and an image can be formed. Display devices of this type can be said to be "passive". This is because "active" electrical elements do not cooperate to change the electro-optical properties of the liquid crystal cell. In such a display device, the number of address lines for providing video information, that is, data used to form a display image is limited (for example, about 250 lines).
There is a disadvantage that.

【0004】液晶表示装置のデータのアドレス・ライン
の数を増やすための方策としては、各液晶セルと協同す
る個別の電気素子が、選択電圧信号及び非選択電圧信号
に対する液晶セルの電気光学的応答の実質的非線形性を
改めるようなアドレス装置を用いることである。これ
は、本発明のメモリ装置のアドレスすることにも関係す
る。「2端子」素子のアドレス技術に関するもののいく
つかは、この方法によって特徴つけられる。表示素子の
実質的非線形性を強めると、2値表示においてマルチプ
レクス能力が増加するが、この技術によりグレイスケー
ルを実現するには多くの因難を伴う。
As a measure for increasing the number of data address lines of a liquid crystal display device, a separate electric element cooperating with each liquid crystal cell causes an electro-optical response of the liquid crystal cell to a selection voltage signal and a non-selection voltage signal. Is to use an addressing device that corrects the substantial non-linearity of. This also relates to addressing the memory device of the present invention. Some of the "two-terminal" device addressing techniques are characterized by this method. Increasing the substantial non-linearity of the display element increases the multiplexing capability in the binary display, but there are many obstacles to achieving gray scale with this technique.

【0005】充分なグレイスケール性能の液晶マトリク
ス表示装置を得るには、液晶材料から非線形機能を得る
ことに依存しないアドレス装置を必要とする。これを達
成するため、電気的な「能動」素子のマトリクスを用い
たアドレス装置は、各画素毎に、液晶材料から分離した
電子スイッチを採用している。この能動マトリクスは、
各液晶セルと対応付けられた2または3端子の固体素子
を用い、必要な非線形性と表示素子の絶縁とを得てい
る。2端子素子によって構成されたアドレス装置は、様
々の種類のダイオードを用いることができ、3端子素子
によって構成されたアドレス装置は、異なった半導体材
料から作られる様々な種類の薄膜トランジスタ(TF
T)を用いることができる。
To obtain a liquid crystal matrix display device with sufficient gray scale performance, an addressing device that does not rely on obtaining a non-linear function from a liquid crystal material is required. To accomplish this, addressing devices using a matrix of electrical "active" elements employ electronic switches that are separate from the liquid crystal material for each pixel. This active matrix is
The required non-linearity and insulation of the display element are obtained by using a solid-state element with 2 or 3 terminals associated with each liquid crystal cell. Addressing devices configured with two-terminal elements can use various types of diodes, and addressing devices configured with three-terminal elements can be used with various types of thin film transistors (TF) made from different semiconductor materials.
T) can be used.

【0006】[0006]

【発明が解決しようとする課題】2端子又は3端子能動
素子に関する問題のひとつは、能動素子の数が非常に多
くなると、高い歩留まりで大量のマトリクスを製造する
ことが大変に困難になることである。もうひとつの問題
は、特にTFT素子に関することであるが、充分に高い
「オフ抵抗」の薄膜トランジスタを製造することが困難
であることである。「オフ抵抗」が比較的低いと、表示
素子はそこに生じた電荷を所定の時間保持していること
ができない。さらにこのとき「オフ抵抗」と「オン抵
抗」との比が低下する。この比は、TFTマトリクスの
好適な動作のためには10を超えるのが望ましい。TF
Tマトリクスは、ときどき分離した蓄積キャパシタ(容
量)を各表示素子と共に採用し、「オフ抵抗」が充分に
高くないことの影響を除去する。しかしながら、分離し
た蓄積キャパシタの使用によって、これと協同するTF
Tマトリクスがより複雑となり、歩留まりも低下すると
思われる。TFT能動マトリクスに考えられるもうーつ
の問題は、「オン」電流からくる必要性によって、TF
T素子の寸法が大きくなる傾向があるために、表示素子
の寸法に比較してTFTの寸法が比較的大きくなってし
まうことである。このことは、素子の光効率に影響を与
える。
One of the problems with two-terminal or three-terminal active devices is that when the number of active devices is very large, it becomes very difficult to manufacture a large amount of matrix with a high yield. is there. Another problem, especially regarding the TFT element, is that it is difficult to manufacture a thin film transistor having a sufficiently high “off resistance”. When the “off resistance” is relatively low, the display element cannot hold the electric charge generated therein for a predetermined time. Further, at this time, the ratio between the “off resistance” and the “on resistance” decreases. This ratio is preferably above 10 for proper operation of the TFT matrix. TF
The T-matrix sometimes employs a separate storage capacitor (capacitance) with each display element to eliminate the effect of not having a sufficiently high "off resistance". However, the use of a separate storage capacitor allows the TF to cooperate with it.
It seems that the T-matrix becomes more complicated and the yield decreases. Another possible problem with a TFT active matrix is the need for TF due to the need to come from "on" currents.
Since the size of the T element tends to be large, the size of the TFT becomes relatively large as compared with the size of the display element. This affects the light efficiency of the device.

【0007】TFT素子によって作られた能動素子は、
白黒とカラーの画像を形成する能力がある。カラー画像
を形成するためには、表示素子と空間的にー致するよう
に並べられ、異なった色のスポットのグループを多く含
むカラー・フィルターを能動マトリクスは用いる。これ
ゆえ、異なった色のスポットとー致するように並べられ
た表示素子のグループは、これゆえ単一の画像ピクセル
を形成する。
[0007] The active element made by the TFT element is
It is capable of producing black and white and color images. To form a color image, the active matrix uses a color filter that is spatially aligned with the display element and contains many groups of different color spots. Therefore, groups of display elements that are aligned to match different color spots therefore form a single image pixel.

【0008】フラット・パネル表示装置は、イオン化し
たガス又はプラズマを用いた表示素子を用いても実施す
ることができ、どんなガスを用いるかによって決まる色
の発光領域を表示面に形成する。これら発光領域は、表
示画像を形成すべく選択的に駆動される。
The flat panel display device can also be implemented by using a display element using an ionized gas or plasma, and a light emitting region of a color determined by what kind of gas is used is formed on the display surface. These light emitting areas are selectively driven to form a display image.

【0009】その他のフラット・パネル表示装置は、電
子を発するプラズマを採用しており、これら電子を加速
して蛍光体に衝突させて、輝点を生成する。このような
フラット・パネル表示装置は、輝度効率が向上している
が、広い表示面を構成することが困難であり、複雑な駆
動回路が必要となる。このようなフラット・パネル表示
装置は、多色画像を形成するために異なったスペクトラ
ム特性で、電子によって励起される蛍光体によって構成
できる。
Other flat panel display devices employ plasma that emits electrons, and accelerates these electrons to collide with a phosphor to generate bright spots. Although such a flat panel display device has improved luminance efficiency, it is difficult to form a wide display surface and a complicated drive circuit is required. Such flat panel displays can be constructed with phosphors that are excited by electrons with different spectral characteristics to form a multicolor image.

【0010】ガス・プラズマ・フラット・パネル表示装
置は、プラズマ・サック(plasma−sac)形式
のガス放電表示装置を使用することにより意図的に軽減
されている。このような表示装置では、開口が設けられ
た絶縁体の陰極側で発生したプラズマ・サックが、ひと
つの開口から他の開口へと移動してラスタ走査に影響を
与える。このプラズマ・サック型のガス放電表示装置
は、製造工程が複雑であり、歩留まりも低下しやすい。
Gas plasma flat panel displays have been purposely mitigated by using a plasma discharge type of plasma-sac. In such a display device, the plasma sack generated on the cathode side of the insulator provided with the opening moves from one opening to another opening and affects raster scanning. The production process of this plasma sack type gas discharge display device is complicated, and the yield is likely to decrease.

【0011】そこで本発明の目的は、データ蓄積素子
(ストレージ・エレメント)にデータを書込み、あるい
は読み出すために、イオン化したガスを用いるメモリ装
置を提供することにある。本発明の他の目的は、安価で
且つ高い歩留まりで製造できるメモリ装置を提供するこ
とにある。本発明の更に他の目的は、誘電体層がイオン
化したガスと協同してアドレス可能なデータ蓄積装置を
形成するメモリ装置を提供することにある。
Therefore, an object of the present invention is to provide a memory device that uses an ionized gas to write or read data to or from a data storage element (storage element). Another object of the present invention is to provide a memory device that can be manufactured at low cost and with high yield. Yet another object of the present invention is to provide a memory device in which a dielectric layer cooperates with an ionized gas to form an addressable data storage device.

【0012】[0012]

【課題を解決するための手段】本発明のメモリ装置は、
一方の主面に互いに略平行に形成された複数の第1電極
を有する第1基板と;この第1基板の主面に対向する主
面上に第1電極と交差し且つ互いに略平行に形成され、
イオン化可能なガスが封入された複数の溝状凹部を有す
る第2基板と;この第2基板の主面上で複数の溝状凹部
の各々の内部に、この溝状凹部の長手方向に略平行に形
成された第2及び第3電極と;第1基板及び第2基板の
間に間挿され、第1電極及び溝状凹部の交差部にデータ
蓄積素子を形成する誘電体層と;第1電極及び第3電極
の間に選択的に第1信号を印加するか、又は第1電極及
び第3電極の間から選択的に読出し信号を受ける信号印
加/読出し手段と;第2電極及び第3電極の間に選択的
に第2信号を印加する信号印加手段とを具えている。こ
の信号印加手段は、第2電極及び第3電極の間に第2信
号を選択的に供給して、第2信号を受けた第2電極及び
第3電極を有する溝状凹部におけるガスをイオン化す
る。信号印加/読出し手段は、イオン化されたガスを含
む溝状凹部に対応する蓄積素子の第1電極及び第3電極
の間に第1信号を選択的に供給して、誘電体層の電荷状
態を変化させ、蓄積素子に第1信号に対応するデータを
蓄積させると共に、イオン化されたガスを含む溝状凹部
に対応する蓄積素子の第1電極及び第3電極の間から読
出し信号を選択的に得て、蓄積素子に蓄積されたデータ
を読出す。
A memory device according to the present invention comprises:
A first substrate having a plurality of first electrodes formed on one main surface substantially parallel to each other; formed on the main surface facing the main surface of the first substrate so as to intersect the first electrodes and substantially parallel to each other Is
A second substrate having a plurality of groove-shaped recesses in which an ionizable gas is enclosed; inside the plurality of groove-shaped recesses on the main surface of the second substrate, substantially parallel to the longitudinal direction of the groove-shaped recesses; A second and a third electrode formed on the first substrate; a dielectric layer interposed between the first substrate and the second substrate to form a data storage element at the intersection of the first electrode and the groove-shaped recess; Signal applying / reading means for selectively applying a first signal between the electrode and the third electrode or selectively receiving a read signal between the first electrode and the third electrode; and a second electrode and a third electrode Signal applying means for selectively applying the second signal between the electrodes. The signal applying means selectively supplies the second signal between the second electrode and the third electrode to ionize the gas in the groove-shaped concave portion having the second electrode and the third electrode receiving the second signal. . The signal applying / reading means selectively supplies the first signal between the first electrode and the third electrode of the storage element corresponding to the groove-shaped recess containing the ionized gas to change the charge state of the dielectric layer. The storage element stores the data corresponding to the first signal, and the read signal is selectively obtained from between the first electrode and the third electrode of the storage element corresponding to the groove-shaped recess containing the ionized gas. Then, the data stored in the storage element is read.

【0013】本発明のメモリ装置の第1実施例は、直視
型または投影型のいずれにも用いられる高解像度フラッ
ト・パネル表示装置に適用している。この表示装置は、
視覚領域全体にわたって配置されたデータ・ストレージ
・エレメント(蓄積素子)である表示素子によって構成
された表示パネルを含んでいる。各表示素子は、ヘリウ
ムのようなイオン化可能なガスを所定量封入したもの
と、ネマチック液晶のような電気光学材料を所定量封入
したものを具え、これらは協同して、表示素子が設けら
れているところの電気光学的材料を通って伝播し、外側
へ向かって発光する光を変調する。
The first embodiment of the memory device of the present invention is applied to a high-resolution flat panel display device used for both direct-view type and projection type. This display device
It includes a display panel constituted by display elements which are data storage elements (storage elements) arranged over the entire visual area. Each display element includes one in which a predetermined amount of an ionizable gas such as helium is sealed, and one in which a predetermined amount of an electro-optical material such as nematic liquid crystal is sealed, and the display elements are provided in cooperation with each other. Modulate the light that propagates through the electro-optic material where it is and emits outward.

【0014】本発明の第2実施例は、メモリ装置そのも
のであり、ここにアナログ的な情報が電気的に書き込ま
れ、あるいは読み込まれる.このメモリ装置は、データ
・ストレージ・エレメントまたはメモリ素子(蓄積素
子)が配列されたものを含み、これらの夫々は、ヘリウ
ムのようなイオン化可能なガス、ガラス、プラスチック
のような誘電体材料、及び光導電体を含んでいる。この
イオン化可能なガスと誘電体材料とは、このメモリ素子
に何らかの方法で前もって書込まれていた信号を読み出
すため、メモリ素子をアドレスする方法を協同して提供
する。
The second embodiment of the present invention is a memory device itself, in which analog information is electrically written or read. The memory device includes an array of data storage elements or memory elements (storage elements), each of which includes an ionizable gas such as helium, a dielectric material such as glass or plastic, and It contains a photoconductor. The ionizable gas and the dielectric material cooperate to provide a method of addressing the memory element in order to read a signal that was previously written to the memory element in some way.

【0015】両方の実施例では、蓄積素子が、行と列と
に配列されている。第1実施例では、行はビデオ情報ま
たはデータの1行を表し、第2実施例では、行は2組の
個別量のアナログ情報またはデータを表している。(各
実施例においてアドレスされる情報は、以下「データ」
と呼ぶことにする。)列電極はデータを受け取り、デー
タ・ストローブ回路は、行走査により行毎に列電極をア
ドレス指定する。
In both embodiments, the storage elements are arranged in rows and columns. In the first embodiment, the rows represent one row of video information or data, and in the second embodiment the rows represent two sets of discrete amounts of analog information or data. (The information addressed in each embodiment is referred to as "data" below.
I will call it. ) The column electrodes receive the data and the data strobe circuit addresses the column electrodes row by row by row scanning.

【0016】第1実施例における表示パネルに適用した
メモリ装置、または第2実施例におけるメモリ装置その
ものは、間隔をおいて相互に面と面とが向かい合わせに
なった第1と第2の基板を具えている。第1の基板の内
側面に沿った第1の方向に延びている、互いに重なり合
うことのない多数の導電路は、これらに印加されるデー
タ駆動信号のための列電極を形成している。第2の基板
の内側に刻まれた、互いに重なることのない多数の溝
(溝状凹部)は、第1の方向を略横切る方向に沿って内
側に延びる。この第1と第2の方向は、好適には夫々垂
直方向と水平方向とする。基準電圧電極と行電極とは、
電気的に相互に絶縁され、各溝の内側の長手方向に沿っ
て延び、これに印加されるデータ・ストローブ信号を受
ける。各溝は、イオン化可能なガスによって満たされて
いる。
The memory device applied to the display panel according to the first embodiment or the memory device according to the second embodiment itself has a first substrate and a second substrate which face each other at intervals. It is equipped with A number of non-overlapping conductive paths extending in a first direction along the inner surface of the first substrate form column electrodes for data drive signals applied thereto. A large number of grooves (groove-shaped recesses) carved on the inner side of the second substrate and not overlapping with each other extend inward along a direction substantially transverse to the first direction. The first and second directions are preferably vertical and horizontal, respectively. The reference voltage electrode and the row electrode are
They are electrically isolated from each other and extend longitudinally inside each groove to receive a data strobe signal applied thereto. Each groove is filled with an ionizable gas.

【0017】第1実施例における表示パネルへの適用例
では、電気光学的性質を有する材料の層と、誘電体材料
層とが、第1と第2の基板の内側面の間に配置されてい
て、溝を覆う誘電体材料層は、電気光学材料の層とイオ
ン化可能なガスとの間の遮断層を形成する。表示素子
は、列電極と溝とが重なり合う領域によって形が決ま
り、表示スクリーン上のスポットとして現れる。スポッ
トは充分に小さく、相互に接近しているので、通常の視
覚条件では見ても区別がつかない。
In the application example to the display panel in the first embodiment, the layer of the material having electro-optical properties and the dielectric material layer are arranged between the inner surfaces of the first and second substrates. Thus, the layer of dielectric material covering the trench forms a barrier layer between the layer of electro-optical material and the ionizable gas. The shape of the display element is determined by the area where the column electrode and the groove overlap, and appears as a spot on the display screen. The spots are small enough and close together that they are indistinguishable under normal viewing conditions.

【0018】表示パネルは、上述のように構成されてお
り、各表示素子にとってイオン化可能なガスは、印加さ
れるデータ・ストローブ信号に応じて、導通のあるプラ
ズマ状態と、導通のないイオン化していない状態との間
を電気的に切り替わるスイッチとして機能する。列電極
のデータ駆動信号の強さは、表示画像の輝度に対応す
る。
The display panel is constructed as described above, and the ionizable gas for each display element is in a plasma state with conduction or in a non-conduction state according to the applied data strobe signal. It functions as a switch that electrically switches between the non-existent state. The strength of the data drive signal of the column electrode corresponds to the brightness of the display image.

【0019】素子が導通状態になっているときはいつで
も、イオン化されたガスの領域は、データ・ドライブ信
号の電圧を表すデータ電圧が液晶材料領域にかかること
を可能にする。この液晶材料領域は、イオン化したガス
の領域と空間的に位置あわせされている。素子が非導通
になっているときはいつでも、イオン化していないガス
の領域は、液晶材料の空間的に位置合わせされた領域
が、これにかかる電圧を所定の時間保持することを可能
にする。これゆえイオン化可能なガスは、液晶材料に蓄
積されるデータを選択する機能を果たすわけで、このた
めグレイスケール輝度の表示装置を提供する。なお、液
晶材料は、誘電体であるので、蓄積素子として作用す
る。
Whenever the device is conducting, the region of ionized gas enables a data voltage, which is representative of the voltage of the data drive signal, to be applied to the liquid crystal material region. The liquid crystal material region is spatially aligned with the ionized gas region. Whenever the device is non-conducting, the region of non-ionized gas allows the spatially aligned region of the liquid crystal material to hold the voltage across it for a predetermined period of time. The ionizable gas therefore serves to select the data stored in the liquid crystal material, thus providing a gray scale luminance display. Since the liquid crystal material is a dielectric, it acts as a storage element.

【0020】イオン化可能なガスを、導通状態と非導通
状態との間で表示パネル内で切替えることにより、表示
素子を通過する光を変調することができる。透過光は、
印加されたデータ駆動信号の強度に依存する。グレイス
ケール輝度の機能を持ったモノクロまたは白黒の表示装
置を、表示パネルに使用できる。色強度が制御可能であ
るフルカラーの表示装置は、表示素子に対して空間的に
位置合わせされた3原色のスポットのグループを含むカ
ラー・フィルタを白黒表示装置内に配置することによっ
て実現可能である.スポットのグループを構成すべく位
置合わせされている3つの表示素子のグループは、この
グループ内のスポットの強度との関係で決定される色の
ーつの画像ピクセルとなる。
By switching the ionizable gas in the display panel between a conducting state and a non-conducting state, light passing through the display element can be modulated. The transmitted light is
It depends on the strength of the applied data drive signal. A monochrome or black-and-white display device having a gray scale luminance function can be used for the display panel. A full-color display with controllable color intensity can be achieved by placing a color filter in the black-and-white display that includes groups of three primary color spots spatially aligned with the display element. . The group of three display elements that are aligned to form a group of spots results in one image pixel of a color that is determined in relation to the intensity of the spots within this group.

【0021】本発明のメモリ装置が適用された表示装置
は、全面的にダイナミックで、グレイスケールの画像を
幅広いレンジのフィールド・レートにわたって提供で
き、高い画質の表示を提供する。この表示装置は、簡単
で凸凹のある構造をしているために、特に有利であり、
表示スクリーン上で60Hzのフィールド・レートに
て、少なくとも3000本のデータ・ラインをアドレス
することができる。
A display device to which the memory device of the present invention is applied can provide a fully dynamic, grayscale image over a wide range of field rates and provide a high quality display. This display device is particularly advantageous because of its simple and uneven structure,
At least 3000 data lines can be addressed at a 60 Hz field rate on the display screen.

【0022】本発明のメモリ装置においては、第1と第
2の基板間に、1枚の誘電体材料層が設けられているの
みである。メモリ素子は、列電極と溝とが重なる領域に
よって形が決まる。メモリ装置は、上述のように形つく
られているので、各メモリ素子にとって、イオン化可能
なガスは、印加されるデータ・ストローブ信号に応じ
て、導通状態と非導通状態との間を切り替わる電気的な
スイッチとして機能する。データ駆動信号を供給してい
る増幅器は、データの書込みモード中で、列の電極を駆
動する増幅器として機能すると共に、データの読出しモ
ード中では、列電極を検知するための増幅器として機能
する。
In the memory device of the present invention, only one dielectric material layer is provided between the first and second substrates. The shape of the memory element is determined by the region where the column electrode and the groove overlap. Because the memory device is shaped as described above, for each memory element, the ionizable gas is an electrical switch that switches between a conducting state and a non-conducting state in response to an applied data strobe signal. Function as a simple switch. The amplifier supplying the data driving signal functions as an amplifier for driving the column electrode in the data writing mode and as an amplifier for detecting the column electrode in the data reading mode.

【0023】素子が導通状態になっているときはいつで
も、イオン化可能なガスの領域は、所定の強度を持った
データ電圧がかかることを可能にする。この電圧は、イ
オン化したガスの領域と空間的に位置あわせされた領域
の誘電体材料に生まれるデータ駆動信号の強度を表す。
これは、メモリ装置のデータ書込みモードを表す。素子
が非導通になっているときはいつでも、イオン化してい
ないガスの領域は、誘電体材料の空間的に位置合わせさ
れた領域が、これにかかる電圧を所定の時間保持するこ
とを可能にする.この領域に関係づけられた検知手段で
ある列電極検知増幅器は、イオン化したガスの領域と空
間的に位置合わせされた表面と対向する誘電体材料層の
面に対して、基準電圧を印加する。導通状態に戻ると、
イオン化したガスの領域は、この誘電体材料にかかって
いる電圧を変化させる。この変化は、前もって書かれた
データ電圧に比例するものであり、列電極検知増幅器の
出力端に現れる。これは、メモリ装置のデータ読出しモ
ードを表している。
Whenever the device is conducting, the region of ionizable gas allows a data voltage with a predetermined intensity to be applied. This voltage represents the intensity of the data drive signal produced in the dielectric material in the region spatially aligned with the region of ionized gas.
This represents the data write mode of the memory device. Whenever the element is non-conducting, the region of non-ionized gas allows the spatially aligned region of the dielectric material to hold the voltage across it for a predetermined period of time. . The column electrode sense amplifier, which is the sensing means associated with this region, applies a reference voltage to the surface of the dielectric material layer opposite the surface spatially aligned with the region of ionized gas. When it returns to the conductive state,
The region of ionized gas changes the voltage across this dielectric material. This change is proportional to the pre-written data voltage and appears at the output of the column electrode sense amplifier. This represents the data read mode of the memory device.

【0024】上述のメモリ装置用のアドレス装置になん
らかの変更を加えることにより、メモリ装置のメモリ素
子にデータ電圧を印加するためのその他の手段が採用可
能である。例えば、誘電体材料に代えて光導電性材料を
用い、光透過性の列電極を用いると、入射光が、その強
度に比例して、メモリ素子に印加されたデータ電圧の強
度を変調することができるようになる。このようなアド
レス装置は、イメージセンサとか光学処理装置のー部と
して利用できよう。
Other means for applying a data voltage to the memory elements of the memory device can be employed by making some modifications to the addressing device for the memory device described above. For example, when a photoconductive material is used instead of a dielectric material and a light-transmissive column electrode is used, incident light can modulate the intensity of a data voltage applied to a memory element in proportion to its intensity. Will be able to. Such an address device can be used as an image sensor or as a part of an optical processing device.

【0025】本発明のその他の目的及び利点は、図面を
用いた以下の説明によりー層明かになろう。
Other objects and advantages of the present invention will become apparent from the following description with reference to the drawings.

【0026】[0026]

【発明の実施の形態】先ず、本発明のメモリ装置を、メ
モリ機能のある表示装置に適用した場合について説明す
る。図1は、一般的なフラット・パネル表示装置10の
概略構成を示す図であり、アドレス装置及びアドレス方
法を表す。図1及びそのパネルの詳細を示す図2におい
て、フラット・パネル表示袋置10は、表示面14を有
する表示パネル12を具える。この表示面14は、垂直
方向と水平方向に沿ってあらかじめ決められた間隔にて
相互に隔たった個別のデータ・ストレージ・エレメン
ト、即ち、蓄積素子である表示素子16の矩形平面配列
によるパターンを含んでいる。この配列の各表示素子1
6は、縦の列に沿って配列された薄くて幅の狭い電極1
8と、水平方向に配列された細長い溝20との重なった
交差部分となる。なお、溝20が、図からも判るよう
に、溝状凹部となる。(以下、電極18を列電極18と
呼ぶことにする。)行にあたる各溝20中の表示素子1
6は、データの1行を表す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a case where the memory device of the present invention is applied to a display device having a memory function will be described. FIG. 1 is a diagram showing a schematic configuration of a general flat panel display device 10, showing an addressing device and an addressing method. 1 and FIG. 2 showing the details of the panel, the flat panel display bag holder 10 comprises a display panel 12 having a display surface 14. The display surface 14 includes a pattern formed by a rectangular plane array of individual data storage elements, that is, display elements 16 which are storage elements, which are separated from each other by a predetermined distance in the vertical direction and the horizontal direction. I'm out. Each display element 1 of this arrangement
6 is a thin and narrow electrode 1 arranged along a vertical row.
8 and the elongated grooves 20 arranged in the horizontal direction overlap each other. The groove 20 is a groove-shaped recess, as can be seen from the drawing. (Hereinafter, the electrodes 18 will be referred to as column electrodes 18.) The display element 1 in each groove 20 corresponding to a row.
6 represents one line of data.

【0027】列電極18の幅と溝20の幅は、表示素子
16の寸法を決定し、これは略矩形となる。列電極18
は、非導電性で光学的に透明な第1基板の主面上に配置
され、溝20は、非導電性で光学的に透明な第2基板の
主面上に刻まれている。このことは詳細に後述する。直
視型または投射型の反射型表示袋置のようなシステムで
は、いずれかー方の基板が光学的に透明であれぱよいと
いうことが当業者に理解できよう。
The width of the column electrode 18 and the width of the groove 20 determine the dimensions of the display element 16, which is substantially rectangular. Column electrode 18
Are arranged on the main surface of the non-conductive and optically transparent first substrate, and the grooves 20 are carved on the main surface of the non-conductive and optically transparent second substrate. This will be described later in detail. Those skilled in the art will appreciate that in a system such as a direct view or projection reflective display bag holder, either substrate may be optically transparent.

【0028】列電極18は、データ・ドライバ24の出
力増幅器22(図2から図6を参照)の夫々の1つによ
って平行な出力導体22’上に発生するアナログ電圧の
データ駆動信号を受ける。データ・ドライバ24と出力
増幅器22とで、信号印加手段を構成する。溝20は、
データ・ストローブ回路28の出力増幅器26(図2か
ら図6を参照)の夫々の1つによって平行な出力導体2
6’上に発生するパルス電圧のデータ・ストローブ信号
を受ける。データ・ストローブ回路28と出力増幅器2
6とで信号印加手段を構成する。各溝20には、基準電
極30(図2)が通っており、各溝及びデータ・ストロ
ーブ回路28に共通の基準電圧(接地電圧)が基準電極
30に印加される。
The column electrodes 18 receive an analog voltage data drive signal generated on parallel output conductors 22 'by each one of the output amplifiers 22 (see FIGS. 2-6) of the data driver 24. The data driver 24 and the output amplifier 22 form a signal applying unit. The groove 20 is
Parallel output conductors 2 by each one of output amplifiers 26 (see FIGS. 2-6) of data strobe circuit 28.
It receives a data strobe signal of a pulse voltage generated on 6 '. Data strobe circuit 28 and output amplifier 2
6 and 6 constitute a signal applying means. A reference electrode 30 (FIG. 2) passes through each groove 20, and a reference voltage (ground voltage) common to each groove and the data strobe circuit 28 is applied to the reference electrode 30.

【0029】表示面14の全体にわたって画像を形成す
るために、表示袋置10は、走査制御回路32を具えて
いる。これは、データ駆動回路24とデータ・ストロー
ブ回路28との機能を調整し、表示パネル12の表示素
子16のすべての列を行から行へと順次アドレス指定す
る。表示パネル12には、異なったタイプの電気光学材
料を用いても良い。例えば、この材料として入射光33
の偏光状態を変化させる材料を用いるのなら、表示パネ
ル12は、偏光フィルタ34と36の間に置かれる(図
2参照)。このフィルタ34と36とは、表示パネル1
2と協同し、これらを通過する光の輝度を変化させる。
電気光学材料として光を散乱させる液晶セルを用いれ
ば、偏光フィルタ34と36を必要としない。図示しな
いが、カラー・フィルタを表示パネル12内に配置さ
せ、色の強度が制御可能な多色画像を形成してもよい。
投射表示のためには、3個の個別の単色パネルを用いる
ことによって色を形成してもよい。この場合、各パネル
は1つの原色を制御することになる。
In order to form an image on the entire display surface 14, the display bag holder 10 includes a scanning control circuit 32. This coordinates the functions of the data drive circuit 24 and the data strobe circuit 28 to sequentially address all columns of the display elements 16 of the display panel 12 from row to row. Different types of electro-optical materials may be used for the display panel 12. For example, the incident light 33
If a material that changes the polarization state of is used, the display panel 12 is placed between the polarization filters 34 and 36 (see FIG. 2). The filters 34 and 36 correspond to the display panel 1
Cooperate with 2 to change the brightness of light passing through them.
If a liquid crystal cell that scatters light is used as the electro-optical material, the polarizing filters 34 and 36 are not required. Although not shown, a color filter may be arranged in the display panel 12 to form a multicolor image with controllable color intensity.
For projection display, the colors may be formed by using three separate monochromatic panels. In this case, each panel will control one primary color.

【0030】図2から図5において、表示パネル12
は、アドレス手段を具え、これは、ネマチック液晶のよ
うな電気光学材料層(誘電体層)44と、ガラス、雲
母、またはプラスチックのような薄い誘電体材料層46
とによって隔てられた、おおむね平行な1対の電極構体
40、42を含んでいる。電極構体40は、ガラス製の
誘電体基板48を具え、これの上に、インジウムと錫と
の酸化物による列電極18が、内側面50上に蒸着によ
り設けられている。これは光学的に透明であり、ストリ
ップ・パターンを形成している。隣にある列電極18
は、間隔52だけ隔たっており、行上の隣接する表示素
子16間の水平間隔を規定する。
2 to 5, the display panel 12 is shown.
Comprises an addressing means, which comprises an electro-optical material layer (dielectric layer) 44 such as nematic liquid crystal and a thin dielectric material layer 46 such as glass, mica or plastic.
It includes a pair of generally parallel electrode assemblies 40, 42 separated by. The electrode structure 40 comprises a dielectric substrate 48 made of glass, on which the column electrodes 18 made of an oxide of indium and tin are provided by vapor deposition on the inner side surface 50. It is optically transparent and forms a strip pattern. Adjacent column electrode 18
Are spaced apart by spacing 52 and define the horizontal spacing between adjacent display elements 16 on a row.

【0031】電極構体42は、ガラス製の誘電体基板5
4を具え、その内側面56には、断面が台形になった複
数の溝20が設けられている。溝20の深さ58は、内
側面56から底部60までで測定したものである。溝2
0の各々には、底部60に沿って延びる1対の薄く幅狭
なニッケル電極30と62、及び底部60から内側面5
6にむかって末広がりに延びる1対の側壁64がある。
溝20の基準電極30は、共通の基準電圧に接続されて
いる。これは、図示するように接地電位に固定されてい
る。溝20の電極62は、データ・ストローブ回路28
の出力増幅器26(これらのうち3個及び5個が、図2
及び図3に夫々示されている。)の夫々異なる1個に接
続されている。(電極62は、以後、行電極62と呼
ぶ。)アドレス手段が確実に動作するように、基準電極
30と行電極62は、図4、図11A、図11Bに示す
ように、表示パネル12の対向する側部で、基準電位と
データ・ストローブ回路28の出力26’に夫々接続さ
れる。
The electrode structure 42 is a dielectric substrate 5 made of glass.
4, the inner surface 56 of which is provided with a plurality of grooves 20 having a trapezoidal cross section. The depth 58 of the groove 20 is measured from the inner side surface 56 to the bottom portion 60. Groove 2
0 for each of the pair of thin and narrow nickel electrodes 30 and 62 extending along the bottom 60 and the bottom 60 to the inner surface 5.
There is a pair of side walls 64 that flare toward 6.
The reference electrode 30 of the groove 20 is connected to a common reference voltage. This is fixed to the ground potential as shown. The electrode 62 of the groove 20 is connected to the data strobe circuit 28.
Output amplifiers 26 (three and five of which are shown in FIG.
And FIG. 3 respectively. ) Are connected to different ones. (The electrode 62 is hereinafter referred to as a row electrode 62.) The reference electrode 30 and the row electrode 62 are arranged on the display panel 12 as shown in FIGS. 4, 11A and 11B so that the addressing device operates reliably. On opposite sides, it is connected to the reference potential and the output 26 'of the data strobe circuit 28, respectively.

【0032】隣合う溝20の隣合う側壁64は、頂面5
6が誘電体材料層46を支持している支持構体66とな
っている。その隣の溝20は、各支持構体66の頂部の
幅68だけ相互に間隔をおいている。この幅68は、列
中の隣接するストレージ・エレメント16間の垂直距離
を決定する。列電極18と溝20とが重なっている部分
70は、図2と図3とにおいて示すように、ストレージ
・エレメント16、即ち、蓄積素子となる。図3は、ス
トレージ・エレメント16の配列と、これらの水平距
離、垂直距離とを、いっそう明瞭に示したものである。
The adjacent side walls 64 of the adjacent grooves 20 have the top surface 5
6 is a supporting structure 66 supporting the dielectric material layer 46. Adjacent grooves 20 are spaced from each other by a width 68 at the top of each support structure 66. This width 68 determines the vertical distance between adjacent storage elements 16 in a column. The portion 70 where the column electrode 18 and the groove 20 overlap each other serves as the storage element 16, that is, the storage element, as shown in FIGS. 2 and 3. FIG. 3 shows the arrangement of the storage elements 16 and their horizontal and vertical distances more clearly.

【0033】列電極18に印加される電圧の大きさに応
じて、隣合う列電極18の絶縁を行うための間隙52が
決まる。間隔52は、列電極18の幅よりも典型的に
は、はるかに小さい。隣合う溝20の隣合う側壁64の
傾きに応じて、幅68が決まる。幅68は、溝20の幅
よりも典型的には、はるかに小さい。列電極18の幅及
び溝20の幅は、典型的には同一であり、所望の画像解
像度の関数である。これは表示への応用のしかたによっ
て決まる。間隙52と幅68とは、できるだけ小さくし
たほうがよい。表示パネル12の現在のモデルでは、溝
の深さ58は、溝の幅の半分である。
The gap 52 for insulating adjacent column electrodes 18 is determined according to the magnitude of the voltage applied to the column electrodes 18. The spacing 52 is typically much smaller than the width of the column electrode 18. The width 68 is determined according to the inclination of the adjacent side walls 64 of the adjacent grooves 20. The width 68 is typically much smaller than the width of the groove 20. The width of the column electrodes 18 and the width of the grooves 20 are typically the same and are a function of the desired image resolution. This depends on the application to the display. The gap 52 and the width 68 should be as small as possible. In the current model of the display panel 12, the groove depth 58 is half the groove width.

【0034】溝20の各々は、イオン化可能なガスに満
たされており、このガスとしては、好適には後で説明す
るようにへリウム・ガスが含まれる。誘電体材料層46
は、溝20に含まれるイオン化可能なガスと液晶材料の
層44との間で、絶縁遮断層として機能する。誘電体材
料層46がない場合は、液晶材料が溝20に流れ込んで
しまったり、イオン化可能なガスが液晶材料を汚染する
ことが起きる。誘電体材料層46は、固体材料またはカ
プセルに入れられた電気光学材料を採用した表示装置で
は必要がなくなるかもしれない。表示パネル12の動作
における原則は、(1)各表示素子16は、表示素子の
一部を構成する列電極18に印加されるアナログ・デー
タ電圧のためのサンプリング・キャパシタとして機能す
る。(2)イオン化可能なガスはサンプリング・スイッ
チとして機能する。
Each of the grooves 20 is filled with an ionizable gas, which preferably includes helium gas as will be explained later. Dielectric material layer 46
Acts as an insulating barrier between the ionizable gas contained in the groove 20 and the layer 44 of liquid crystal material. In the absence of the dielectric material layer 46, liquid crystal material may flow into the groove 20, or ionizable gas may contaminate the liquid crystal material. Dielectric material layer 46 may not be needed in displays employing solid materials or encapsulated electro-optic materials. The principle of operation of the display panel 12 is as follows: (1) Each display element 16 functions as a sampling capacitor for an analog data voltage applied to a column electrode 18 forming a part of the display element. (2) The ionizable gas functions as a sampling switch.

【0035】図6は、表示装置10の動作を説明するた
めの等価回路である。図6において、表示パネル12の
表示素子16の各々は、キャパシタ80(以下、キャパ
シタ・モデル80と呼ぶ)としてとらえることができ
る。これの頂部の板82は、列電極18の内の1つを表
している。また、これの底部の板86は、誘電体材料層
46の自由表面88(図2)を表している。キャパシタ
・モデル80は、列電極18と溝20の重なった部分に
よって形成される容量性液晶セルを表している。表示装
置10の動作方法の説明は、キャパシタ・モデル80を
用いて行う。
FIG. 6 is an equivalent circuit for explaining the operation of the display device 10. In FIG. 6, each of the display elements 16 of the display panel 12 can be regarded as a capacitor 80 (hereinafter, referred to as a capacitor model 80). The plate 82 on top of it represents one of the column electrodes 18. The bottom plate 86 of this also represents the free surface 88 (FIG. 2) of the dielectric material layer 46. Capacitor model 80 represents a capacitive liquid crystal cell formed by the overlap of column electrodes 18 and trench 20. The operation method of the display device 10 will be described using the capacitor model 80.

【0036】基本的なアドレス手順に従うと、データ・
ドライバ24は、最初の線のデータを捕捉する。捕捉さ
れたデータは、時間と共に変化するアナログ・データ信
号の電圧を所定時間間隔でサンブルした個々の値を表し
ている。この時間間隔内の特定の事象におけるデータ信
号の強度のサンプリングは、ストローブ・パルスを受け
る行電極62の対応する列位置のキャパシタ・モデル8
0に印加されるアナログ電圧の強度を表している。デー
タ・ドライバ24は、その出力増幅器22にアナログ電
圧を発生し、列電極18に印加する。図6において、デ
ータ・ドライバ24の4つの代表的な出力増幅器22
は、基準電極30に対して、正極性のアナログ電圧を、
接続されている列電極18の各々に印加する。列電極1
8に正電圧を印加することにより、誘電体材料層46の
自由表面88(図2)に、印加電圧と実質的に等しい電
圧を発生させる。このため、キャパシタ・モデル80に
かかる電位差には変化はなく、図6中では、頂部の板8
2と底部の板86とは、白い表面で描いてある。
Following the basic addressing procedure, data
The driver 24 captures the first line of data. The captured data represents individual values of the time-varying voltage of the analog data signal sampled at predetermined time intervals. The sampling of the intensity of the data signal at a particular event within this time interval is performed by the capacitor model 8 at the corresponding column position of the row electrode 62 receiving the strobe pulse.
It represents the strength of the analog voltage applied to zero. The data driver 24 produces an analog voltage on its output amplifier 22 and applies it to the column electrode 18. In FIG. 6, four representative output amplifiers 22 of data driver 24 are shown.
Is a positive analog voltage with respect to the reference electrode 30,
The voltage is applied to each of the connected column electrodes 18. Column electrode 1
Applying a positive voltage to 8 produces a voltage on the free surface 88 of the dielectric material layer 46 (FIG. 2) that is substantially equal to the applied voltage. Therefore, there is no change in the potential difference applied to the capacitor model 80, and in FIG.
2 and the bottom plate 86 are drawn on a white surface.

【0037】この場合、溝20の中にあるガスはイオン
化していない状態であり、キャパシタ・モデル80の板
82と86とに発生している電圧は、溝の中の基準電極
30の電位に対して正である。データ・ストローブ回路
28が溝20内の行電極62に負方向電圧パルスを発生
すると、溝20内にあるガスは、イオン状態となる。そ
の行電極がストローブ・パルスを受けている溝20は、
図6中では太い線で示してある。このようは条件下で
は、接地された基準電極30と、ストローブされている
行電極62とは、溝内のプラズマにとって夫々陽極と陰
極として機能する。
In this case, the gas in the groove 20 is not ionized, and the voltage generated between the plates 82 and 86 of the capacitor model 80 is equal to the potential of the reference electrode 30 in the groove. On the contrary, it is positive. When the data strobe circuit 28 produces a negative going voltage pulse on the row electrode 62 in the groove 20, the gas in the groove 20 becomes ionic. The groove 20, whose row electrode is receiving the strobe pulse,
It is indicated by a thick line in FIG. Under these conditions, the grounded reference electrode 30 and the strobed row electrode 62 act as the anode and cathode, respectively, for the plasma in the groove.

【0038】プラズマ内の電子は、キャパシタ・モデル
80の底部の板86に誘導された正の電荷を中和する。
ストローブされている行のキャパシタ.モデル80は、
これにかかるデータ電圧によって充電されている。この
状態は、図6中で、項部の板82は、白い表面で、底部
の板86は、線を付して表している。キャパシタ・モデ
ル80にかかるデータ電圧のストア(蓄積)が完了する
と、データ・ストローブ回路28は、溝20の行電極6
2の負方向電圧パルスを終了する。これによって、スト
ローブ・パルスが終了し、プラズマも消失する。
The electrons in the plasma neutralize the positive charge induced in the bottom plate 86 of the capacitor model 80.
Capacitor of the strobed row. Model 80 is
It is charged by the data voltage applied to it. In this state, in FIG. 6, the nub plate 82 is a white surface and the bottom plate 86 is indicated by a line. When the storage of the data voltage on the capacitor model 80 is completed, the data strobe circuit 28 causes the row electrode 6 of the groove 20 to be stored.
End the negative going voltage pulse of 2. This terminates the strobe pulse and also extinguishes the plasma.

【0039】行電極62の夫々は、表示面14の全体の
アドレス指定が完了し、データの画像フィールドがスト
アされるまで、同様の方法でストローブされる。電圧
は、少なくとも画像フィールド期間中、ストローブされ
ている行のキャパシタ・モデル80の夫々にストアされ
たままである。そして、キャパシタ・モデル80の頂部
の板82に印加されるデータ電圧における後続する変化
の影響を受けない。キャパシタ・モデル80の夫々にス
トアされた電圧は、後続の画像フィールドの表示データ
を表すアナログ・データ電圧に応じて変化する。
Each of the row electrodes 62 is strobed in a similar manner until the entire addressing of the display surface 14 is complete and the image field of data is stored. The voltage remains stored in each of the capacitor models 80 of the strobed row for at least the image field period. And, it is unaffected by subsequent changes in the data voltage applied to the top plate 82 of the capacitor model 80. The voltage stored in each of the capacitor models 80 varies according to the analog data voltage representing the display data of the subsequent image field.

【0040】表示装置10では、画像フィールドがノン
インターレース方式である場合は、その次の画像フィー
ルドにおいて列電極18に印加されるアナログ・データ
電圧は、逆極性になる。ひとつの画像フィールドから次
の画像はフィールドへと移行するときに、極性が正と負
との間を往復することによって、長期的にみると、直流
電圧成分は正味ゼロとなる。これは、液晶材料の長期間
の使用には特に要求されることである。この液晶材料
は、印加されたアナログ・データ電圧の実効値に応じて
グレイスケール(中間調)効果を生み出す。このため、
作成された画像は、アナログ・データ電圧の極性交番変
化によっては影響を受けない。表示装置10では、画像
フィールドがインターレス方式である場合は、連続する
画像フレームの列電極18に印加するアナログ・データ
電圧は、長期的にみて直流電圧成分が正味ゼロになるよ
うに、極性が反対になる。各画像フレームは、2つの画
像フィールドから成り、各画像フィールドは、アドレス
指定可能なライン数の半分で構成される。
In the display device 10, when the image field is the non-interlaced type, the analog data voltage applied to the column electrode 18 in the next image field has the opposite polarity. As the image transitions from one image field to the next, it reciprocates between positive and negative polarities, resulting in a net zero DC voltage component in the long run. This is particularly required for long-term use of liquid crystal materials. The liquid crystal material produces a gray scale effect depending on the effective value of the applied analog data voltage. For this reason,
The image produced is unaffected by the alternating polarity of the analog data voltage. In the display device 10, when the image field is the interlace type, the polarity of the analog data voltage applied to the column electrodes 18 of consecutive image frames is such that the DC voltage component becomes zero in the long term. It will be the opposite. Each image frame consists of two image fields, each image field consisting of half the number of addressable lines.

【0041】上述の説明で明らかなように、各溝20を
充満しているイオン化可能なガスは、データ・ストロー
ブ回路28によって印加された電圧に応じて、2つの切
替え状態の間を接点位直が変化する電気スイッチ90と
して機能する。図6において、解放位置にあるスイッチ
90は、基準電極30に接続されており、行電極62に
印加されるストローブ・パルスによって駆動される。ス
トローブ・パルスがないと、溝20内のガスは、イオン
化していない状態となり、このため、非導通状態とな
る。図6に示すスイッチ90が閉じた状態では、基準電
極30と接続しており、行電極62に印加されるととも
に、溝20内のガスをイオン化するに足るだけの強さの
ストローブ・パルスによって駆動され、これによって導
通状態となる。図6では、データ・ストローブ回路28
の3個の出力増幅器のうちの中央のものが、キャパシタ
・モデル80の行をストローブし、ここに表示データ電
圧をかけ、ストアしている。
As will be apparent from the above description, the ionizable gas filling each groove 20 is responsive to the voltage applied by the data strobe circuit 28 between the two switching states. Functions as an electric switch 90 that changes. In FIG. 6, the switch 90 in the open position is connected to the reference electrode 30 and is driven by the strobe pulse applied to the row electrode 62. Without the strobe pulse, the gas in the groove 20 would be in a non-ionized state and would therefore be non-conducting. When the switch 90 shown in FIG. 6 is closed, the switch 90 is connected to the reference electrode 30, is applied to the row electrode 62, and is driven by a strobe pulse that is strong enough to ionize the gas in the groove 20. Then, it becomes conductive. In FIG. 6, the data strobe circuit 28
The central one of the three output amplifiers strobes a row of capacitor models 80 to which the display data voltage is applied and stored.

【0042】スイッチとして機能するためには、ガラス
製の電極構体40の下の溝20内に入っているイオン化
可能なガスは、誘電体材料層46と協同し、誘電体材料
層46から基準電極30へと導電路を提供している。ス
トローブ・パルスをうける行電極62を有する溝20の
中のプラズマは、このプラズマに隣合わせて位置する液
晶材料の部分を表すキャパシタ・モデル80への接地通
路を提供している。このことにより、列電極18に印加
されたアナログ・データ電圧を、キャパシタ・モデル8
0がサンプルできるようになる。プラズマが消失する
と、導電路がなくなる。このため、表示素子にサンプル
されたデータが保持される。後続する画像フィールドの
新しいラインのデータをあらわす電圧が、電気光学材料
層44に生じるまで、電圧は、電気光学材料層44にス
トアされたままである。上述のアドレス装置とその技術
は、表示素子16の1つ毎に実質的に100%のデュー
ティ・サイクルの信号を与える。
To function as a switch, the ionizable gas contained in the groove 20 below the glass electrode assembly 40 cooperates with the dielectric material layer 46 and from the dielectric material layer 46 to the reference electrode. It provides a conductive path to 30. The plasma in the groove 20 having the row electrode 62 that is subjected to the strobe pulse provides a ground path to the capacitor model 80, which represents the portion of the liquid crystal material located adjacent to the plasma. As a result, the analog data voltage applied to the column electrode 18 is transferred to the capacitor model 8
0 can be sampled. When the plasma disappears, the conductive path disappears. Therefore, the sampled data is held in the display element. The voltage remains stored in the electro-optic material layer 44 until a voltage is generated in the electro-optic material layer 44 that represents a new line of data for the subsequent image field. The addressing device and its techniques described above provide a substantially 100% duty cycle signal for each of the display elements 16.

【0043】図7は、表示装置10が画像フィールド期
間中にアドレス指定できるデータのライン数の限度を決
めるタイムチャートである。図7において、ストローブ
されている溝20の行電極62が、ストローブ・パルス
を受けたあと、代表的なデータ・ラインnはプラズマを
生成するために、時間92が必要である。このプラズマ
生成時間92は、その前のラインn−1の期間に先立っ
てストローブ・パルスを開始することによって、画像フ
ィールド内のアドレス可能なライン数を制限する要素に
は、実質的にならない。好適な実施例においては、ヘリ
ウム(He)ガスにおけるプラズマ生成時間は、公称
1.0マイクロ秒である。
FIG. 7 is a time chart for determining the limit on the number of lines of data that the display device 10 can address during the image field period. In FIG. 7, after the strobe pulse row electrode 62 receives the strobe pulse, a representative data line n requires a time 92 to generate a plasma. This plasma generation time 92 does not substantially become a factor limiting the number of addressable lines in the image field by initiating the strobe pulse prior to the period of the preceding line n-1. In the preferred embodiment, the plasma generation time in helium (He) gas is nominally 1.0 microsecond.

【0044】データ・セットアッブ・タイム96は、隣
合う2本のデータ・ラインにあるデータ値の間でデータ
・ドライバ24が状態変化する時間を表し、出力増幅器
22にアナログ電圧信号を発生させ、列電極18に印加
する。データ・セットアップ・タイム96は、データ・
ドライバ24を構成するために用いる電子回路の関数で
ある。1.0マイクロ秒未満のセットアップ・タイムが
達成可能である。
Data set-up time 96 represents the time that data driver 24 changes state between the data values on two adjacent data lines, causing output amplifier 22 to generate an analog voltage signal. It is applied to the column electrode 18. Data setup time 96 is
It is a function of the electronic circuitry used to configure the driver 24. Setup times of less than 1.0 microsecond are achievable.

【0045】データ捕捉時間98は、溝20内のイオン
化可能なガスの導電性に依存する。図8は、溝20内の
基準電極30と行電極62との間を流れるプラズマ電流
の関数として、データ捕捉時間98を描いたものであ
る。図8中の曲線は、データに対応する電圧の90%を
表示素子が獲得するのに必要な時間を表している。図8
は、ヘリウム・ガスのプラズマによって生成されたイオ
ンは、ネオン(Ne)の場合と比較して短いデータ捕捉
時間となることを示している。プラズマ電子流は、陰極
(行電極62)から陽極(基準電極30)へと流れる。
The data acquisition time 98 depends on the conductivity of the ionizable gas in the groove 20. FIG. 8 depicts the data acquisition time 98 as a function of the plasma current flowing in the groove 20 between the reference electrode 30 and the row electrode 62. The curve in FIG. 8 represents the time required for the display element to acquire 90% of the voltage corresponding to the data. FIG.
Show that the ions generated by the plasma of helium gas have a shorter data acquisition time compared to the case of neon (Ne). The plasma electron flow flows from the cathode (row electrode 62) to the anode (reference electrode 30).

【0046】好適な動作点は、正のイオン電流のために
最も短いデータ捕捉時間を実現する点である。図8に示
す特定の場合では、そのような動作点では、へリウム・
ガスを40ミリバールの気圧で用い、7.5ミリアンペ
アの電流を流すことで、約0.5ミリ秒のデータ捕捉時
間が達成される。ヘリウムがネオンよりも短いデータ捕
捉時間を達成できる理由は、ヘリウムが軽いイオンとな
り、移動性が大きいからである。圧力と電圧の最適値
は、溝20の大きさと形状に依存する。
The preferred operating point is that which provides the shortest data acquisition time for positive ion currents. In the particular case shown in FIG. 8, at such operating points, helium
Using gas at a pressure of 40 mbar and applying a current of 7.5 milliamps achieves a data acquisition time of about 0.5 millisecond. Helium can achieve shorter data acquisition times than neon because helium is a lighter ion and more mobile. The optimum values of pressure and voltage depend on the size and shape of the groove 20.

【0047】プラズマ消失時間94は、溝20内のプラ
ズマが、行電極62からのストローブ・パルスの除去し
た後、イオン化していない状態に戻るのに必要な時間を
表している。図9は、表示パネル12内の陽極/陰極電
流の関数として、混信が3%を超えないプラズマ消失時
間を表している。図9は、プラズマ消失時間94は、行
電極62から基準電極30へとプラズマ中を流れる電流
の関数として、増加することを示している。行電極62
に印加されるストローブ・パルスの強度により、プラズ
マに流れる電流の量が決まる。図9は、プラズマ消失時
間94の減少は、約+10OVの連続的なバイアス電圧
を印加することによって、達成されることを示してい
る。図9はさらに、+10OVのバイアス電圧をかけた
場合、バイアス電圧がゼロの場合と比較すると、プラズ
マ消失時間94が約10分の1になることを示してい
る。
Plasma extinction time 94 represents the time required for the plasma in groove 20 to return to its non-ionized state after the removal of the strobe pulse from row electrode 62. FIG. 9 shows the plasma extinction time as a function of the anode / cathode current in the display panel 12 where the interference does not exceed 3%. FIG. 9 shows that the plasma extinction time 94 increases as a function of the current flowing in the plasma from the row electrode 62 to the reference electrode 30. Row electrode 62
The intensity of the strobe pulse applied to the plasma determines the amount of current flowing in the plasma. FIG. 9 shows that the reduction in plasma extinction time 94 is achieved by applying a continuous bias voltage of approximately +10 OV. FIG. 9 further shows that when a bias voltage of +10 OV is applied, the plasma extinction time 94 becomes about one tenth of that when the bias voltage is zero.

【0048】データ・ラインをアドレス指定するのに必
要な時間は、データ・セットアップ・タイム96、デー
タ捕捉時間98、プラズマ消失時間94の合計に等し
い。画像フィールド期間中にアドレス可能なライン数
は、画像フィールド時間を、データ・ラインをアドレス
指定するのに必要な時間で除した時間に等しい。ノンイ
ンターレースで60Hzのフレーム・レートの場合は、
表示装置10のデータ・ラインの数は、上述の単純なア
ドレス技術では、9000本を超えることができる。ア
ドレス可能なデータ・ラインの数は、表示装置10の解
像度とは同じではないことに注意されたい。解像度は、
溝20の幅、及び列電極18の幅の関数である。
The time required to address a data line is equal to the sum of data setup time 96, data acquisition time 98, and plasma extinction time 94. The number of addressable lines during the image field period is equal to the image field time divided by the time required to address the data line. For non-interlaced and 60Hz frame rate,
The number of data lines in display device 10 can exceed 9000 with the simple addressing technique described above. Note that the number of addressable data lines is not the same as the resolution of display device 10. The resolution is
It is a function of the width of the groove 20 and the width of the column electrode 18.

【0049】プライミング(priming)技術を使
用すれば、画像フレーム中の比較的多数の線をアドレス
指定する能力を確実にできる利点がある。プライミング
には、ガスの放電を開始するためにイオンを導入するこ
とが含まれる。表示装置10をプライミングすること
は、プライミング溝(図示せす)を通じて電流を通過さ
せることで達成される。このプライミング溝は、溝20
に対して直角に配置されており、溝の各々は、表示パネ
ル12の縁にて終わっている。プライミングによって、
もしそれがなっかったならプラズマ生成時間を予測でき
ない長さにしてしまうであろう初期統計的遅延時間なし
に、プラズマを生成することができる。
The use of priming techniques has the advantage of ensuring the ability to address a relatively large number of lines in an image frame. Priming involves introducing ions to initiate a gas discharge. Priming the display device 10 is accomplished by passing an electric current through a priming groove (not shown). This priming groove is groove 20
Are arranged at right angles to each other and each of the grooves ends at the edge of the display panel 12. By priming,
If that were not the case, the plasma could be created without an initial statistical delay that would make the plasma creation time unpredictable.

【0050】図1OA、図1OBは、データ・ドライバ
24の代替回路を示したもので、これらの間で対応する
成要素は、夫々添字a,bを付して示してある。図1O
Aにおいて、データ・ドライバ24aは、データ信号を
サンブルし、これをバッファ・メモリ100に蓄積す
る。データ信号は、アナログまたはデジタルの形態であ
る。バッファ・メモリ100は、電荷結合素子(CC
D)か、サンプル・ホールド型であって、これでアナロ
グ・データ信号を蓄積する。バッファ・メモリ100
は、デジタル・データ信号を蓄積するためのデジタル形
式のものであってもよい。素子22は、バッファ・メモ
リ100がアナログ電圧を保持するかデジタル・データ
を保持するかによって、バッファ増幅器またはデジタル
/アナログ変換器となる。素子22は、アナログ電圧の
並列伝達が列電極に行われるようにする。データ・ドラ
イバ24aは、高速動作が可能である。なぜなら、CC
Dとサンプル・ホールド回路は、高速取り込みが可能で
あり、アナログ電圧は、同時に並列に列電極18aに伝
達するからである。
FIGS. 1OA and 1OB show alternative circuits of the data driver 24. Corresponding components between these are shown with subscripts a and b, respectively. Figure 1O
At A, the data driver 24a samples the data signal and stores it in the buffer memory 100. The data signal is in analog or digital form. The buffer memory 100 includes a charge coupled device (CC
D) or sample and hold type, which stores analog data signals. Buffer memory 100
May be in digital form for storing digital data signals. Element 22 is a buffer amplifier or a digital-to-analog converter, depending on whether buffer memory 100 holds an analog voltage or digital data. Element 22 allows for parallel transmission of the analog voltage to the column electrodes. The data driver 24a can operate at high speed. Because CC
This is because D and the sample and hold circuit can take in at high speed, and the analog voltage is simultaneously transmitted in parallel to the column electrode 18a.

【0051】図1OBにおいて、データ・ドライバ24
bは、1組のスイッチ104のうちのひとつひとつが順
次閉じたり開いたりすることにより、アナログ・データ
信号を直列的にサンプルする。スイッチ104は、キャ
パシタ106に接続されている。キャパシタl06は、
スィツチが閉じられたとき、データ信号から電荷をスト
アする。このことによってデータ信号のアナログ電圧サ
ンプルが、1本の列電極18bのー端から他端へと供給
される。スイッチ104の制御電極に印加されるサンプ
リング・クロック信号は、サンプリング・レートを設定
する。図10Bにおける回路のデータ・セットアッブ・
タイム96は、列電極18bの数に等しい乗数分だけ図
1OAにおける回路のデータ・セットアップ・タイム9
6よりも大きい。
In FIG. 1OB, the data driver 24
b serially samples the analog data signal by sequentially closing and opening each of the switches 104 in the set. The switch 104 is connected to the capacitor 106. The capacitor 106 is
Stores charge from the data signal when the switch is closed. As a result, the analog voltage sample of the data signal is supplied from one end of the column electrode 18b to the other end thereof. A sampling clock signal applied to the control electrode of switch 104 sets the sampling rate. Data set-up of the circuit in FIG. 10B
Time 96 is a data setup time 9 of the circuit in FIG. 1OA, which is a multiplier equal to the number of column electrodes 18b.
Greater than 6.

【0052】表示装置10内で適切に操作するために
は、行から行への水平ブランキング時間が、データ捕捉
時間98とプラズマ消失時間94との和を超えること
が、データ・ドライバ24bにとって必要である。
For proper operation within display 10, it is necessary for data driver 24b that the row-to-row horizontal blanking time exceeds the sum of data capture time 98 and plasma extinction time 94. Is.

【0053】図11Aと図11Bとは、それぞれの基準
電極30が、固定基準電圧、ストローブ信号パルスをう
ける9つの溝を有する代表的な表示パネル12に必要と
されるデータ・ストローブ出力の数を比較している。図
11Aの表示パネルは、接地された基準電極30と、9
つの異なったストローブ出力増幅器26と、異なった行
電極62を駆動するデー夕・ストロ−ブ回路28とを持
っている。図11Bに示す表示パネルは、3組にまとめ
られた基準電極30と、別の3組にまとめられた行電極
62を有している。基準電極の組の任意の1つを形成す
る基準電極を有する溝20(図4)は、行電極組の任意
の1つの電極62を含んでいる。表示装置10は、あら
かじめ決められた時間間隔の間、基準電極30の組の1
つだけをストローブする。ストローブの時間間隔の間、
表示装置10は、列電極18を駆動し、ストローブ・パ
ルスを受ける基準電極30を有する溝20内に含まれる
行電極62の組をストローブすることによって、表示素
子16をアドレスする。その基準電極30がストローブ
・パルスを受けていない溝20の行電極62は、このた
め活性化されていない。
11A and 11B show the number of data strobe outputs required for a typical display panel 12 with each reference electrode 30 having a fixed reference voltage and nine grooves for receiving strobe signal pulses. I'm comparing. The display panel of FIG. 11A has a grounded reference electrode 30,
It has three different strobe output amplifiers 26 and a data strobe circuit 28 for driving different row electrodes 62. The display panel shown in FIG. 11B has the reference electrodes 30 arranged in three sets, and the row electrodes 62 arranged in another three sets. A groove 20 (FIG. 4) having a reference electrode forming any one of the set of reference electrodes includes an electrode 62 of any one of the row electrode sets. The display device 10 displays one of the sets of reference electrodes 30 for a predetermined time interval.
Strobe only one. During the strobe time interval,
The display device 10 addresses the display elements 16 by driving the column electrodes 18 and strobing the set of row electrodes 62 contained within the groove 20 having the reference electrode 30 receiving a strobe pulse. The row electrode 62 of the groove 20, whose reference electrode 30 has not received the strobe pulse, is therefore not activated.

【0054】データ・ストローブ回路28の出力増幅器
26を、溝20内の基準電極30と行電極62に電気的
接続する構成により、アドレス装置のデータ・ストロー
ブ回路28の出力増幅器26の数が少なくて済む。図1
1Bの代表的な表示パネル12では、データ・ストロー
ブ出力増幅器26の数は、9つから6つに減少する。
Due to the configuration in which the output amplifiers 26 of the data strobe circuit 28 are electrically connected to the reference electrode 30 and the row electrode 62 in the groove 20, the number of output amplifiers 26 of the data strobe circuit 28 of the addressing device is small. I'm done. FIG.
In the exemplary 1B display panel 12, the number of data strobe output amplifiers 26 is reduced from nine to six.

【0055】図12は、図11Bの表示パネル12にお
いて、実施されている形式のアドレス装置において装着
可能なアドレス可能なデータ・ラインの本数に対する、
必要とされる最小ドライバ数を示すグラフである。図1
2は、ドライバの実質的な減少が、比較的多数のデータ
・ラインを有する表示装置において達成されることを示
している。
FIG. 12 shows the number of addressable data lines mountable in the addressing device of the type implemented in the display panel 12 of FIG. 11B,
It is a graph which shows the minimum number of drivers required. FIG.
2 shows that a substantial reduction in drivers is achieved in a display device with a relatively large number of data lines.

【0056】本発明のメモリ装置に用いるアドレス装置
は、バローズ社によって開発されたセルフスキャン(S
elf−Scan:商標)表示において実施されている
技術と類似の他の技術を用いることによって、ドライバ
の数を減らし易くなる。このような技術を用いた表示装
置は、観測者が見ることのできる表示セルと、観測者が
見ることのできない走査セルとを採用している。この走
査セルは、イオン化可能なガスのセルに活性化したプラ
イミング粒子を送りこむことによって、表示素子の状態
を制御する。走査セルの溝内では、プラズマ放電は、順
次隣の表示セルに移動し、隣接する表示セルを活性化す
るプライミング粒子を発生する。
The address device used in the memory device of the present invention is a self-scan (S) developed by Burroughs.
Using other techniques similar to those implemented in the elf-Scan ™ display helps reduce the number of drivers. A display device using such a technique employs a display cell that an observer can see and a scanning cell that the observer cannot see. The scan cell controls the state of the display element by sending activated priming particles to a cell of ionizable gas. In the grooves of the scan cells, the plasma discharge sequentially moves to the next display cell and generates priming particles that activate the adjacent display cell.

【0057】表示パネル12では、直交するプライミン
グ溝の電気的分割により、1つの溝から次の溝へと順次
移動するイオン源を提供することができよう。上述の技
術に関しては、壁電荷結合またはその他の既知の技術
が、ドライバの数を更に減らすために採用できよう。
The display panel 12 could provide an ion source that moves sequentially from one groove to the next by electrical division of orthogonal priming grooves. With respect to the techniques described above, wall charge coupling or other known techniques could be employed to further reduce the number of drivers.

【0058】交番画像フィールドで正と負の極性のデー
タ電圧を印加するアドレス技術は、図11Bと図12に
関連して説明したドライバ減少技術を採用した表示装置
10における実施例において、利用しやすい。正極性だ
けのデータ電圧を印加する代替アドレス技術により、ア
ドレス速度を更に速められる。このようは代替技術は、
各画像フィールドの終わりに消去フィールドを導入す
る。
The addressing technique of applying positive and negative polarity data voltages in the alternating image field is easy to use in the embodiment of the display device 10 employing the driver reduction technique described in connection with FIGS. 11B and 12. . The addressing speed can be further increased by the alternative addressing technology that applies only the positive polarity data voltage. This alternative technology is
An erase field is introduced at the end of each image field.

【0059】このタイプのアドレス技術においては、消
去フィールドを走査中、データ・ストローブ回路28が
比較的短い期間の正と負のパルスを連続的に溝20の行
電極62に印加するとき、データ・ドライバ24は、略
接地電位の電圧を、列電極18に印加する。正のパルス
を印加する間、基準電極30と行電極62は、それぞれ
プラズマの陰極と陽極として作用する。以前に必要とし
たデータ電圧は正極性であるので、ストレージ・エレメ
ント16に蓄積された電荷は、誘電体材料層46の表面
88に負電荷を生じさせる。従って、こちらは陰極とし
て機能する。陰極は、比較的高濃度のイオンで囲むまれ
ており、これは、誘電体材料層46の負電荷を急速に中
和する。誘電体材料層46の電位は、陽極のそれに近づ
くため、残留正電荷を蓄積してかなりのしベルに達する
ことができる。負のパルスの印加中、列電極18に印加
される接地電位は、画像フィールドの書込み中作用した
のと同様の方法で、残留正電荷を接地に逃がす。
In this type of addressing technique, the data strobe circuit 28 applies positive and negative pulses to the row electrode 62 of the trench 20 continuously for a relatively short period of time during scanning of the erase field. The driver 24 applies a voltage of substantially ground potential to the column electrode 18. During the application of the positive pulse, the reference electrode 30 and the row electrode 62 act as the cathode and anode of the plasma, respectively. Since the previously required data voltage is of positive polarity, the charge stored in storage element 16 causes a negative charge on surface 88 of dielectric material layer 46. Therefore, it functions as a cathode. The cathode is surrounded by a relatively high concentration of ions, which rapidly neutralizes the negative charge on the dielectric material layer 46. Since the potential of the dielectric material layer 46 approaches that of the anode, it can accumulate residual positive charge and reach a significant level. During the application of the negative pulse, the ground potential applied to the column electrode 18 causes residual positive charge to escape to ground in the same manner as it did during the writing of the image field.

【0060】もし、正のパルスが用いられていないな
ら、アドレスにおける速度は、上述の正イオン帯電現象
によって制限をうける。しかしながら、この代替アドレ
ス技術は、図11Bと図12に関連して説明したドライ
バ減少技術とはなじまない。
If no positive pulse is used, the speed at address is limited by the positive ion charging phenomenon described above. However, this alternative addressing technique is not compatible with the driver reduction technique described in connection with FIGS. 11B and 12.

【0061】この種のもう1つのアドレス技術では、デ
ータ・ストローブ回路28が、2個以上(例えば10
個)の行電極62に負のパルスを印加して、同時に1行
のデータを消去してしまう。この技術では、表示パネル
12の表示面14にかけて、小規模のデューティ・サイ
クルの不均一が起こる。
In another address technique of this type, there are two or more (for example, 10) data strobe circuits 28.
A negative pulse is applied to each row electrode 62 to erase one row of data at the same time. This technique causes a small amount of duty cycle non-uniformity across the display surface 14 of the display panel 12.

【0062】本発明では、上述のフラット・パネル表示
装置10を、メモリ素子が整列したものを含む汎用性の
あるアナログ・データ・メモリ装置110に変形でき
る。これは、メモリ装置そのものであり、本発明の第2
実施例となる。このような変形では、偏光フィルタ34
と36を除去し、図2、図4及び図5の液晶材料層44
も、もしあるのなら除去してもよい。
In the present invention, the flat panel display device 10 described above can be transformed into a versatile analog data memory device 110 including an array of memory elements. This is the memory device itself, and is the second aspect of the present invention.
It becomes an example. In such a modification, the polarization filter 34
And 36 are removed and the liquid crystal material layer 44 of FIGS. 2, 4 and 5 is removed.
Also, if there is, it may be removed.

【0063】図13は、本発明のメモリ装置110の等
価回路を示している。上述したこと以外は、図6と図1
3に示した装置は類似している。これゆえ、図6と図1
3中の対応する構成要素には、同一の参照番号を付し
た。メモリ装置110において、誘電体46はキャパシ
タ・モデル80の誘電体素子として機能しており、これ
はメモリ素子(蓄積素子)を表している。列電極18
は、光学的に透明な材料で構成される必要はなく、アル
ミニウムやその他の導電材料で構成されてもよい。メモ
リ装置110のデータ駆動出力増幅器22は、データの
書込みモードのときは列電極の駆動増幅器として機能
し、データの読出しモードのときは、列電極検知増幅器
として機能する。なお、この駆動出力増幅器22及びデ
ータ駆動回路24は、信号印加/読出し手段となる。図
6と図13の装置のデータ・ストローブ出力増幅器は、
類似している。
FIG. 13 shows an equivalent circuit of the memory device 110 of the present invention. 6 and 1 except as described above.
The device shown in 3 is similar. Therefore, FIG. 6 and FIG.
Corresponding components in 3 have the same reference numbers. In the memory device 110, the dielectric 46 functions as a dielectric element of the capacitor model 80, which represents a memory element (storage element). Column electrode 18
Need not be made of an optically transparent material, but may be made of aluminum or another conductive material. The data driving output amplifier 22 of the memory device 110 functions as a column electrode driving amplifier in the data writing mode, and functions as a column electrode sensing amplifier in the data reading mode. The drive output amplifier 22 and the data drive circuit 24 serve as signal applying / reading means. The data strobe output amplifier of the device of FIGS. 6 and 13 is
Similar.

【0064】図13において、データ駆動回路24の各
出力増幅器22は、高速演算増幅器112を具えてい
る。帰還キャバシタ118とスイッチ素子120の並列
回路が、増幅器112の反転入力端114と出力端11
6との間に接続されている。増幅器112は、選択的
に、データの書込みモードのときは、スイッチ素子12
0を駆動させ、導通状態にすることによって電圧フォロ
アとして構成し、データの読出しモードのときは、スイ
ッチ素子120を駆動させ、非導通状態にすることによ
って積分器として構成する.演算増幅器122の非反転
入力端122は、スイッチ素子126の可動接点124
に接続される。このスイッチ素子は、選択的に非反転入
力端122を基準電圧Vr又は、データ駆動回路24の
出力信号導体に接続する。
In FIG. 13, each output amplifier 22 of the data driving circuit 24 includes a high speed operational amplifier 112. The parallel circuit of the feedback capacitor 118 and the switch element 120 forms an inverting input terminal 114 and an output terminal 11 of the amplifier 112.
It is connected between 6 and. The amplifier 112 selectively switches the switch element 12 when in the data write mode.
It is configured as a voltage follower by driving 0 and making it conductive, and as a integrator by driving the switch element 120 and making it non-conductive in the data read mode. The non-inverting input terminal 122 of the operational amplifier 122 is connected to the movable contact 124 of the switch element 126.
Connected to. This switch element selectively connects the non-inverting input terminal 122 to the reference voltage Vr or the output signal conductor of the data driving circuit 24.

【0065】書込みモードのときはいつでも、出力増幅
器22は、データ駆動信号を、メモリ装置110のメモ
リ素子を形成する列電極18に供給する。このことは、
演算増幅器112を電圧フォロアとして構成し、またデ
ータ駆動信号を供給するスイッチ素子126の可動接点
124を、データ駆動回路24から演算増幅器112の
非反転入力端122へ配置することである。よって、書
込みモードのときに、増幅器112が電圧フォロアとな
ると、その非反転入力端子と反転入力端子の電圧が等し
くなるので、非反転入力端子がデータ駆動信号用入力端
子として機能し、反転入力端子がデータ駆動信号用出力
端子として機能する点に留意されたい。この期間、メモ
リ素子110を構成する溝20内の行電極62に印加さ
れる行ストローブ・パルスは、溝内のイオン化可能なガ
スを励起し、イオン化状態にする。これにより、図6に
関連して説明した方法により、キャパシタ・モデル80
にデータ電圧を発生させる。キャパシタ・モデル80に
かかる電圧の大きさは、データ駆動信号をあらわしてい
る。
Whenever in the write mode, the output amplifier 22 provides a data drive signal to the column electrodes 18 forming the memory elements of the memory device 110. This means
The operational amplifier 112 is configured as a voltage follower, and the movable contact 124 of the switch element 126 for supplying the data driving signal is arranged from the data driving circuit 24 to the non-inverting input terminal 122 of the operational amplifier 112. Therefore, in the write mode, when the amplifier 112 becomes a voltage follower, the voltages at its non-inverting input terminal and its inverting input terminal become equal, so that the non-inverting input terminal functions as a data drive signal input terminal, and the inverting input terminal Should function as an output terminal for the data driving signal. During this period, the row strobe pulse applied to the row electrode 62 in the groove 20 forming the memory element 110 excites the ionizable gas in the groove to an ionized state. This allows the capacitor model 80 to be processed by the method described in connection with FIG.
To generate a data voltage. The magnitude of the voltage applied to the capacitor model 80 represents the data drive signal.

【0066】データの読出しモードのときは、データ増
幅器22は、メモリ装置110のメモリ素子を構成する
列電極18中の電流を検知する。これは、2段階の手段
を経て達成される。
In the data read mode, the data amplifier 22 detects the current in the column electrode 18 forming the memory element of the memory device 110. This is achieved through a two-step procedure.

【0067】第1にスイッチ素子126の可動接点12
4は、演算増幅器112の非反転入力端122に、基準
電圧Vrを入力するために配置されている。この期間、
行ストローブ・パルスは、イオン化可能なガスのイオン
化していない状態を維持するために、不活性状態であ
る。このため、基準電圧Vrは、演算増幅器112の出
力端116と、列電極18と、キャパシタ・モデル80
の頂部の板82とに発生する。帰還キャパシタ118
は、このため0.0ボルトに中和される。しかしなが
ら、メモリ装置110は、各演算増幅器112の入力端
と出力端との間のオフセット電圧とともに操作するよう
構成することができる。
First, the movable contact 12 of the switch element 126.
4 is arranged to input the reference voltage Vr to the non-inverting input terminal 122 of the operational amplifier 112. this period,
The row strobe pulse is inactive to maintain the non-ionized state of the ionizable gas. Therefore, the reference voltage Vr is the output terminal 116 of the operational amplifier 112, the column electrode 18, and the capacitor model 80.
On the top plate 82 of the. Feedback capacitor 118
Is thus neutralized to 0.0 volts. However, the memory device 110 can be configured to operate with an offset voltage between the input and output of each operational amplifier 112.

【0068】第2に、帰還キャパシタ118にかかる電
圧が0.0ボルトになったあとに、演算増幅器112
は、その入力端114が列電極18からの電流を受ける
ように準傭される積分器として構成される。キャパシタ
・モデル80の底部の板86と、基準電極30の間の電
位差は、Vrとすでに記したキャパシタ・モデル80に
かかるデータ電圧との関数である。行ストローブ・パル
スが再びイオン化可能なガスをイオン化状態にすると、
キャパシタ・モデル80の底部の板86は、基準電極3
0と電気的に接続する。このためキャパシタ・モデル8
0にかかる電圧は変化する。積分器として構成されてい
る演算増幅器112は、この電圧変化を検知し、キャパ
シタ・モデル80にかかる上述のデータ電圧に比例する
電圧を出力端116に供給する。
Second, after the voltage applied to the feedback capacitor 118 becomes 0.0 V, the operational amplifier 112
Is configured as an integrator whose input 114 is quasi-charged to receive the current from the column electrode 18. The potential difference between the bottom plate 86 of the capacitor model 80 and the reference electrode 30 is a function of Vr and the data voltage across the capacitor model 80 already noted. When the row strobe pulse re-ionizes the ionizable gas,
The bottom plate 86 of the capacitor model 80 is the reference electrode 3
It is electrically connected to 0. Therefore, capacitor model 8
The voltage across 0 changes. An operational amplifier 112, configured as an integrator, senses this voltage change and provides a voltage to output 116 that is proportional to the above-described data voltage across capacitor model 80.

【0069】キャパシタ・モデル80にデータ電圧を発
生させ、メモリ素子としての機能を促進する他の方法は
存在する。例えば、光学的に透明な列電極18を用い
て、誘電体材料層46を光導電材料にとって代え、メモ
リ装置110を可視光線にさらすと、メモリ装置110
への入射光の強度に比例してキャパシタ・モデル80に
かかる電圧が変調をうける。入射光の強度に比例したキ
ャパシタ・モデル80にかかる電圧変化は、すでに述べ
たように、データの読出しモードのときは、回復させら
れる。光導電性材料の層46と光学的に透明な列電極1
8とは、このため、アナログ・データ・メモリの特性に
応じた画像検知装置となる。
There are other ways to generate a data voltage on the capacitor model 80 to facilitate its function as a memory device. For example, using an optically transparent column electrode 18 to replace the dielectric material layer 46 with a photoconductive material and expose the memory device 110 to visible light results in the memory device 110.
The voltage on the capacitor model 80 is modulated in proportion to the intensity of light incident on it. The voltage change across the capacitor model 80, which is proportional to the intensity of the incident light, is restored in the data read mode, as already mentioned. A layer 46 of photoconductive material and an optically transparent column electrode 1
Therefore, 8 is an image detecting device according to the characteristics of the analog data memory.

【0070】上述の画像検知装置においては、複数の電
気的に絶縁した帯としての光導電性材料の層46を設け
ることは、隣合うキャパシタ・モデル80間の導電を回
避することになろう。光学的に透明な電極の縁に沿っ
て、金属の帯、またはその他の導電材料を設けると、キ
ャパシタ・モデル80にかかるデータ電圧の読出しにか
かる時間を減少させることによって、データ読出しモー
ドにおけるデータ訂正の能率が向上する。
In the image sensing device described above, providing a plurality of layers 46 of photoconductive material as electrically isolated strips would avoid conduction between adjacent capacitor models 80. Providing a metal strip or other conductive material along the edge of the optically transparent electrode reduces the time taken to read the data voltage across the capacitor model 80, thereby correcting data in the data read mode. The efficiency of is improved.

【0071】上述の画像検知装置は、データの読出しモ
ード間において、光導電材料の層46の光導電的性質を
利用している。光導電材料の層46の光導電性を直接利
用することも可能である。この場合、データエレメント
16は、いっそう好適に検知素子として特徴づけられる
ことになるであろうし、キャパシタ・モデル80も、い
っそう好適に電流変調素子となる。このことは、ストロ
ーブ電極62と基準電極30との間に、行ストローブ・
パルスが印加されている間、層46に電圧勾配を発生せ
しめる電圧を、列電極18に印加することによって達成
可能である。基準電極30から層46と列電極18を通
って演算増幅器112の出力端116に流れる電流が、
出力信号となる。帰還キャパシタ118を、抵抗器にと
りかえると、演算増幅器112の出力端116にあらわ
れる電圧が、層46を通って流れる電流に比例する。
The image sensing device described above takes advantage of the photoconductive nature of layer 46 of photoconductive material during the data read mode. It is also possible to directly utilize the photoconductivity of the layer 46 of photoconductive material. In this case, the data element 16 would be more preferably characterized as a sensing element, and the capacitor model 80 would be even more preferably a current modulation element. This means that between the strobe electrode 62 and the reference electrode 30, a row strobe
It can be achieved by applying to the column electrodes 18 a voltage that causes a voltage gradient in the layer 46 while the pulse is being applied. The current flowing from the reference electrode 30 through the layer 46 and the column electrode 18 to the output 116 of the operational amplifier 112 is
Output signal. Replacing the feedback capacitor 118 with a resistor causes the voltage appearing at the output 116 of the operational amplifier 112 to be proportional to the current flowing through the layer 46.

【0072】上述は、本発明の好適な実施例について説
明したが、当業者にとっては、本発明の要旨から逸脱す
ることなく様々な変形を加えることは容易である。
Although the above has described the preferred embodiments of the present invention, those skilled in the art can easily make various modifications without departing from the gist of the present invention.

【0073】[0073]

【発明の効果】本発明は、アナログ電圧を蓄積でき、液
晶等の電気光学材料層を用いた表示装置にも適用でき、
安価で且つ歩留まりの高いメモリ装置を達成できる。ま
た、第2基板の溝状凹部の各々の内部に、この溝状凹部
の長手方向に略平行な第2及び第3電極を形成し、第2
電極及び第3電極間に選択的にストローブ信号(第2信
号)を供給している。これにより、比較的低い電圧で、
溝状凹部横断する方向に均一勾配の電界を形成して均一
なガスのイオン化が生じ、各セルにおいてイオン化可能
なガスによる均一且つ良好なスイッチング動作が得られ
る。また、ガスをイオン化した後に、第1電極とストロ
ーブ信号用に用いた第3電極との間に、表示又は蓄積の
ためのデータ信号(第1信号)を供給する。よって、第
3電極は、データ信号及びストローブ信号の両方を供給
するために兼用されているので、メモリ装置の構造を簡
単化できる。
INDUSTRIAL APPLICABILITY The present invention can store an analog voltage and can be applied to a display device using an electro-optical material layer such as liquid crystal,
An inexpensive memory device with high yield can be achieved. In addition, second and third electrodes that are substantially parallel to the longitudinal direction of the groove-shaped recess are formed inside each of the groove-shaped recesses of the second substrate.
The strobe signal (second signal) is selectively supplied between the electrode and the third electrode. This allows for a relatively low voltage,
An electric field having a uniform gradient is formed in the direction traversing the groove-like recess to cause uniform ionization of the gas, and uniform and good switching operation by the ionizable gas is obtained in each cell. Further, after ionizing the gas, a data signal (first signal) for display or storage is supplied between the first electrode and the third electrode used for the strobe signal. Therefore, since the third electrode is also used for supplying both the data signal and the strobe signal, the structure of the memory device can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の概念を示す概念図である。FIG. 1 is a conceptual diagram showing the concept of the present invention.

【図2】本発明を用いた表示パネルの部分的に断面とな
った斜視図である。
FIG. 2 is a partially sectional perspective view of a display panel using the present invention.

【図3】図2に示す表示パネルを部分的に切除して示し
た平面図である。
FIG. 3 is a plan view showing the display panel shown in FIG. 2 by partially cutting it off.

【図4】図3における線4−4に沿う断面図である。4 is a sectional view taken along line 4-4 in FIG.

【図5】図3における線5−5に沿う断面図である。5 is a cross-sectional view taken along the line 5-5 in FIG.

【図6】図2の等価回路を示す回路図である。FIG. 6 is a circuit diagram showing an equivalent circuit of FIG.

【図7】本発明に用いるアドレス指定可能なデータ・ラ
インの最大数を決めるタィムチャートを示す図である。
FIG. 7 shows a time chart for determining the maximum number of addressable data lines used in the present invention.

【図8】図2〜5に示す表示パネルの溝内に設けられた
電極間を流れる電流の関数としてのネオン・ガスとへリ
ウム・ガスのデータ捕捉時間の関係を比較した図であ
る。
FIG. 8 is a diagram comparing the data capture time relationships of neon gas and helium gas as a function of the current flowing between the electrodes provided in the grooves of the display panel shown in FIGS.

【図9】へリウム・ガスにおける陰極と陽極に流れる電
流とプラズマ消失時間との関係を示した図である。
FIG. 9 is a diagram showing a relationship between a current flowing through a cathode and an anode in helium gas and a plasma disappearance time.

【図10】図1に示すデータ・ドライバの代替回路を示
す図である。
10 is a diagram showing an alternative circuit of the data driver shown in FIG. 1. FIG.

【図11】図1に示すデータ・ストローブの代替回路を
示す図である。
11 is a diagram showing an alternative circuit of the data strobe shown in FIG. 1. FIG.

【図12】図11におけるドライバの数とアドレス可能
なデータ・ラインの本数との関係を示す図である。
12 is a diagram showing the relationship between the number of drivers and the number of addressable data lines in FIG.

【図13】本発明のメモリ装置の等価回路を示す図であ
る。
FIG. 13 is a diagram showing an equivalent circuit of the memory device of the present invention.

【符号の説明】[Explanation of symbols]

18 第1電極 20 溝状凹部 22、24 信号印加/読出し手段 26、28 信号印加手段 30 第3電極 44 電気光学材料層(誘電体層) 46 誘電体材料層(誘電体層) 48 第1基板 54 第2基板 62 第2電極 Reference Signs List 18 first electrode 20 groove-shaped recess 22, 24 signal applying / reading means 26, 28 signal applying means 30 third electrode 44 electro-optical material layer (dielectric layer) 46 dielectric material layer (dielectric layer) 48 first substrate 54 second substrate 62 second electrode

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 // H01J 17/38 H01J 17/38 H04N 5/66 102 H04N 5/66 102B (72)発明者 ポール・シー・マーチン アメリカ合衆国 オレゴン州 97225ポー トランド サウスウエスト サーロウ・ド ライブ 9950 (72)発明者 エイッチ・ウエイン・オルムステッド アメリカ合衆国 オレゴン州 97006ビー バートン ノースウエスト マーコラ・コ ート 16995 (72)発明者 ジョン・ジェイ・ホーン アメリカ合衆国 オレゴン州 97123ヒル スボーロ サウスウエスト トウハンドレ ッドアンドサーティエイトスアベニュー 765Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location // H01J 17/38 H01J 17/38 H04N 5/66 102 H04N 5/66 102B (72) Inventor Paul Sea -Martin United States Oregon 97225 Portland Southwest Thurrow Drive 9950 (72) Inventor Eitch Wayne Olmsted United States Oregon 97006 Beaverton Northwest Marco La Coat 16995 (72) Inventor John Jay Horn United States Oregon 97123 Hills Suvoro Southwest Toe Handred and Thirty Ath Avenue 765

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 一方の主面に互いに略平行に形成された
複数の第1電極を有する第1基板と、 該第1基板の上記主面に対向する主面上に上記第1電極
と交差し且つ互いに略平行に形成され、イオン化可能な
ガスが封入された複数の溝状凹部を有する第2基板と、 該第2基板の上記主面上で上記複数の溝状凹部の各々の
内部に該溝状凹部の長手方向に略平行に形成された第2
及び第3電極と、 上記第1基板及び上記第2基板の間に間挿され、上記第
1電極及び上記溝状凹部の交差部にデータ蓄積素子を形
成する誘電体層と、 上記第1電極及び上記第3電極の間に選択的に第1信号
を印加するか、又は上記第1電極及び上記第3電極の間
から選択的に読出し信号を受ける信号印加/読出し手段
と、 上記第2電極及び上記第3電極の間に選択的に第2信号
を印加する信号印加手段とを具え、 該信号印加手段が、上記第2電極及び上記第3電極の間
に上記第2信号を選択的に供給して、上記第2信号を受
けた上記第2電極及び上記第3電極を有する上記溝状凹
部における上記ガスをイオン化し、 上記信号印加/読出し手段が、イオン化された上記ガス
を含む上記溝状凹部に対応する上記蓄積素子の上記第1
電極及び上記第3電極の間に上記第1信号を選択的に供
給して上記誘電体層の電荷状態を変化させて、上記蓄積
素子に上記第1信号に対応するデータを蓄積させると共
に、イオン化された上記ガスを含む上記溝状凹部に対応
する上記蓄積素子の上記第1電極及び上記第3電極の間
から上記読出し信号を選択的に得て、上記蓄積素子に蓄
積されたデータを読出すことを特徴とするメモリ装置。
1. A first substrate having a plurality of first electrodes formed on one main surface substantially in parallel with each other, and intersecting the first electrode on a main surface of the first substrate facing the main surface. And substantially parallel to each other and having a plurality of groove-shaped recesses in which an ionizable gas is sealed, and inside each of the plurality of groove-shaped recesses on the main surface of the second substrate. A second member formed substantially parallel to the longitudinal direction of the groove-shaped recess.
And a third electrode, a dielectric layer interposed between the first substrate and the second substrate and forming a data storage element at an intersection of the first electrode and the groove-shaped recess, and the first electrode. And signal applying / reading means for selectively applying a first signal between the third electrodes or selectively receiving a read signal between the first electrode and the third electrode, and the second electrode. And signal applying means for selectively applying the second signal between the third electrodes, the signal applying means selectively applying the second signal between the second electrode and the third electrode. Supplying and ionizing the gas in the groove-shaped recess having the second electrode and the third electrode receiving the second signal, and the signal applying / reading means includes the groove containing the ionized gas. The first of the storage elements corresponding to the circular recesses
The first signal is selectively supplied between the electrode and the third electrode to change the charge state of the dielectric layer to accumulate the data corresponding to the first signal in the storage element and ionize the same. The read signal is selectively obtained from between the first electrode and the third electrode of the storage element corresponding to the groove-shaped recess containing the stored gas to read the data stored in the storage element. A memory device characterized by the above.
JP8203029A 1988-01-19 1996-07-12 Memory device Pending JPH09134151A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14506188A 1988-01-19 1988-01-19
US07/145,062 US4896149A (en) 1988-01-19 1988-01-19 Addressing structure using ionizable gaseous medium
US145061 1988-01-19
US145062 1988-01-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1010987A Division JP2601713B2 (en) 1988-01-19 1989-01-19 Display device

Publications (1)

Publication Number Publication Date
JPH09134151A true JPH09134151A (en) 1997-05-20

Family

ID=26842624

Family Applications (2)

Application Number Title Priority Date Filing Date
JP1010987A Expired - Lifetime JP2601713B2 (en) 1988-01-19 1989-01-19 Display device
JP8203029A Pending JPH09134151A (en) 1988-01-19 1996-07-12 Memory device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP1010987A Expired - Lifetime JP2601713B2 (en) 1988-01-19 1989-01-19 Display device

Country Status (1)

Country Link
JP (2) JP2601713B2 (en)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272472A (en) * 1988-01-19 1993-12-21 Tektronix, Inc. Apparatus for addressing data storage elements with an ionizable gas excited by an AC energy source
JPH04265936A (en) * 1991-02-20 1992-09-22 Sony Corp Production of image display
JP3013470B2 (en) * 1991-02-20 2000-02-28 ソニー株式会社 Image display device
JP3044804B2 (en) * 1991-02-20 2000-05-22 ソニー株式会社 Image display device
KR940006301B1 (en) * 1991-10-29 1994-07-14 삼성전관 주식회사 Lcd of plasma addressing form and manufactruing method thereof
KR940004290B1 (en) * 1991-11-27 1994-05-19 삼성전관 주식회사 Liquid crystal devices and making method of plasma address
KR950003381B1 (en) * 1992-05-26 1995-04-12 삼성전관 주식회사 Lcd device and driving method of plasma address type
US5400046A (en) * 1993-03-04 1995-03-21 Tektronix, Inc. Electrode shunt in plasma channel
JP3284709B2 (en) * 1993-11-05 2002-05-20 ソニー株式会社 Plasma addressed liquid crystal display
JPH0862588A (en) 1994-08-24 1996-03-08 Sony Corp Plasma display device
JP3332062B2 (en) 1994-09-02 2002-10-07 ソニー株式会社 Display device
JP3821315B2 (en) * 1995-11-13 2006-09-13 シャープ株式会社 Liquid crystal display device and manufacturing method thereof
US5896008A (en) * 1995-11-16 1999-04-20 Sony Corporation Electro-optical device
JPH1062762A (en) * 1996-08-22 1998-03-06 Sony Corp Plasma address liquid crystal display device
US6344883B2 (en) 1996-12-20 2002-02-05 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
JP3629867B2 (en) * 1997-01-10 2005-03-16 ソニー株式会社 Plasma address display device
JP3456896B2 (en) * 1997-12-25 2003-10-14 シャープ株式会社 Liquid crystal display
JP3481843B2 (en) * 1997-12-26 2003-12-22 シャープ株式会社 Liquid crystal display
JP3559719B2 (en) 1998-01-13 2004-09-02 キヤノン株式会社 Plasma address type liquid crystal display
JP2000105376A (en) 1998-09-29 2000-04-11 Sharp Corp Liquid crystal display device
JP2001013482A (en) 1999-04-28 2001-01-19 Sharp Corp Matrix display device and plasma address display device
CN1145833C (en) 1999-11-15 2004-04-14 夏普株式会社 Liquid crystal display
US7471542B2 (en) 2003-06-11 2008-12-30 Panasonic Corporation Information storage apparatus storing and reading information by irradiating a storage medium with electron beam

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2847615A (en) * 1956-11-28 1958-08-12 Digital Tech Inc Memory device
JPS59155880A (en) * 1983-02-25 1984-09-05 株式会社日立製作所 Information holder

Also Published As

Publication number Publication date
JPH01217396A (en) 1989-08-30
JP2601713B2 (en) 1997-04-16

Similar Documents

Publication Publication Date Title
JP2601713B2 (en) Display device
US4896149A (en) Addressing structure using ionizable gaseous medium
US5077553A (en) Apparatus for and methods of addressing data storage elements
JP2663083B2 (en) Address device
US5036317A (en) Flat panel apparatus for addressing optical data storage locations
JP2767536B2 (en) Electrode assembly for plasma addressing device
US5852427A (en) Reducing cross talk effects in electro-optical addressing structures
US5276384A (en) Electrode configuration for channel confinement of plasma discharge in an electrode structure using an ionizable gaseous medium
US4864538A (en) Method and apparatus for addressing optical data storage locations
JP2571522B2 (en) Plasma addressing device
JP2847666B2 (en) Electro-optical display method
US5400046A (en) Electrode shunt in plasma channel
EP0326254B1 (en) Apparatus for and method of addressing data storage elements
KR100385497B1 (en) Plasma dress display device using voltage driving waveform
JP2747902B2 (en) Addressing method and device
JP2916894B2 (en) Address device
EP0780874A2 (en) Addressing structure using ionizable gaseous mixtures having multiple ionizable components
US20020041265A1 (en) Plasma-addressed colour display
JP2805584B2 (en) Plasma address display