JPH09130655A

JPH09130655A - 撮像装置

Info

Publication number: JPH09130655A
Application number: JP7281518A
Authority: JP
Inventors: Takaiwa Nakaya; 崇厳中家
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-10-30
Filing date: 1995-10-30
Publication date: 1997-05-16

Abstract

(57)【要約】【課題】撮像信号処理と送受信処理を行うのに２種類
の基本クロックが必要なため、不要輻射やコストの面で
ふりであり、かつ、伝送レートの変換のためにＦＩＦＯ
メモリが必要となり、システムが複雑になり、コストア
ップの原因となっており、また、伝送レートも任意に可
変できないため接続されるコンピュータに対して柔軟に
対応することが困難であった。【解決手段】撮像した画像をアナログ信号に変換する
画素を備える撮像素子１と、該アナログ信号をデジタル
信号に変換するＡＤコンバータ３と、該デジタル信号を
信号処理して映像信号に変換する信号処理手段４と、信
号処理手段４からのデジタル信号を外部の信号処理装置
に送信する送受信回路６からなる撮像装置において、上
記送受信回路６の出力クロックに同期して撮像素子１が
動作させる手段を備えてなるものである。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、パソコン、ワーク
ステーションなどへ画像を入力するために用いられるエ
リアセンサーカメラ等の撮像装置に関するものである。

【０００２】

【従来の技術】最近、カメラをパーソナルコンピュータ
やワークステーション等のコンピュータシステムに接続
し、ＴＶ会議を行ったり、カメラが撮像した静止画や動
画を取り込んで編集するといったことが可能となってお
り、デジタル信号の画像データが得られる撮像装置が、
コンピュータシステムとの信号の相性の良さから注目さ
れている。

【０００３】従来のこの種の撮像装置と、撮像装置が出
力する画像を処理するコンピュータシステムとは図１１
に示すように構成するものであり、図１１において、１
００は撮像装置、１０２は画像を撮像する画素を備える
撮像素子であり、１０８は撮像素子１０２を駆動する駆
動回路、１０３は相関２重サンプリング（ＣＤＳ）と自
動利得制御（ＡＧＣ）とを行う前処理手段である。

【０００４】１０４はアナログ画像信号をデジタル画像
信号に変換するアナログ・デジタル変換器（ＡＤＣ）、
１０５は撮像素子１０２からのデジタル信号を処理して
色差信号（ＹＣｒＣｂ）のフォーマットの信号を生成す
る信号処理手段、１０６は信号処理手段１０５と送受信
手段１０７とのデータ伝送スピードをダウンするために
データを蓄えるメモリであるＦＩＦＯ、１０７はデジタ
ル信号を伝送する送受信回路である。

【０００５】１１０は信号処理系のクロックを生成する
クロック発信器Ａ、１０９はクロック発信器Ａ１１０か
ら出力されるクロックをもとにして信号処理系のタイミ
ングを発生する撮像回路タイミング発生部、１１１は送
受信回路のクロックを生成するクロック発生器Ｂ、１１
２はクロック発生器Ｂ１１１から出力されるクロックを
もとにして送受信系のタイミングを発生する送受信タイ
ミング発生部である。そして、１０１は画像を処理して表示するアプリケーシ
ョンソフトを実行するコンピュータシステム、１１３は
シリアル映像信号を受信し制御信号を送受信するための
送受信Ｉ／Ｆ、１１５は撮像装置１００が送信した画像
データを記憶し表示コントローラに送るためのグラフィ
ックメモリ、１１６はグラフィックメモリの画像データ
より映像信号を生成する表示コントローラ、１１７は表
示コントローラからの信号を表示部である。

【０００６】上記従来のデジタルカメラの動作を以下に
説明する。先ず、撮像装置１００において、画像は駆動
回路１０８にて駆動される撮像素子１０２によって撮像
されてアナログ信号として出力され、前処理手段１０３
で相関２重サンプリング処理などノイズ削減に関する処
理や最適レベルにする自動利得調節処理を実行した後、
ＡＤＣ１０４でデジタル信号に変換され、信号処理手段
１０５に出力される。信号処理手段１０５はＰＣＭ化さ
れた映像信号をデジタル的に処理し、例えば、撮像素子
からの補色信号やＲＧＢ信号を輝度色差（以下ＹＣｒＣ
ｂと言う）信号を生成する。このＹＣｒＣｂデータはＦ
ＩＦＯ１０６に入力される。

【０００７】このとき、クロック発信器Ａ１１０の発振
された基本クロックをもとに、撮像回路タイミング発生
部１０９において映像信号処理に必要なタイミング信号
を発生する。この撮像回路タイミング発生部１０９によ
り生成されたタイミング信号により、撮像素子１０２、
前処理手段１０３、ＡＤＣ１０４、信号処理手段１０
５、駆動回路１０８、ＦＩＦＯ１０６の読み込みが制御
される。

【０００８】また、クロック発振器Ｂ１１１の発振され
た基本クロックをもとに、送受信タイミング発生部１１
２において送受信処理に必要なタイミング信号を発生す
る。この送受信タイミング発生部１１２により生成され
たタイミング信号により、送受信手段１０７、ＦＩＦＯ
１０６の読み出しが制御される。

【０００９】つぎに、ＦＩＦＯ１０６は信号処理手段１
０５の映像データを撮像回路タイミング発生部１０９の
タイミングにより読み込みを行う。そして、平行して送
受信タイミング発生部１１２のタイミングによりＦＩＦ
Ｏ１０６内の映像データを読み出し、送受信手段１０７
に出力する。このＦＩＦＯ１０６の目的は信号処理系の
データ伝送レートと送受信系のデータ伝送レートの合わ
せ込みを行うためのものである。

【００１０】送受信手段１０７はＦＩＦＯ１０６から出
力される映像データをパラレル信号からシリアル信号に
変換し、シリアル伝送プロトコルを有した双方向インタ
フェースであり、映像データをプロトコルに対応してエ
ンコードし、コンピュータシステム１０１に出力するも
のである。

【００１１】コンピュータシステム１０１では送受信Ｉ
／Ｆにおいて、撮像装置１００から送られてきたシリア
ルの映像信号を受信してデコードし、パラレルの映像信
号として拡張バスを通してグラフィックメモリ１１５に
格納する。そして、グラフィックメモリ１１５の映像デ
ータを拡張バスを通して表示コントローラ１１６に出力
し、表示コントローラ１１６でグラフィック処理を行
い、表示部１１７に表示を行うものである。つまり、従
来のシステムは撮像素子からの映像信号を処理する基本
クロックと送受信処理をする基本クロックの２系統必要
である。

【００１２】

【発明が解決しようとする課題】上記した従来の撮像装
置（デジタルカメラ）であれば、撮像信号処理と送受信
処理を行うのに２種類の基本クロックが必要であり、ま
た、外部から送受信処理のビットレートとともに撮像信
号処理レートを可変にすることができなかった。このた
め、２種類の基本クロックが必要なため、不要輻射やコ
ストの面で不利であり、かつ、伝送レートの変換のため
にＦＩＦＯメモリが必要となり、システムが複雑にな
り、コストアップの原因となっており、また、伝送レー
トも任意に可変できないため接続されるコンピュータに
対して柔軟に対応することが困難であった。

【００１３】

【課題を解決するための手段】本発明の撮像装置は、上
記課題を解決するためになされたもので、請求項１記載
の発明は、撮像した画像をアナログ信号に変換する画素
を備える撮像素子と、該アナログ信号をデジタル信号に
変換するＡＤコンバータと、該デジタル信号を信号処理
して映像信号に変換する信号処理手段と、信号処理手段
からのデジタル信号を外部の信号処理装置に送信する送
受信手段からなる撮像装置において、上記送受信手段の
出力クロックに同期して撮像素子を動作させる手段を備
えてなるものである。

【００１４】また、請求項２記載の発明は、請求項１記
載の構成に、外部装置から送受信手段（回路）を通して
クロック速度を設定し、撮像素子と送受信手段が外部よ
り設定されたクロックに同期して動作させる構成を付加
してなるものである。そして請求項３記載の発明は、請
求項１記載の構成に、外部装置から送受信手段（回路）
に入力されるデータ列に同期したクロックを発生し、そ
の発生したクロックに同期して撮像素子を動作させる構
成を付加してなるものである。

【００１５】さらに、請求項４記載の発明は、請求項３
記載の構成に、クロック発生回路の安定状態を判断する
（安定したかを判断する）クロック安定判定手段を備え
てなる構成を付加してなるものである。さらにまた、請
求項５記載の発明は、請求項４記載の構成に、クロック
発生回路が安定するまで受信モードを保持し、安定した
あと時間をおいて送信モードにする構成を付加してなる
ものである。

【００１６】また、請求項６記載の発明は、請求項１記
載の構成に、一種類のクロックに同期したプログラマブ
ル分周器を有し、送受信手段の動作クロックと同期した
クロック周波数で動作する撮像素子信号処理手段で、撮
像処理手段を外部データにより設定された低速のクロッ
クで動作させる構成を付加してなるものである。

【００１７】本発明の撮像装置は、上記構成にて、請求
項１記載の発明は、撮像素子からの映像信号を処理する
信号処理系と映像データを外部に伝送する送受信系の基
本クロックを１種にするものである。また、請求項２記
載の発明は、撮像装置の動作レートを外部に接続したコ
ンピュータシステムから設定するものである。

【００１８】そして、請求項３記載の発明は、コンピュ
ータシステムから伝送されるデータからクロックを抽出
し、そのクロックに準じて撮像装置の動作レートを設定
するものである。さらに、請求項４記載の発明は、クロ
ックの安定判定手段にて、クロックが安定したか否かを
判定するものである。

【００１９】さらにまた、請求項５記載の発明は、クロ
ック周波数が安定するまでの時間を送信状態にしないよ
うにしたものである。また、請求項６記載の発明は、送
受信手段より低速の伝送レートで信号処理手段を動作す
るようにしたものである。

【００２０】

【発明の実施の形態】以下本発明の撮像装置の実施の形
態を図１乃至図１０とともに説明するが、上記従来の構
成と同一部分は同一符号を付して説明する。本発明の撮
像装置の第１の実施の形態は、図１に示すように構成す
るものであり、図１において、被写体からの入射光は撮
像素子１によって電気信号に変換され、前処理手段２に
おいて相関２重サンプリング、自動利得制御などの前処
理を行った後、ＡＤＣ（アナログ・デジタルコンバー
タ）３でデジタルデータに変換される。

【００２１】信号処理手段４はＡＤＣ３から出力される
画素単位出力のデジタルデータをもとにして輝度信号
Ｙ、色素信号ＹＣｒＣｂを生成し、ホワイトバランス処
理、ガンマ補正処理などを行い、輝度信号Ｙ、色差信号
ＹＣｒＣｂを画素単位でデジタルデータとして出力する
映像信号処理を実現する手段である。駆動回路５はシス
テムタイミング発生手段７から出力されるクロック、タ
イミング信号を基準として撮像素子１を駆動するタイミ
ングを生成するための回路である。

【００２２】送受信手段６は信号処理手段４から出力さ
れるデジタル画像データを外部に接続されるコンピュー
タシステム１０１に出力するためのインタフェースであ
り、コンピュータシステム１０１のインタフェース伝送
速度により、伝送速度は決まっている。

【００２３】この送受信手段６は双方向のシリアルイン
タフェースであって、ＩＩＣやＩＥＥＥ１３９４のよう
な単線の双方向データバスでも良いし、送信と受信が別
々になった２線の双方向データバスでも良く、場合によ
っては送信のみの単方向でも良い。また、クロックやデ
ータストロープが別についている構成のものでも良い。
しかし、この第１の実施の形態の説明では説明を簡単に
するため送信のみの場合について説明を行う。このと
き、伝送速度に関してはコンピュータシステム１０１と
の間であらかじめ決められた伝送速度でデータ伝送を行
うものとする。

【００２４】送受信手段６から出力される映像データ群
の出力は図２に示すように構成されるものであり、図２
においては映像データの水平ラインごとに、有効領域の
始まりを示すＳＳＹＮＣ信号と、有効領域の終わりを示
すＥＳＹＮＣ信号との同期信号を映像データの前後に付
加して、水平ラインの上から順次に送信される。この例
では信号伝送はシリアル方式であり、ＳＳＹＮＣ信号、
ＥＳＹＮＣ信号とも８ビットシリアル信号で構成され
る。また、有効映像データもまたシリアル信号であり、
４：２：２フォーマットで出力される。

【００２５】Ｄ０，１は色差信号Ｃｒ０であり、Ｄ０，
２は輝度信号Ｙ０であり、Ｄ０．３は色差信号Ｃｂ０で
あり、Ｄ０，４は色差信号Ｃｒ１であり、Ｄ０，５は輝
度信号Ｙ１であり、Ｄ０，６は色差信号Ｃｂ１であり、
と言うように有効画素映像があるだけ続く。このデータ
はそれぞれ８ビットシリアルデータである。この映像デ
ータは４：２：２フォーマットであるためＹＣｒＣｂで
１画素を表現するものである。

【００２６】システムタイミング発生手段７は撮像装置
を制御するためのタイミング信号を発生するパートであ
る。クロック発振器７ｄはシステムの基準発振器であ
り、１個の発振器で撮像素子を動作させるものである。
駆動回路タイミング発生部７ａはクロック発振器７ｄの
クロック信号をもとに駆動回路５のタイミングを生成す
る。

【００２７】信号処理手段タイミング発生部７ｂはクロ
ック発振器７ｄのクロック信号をもとに前処理手段２と
ＡＤＣ３と信号処理手段４を駆動するためのタイミング
を発生する。送受信回路（送受信手段）タイミング発生
部７ｃはクロック発振器７ｄのクロック信号をもとに送
受信手段６を駆動するためのタイミングを発生する。つ
まり、１個の基準クロック発振器で撮像素子１から送受
信手段６までを駆動するものである。図３はこの第１の実施の形態の撮像素子１からのデータ
が送受信回路を出力するまでのタイミングをデータとク
ロックを併せて説明した流れ図であり、また、図４はタ
イミング図であり、撮像部１ａは撮像素子１、前処理手
段２、ＡＤＣ３で構成する部分である。

【００２８】この撮像部１ａには８ビットパラレルの出
力バッファがある。このバッファはＡＤＣ３でサンプリ
ングされたデジタルデータを分周器（２）１ｆからのタ
イミングによりデータを出力する。この出力されるデー
タを分周器（２）１ｆのタイミングで信号処理部１ｂに
取り込み、映像信号処理を行い、分周器（１）１ｄのタ
イミングにより出力する。

【００２９】つぎに、この出力データを送信部１ｃの入
力バッファが分周器１ｄのタイミングで取り込み、シリ
アルデータに変換し、送信処理を行って、送信部１ｃの
出力バッファより、源発振１ｅのタイミングでシリアル
信号として出力する。この信号フォーマットは図２に示
す通りである。

【００３０】本発明の撮像装置の第２の実施の形態は図
５に示すように構成するものであり、撮像素子１、前処
理手段２、ＡＤＣ３、信号処理手段４、駆動回路５につ
いては第１の実施の形態と同じであるため詳細な説明は
省略する。送受信手段８は撮像装置からの映像データを
出力し、外部に接続されるコンピュータシステム１０１
からの制御データを入力する送受信手段である。

【００３１】コンピュータシステム１０１との伝送路は
１対のペア線で送信受信の双方向通信をしてもよいが、
説明を簡単にするためペア線２対、つまり、１対のペア
線で送信、１対のペア線で受信を行う双方向通信を行う
ことで説明を行っていく。送信回路８ａは信号処理手段
４から出力される映像データをパラレルデータからシリ
アルデータに変換して、送信フォーマットに準じて同期
信号などの付加情報と多重して映像データをシリアル信
号として送受信回路８ｅに出力する。

【００３２】送受信回路８ｅは入出力バッファ回路であ
り、送受信回路８ｅからの出力信号をコンピュータシス
テム１０１に出力する。また、コンピュータシステム１
０１からのシリアル信号を受信回路８ｃや制御回路８ｂ
に出力するものである。この回路はアナログ的な入出力
バッファで構成されている。

【００３３】制御回路８ｂは送受信回路８ｅから入力さ
れる信号を元にして送信回路８ａ、受信回路８ｃを制御
するものである。受信回路８ｃは同期信号、付加信号、
制御信号などをシリアルデータ信号より、データを抽出
する回路である。データデコーダ８ｄは受信回路８ｃか
らのデータをもとにしてコンピュータシステム１０１か
らの制御データをデコードするデコーダである。このデ
コードされたデータはあらかじめ決められた分周比デー
タであり、システムタイミング発生手段９のプログラマ
ブルクロック発振器９ｄに出力される。

【００３４】システムタイミング発生手段９はプログラ
マブルクロック発振器９ｄの設定された周波数で出力さ
れたクロック信号をもとに撮像装置駆動のためのタイミ
ング信号を発生する。プログラマブルクロック発振器９
ｄはデータデコーダ８ｄからの分周比設定データによ
り、発振周波数を決定してコンピュータシステムから発
振周波数を設定することができる。

【００３５】駆動回路タイミング発生部９ａはプログラ
マブルクロック発振器９ｄからのクロック信号を基準に
して駆動回路５を駆動するタイミング信号を生成する。
信号処理手段タイミング発生部９ｂはプログラマブルク
ロック発振器９ｄからのクロック信号を基準にして前処
理手段２、ＡＤＣ３、信号処理手段４を駆動するタイミ
ング信号を生成する。送受信回路タイミング発生部９ｃ
は、プログラマブルクロック発振器９ｄからのクロック
信号を基準にして送受信手段８を駆動するタイミング信
号を生成する。

【００３６】つまり、この第２の実施の形態は外部に接
続されるコンピュータシステム１０１とのシリアルイン
ターフェースの伝送速度は色々な種類の伝送速度があ
る。このため、伝送速度が合わないと撮像装置をコンピ
ュータシステム１０１に接続しても動作しない。

【００３７】このため、コンピュータシステム１０１が
要求する伝送速度をコンピュータシステム１０１から制
御データとしてシリアル信号として伝送し、これを撮像
装置のデータデコーダ８ｄが解読して、プログラマブル
クロック発振器９ｄに分周比を設定する。つまり、プロ
グラマブルクロック発振器９ｄの分周比を設定すること
により撮像装置の伝送速度を設定できるものである。そ
して、この設定されたクロック周波数で撮像装置すべて
が同期して動作するものである。

【００３８】本発明の撮像装置の第３の実施の形態は図
６に示すように構成するものであり、撮像素子１、前処
理手段２、ＡＤＣ３、信号処理手段４、駆動回路５につ
いては第１の実施の形態と同じであるため詳細な説明は
省略する。送受信手段１０は撮像装置からの映像データ
を出力し、外部に接続されるコンピュータシステム１０
１からの制御データを入力する送受信手段である。コン
ピュータシステム１０１との伝送路は１対のペア線で送
信受信の双方向通信をしてもよいが、説明を簡単にする
ためペア線２対、つまり、１対のペア線で送信、１対の
ペア線で受信を行う双方向通信を行うことで説明を行な
っていく。

【００３９】送信回路１０ａは信号処理手段４から出力
される映像データをパラレルデータからシリアルデータ
に変換して、送信フォーマットに準じて同期信号などの
付加情報と多重して映像データをシリアル信号として送
受信回路１０ｃに出力する。送受信回路１０ｃは入出力
バッファ回路であり、送受信回路１０ｃからの出力信号
をコンピュータシステム１０１に出力する。また、コン
ピュータシステム１０１からのシリアル信号を制御回路
１０ｂに出力するものである。この回路はアナログ的な
入出力バッファで構成されている。制御回路１０ｂは送
受信回路１０ｃから入力される信号から制御情報を抽出
して送信回路１０ａを制御するものである。

【００４０】システムタイミング発生手段１１は位相比
較器１１ｆ、チャージポンプ１１ｅ、ＶＣＯ（Ｖｏ１ｔ
ａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏ
ｒ）１１ｄから構成された外部信号に同期して発振する
クロック信号をもとに撮像装置駆動のためのタイミング
信号を発生する。位相比較器１１ｆは送受信回路１０ｃ
から出力されるクロック成分を含んだシリアル信号（デ
ータにクロックを多重した信号がコンピュータシステム
１０１から送られることとする）とＶＣＯ１１ｄからの
クロック信号を位相比較して誤差信号をパルス信号とし
て出力する。チャージポンプ１１ｅは位相比較器１１ｆ
からのパルス信号をローパスフィルターしてパルス量に
応じた直流電圧を生成する。

【００４１】つぎに、ＶＣＯ１１ｄはチャージポンプ１
１ｅから出力された直流電圧値に応じた周波数で発振
し、外部から入力した信号と同期したクロックを位相比
較器１１ｆ、駆動タイミング発生部１１ａ、信号処理タ
イミング発生部１１ｂ、送受信回路タイミング発生部１
１ｃに出力する。このとき、ＶＣＯ１１ｄのクロックは
位相比較器１１ｆに入力されており、ループを構成し、
外部からの信号に同期したクロックを生成する。これは
ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）と言い
常に安定したクロックを生成する回路である。

【００４２】駆動回路タイミング発生部１１ａはＶＣＯ
１１ｄから出力されるクロック信号を基準にして駆動回
路５を駆動するタイミング信号を生成する。信号処理手
段タイミング発生部１１ｂはＶＣＯ１１ｄから出力され
るクロック信号を基準にして前処理手段２、ＡＤＣ３、
信号処理手段４を駆動するタイミング信号を生成する。
送受信回路タイミング発生部１１ｃはＶＣＯ１１ｄから
出力されるクロック信号を基準にして送受信手段１０を
駆動するタイミング信号を生成する。

【００４３】つまり、この第３の実施の形態は外部に接
続されるコンピュータシステム１０１とのシリアルイン
タフェースの伝送速度は色々な種類の伝送速度がある。
このため、伝送速度が合わないと撮像装置をコンピュー
タシステム１０１に接続しても動作しない。このため、
コンピュータシステム１０１から出力されるシリアル信
号からクロックを抽出し、このクロックに同期した撮像
装置を駆動するための安定したクロックを生成し、伝送
速度に応じて信号処理回路を駆動することである。最終
目的は、この生成されたクロック周波数で撮像装置すべ
てが同期して動作するものである。

【００４４】本発明の撮像装置の第４の実施の形態は図
７に示すように構成するものであり、撮像素子１、前処
理手段２、ＡＤＣ３、信号処理手段４、駆動回路５につ
いては第１の実施の形態と同じであるため詳細な説明は
省略する。送受信手段１２は撮像装置からの映像データ
を出力し、外部に接続されるコンピュータシステム１０
１からの制御データを入力する送受信手段である。コン
ピュータシステム１０１との伝送路は１対のペア線で送
信受信の双方向通信をしてもよいが、説明を簡単にする
ためペア線２対、つまり、１対のペア線で送信、１対の
ペア線で受信を行う双方向通信を行うことで説明を行っ
ていく。

【００４５】送信回路１２ａは信号処理手段４から出力
される映像データをパラレルデータからシリアルデータ
に変換して、送信フォーマットに準じて同期信号などの
付加情報と多重して映像データをシリアル信号として送
受信回路１２ｃに出力する。送受信回路１２ｃは入出力
バッファ回路であり、送受信回路１２ｃからの出力信号
をコンピュータシステム１０１に出力する。

【００４６】また、コンピュータシステム１０１からの
シリアル信号を制御回路１２ｂに出力するものである。
この回路はアナログ的な入出力バッファで構成されてい
る。制御回路１２ｂは送受信回路１２ｃから入力される
信号から制御情報を抽出して送信回路１２ａを制御する
ものである。

【００４７】システムタイミング発生手段１３は位相比
較器１３ｆ、チャージポンプ１３ｅ、ＶＣＯ（Ｖｏ１ｔ
ａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏ
ｒ）１３ｄから構成された外部信号に同期して発振する
クロック信号をもとに撮像装置駆動のためのタイミング
信号を発生する。位相比較器１３ｆは送受信回路１２ｃ
から出力されるクロック成分を含んだシリアル信号（デ
ータにクロックを多重した信号がコンピュータシステム
からおくられることとする）とＶＣＯ１３ｄからのクロ
ック信号を位相比較して誤差信号をパルス信号として出
力する。チャージポンプ１３ｅは位相比較器１３ｆから
のパルス信号をローパスフィルターしてパルス量に応じ
た直流電圧を生成する。

【００４８】つぎに、ＶＣＯ１３ｄはチャージポンプ１
３ｅから出力された直流電圧値に応じた周波数で発振
し、外部から入力した信号と同期したクロックを位相比
較器１３ｆ、駆動タイミング発生部１３ａ、信号処理タ
イミング発生部１３ｂ、送受信回路タイミング発生部１
３ｃに出力する。このとき、ＶＣＯ１３ｄのクロックは
位相比較器１３ｆに入力されており、ループを構成し、
外部からの信号に同期したクロックを生成する。これは
ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）と言い
常に安定したクロックを生成する回路である。

【００４９】駆動回路タイミング発生部１３ａはＶＣＯ
１３ｄから出力されるクロック信号を基準にして駆動回
路５を駆動するタイミング信号を生成する。信号処理手
段タイミング発生部１３ｂはＶＣＯ１３ｄから出力され
るクロック信号を基準にして前処理手段２、ＡＤＣ３、
信号処理手段４を駆動するタイミング信号を生成する。
送受信回路タイミング発生部１３ｃはＶＣＯ１３ｄから
出力されるクロック信号を基準にして送受信手段１２を
駆動するタイミング信号を生成する。

【００５０】クロック安定判定手段１４は電圧比較回路
１４ａ、パルスカウント回路１４ｂから構成されてい
る。電圧比較回路１４ａはチャージポンプ１３ｅから出
力される直流電圧と比較電圧Ｖｒｅｆと比較し、一定電
圧値内に入っていれば“Ｌｏｗ”を出力し、はずれてい
れば“Ｈｉｇｈ”を出力する。パルスカウント回路１４
ｂは電圧比較回路１４ａから出力されるパルス信号をカ
ウントし、制御回路１２ｂに出力する信号に窓（マスキ
ング）をかけるものである。

【００５１】つまり、比較する周波数が変動することに
より、電圧比較回路１４ａの比較出力も変動してパルス
を出力する可能性があるため、ある程度のパルスが出力
されてもロック状態であるようにするためである。これ
は、少しぐらいのクロックの変動を許容するようにした
ものである。図８にこの状態をタイミング図として示
す。このパルスカウント回路１４ｂの出力を制御回路１
２ｂに入力することにより、送信回路１２ａを送信状態
にするか否かを決定するものである。パルスカウント回
路１４ｂからの出力で“Ｌｏｗ”であれば安定状態を示
し、“Ｈｉｇｈ”であれば不安定状態であることを示
す。

【００５２】つまり、この第４の実施の形態は外部に接
続されるコンピュータシステム１０１とのシリアルイン
タフェースの伝送速度は色々な種類の伝送速度がある。
このため、伝送速度が合わないと撮像装置をコンピュー
タシステム１０１に接続しても動作しない。このため、
コンピュータシステム１０１から出力されるシリアル信
号からＰＬＬを使用してクロックに同期した撮像装置を
駆動するための安定したクロックを生成し、伝送速度に
応じて信号処理回路を駆動することである。最終目的
は、この生成されたクロック周波数で撮像装置のすべて
が同期して動作するものである。また、ＰＬＬの動作が
安定するまで送信動作を禁止するものである。

【００５３】なお、この図７において、ｘは送受信回路
１２ｃの出力点、ｙはＶＣＯ１３ｄの出力点、ｚは位相
比較器１３ｆの出力点、ｗはチャージポンプ１３ｅの出
力点、ｕは電圧比較回路１４ａの出力点、ｖはパルスカ
ウント回路１４ｂの出力点を示す。

【００５４】本発明の撮像装置の第５の実施の形態は図
９に示すように構成するものであり、撮像素子１、前処
理手段２、ＡＤＣ３、信号処理手段４、駆動回路５につ
いては第１の実施の形態と同じであるため詳細な説明は
省略する。送受信手段１５は撮像装置からの映像データ
を出力し、外部に接続されるコンピュータシステムから
の制御データを入力する送受信手段である。コンピュー
タシステムとの伝送路は１対のペア線で送信受信の双方
向通信をしてもよいが、説明を簡単にするためペア線２
対、つまり、１対のペア線で送信、１対のペア線で受信
を行う双方向通信を行うことで説明を行っていく。

【００５５】送信回路１５ａは信号処理手段４から出力
される映像データをパラレルデータからシリアルデータ
に変換して、送信フォーマットに準じて同期信号などの
付加情報と多重して映像データをシリアル信号として送
受信回路１５ｃに出力する。送受信回路１５ｃは入出力
バッファ回路であり、送受信回路１５ｃからの出力信号
をコンピュータシステムに出力する。

【００５６】また、コンピュータシステムからのシリア
ル信号を制御回路１５ｂに出力するものである。この回
路はアナログ的な入出力バッファで構成されている。制
御回路１５ｂは送受信回路１５ｃから入力される信号か
ら制御情報を抽出して送信回路１５ａを制御するもので
ある。

【００５７】システムタイミング発生手段１６は位相比
較器１６ｆ、チャージポンプ１６ｅ、ＶＣＯ（Ｖｏｌｔ
ａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏ
ｒ）１６ｄから構成された外部信号に同期して発振する
クロック信号をもとに撮像装置駆動のためのタイミング
信号を発生する。位相比較器１６ｆは送受信回路１５ｃ
から出力されるクロック成分を含んだシリアル信号（デ
ータにクロックを多重した信号がコンピュータシステム
からおくられることとする）とＶＣＯ１６ｄからのクロ
ック信号を位相比較して誤差信号をパルス信号として出
力する。チャージポンプ１６ｅは位相比較器１６ｆから
のパルス信号をローパスフィルターしてパルス量に応じ
た直流電圧を生成する。

【００５８】つぎに、ＶＣＯ１６ｄはチャージポンプ１
６ｅから出力された直流電圧値に応じた周波数で発振
し、外部から入力した信号と同期したクロックを位相比
較器１６ｆ、駆動回路タイミング発生部１６ａ、信号処
理手段タイミング発生部１６ｂ、送受信回路タイミング
発生部１６ｃに出力する。このとき、ＶＣＯ１６ｄのク
ロックは位相比較器１６ｆに入力されており、ループを
構成し、外部からの信号に同期したクロックを生成す
る。これはＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏ
ｐ）と言い常に安定したクロックを生成する回路であ
る。

【００５９】駆動回路タイミング発生部１６ａはＶＣＯ
１６ｄから出力されるクロック信号を基準にして駆動回
路５を駆動するタイミング信号を生成する。信号処理手
段タイミング発生部１６ｂはＶＣＯ１６ｄから出力され
るクロック信号を基準にして前処理手段２、ＡＤＣ３、
信号処理手段４を駆動するタイミング信号を生成する。
送受信回路タイミング発生部１６ｃはＶＣＯ１６ｄから
出力されるクロック信号を基準にして送受信手段１５を
駆動するタイミング信号を生成する。

【００６０】クロック安定判定手段１７は電圧比較回路
１７ａ、パルスカウント回路１７ｂから構成されてい
る。電圧比較回路１７ａはチャージポンプ１６ｅから出
力される直流電圧と比較電圧Ｖｒｅｆと比較し、一定電
圧値内に入っていれば“Ｌｏｗ”を出力し、はずれてい
れば“Ｈｉｇｈ”を出力する。パルスカウント回路１７
ｂは電圧比較回路１７ａから出力されるパルス信号をカ
ウントし、制御回路１５ｂに出力する信号に窓（マスキ
ング）をかけるものである。

【００６１】つまり、比較する周波数が変動することに
より、電圧比較回路１７ａの比較出力も変動してパルス
を出力することにより、可能性があるため、ある程度の
パルスが出力されてもロック状態であるようにするため
である。これは、少しぐらいのクロックの変動を許容す
るようにしたものである。図８にこの状態をタイミング
図として示す。このパルスカウント回路１７ｂの出力を
時間遅延回路１８に入力する。この時間遅延回路１８に
パルスカウント回路１７ｂから出力されるパルスの立ち
下がりよりＴ秒間遅らせた信号が出力される回路であ
る。つまり、Ｔ秒間の遅延回路である。この出力は制御
回路１５ｂに出力される。これにより第４の実施の形態
のように送信の状態を管理するものである。

【００６２】つまり、この第５の実施の形態は外部に接
続されるコンピュータシステム１０１とのシリアルイン
タフェースの伝送速度は色々な種類の伝送速度がある。
このため、伝送速度が合わないと撮像装置をコンピュー
タシステム１０１に接続しても動作しない。このため、
コンピュータシステム１０１から出力されるシリアル信
号からＰＬＬを使用してクロックに同期した撮像装置を
駆動するための安定したクロックを生成し、伝送速度に
応じて信号処理手段（回路）４を駆動することである。

【００６３】最終目的は、この生成されたクロック周波
数で撮像装置すべてが同期して動作するものである。ま
た、ＰＬＬの動作が安定するまで送信動作を禁止するも
のである。このとき、ＰＬＬがロックしてもすぐに送信
回路１５ａを送信状態にすることはまだ安定していない
危険性があり、確実な伝送が開始できるとは限らない、
このため第５の実施の形態ではＰＬＬがロックしてＴ秒
間送信状態になることを禁止することにより確実に送信
を可能とするものである。

【００６４】なお、この図９において、ｘは送受信回路
１５ｃの出力点、ｙはＶＣＯ１６ｄの出力点、ｚは位相
比較器１６ｆの出力点、ｗはチャージポンプ１６ｅの出
力点、ｕは電圧比較回路１７ａの出力点、ｖはパルスカ
ウント回路１７ｂの出力点を示す。

【００６５】本発明の撮像装置の第６の実施の形態は図
１０に示すように構成するものであり、撮像素子１、前
処理手段２、ＡＤＣ３、信号処理手段４、駆動回路５に
ついては第１の実施の形態と同じであるため詳細な説明
は省略する。送受信手段１９は撮像装置からの映像デー
タを出力し、外部に接続されるコンピュータシステム１
０１からの制御データを入力する送受信手段である。コ
ンピュータシステム１０１との伝送路は１対のペア線で
送信受信の双方向通信をしてもよいが、説明を簡単にす
るためペア線２対、つまり、１対のペア線で送信、１対
のペア線で受信を行う双方向通信を行うことで説明を行
っていく。

【００６６】送信回路１９ａは信号処理手段４から出力
される映像データをパラレルデータからシリアルデータ
に変換して、送信フォーマットに準じて同期信号などの
付加情報と多重して映像データをシリアル信号として送
受信回路１９ｄに出力する。送受信回路１９ｄは入出力
バッファ回路であり、送受信回路１９ｄからの出力信号
をコンピュータシステム１０１に出力する。

【００６７】また、コンピュータシステム１０１からの
シリアル信号を制御回路１９ｂに出力するものである。
この回路はアナログ的な入出力をバッファで構成されて
いる。制御回路１９ｂは送受信回路１９ｄから入力され
る信号を元にして送信回路１９ａ、受信回路１９ｃを制
御するものである。

【００６８】受信回路１９ｃは同期信号、付加信号、制
御信号などをシリアルデータ信号より、データを抽出す
る回路である。データデコーダ１９ｅは受信回路１９ｄ
からのデータをもとにしてコンピュータシステム１０１
からの制御データをデコードするデコーダである。この
デコードされたデータはあらかじめ決められた分周比デ
ータであり、システムタイミング発生手段２０の分周器
２０ｄに出力される。システムタイミング発生手段２０はクロック発振器２０
ｅ、分周器２０ｄ、駆動回路タイミング発生部２０ａ、
信号処理手段タイミング発生部２０ｄ、送受信回路タイ
ミング発生部２０ｃから構成され、撮像装置を制御する
ためのタイミング信号を発生する手段である。

【００６９】クロック発振器２０ｅはシステムの基準発
振器であり、１個の発振器で撮像素子１を動作させるも
のである。駆動回路タイミング発生部２０ａはクロック
発振器２０ｅのクロック信号をもとに駆動回路５のタイ
ミングを生成する。信号処理手段タイミング発生部２０
ｂはクロック発振器２０ｅのクロック信号をもとに前処
理手段２とＡＤＣ３と信号処理手段４を駆動するための
タイミングを発生する。送受信回路タイミング発生部２
０ｃはクロック発振器２０ｅのクロック信号をもとに送
受信手段１９を駆動するためのタイミングを発生する。

【００７０】分周器２０ｄはデータデコーダ１９ｅから
出力されるコンピュータシステム１０１から伝送された
分周データにより設定された分周比で、クロック発振器
２０ｅから出力されたクロックを分周する分周器であ
り、駆動回路タイミング発生部２０ａ、信号処理手段タ
イミング発生部２０ｂに分周したシステムクロックを出
力する。つまり、第１の実施の形態では１種類のクロッ
クで撮像素子１の信号処理と送受信処理を実現してきた
ため撮像素子１の信号処理と送受信処理の伝送レートが
同一であったが、第６の実施の形態では１つのシステム
クロックで撮像素子１信号処理と送受信処理の伝送レー
トを変えられるようにしたものである。

【００７１】送受信手段１９はクロック発振器２０ｅの
クロックで処理を行い、信号処理はクロック発振器２０
ｅを分周した低速のクロックで動作するようにしたもの
である。これにより、送受信手段１９の伝送速度とは分
離して信号処理の処理速度を外部より設定できるように
なる。この場合、基本とするクロックは同期している。
このことにより、外部のコンピュータシステム１０１か
ら制御される非常に低速の画像をも伝送できるものであ
る。このときの、送受信手段１９のデータ伝送速度は高
速である。

【００７２】

【発明の効果】本発明の撮像装置は、上記のような構成
であるから、撮像信号処理と送受信処理を行うのに２種
類の基本クロックが不要となり、外部から送受信処理の
ビットレートとともに撮像信号処理の処理レートを可変
にすることができ、不要輻射やコストの面で有利にな
る。かつ、伝送レートの変換のためにＦＩＦＯメモリが
不必要となり、システムが単純になり、コストダウンが
実現可能となる。また、伝送レートも任意に可変できる
接続されるコンピュータに対して柔軟に対応することが
可能となる。

【図面の簡単な説明】

【図１】本発明の撮像装置の第１の実施の形態を示す概
略ブロック図である。

【図２】本発明の撮像装置の第１の実施の形態の送信し
ている送受信手段からの画像データ群の出力形式の説明
図である。

【図３】本発明の撮像装置の第１の実施の形態の画像デ
ータの流れを示す説明図である。

【図４】本発明の撮像装置の第１の実施の形態の画像デ
ータの流れを示すタイミング図である。

【図５】本発明の撮像装置の第２の実施の形態を示す概
略ブロック図である。

【図６】本発明の撮像装置の第３の実施の形態を示す概
略ブロック図である。

【図７】本発明の撮像装置の第４の実施の形態を示す概
略ブロック図である。

【図８】本発明の撮像装置の第４の実施の形態の各出力
のタイミング図である。

【図９】本発明の撮像装置の第５の実施の形態を示す概
略ブロック図である。

【図１０】本発明の撮像装置の第６の実施の形態を示す
概略ブロック図である。

【図１１】従来の撮像装置の実施の形態を示す概略ブロ
ック図である。

【符号の説明】

１撮像素子３ＡＤコンバータ４信号処理手段６送受信手段

Claims

【特許請求の範囲】

【請求項１】撮像した画像をアナログ信号に変換する
画素を備える撮像素子と、該アナログ信号をデジタル信
号に変換するＡＤコンバータと、該デジタル信号を信号
処理して映像信号に変換する信号処理手段と、信号処理
手段からのデジタル信号を外部の信号処理装置に送信す
る送受信手段からなる撮像装置において、上記送受信手
段の出力クロックに同期して撮像素子を動作させる手段
を備えてなることを特徴とする撮像装置。
【請求項２】請求項１記載の撮像装置において、外部
装置から送受信手段を通してクロック速度を設定し、撮
像素子と送受信手段を外部より設定されたクロックに同
期して動作させることを特徴とする撮像装置。
【請求項３】請求項１記載の撮像装置において、外部
装置から送受信手段に入力されるデータ列に同期したク
ロックを発生し、その発生したクロックに同期して撮像
素子を動作させることを特徴とする撮像装置。
【請求項４】請求項３記載の撮像装置において、クロ
ック発生回路の安定状態を判断するクロック安定判断手
段を備えてなることを特徴とする撮像装置。
【請求項５】請求項４記載の撮像装置において、クロ
ック発生回路が安定するまで受信モードを保持し、安定
したあと時間を置いて送信モードにすることを特徴とす
る撮像装置。
【請求項６】請求項１記載の撮像装置において、一種
類のクロックに同期したプログラマブル分周器を備え、
送受信手段の動作クロックと同期したクロック周波数で
動作する撮像素子信号処理手段で、撮像処理手段を外部
データにより設定された低速のクロックで動作させるこ
とを特徴とする撮像装置。