JPH09129121A - Electron emitting element and manufacture thereof - Google Patents

Electron emitting element and manufacture thereof

Info

Publication number
JPH09129121A
JPH09129121A JP30650295A JP30650295A JPH09129121A JP H09129121 A JPH09129121 A JP H09129121A JP 30650295 A JP30650295 A JP 30650295A JP 30650295 A JP30650295 A JP 30650295A JP H09129121 A JPH09129121 A JP H09129121A
Authority
JP
Japan
Prior art keywords
electron
layer
electrode layer
emitting device
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30650295A
Other languages
Japanese (ja)
Inventor
Morio Hosoya
守男 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP30650295A priority Critical patent/JPH09129121A/en
Publication of JPH09129121A publication Critical patent/JPH09129121A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To simplify a structure and simplify the manufacturing process for application to a flat panel display. SOLUTION: A three-layer structural body pinched with an insulating layer 53 between a lower electrode layer 52 and an upper electrode layer 54 is arranged on a glass substrate 51, and an electron emitting film 55 having an electron emitting function via excitation is formed on the side face section of the three-layer structural body. When the electric field is applied between the electrodes 52, 54, surface conduction type electron emission occurs from the surface of the electron emitting film 55, and electrons fly to an opposite substrate 20. If the thickness of the insulating layer 53 is accurately controlled at the time of manufacture, the thickness of the insulating layer 53 can be unified for each element, and the field intensity applied to the electron emitting film 55 can be unified. When this element is arranged in the matrix state on the glass substrate 51, the lower electrode layer 52 and the upper electrode layer 54 can be utilized as driving wiring layers as they are.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子に関
し、特に、表面伝導型の電子放出素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, and more particularly, to a surface conduction electron-emitting device.

【0002】[0002]

【従来の技術】フラットパネルディスプレイの一種とし
て、FED(Field Emission Display)が精力的に研究
されている。このFEDは、カソード基板とアノード基
板とを対向させ、カソード基板上に多数の電子放出素子
を配置し、この電子放出素子からアノード基板に向けて
電子を放出させ、アノード基板上の蛍光体層を発光させ
るものである。カソード基板上に形成される電子放出素
子は、個々の画素に対応することになる。これまで利用
されている電子放出素子は、電子放出に適した尖鋭な突
起構造を有するものが一般的であり、たとえば、先端部
が尖った円錐状の金属からなる電子放出素子が広く利用
されている。
2. Description of the Related Art As a kind of flat panel display, FED (Field Emission Display) has been energetically studied. In this FED, a cathode substrate and an anode substrate are opposed to each other, a number of electron-emitting devices are arranged on the cathode substrate, electrons are emitted from the electron-emitting devices toward the anode substrate, and a phosphor layer on the anode substrate is formed. It emits light. The electron-emitting devices formed on the cathode substrate correspond to individual pixels. The electron-emitting devices used so far generally have a sharp projection structure suitable for electron emission. For example, an electron-emitting device made of a conical metal with a sharp tip is widely used. I have.

【0003】これに対して、近年、表面伝導型の電子放
出素子が注目を浴びている。これは、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生じる現象を利用した電子放出素子である。
このような電子放出現象は、1965年に「ラジオエン
ジニアリング エレクトロ フィジックス(Radio Eng.
Electron. Phys.)第10巻、1290〜1296頁」
に、エム・アイ・エリンソン(M.I.Elinson )らによっ
て報告されて以来、今日に至るまで種々の報告がなされ
ている。具体的には、エリンソンらによって開発された
SnO(Sb)薄膜をはじめ、Au薄膜、ITO薄
膜、カーボン薄膜などで、この表面伝導型の電子放出現
象が報告されている。
On the other hand, in recent years, surface conduction electron-emitting devices have been receiving attention. This is an electron-emitting device utilizing a phenomenon in which an electron is emitted when a current flows through a thin film having a small area formed on a substrate in parallel with the film surface.
Such an electron emission phenomenon was described in 1965 in “Radio Engineering Electrophysics (Radio Eng.
Electron. Phys.) Volume 10, 1290-1296 "
Since then, by MI Elinson et al., Various reports have been made to date. Specifically, this surface conduction type electron emission phenomenon has been reported for SnO 2 (Sb) thin film developed by Erinson et al., Au thin film, ITO thin film, carbon thin film and the like.

【0004】また、最近では、特公平6−101297
号公報に、微粒子を分散した面を挟持した絶縁層を用い
て、この表面伝導型の電子放出素子を構成する技術が開
示されており、特公平6−87392号公報には、微粒
子を含む薄膜導電体膜に通電加熱を施すことにより、表
面伝導型の電子放出機能をもった電子放出素子を製造す
る方法が開示されている。
Further, recently, Japanese Patent Publication No. 6-101297
Japanese Patent Application Laid-Open No. 6-87392 discloses a technology for forming this surface conduction type electron-emitting device using an insulating layer sandwiching a surface in which fine particles are dispersed. There is disclosed a method of manufacturing an electron-emitting device having a surface conduction electron-emitting function by applying electric heating to a conductor film.

【0005】[0005]

【発明が解決しようとする課題】上述したように、表面
伝導型の電子放出素子は、FEDなどのフラットパネル
ディスプレイへの利用が期待されている素子であり、こ
のようなディスプレイへ応用する場合、基板上に多数の
素子を行列状に配置し、各素子からの電子放出をそれぞ
れ独立して制御できるようにする必要がある。このよう
に多数の電子放出素子を行列状に配置して駆動する場合
に解決しなければならない第1の課題は、個々の素子の
特性を均一化するということである。すなわち、従来の
表面伝導型の電子放出素子では、基板上に小面積の電子
放出膜が形成され、この電子放出膜の両側に電流供給用
の電極が形成される。そして、この一対の電極間に存在
する電子放出膜の膜面に電流が流れ、電子放出が起こる
ことになる。したがって、両電極間の距離が各素子ごと
にばらついていると、個々の素子ごとの特性が不均一に
なる。別言すれば、同じ電圧を印加しても、放出される
電子の量が個々の素子ごとに異なることになる。このよ
うに、1枚のフラットパネルディスプレイを構成する電
子放出素子の特性が不均一であると、画面の表示状態に
ムラが生じ、もはや高品位のディスプレイは実現できな
くなる。このため、個々の電子放出素子を構成する電極
間隔には高い精度が要求される。しかしながら、このよ
うな高い位置精度を確保するためには、高度な位置合わ
せ技術が要求され、製造コストも高騰せざるを得ない。
As described above, a surface conduction electron-emitting device is expected to be used for a flat panel display such as an FED, and when applied to such a display, It is necessary to arrange a large number of devices in a matrix on a substrate so that electron emission from each device can be controlled independently. The first problem to be solved when driving a large number of electron-emitting devices arranged in a matrix in this way is to make the characteristics of the individual devices uniform. That is, in the conventional surface conduction electron-emitting device, an electron-emitting film having a small area is formed on the substrate, and electrodes for supplying current are formed on both sides of this electron-emitting film. Then, an electric current flows through the film surface of the electron emission film existing between the pair of electrodes to cause electron emission. Therefore, if the distance between both electrodes varies from element to element, the characteristics of each element become non-uniform. In other words, even if the same voltage is applied, the amount of emitted electrons differs for each element. In this way, if the characteristics of the electron-emitting devices that make up one flat panel display are non-uniform, the display state of the screen becomes uneven, and a high-quality display can no longer be realized. For this reason, high accuracy is required for the interval between the electrodes forming each electron-emitting device. However, in order to secure such high position accuracy, a high level alignment technique is required, and the manufacturing cost cannot help rising.

【0006】ディスプレイへ応用するための第2の課題
は、駆動に必要な配線をできるだけ単純化するというこ
とである。上述のように、行列状に配置された多数の電
子放出素子をそれぞれ独立して制御するためには、基板
上に縦横に巡った配線を施し、これら配線に対する電圧
を制御することにより、個々の素子からの電子放出を制
御できるようにしなければならない。ところが、従来の
電子放出素子に対してこのような配線を施すためには、
基板上にかなり複雑な立体配線層を形成する必要があ
り、製造プロセスはかなり複雑にならざるを得ない。こ
のため、やはり製造コストの高騰を招くことになる。
The second problem for application to a display is to simplify the wiring required for driving as much as possible. As described above, in order to independently control a large number of electron-emitting devices arranged in rows and columns, wiring is provided on the substrate in a vertical and horizontal direction, and by controlling voltages to these wirings, individual It must be possible to control the electron emission from the device. However, in order to provide such wiring to the conventional electron-emitting device,
It is necessary to form a considerably complicated three-dimensional wiring layer on the substrate, and the manufacturing process is inevitably complicated. For this reason, the production cost also rises.

【0007】そこで本発明は、同一基板上に多数を配列
して用いるような場合にも、できるだけ全体構造を単純
化し、製造プロセスを簡単にすることができる電子放出
素子を提供することを目的とする。
Therefore, an object of the present invention is to provide an electron-emitting device capable of simplifying the manufacturing process by simplifying the entire structure as much as possible even when a large number of devices are arranged and used on the same substrate. To do.

【0008】[0008]

【課題を解決するための手段】[Means for Solving the Problems]

(1) 本発明の第1の態様は、電子放出素子において、
下部電極層と上部電極層との間に絶縁層を挟んでなる三
層構造体を基板上に配置し、この三層構造体の側面部
に、通電により電子放出を行う機能をもった電子放出膜
を形成するようにしたものである。
(1) A first aspect of the present invention is an electron-emitting device,
An electron-emitting device having a function of arranging a three-layer structure in which an insulating layer is sandwiched between a lower electrode layer and an upper electrode layer on a substrate, and emitting electrons by energizing the side surfaces of the three-layer structure. A film is formed.

【0009】(2) 本発明の第2の態様は、上述の第1
の態様に係る電子放出素子において、下部電極層の端
面、絶縁層の端面、上部電極層の端面がそれぞれ揃うよ
うに、三層構造体の側面部が基板に対して所定角をなす
平坦面を形成するようにしたものである。
(2) The second aspect of the present invention is the above-mentioned first aspect.
In the electron-emitting device according to the aspect, the side surface of the three-layer structure has a flat surface that forms a predetermined angle with the substrate so that the end surface of the lower electrode layer, the end surface of the insulating layer, and the end surface of the upper electrode layer are aligned. It is designed to be formed.

【0010】(3) 本発明の第3の態様は、上述の第1
の態様に係る電子放出素子において、下部電極層の端部
上面が露出し、かつ、絶縁層の端部上面が露出するよう
に、三層構造体の側面部が三段階の階段状をなすように
したものである。
(3) A third aspect of the present invention is the above-mentioned first aspect.
In the electron-emitting device according to the aspect (1), the side surface of the three-layer structure has three steps so that the upper end surface of the lower electrode layer is exposed and the upper end surface of the insulating layer is exposed. It is the one.

【0011】(4) 本発明の第4の態様は、上述の第1
の態様に係る電子放出素子において、下部電極層の端部
上面が露出し、かつ、絶縁層の端面と上部電極層の端面
とが揃うように、三層構造体の側面部が二段階の階段状
をなすようにしたものである。
(4) The fourth aspect of the present invention is the above-mentioned first aspect.
In the electron-emitting device according to the aspect of 1, the side surface portion of the three-layer structure has a two-step staircase so that the upper end surface of the lower electrode layer is exposed and the end surface of the insulating layer and the end surface of the upper electrode layer are aligned. It is a shape.

【0012】(5) 本発明の第5の態様は、上述の第1
の態様に係る電子放出素子において、下部電極層の端面
と絶縁層の端面とが揃い、かつ、絶縁層の端部上面が露
出するように、三層構造体の側面部が二段階の階段状を
なすようにしたものである。
(5) A fifth aspect of the present invention relates to the above-mentioned first aspect.
In the electron-emitting device according to the aspect, the side surface portion of the three-layer structure has a two-stepped shape so that the end surface of the lower electrode layer and the end surface of the insulating layer are aligned and the end surface of the insulating layer is exposed. It is designed to

【0013】(6) 本発明の第6の態様は、上述の第1
〜第5の態様に係る電子放出素子において、三層構造体
の一部もしくは全部の層の電子放出膜を形成する端面
が、基板に対して傾斜面をなすようにしたものである。
(6) The sixth aspect of the present invention is the above-mentioned first aspect.
In the electron-emitting device according to the fifth aspect, the end face forming the electron-emitting film of a part or the whole layer of the three-layer structure is inclined with respect to the substrate.

【0014】(7) 本発明の第7の態様は、上述の第1
〜第6の態様に係る電子放出素子において、列方向に伸
びた下部電極層を行方向に複数配置するとともに、行方
向に伸びた上部電極層を列方向に複数配置することによ
り、基板上に行列状に配置された複数の区画を形成し、
下部電極層と上部電極層との交差部分において両電極層
間に絶縁層を挟んで三層構造体を構成し、各三層構造体
の側面部に電子放出膜を形成し、各区画ごとに独立した
電子放出膜を形成するようにしたものである。
(7) A seventh aspect of the present invention is the above-mentioned first aspect.
~ In the electron-emitting device according to the sixth aspect, by arranging a plurality of lower electrode layers extending in the column direction in the row direction and arranging a plurality of upper electrode layers extending in the row direction in the column direction, Form multiple partitions arranged in a matrix,
At the intersection of the lower electrode layer and the upper electrode layer, an insulating layer is sandwiched between both electrode layers to form a three-layer structure, an electron emission film is formed on the side surface of each three-layer structure, and each section is independent. The electron emission film is formed.

【0015】(8) 本発明の第8の態様は、上述の第1
〜第7の態様に係る電子放出素子を製造する方法におい
て、絶縁性の基板上に第1の準備層を形成し、この第1
の準備層をパターニングして下部電極層を形成する段階
と、基板および下部電極層上に絶縁性の中間層を形成
し、この中間層の上に第2の準備層を形成する段階と、
第2の準備層をパターニングして上部電極層を形成する
段階と、中間層をパターニングして絶縁層を形成する段
階と、下部電極層、絶縁層、上部電極層からなる三層構
造体の側面部に電子放出膜を形成する段階と、を行うよ
うにしたものである。
(8) An eighth aspect of the present invention relates to the above-mentioned first aspect.
~ In the method of manufacturing an electron-emitting device according to the seventh aspect, the first preparation layer is formed on the insulating substrate, and the first preparation layer is formed.
Forming a lower electrode layer by patterning the preparation layer of, forming an insulating intermediate layer on the substrate and the lower electrode layer, and forming a second preparation layer on the intermediate layer;
Patterning the second preparation layer to form an upper electrode layer; patterning an intermediate layer to form an insulating layer; and a side surface of a three-layer structure including a lower electrode layer, an insulating layer, and an upper electrode layer. And a step of forming an electron emission film on the portion.

【0016】[0016]

【発明の実施の形態】以下、本発明を図示する実施形態
に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on an embodiment shown in the drawings.

【0017】§1. 従来の電子放出素子の構造および
動作原理 はじめに、従来の一般的な表面伝導型の電子放出素子の
構造および動作原理を説明しておく。図1は、従来の表
面伝導型の電子放出素子10および対向基板20の構造
を示す断面図である。この例では、電子放出素子10
は、ガラス基板11上に電極12,13を形成し、更に
その上に電子放出膜14を形成することにより構成され
ている。電子放出膜14は、カソード電極として機能す
ることになり、たとえば、SnO,In,Pb
Oなどの金属酸化物、Au,Agなどの金属、カーボン
その他各種半導体など、表面伝導型の電子放出現象が知
られている材料であればどのような材料で構成してもか
まわない。一方、対向基板20は、ガラス基板21上に
透明電極22および蛍光体層23を形成したものであ
る。透明電極22は、たとえばITOなどの材料で構成
され、アノード電極として機能することになる。
§1. The structure of the conventional electron-emitting device and
Operating Principle First, the structure and operating principle of a conventional general surface conduction electron-emitting device will be described. FIG. 1 is a cross-sectional view showing the structure of a conventional surface conduction electron-emitting device 10 and a counter substrate 20. In this example, the electron-emitting device 10
Is formed by forming electrodes 12 and 13 on a glass substrate 11 and further forming an electron emission film 14 thereon. The electron emission film 14 functions as a cathode electrode, and for example, SnO 2 , In 2 O 3 , Pb is used.
Any material, such as a metal oxide such as O, a metal such as Au and Ag, carbon, and various semiconductors, may be used as long as the material has a known surface conduction electron emission phenomenon. On the other hand, the counter substrate 20 is formed by forming a transparent electrode 22 and a phosphor layer 23 on a glass substrate 21. The transparent electrode 22 is made of, for example, a material such as ITO and functions as an anode electrode.

【0018】図2は、図1に示す電子放出素子10にお
けるガラス基板11上に形成された構成要素の上面図で
あり、この図における切断線1−1による断面が図1に
示されていることになる。電極12および13が所定間
隔をおいて向き合っており、その間に電子放出膜14が
形成されている状態が明瞭に示されている。
FIG. 2 is a top view of the components formed on the glass substrate 11 in the electron-emitting device 10 shown in FIG. 1, and the cross section taken along the section line 1-1 in this figure is shown in FIG. It will be. The state in which the electrodes 12 and 13 face each other at a predetermined interval and the electron emission film 14 is formed therebetween is clearly shown.

【0019】いま、図1に示すように、各部に配線を施
した場合に生じる現象について考えてみる。この配線に
よれば、電極13は接地され、電極12には電源31か
ら負の電圧が印加される。また、電子放出素子10と対
向基板20との間にも、電源32によってカソード/ア
ノード間電圧が印加されるが、この図1に示す状態で
は、スイッチ33が開いているため、電圧印加は行われ
ていない。さて、電極12,13によって、電子放出膜
14の両側に電圧が印加されると、電子放出膜14の膜
表面部分に、図に矢印で示したような電子放出が起こ
る。これが、表面伝導型の電子放出として知られている
現象である。
Now, let us consider the phenomenon that occurs when wiring is provided to each part as shown in FIG. According to this wiring, the electrode 13 is grounded, and a negative voltage is applied to the electrode 12 from the power supply 31. The cathode / anode voltage is also applied between the electron-emitting device 10 and the counter substrate 20 by the power source 32. In the state shown in FIG. 1, however, the switch 33 is open, so that the voltage is not applied. I haven't been. Now, when a voltage is applied to both sides of the electron emission film 14 by the electrodes 12 and 13, electron emission occurs as shown by arrows in the figure on the surface of the electron emission film 14. This is a phenomenon known as surface conduction electron emission.

【0020】ここで、スイッチ33を閉じてカソード/
アノード間電圧を印加すれば、図3に示すように、電子
放出膜14の表面に放出された電子は、アノード側の対
向基板20へと飛翔することになり、このようなカソー
ドからアノードへと向かう電子の衝突により、蛍光体層
23が蛍光を発することになる。ここでは、説明の便宜
上、1画素分の構成要素のみを示したが、このような1
画素分の構成要素を縦横にマトリックス状に配列すれ
ば、画素を二次元平面上に並べたフラットパネルディス
プレイを実現することができる。なお、このようなフラ
ットパネルディスプレイでは、スイッチ33を閉じた状
態のままとし、各画素ごとに電源31からの印加電圧を
調節して、画素ごとの発光状態を制御するのが一般的で
ある。より具体的には、電子放出膜14に与える印加電
圧の値および印加時間を調節することにより、対向基板
20側への電子の飛翔量を制御することができる。
Here, the switch 33 is closed and the cathode /
When the voltage between the anodes is applied, the electrons emitted to the surface of the electron emission film 14 will fly to the counter substrate 20 on the anode side, as shown in FIG. The collision of electrons toward each other causes the phosphor layer 23 to emit fluorescence. Here, for convenience of explanation, only the components for one pixel are shown.
By arranging components for pixels in a matrix in a matrix, a flat panel display in which pixels are arranged on a two-dimensional plane can be realized. In such a flat panel display, it is general that the switch 33 is kept closed and the voltage applied from the power source 31 is adjusted for each pixel to control the light emitting state of each pixel. More specifically, by adjusting the value of the voltage applied to the electron emission film 14 and the application time, it is possible to control the amount of electrons flying to the counter substrate 20 side.

【0021】さて、このような電子放出素子10を利用
したフラットパネルディスプレイを製作する上での技術
的課題は、既に述べたように、個々の素子の特性均一化
と駆動用配線の単純化とである。素子ごとの特性のばら
つきは、主として寸法精度に依存する。図4は、この電
子放出素子10の主要部分の寸法を示した図である。一
般的なフラットパネルディスプレイの場合、ここに示す
各部の寸法は、たとえば、D1=15μm,D2=80
μm,D3=0.2μm,D4=0.5μmといった程
度の値になる(もちろん、これらの数値は一例として示
したものであり、具体的な数値は個々のディスプレイに
よってそれぞれ異なる)。これらの寸法のうち、特に素
子特性に影響を与える寸法は電極12,13間の間隔D
1である。この間隔D1は、電子放出膜14に加わる電
界強度を支配するものであり、間隔D1が変わると、電
子の放出量も変わってくることになる。そこで、表示特
性が全面にわたって均一なディスプレイを実現するため
には、ガラス基板11上に配列された個々の電子放出素
子についての寸法D1を均一にする必要がある。このた
め、実際の製造プロセスにおいては、たとえば、D1=
15μm±2μmといった所定の寸法精度が要求される
ことになり、高精度なパターニングプロセスが必要にな
る。これは製造コストを高騰させる要因となり、実用化
への大きな障害になる。特に、今後は、低電力駆動型の
ディスプレイの要望が益々高まってゆく傾向にあり、間
隔D1の絶対値は益々小さく設定せざるを得なくなり、
より高い寸法精度が要求されるようになると予想され
る。
As described above, the technical problems in manufacturing a flat panel display using the electron-emitting device 10 are to make the characteristics of individual devices uniform and to simplify the driving wiring. Is. The variation in characteristics of each element mainly depends on the dimensional accuracy. FIG. 4 is a diagram showing the dimensions of the main part of the electron-emitting device 10. In the case of a general flat panel display, the dimensions of each part shown here are, for example, D1 = 15 μm and D2 = 80.
The values are of the order of μm, D3 = 0.2 μm, D4 = 0.5 μm (of course, these numerical values are shown as an example, and specific numerical values differ depending on individual displays). Of these dimensions, the dimension that particularly affects the device characteristics is the distance D between the electrodes 12 and 13.
It is one. The distance D1 governs the electric field strength applied to the electron emission film 14, and if the distance D1 changes, the amount of emitted electrons also changes. Therefore, in order to realize a display having uniform display characteristics over the entire surface, it is necessary to make the dimensions D1 of the individual electron-emitting devices arranged on the glass substrate 11 uniform. Therefore, in the actual manufacturing process, for example, D1 =
A predetermined dimensional accuracy of 15 μm ± 2 μm is required, and a highly accurate patterning process is required. This causes a rise in manufacturing cost, which is a major obstacle to practical use. Particularly, in the future, the demand for low-power drive type displays tends to increase more and more, and the absolute value of the interval D1 has to be set smaller and smaller.
It is expected that higher dimensional accuracy will be required.

【0022】また、駆動用配線の単純化という課題も、
従来構造の電子放出素子では、解決することが困難な課
題である。図1および図3では、1画素分の電子放出素
子についての配線を示したが、ディスプレイに利用する
場合には、ガラス基板11上に縦横に配列された多数の
電子放出素子のそれぞれに対して独立した配線を施し、
各電子放出素子ごとに、電子放出膜14への印加電圧を
独立して制御できるようにしなければならない。ガラス
基板11にこのような配線を施すには、数多くのパター
ニングプロセスが必要となり、製造工程は複雑化せざる
を得ない。これも製造コストを高騰させる要因のひとつ
であり、実用化への障害となる。
Further, the problem of simplifying the drive wiring is
This is a difficult problem to solve in the electron-emitting device having the conventional structure. In FIGS. 1 and 3, the wiring for the electron-emitting device for one pixel is shown. However, when it is used for a display, it is provided for each of a large number of electron-emitting devices arranged vertically and horizontally on the glass substrate 11. Independent wiring is applied,
The voltage applied to the electron emission film 14 must be controlled independently for each electron emission element. In order to provide such wiring on the glass substrate 11, many patterning processes are required, and the manufacturing process must be complicated. This is also one of the factors that increase the manufacturing cost, and is an obstacle to practical use.

【0023】§2. 本発明の電子放出素子の構造およ
び動作原理 従来の構造では、電子放出膜14はガラス基板11に平
行な膜として形成されている。これは「基板上に薄膜を
形成する」という要望に応えるためのごく一般的な方法
である。これに対し、本発明の構造の特徴は、電子放出
膜14をガラス基板11に対して所定角をもって形成す
る(たとえば、垂直に形成する)という点にある。
§2. The structure and structure of the electron-emitting device of the present invention
In accordance with the conventional structure, the electron emission film 14 is formed as a film parallel to the glass substrate 11. This is a very general method to meet the demand of "forming a thin film on a substrate". On the other hand, the structure of the present invention is characterized in that the electron emission film 14 is formed at a predetermined angle with respect to the glass substrate 11 (for example, formed vertically).

【0024】いま、基板(図5では、図示省略)上に、
図5(a) の斜視図に示すような三層構造体を用意する。
この三層構造体は、下部電極層52と上部電極層54と
の間に絶縁層53を挟んでなる構造体であり、いわゆる
「サンドイッチ構造」をしている。このような三層構造
体を用意してから、その側面部に通電により電子放出を
行う機能をもった電子放出膜55を形成すれば、図5
(b) の斜視図に示すような構造が得られる。このような
構造体は、電子放出素子50として機能することにな
る。すなわち、図3に示す従来の電子放出素子10と比
較すれば、下部電極層52が電極13としての機能を果
たし、上部電極層54が電極12としての機能を果た
し、電子放出膜55が電子放出膜14としての機能を果
たすことになる。また、絶縁層53は、電極12と電極
13との間の間隔精度を保つためのスペーサとしての役
割を果たしている。
Now, on the substrate (not shown in FIG. 5),
A three-layer structure as shown in the perspective view of FIG. 5 (a) is prepared.
This three-layer structure is a structure in which an insulating layer 53 is sandwiched between a lower electrode layer 52 and an upper electrode layer 54, and has a so-called "sandwich structure". After preparing such a three-layer structure, an electron emission film 55 having a function of emitting electrons by energization is formed on the side surface of the three-layer structure.
The structure shown in the perspective view of (b) is obtained. Such a structure will function as the electron-emitting device 50. That is, as compared with the conventional electron-emitting device 10 shown in FIG. 3, the lower electrode layer 52 functions as the electrode 13, the upper electrode layer 54 functions as the electrode 12, and the electron-emitting film 55 emits electrons. The function as the film 14 will be fulfilled. Further, the insulating layer 53 plays a role as a spacer for maintaining the accuracy of the distance between the electrode 12 and the electrode 13.

【0025】なお、本願図面では、斜視図においても、
各構成要素に必要に応じてハッチングを施して示すこと
にする。このハッチングは断面を示すためのものではな
く、個々の構成要素を容易に識別できるようにするため
のものである。
In the drawings of the present application, even in the perspective view,
Hatching is given to each component as needed, and it shows. This hatching is not for showing a cross section, but for facilitating identification of individual components.

【0026】いま、このような構造をもった電子放出素
子50について、図6に示すように、各部に配線を施し
た場合に生じる現象について考えてみる。この配線によ
れば、下部電極層52は接地され、上部電極層54には
電源31から負の電圧が印加される。また、電子放出素
子50と対向基板20との間にも、電源32によってカ
ソード/アノード間電圧が印加されるが、この図6に示
す状態では、スイッチ33が開いているため、電圧印加
は行われていない。さて、下部電極層52および上部電
極層54によって、電子放出膜55の両側に電圧が印加
されると、電子放出膜55の膜表面部分に、図に矢印で
示したような電子放出が起こる。すなわち、表面伝導型
の電子放出現象が起こることになる。
Now, with respect to the electron-emitting device 50 having such a structure, let us consider a phenomenon that occurs when wiring is provided in each part as shown in FIG. According to this wiring, the lower electrode layer 52 is grounded, and a negative voltage is applied to the upper electrode layer 54 from the power supply 31. Further, the cathode / anode voltage is also applied between the electron-emitting device 50 and the counter substrate 20 by the power supply 32, but in the state shown in FIG. 6, the switch 33 is open, so that the voltage is not applied. I haven't been. Now, when a voltage is applied to both sides of the electron emission film 55 by the lower electrode layer 52 and the upper electrode layer 54, electron emission as indicated by an arrow in the figure occurs on the film surface portion of the electron emission film 55. That is, a surface conduction electron emission phenomenon occurs.

【0027】ここで、スイッチ33を閉じてカソード/
アノード間電圧を印加すれば、図7に示すように、電子
放出膜55の表面に放出された電子は、アノード側の対
向基板20へと飛翔することになり、このようなカソー
ドからアノードへと向かう電子の衝突により、蛍光体層
23が蛍光を発することになる。ここでも説明の便宜
上、1画素分の構成要素のみを示したが、このような1
画素分の構成要素を縦横にマトリックス状に配列すれ
ば、画素を二次元平面上に並べたフラットパネルディス
プレイを実現することができる。実際には、従来の電子
放出素子を用いたフラットパネルディスプレイと同様
に、スイッチ33を閉じた状態のままで、各画素ごとに
電源31からの印加電圧を調節して、画素ごとの発光状
態を制御することができる。
Here, the switch 33 is closed and the cathode /
When the voltage between the anodes is applied, the electrons emitted to the surface of the electron emission film 55 fly to the counter substrate 20 on the anode side, as shown in FIG. 7, and from such a cathode to the anode. The collision of electrons toward each other causes the phosphor layer 23 to emit fluorescence. Here, for the sake of convenience of description, only one pixel component is shown.
By arranging components for pixels in a matrix in a matrix, a flat panel display in which pixels are arranged on a two-dimensional plane can be realized. In practice, as in the conventional flat panel display using electron-emitting devices, the voltage applied from the power supply 31 is adjusted for each pixel while the switch 33 remains closed to change the light emission state for each pixel. Can be controlled.

【0028】なお、ここに示す例では、図6に示すよう
に、上部電極層54側に負電圧を印加することにより、
電子放出膜55の表面では、上方から下方へ向かう電子
の流れが形成されるようにしているが、逆に、下部電極
層52側に負電圧を印加することにより、電子放出膜5
5の表面において、下方から上方へ向かう電子の流れが
形成されるようにしても、対向基板20側への電子放出
は支障なく行われる。したがって、下部電極層52と上
部電極層54との間の印加電圧の極性はどちらでもかま
わない。
In the example shown here, as shown in FIG. 6, by applying a negative voltage to the upper electrode layer 54 side,
On the surface of the electron emission film 55, a flow of electrons from the upper side to the lower side is formed, but conversely, by applying a negative voltage to the lower electrode layer 52 side, the electron emission film 5 is formed.
Even if a flow of electrons from the lower side to the upper side is formed on the surface of 5, the electron emission to the counter substrate 20 side is performed without any trouble. Therefore, the polarity of the applied voltage between the lower electrode layer 52 and the upper electrode layer 54 does not matter.

【0029】図8は、この電子放出素子50の主要部分
の寸法を示した図である。ここで、絶縁層53の厚みD
1としては、実用上、D1=0.1μm〜1mm程度、
より好ましくは、1μm〜100μm程度に設定するの
がよい。また、下部電極層52および上部電極層54の
厚みD2,D3としては、実用上、D2,D3=0.0
1μm〜1mm程度、より好ましくは、1μm〜30μ
m程度に設定するのがよい。三層構造体の幅D4は、電
子放出の動作を考慮する上では任意でかまわないが、こ
の三層構造体自体は容量素子として作用するので、素子
自体の寄生容量値を低く抑えて応答速度を向上させるた
めにはできるだけ小さくするのが好ましく、実用上は、
D4=10μm〜100μm程度にするのが好ましい。
また、電子放出膜55の厚みD5としては、表面伝導型
の電子放出現象が生じる厚みにする必要があり、効率的
な電子放出を行わせるためには、できるだけ薄い方が望
ましい。実用上は、D5=0.01μm〜1μm程度に
設定するのが好ましい。
FIG. 8 is a diagram showing the dimensions of the main part of the electron-emitting device 50. Here, the thickness D of the insulating layer 53
1 is, practically, D1 = 0.1 μm to 1 mm,
More preferably, it is set to about 1 μm to 100 μm. Further, as the thicknesses D2 and D3 of the lower electrode layer 52 and the upper electrode layer 54, D2 and D3 = 0.0 in practical use.
1 μm to 1 mm, more preferably 1 μm to 30 μ
It is better to set it to about m. The width D4 of the three-layer structure may be arbitrary in consideration of the operation of electron emission, but since the three-layer structure itself acts as a capacitive element, the parasitic capacitance value of the element itself is suppressed to a low value and the response speed is reduced. It is preferable to make it as small as possible in order to improve
It is preferable to set D4 = about 10 μm to 100 μm.
Further, the thickness D5 of the electron emission film 55 needs to be a thickness at which a surface conduction type electron emission phenomenon occurs, and it is desirable that the thickness D5 is as thin as possible for efficient electron emission. Practically, it is preferable to set D5 = about 0.01 μm to 1 μm.

【0030】さて、この図8に示す本発明の構造を、図
4に示す従来の構造と比較すると、従来構造における電
極12,13間の距離である寸法D1は、本発明におけ
る絶縁層53の厚みである寸法D1に対応することがわ
かる。すなわち、いずれの寸法D1も、電子放出膜に電
界を与えるための一対の電極間距離に対応するものであ
り、この寸法D1によって、電子放出膜に与えられる電
界強度が決定されることになる。そして、表示特性が全
面にわたって均一なディスプレイを実現するためには、
ガラス基板上に配列された個々の電子放出素子について
の寸法D1を均一にする必要があるということは、既に
述べたとおりである。ここで、寸法D1の精度に着目す
ると、図4に示す従来構造においては、基板面に平行な
平面方向の精度であるのに対し、図8に示す本発明の構
造においては、基板面に垂直な厚み方向の精度であるこ
とがわかる。すなわち、図4に示す従来構造を「横型構
造」と呼び、図8に示す本発明の構造を「縦型構造」と
呼ぶことにすれば、「横型構造」の場合、寸法D1の精
度を平面方向の精度として確保する必要があるのに対
し、「縦型構造」の場合、寸法D1の精度を厚み方向の
精度として確保すればよいということになる。
When the structure of the present invention shown in FIG. 8 is compared with the conventional structure shown in FIG. 4, the dimension D1 which is the distance between the electrodes 12 and 13 in the conventional structure is the insulating layer 53 of the present invention. It can be seen that this corresponds to the thickness D1. That is, each dimension D1 corresponds to the distance between the pair of electrodes for applying an electric field to the electron emission film, and the dimension D1 determines the electric field strength applied to the electron emission film. In order to realize a display with uniform display characteristics,
As described above, it is necessary to make the dimension D1 uniform for each electron-emitting device arranged on the glass substrate. Here, focusing on the accuracy of the dimension D1, in the conventional structure shown in FIG. 4, the accuracy is in the plane direction parallel to the substrate surface, whereas in the structure of the present invention shown in FIG. It can be seen that the accuracy is in the thickness direction. That is, if the conventional structure shown in FIG. 4 is called a "horizontal structure" and the structure of the present invention shown in FIG. 8 is called a "vertical structure", the accuracy of the dimension D1 is flat in the case of the "horizontal structure". While it is necessary to ensure the accuracy in the direction, in the case of the "vertical structure", the accuracy of the dimension D1 should be ensured as the accuracy in the thickness direction.

【0031】一般に、半導体プレーナプロセスなど、基
板上に層形成を行う製造プロセスでは、平面方向の寸法
精度を確保するよりも、厚み方向の寸法精度を確保する
方が容易である。別言すれば、図4に示すように、正確
な所定間隔D1をもった電極12,13を形成する工程
と、正確な所定厚みD1をもった絶縁層53を形成する
工程と、を比較すると、寸法値D1が同じ場合、前者よ
りも後者の方が工程は容易になる。特に、近年では、基
板上の成膜技術は非常に進歩しており、厚みに関して
は、かなりの精度で制御することが可能である。したが
って、本発明の構造をもった電子放出素子は、従来構造
の電子放出素子に比べて、製造プロセスが容易になり、
製造コストを低減させるというメリットが得られる。
Generally, in a manufacturing process such as a semiconductor planar process for forming layers on a substrate, it is easier to secure dimensional accuracy in the thickness direction than to secure dimensional accuracy in the plane direction. In other words, as shown in FIG. 4, comparing the step of forming the electrodes 12 and 13 having an accurate predetermined distance D1 with the step of forming the insulating layer 53 having an accurate predetermined thickness D1 , If the dimension values D1 are the same, the latter process is easier than the former process. In particular, in recent years, the film forming technique on the substrate has made great progress, and it is possible to control the thickness with considerable accuracy. Therefore, the electron-emitting device having the structure of the present invention has an easier manufacturing process than the electron-emitting device having the conventional structure.
The merit of reducing the manufacturing cost can be obtained.

【0032】§3. 本発明の電子放出素子の別な実施
形態 図5(a) ,(b) に示した三層構造体では、下部電極層5
2の端面、絶縁層53の端面、上部電極層54の端面が
それぞれ揃っており、三層構造体の側面部が基板に対し
てほぼ垂直な平坦面を形成している。そして、この平坦
面に電子放出膜55が形成されており、電子放出膜55
の膜面は基板に対してほぼ垂直な状態になっている。
§3. Another implementation of the electron-emitting device of the present invention
In the three-layer structure shown in FIGS. 5 (a) and 5 (b), the lower electrode layer 5
The end faces of No. 2, the end face of the insulating layer 53, and the end face of the upper electrode layer 54 are aligned, and the side surface portion of the three-layer structure forms a flat surface substantially perpendicular to the substrate. The electron emission film 55 is formed on this flat surface, and the electron emission film 55 is formed.
The film surface of is almost vertical to the substrate.

【0033】これに対して、図9に別な実施形態を示
す。この実施形態では、まず、図示されていない基板上
に、図9(a) に示すような三層構造体を用意する。この
三層構造体では、下部電極層62の端部上面が露出し、
かつ、絶縁層63の端部上面が露出するように、三層構
造体の側面部が三段階の階段状をなしている。このよう
な三層構造体の側面部に、図9(b) に示すように、電子
放出膜65を形成する。このような構造をもった電子放
出素子60では、電子放出膜65は、三層構造体の端部
の階段に沿った形状で形成されることになるが、下部電
極層62と上部電極層64との間の電界に基づいて、表
面導電型の電子放出現象が生じる点では、前述の実施形
態に係る電子放出素子50と同じである。
On the other hand, FIG. 9 shows another embodiment. In this embodiment, first, a three-layer structure as shown in FIG. 9A is prepared on a substrate (not shown). In this three-layer structure, the upper surface of the end portion of the lower electrode layer 62 is exposed,
In addition, the side surface portion of the three-layer structure has a three-step stepped shape so that the upper surface of the end portion of the insulating layer 63 is exposed. As shown in FIG. 9B, an electron emission film 65 is formed on the side surface of such a three-layer structure. In the electron-emitting device 60 having such a structure, the electron-emitting film 65 is formed along the steps of the end portion of the three-layer structure, but the lower electrode layer 62 and the upper electrode layer 64 are formed. This is the same as the electron-emitting device 50 according to the above-described embodiment in that a surface-conduction type electron emission phenomenon occurs based on the electric field between and.

【0034】図10(a) は、また別な実施形態に係る電
子放出素子70の斜視図である。この電子放出素子70
は、下部電極層72の端部上面が露出し、かつ、絶縁層
73の端面と上部電極層74の端面とが揃うように、側
面部が二段階の階段状をなす三層構造体を用意し、この
三層構造体の側面部に電子放出膜75を形成したもので
ある。一方、図10(b) は、更に別な実施形態に係る電
子放出素子80の斜視図である。この電子放出素子80
では、下部電極層82の端面と絶縁層83の端面とが揃
い、かつ、絶縁層83の端部上面が露出するように上部
電極層84が形成されており、三層構造体の側面部が二
段階の階段状をなしており、この側面部に電子放出膜8
5が形成されている。
FIG. 10A is a perspective view of an electron-emitting device 70 according to another embodiment. This electron-emitting device 70
Prepares a three-layer structure in which the side surface has a two-step staircase so that the upper end surface of the lower electrode layer 72 is exposed and the end surface of the insulating layer 73 is aligned with the end surface of the upper electrode layer 74. Then, the electron emission film 75 is formed on the side surface of this three-layer structure. On the other hand, FIG. 10B is a perspective view of an electron-emitting device 80 according to another embodiment. This electron-emitting device 80
Then, the upper electrode layer 84 is formed so that the end surface of the lower electrode layer 82 and the end surface of the insulating layer 83 are aligned, and the upper surface of the end portion of the insulating layer 83 is exposed. It has a two-step step shape, and the electron emission film 8 is formed on this side surface.
5 are formed.

【0035】図10(c) 〜(e) は、更に別な実施形態に
係る電子放出素子70の断面図である。図10(c) は図
9(b) に示す素子60の変形例、図10(d) は図10
(a) に示す素子70の変形例、図10(e) は図10(b)
に示す素子80の変形例である。これらの各変形例で
は、各層の端面が基板に対して傾斜面をなしている。
10C to 10E are sectional views of an electron-emitting device 70 according to another embodiment. 10 (c) is a modification of the element 60 shown in FIG. 9 (b), and FIG. 10 (d) is shown in FIG.
A modified example of the element 70 shown in (a), FIG. 10 (e) is shown in FIG. 10 (b).
It is a modification of the element 80 shown in FIG. In each of these modified examples, the end surface of each layer forms an inclined surface with respect to the substrate.

【0036】このように、三層構造体の側面部は、必ず
しも平坦面にする必要はなく、階段状にしてもかまわな
い。また、各層の端面は基板に対して必ずしも垂直にす
る必要はなく、傾斜面にしてもかまわない。ただ、下部
電極層と上部電極層との間隔を、これらに挟持された絶
縁層の厚みにより確定させて高い寸法精度を確保すると
いう目的を達成する上では、図5に示した実施形態が最
も好ましい。
As described above, the side surface portion of the three-layer structure does not necessarily have to be a flat surface, and may have a step shape. Further, the end faces of each layer do not necessarily have to be perpendicular to the substrate, and may be inclined faces. However, in order to achieve the purpose of ensuring high dimensional accuracy by determining the distance between the lower electrode layer and the upper electrode layer by the thickness of the insulating layer sandwiched between them, the embodiment shown in FIG. 5 is most suitable. preferable.

【0037】§4. ディスプレイへ応用する実施形態 これまで、単一の電子放出素子についての構造を述べて
きたが、本発明の電子放出素子は、フラットパネルディ
スプレイへの応用に特に適している。この場合、基板上
に多数の電子放出素子を縦横に配置して用いることにな
る。以下、このような実施形態について述べることにす
る。
§4. Embodiments Applied to Displays Although the structure for a single electron-emitting device has been described above, the electron-emitting device of the present invention is particularly suitable for flat panel display applications. In this case, a large number of electron-emitting devices are used by arranging them vertically and horizontally on a substrate. Hereinafter, such an embodiment will be described.

【0038】図11は、ガラス基板100上に4つの電
子放出素子200を形成した状態を示す斜視図である。
ディスプレイへ応用する場合、1つの電子放出素子が1
画素分の表示動作を行うことになるので、この図11に
示す例では、2×2の合計4画素分の表示が可能にな
る。もちろん、実際のディスプレイでは、より多数の電
子放出素子が配列されることになる。なお、図11の斜
視図において、各構成要素に施されているハッチング
は、前述したように、断面を示すためのものではなく、
個々の構成要素を容易に識別できるようにするためのも
のである。この図11に示す電子放出素子の構造は次の
とおりである。
FIG. 11 is a perspective view showing a state in which four electron-emitting devices 200 are formed on the glass substrate 100.
When applied to a display, one electron-emitting device
Since the display operation for the pixels is performed, in the example shown in FIG. 11, the display for a total of 2 × 2 pixels can be performed. Of course, in an actual display, a larger number of electron-emitting devices will be arranged. In addition, in the perspective view of FIG. 11, the hatching given to each component is not for showing a cross section as mentioned above,
This is to make it easy to identify individual components. The structure of the electron-emitting device shown in FIG. 11 is as follows.

【0039】まず、ガラス基板100上に、列方向に伸
びた下部電極層110を行方向に複数(この例では2
本)配置する。一方、行方向に伸びた上部電極層130
を列方向に複数(この例では2本)配置する。このよう
に列方向に伸びた下部電極層110と行方向に伸びた上
部電極層130とにより、ガラス基板100上に行列状
に配置された複数の区画が形成されることになる(各電
極層を碁盤の黒線とすれば、この黒線で囲まれた各ます
が1つの区画を形成する)。ここで、下部電極層110
と上部電極層130との交差部分では、両電極層間に絶
縁層120が形成されている。すなわち、各交差部分に
は、下部電極層110,絶縁層120,上部電極層13
0という三層構造体が構成されていることになる。そし
て、各三層構造体の側面部には、それぞれ電子放出膜1
40が形成されており、個々の電子放出膜140は、各
区画ごとにそれぞれ独立している。
First, a plurality of lower electrode layers 110 extending in the column direction are arranged in the row direction on the glass substrate 100 (in this example, 2
Book) Place. On the other hand, the upper electrode layer 130 extending in the row direction
Are arranged in the column direction (two in this example). Thus, the lower electrode layer 110 extending in the column direction and the upper electrode layer 130 extending in the row direction form a plurality of sections arranged in a matrix on the glass substrate 100 (each electrode layer). Is a black line on the board, each square surrounded by this black line forms one section). Here, the lower electrode layer 110
An insulating layer 120 is formed between both electrode layers at the intersection of the upper electrode layer 130 and the upper electrode layer 130. That is, the lower electrode layer 110, the insulating layer 120, and the upper electrode layer 13 are provided at each intersection.
This means that a three-layer structure of 0 is constructed. The electron emission film 1 is formed on the side surface of each three-layer structure.
40 is formed, and the individual electron emission films 140 are independent in each section.

【0040】このような構成によれば、各区画ごとにそ
れぞれ独立した電子放出素子200が形成できる。な
お、この図11に示す構造は、三層構造体の側面部が平
坦面となっているものであるが、§3で述べたように、
この側面部を階段状にしてもかまわないし、傾斜面にし
てもかまわない。
With this structure, the electron-emitting devices 200 can be formed independently for each section. In the structure shown in FIG. 11, the side surface of the three-layer structure is a flat surface, but as described in §3,
The side surface portion may have a stepped shape or an inclined surface.

【0041】さて、ここで重要な点は、下部電極層11
0および上部電極層130は、それぞれガラス基板10
0上で縦横に伸びた配線層としても機能しうる点であ
る。前述したように、ディスプレイとして利用するため
には、マトリックス状に配列された個々の電子放出素子
に対して、それぞれ別個に電子放出を制御できるような
配線が必要になる。従来の「横型構造」の電子放出素子
の場合、このような配線のための層を別途用意する必要
があるため、基板上の構造は非常に複雑になる。これに
対して、本発明の「縦型構造」の電子放出素子の場合、
下部電極層110および上部電極層130が配線の機能
を果たすため、別途配線層を設ける必要はない。すなわ
ち、本発明に係る電子放出素子によれば、駆動に必要な
配線を単純化するという課題が達成できることになる。
Now, the important point here is that the lower electrode layer 11 is
0 and the upper electrode layer 130 are formed on the glass substrate 10 respectively.
That is, it can also function as a wiring layer that extends vertically and horizontally on 0. As described above, in order to use the display as a display, it is necessary to provide wiring for individually controlling electron emission for each electron-emitting device arranged in a matrix. In the case of the conventional "horizontal structure" electron-emitting device, it is necessary to separately prepare a layer for such wiring, so that the structure on the substrate becomes very complicated. On the other hand, in the case of the "vertical structure" electron-emitting device of the present invention,
Since the lower electrode layer 110 and the upper electrode layer 130 fulfill the function of wiring, it is not necessary to separately provide a wiring layer. That is, according to the electron-emitting device of the present invention, the problem of simplifying the wiring required for driving can be achieved.

【0042】図12は、本発明に係る電子放出素子の駆
動原理を説明するための図である(ハッチングは、図1
1の各構成要素との対応を示すためのものである)。こ
こでは、5行5列、合計25個の電子放出素子200が
形成された例が示されている。すなわち、列方向に伸び
た下部電極層110が行方向に5本配置されており、ま
た、行方向に伸びた上部電極層130が列方向に5本配
置されており、25個の区画が形成されている。各区画
には、それぞれ別個独立した電子放出素子200が形成
されており、各電子放出素子200からの電子放出は、
それぞれ独立して制御することができる。
FIG. 12 is a diagram for explaining the driving principle of the electron-emitting device according to the present invention (hatching indicates FIG. 1).
1 for showing the correspondence with each component). Here, an example in which 5 rows and 5 columns, that is, a total of 25 electron-emitting devices 200 are formed is shown. That is, five lower electrode layers 110 extending in the column direction are arranged in the row direction, and five upper electrode layers 130 extending in the row direction are arranged in the column direction, forming 25 sections. Has been done. Electron emitting devices 200 that are independent of each other are formed in the respective compartments, and the electron emission from each electron emitting device 200 is
Each can be controlled independently.

【0043】このような制御を行うために、セレクタ1
50およびドライバ160が設けられている。セレクタ
150は、5本の下部電極層110のうちのいずれか1
本を選択して接地する機能を果たす。一方、ドライバ1
60は、5本の上部電極層130のそれぞれに、所定の
電圧信号を与える機能を有する。セレクタ150が、5
本の下部電極層110を順番に選択する動作を行えば、
5本の列を時分割して順次アクセスすることが可能にな
る。そして、ドライバ160から供給する信号により、
現在アクセス中の列に所属する電子放出素子200から
の電子放出が制御される。たとえば、図示のように、セ
レクタ150が第1列目を選択して接地した状態におい
て、ドライバ160から、第1行目の上部電極層130
に対して負の電圧供給を行えば、第1行第1列目の電子
放出素子については、図7に示す配線がなされたことに
なり、対向基板20への電子放出が起こることになる。
このような駆動方法は、いわゆる「単純マトリックス駆
動」と呼ばれている方法である。
In order to perform such control, the selector 1
50 and a driver 160 are provided. The selector 150 is one of the five lower electrode layers 110.
Performs the function of selecting a book and grounding it. On the other hand, driver 1
60 has a function of giving a predetermined voltage signal to each of the five upper electrode layers 130. Selector 150 is 5
If the operation of sequentially selecting the lower electrode layer 110 of the book is performed,
It becomes possible to access the five columns sequentially by time division. Then, according to the signal supplied from the driver 160,
Electron emission from the electron-emitting devices 200 belonging to the column currently being accessed is controlled. For example, as shown in the figure, in a state where the selector 150 selects the first column and is grounded, the driver 160 causes the upper electrode layer 130 of the first row to pass through.
If a negative voltage is applied to the electron-emitting device in the first row and the first column, the wiring shown in FIG. 7 is formed, and the electron emission to the counter substrate 20 occurs.
Such a driving method is a so-called "simple matrix driving".

【0044】このように、本発明によれば、下部電極層
110および上部電極層130をそのまま配線層として
利用することができるため、ディスプレイに応用する場
合にも構造は非常に単純になり、製造プロセスも単純化
され、製造コストの低減を図ることができるようにな
る。
As described above, according to the present invention, since the lower electrode layer 110 and the upper electrode layer 130 can be used as they are as a wiring layer, the structure is very simple even when applied to a display, and the manufacturing process is simplified. The process is also simplified and the manufacturing cost can be reduced.

【0045】§5. ディスプレイへ応用する場合の製
造工程 最後に、図11に示す構造を得るための製造工程の一例
を、図13〜図19に示す斜視図を参照しながら説明す
る。なお、これらの斜視図においても、図11に示す各
構成要素との対応関係を明らかにするためのハッチング
を施すことにする。
§5. When applied to a display
The forming step Finally, an example of a manufacturing process for obtaining the structure shown in FIG. 11 will be described with reference to the perspective view shown in FIGS. 13 to 19. In these perspective views as well, hatching for clarifying the correspondence with each component shown in FIG. 11 will be applied.

【0046】まず、図13に示すように、ガラス基板1
00(絶縁性の基板であれば何でもよい)上の全面に導
電性をもった第1の準備層115を、真空蒸着法やスパ
ッタ法など一般的な成膜方法を用いて形成する。続い
て、この第1の準備層115をパターニングして、図1
4に示すように、下部電極層110を形成する。この第
1の準備層115のパターニングには、一般的なフォト
リソグラフィおよびエッチングの手法を用いればよい。
もっとも、第1の準備層115としては、必ずしもその
時点で導電性をもった層を用いる必要はない。たとえ
ば、感光性をもった樹脂中に金属微粒子を分散させてな
る金属粒子分散型レジスト(いわゆる金属ペースト)を
ガラス基板100上に塗布して感光性のペースト層を形
成し、このペースト層を第1の準備層115とし、フォ
トリソグラフィの手法により、このペースト層を露光後
に現像してパターニングを行い、最後に焼成工程を行っ
て、ペースト層内の樹脂成分を除去すれば、導電性をも
った下部電極層110を得ることができる。なお、感光
性のペースト層は、感光性をもった樹脂と有機金属との
混合からなる有機金属混合レジストにより形成してもよ
い。
First, as shown in FIG. 13, the glass substrate 1
A first preparation layer 115 having conductivity is formed on the entire surface of the substrate 00 (which may be any insulating substrate) by using a general film forming method such as a vacuum evaporation method or a sputtering method. Subsequently, the first preparatory layer 115 is patterned to form the pattern shown in FIG.
As shown in FIG. 4, the lower electrode layer 110 is formed. For patterning the first preparation layer 115, general photolithography and etching techniques may be used.
However, as the first preparation layer 115, it is not always necessary to use a layer having conductivity at that time. For example, a metal particle-dispersed resist (so-called metal paste) obtained by dispersing metal fine particles in a photosensitive resin is applied on the glass substrate 100 to form a photosensitive paste layer, and this paste layer is As the preparatory layer 115 of No. 1, the paste layer is exposed and developed by a photolithography method to perform patterning, and finally, a baking process is performed to remove the resin component in the paste layer to obtain conductivity. The lower electrode layer 110 can be obtained. The photosensitive paste layer may be formed of an organic metal mixed resist which is a mixture of a photosensitive resin and an organic metal.

【0047】続いて、ガラス基板100および下部電極
層110上の全面に、図15に示すように、絶縁性の中
間層125を形成する。更に、図16に示すように、こ
の中間層125上に、第2の準備層135を形成する。
この第2の準備層135としては、第1の準備層115
と同様に、導電性の層を用いてもよいし、上述した感光
性のペースト層を用いてもよい。そして、第2の準備層
135に対するパターニングを行い(一般的なフォトリ
ソグラフィおよびエッチングの手法を用いればよい。ペ
ースト層を用いた場合は更に焼成を行う)、図17に示
すように、導電性をもった上部電極層130を形成す
る。
Subsequently, an insulating intermediate layer 125 is formed on the entire surface of the glass substrate 100 and the lower electrode layer 110, as shown in FIG. Further, as shown in FIG. 16, a second preparation layer 135 is formed on this intermediate layer 125.
As the second preparation layer 135, the first preparation layer 115
Similarly to the above, a conductive layer may be used, or the above-mentioned photosensitive paste layer may be used. Then, patterning is performed on the second preparation layer 135 (general photolithography and etching methods may be used. When the paste layer is used, further firing is performed), and as shown in FIG. The upper electrode layer 130 having the above is formed.

【0048】次に、中間層125に対するパターニング
を行えば、図18に示すように、絶縁層120を形成す
ることができる。こうして、下部電極層110,絶縁層
120,上部電極層130からなる三層構造体が形成で
きる。そこで最後に、この三層構造体の側面部に電子放
出膜140を形成すれば、図19に示すように、本発明
に係る電子放出素子を得ることができる。この電子放出
膜140を形成する工程としては、たとえば、表面伝導
型の電子放出現象が起こる材料を有機溶媒に溶かした溶
剤を用意し、この溶剤を三層構造体の側面部に塗布乾燥
させるような方法を採ることができる。
Next, by patterning the intermediate layer 125, the insulating layer 120 can be formed as shown in FIG. Thus, a three-layer structure including the lower electrode layer 110, the insulating layer 120, and the upper electrode layer 130 can be formed. Therefore, finally, by forming the electron emission film 140 on the side surface of the three-layer structure, the electron emission device according to the present invention can be obtained as shown in FIG. In the step of forming the electron emission film 140, for example, a solvent in which a material that causes a surface conduction electron emission phenomenon is dissolved in an organic solvent is prepared, and the solvent is applied and dried on the side surface portion of the three-layer structure. You can take various methods.

【0049】[0049]

【実施例】【Example】

<材質に関する実施例>図5に示す構造体の各部の材質
としては、次のような材料を用いるのがよい。
<Example of Material> As the material of each part of the structure shown in FIG. 5, the following materials are preferably used.

【0050】下部電極層52および上部電極層54:電
極として機能する導電性材料であれば、どのようなもの
でもよいが、耐電圧性、耐熱性、加工性、耐腐食性,比
抵抗性を考慮して適当な材料を選ぶのが好ましい。具体
的には、Al,Ni,Pd,Pb,Pt,W,Mo,C
r,Ti,Cu,Au,Agなどの金属材料を用いるの
が好ましい。
Lower electrode layer 52 and upper electrode layer 54: Any conductive material can be used as long as it functions as an electrode, but is required to have withstand voltage, heat resistance, workability, corrosion resistance and specific resistance. It is preferable to select an appropriate material in consideration. Specifically, Al, Ni, Pd, Pb, Pt, W, Mo, C
It is preferable to use a metal material such as r, Ti, Cu, Au, and Ag.

【0051】絶縁層53:特に、表面伝導性の低い材料
を用いるのが好ましく、具体的には、石英ガラス,Si
,Siなどを用いるのが好ましい。
Insulating layer 53: In particular, it is preferable to use a material having low surface conductivity, specifically, quartz glass, Si.
It is preferable to use O 2 , Si 3 N 4, or the like.

【0052】電子放出膜55:表面伝導型の電子放出現
象が知られている材料であればどのような材料で構成し
てもかまわない。SnO,In,PbOなどの
金属酸化物、Au,Agなどの金属、カーボンその他各
種半導体などが一般的に知られている材料である。この
他、たとえば、特公平6−87392号公報に開示され
ているように、微粒子を含む薄膜導電体膜に通電加熱を
行い、ジュール熱によりこの薄膜導電体膜を局所的に破
壊、変形もしくは変質させて、電気的に高抵抗な状態に
することにより、電子放出膜を形成することもできる。
あるいは同公報に開示されているようなガスデポジショ
ン法により電子放出膜を形成してもよい。
Electron emission film 55: Any material may be used as long as it is a material known to have a surface conduction electron emission phenomenon. Metal oxides such as SnO 2 , In 2 O 3 and PbO, metals such as Au and Ag, carbon and various semiconductors are generally known materials. In addition, for example, as disclosed in Japanese Patent Publication No. 6-87392, a thin-film conductor film containing fine particles is heated by energization, and the thin-film conductor film is locally broken, deformed or altered by Joule heat. Then, the electron emission film can be formed by bringing the state into an electrically high resistance state.
Alternatively, the electron emission film may be formed by a gas deposition method as disclosed in the publication.

【0053】<電子放出素子の製造方法に関する実施例
>厚み3mmの清浄な石英ガラス基板上に、スパッタ法
により膜厚3μmのCr層を堆積する(図13)。その
上に、レジスト剤(東京応化工業株式会社製「ORM8
5」)をスピンナにより回転塗布し、オーブンにて80
°Cで30分間放置し乾燥させる。空冷後、所望のパタ
ーンを露光し、レジストの現像、水洗を行い、オーブン
にて135°Cで30分間放置する。空冷後、Crエッ
チング液(東京応化工業株式会社製「MR−DS」)を
用いてCrを現像、水洗する。
<Example of Manufacturing Method of Electron-Emitting Element> A Cr layer having a thickness of 3 μm is deposited by a sputtering method on a clean quartz glass substrate having a thickness of 3 mm (FIG. 13). In addition, a resist agent (ORM8 manufactured by Tokyo Ohka Kogyo Co., Ltd.
5 ”) is spin coated with a spinner and then 80
Allow to dry for 30 minutes at ° C. After air cooling, a desired pattern is exposed, the resist is developed and washed with water, and then left in an oven at 135 ° C for 30 minutes. After air cooling, Cr is developed using a Cr etching solution (“MR-DS” manufactured by Tokyo Ohka Kogyo Co., Ltd.) and washed with water.

【0054】次に、120°Cに保持したレジスト剥離
液(東京応化工業株式会社製「クリーンストップ」)中
に、基板を5分間放置し、室温のストリップリンス液に
1分間、室温のイソプロピルアルコールに1分間、それ
ぞれ浸すことにより、レジストの剥離を行う。この基板
を水洗し、後に乾燥させる。以上の工程で、下部電極層
110のパターニングが完了する(図14)。
Next, the substrate was left for 5 minutes in a resist stripping solution kept at 120 ° C. (“Clean Stop” manufactured by Tokyo Ohka Kogyo Co., Ltd.), and then in a strip rinse solution at room temperature for 1 minute and isopropyl alcohol at room temperature. The resist is peeled off by immersing each in 1 minute. This substrate is washed with water and then dried. Through the above steps, patterning of the lower electrode layer 110 is completed (FIG. 14).

【0055】続いて、スパッタ法により、膜厚20μm
のSiO層を堆積し(図15)、その上に、スパッタ
法により、膜厚3μmのCr層を堆積する(図16)。
その上に、レジスト剤(東京応化工業株式会社製「OR
M85」)をスピンナにより回転塗布し、オーブンにて
80°Cで30分間放置し乾燥させる。空冷後、所望の
パターンを露光し、レジストの現像、水洗を行い、オー
ブンにて135°Cで30分間放置する。空冷後、Cr
エッチング液(東京応化工業株式会社製「MR−D
S」)を用いてCrを現像、水洗する。
Subsequently, the film thickness is 20 μm by the sputtering method.
Of SiO 2 is deposited (FIG. 15), and a Cr layer having a film thickness of 3 μm is deposited thereon by a sputtering method (FIG. 16).
On top of that, a resist agent (“OR manufactured by Tokyo Ohka Kogyo Co., Ltd.
M85 ") is spin-coated with a spinner and left to dry in an oven at 80 ° C for 30 minutes. After air cooling, a desired pattern is exposed, the resist is developed and washed with water, and then left in an oven at 135 ° C for 30 minutes. After air cooling, Cr
Etching solution ("MR-D" manufactured by Tokyo Ohka Kogyo Co., Ltd.
S ") is used to develop Cr and wash with water.

【0056】次に、120°Cに保持したレジスト剥離
液(東京応化工業株式会社製「クリーンストップ」)中
に、基板を5分間放置し、室温のストリップリンス液に
1分間、室温のイソプロピルアルコールに1分間、それ
ぞれ浸すことにより、レジストの剥離を行う。この基板
を水洗し、後に乾燥させる。以上の工程で、上部電極層
130のパターニングが完了する(図17)。
Next, the substrate was left for 5 minutes in a resist stripping solution (“Clean Stop” manufactured by Tokyo Ohka Kogyo Co., Ltd.) kept at 120 ° C., and then in a strip rinse solution at room temperature for 1 minute and isopropyl alcohol at room temperature. The resist is peeled off by immersing each in 1 minute. This substrate is washed with water and then dried. Through the above steps, the patterning of the upper electrode layer 130 is completed (FIG. 17).

【0057】続いて、この上に、レジスト剤(東京応化
工業株式会社製「ORM85」)をスピンナにより回転
塗布し、オーブンにて80°Cで30分間放置し乾燥さ
せる。空冷後、所望のパターンを露光し、レジストの現
像、水洗を行い、オーブンにて135°Cで30分間放
置する。空冷後、室温に保った弗酸水溶液に10分間浸
し、中間層125に対するパターニングを行う。
Subsequently, a resist agent ("ORM85" manufactured by Tokyo Ohka Kogyo Co., Ltd.) is spin-coated on this with a spinner, and left to dry in an oven at 80 ° C for 30 minutes. After air cooling, a desired pattern is exposed, the resist is developed and washed with water, and then left in an oven at 135 ° C for 30 minutes. After air cooling, the intermediate layer 125 is patterned by immersing it in a hydrofluoric acid aqueous solution kept at room temperature for 10 minutes.

【0058】次に、120°Cに保持したレジスト剥離
液(東京応化工業株式会社製「クリーンストップ」)中
に、基板を5分間放置し、室温のストリップリンス液に
1分間、室温のイソプロピルアルコールに1分間、それ
ぞれ浸すことにより、レジストの剥離を行う。この基板
を水洗し、後に乾燥させる。以上の工程で、絶縁層12
0のパターニングが完了する(図18)。
Next, the substrate was left for 5 minutes in a resist stripping solution (“Clean Stop” manufactured by Tokyo Ohka Kogyo Co., Ltd.) kept at 120 ° C., and then in a strip rinse solution at room temperature for 1 minute and isopropyl alcohol at room temperature. The resist is peeled off by immersing each in 1 minute. This substrate is washed with water and then dried. Through the above steps, the insulating layer 12
The patterning of 0 is completed (FIG. 18).

【0059】更に、有機パラジウム化合物を含む有機溶
媒(奥野製薬工業株式会社製「キャタペーストCC
P」)をスクリーン印刷法で所望の位置(三層構造体の
側面部)に印刷し、15分間放置し、側面部に薄膜を形
成する。その後、約200°Cで20分間焼成し、Pb
からなる微粒子を含む電子放出膜140を得る(図1
9)。
Furthermore, an organic solvent containing an organopalladium compound (“CATA PASTE CC manufactured by Okuno Chemical Industries Co., Ltd.
P ”) is printed at a desired position (side surface portion of the three-layer structure) by a screen printing method and left for 15 minutes to form a thin film on the side surface portion. After that, it is baked at about 200 ° C for 20 minutes,
An electron emission film 140 containing fine particles of
9).

【0060】<対向基板の製造方法に関する実施例>厚
み3mmの清浄な石英ガラス基板上に、スパッタ法によ
り膜厚1μmのITO層を堆積する。その上に、EB蒸
着法により膜厚20μmのZnO:Znからなる蛍光体
層を蒸着形成し、対向基板20を作製した。
<Example of Manufacturing Method of Counter Substrate> An ITO layer having a thickness of 1 μm is deposited on a clean quartz glass substrate having a thickness of 3 mm by a sputtering method. A phosphor layer made of ZnO: Zn having a film thickness of 20 μm was vapor-deposited thereon by an EB vapor deposition method to fabricate a counter substrate 20.

【0061】<電子放出動作に関する実施例>10
−10Paに保った真空チャンバ中に、上述の実施例で
作製した電子放出素子と対向基板とを、3mmの間隔で
平行に保持し、対向基板と電子放出素子との間のカソー
ド/アノード電圧として5kVを印加した。また、電子
放出素子の動作電圧として、上部電極層を接地電位に保
ち、下部電極層に20Vを印加したところ、対向基板に
向かって電子放出が得られ、良好な発光特性が得られ
た。また、行列状に配した多数の電子放出素子を、単純
マトリックス駆動し、所定の画像情報に対応した信号を
与えたところ、対向基板上に画像形成がみられた。
<Example of Electron Emitting Operation> 10
The cathode / anode voltage between the counter substrate and the electron-emitting device was held by keeping the electron-emitting device manufactured in the above-mentioned example and the counter substrate in parallel at a distance of 3 mm in a vacuum chamber kept at −10 Pa. Was applied as 5 kV. As the operating voltage of the electron-emitting device, when the upper electrode layer was kept at the ground potential and 20 V was applied to the lower electrode layer, electrons were emitted toward the counter substrate, and good light emission characteristics were obtained. Further, when a large number of electron-emitting devices arranged in a matrix were driven by a simple matrix and a signal corresponding to predetermined image information was given, image formation was observed on the counter substrate.

【0062】[0062]

【発明の効果】以上のとおり、本発明によれば縦型構造
により電子放出素子を構成したため、寸法精度を確保し
やすくなり、また、素子電極を配線としても利用するこ
とができるようになるので、同一基板上に多数を配列し
て用いるような場合にも、全体構造は単純化され、製造
プロセスを簡単にすることができる。
As described above, according to the present invention, since the electron-emitting device is constituted by the vertical structure, the dimensional accuracy can be easily ensured and the device electrode can be used also as the wiring. Even when a large number of substrates are arranged on the same substrate, the entire structure is simplified and the manufacturing process can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の表面伝導型の電子放出素子10および対
向基板20の構造を示す断面図である。
FIG. 1 is a cross-sectional view showing the structure of a conventional surface conduction electron-emitting device 10 and a counter substrate 20.

【図2】図1に示す電子放出素子10におけるガラス基
板11上に形成された構成要素の上面図であり、この図
における切断線1−1による断面が図1に示されてい
る。
2 is a top view of components formed on a glass substrate 11 in the electron-emitting device 10 shown in FIG. 1, and a cross section taken along a cutting line 1-1 in this figure is shown in FIG.

【図3】図1に示す電子放出素子10からの電子放出が
行われている状態を示す断面図である。
3 is a cross-sectional view showing a state where electrons are being emitted from an electron-emitting device 10 shown in FIG.

【図4】図1に示す電子放出素子10の主要部分の寸法
を示した図である。
FIG. 4 is a diagram showing dimensions of a main part of the electron-emitting device 10 shown in FIG.

【図5】本発明の一実施形態に係る電子放出素子50の
構造を示す斜視図である。
FIG. 5 is a perspective view showing a structure of an electron-emitting device 50 according to an embodiment of the present invention.

【図6】図5に示す電子放出素子50に対する配線を示
す断面図である。
6 is a cross-sectional view showing wiring for the electron-emitting device 50 shown in FIG.

【図7】図5に示す電子放出素子50からの電子放出が
行われている状態を示す断面図である。
7 is a cross-sectional view showing a state where electrons are being emitted from the electron-emitting device 50 shown in FIG.

【図8】図5に示す電子放出素子50の主要部分の寸法
を示した図である。
8 is a diagram showing dimensions of a main part of the electron-emitting device 50 shown in FIG.

【図9】本発明の別な実施形態に係る電子放出素子60
の構造を示す斜視図である。
FIG. 9 is an electron emission device 60 according to another embodiment of the present invention.
It is a perspective view which shows the structure of.

【図10】本発明の更に別な実施形態に係る電子放出素
子の構造を示す斜視図および断面図である。
FIG. 10 is a perspective view and a sectional view showing the structure of an electron-emitting device according to still another embodiment of the present invention.

【図11】ガラス基板100上に本発明の4つの電子放
出素子を形成した状態を示す斜視図である。
FIG. 11 is a perspective view showing a state in which four electron-emitting devices of the present invention are formed on a glass substrate 100.

【図12】本発明に係る電子放出素子の駆動原理を説明
するための平面図である。
FIG. 12 is a plan view for explaining the driving principle of the electron-emitting device according to the present invention.

【図13】図11に示す構造を得るための製造工程の第
1段階を示す斜視図である。
13 is a perspective view showing a first stage of a manufacturing process for obtaining the structure shown in FIG.

【図14】図11に示す構造を得るための製造工程の第
2段階を示す斜視図である。
14 is a perspective view showing a second stage of the manufacturing process for obtaining the structure shown in FIG. 11. FIG.

【図15】図11に示す構造を得るための製造工程の第
3段階を示す斜視図である。
15 is a perspective view showing a third stage of the manufacturing process for obtaining the structure shown in FIG. 11. FIG.

【図16】図11に示す構造を得るための製造工程の第
4段階を示す斜視図である。
16 is a perspective view showing a fourth step of the manufacturing process for obtaining the structure shown in FIG.

【図17】図11に示す構造を得るための製造工程の第
5段階を示す斜視図である。
17 is a perspective view showing a fifth step of the manufacturing process for obtaining the structure shown in FIG. 11. FIG.

【図18】図11に示す構造を得るための製造工程の第
6段階を示す斜視図である。
18 is a perspective view showing a sixth stage of the manufacturing process for obtaining the structure shown in FIG. 11. FIG.

【図19】図11に示す構造を得るための製造工程の最
終段階を示す斜視図である。
FIG. 19 is a perspective view showing the final stage of a manufacturing process for obtaining the structure shown in FIG. 11.

【符号の説明】[Explanation of symbols]

10…電子放出素子 11…ガラス基板 12…電極 13…電極 14…電子放出膜 20…対向基板 21…ガラス基板 22…透明電極 23…蛍光体層 31…電源 32…電源 33…スイッチ 50…電子放出素子 51…ガラス基板 52…下部電極層 53…絶縁層 54…上部電極層 55…電子放出膜 60…電子放出素子 62…下部電極層 63…絶縁層 64…上部電極層 65…電子放出膜 70…電子放出素子 72…下部電極層 73…絶縁層 74…上部電極層 75…電子放出膜 80…電子放出素子 82…下部電極層 83…絶縁層 84…上部電極層 85…電子放出膜 100…ガラス基板 110…下部電極層 115…第1の準備層 120…絶縁層 125…中間層 130…上部電極層 135…第2の準備層 140…電子放出膜 150…セレクタ 160…ドライバ 200…電子放出素子 D1〜D5…各部の寸法 DESCRIPTION OF SYMBOLS 10 ... Electron emission element 11 ... Glass substrate 12 ... Electrode 13 ... Electrode 14 ... Electron emission film 20 ... Counter substrate 21 ... Glass substrate 22 ... Transparent electrode 23 ... Phosphor layer 31 ... Power supply 32 ... Power supply 33 ... Switch 50 ... Electron emission Element 51 ... Glass substrate 52 ... Lower electrode layer 53 ... Insulating layer 54 ... Upper electrode layer 55 ... Electron emitting film 60 ... Electron emitting element 62 ... Lower electrode layer 63 ... Insulating layer 64 ... Upper electrode layer 65 ... Electron emitting film 70 ... Electron emitting element 72 ... Lower electrode layer 73 ... Insulating layer 74 ... Upper electrode layer 75 ... Electron emitting film 80 ... Electron emitting element 82 ... Lower electrode layer 83 ... Insulating layer 84 ... Upper electrode layer 85 ... Electron emitting film 100 ... Glass substrate 110 ... Lower electrode layer 115 ... First preparation layer 120 ... Insulating layer 125 ... Intermediate layer 130 ... Upper electrode layer 135 ... Second preparation layer 140 ... Electron emission film 150 ... Selector 160 ... Driver 200 ... dimensions of the electron-emitting devices D1 to D5 ... each part

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 下部電極層と上部電極層との間に絶縁層
を挟んでなる三層構造体を基板上に配置し、この三層構
造体の側面部に、通電により電子放出を行う機能をもっ
た電子放出膜を形成したことを特徴とする電子放出素
子。
1. A function of arranging a three-layer structure, in which an insulating layer is sandwiched between a lower electrode layer and an upper electrode layer, on a substrate, and emitting electrons by energizing the side surface of the three-layer structure. An electron-emitting device characterized in that an electron-emitting film having the above is formed.
【請求項2】 請求項1に記載の電子放出素子におい
て、下部電極層の端面、絶縁層の端面、上部電極層の端
面がそれぞれ揃うように、三層構造体の側面部が基板に
対して所定角をなす平坦面を形成することを特徴とする
電子放出素子。
2. The electron-emitting device according to claim 1, wherein the side surface portion of the three-layer structure is aligned with the substrate so that the end surface of the lower electrode layer, the end surface of the insulating layer, and the end surface of the upper electrode layer are aligned. An electron-emitting device characterized by forming a flat surface having a predetermined angle.
【請求項3】 請求項1に記載の電子放出素子におい
て、下部電極層の端部上面が露出し、かつ、絶縁層の端
部上面が露出するように、三層構造体の側面部が三段階
の階段状をなすことを特徴とする電子放出素子。
3. The electron-emitting device according to claim 1, wherein the side surface portion of the three-layer structure is formed so that the upper end surface of the lower electrode layer is exposed and the upper end surface of the insulating layer is exposed. An electron-emitting device characterized by having a step-like shape.
【請求項4】 請求項1に記載の電子放出素子におい
て、下部電極層の端部上面が露出し、かつ、絶縁層の端
面と上部電極層の端面とが揃うように、三層構造体の側
面部が二段階の階段状をなすことを特徴とする電子放出
素子。
4. The electron-emitting device according to claim 1, wherein the upper surface of the end portion of the lower electrode layer is exposed, and the end surface of the insulating layer is aligned with the end surface of the upper electrode layer. An electron-emitting device characterized in that its side surface has a two-step step shape.
【請求項5】 請求項1に記載の電子放出素子におい
て、下部電極層の端面と絶縁層の端面とが揃い、かつ、
絶縁層の端部上面が露出するように、三層構造体の側面
部が二段階の階段状をなすことを特徴とする電子放出素
子。
5. The electron-emitting device according to claim 1, wherein the end surface of the lower electrode layer is aligned with the end surface of the insulating layer, and
An electron-emitting device characterized in that a side surface portion of a three-layer structure has a two-stepped shape so that an upper surface of an end portion of an insulating layer is exposed.
【請求項6】 請求項1〜5のいずれかに記載の電子放
出素子において、三層構造体の一部もしくは全部の層の
電子放出膜を形成する端面が、基板に対して傾斜面をな
すことを特徴とする電子放出素子。
6. The electron-emitting device according to claim 1, wherein an end face forming an electron-emitting film of some or all layers of the three-layer structure forms an inclined surface with respect to the substrate. An electron-emitting device characterized by the above.
【請求項7】 請求項1〜6のいずれかに記載の電子放
出素子において、列方向に伸びた下部電極層を行方向に
複数配置するとともに、行方向に伸びた上部電極層を列
方向に複数配置することにより、基板上に行列状に配置
された複数の区画を形成し、下部電極層と上部電極層と
の交差部分において両電極層間に絶縁層を挟んで三層構
造体を構成し、各三層構造体の側面部に電子放出膜を形
成し、各区画ごとに独立した電子放出膜を形成したこと
を特徴とする電子放出素子。
7. The electron-emitting device according to claim 1, wherein a plurality of lower electrode layers extending in the column direction are arranged in the row direction, and an upper electrode layer extending in the row direction is arranged in the column direction. By arranging a plurality of sections, a plurality of sections arranged in a matrix are formed on the substrate, and an insulating layer is sandwiched between both electrode layers at the intersection of the lower electrode layer and the upper electrode layer to form a three-layer structure. An electron-emitting device characterized in that an electron-emitting film is formed on a side surface of each three-layer structure, and an independent electron-emitting film is formed for each section.
【請求項8】 請求項1〜7のいずれかに記載の電子放
出素子を製造する方法であって、 絶縁性の基板上に第1の準備層を形成し、この第1の準
備層をパターニングして下部電極層を形成する段階と、 前記基板および前記下部電極層上に絶縁性の中間層を形
成し、この中間層の上に第2の準備層を形成する段階
と、 前記第2の準備層をパターニングして上部電極層を形成
する段階と、 前記中間層をパターニングして絶縁層を形成する段階
と、 前記下部電極層、前記絶縁層、前記上部電極層からなる
三層構造体の側面部に電子放出膜を形成する段階と、 を有することを特徴とする電子放出素子の製造方法。
8. A method for manufacturing an electron-emitting device according to claim 1, wherein a first preparation layer is formed on an insulating substrate, and the first preparation layer is patterned. To form a lower electrode layer, forming an insulating intermediate layer on the substrate and the lower electrode layer, and forming a second preparation layer on the intermediate layer; Patterning a preparation layer to form an upper electrode layer; patterning the intermediate layer to form an insulating layer; and a three-layer structure including the lower electrode layer, the insulating layer, and the upper electrode layer. And a step of forming an electron emission film on a side surface of the electron emission device.
JP30650295A 1995-10-31 1995-10-31 Electron emitting element and manufacture thereof Pending JPH09129121A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30650295A JPH09129121A (en) 1995-10-31 1995-10-31 Electron emitting element and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30650295A JPH09129121A (en) 1995-10-31 1995-10-31 Electron emitting element and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH09129121A true JPH09129121A (en) 1997-05-16

Family

ID=17957803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30650295A Pending JPH09129121A (en) 1995-10-31 1995-10-31 Electron emitting element and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH09129121A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6986692B1 (en) 1998-10-14 2006-01-17 Canon Kabushiki Kaisha Production method of image-forming apparatus, and image-forming apparatus produced by the production method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6986692B1 (en) 1998-10-14 2006-01-17 Canon Kabushiki Kaisha Production method of image-forming apparatus, and image-forming apparatus produced by the production method

Similar Documents

Publication Publication Date Title
JP2981751B2 (en) Electron beam generator, image forming apparatus using the same, and method of manufacturing electron beam generator
EP0301545B1 (en) Surface conduction electron-emitting device
US6445122B1 (en) Field emission display panel having cathode and anode on the same panel substrate
KR100602071B1 (en) Field emission devices
US6486599B2 (en) Field emission display panel equipped with two cathodes and an anode
US6963159B2 (en) Image-forming apparatus and spacer
US8476819B2 (en) Triode-structured field emission display with anode and gate on the same substrate
JPH09129121A (en) Electron emitting element and manufacture thereof
JPH09283012A (en) Electron emission element, matrix substrate having electron emission element arranged and manufacture thereof
JPH09129125A (en) Manufacture of matrix substrate arranged with electron emitting element
JPH09129119A (en) Electron emitting element and manufacture thereof
JPH1021822A (en) Electron emission element and manufacturing method thereof
JPH1021823A (en) Electron emission element and manufacturing method thereof
JPH09259741A (en) Electron emitting element and matrix board on which electron emitting element arranged, and manufacture thereof
JP2631007B2 (en) Electron emitting element, method of manufacturing the same, and image forming apparatus using the element
KR100378103B1 (en) Electron source, image forming apparatus, and manufacture method for electron source
JPH088498A (en) Wiring structure, manufacture thereof, and image forming device provided therewith
JPH09259742A (en) Electron emitting element and manufacture thereof
JP2949639B2 (en) Electron emitting element, electron source, image forming apparatus, and method of manufacturing them
JPH11317153A (en) Manufacture of electron emission source
JP3332891B2 (en) Electron source and image forming apparatus using the same
JP3719604B2 (en) Electron emission source and display device
JP2992902B2 (en) Electron beam generator
JPH07123022B2 (en) Method for manufacturing electron-emitting device
KR100641104B1 (en) Surface conduction electron emitting device and manufacturing method thereof