JPH09127271A - Time indicator - Google Patents

Time indicator

Info

Publication number
JPH09127271A
JPH09127271A JP28525895A JP28525895A JPH09127271A JP H09127271 A JPH09127271 A JP H09127271A JP 28525895 A JP28525895 A JP 28525895A JP 28525895 A JP28525895 A JP 28525895A JP H09127271 A JPH09127271 A JP H09127271A
Authority
JP
Japan
Prior art keywords
time
power
display device
circuit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28525895A
Other languages
Japanese (ja)
Inventor
Akira Tanaka
陽 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28525895A priority Critical patent/JPH09127271A/en
Publication of JPH09127271A publication Critical patent/JPH09127271A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable an indicator to calculate the present time and automatically set it when power is turned on again even after the power supply is once cut off. SOLUTION: The system measures elapsed time by using the change of threshold value of memory elements such as EPROM element. More specifically, in accordance with notification from a power cut-off notification circuit 1 detecting and notifying the power cut-off, it executes to write in the memory element. Then, the elapsed time is calculated form the change in the threshold value in the memory element 4 during the period (period of power cut-off), the time at the moment is obtained from the time of the power cut-off stored in a time memory part 8 and the calculated elapsed time, and it is set in a clock 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、時刻表示装置に関
する。
TECHNICAL FIELD The present invention relates to a time display device.

【0002】[0002]

【発明が解決しようとする課題】時計等の時刻表示装置
は、通常、その装置の内部に時間の経過とともに変化す
る構成要素を持ち、この構成要素の変化量を読み取り、
経過時間を表示するようになっている。
A time display device such as a clock usually has a constituent element that changes with the passage of time inside the device and reads the amount of change of this constituent element.
The elapsed time is displayed.

【0003】それら、従来の時刻表示装置は、例えば、
水時計や砂時計等の例外はあるものの、一般的には時間
の経過とともに変化する構成要素を用い、それを意図す
るとおりに機能させるために、モータによる力学的エネ
ルギー、或いは電池等による電気的エネルギー等の何ら
かのエネルギーの供給を続ける必要がある。
Those conventional time display devices are, for example,
Although there are exceptions such as water clocks and hourglasses, in general, components that change over time are used, and in order to make them function as intended, mechanical energy from a motor or electrical energy from a battery, etc. It is necessary to continue supplying some kind of energy such as.

【0004】このため、途中でエネルギーの供給がとだ
えると、その後エネルギーの供給を再開しても正しい時
刻の表示ができなくなると言う問題があった。
Therefore, there is a problem that if the supply of energy is stopped midway, the correct time cannot be displayed even if the supply of energy is resumed thereafter.

【0005】本発明は、従来の時刻表示装置において、
上述のようなエネルギーの供給が途絶えたときに、その
後エネルギーを再び供給しても正しい時刻表示ができな
くなると云う問題点を解決するための新しい方法による
時刻表示装置を提供することを課題とする。
According to the present invention, in the conventional time display device,
It is an object of the present invention to provide a time display device by a new method for solving the problem that the correct time cannot be displayed even if the energy is supplied again after the energy supply is stopped. .

【0006】[0006]

【課題を解決するための手段】上記の課題を解決するた
めに本発明によれば、記憶素子の経時記憶劣化特性を利
用することにより、エネルギーの供給を断っても、その
後のエネルギー再供給時に、その間の記憶劣化度を測定
し、正しい時刻の表示を可能とする時刻表示装置を提供
する。
In order to solve the above problems, according to the present invention, by utilizing the deterioration characteristics of the memory element over time, even when the energy supply is cut off, the energy is re-supplied thereafter. Provided is a time display device capable of displaying the correct time by measuring the degree of memory deterioration during that time.

【0007】本発明の一観点に従えば、表示装置を備え
た時計装置と、電源遮断時に上記時計装置の時刻を記憶
する時刻記憶手段と、書込回路及び読出し回路を備え書
込時からの時間の経過を記憶する経過時間記憶素子と、
電源が切れた時にそれを検出して、上記書込回路に通報
する電源遮断通報回路と、電源再投入時に上記記憶素子
の記憶状態を読出し、読み出した記憶内容に基いて現在
の時間を算出して、上記時刻記憶手段に供給するととも
に、時計装置を起動して算出した現時刻を設定する現時
刻算出回路と、を備えた時刻表示装置を提供する。
According to one aspect of the present invention, there is provided a timepiece device having a display device, a time storage means for storing the time of the timepiece device when the power is cut off, and a writing circuit and a reading circuit. An elapsed time storage element for storing the passage of time,
When the power is cut off, it is detected and the write-off circuit is notified, and the memory state of the memory element is read when the power is turned on again, and the current time is calculated based on the read contents. And a current time calculation circuit that supplies the time to the time storage means and sets the current time calculated by activating the timepiece device.

【0008】本発明の他の観点によれば上記時刻表示装
置において、上記経過時間記憶素子が、経時記憶劣化特
性を有し、前記現時刻算出回路が該劣化特性に基いて現
在の時間を算出するようにした時刻表示装置を提供す
る。
According to another aspect of the present invention, in the time display device, the elapsed time storage element has a deterioration characteristic over time of memory, and the current time calculation circuit calculates a current time based on the deterioration characteristic. There is provided a time display device configured to do so.

【0009】本発明の更に他の観点によれば上記時刻表
示装置において、上記経過時間記憶素子がEPROM又
はEEPROM半導体不揮発性記憶素子であって、経時
記憶劣化特性が閾値変化である時刻表示装置を提供す
る。
According to still another aspect of the present invention, in the time display device, the elapsed time storage element is an EPROM or an EEPROM semiconductor non-volatile storage element, and the time deterioration characteristic is a threshold change. provide.

【0010】[0010]

【発明の実施の形態】以下、本発明の時刻表示装置の一
実施形態について、添付図面を参照して説明する。図2
は、本発明の一実施形態において採用される時間記憶素
子の例を示したものであって、EPROM半導体不揮発
性記憶素子を示している。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the time display device of the present invention will be described below with reference to the accompanying drawings. FIG.
FIG. 3 shows an example of a time storage element used in an embodiment of the present invention, which is an EPROM semiconductor nonvolatile storage element.

【0011】このEPROM半導体不揮発性記憶素子の
構造は、例えばnチャンネルEPROMの場合は同図に
示すように、p型の基板21の上に図示のようにn+層
を形成し、ソース電極22とドレイン電極23を設け、
ソースとドレインの間にゲート電極が設けられた通常の
構造である。ゲート電極はコントロールゲート27とフ
ローティングゲート25を含み、これらは絶縁膜で囲ま
れている。
The structure of this EPROM semiconductor nonvolatile memory element is, for example, in the case of an n-channel EPROM, as shown in the figure, an n + layer is formed on a p-type substrate 21 as shown in the figure, and a source electrode 22 and The drain electrode 23 is provided,
This is a normal structure in which a gate electrode is provided between the source and the drain. The gate electrode includes a control gate 27 and a floating gate 25, which are surrounded by an insulating film.

【0012】EPROM(erasable PROM)は、通
常のメモリ素子として使われる場合には、コントロール
ゲートはワード線に接続され、ドレインはビット線に接
続される。EPROMセルに情報を書き込むには、コン
トロールゲート27とドレイン23に高電圧を加えてセ
ルに電流を流す。
When an EPROM (erasable PROM) is used as an ordinary memory device, a control gate is connected to a word line and a drain is connected to a bit line. To write information to the EPROM cell, a high voltage is applied to the control gate 27 and the drain 23 and a current is passed through the cell.

【0013】セルを流れる電子の一部がドレイン近傍の
高電界により加速されてエネルギーを得て、ゲート絶縁
膜のエネルギー障壁を越えてフローティングゲート25
に注入される。フローティングゲートは他の回路部分と
接続されていないので、ここに電荷を半永久的に蓄える
ことができる。
A part of the electrons flowing in the cell is accelerated by a high electric field in the vicinity of the drain to obtain energy, and the energy exceeds the energy barrier of the gate insulating film.
Is injected into. Since the floating gate is not connected to other circuit parts, the charge can be stored here semipermanently.

【0014】セルから情報を読み出すには下記のように
して行う。即ち、ワード線とビット線でセルを選択し、
電流を流す。この時、フローティングゲートに蓄えられ
た電荷により、セルトランジスタの閾値が変化し、従っ
て選択されたセルに流れる電流が情報によって変化する
ので、この電流を検出・増幅することで情報が外部に読
み出される。セルの内容を消去するには、セルに紫外線
を照射する。
Information is read from the cell as follows. That is, select a cell with a word line and a bit line,
Apply current. At this time, the threshold value of the cell transistor changes due to the electric charge stored in the floating gate, and therefore the current flowing through the selected cell changes according to the information. Therefore, the information is read out by detecting and amplifying this current. . To erase the contents of the cell, the cell is exposed to UV light.

【0015】本発明の一実施の形態においては、このE
PROMを記憶素子として用い、フローティング・ゲー
トと呼ばれる導電性電極25が第1、及び第2の2つの
ゲート絶縁膜24,26によって囲まれ、電気的に絶縁
された構造となっているために、そこに電荷を注入し、
その記憶素子の閾値を変化させることにより行う。
In one embodiment of the present invention, this E
Since the PROM is used as a memory element and the conductive electrode 25 called a floating gate is surrounded by the first and second two gate insulating films 24 and 26 and is electrically insulated, Inject charge into it,
This is performed by changing the threshold value of the storage element.

【0016】この方法で電荷を蓄積させた場合、フロー
ティング・ゲートを完全に絶縁することが不可能である
ことに起因して、フローティング・ゲートに注入された
電荷は、時間の経過とともにフローティング・ゲート外
に放出し、このため、閾値も第3図に示すように、時間
の経過とともに変化して記憶された値は徐々に失われ、
記憶劣化が生じる。
When the charge is stored in this way, the charge injected into the floating gate will be over time due to the inability to completely insulate the floating gate. As a result, the threshold value also changes over time and the stored value is gradually lost, as shown in FIG.
Memory deterioration occurs.

【0017】この記憶劣化の特性は、外部からのエネル
ギー供給が無いことによって影響を受けるものではない
から、この記憶劣化に伴う上記セルの閾値変化は再現性
が良い。それゆえ、この閾値の変化を随時読み取ること
により、経過時間を知ることができる。
Since the characteristic of this memory deterioration is not affected by the absence of energy supply from the outside, the threshold change of the cell due to this memory deterioration has good reproducibility. Therefore, the elapsed time can be known by reading the change in the threshold value at any time.

【0018】以上、EPROM半導体不揮発性記憶素子
を例にとって、本願発明の原理を説明したが、経時記憶
劣化特性は、基本的に全ての記憶素子に存在するもので
あり、他の記憶素子についても同様な考え方により、経
過時間の測定が可能である。
The principle of the present invention has been described above by taking the EPROM semiconductor nonvolatile memory element as an example. However, the deterioration characteristic over time of memory is basically present in all memory elements, and other memory elements also. With the same idea, the elapsed time can be measured.

【0019】図1は、本発明の時刻表示装置のシステム
構成図を示す。このシステム構成によれば、電源等の外
部から供給されるエネルギーを途中で断っても、その
後、エネルギーの供給を再び開始することによって、正
しい時刻の表示が可能になる。
FIG. 1 shows a system configuration diagram of the time display device of the present invention. According to this system configuration, even if the energy supplied from the outside such as the power source is cut off in the middle, the correct time can be displayed by restarting the energy supply.

【0020】以下その説明を記憶素子としてEPROM
半導体不揮発性記憶素子を用いた場合を例として説明す
る。
EPROM will be used as a memory element in the following description.
A case where a semiconductor nonvolatile memory element is used will be described as an example.

【0021】通常の使用状態において、時刻表示装置に
電源が入っている状態においては、従来の通常型時計3
を参照して、時刻を表示装置7に表示している。この状
態から何かの原因で電源が遮断された時には、電源遮断
通報回路1から通報信号が発せられ、EPROM素子書
込回路2を起動して、EPROM素子4に書込を行う。
即ち、閾値を或値に設定する。
In the normal use state, when the time display device is powered on, the conventional normal timepiece 3
, The time is displayed on the display device 7. When the power is cut off for some reason from this state, the power cutoff notification circuit 1 issues a notification signal to activate the EPROM element writing circuit 2 to write to the EPROM element 4.
That is, the threshold is set to a certain value.

【0022】それと同時に、時刻記憶部8は上記電源遮
断通報回路1からの通報を受けて、その時の現在時刻を
記憶する。この状態で時間が経過し、その後、故障、電
池交換、その他の原因が解消された時、再び電源を投入
する。
At the same time, the time storage unit 8 receives the notification from the power cutoff notification circuit 1 and stores the current time at that time. After a lapse of time in this state, and thereafter, when the failure, battery replacement, or other cause is eliminated, the power is turned on again.

【0023】電源を再投入すると、読出し回路5はEP
ROM素子4の閾値を読み出し、現時刻算出回路6に送
る。現時刻算出回路は、読出し回路5から送られて来た
閾値と先の書込の時の閾値とを比較し、電源遮断時から
の経過時間を計算し、これと時刻記憶部8に記憶されて
いる電源遮断時の時刻に基いて現時刻を算出する。
When the power source is turned on again, the read circuit 5 is set to EP
The threshold value of the ROM element 4 is read and sent to the current time calculation circuit 6. The current time calculation circuit compares the threshold value sent from the read circuit 5 with the threshold value at the time of the previous writing, calculates the elapsed time from the power-off time, and stores it in the time storage unit 8. The current time is calculated based on the time when the power is turned off.

【0024】算出した時刻は通常型時計3に送り、時計
3を現時刻に設定する。これにより、電源再投入後も正
しい時刻の表示が可能となる。
The calculated time is sent to the normal timepiece 3 and the timepiece 3 is set to the current time. As a result, the correct time can be displayed even after the power is turned on again.

【0025】図3は、EPROM素子の閾値電圧の経時
記憶劣化特性を示したものである。この特性は、基本的
には、EPROM素子の第1,第2ゲート絶縁膜の材料
及び膜厚で決まる。図3には2つの場合についての経時
記憶劣化特性を示した。
FIG. 3 shows the deterioration characteristics with time of the threshold voltage of the EPROM element. This characteristic is basically determined by the material and film thickness of the first and second gate insulating films of the EPROM element. FIG. 3 shows the deterioration characteristics over time of the two cases.

【0026】その第1は、第1ゲート絶縁膜の材料が酸
化膜であり、膜厚は30nmである。第2ゲート絶縁膜
は材料が酸化膜であって、膜厚が30nm以上の場合で
あり、同図においては(イ)で示してある。
First, the material of the first gate insulating film is an oxide film, and the film thickness is 30 nm. The material of the second gate insulating film is an oxide film, and the film thickness is 30 nm or more, which is indicated by (a) in the figure.

【0027】第2は、第1ゲート絶縁膜の材料が酸化膜
であり、膜厚が10nmで、第2ゲート絶縁膜について
は、材料が酸化膜であり、膜厚が20nm以上の場合で
あり、同図においては(ロ)で示してある。
Secondly, the material of the first gate insulating film is an oxide film having a film thickness of 10 nm, and the material of the second gate insulating film is an oxide film having a film thickness of 20 nm or more. , (B) in the figure.

【0028】上記第1の場合には、1000日で0.5
Vの劣化特性が見られ、数年オーダーの経過時間の測定
が可能である。また、上記第2の場合には、1日で0.
5Vの劣化特性が見られ、数日オーダーの経過時間の測
定が可能である。
In the first case, the value is 0.5 in 1000 days.
The deterioration characteristic of V is observed, and the elapsed time of several years can be measured. Further, in the second case, the value of 0.
A deterioration characteristic of 5 V is seen, and it is possible to measure the elapsed time on the order of several days.

【0029】[0029]

【発明の効果】本発明の時刻表示装置によれば、電源遮
断により電気的エネルギー等のエネルギーの供給がなく
ても、その後電源を再投入した時点で正しい経過時間測
定が可能である。
According to the time display device of the present invention, even if energy such as electrical energy is not supplied by shutting off the power, the elapsed time can be correctly measured when the power is turned on again.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の時刻表示装置の一実施の形態のシステ
ム構成図である。
FIG. 1 is a system configuration diagram of an embodiment of a time display device of the invention.

【図2】本発明に適用される経時時間記憶素子の一例を
示す素子模式図である。
FIG. 2 is an element schematic diagram showing an example of an elapsed time storage element applied to the present invention.

【図3】素子の経過時間に対する閾値の変化を示す特性
図である。
FIG. 3 is a characteristic diagram showing a change in threshold value with respect to elapsed time of an element.

【符号の説明】[Explanation of symbols]

1 電源遮断通報回路 2 EPROM素子書込回路 3 通常型時計 4 EPROM素子 5 EPROM素子読出回路 6 時刻算出回路 7 表示装置 8 時刻記憶部 1 Power-off notification circuit 2 EPROM element writing circuit 3 Normal type clock 4 EPROM element 5 EPROM element reading circuit 6 Time calculation circuit 7 Display device 8 Time storage unit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 表示装置を備えた時計装置と、 電源遮断時に上記時計装置の時刻を記憶する時刻記憶手
段と、 書込み回路及び読出し回路を備え書込み時からの時間の
経過を記憶する経過時間記憶素子と、 電源が切れた時にそれを検出して、上記書込み回路に通
報する電源遮断通報回路と、 電源再投入時に上記記憶素子の記憶状態を読み出し、読
み出した記憶内容に基いて現在の時刻を算出して、上記
時刻記憶手段に供給するとともに、時計装置を起動して
算出した現時刻を設定する現時刻算出回路と、を備えた
時刻表示装置。
1. A timepiece device provided with a display device, a time storage means for storing the time of the timepiece device when the power is cut off, and an elapsed time memory provided with a writing circuit and a reading circuit for storing the passage of time from the time of writing. The device, the power cutoff notification circuit that detects it when the power is turned off and notifies the writing circuit, and the storage state of the storage device when the power is turned on again, and reads the current time based on the read contents. And a current time calculation circuit which sets the current time calculated by supplying the time to the time storage means and starting the timepiece device.
【請求項2】 請求項1に記載の時刻表示装置におい
て、前記経過時間記憶素子が、経時記憶劣化特性を有
し、前記現時刻算出回路が該劣化特性に基いて現在の時
間を算出するようにした時刻表示装置。
2. The time display device according to claim 1, wherein the elapsed time storage element has a aging memory deterioration characteristic, and the current time calculation circuit calculates a current time based on the deterioration characteristic. Time display device.
【請求項3】 請求項1に記載の時刻表示装置におい
て、前記経過時間記憶素子がEPROM又はEEPRO
M半導体不揮発性記憶素子であって、経時記憶劣化特性
が閾値変化である時刻表示装置。
3. The time display device according to claim 1, wherein the elapsed time storage element is an EPROM or EEPRO.
A time display device, which is an M semiconductor nonvolatile storage element, and whose memory deterioration characteristic over time is a threshold change.
JP28525895A 1995-11-01 1995-11-01 Time indicator Pending JPH09127271A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28525895A JPH09127271A (en) 1995-11-01 1995-11-01 Time indicator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28525895A JPH09127271A (en) 1995-11-01 1995-11-01 Time indicator

Publications (1)

Publication Number Publication Date
JPH09127271A true JPH09127271A (en) 1997-05-16

Family

ID=17689176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28525895A Pending JPH09127271A (en) 1995-11-01 1995-11-01 Time indicator

Country Status (1)

Country Link
JP (1) JPH09127271A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172404A (en) * 2002-11-20 2004-06-17 Toshiba Corp Semiconductor integrated circuit
EP1564887A1 (en) * 2002-07-08 2005-08-17 Kabushiki Kaisha Toshiba Time limit function utilization apparatus
JPWO2004077446A1 (en) * 2003-02-27 2006-06-08 富士通株式会社 Nonvolatile semiconductor memory device
KR100641664B1 (en) * 2000-10-31 2006-11-03 인터내셔널 비지네스 머신즈 코포레이션 Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices
US7343263B2 (en) 2005-10-12 2008-03-11 Kabushiki Kaisha Toshiba Electronic timer and system LSI
US7630941B2 (en) 2000-10-31 2009-12-08 International Business Machines Corporation Performing horological functions in commercial transactions using time cells
JP2009544963A (en) * 2006-07-27 2009-12-17 エス テ マイクロエレクトロニクス エス アー Programming charge hold circuits for time measurement
JP2009544961A (en) * 2006-07-27 2009-12-17 エス テ マイクロエレクトロニクス エス アー Charge retention circuit for time measurement
JP2009544962A (en) * 2006-07-27 2009-12-17 エス テ マイクロエレクトロニクス エス アー Circuit to read charge holding elements for time measurement

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173882B2 (en) 2000-10-31 2007-02-06 International Business Machines Corporation Methods and systems for performing horological functions using time cells
US11176551B2 (en) 2000-10-31 2021-11-16 International Business Machines Corporation Horological functions in commercial transactions using time cells
US10056392B2 (en) 2000-10-31 2018-08-21 International Business Machines Corporation Performing horological functions in commercial transactions using time cells
US7630941B2 (en) 2000-10-31 2009-12-08 International Business Machines Corporation Performing horological functions in commercial transactions using time cells
KR100641664B1 (en) * 2000-10-31 2006-11-03 인터내셔널 비지네스 머신즈 코포레이션 Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices
US7248034B2 (en) 2002-07-08 2007-07-24 Kabushiki Kaisha Toshiba Time limit function utilization apparatus
US7208933B2 (en) 2002-07-08 2007-04-24 Kabushiki Kaisha Toshiba Time limit function utilization apparatus
US7224157B2 (en) 2002-07-08 2007-05-29 Kabushiki Kaisha Toshiba Time limit function utilization apparatus
US7075284B2 (en) 2002-07-08 2006-07-11 Kabushiki Kaisha Toshiba Time limit function utilization
EP1564887A1 (en) * 2002-07-08 2005-08-17 Kabushiki Kaisha Toshiba Time limit function utilization apparatus
JP2004172404A (en) * 2002-11-20 2004-06-17 Toshiba Corp Semiconductor integrated circuit
JPWO2004077446A1 (en) * 2003-02-27 2006-06-08 富士通株式会社 Nonvolatile semiconductor memory device
US7343263B2 (en) 2005-10-12 2008-03-11 Kabushiki Kaisha Toshiba Electronic timer and system LSI
US7774162B2 (en) 2005-10-12 2010-08-10 Kabushiki Kaisha Toshiba Electronic timer and system LSI
JP2009544963A (en) * 2006-07-27 2009-12-17 エス テ マイクロエレクトロニクス エス アー Programming charge hold circuits for time measurement
JP2009544961A (en) * 2006-07-27 2009-12-17 エス テ マイクロエレクトロニクス エス アー Charge retention circuit for time measurement
JP2009544962A (en) * 2006-07-27 2009-12-17 エス テ マイクロエレクトロニクス エス アー Circuit to read charge holding elements for time measurement

Similar Documents

Publication Publication Date Title
US4799195A (en) Semiconductor memory device with a sense amplifier
JPH0777078B2 (en) Non-volatile semiconductor memory
JPH09127271A (en) Time indicator
TW201209826A (en) Memory device and semiconductor device
JPH07202035A (en) Nonvolatile semiconductor storage device
JPH0738274B2 (en) Nonvolatile semiconductor memory system
JPH0772996B2 (en) Non-volatile semiconductor memory
US7774162B2 (en) Electronic timer and system LSI
TWI246692B (en) Power supply with power saving in a display system
JP2002208286A (en) Non-volatile semiconductor memory
JP2796268B2 (en) Data protection circuit for nonvolatile memory device
JPH117783A (en) Semiconductor integrated circuit device
JP4421364B2 (en) Semiconductor device
JPH05326981A (en) Non-volatile semiconductor storage device
RU2189083C2 (en) Method and device for automatic evaluation of required high voltage for programming/erasing electrically erasable programmable semiconductor read-only memory
JP3409404B2 (en) Flash memory
KR100347530B1 (en) Method of erasing a flash memory cell
JPH1116387A (en) Redundancy circuit
JPH0345409B2 (en)
JP2009021441A (en) Electronic apparatus
KR20010018711A (en) Nor-flash memory apparatus and control method for programming thereof
JPH05266680A (en) Nonvolatile semiconductor storage device
KR100508423B1 (en) Recovery circuit of flash memory cell
JPH03152800A (en) Rewritable device nonvolatile semiconductor memory
KR100207452B1 (en) The programming method of nand type eeprom