JPH09115979A - 試験用半導体装置の評価方法 - Google Patents
試験用半導体装置の評価方法Info
- Publication number
- JPH09115979A JPH09115979A JP7265777A JP26577795A JPH09115979A JP H09115979 A JPH09115979 A JP H09115979A JP 7265777 A JP7265777 A JP 7265777A JP 26577795 A JP26577795 A JP 26577795A JP H09115979 A JPH09115979 A JP H09115979A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- wiring
- wire
- short
- teg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 試験用半導体装置に形成される配線の良否を
評価するための評価方法に関し、特に配線の断線箇所ま
たは短絡箇所を特定することができる試験用半導体装置
の評価方法を提供することを課題とする。 【解決手段】 少なくとも２本以上の配線を並列に形成
した試験用半導体装置の評価方法であって、少なくとも
１本の配線を接地した状態で、該接地した配線と隣接す
る配線との間に矩形波パルス電圧を印加し、該パルスが
配線を往復する時間と反射波電圧値を測定することで、
断線または短絡の有無を判別するとともに、断線箇所ま
たは短絡箇所を特定することを特徴とする。
評価するための評価方法に関し、特に配線の断線箇所ま
たは短絡箇所を特定することができる試験用半導体装置
の評価方法を提供することを課題とする。 【解決手段】 少なくとも２本以上の配線を並列に形成
した試験用半導体装置の評価方法であって、少なくとも
１本の配線を接地した状態で、該接地した配線と隣接す
る配線との間に矩形波パルス電圧を印加し、該パルスが
配線を往復する時間と反射波電圧値を測定することで、
断線または短絡の有無を判別するとともに、断線箇所ま
たは短絡箇所を特定することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、試験用半導体装置
の評価方法に関し、特に試験用半導体装置に形成される
配線の良否を評価するための評価方法に関する。
の評価方法に関し、特に試験用半導体装置に形成される
配線の良否を評価するための評価方法に関する。
【０００２】
【従来の技術】試験用半導体装置（以下、ＴＥＧ（test
element group）という）の評価は、例えば、半導体装
置の製造プロセスを開発する場合や、新たな回路設計を
行う場合に行われる。評価を行うには、まず、半導体装
置上に試験用配線パターン（ＴＥＧパターン）を形成
し、その後、ＴＥＧパターンに断線または短絡があるか
否かを検査する。
element group）という）の評価は、例えば、半導体装
置の製造プロセスを開発する場合や、新たな回路設計を
行う場合に行われる。評価を行うには、まず、半導体装
置上に試験用配線パターン（ＴＥＧパターン）を形成
し、その後、ＴＥＧパターンに断線または短絡があるか
否かを検査する。
【０００３】図１６は、従来技術による試験用半導体装
置の評価方法を示す。図１６（Ａ）は、配線中に断線箇
所があるか否かを試験するためのＴＥＧである。電極９
１と電極９１’は、所定の配線パターン９２により接続
されている。両電極９１，９１’間に電圧を印加し、そ
の時電流が流れれば配線９２が断線していないと判断す
ることができる。一方、電流が流れなければ配線９２が
断線していると判断することができる。以上のようにし
て、配線９２に断線箇所があるか否かを試験することが
できる。
置の評価方法を示す。図１６（Ａ）は、配線中に断線箇
所があるか否かを試験するためのＴＥＧである。電極９
１と電極９１’は、所定の配線パターン９２により接続
されている。両電極９１，９１’間に電圧を印加し、そ
の時電流が流れれば配線９２が断線していないと判断す
ることができる。一方、電流が流れなければ配線９２が
断線していると判断することができる。以上のようにし
て、配線９２に断線箇所があるか否かを試験することが
できる。
【０００４】図１６（Ｂ）は、配線中に短絡箇所がある
か否かを試験するためのＴＥＧである。電極９５には、
所定の配線パターン９６が接続されている。電極９５’
には、所定の配線パターン９６’が接続されている。配
線９６と配線９６’は、接触せずに対向配置され、電気
的に絶縁される配線パターンである。
か否かを試験するためのＴＥＧである。電極９５には、
所定の配線パターン９６が接続されている。電極９５’
には、所定の配線パターン９６’が接続されている。配
線９６と配線９６’は、接触せずに対向配置され、電気
的に絶縁される配線パターンである。
【０００５】両電極９５，９５’間に電圧を印加し、電
流が流れなければ配線９６と配線９６’が短絡していな
いと判断することができる。一方、電流が流れれば配線
９６と配線９６’が短絡していると判断することができ
る。以上のようにして、配線９６と配線９６’の間に短
絡箇所があるか否かを試験することができる。
流が流れなければ配線９６と配線９６’が短絡していな
いと判断することができる。一方、電流が流れれば配線
９６と配線９６’が短絡していると判断することができ
る。以上のようにして、配線９６と配線９６’の間に短
絡箇所があるか否かを試験することができる。
【０００６】
【発明が解決しようとする課題】図１６（Ａ）、（Ｂ）
のＴＥＧを用いて試験を行えば、配線に断線または短絡
があるか否かを検査することができる。しかし、断線箇
所または短絡箇所があることを知りえても、その場所を
特定することができない。
のＴＥＧを用いて試験を行えば、配線に断線または短絡
があるか否かを検査することができる。しかし、断線箇
所または短絡箇所があることを知りえても、その場所を
特定することができない。
【０００７】本発明の目的は、配線の断線箇所または短
絡箇所を特定することができる試験用半導体装置の評価
方法を提供することである。
絡箇所を特定することができる試験用半導体装置の評価
方法を提供することである。
【０００８】
【課題を解決するための手段】本発明の試験用半導体装
置の評価方法は、少なくとも２本以上の配線を並列に形
成した試験用半導体装置の評価方法であって、少なくと
も１本の配線を接地した状態で、該接地した配線と隣接
する配線との間に矩形波パルス電圧を印加し、該パルス
が配線を往復する時間と反射波電圧値を測定すること
で、断線または短絡の有無を判別するとともに、断線箇
所または短絡箇所を特定することを特徴とする。
置の評価方法は、少なくとも２本以上の配線を並列に形
成した試験用半導体装置の評価方法であって、少なくと
も１本の配線を接地した状態で、該接地した配線と隣接
する配線との間に矩形波パルス電圧を印加し、該パルス
が配線を往復する時間と反射波電圧値を測定すること
で、断線または短絡の有無を判別するとともに、断線箇
所または短絡箇所を特定することを特徴とする。
【０００９】
【発明の実施の形態】図１は、本発明の実施例による試
験用半導体装置の評価方法を示す。基板は、絶縁層４と
導電層５からなる。導電層５は、接地される。絶縁層４
の表面には、電極１，１’，２，２’，３，３’が形成
される。電極１，１’は、測定用電極である。電極２，
２’，３，３’は、接地電極である。
験用半導体装置の評価方法を示す。基板は、絶縁層４と
導電層５からなる。導電層５は、接地される。絶縁層４
の表面には、電極１，１’，２，２’，３，３’が形成
される。電極１，１’は、測定用電極である。電極２，
２’，３，３’は、接地電極である。
【００１０】電極１，１’間には、所定の導電配線パタ
ーン１１が形成される。電極２，２’間には、所定の接
地線パターン１２が形成され、電極３，３’間には、他
の接地線パターン１３が形成される。３本の線パターン
１１，１２，１３は、並列に形成される。
ーン１１が形成される。電極２，２’間には、所定の接
地線パターン１２が形成され、電極３，３’間には、他
の接地線パターン１３が形成される。３本の線パターン
１１，１２，１３は、並列に形成される。
【００１１】まず、入力パルスＳ１を、外部のパルス発
生装置で生成し、測定用電極１に入力する。その後、電
極１から出力パルスＳ２を取り出して測定する。出力パ
ルスＳ２の波形を解析することにより、配線１１の断
線、または配線１１と配線１２，１３との間の短絡を検
出することができる。その場合は、さらに、断線箇所ま
たは短絡箇所をも特定することができる。詳細は、後に
説明する。
生装置で生成し、測定用電極１に入力する。その後、電
極１から出力パルスＳ２を取り出して測定する。出力パ
ルスＳ２の波形を解析することにより、配線１１の断
線、または配線１１と配線１２，１３との間の短絡を検
出することができる。その場合は、さらに、断線箇所ま
たは短絡箇所をも特定することができる。詳細は、後に
説明する。
【００１２】次に、入力パルスＳ１の入力方法と、出力
パルスＳ２の測定方法を具体的に説明する。図２は、本
実施例による試験用半導体装置の評価を行うための装置
の構成を示す。
パルスＳ２の測定方法を具体的に説明する。図２は、本
実施例による試験用半導体装置の評価を行うための装置
の構成を示す。
【００１３】パルス発生装置２２は、ＴＥＧの測定用電
極１と接地電極３に接続される。そして、入力パルスＳ
１を生成し、ＴＥＧに入力パルスを供給する。超高速オ
シロスコープ２１は、測定用電極１と接地電極３に接続
され、電極１，３の間に現れる電圧波形を表示する。
極１と接地電極３に接続される。そして、入力パルスＳ
１を生成し、ＴＥＧに入力パルスを供給する。超高速オ
シロスコープ２１は、測定用電極１と接地電極３に接続
され、電極１，３の間に現れる電圧波形を表示する。
【００１４】図３は、パルスの反射特性を利用するＴＤ
Ｒ（time domain refractometry ）法を示す。パルス発
生装置２２は、電極１を介して、配線１１に入力パルス
Ｓ１を供給する。配線１１に障害点ＢＰ（例えば、断線
箇所または隣接配線との短絡箇所）があると、インピー
ダンス不整合を発生させる。入力パルスＳ１はその障害
点ＢＰで反射し、反射パルスＳ２が生ずる。反射パルス
Ｓ２は、配線１１を通じて、パルス発生装置２２側へ戻
る。ただし、障害点がない場合には、配線１１の終端で
ある電極１’（図１）で反射する。
Ｒ（time domain refractometry ）法を示す。パルス発
生装置２２は、電極１を介して、配線１１に入力パルス
Ｓ１を供給する。配線１１に障害点ＢＰ（例えば、断線
箇所または隣接配線との短絡箇所）があると、インピー
ダンス不整合を発生させる。入力パルスＳ１はその障害
点ＢＰで反射し、反射パルスＳ２が生ずる。反射パルス
Ｓ２は、配線１１を通じて、パルス発生装置２２側へ戻
る。ただし、障害点がない場合には、配線１１の終端で
ある電極１’（図１）で反射する。
【００１５】反射パルスＳ２の電圧波形をオシロスコー
プ２１で観察することにより、配線１１が良品か不良品
かを調べることができる。不良品の場合には、さらに、
配線１１が断線または短絡のいずれであるのかを判別す
ることができる。
プ２１で観察することにより、配線１１が良品か不良品
かを調べることができる。不良品の場合には、さらに、
配線１１が断線または短絡のいずれであるのかを判別す
ることができる。
【００１６】入力パルスＳ１が電極１と障害点ＢＰを往
復する時間を計測することにより、配線１１中の障害点
ＢＰの位置を特定することができる。つまり、配線１１
の断線箇所または短絡箇所を特定することができる。
復する時間を計測することにより、配線１１中の障害点
ＢＰの位置を特定することができる。つまり、配線１１
の断線箇所または短絡箇所を特定することができる。
【００１７】次に、障害点が断線であるときと、短絡で
あるときに分けて説明する。配線１１を、伝送線路とし
て考えた場合、線路オープンの状態と線路ショートの状
態が考えられる。配線１１が断線したときには、線路オ
ープンの状態であり、配線１１が短絡したときには、線
路ショートの状態である。
あるときに分けて説明する。配線１１を、伝送線路とし
て考えた場合、線路オープンの状態と線路ショートの状
態が考えられる。配線１１が断線したときには、線路オ
ープンの状態であり、配線１１が短絡したときには、線
路ショートの状態である。
【００１８】図４は、線路オープン（断線）の状態を示
す。図４（Ａ）は、線路オープンの伝送線路である。伝
送線路１１は、電極１と障害点（断線箇所）１’を結ぶ
線路である。端子２，２’は、接地端子である。伝送線
路１１は、接地に対してオープンの状態である。
す。図４（Ａ）は、線路オープンの伝送線路である。伝
送線路１１は、電極１と障害点（断線箇所）１’を結ぶ
線路である。端子２，２’は、接地端子である。伝送線
路１１は、接地に対してオープンの状態である。
【００１９】図４（Ｂ）は、図４（Ａ）に示す伝送線路
の等価回路である。インダクタンスＬ0 は、線路１１の
単位長さ当たりのインダクタンスであり、伝送線路内で
直列に接続される。キャパシタンスＣ0 は、伝送線路の
単位長さ当たりの静電容量であり、伝送線路内で並列に
接続される。
の等価回路である。インダクタンスＬ0 は、線路１１の
単位長さ当たりのインダクタンスであり、伝送線路内で
直列に接続される。キャパシタンスＣ0 は、伝送線路の
単位長さ当たりの静電容量であり、伝送線路内で並列に
接続される。
【００２０】図５は、線路ショート（短絡）の状態を示
す。図５（Ａ）は、線路ショートの伝送線路である。伝
送線路は、障害点１’と接地端子２’の間で、ショート
している。
す。図５（Ａ）は、線路ショートの伝送線路である。伝
送線路は、障害点１’と接地端子２’の間で、ショート
している。
【００２１】図５（Ｂ）は、図５（Ａ）に示す伝送線路
の等価回路である。インダクタンスＬ0 は直列に接続さ
れ、キャパシタンスＣ0 は並列に接続される。端子１’
と接地端子２’の間には、小さな抵抗Ｒ0 が接続されて
いるとして表すことができる。
の等価回路である。インダクタンスＬ0 は直列に接続さ
れ、キャパシタンスＣ0 は並列に接続される。端子１’
と接地端子２’の間には、小さな抵抗Ｒ0 が接続されて
いるとして表すことができる。
【００２２】図６は、配線に障害点がない場合の入力パ
ルスＳ１と出力パルスＳ２の電圧波形である。障害点が
ない場合、図１に示すＴＥＧの配線は、線路オープンの
状態である。
ルスＳ１と出力パルスＳ２の電圧波形である。障害点が
ない場合、図１に示すＴＥＧの配線は、線路オープンの
状態である。
【００２３】入力パルスＳ１は、瞬時に立ち上がるステ
ップパルスであり、電極１に入力される。出力パルスＳ
２は、入力パルスＳ１の立ち上がりと同時に立ち上が
り、一定のレベルを保つ。時間Ｔ経過後、出力パルスＳ
２は、さらに立ち上がり、時間Ｔの間一定レベルを保
ち、その後立ち下がる。各時間領域をＵ１，Ｕ２，・・
・により表す。Ｕ１では、入力パルスＳ１が出力パルス
として観測される。Ｕ２では、電極１に入力された入力
パルスＳ１が終端電極１’で反射して、電極１に戻って
きた波形が重畳する。
ップパルスであり、電極１に入力される。出力パルスＳ
２は、入力パルスＳ１の立ち上がりと同時に立ち上が
り、一定のレベルを保つ。時間Ｔ経過後、出力パルスＳ
２は、さらに立ち上がり、時間Ｔの間一定レベルを保
ち、その後立ち下がる。各時間領域をＵ１，Ｕ２，・・
・により表す。Ｕ１では、入力パルスＳ１が出力パルス
として観測される。Ｕ２では、電極１に入力された入力
パルスＳ１が終端電極１’で反射して、電極１に戻って
きた波形が重畳する。
【００２４】つまり、Ｕ２では、１回目の反射パルスが
現れる。その後は、図示しないが、２回目、３回目、・
・・の反射パルスが順次現れる。Ｕ１の期間Ｔは、パル
スが電極１と電極１’の間を往復する時間である。Ｕ２
の期間Ｔも同じ時間である。
現れる。その後は、図示しないが、２回目、３回目、・
・・の反射パルスが順次現れる。Ｕ１の期間Ｔは、パル
スが電極１と電極１’の間を往復する時間である。Ｕ２
の期間Ｔも同じ時間である。
【００２５】図７は、配線が断線し、障害点が生じた場
合における、入力パルスＳ１と出力パルスＳ２の電圧波
形を示す。ここでは、断線が、配線１１の真ん中の位置
で生じた場合について説明する。
合における、入力パルスＳ１と出力パルスＳ２の電圧波
形を示す。ここでは、断線が、配線１１の真ん中の位置
で生じた場合について説明する。
【００２６】Ｕ１の期間Ｔ／２は、入力した入力パルス
Ｓ１が断線部で反射して戻ってくるまでの往復時間であ
る。この場合は、配線１１の真ん中で断線しているの
で、配線１１に断線がないときの時間Ｔに比べ、半分の
時間Ｔ／２になる。Ｕ２，Ｕ３，Ｕ４，・・・について
も、同様にＴ／２の時間になる。
Ｓ１が断線部で反射して戻ってくるまでの往復時間であ
る。この場合は、配線１１の真ん中で断線しているの
で、配線１１に断線がないときの時間Ｔに比べ、半分の
時間Ｔ／２になる。Ｕ２，Ｕ３，Ｕ４，・・・について
も、同様にＴ／２の時間になる。
【００２７】出力パルスＳ２において、Ｕ１では入力パ
ルスが現れ、Ｕ２では１回目の反射パルスが現れ、Ｕ３
では２回目の反射パルスが現れ、Ｕ４では３回目の反射
パルスが現れる。回路の終端（障害点）がオープンなの
で、信号は全反射する。
ルスが現れ、Ｕ２では１回目の反射パルスが現れ、Ｕ３
では２回目の反射パルスが現れ、Ｕ４では３回目の反射
パルスが現れる。回路の終端（障害点）がオープンなの
で、信号は全反射する。
【００２８】Ｕ１の波高値は、Ｕ２の波高値より小さ
い。Ｕ２の波高値は、Ｕ３の波高値より大きい。Ｕ３の
波高値は、Ｕ４の波高値より小さい。つまり、波高値
は、反射を繰り返す毎に、大きくなったり小さくなった
りを繰り返す。反射パルスは、次第に減衰して行くの
で、出力パルスもやがて所定のレベルに収束する。
い。Ｕ２の波高値は、Ｕ３の波高値より大きい。Ｕ３の
波高値は、Ｕ４の波高値より小さい。つまり、波高値
は、反射を繰り返す毎に、大きくなったり小さくなった
りを繰り返す。反射パルスは、次第に減衰して行くの
で、出力パルスもやがて所定のレベルに収束する。
【００２９】図８は、配線が短絡し、障害点が生じた場
合における、入力パルスＳ１と出力パルスＳ２の電圧波
形を示す。ここでは、短絡が配線１１の真ん中の位置で
生じた場合について説明する。
合における、入力パルスＳ１と出力パルスＳ２の電圧波
形を示す。ここでは、短絡が配線１１の真ん中の位置で
生じた場合について説明する。
【００３０】Ｕ１の期間Ｔ／２は、入力した入力パルス
Ｓ１が短絡部で反射して戻ってくるまでの往復時間であ
る。Ｕ２，Ｕ３，Ｕ４，・・・も、同様にＴ／２の時間
である。
Ｓ１が短絡部で反射して戻ってくるまでの往復時間であ
る。Ｕ２，Ｕ３，Ｕ４，・・・も、同様にＴ／２の時間
である。
【００３１】出力パルスＳ２において、Ｕ１では入力パ
ルスが現れる。Ｕ２では１回目の反射パルス、Ｕ３では
２回目の反射パルス、Ｕ４では３回目の反射パルスが現
れる。回路の終端（障害点）がショートなので、信号は
反射せず吸収される。出力パルスＳ２は、入力パルスの
立ち上がりと同時に立ち上がり、一定のレベルを保つ。
そして、立ち上がり後、時間Ｔ／２経過毎に立ち下がる
階段状の波形形状を形成する。
ルスが現れる。Ｕ２では１回目の反射パルス、Ｕ３では
２回目の反射パルス、Ｕ４では３回目の反射パルスが現
れる。回路の終端（障害点）がショートなので、信号は
反射せず吸収される。出力パルスＳ２は、入力パルスの
立ち上がりと同時に立ち上がり、一定のレベルを保つ。
そして、立ち上がり後、時間Ｔ／２経過毎に立ち下がる
階段状の波形形状を形成する。
【００３２】以上のように、断線時の出力パルス波形
（図７）と、短絡時の出力パルス波形（図８）とは、異
なる。出力パルス波形を解析すれば、配線が断線してい
るのかまたは短絡しているのかを知ることができる。
（図７）と、短絡時の出力パルス波形（図８）とは、異
なる。出力パルス波形を解析すれば、配線が断線してい
るのかまたは短絡しているのかを知ることができる。
【００３３】障害の種類（断線または短絡）を見分ける
には、出力パルスＳ２において、Ｕ１における波高値と
Ｕ２における波高値を比較する。Ｕ２における波高値
が、Ｕ１の波高値より大きいときには（図７）、断線で
あると判断することができる。Ｕ２における波高値がＵ
１の波高値より小さいときには（図８）、短絡であると
判断することができる。
には、出力パルスＳ２において、Ｕ１における波高値と
Ｕ２における波高値を比較する。Ｕ２における波高値
が、Ｕ１の波高値より大きいときには（図７）、断線で
あると判断することができる。Ｕ２における波高値がＵ
１の波高値より小さいときには（図８）、短絡であると
判断することができる。
【００３４】次に、障害点の有無の判断方法を説明す
る。同じ入力パルスＳ１を入力した場合であっても、配
線に障害点がないときの出力パルス（図６）と、障害点
があるときの出力パルス（図７、図８）は、異なる。
る。同じ入力パルスＳ１を入力した場合であっても、配
線に障害点がないときの出力パルス（図６）と、障害点
があるときの出力パルス（図７、図８）は、異なる。
【００３５】Ｕ１の期間がＴであれば（図６）、障害点
がないと判断することができる。時間Ｔは、障害点がな
い場合のパルスの往復時間である。一方、Ｕ１の期間が
Ｔよりも短ければ（図７、図８）、障害点があると判断
することができる。障害点がある場合は、障害点の種類
にかかわりなく、Ｕ１の期間はＴより短くなる。
がないと判断することができる。時間Ｔは、障害点がな
い場合のパルスの往復時間である。一方、Ｕ１の期間が
Ｔよりも短ければ（図７、図８）、障害点があると判断
することができる。障害点がある場合は、障害点の種類
にかかわりなく、Ｕ１の期間はＴより短くなる。
【００３６】次に、障害点の位置を特定する方法を説明
する。Ｕ１の期間は、障害点の位置に応じて変化する。
障害点がないとき、Ｕ１の期間はＴである（図６）。障
害点が配線１１の真ん中にあるとき、Ｕ１の期間はＴ／
２である（図７、図８）。
する。Ｕ１の期間は、障害点の位置に応じて変化する。
障害点がないとき、Ｕ１の期間はＴである（図６）。障
害点が配線１１の真ん中にあるとき、Ｕ１の期間はＴ／
２である（図７、図８）。
【００３７】Ｕ１の期間は、パルスが配線を往復する時
間である。ここで、Ｕ１の期間の観測値をｔd とする。
ｔd は、パルスが往復するのに要する時間である。片道
経路の時間は、ｔd ／２である。
間である。ここで、Ｕ１の期間の観測値をｔd とする。
ｔd は、パルスが往復するのに要する時間である。片道
経路の時間は、ｔd ／２である。
【００３８】入力パルスを供給すると、電界および磁界
が生ずる。その結果、電磁波が生ずる。パルスは、電磁
波の伝搬速度で進む。電磁波は、真空中を高速ｃ＝３×
１０ 8 ｍ／ｓで進む。したがって、電磁波が時間ｔd ／
２の間に真空中を進む距離ＬＬ0 は、次式で表すことが
できる。
が生ずる。その結果、電磁波が生ずる。パルスは、電磁
波の伝搬速度で進む。電磁波は、真空中を高速ｃ＝３×
１０ 8 ｍ／ｓで進む。したがって、電磁波が時間ｔd ／
２の間に真空中を進む距離ＬＬ0 は、次式で表すことが
できる。
【００３９】ＬＬ0 ＝（ｔd ／２）×ｃ 以上は、真空中での話である。伝送線路の場合は、以下
のようになる。伝送線路を構成する誘電体の比誘電率が
εr であるとき、電磁波の伝搬速度は、真空中に比べ、
１／εr 1/2 倍になる。したがって、パルスが進む片道
実効距離ＬＬは、次式のようになる。
のようになる。伝送線路を構成する誘電体の比誘電率が
εr であるとき、電磁波の伝搬速度は、真空中に比べ、
１／εr 1/2 倍になる。したがって、パルスが進む片道
実効距離ＬＬは、次式のようになる。
【００４０】 ＬＬ＝ＬＬ0 ×（１／εr 1/2 ） ＝（ｔd ／２）×ｃ×（１／εr 1/2 ） ・・・（１） 距離ＬＬは、伝送線路の長さである。ただし、伝送線路
に障害点があるときには、障害点までの距離である。Ｕ
１の時間ｔd を測定すれば、上式を用いて、障害点まで
の距離ＬＬを求めることができるので、障害点の位置を
特定することができる。
に障害点があるときには、障害点までの距離である。Ｕ
１の時間ｔd を測定すれば、上式を用いて、障害点まで
の距離ＬＬを求めることができるので、障害点の位置を
特定することができる。
【００４１】なお、以上は、Ｕ１の時間を測定すること
により、障害点の有無や障害点の位置を特定する例を述
べたが、Ｕ１の代わりに、Ｕ２またはＵ３等における時
間を測定してもよい。Ｕ２、Ｕ３等の各時間を測定した
場合には、上記と同様の方法を用いることができる。Ｕ
１＋Ｕ２等の累計時間を測定した場合には、反射回数で
除算する必要がある。また、入力パルスは、ステップパ
ルスの代わりにインパルスを用いてもよい。
により、障害点の有無や障害点の位置を特定する例を述
べたが、Ｕ１の代わりに、Ｕ２またはＵ３等における時
間を測定してもよい。Ｕ２、Ｕ３等の各時間を測定した
場合には、上記と同様の方法を用いることができる。Ｕ
１＋Ｕ２等の累計時間を測定した場合には、反射回数で
除算する必要がある。また、入力パルスは、ステップパ
ルスの代わりにインパルスを用いてもよい。
【００４２】以上は、図１に示すＴＥＧを用いて、半導
体装置を評価する方法について説明したが、他のＴＥＧ
を用いることもできる。次に、他のＴＥＧパターンの例
を示す。
体装置を評価する方法について説明したが、他のＴＥＧ
を用いることもできる。次に、他のＴＥＧパターンの例
を示す。
【００４３】図９は、他のＴＥＧ構造の例を示す。図９
（Ａ）は、ＴＥＧの斜視図であり、図９（Ｂ）は、Ａ１
−Ａ１’における断面図である。板状の絶縁体３３の上
に２本の導電配線３２，３２が、所定のパターンで並列
に形成されている。２本の配線３２，３２のそれぞれの
両端には、電極３１，３１’がそれぞれ形成される。
（Ａ）は、ＴＥＧの斜視図であり、図９（Ｂ）は、Ａ１
−Ａ１’における断面図である。板状の絶縁体３３の上
に２本の導電配線３２，３２が、所定のパターンで並列
に形成されている。２本の配線３２，３２のそれぞれの
両端には、電極３１，３１’がそれぞれ形成される。
【００４４】図１０は、他のＴＥＧ構造の例を示す。図
１０（Ａ）は、ＴＥＧの斜視図であり、図１０（Ｂ）は
Ａ２−Ａ２’における断面図である。このＴＥＧは、図
９（Ａ）、（Ｂ）に示したＴＥＧに導電体３４を付加し
たものである。絶縁体３３には、上面に配線３２が形成
され、下面一面に導電体３４が形成される。
１０（Ａ）は、ＴＥＧの斜視図であり、図１０（Ｂ）は
Ａ２−Ａ２’における断面図である。このＴＥＧは、図
９（Ａ）、（Ｂ）に示したＴＥＧに導電体３４を付加し
たものである。絶縁体３３には、上面に配線３２が形成
され、下面一面に導電体３４が形成される。
【００４５】図１１（Ａ）〜（Ｃ）は、他のＴＥＧ構造
の例を示す断面図である。図１１（Ａ）は、図１０
（Ａ）、（Ｂ）に示したＴＥＧにおいて、配線３２の上
にさらに板状の絶縁体３５と導電体３６を形成したＴＥ
Ｇである。
の例を示す断面図である。図１１（Ａ）は、図１０
（Ａ）、（Ｂ）に示したＴＥＧにおいて、配線３２の上
にさらに板状の絶縁体３５と導電体３６を形成したＴＥ
Ｇである。
【００４６】図１１（Ｂ）は、図１１（Ａ）に示したＴ
ＥＧにおいて、導電体３６の上にさらに絶縁体３７を形
成し、該絶縁体３７の上に所定のパターンの２本の導電
配線３８，３８を形成したＴＥＧである。以上の積層構
造を繰り返し形成することができる。
ＥＧにおいて、導電体３６の上にさらに絶縁体３７を形
成し、該絶縁体３７の上に所定のパターンの２本の導電
配線３８，３８を形成したＴＥＧである。以上の積層構
造を繰り返し形成することができる。
【００４７】図１１（Ｃ）は、板状の絶縁体３３の一面
に２本の導電配線パターン３２，３２を形成し、他面に
他の２本の導電配線パターン３９，３９を形成したＴＥ
Ｇである。
に２本の導電配線パターン３２，３２を形成し、他面に
他の２本の導電配線パターン３９，３９を形成したＴＥ
Ｇである。
【００４８】図１２は、他のＴＥＧ構造の例を示す。図
１２（Ａ）は、ＴＥＧの斜視図であり、図１２（Ｂ）
は、Ａ３−Ａ３’における断面図である。板状の絶縁体
４３の上に例えば５本の導電配線４２が並列に形成され
る。各配線４２の両端には、電極４１，４１’がそれぞ
れ形成される。
１２（Ａ）は、ＴＥＧの斜視図であり、図１２（Ｂ）
は、Ａ３−Ａ３’における断面図である。板状の絶縁体
４３の上に例えば５本の導電配線４２が並列に形成され
る。各配線４２の両端には、電極４１，４１’がそれぞ
れ形成される。
【００４９】図１３は、他のＴＥＧ構造の例を示す。図
１３（Ａ）は、ＴＥＧの斜視図であり、図１３（Ｂ）は
Ａ４−Ａ４’における断面図である。このＴＥＧは、図
１２（Ａ）、（Ｂ）のＴＥＧに導電体４４を付加したも
のである。絶縁体４３には、上面に配線４２が形成さ
れ、下面一面に導電体４４が形成される。
１３（Ａ）は、ＴＥＧの斜視図であり、図１３（Ｂ）は
Ａ４−Ａ４’における断面図である。このＴＥＧは、図
１２（Ａ）、（Ｂ）のＴＥＧに導電体４４を付加したも
のである。絶縁体４３には、上面に配線４２が形成さ
れ、下面一面に導電体４４が形成される。
【００５０】図１４（Ａ）は、図１３（Ａ）、（Ｂ）に
示したＴＥＧにおいて、配線４２の上にさらに絶縁体４
５と導電体４６を形成したＴＥＧである。図１４（Ｂ）
は、図１４（Ａ）に示したＴＥＧにおいて、導電体４６
の上にさらに絶縁体４７を形成し、該絶縁体４７の上に
例えば５本の導電配線パターン４８を形成したＴＥＧで
ある。以上の積層構造を繰り返し形成することができ
る。
示したＴＥＧにおいて、配線４２の上にさらに絶縁体４
５と導電体４６を形成したＴＥＧである。図１４（Ｂ）
は、図１４（Ａ）に示したＴＥＧにおいて、導電体４６
の上にさらに絶縁体４７を形成し、該絶縁体４７の上に
例えば５本の導電配線パターン４８を形成したＴＥＧで
ある。以上の積層構造を繰り返し形成することができ
る。
【００５１】図１４（Ｃ）は、縦並びの配線パターン５
２と横並びの配線パターン４２を有するＴＥＧである。
絶縁体５３の上に縦並びの導電配線パターン５２を形成
し、さらにその上に絶縁体４３を形成し、絶縁体４３の
上に横並びの導電配線パターン４２を形成する。配線５
２の両端に、電極５１，５１’を形成し、配線４２の両
端に、電極４１，４１’を形成する。
２と横並びの配線パターン４２を有するＴＥＧである。
絶縁体５３の上に縦並びの導電配線パターン５２を形成
し、さらにその上に絶縁体４３を形成し、絶縁体４３の
上に横並びの導電配線パターン４２を形成する。配線５
２の両端に、電極５１，５１’を形成し、配線４２の両
端に、電極４１，４１’を形成する。
【００５２】以上のＴＥＧを用いて、電極間に入力パル
スを入力し、その後、出力パルスを測定することによ
り、半導体装置の評価を行うことができる。ＴＥＧは、
ＭＯＳトランジスタ、バイポーラトランジスタ、化合物
半導体にも適用可能である。
スを入力し、その後、出力パルスを測定することによ
り、半導体装置の評価を行うことができる。ＴＥＧは、
ＭＯＳトランジスタ、バイポーラトランジスタ、化合物
半導体にも適用可能である。
【００５３】以上述べた方法により、半導体装置の評価
実験を行った。図１５は、オシロスコープに表示された
入力パルスＳ１０と出力パルスＳ２１，Ｓ２２の電圧波
形である。
実験を行った。図１５は、オシロスコープに表示された
入力パルスＳ１０と出力パルスＳ２１，Ｓ２２の電圧波
形である。
【００５４】実験は、２種類の伝送線路（同軸線）につ
いて行った。一方は、線路オープンの伝送線路（図４
（Ａ）、（Ｂ））であり、他方は、線路ショートの伝送
線路（図５（Ａ）、（Ｂ））である。
いて行った。一方は、線路オープンの伝送線路（図４
（Ａ）、（Ｂ））であり、他方は、線路ショートの伝送
線路（図５（Ａ）、（Ｂ））である。
【００５５】入力パルスＳ１０は、２種類の伝送線路の
実験に用いた共通のパルスである。出力パルスＳ２１
は、線路オープンの伝送線路で観測されたパルスであ
る。出力パルスＳ２２は、線路ショートの伝送線路で観
測されたパルスである。
実験に用いた共通のパルスである。出力パルスＳ２１
は、線路オープンの伝送線路で観測されたパルスであ
る。出力パルスＳ２２は、線路ショートの伝送線路で観
測されたパルスである。
【００５６】出力パルスＳ２１において、Ｕ１における
波高値は、Ｕ２における波高値よりも小さいので、この
伝送線路は線路オープンの状態であると判断することが
できる。
波高値は、Ｕ２における波高値よりも小さいので、この
伝送線路は線路オープンの状態であると判断することが
できる。
【００５７】Ｕ１における時間ｔd は、６６ｎｓとして
観測された。式（１）を用いて、伝送線路の距離ＬＬを
求めると、以下のようになる。ただし、この伝送線路の
波長短縮率１／εr 1/2 は、０．６７である。
観測された。式（１）を用いて、伝送線路の距離ＬＬを
求めると、以下のようになる。ただし、この伝送線路の
波長短縮率１／εr 1/2 は、０．６７である。
【００５８】 ＬＬ＝（ｔd ／２）×ｃ×（１／εr 1/2 ） ＝（６６／２）×３×１０8 ×０．６７ ＝６．６３３ｍ 一方、出力パルスＳ２２において、Ｕ１における波高値
は、Ｕ２における波高値よりも大きいので、この伝送線
路は線路ショートの状態であると判断することができ
る。
は、Ｕ２における波高値よりも大きいので、この伝送線
路は線路ショートの状態であると判断することができ
る。
【００５９】Ｕ１における時間は、出力パルスＳ２１の
場合と同じく、６６ｎｓであった。したがって、伝送線
路の距離ＬＬは、６．６３３ｍである。以上のように、
出力パルス波形を解析すれば、配線がオープンであるの
かまたはショートであるのかを判断することができるの
で、半導体装置の配線に障害があっても、それが断線で
あるのかまたは短絡であるのかを容易に見分けることが
できる。
場合と同じく、６６ｎｓであった。したがって、伝送線
路の距離ＬＬは、６．６３３ｍである。以上のように、
出力パルス波形を解析すれば、配線がオープンであるの
かまたはショートであるのかを判断することができるの
で、半導体装置の配線に障害があっても、それが断線で
あるのかまたは短絡であるのかを容易に見分けることが
できる。
【００６０】また、入力パルスが反射して戻ってくる時
間を測定することにより、配線に障害があるのかないの
かを判断することができる。障害がある場合には、障害
点までの距離ＬＬを計算により求め、その位置を特定す
ることができる。
間を測定することにより、配線に障害があるのかないの
かを判断することができる。障害がある場合には、障害
点までの距離ＬＬを計算により求め、その位置を特定す
ることができる。
【００６１】なお、配線がオープンであるのかショート
であるのかは、出力パルスＳ２１，Ｓ２２の収束電圧値
を調べても判断することができる。線路オープンの場
合、出力パルスＳ２１は時間経過と共に入力電圧値Ｖｈ
に収束する。収束する電圧は入力電圧値Ｖｈに対して回
路のインピーダンス（抵抗成分）と終端抵抗の分圧比で
表される。配線がオープンの場合、終端抵抗は無限大で
あるので出力パルスＳ２１は入力電圧値Ｖｈに収束す
る。
であるのかは、出力パルスＳ２１，Ｓ２２の収束電圧値
を調べても判断することができる。線路オープンの場
合、出力パルスＳ２１は時間経過と共に入力電圧値Ｖｈ
に収束する。収束する電圧は入力電圧値Ｖｈに対して回
路のインピーダンス（抵抗成分）と終端抵抗の分圧比で
表される。配線がオープンの場合、終端抵抗は無限大で
あるので出力パルスＳ２１は入力電圧値Ｖｈに収束す
る。
【００６２】線路ショートの場合、出力パルスＳ２２は
時間の経過と共にほぼ０Ｖに収束する。収束する電圧は
抵抗の分圧比で表されるが、線路抵抗およびショート箇
所の抵抗がほぼ０Ωであるので、出力パルスＳ２２はほ
ぼ０Ｖに収束する。
時間の経過と共にほぼ０Ｖに収束する。収束する電圧は
抵抗の分圧比で表されるが、線路抵抗およびショート箇
所の抵抗がほぼ０Ωであるので、出力パルスＳ２２はほ
ぼ０Ｖに収束する。
【００６３】以上のように、出力パルスの収束電圧を検
出し、収束電圧が入力電圧値Ｖｈ付近であれば線路オー
プンであると判断し、収束電圧が０Ｖ付近であれば線路
ショートであると判断することができる。
出し、収束電圧が入力電圧値Ｖｈ付近であれば線路オー
プンであると判断し、収束電圧が０Ｖ付近であれば線路
ショートであると判断することができる。
【００６４】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００６５】
【発明の効果】以上説明したように、本発明によれば、
パルスが配線を往復する時間と反射波電圧値を測定する
ことにより、断線または短絡の有無のみならず、断線箇
所または短絡箇所を特定することができるので、評価特
性が向上する。
パルスが配線を往復する時間と反射波電圧値を測定する
ことにより、断線または短絡の有無のみならず、断線箇
所または短絡箇所を特定することができるので、評価特
性が向上する。
【図１】 本発明の実施例による試験用半導体装置の評
価方法を示す図である。
価方法を示す図である。
【図２】 本実施例による試験用半導体装置の評価を行
うための装置の構成図である。
うための装置の構成図である。
【図３】 パルスの反射特性を利用するＴＤＲ法を示す
図である。
図である。
【図４】 線路オープンの状態を示す。図４（Ａ）は線
路オープンの伝送線路を示す図であり、図４（Ｂ）は等
価回路図である。
路オープンの伝送線路を示す図であり、図４（Ｂ）は等
価回路図である。
【図５】 線路ショートの状態を示す。図５（Ａ）は線
路ショートの伝送線路を示す図であり、図５（Ｂ）は等
価回路図である。
路ショートの伝送線路を示す図であり、図５（Ｂ）は等
価回路図である。
【図６】 配線に障害点がない場合の入力パルスＳ１と
出力パルスＳ２の電圧波形図である。
出力パルスＳ２の電圧波形図である。
【図７】 配線が断線し、障害点が生じた場合におけ
る、入力パルスＳ１と出力パルスＳ２の電圧波形図であ
る。
る、入力パルスＳ１と出力パルスＳ２の電圧波形図であ
る。
【図８】 配線が短絡し、障害点が生じた場合におけ
る、入力パルスＳ１と出力パルスＳ２の電圧波形図であ
る。
る、入力パルスＳ１と出力パルスＳ２の電圧波形図であ
る。
【図９】 他のＴＥＧ構造の例を示す。図９（Ａ）は、
ＴＥＧの斜視図であり、図９（Ｂ）は、Ａ１−Ａ１’に
おける断面図である。
ＴＥＧの斜視図であり、図９（Ｂ）は、Ａ１−Ａ１’に
おける断面図である。
【図１０】 他のＴＥＧ構造の例を示す。図１０（Ａ）
は、ＴＥＧの斜視図であり、図１０（Ｂ）はＡ２−Ａ
２’における断面図である。
は、ＴＥＧの斜視図であり、図１０（Ｂ）はＡ２−Ａ
２’における断面図である。
【図１１】 他のＴＥＧ構造の例を示す断面図である。
【図１２】 他のＴＥＧ構造の例を示す。図１２（Ａ）
は、ＴＥＧの斜視図であり、図１２（Ｂ）は、Ａ３−Ａ
３’における断面図である。
は、ＴＥＧの斜視図であり、図１２（Ｂ）は、Ａ３−Ａ
３’における断面図である。
【図１３】 他のＴＥＧ構造の例を示す。図１３（Ａ）
は、ＴＥＧの斜視図であり、図１３（Ｂ）はＡ４−Ａ
４’における断面図である。
は、ＴＥＧの斜視図であり、図１３（Ｂ）はＡ４−Ａ
４’における断面図である。
【図１４】 他のＴＥＧ構造の例を示す図である。
【図１５】 本実施例による実験結果を示す入力パルス
Ｓ１０と出力パルスＳ２１，Ｓ２２の電圧波形図であ
る。
Ｓ１０と出力パルスＳ２１，Ｓ２２の電圧波形図であ
る。
【図１６】 従来技術によるＴＥＧを示す。図１６
（Ａ）は断線試験を示す図であり、図１６（Ｂ）は短絡
試験を示す図である。
（Ａ）は断線試験を示す図であり、図１６（Ｂ）は短絡
試験を示す図である。
１，２，３，１’，２’，３’ 電極、 １１，１
２，１３ 配線、 ４絶縁体、 ５ 導電体、
２１ 超高速オシロスコープ、 ２２ パルス発生装
置
２，１３ 配線、 ４絶縁体、 ５ 導電体、
２１ 超高速オシロスコープ、 ２２ パルス発生装
置
Claims (1)
- 【請求項１】 少なくとも２本以上の配線を並列に形成
した試験用半導体装置の評価方法であって、 少なくとも１本の配線を接地した状態で、該接地した配
線と隣接する配線との間に矩形波パルス電圧を印加し、
該パルスが配線を往復する時間と反射波電圧値を測定す
ることで、断線または短絡の有無を判別するとともに、
断線箇所または短絡箇所を特定することを特徴とする試
験用半導体装置の評価方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26577795A JP3528363B2 (ja) | 1995-10-13 | 1995-10-13 | 試験用半導体装置の評価方法 |
| US08/727,955 US5877631A (en) | 1995-10-13 | 1996-10-09 | Evaluation of the quality of wiring formed in a test semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26577795A JP3528363B2 (ja) | 1995-10-13 | 1995-10-13 | 試験用半導体装置の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09115979A true JPH09115979A (ja) | 1997-05-02 |
| JP3528363B2 JP3528363B2 (ja) | 2004-05-17 |
Family
ID=17421899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26577795A Expired - Fee Related JP3528363B2 (ja) | 1995-10-13 | 1995-10-13 | 試験用半導体装置の評価方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5877631A (ja) |
| JP (1) | JP3528363B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006515464A (ja) * | 2002-12-11 | 2006-05-25 | ピー・デイ・エフ ソリユーシヨンズ インコーポレイテツド | 集積回路上の電気的故障を高速位置決めするシステムおよび方法 |
| JP2007258400A (ja) * | 2006-03-23 | 2007-10-04 | Nec Corp | 多層配線基板及び特性インピーダンスの測定方法 |
| JP2008091828A (ja) * | 2006-10-05 | 2008-04-17 | National Institute Of Advanced Industrial & Technology | 太陽電池アレイ故障診断方法 |
| JP2008182342A (ja) * | 2007-01-23 | 2008-08-07 | Nec Corp | 通信障害特定方法及び通信障害特定装置 |
| JP2012037314A (ja) * | 2010-08-05 | 2012-02-23 | Fujitsu Ltd | 評価用基板および基板評価方法 |
| JP2013029351A (ja) * | 2011-07-27 | 2013-02-07 | Kazuo Yamamoto | 風車ブレード用避雷導線の断線検出装置 |
| JP2014506672A (ja) * | 2011-02-11 | 2014-03-17 | テラビュー リミテッド | 試験システム |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4290316B2 (ja) * | 2000-05-11 | 2009-07-01 | Ｎｅｃエレクトロニクス株式会社 | 配線ショート箇所の検査方法及び検査装置 |
| KR100348409B1 (ko) * | 2000-12-29 | 2002-08-10 | 삼성전자 주식회사 | 복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리모듈 기판의 유전율 측정 방법 |
| US7516325B2 (en) * | 2001-04-06 | 2009-04-07 | Certicom Corp. | Device authentication in a PKI |
| US6664778B2 (en) * | 2001-05-22 | 2003-12-16 | Agilent Technologies, Inc. | Circuit board coupon tester |
| US6600332B2 (en) * | 2001-08-16 | 2003-07-29 | Aiptek International Inc. | Tablet with short testing function and method of measuring |
| US7031132B1 (en) | 2002-06-14 | 2006-04-18 | Mitchell Dennis A | Short circuit diagnostic tool |
| TW567321B (en) * | 2002-07-02 | 2003-12-21 | Via Tech Inc | Method of using waveform to judge position of connection failure |
| KR100494471B1 (ko) * | 2002-12-17 | 2005-06-13 | 삼성전기주식회사 | 인쇄회로기판의 유전율 측정 방법 |
| US7268560B2 (en) * | 2003-12-17 | 2007-09-11 | Frontend Analog And Digital Technology Corporation | Wideband device modeling method |
| KR100583960B1 (ko) * | 2004-01-20 | 2006-05-26 | 삼성전자주식회사 | 반도체 소자의 테스트 패턴 및 이를 이용한 테스트 방법. |
| JP2005347523A (ja) * | 2004-06-03 | 2005-12-15 | Nec Electronics Corp | ショート検出用回路及びショート検出方法 |
| JP4501951B2 (ja) * | 2007-03-27 | 2010-07-14 | 日本電気株式会社 | 差動伝送回路、ディスクアレイ装置、出力信号設定方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3434049A (en) * | 1965-12-06 | 1969-03-18 | Tektronix Inc | Time domain reflectometry system having a current source for locating discontinuities in a transmission line |
| FR2584196B1 (fr) * | 1985-07-01 | 1988-04-22 | Univ Rennes | Procede et dispositif pour le test rapide, par reflectrometrie, dans les gammes v.h.f., de composants passifs |
| US5498965A (en) * | 1993-12-15 | 1996-03-12 | Digital Equipment Corporation | Driving point reference plane time domain reflectometry method for measuring characteristic impedance |
| US5648724A (en) * | 1996-02-08 | 1997-07-15 | U.S. Army Corps Of Engineers As Represented By The Secretary Of The Army | Metallic time-domain reflectometry roof moisture sensor |
-
1995
- 1995-10-13 JP JP26577795A patent/JP3528363B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-09 US US08/727,955 patent/US5877631A/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006515464A (ja) * | 2002-12-11 | 2006-05-25 | ピー・デイ・エフ ソリユーシヨンズ インコーポレイテツド | 集積回路上の電気的故障を高速位置決めするシステムおよび方法 |
| JP2007258400A (ja) * | 2006-03-23 | 2007-10-04 | Nec Corp | 多層配線基板及び特性インピーダンスの測定方法 |
| JP2008091828A (ja) * | 2006-10-05 | 2008-04-17 | National Institute Of Advanced Industrial & Technology | 太陽電池アレイ故障診断方法 |
| JP4604250B2 (ja) * | 2006-10-05 | 2011-01-05 | 独立行政法人産業技術総合研究所 | 太陽電池アレイ故障診断方法 |
| JP2008182342A (ja) * | 2007-01-23 | 2008-08-07 | Nec Corp | 通信障害特定方法及び通信障害特定装置 |
| JP2012037314A (ja) * | 2010-08-05 | 2012-02-23 | Fujitsu Ltd | 評価用基板および基板評価方法 |
| JP2014506672A (ja) * | 2011-02-11 | 2014-03-17 | テラビュー リミテッド | 試験システム |
| JP2013029351A (ja) * | 2011-07-27 | 2013-02-07 | Kazuo Yamamoto | 風車ブレード用避雷導線の断線検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3528363B2 (ja) | 2004-05-17 |
| US5877631A (en) | 1999-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3528363B2 (ja) | 試験用半導体装置の評価方法 | |
| EP0629866B1 (en) | Method for locating faults in an electric power cable line | |
| EP2221626B1 (en) | A method for testing a power distribution system an a power distribution system analyser device | |
| CN113295977B (zh) | 一种电缆绝缘状态及故障监测方法 | |
| CN108776154A (zh) | 测量材料相变性能的串联微带线测试方法 | |
| US6798212B2 (en) | Time domain reflectometer probe having a built-in reference ground point | |
| Yang et al. | High frequency signal transmission across contact interface subjected to vibration induced fretting corrosion | |
| Fritsch et al. | Measurable bandwidth of partial discharges on medium voltage cables | |
| Sakakibara et al. | Study of propagation phenomena of partial discharge pulses in gas insulated substation | |
| CN201436588U (zh) | Pcb分布参数阻抗测试电缆及配用的阻抗测试条 | |
| Zhong et al. | Use of capacitive couplers for partial discharge measurements in power cables and joints | |
| Lee et al. | High frequency partial discharge measurement by capacitive sensor for underground power cable system | |
| Oettl et al. | A study of the propagation behaviour of partial discharge pulses in the high-voltage winding of hydro generators | |
| Guinee | A novel transmission line test and fault location methodology using pseudorandom binary sequences | |
| Loete et al. | Inverse scattering experiments for electrical cable soft fault diagnosis and connector location | |
| Garcia-Colon | Distributed PD measuring techniques (D-PDM) for installed power equipment diagnosis | |
| Lee et al. | Characteristics of high frequency partial discharge for artificially defected extra high voltage accessories | |
| Deutsch et al. | Characterization of resistive transmission lines to 70 GHz with ultrafast optoelectronics | |
| Shin et al. | Extraction of propagation constant of XLPE cable using time-domain transmission | |
| Tatizawa et al. | Analysis and location of partial discharges in power transformers by means of electrical methods | |
| Tang et al. | A novel technique for on-line location of partial discharges on medium voltage cables | |
| Miljanovic et al. | Simulation of HFCT PD detection in MV bus bar chamber | |
| Liu et al. | The propagation of partial discharge pulses in a high voltage cable | |
| Fuhr | PD-source localization in the insulating system of large power transformers | |
| Touaibia et al. | Cable fault location in medium voltage of Sonelgaz underground network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |