JPH09115958A - Ic chip and peripheral wiring method of ic chip - Google Patents

Ic chip and peripheral wiring method of ic chip

Info

Publication number
JPH09115958A
JPH09115958A JP29484995A JP29484995A JPH09115958A JP H09115958 A JPH09115958 A JP H09115958A JP 29484995 A JP29484995 A JP 29484995A JP 29484995 A JP29484995 A JP 29484995A JP H09115958 A JPH09115958 A JP H09115958A
Authority
JP
Japan
Prior art keywords
chip
conductive film
substrate
film
peripheral wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29484995A
Other languages
Japanese (ja)
Inventor
Hidetsugu Fuchida
英嗣 渕田
Masaaki Oda
正明 小田
Chikara Hayashi
主税 林
Kazuto Saito
和人 斉藤
Atsuo Kimura
惇夫 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vacuum Metallurgical Co Ltd
Original Assignee
Vacuum Metallurgical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vacuum Metallurgical Co Ltd filed Critical Vacuum Metallurgical Co Ltd
Priority to JP29484995A priority Critical patent/JPH09115958A/en
Publication of JPH09115958A publication Critical patent/JPH09115958A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an IC chip and its peripheral wiring method for drastically improving integration density as compared with before and for reducing manufacturing cost. SOLUTION: Au ultra-fine particles are sprayed from a nozzle into a film formation room, an IC chip which is provided oppositely is supported so that it can rotate around a center shaft 30, Au ultra-file particles start to be deposited from a pad 32 on the surface, and a first conductive film 34 is formed to one edge of the surface of a substrate 31 of an IC chip 8. Then, a side surface B is formed continuously to the first conductive film 34 and a third conductive film is formed continuously to the second conductive film 35 on a reverse side C after rotating by 90 degrees. A conductive film can be formed on the front surface, side surface, and reverse surface of the IC chip continuously by a single gas deposition device, thus reducing manufacturing cost and increasing the integration density by forming a continuous conductive film on the front and rear surfaces and the side surface.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はICチップ及びICチッ
プの周辺配線法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC chip and a peripheral wiring method for the IC chip.

【0002】[0002]

【従来の技術及びその問題点】従来のICチップは作り
こまれた集積回路の片表面外周部に外部との接続のため
のターミナルが、設けられており、その接点との接続の
ために微細ピッチの特殊接続治具(インナーリード・ア
ウターリードを持つリードフレーム、フィルム状のTA
Bなど)が必要であった。
2. Description of the Related Art In a conventional IC chip, a terminal for external connection is provided on the outer periphery of one surface of a built-in integrated circuit, and a fine terminal is provided for connection with the contact. Pitch special connection jig (lead frame with inner / outer leads, film-like TA
B) was required.

【0003】また、従来のガスデポジション装置におい
ては、基材もしくは基板への膜形成は一面内への成膜が
主であり、一部、穴などへの深さ方向への膜付けがなさ
れていたにすぎなかった。つまり、成膜は基材のX−Y
−Z軸の駆動及び一面内での垂直軸まわりの回転駆動に
よりなされていた。
Further, in the conventional gas deposition apparatus, the film formation on the base material or the substrate is mainly a film formation within one surface, and a film is formed in a part of a hole in the depth direction. I was just there. That is, the film formation is XY of the base material.
-It was done by driving the Z-axis and rotating around a vertical axis in one plane.

【0004】ICチップは作りこまれた集積回路と外部
配線とを接続するために、ICチップの片表面外周部に
接続のためのターミナルが設けられている。従来はその
片面接点との接続のために、ICチップと同サイズの微
細ピッチの特殊接続治具(インナーリード・アウターリ
ードを持つリードフレーム、フィルム状のTABなど)
などを使用し接続していた。接続はその片面のみを利用
していたに過ぎず、反対側の片面は外部との接続に使用
する事がなかった。
In order to connect the built-in integrated circuit and external wiring, the IC chip is provided with a terminal for connection on the outer peripheral portion of one surface of the IC chip. Conventionally, for connection with the one-sided contact, a special connection jig with a fine pitch of the same size as the IC chip (lead frame with inner / outer leads, film-like TAB, etc.)
Used to connect. The connection was only using one side of it, and the other side was never used to connect to the outside.

【0005】また、実装のための面内での必要面積はI
Cチップの個数に比例して増大する事になり、単位面積
当たりの実装密度をあげようとすれば、ICチップ配線
内の集積度を高める事になる。一方、例えばICチップ
を積層して実装しようとすれば、積層治具を挟んでの接
続となり煩雑な工程が必要となるばかりか、ICチップ
の厚み方向の薄膜化に逆行することになる。
Further, the required area in the plane for mounting is I
This increases in proportion to the number of C chips, and if the packaging density per unit area is increased, the degree of integration within the IC chip wiring will be increased. On the other hand, for example, if IC chips are stacked and mounted, not only the connection with sandwiching jigs is required, but also a complicated process is required, and it also goes against the thinning of the IC chips in the thickness direction.

【0006】また、従来のガスデポジション装置におい
て、成膜は基材のX−Y−Z軸方向の駆動および面内で
の垂直軸のまわりの回転駆動によりなされていたので、
裏面への成膜の際には一度基材を取り出し再セットする
というバッチ処理で行っていた。
Further, in the conventional gas deposition apparatus, the film formation is carried out by driving the substrate in the XYZ axis directions and rotationally driving the substrate about a vertical axis.
When forming a film on the back surface, the substrate was taken out once and set again, which was a batch process.

【0007】[0007]

【発明が解決しようとする問題点】従来のICチップは
作りこまれた集積回路と外部配線とを接続するために、
ICチップの片表面外周部のみに接続のためのターミナ
ルが設けられており、接続はその片面のみを利用してい
たに過ぎず、反対側の片面は外部との接続に使用する事
がなかった。本発明では単位面積当たりの実装密度をあ
げICチップ同士を積層して実装することができ、実装
基板の厚み方向の薄膜化も可能とするICチップ及びI
Cチップの周辺配線法を提供することを目的とする。
In the conventional IC chip, in order to connect the built-in integrated circuit and external wiring,
A terminal for connection is provided only on the outer peripheral portion of one surface of the IC chip, and only one side is used for connection, and the other side is not used for connection with the outside. . According to the present invention, the IC chip and the IC chip can be mounted by increasing the mounting density per unit area and stacking the IC chips to each other, and enabling the mounting substrate to be thinned in the thickness direction.
It is an object to provide a peripheral wiring method for a C chip.

【0008】[0008]

【問題点を解決するための手段】以上の目的は、基板の
表面、該基板の側面及び該基板の裏面に連続して導電性
膜を形成させたことを特徴とするICチップ、によって
達成される。
The above objects are achieved by an IC chip characterized in that a conductive film is continuously formed on the front surface of the substrate, the side surface of the substrate and the back surface of the substrate. It

【0009】又、以上の目的は、外部配線回路線形成用
に基板の表面に電気的接続用パッド、該パッドから該表
面の一端まで連続して導電性材料で第1導電膜、該第1
導電膜と連続して、前記基板の側面の一端まで前記導電
性材料で第2導電膜、次いで該第2導電膜と連続して該
導電性材料で前記基板の裏面に第3導電膜を形成したこ
とを特徴とするICチップの周辺配線法、によって達成
される。
Further, the above object is to provide an electrical connection pad on the surface of the substrate for forming an external wiring circuit line, and a first conductive film, a first conductive film, and a first conductive film which are continuously formed from the pad to one end of the surface.
A second conductive film is formed continuously from the conductive film up to one end of the side surface of the substrate, and then a third conductive film is formed continuously from the second conductive film on the back surface of the substrate. This is achieved by an IC chip peripheral wiring method characterized by the above.

【0010】[0010]

【作用】ガスデポジション装置を使用し、チップを回転
させれば、その基板表面の片面ターミナルから基板端面
(側面)及び裏面を通して配線を形成し、さらに裏面に
バンプやパッドも連続的に形成することができ、IC回
路を裏面まで配線する(引き回す)ことができるばかり
か、ICチップ同士を積層させる事により高密度実装技
術および多層構造のIC実装に利用できることになる。
[Function] When the chip is rotated using the gas deposition device, wiring is formed from the one-sided terminal on the substrate surface through the substrate end surface (side surface) and the back surface, and further bumps and pads are continuously formed on the back surface. Not only can the IC circuit be wired (routed) to the back surface, but also by stacking IC chips, it can be used for high-density mounting technology and IC mounting of a multilayer structure.

【0011】また、ガスデポジション装置の成膜処理工
程において、基材のX−Y−Z−θ軸(垂直軸)駆動以
外に、裏面などへの成膜の際に、基材の回転による裏返
し機構を付加させたので、(例えばSi)基板表面のタ
ーミナルから基板端面(側面)および裏面を通しての配
線が一工程で連続して形成できるばかりか、さらに裏面
へのバンプもしくはパッドも一工程で形成することが可
能となる。
In addition, in the film forming process of the gas deposition apparatus, in addition to driving the XYZ-θ axis (vertical axis) of the base material, the base material may be rotated during film formation on the back surface or the like. Since the inside-out mechanism is added, not only can wiring from the terminal on the front surface of the substrate (Si) to the substrate end surface (side surface) and the back surface be formed continuously in one step, but also bumps or pads on the back surface can be formed in one step. Can be formed.

【0012】[0012]

【実施例】以下、本発明の実施例によるICチップへの
金属部分膜の形成装置およびその形成方法について、図
面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An apparatus and method for forming a metal partial film on an IC chip according to an embodiment of the present invention will be described below with reference to the drawings.

【0013】図1は実施例による金属部分膜の形成装置
の全体を示す概略図である。同装置は概しては、超微粒
子生成室1と、膜形成室2と、これらを結ぶ搬送管3
と、膜形成室2および超微粒子生成室1内のHe(ヘリ
ウム)ガスを超微粒子生成室1の底部へ戻し供給するた
めの真空ポンプ15、16とHeガス・リサイクル機構
17とからなっている。
FIG. 1 is a schematic view showing the entire metal partial film forming apparatus according to the embodiment. The apparatus generally includes an ultrafine particle generation chamber 1, a film formation chamber 2, and a transfer pipe 3 connecting them.
And vacuum pumps 15 and 16 for returning and supplying He (helium) gas in the film formation chamber 2 and the ultrafine particle generation chamber 1 to the bottom of the ultrafine particle generation chamber 1 and a He gas recycling mechanism 17. .

【0014】超微粒子生成室1内には、蒸発源としてカ
ーボン・ルツボ6(内径5mmφ、外径20mmφ)が
配設され、蒸発材料22としてAu(金)が収容されて
いる。カーボン・ルツボ6の周囲には誘導加熱のための
コイル7Cが巻装され、その両端は超微粒子生成室1の
外側に設けた高周波電源(150kHz)7に接続され
ている。なお、ここで高周波誘導加熱方式を採用してい
るのは次の理由による。すなわち、抵抗加熱方式ではル
ツボをジュール熱で加熱し、内部の蒸発材料はルツボか
らの伝熱によって加熱される。溶けた金属が対流するこ
とはあっても粘度は高く、加熱が不均一で突沸すること
があるほか、生成される超微粒子の粒径分布が大きい。
これに対し、高周波誘導加熱方法はルツボと蒸発材料と
に渦電流を発生させて加熱するので、加熱が均一で、生
成される超微粒子の粒径分布も均一なためである。
A carbon crucible 6 (inner diameter: 5 mmφ, outer diameter: 20 mmφ) is provided as an evaporation source in the ultrafine particle generation chamber 1, and Au (gold) is accommodated as an evaporation material 22. A coil 7C for induction heating is wound around the carbon crucible 6, and both ends thereof are connected to a high frequency power source (150 kHz) 7 provided outside the ultrafine particle generation chamber 1. The high frequency induction heating method is adopted for the following reason. That is, in the resistance heating method, the crucible is heated by Joule heat, and the evaporation material inside is heated by heat transfer from the crucible. Although the molten metal may convect, the viscosity is high, heating may be non-uniform and bumping may occur, and the particle size distribution of the generated ultrafine particles is large.
On the other hand, in the high-frequency induction heating method, eddy current is generated in the crucible and the evaporation material to heat the crucible and the evaporation material, so that the heating is uniform and the particle size distribution of the generated ultrafine particles is uniform.

【0015】カーボン・ルツボ6の直上方には垂直状と
した搬送管3(内径1.6mm)の下端が配置され、そ
の下端の上方には搬送管3と軸心を共有する大径の吸込
管5が設けられている。そして、吸込管5と搬送管3と
の間の環状空間はバルブ13を介して真空ポンプ16の
吸気側に接続されている。この吸込管5はカーボン・ル
ツボ6の直上部以外の超微粒子生成室1内に滞留する超
微粒子を吸い込ませるべく設けられている。また、カー
ボン・ルツボ6の底部を支持してシャッタ機構9が設け
られている。シャッタ機構9は図2を参照し、図2のA
に示すように、カーボン・ルツボ6が搬送管3の直下と
なる位置と、この位置から矢印aで示す方向に30mm
程度移動させて、図2のBに示すように、カーボン・ル
ツボ6が吸込管5による環状空間の直下となる位置との
2位置間をプログラムされた図示しないコントローラに
よって移動させて開閉が行なわれる。すなわち、カーボ
ン・ルツボ6からの金属蒸気が雰囲気のキャリヤとして
のHeガスに冷却され、超微粒子となっての立ち昇り2
0が図2のAの開時には搬送管3へ吸込まれ、図2のB
の閉時には吸込管5へ吸込まれる様子を示している。更
には、超微粒子生成室1には真空計1Gが設けられてい
る。
Directly above the carbon crucible 6 is arranged the lower end of a vertical conveying pipe 3 (inner diameter 1.6 mm), and above the lower end thereof, a large-diameter suction pipe sharing the axis with the conveying pipe 3. A tube 5 is provided. The annular space between the suction pipe 5 and the transfer pipe 3 is connected to the suction side of the vacuum pump 16 via the valve 13. The suction pipe 5 is provided so as to suck the ultrafine particles staying in the ultrafine particle generating chamber 1 other than the portion directly above the carbon crucible 6. Further, a shutter mechanism 9 is provided to support the bottom of the carbon crucible 6. The shutter mechanism 9 is shown in FIG.
As shown in, the position where the carbon crucible 6 is directly below the transfer tube 3 and 30 mm from this position in the direction indicated by the arrow a.
2B, the carbon crucible 6 is moved between two positions, that is, a position directly below the annular space formed by the suction pipe 5 and a position (not shown) programmed to open / close the carbon crucible 6 as shown in FIG. 2B. . That is, the metal vapor from the carbon crucible 6 is cooled to He gas as a carrier of the atmosphere, and rises into ultrafine particles. 2
2 is sucked into the carrier pipe 3 when the opening of A of FIG.
The state of being sucked into the suction pipe 5 when closed is shown. Further, the ultrafine particle generation chamber 1 is provided with a vacuum gauge 1G.

【0016】膜形成室2内には搬送管3の上端部と、そ
れに取り付けたノズル4が挿入されており、ノズル4の
先端に近接してヒータユニットを内蔵した基板ホルダー
10に取り付けられたICチップ8が対向している。図
示しないデジタル・プログラマブル・コントローラによ
って走査可能とされている。なお、搬送管3は容積を有
しているので、超微粒子は吸い込まれてからノズル4の
出口に達するまでに0.1秒単位の時間を要する。従っ
て、ICチップ8の走査は、ある地点で停止してシャッ
タ機構9を閉とし次の地点へ移るに際しても、超微粒子
が搬送管3から出つくす迄の時間を経過してから次の地
点へ移るようにプログラムされている。すなわち、形成
される金属部分膜が尾を引かないようにしている。次の
地点に達してシャッタ機構9を開とする場合も、超微粒
子がノズル4の先端から噴射されてくるまでの時間が経
過してから移動が開始される。また基板ホルダー10内
には、上述したようにICチップ8を加熱するためのヒ
ータ・ユニットが内蔵されており、ICチップ8に取り
付けた熱電対11からの温度信号によってICチップ8
を所定の温度に保持するようになっている。膜形成室2
はバルブ14を介して真空ポンプ15の吸気側と接続さ
れており、膜形成室2には真空計2Gが設けられてい
る。
An upper end portion of the transfer tube 3 and a nozzle 4 attached to the transfer tube 3 are inserted into the film forming chamber 2, and an IC attached to a substrate holder 10 having a heater unit built therein is disposed close to the tip of the nozzle 4. Chip 8 is facing. It can be scanned by a digital programmable controller (not shown). Since the carrier tube 3 has a volume, it takes 0.1 seconds to reach the outlet of the nozzle 4 after the ultrafine particles are sucked in. Therefore, even when the scanning of the IC chip 8 is stopped at a certain point and the shutter mechanism 9 is closed to move to the next point, the time until the ultrafine particles come out of the carrier tube 3 is passed to the next point. Programmed to move. That is, the formed metal partial film does not have a tail. Even when the next point is reached and the shutter mechanism 9 is opened, the movement is started after a lapse of time until the ultrafine particles are ejected from the tip of the nozzle 4. As described above, the heater unit for heating the IC chip 8 is built in the substrate holder 10, and the IC chip 8 is supplied with a temperature signal from the thermocouple 11 attached to the IC chip 8.
Is maintained at a predetermined temperature. Film forming chamber 2
Is connected to the intake side of a vacuum pump 15 via a valve 14, and the film forming chamber 2 is provided with a vacuum gauge 2G.

【0017】真空ポンプ15と真空ポンプ16の排気側
の配管は1本にまとめられ、バルブ19を介してHeガ
ス・リサイクル機構17と接続され、更には、バルブ1
2を介して、超微粒子生成室1の底部と接続されて、キ
ャリヤとしてのHeガスを送り込むようになっている。
また、バルブ12には、バルブ21を介して純度99.
99%のHeガスボンベ18が接続されている。なお、
真空ポンプ15、16とバルブ19との中間には、バル
ブ19に近接して、バルブ20を備えた枝管20が設け
られている。
The exhaust side pipes of the vacuum pump 15 and the vacuum pump 16 are integrated into one, which is connected to the He gas recycling mechanism 17 through the valve 19, and further, the valve 1
It is connected to the bottom of the ultrafine particle generation chamber 1 via 2 and He gas is fed as a carrier.
Further, the valve 12 has a purity of 99.
A 99% He gas cylinder 18 is connected. In addition,
A branch pipe 20 provided with a valve 20 is provided in the middle of the vacuum pumps 15 and 16 and the valve 19 and adjacent to the valve 19.

【0018】図1においてはホルダー10とICチップ
8との取付機構は図示されていないが、ホルダー10と
これに取り付けられるICチップ8とは図示しない着
脱、回転駆動機構により図示した状態からICチップ8
を基板ホルダー10から離隔した位置を取らせることが
出来、また、回転駆動機構によりICチップ8を図3以
下で示すようにその長手方向に沿う中心軸の周りに回動
可能としている。この時、熱電対11は必要に応じてI
Cチップ8に着脱自在としてもよい。然しながら、本実
施例によれば、180度の回動を反転、繰り返すように
しているので、そのICチップ8への取り付けがはず
れ、捩れて使用不能となることはない。また、膜形成室
2の一部には、図示せずとも、光学顕微鏡の対物レンズ
が配設されICチップ8を観察可能にしている。
Although the mounting mechanism of the holder 10 and the IC chip 8 is not shown in FIG. 1, the holder 10 and the IC chip 8 attached to the holder 10 are not shown in the figure, and the IC chip 8 is changed from the state shown by the rotation driving mechanism. 8
Can be set apart from the substrate holder 10, and the rotation driving mechanism can rotate the IC chip 8 around the central axis along the longitudinal direction thereof as shown in FIG. At this time, the thermocouple 11 may be I
It may be detachable from the C chip 8. However, according to the present embodiment, since the rotation of 180 degrees is reversed and repeated, its attachment to the IC chip 8 does not come off, and it is not twisted and unusable. Further, although not shown, an objective lens of an optical microscope is provided in a part of the film forming chamber 2 so that the IC chip 8 can be observed.

【0019】本実施例の金属導電膜の形成装置は以上の
ように構成されるが、次にその作用について説明する。
The apparatus for forming a metal conductive film of this embodiment is constructed as described above, and its operation will be described below.

【0020】(実施例1)図1を参照し、バルブ12、
13、14、20を開、バルブ19、21を閉として、
超微粒子生成室1、膜形成室2を含む全系を真空ポンプ
15、16によって圧力10-4Paまで排気する。次い
で、真空ポンプ15、16の運転は継続したままバルブ
20を閉、バルブ19、21を開として、Heガスボン
ベ18から純度99.99%の所定量のHeガスを導入
し、バルブ21を閉とする。これによってキャリヤとし
てのHeガスの矢印で示す方向の循環が開始されるが、
バルブ13の開度を調節して、超微粒子生成室1内は圧
力2kg/cm2 、膜形成室2内は圧力約1torrの
真空として、両室間に約2kg/cm2の差圧を生起さ
せる。
(Embodiment 1) Referring to FIG. 1, a valve 12,
Open 13, 14, 20 and close valves 19, 21
The entire system including the ultrafine particle generation chamber 1 and the film formation chamber 2 is exhausted to a pressure of 10 −4 Pa by vacuum pumps 15 and 16. Next, while continuing the operation of the vacuum pumps 15 and 16, the valve 20 is closed, the valves 19 and 21 are opened, a predetermined amount of He gas having a purity of 99.99% is introduced from the He gas cylinder 18, and the valve 21 is closed. To do. This starts the circulation of He gas as a carrier in the direction indicated by the arrow,
By adjusting the opening of the valve 13, a pressure of 2 kg / cm 2 is generated in the ultrafine particle generation chamber 1 and a pressure of about 1 torr is generated in the film forming chamber 2 to generate a differential pressure of about 2 kg / cm 2 between the chambers. Let

【0021】この状態において、Heガスは超微粒子生
成室1から搬送管3へ2atm又は約10SLM(1分
間当りの標準状態リットル数)、吸込管5へは約30S
LMに配分されて流れる。吸込管5への流量を大にして
いるのは、搬送管3へ吸い込まれずに超微粒子生成室1
内に滞留する超微粒子が存在すると、これらは滞留中に
凝集体となり、何時かは搬送管3を経由し搬送されて形
成中の膜に悪影響を与えるので、その凝集体の生成を予
防するためである。
In this state, He gas flows from the ultrafine particle generation chamber 1 to the carrier pipe 2 at 2 atm or about 10 SLM (standard state liters per minute), and to the suction pipe 5 about 30 S.
It is distributed to LM and flows. The reason why the flow rate to the suction pipe 5 is large is that the ultrafine particle generation chamber 1 is not sucked into the transfer pipe 3.
If there are ultrafine particles staying inside, they become aggregates during staying, and sometime they are transported via the transport tube 3 and adversely affect the film being formed, so to prevent the formation of these aggregates. Is.

【0022】上記の状態が整った後、カーボン・ルツボ
6を予め収容されている蒸発材料22、すなわちAuと
共に高周波誘導加熱し、Auを約1550°Cとして溶
融させ蒸発させる。Auの蒸気はキャリヤとしてのHe
ガスと衝突し、冷却凝縮されて超微粒子となる。生成し
たAuの超微粒子の大部分は搬送管3内へHeガスと共
に吸い込まれ、ノズル4から上へ噴射される。ICチッ
プ8は予めヒータ・ユニットによって200°Cに加熱
されており、その面上に超微粒子によるAu膜が形成さ
れる。
After the above condition is established, the carbon crucible 6 is subjected to high frequency induction heating together with the evaporation material 22 contained in advance, namely Au, to melt and evaporate Au at about 1550 ° C. Au vapor is He as a carrier
It collides with gas and is cooled and condensed into ultrafine particles. Most of the generated ultrafine particles of Au are sucked into the carrier tube 3 together with He gas, and are jetted upward from the nozzle 4. The IC chip 8 is previously heated to 200 ° C. by the heater unit, and an Au film of ultrafine particles is formed on the surface thereof.

【0023】この時のAuの成膜レート、すなわち膜厚
形成速度もしくは膜堆積高さ速度は約10μm/sec
であり、0.1μmの膜厚でAu膜が形成されたICチ
ップ8はその面内のX軸方向とY軸方向へ走査され得る
ので、シャッタ機構9の作動によるAu超微粒子の搬送
の断続と組み合わせることにより、ICチップ8上の任
意の箇所から任意の箇所に至る任意のパターンの部分膜
を形成させることができる。
At this time, the film forming rate of Au, that is, the film thickness forming speed or the film deposition height speed is about 10 μm / sec.
Since the IC chip 8 on which the Au film is formed with a film thickness of 0.1 μm can be scanned in the X-axis direction and the Y-axis direction within the plane, the intermittent transfer of Au ultrafine particles due to the operation of the shutter mechanism 9 is performed. By combining with, it is possible to form a partial film having an arbitrary pattern from an arbitrary position on the IC chip 8 to an arbitrary position.

【0024】ICチップ8は図3に明示されるような形
状を呈するが、ほゞ直方形状のSi(シリコン)基板3
1の表面にAuでなる方形状の外部接続のためのパッド
32が取り付けられており、これから上述の金(Au)
の超微粉末が蒸着されるのであるが、図3に示す状態で
は図1において、その表面Aがノズル4に対向してい
る。なお、ノズル4が一本であるので、一本ずつ後述す
るように導電膜が形成される。なお、以下の説明におい
ては、ICチップ8の導電膜は表面、側面及び裏面に図
示するように形成されるのであるが、左右一対で3対形
成された場合を示すが、実際には更に小さなピッチで多
数のターミナルが形成されており、これに後述するよう
な方法で、一本のノズルで順次、導電膜が形成されてお
り、図において一点鎖線で示す部分は、これから金の導
電膜を形成される状況を示し、他の実線で示す部分は、
後述する方法と同様の方法で既に導電膜が形成されてい
る状況を示すものである。ホルダー10は図1に示す状
態で矢印で示すように、X方向又はこれに対して垂直な
Y方向に移動可能であり、まず、ICチップ8をX方向
にパッド32に対向する位置から所定速度で表面Aの端
縁まで金の超微粉を堆積させる。これにより帯状の第1
導電膜34が形成される。ここで図示しない駆動機構を
停止すると共に、シャッタ機構9を作動させてノズル4
からの金の噴出を停止させる。ICチップ8を軸30に
周りに90度回動させることにより、図4に示す位置を
取る。ここで光学顕微鏡により、第1導電膜34の端部
が観測され、場合によってはICチップ8の位置合わせ
をした後、シャッタ機構9を開として再びノズル4より
金の超微粉を噴出させ、側面Bに堆積させる。よって、
第2導電膜35が第1導電膜34に連続して形成され
る。側壁部Bの端縁まで金を堆積させると、シャッタ機
構9を作動させてノズル4からの金の噴出を停止させる
と共にICチップ8を中心軸30の周りに矢印で示すよ
うに90度回動させる。これにより、図5に示す状態と
なり、裏面Cをノズル4に対向させる位置を取る。シャ
ッタ機構9を開として再びノズル4により金の超微粉末
を噴出させると共に、図1において矢印で示す方向に所
定の速度で移動させて金の超微粉を裏面C上に堆積させ
る。よって、第3導電膜36が形成され、図5で示すパ
ッド32bの位置で停止させる。すなわち、裏面Cに金
でなるパッド32bに第3導電膜36の端部が堆積され
る。よって、中心軸30の周りに逆方向に180度回動
させ、表裏逆転させて、かつ、中心軸30の方向に所定
ピッチすなわち図4で示すように、各導電膜33間のピ
ッチを移動させて停止させ、上述と同様な作用を繰り返
す。よって、ICチップ8の表面A及び裏面C、更に側
面Bに図3乃至図5で示すような金の導電膜33が形成
される。
The IC chip 8 has a shape as shown in FIG. 3, but is a substantially rectangular parallelepiped Si (silicon) substrate 3.
A square pad 32 made of Au for external connection is attached to the surface of 1. The gold (Au)
In the state shown in FIG. 3, the surface A faces the nozzle 4 in FIG. 1 in the state shown in FIG. Since there is one nozzle 4, a conductive film is formed one by one as described later. In the following description, the conductive film of the IC chip 8 is formed on the front surface, the side surface, and the back surface as shown in the drawing, but a case where three pairs of left and right pairs are formed is shown. A large number of terminals are formed at a pitch, and a conductive film is sequentially formed with a single nozzle by a method described later, and the portion indicated by the alternate long and short dash line in the figure shows a gold conductive film. The part shown by the other solid line shows the situation where it is formed.
This shows a situation in which a conductive film has already been formed by a method similar to the method described later. In the state shown in FIG. 1, the holder 10 can move in the X direction or in the Y direction perpendicular thereto as shown by the arrow. First, the IC chip 8 is moved from the position facing the pad 32 in the X direction to a predetermined speed. Then, ultrafine gold powder is deposited up to the edge of the surface A. As a result, the band-shaped first
The conductive film 34 is formed. Here, the drive mechanism (not shown) is stopped and the shutter mechanism 9 is operated to operate the nozzle 4
To stop the eruption of gold from. The IC chip 8 is rotated 90 degrees about the shaft 30 to take the position shown in FIG. Here, the end portion of the first conductive film 34 is observed by an optical microscope, and after the IC chip 8 is aligned as the case may be, the shutter mechanism 9 is opened and the ultrafine gold powder is ejected from the nozzle 4 again. Deposit on B. Therefore,
The second conductive film 35 is formed continuously with the first conductive film 34. When gold is deposited up to the edge of the side wall B, the shutter mechanism 9 is operated to stop the ejection of gold from the nozzle 4 and the IC chip 8 is rotated 90 degrees around the central axis 30 as shown by an arrow. Let As a result, the state shown in FIG. 5 is obtained, and the back surface C is positioned to face the nozzle 4. The shutter mechanism 9 is opened, and the ultrafine gold powder is ejected from the nozzle 4 again. At the same time, the ultrafine gold powder is moved at a predetermined speed in the direction indicated by the arrow in FIG. 1 to deposit the ultrafine gold powder on the back surface C. Therefore, the third conductive film 36 is formed and stopped at the position of the pad 32b shown in FIG. That is, the end of the third conductive film 36 is deposited on the pad 32b made of gold on the back surface C. Therefore, it is rotated about the central axis 30 in the opposite direction by 180 degrees to reverse the front and back, and the predetermined pitch in the direction of the central axis 30, that is, the pitch between the conductive films 33 is moved as shown in FIG. Then, the same operation as described above is repeated. Therefore, the gold conductive film 33 as shown in FIGS. 3 to 5 is formed on the front surface A and the back surface C of the IC chip 8 and the side surface B.

【0025】図6は、このように導電膜33を形成させ
たICチップ8を共通基板40上に形成された導電膜4
1、42上に電気的に接続された状態を示す。なお、図
6において共通基板40上には、図示せずとも、所定の
導電膜パターンが形成されているので、同様なICチッ
プを図6に示すように電気的に接続させることが出来
る。
In FIG. 6, the IC chip 8 having the conductive film 33 thus formed is formed on the common substrate 40.
1 and 42 show a state of being electrically connected. Although not shown, a predetermined conductive film pattern is formed on the common substrate 40 in FIG. 6, so that similar IC chips can be electrically connected as shown in FIG.

【0026】図7乃至図10は、本発明の第2実施例に
よるICチップ8’を示し、図1と同じガスデポジショ
ン装置が適用されるが、本実施例ではICチップ8’の
裏面には、他の電極への接続用のターミナルとして同じ
材質の金でなるいぼ状もしくは突起状のバンプ37が形
成される。すなわち、図7乃至図9で示される導電膜3
3’は第1実施例と同様に形成されるが、第3導電膜3
0’の形成をX−Y駆動機構を停止させて、Auの超微
粉末でバンプ37を形成させる。このように金の導電膜
33’を形成されたICチップ8’も第1実施例と同様
に図10に示すように、バンプ37を基板40上に形成
された導電パターン41’及び42’に電気的に接続さ
れる。この接続においては第1実施例も同様であるが、
例えば加圧により接続させるようにしても良い。
7 to 10 show an IC chip 8'according to a second embodiment of the present invention, to which the same gas deposition apparatus as in FIG. 1 is applied, but in this embodiment the back surface of the IC chip 8'is used. , A wart-shaped or protrusion-shaped bump 37 made of gold of the same material is formed as a terminal for connection to another electrode. That is, the conductive film 3 shown in FIGS.
3'is formed similarly to the first embodiment, but the third conductive film 3 is formed.
The formation of 0 ′ is stopped by the XY driving mechanism, and the bumps 37 are formed by the ultrafine Au powder. In the IC chip 8'formed with the gold conductive film 33 ', the bumps 37 are formed on the conductive patterns 41' and 42 'formed on the substrate 40 as shown in FIG. It is electrically connected. In this connection, the same applies to the first embodiment,
For example, the connection may be made by applying pressure.

【0027】以上、本発明の各実施例について説明した
が、勿論、本発明はこれらに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
Although the respective embodiments of the present invention have been described above, the present invention is not limited to these, and various modifications can be made based on the technical idea of the present invention.

【0028】例えば、以上の実施例では共通の基板40
上に形成された導電パターン41、42又は41’、4
2’上にICチップ8又は8’を電気的に接続させるよ
うにしたが、これに代えて、ICチップ8又は8’上に
重ねて同様なICチップ8、8’を電気的に接続させて
もよい。勿論、この場合には、表面又は裏面に形成され
た金のパッド32同士が電気的に接続されることにな
る。勿論、バンプ37とパッド32とを電気的に接続さ
せるべく、重ね配置させるようにしても良い。又、以上
の実施例では、超微粉末としてAuを説明したが、勿
論、これ以外の導電膜として、通常使用される他の金
属、例えば銀、ニッケルなども適用可能である。
For example, in the above embodiments, the common substrate 40
Conductive patterns 41, 42 or 41 ', 4 formed above
Although the IC chip 8 or 8'is electrically connected to the 2 ', instead of this, the same IC chip 8 or 8'is electrically connected by stacking on the IC chip 8 or 8'. May be. Of course, in this case, the gold pads 32 formed on the front surface or the back surface are electrically connected to each other. Of course, the bumps 37 and the pads 32 may be arranged in an overlapping manner so as to be electrically connected to each other. Further, although Au has been described as the ultrafine powder in the above-mentioned embodiments, it is needless to say that other commonly used metals such as silver and nickel can be applied as the conductive film.

【0029】又、ICチップ上の配線は、上述の実施例
のように中心軸30に沿って等ピッチで平行に延在する
ように形成したが、勿論、このようなパターンに限るこ
となく、従来公知のすべてのパターンに本発明は適用可
能である。又、パッド32は以上の実施例では既に基板
31に取り付けられているものとしたが、これも上述の
ガスデポジション装置で形成させるようにしてもよい。
Further, the wirings on the IC chip are formed so as to extend in parallel at equal pitches along the central axis 30 as in the above-mentioned embodiment, but of course, the pattern is not limited to such a pattern. The present invention is applicable to all conventionally known patterns. Further, although the pad 32 is already attached to the substrate 31 in the above embodiments, it may be formed by the above gas deposition apparatus.

【0030】[0030]

【発明の効果】以上述べたように、本発明のICチップ
及びICチップの周辺配線法によれば、一つの導電膜形
成装置により、表面、側面及び裏面まで導電膜を連続的
に形成させることができ、又、このようにして形成され
たICチップは、ICの集積密度を従来より大幅に上昇
させることができ、又、重ね配設する場合に複雑な絶縁
構造や、共通の基板に複数のICチップを実装させる場
合の複雑なリード接続機構が不要である。従って、従来
よりコストを大幅に低下させることが出来る。
As described above, according to the IC chip and the peripheral wiring method for the IC chip of the present invention, the conductive film is continuously formed on the front surface, the side surface and the back surface by one conductive film forming apparatus. In addition, the IC chip thus formed can significantly increase the integration density of the IC as compared with the conventional one, and when the IC chips are stacked, a complicated insulating structure or a plurality of IC chips can be formed on a common substrate. No complicated lead connection mechanism is required when mounting the IC chip. Therefore, the cost can be significantly reduced as compared with the conventional case.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例によるICチップの導電膜を形
成させるためのガスデポジション装置の概略配管系統図
である。
FIG. 1 is a schematic piping system diagram of a gas deposition apparatus for forming a conductive film of an IC chip according to an embodiment of the present invention.

【図2】同装置におけるシャッタ機構の作用を示し、A
は開、Bは閉の状況を示す。
FIG. 2 shows the operation of the shutter mechanism in the same device,
Indicates an open state and B indicates a closed state.

【図3】同装置で導電膜が形成されるICチップの表面
を上方にした斜視図である。
FIG. 3 is a perspective view in which the surface of an IC chip on which a conductive film is formed in the same device is directed upward.

【図4】図3より、その中心軸の周りに90度回動させ
た状態を示す同ICチップの斜視図である。
FIG. 4 is a perspective view of the IC chip shown in FIG. 3 in a state of being rotated 90 degrees around the central axis thereof.

【図5】更に同方向に90度回動させて裏面を下方に向
けた状態を示すICチップの斜視図である。
FIG. 5 is a perspective view of the IC chip showing a state in which the back surface is turned downward by rotating the same in the same direction by 90 degrees.

【図6】導電膜を形成させたICチップの共通の基板に
電気的に接続された状態を示す断面図である。
FIG. 6 is a cross-sectional view showing a state of being electrically connected to a common substrate of an IC chip on which a conductive film is formed.

【図7】第2実施例によるICチップの下面を上方にし
た状態を示すICチップの斜視図である。
FIG. 7 is a perspective view of an IC chip according to a second embodiment of the present invention with the lower surface thereof facing upward.

【図8】同ICチップを中心軸の周りに90度回動させ
た状態を示す斜視図である。
FIG. 8 is a perspective view showing a state in which the IC chip is rotated 90 degrees around a central axis.

【図9】更に90度回動させて裏面を上方に向けて示す
同ICチップの斜視図である。
FIG. 9 is a perspective view of the IC chip, which is further rotated by 90 degrees with the back surface thereof facing upward.

【図10】同ICチップを共通の基板に電気的に接続さ
れた状態を示す断面図である。
FIG. 10 is a cross-sectional view showing a state where the IC chip is electrically connected to a common substrate.

【符号の説明】[Explanation of symbols]

1 ガスデポジション装置 8 ICチップ 8’ ICチップ 32a パッド 32b パッド 33 導電膜 33’ 導電膜 34 第1導電膜 35 第2導電膜 36 第3導電膜 37 バンプ 1 Gas Deposition Device 8 IC Chip 8'IC Chip 32a Pad 32b Pad 33 Conductive Film 33 'Conductive Film 34 First Conductive Film 35 Second Conductive Film 36 Third Conductive Film 37 Bump

───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 和人 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社野洲事業所 内 (72)発明者 木村 惇夫 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社野洲事業所 内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kazuto Saito 800 Miyake, Yasu-cho, Yasu-cho, Yasu-gun, Shiga Prefecture Japan IBM Japan Ltd. Yasu Works (72) Inventor Yoshio Kimura Yasu, Yasu-gun, Shiga Prefecture 800 Miyake-shi, Machi-shi, Japan In the Yasu Plant of IBM Japan, Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板の表面、該基板の側面及び該基板の
裏面に連続して導電性膜を形成させたことを特徴するI
Cチップ。
1. A conductive film is continuously formed on the front surface of the substrate, the side surface of the substrate, and the back surface of the substrate.
C chip.
【請求項2】 前記基板の表面上に形成された導電性膜
上に該導電性膜と同一材料で成るパッド及び前記基板の
裏面上に形成された導電性膜上に該導電性膜と同一材料
で成るバンプを一体的に形成させた請求項1に記載のI
Cチップ。
2. A pad made of the same material as the conductive film on a conductive film formed on the front surface of the substrate, and the same conductive film on the conductive film formed on the back surface of the substrate. 2. The I according to claim 1, wherein the bump made of a material is integrally formed.
C chip.
【請求項3】 外部配線回路線形成用に基板の表面に電
気的接続用パッド、該パッドから該表面の一端まで連続
して導電性材料で第1導電膜、該第1導電膜と連続し
て、前記基板の側面の一端まで前記導電性材料で第2導
電膜、次いで該第2導電膜と連続して該導電性材料で前
記基板の裏面に第3導電膜を形成したことを特徴とする
ICチップの周辺配線法。
3. A pad for electrical connection on a surface of a substrate for forming an external wiring circuit line, a first conductive film continuously made of a conductive material from the pad to one end of the surface, and continuous with the first conductive film. A second conductive film is formed of the conductive material up to one end of the side surface of the substrate, and a third conductive film is formed on the back surface of the substrate continuously with the second conductive film. IC chip peripheral wiring method.
【請求項4】 前記第3導電膜上にバンプを前記導電材
料で一体的に形成させた請求項3に記載のICチップの
周辺配線法。
4. The method of peripheral wiring of an IC chip according to claim 3, wherein bumps are integrally formed on the third conductive film with the conductive material.
【請求項5】 金属を蒸発させる蒸発源が設けられた超
微粒子生成室と、下端が前記超微粒子生成室にあって前
記蒸発源の直上方に配設され、生成された超微粒子を搬
送する搬送管と、該搬送管の上端に取付られれたノズル
が挿入される膜形成室とを備え前記超微粒子生成室から
前記搬送管と前記ノズルを経て前記膜形成室へ前記超微
粒子を噴射させるようにしたガスデポジション装置を用
いて、前記第1、第2及び第3導電膜を形成させるよう
にした請求項3又は4に記載のICチップの周辺配線
法。
5. An ultrafine particle generation chamber provided with an evaporation source for evaporating a metal, and a lower end of the ultrafine particle generation chamber is provided directly above the evaporation source to convey the generated ultrafine particles. A carrier pipe and a film forming chamber in which a nozzle attached to the upper end of the carrier pipe is inserted. The ultrafine particles are jetted from the ultrafine particle generation chamber to the film forming chamber through the carrier pipe and the nozzle. The peripheral wiring method for an IC chip according to claim 3, wherein the first, second, and third conductive films are formed by using the gas deposition apparatus described above.
【請求項6】 前記膜形成室で前記ICチップの表裏を
反転させるべく回動させるようにした請求項5に記載の
ICチップの周辺配線法。
6. The IC chip peripheral wiring method according to claim 5, wherein the IC chip peripheral wiring is rotated in the film forming chamber so as to invert the front and back of the IC chip.
JP29484995A 1995-10-18 1995-10-18 Ic chip and peripheral wiring method of ic chip Pending JPH09115958A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29484995A JPH09115958A (en) 1995-10-18 1995-10-18 Ic chip and peripheral wiring method of ic chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29484995A JPH09115958A (en) 1995-10-18 1995-10-18 Ic chip and peripheral wiring method of ic chip

Publications (1)

Publication Number Publication Date
JPH09115958A true JPH09115958A (en) 1997-05-02

Family

ID=17813055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29484995A Pending JPH09115958A (en) 1995-10-18 1995-10-18 Ic chip and peripheral wiring method of ic chip

Country Status (1)

Country Link
JP (1) JPH09115958A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113574651A (en) * 2019-03-19 2021-10-29 应用材料意大利有限公司 Deposition apparatus, method of depositing on a substrate, substrate structure and substrate support

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113574651A (en) * 2019-03-19 2021-10-29 应用材料意大利有限公司 Deposition apparatus, method of depositing on a substrate, substrate structure and substrate support

Similar Documents

Publication Publication Date Title
US6300245B1 (en) Inductively coupled plasma powder vaporization for fabricating integrated circuits
JP3452617B2 (en) Gas deposition equipment
US7576297B2 (en) Bonding apparatus and method
US5529634A (en) Apparatus and method of manufacturing semiconductor device
JP2002544387A (en) Electronic component manufacturing by direct writing process using high precision spray and laser irradiation
JP2000164531A (en) Device and method for forming fine particle film, and semiconductor device and its manufacture
TW200301310A (en) Method and device for forming semiconductor wiring, method and device for producing semiconductor component, and wafer
WO2004091809A2 (en) Kinetic spray application of coatings onto covered materials
TW200929483A (en) Method of injecting molten solder into cavities of a template and apparatus for performing the same
JPH09115958A (en) Ic chip and peripheral wiring method of ic chip
JPH03138942A (en) Method and apparatus for manufacturing semiconductor integrated circuit device
KR970006932B1 (en) Manufacturing method of semiconductor
JP3652398B2 (en) Pattern forming method for conductive metal thick film
JP2004071611A (en) Device and method of mounting electronic part
JP3595823B2 (en) Apparatus and method for forming metal partial film
JPH0476926A (en) Semiconductor manufacturing equipment
JP2000017427A (en) Gas deposition method and its apparatus
US6015464A (en) Film growth system and method for spherical-shaped semiconductor integrated circuits
JP3970732B2 (en) Joining method and apparatus
US6303517B1 (en) Fast deposition on spherical-shaped integrated circuits in non-contact CVD process
JP4633336B2 (en) Gas deposition apparatus and gas deposition method
EP0768708A2 (en) Method for forming bumps on substrates for electronic components
JP3381454B2 (en) Vapor deposition apparatus and ball bump forming method
JP4433392B2 (en) Vaporizer
JP6715064B2 (en) Metal nanoparticle generator and metal nanoparticle gas deposition apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040430

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A02 Decision of refusal

Effective date: 20050517

Free format text: JAPANESE INTERMEDIATE CODE: A02