JPH09115911A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH09115911A
JPH09115911A JP27119295A JP27119295A JPH09115911A JP H09115911 A JPH09115911 A JP H09115911A JP 27119295 A JP27119295 A JP 27119295A JP 27119295 A JP27119295 A JP 27119295A JP H09115911 A JPH09115911 A JP H09115911A
Authority
JP
Japan
Prior art keywords
solder
sheet
connection pad
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27119295A
Other languages
Japanese (ja)
Other versions
JP3284034B2 (en
Inventor
Takashi Ebitani
隆 戎谷
Takashi Togasaki
隆 栂嵜
Seisaburo Shimizu
征三郎 清水
Kuniaki Takahashi
邦明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27119295A priority Critical patent/JP3284034B2/en
Publication of JPH09115911A publication Critical patent/JPH09115911A/en
Application granted granted Critical
Publication of JP3284034B2 publication Critical patent/JP3284034B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/035Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily form a barrier metal layer and a solder bump on an electrode pad by the non-plating method by transferring a junction layer including a second metal which can be subjected to solid-phase diffusion with a first metal on an elastic sheet onto a connection pad, causing a solid-phase diffusion reaction between both metals, and joining the junction layer on the connection pad. SOLUTION: A copper foil 5b where gold coating 5a coats one surface of a resin film and nickel layer 5c/metal layer 5d are coated on the other surface in this order is punched. Then, a punched barrier metal lamination body 5 and a connection pad 3 on a semiconductor substrate 1 are aligned and the barrier metal lamination body 5 is transferred onto the connection pad 3 on the semiconductor substrate 1, where the barrier metal lamination body 5 is heated to a temperature where the barrier metal lamination body 5 and the connection pad 3 cannot be melted and a diffusion reaction is generated between the connection pad 3 of the semiconductor substrate 1 and the junction layer 5a consisting of gold coating on the barrier metal layer 5b, thus joining the covering of the barrier metal lamination body 5 on the connection pad 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、接続パッド、バリアメ
タル被膜及びハンダ突起電極が形成された半導体装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a connection pad, a barrier metal film and a solder bump electrode.

【0002】[0002]

【従来の技術】近年、エレクトロニクスの急速な発展と
素子化などに伴い、回路基板に接続されるLSIも多種
多様化してきている。また、高密度実装の要求から、ハ
ンダ突起電極(バンプ)を用いて、LSIを回路基板の
接続パッドに直接実装するフリップチップ実装が行われ
るようになってきている。
2. Description of the Related Art In recent years, a variety of LSIs connected to a circuit board have been diversified due to rapid development of electronics and deviceization. Further, due to the demand for high-density mounting, flip-chip mounting has been performed in which an LSI is directly mounted on a connection pad of a circuit board by using a solder bump electrode (bump).

【0003】ところが、市販されている半導体素子の電
極パッド上には、必ずしもハンダバンプが形成されてい
るとは限らず、回路基板に実装する場合の障害となって
いる。すなわち、回路基板に実装されるすべての半導体
素子にハンダバンプが形成されていると、一括リフロー
による実装が容易に可能である。ところが、一個でもハ
ンダバンプの形成されていない半導体素子があると、一
括リフローで接続できず、ハンダバンプの形成されてい
ない半導体素子は、その電極パッド上に金バンプを形成
した後に別工程での実装を行うか、あるいはワイヤーボ
ンディングによる接続を行うことになる。このように別
工程での実装が行われる理由は、半導体素子チップのA
l電極パッドはハンダとぬれず、Al電極パッド上に直
接ハンダバンプを形成することが困難なことがあげられ
る。
However, solder bumps are not always formed on the electrode pads of commercially available semiconductor elements, which is an obstacle to mounting on a circuit board. That is, when solder bumps are formed on all the semiconductor elements mounted on the circuit board, mounting by batch reflow is easily possible. However, if there is even one semiconductor element without solder bumps formed, it cannot be connected by batch reflow, and a semiconductor element without solder bumps must be mounted in a separate process after forming gold bumps on the electrode pads. Either, or connection by wire bonding will be made. The reason why mounting is performed in a separate process is that the semiconductor element chip A
The l electrode pad does not get wet with the solder, and it is difficult to form the solder bump directly on the Al electrode pad.

【0004】一方、半導体素子の電極パッドにバンプ型
電極をハンダにより形成する方法としては、特開平4−
199631、特開平4−155835公報に記載され
ている様に、電気メッキ法や特開平4−157728公
報記載のパルスメッキ方法などがある。いずれの方法も
電極パッド上にメッキ下地金属層(バリアメタル)を形
成し、バンプ形成領域のみを開口させたフォトレジスト
を形成して、電気メッキ法によりハンダバンプを形成し
た後、フォトレジストを除去し、メッキ下地金属層をエ
ッチングし、半導体装置の電極パッド上にハンダバンプ
が形成される。電気メッキ法でハンダバンプを形成する
ためには、メッキ時の電極となる下地金属層を形成する
ことが必須であり、シリコンウエハ上では半導体素子が
形成できない部分の下地金属層をメッキ電極として使用
している。ところが、ダイシングされた個々の半導体チ
ップでは、メッキ下地電極となり得る余分なスペースが
なく、メッキ法を用いてハンダパンプを形成することが
困難である。
On the other hand, as a method for forming bump type electrodes on the electrode pads of the semiconductor element by soldering, there is disclosed in Japanese Patent Laid-Open No.
As described in 199631 and JP-A-4-155835, there are an electroplating method and a pulse plating method described in JP-A-4-157728. In either method, a plating base metal layer (barrier metal) is formed on the electrode pad, a photoresist is formed by opening only the bump formation region, solder bumps are formed by electroplating, and then the photoresist is removed. The metal layer for plating is etched to form solder bumps on the electrode pads of the semiconductor device. In order to form solder bumps by electroplating, it is essential to form a base metal layer that will serve as an electrode during plating, and the base metal layer on the silicon wafer where semiconductor elements cannot be formed is used as the plating electrode. ing. However, in each of the diced individual semiconductor chips, there is no extra space that can serve as a plating base electrode, and it is difficult to form a solder bump by using a plating method.

【0005】また、これらの半導体装置やその他の電子
部品を回路基板に機械的に接続し、電気回路を形成する
材料としては錫−鉛(Sn−Pb)系ハンダが多く用い
られている。
Tin-lead (Sn-Pb) based solder is often used as a material for mechanically connecting these semiconductor devices and other electronic components to a circuit board to form an electric circuit.

【0006】ところが、近年、この半導体装置や他の電
子部品と回路基板とを接続しているハンダ接続部から、
ハンダ中のPbが溶けだし、健康障害や環境を汚染する
として大きな問題となっている。このハンダ中のPb溶
出は、リサイクルが困難であり、放置された回路基板の
ハンダ接続部が、酸性度の強い雨に曝されることにより
起きると考えられている。したがって、半導体装置やそ
の他の電子部品を回路基板へ接続するハンダとして、P
bを含まないハンダ(Pbフリーハンダ)の使用が望ま
れている。
However, in recent years, from the solder connection portion connecting the semiconductor device and other electronic parts to the circuit board,
Pb in the solder begins to melt, which poses a serious problem because it impairs health and pollutes the environment. It is considered that this Pb elution in the solder is difficult to recycle, and is caused by exposing the solder connection part of the circuit board left to be exposed to rain with strong acidity. Therefore, as a solder for connecting the semiconductor device and other electronic parts to the circuit board, P
The use of solder that does not contain b (Pb-free solder) is desired.

【0007】また、メッキ法では、Sn−Pb系などの
二元系ハンダを用いた場合には、組成を制御してハンダ
バンプを形成することが可能であるが、Pbを含まない
多元系ハンダを用いた場合には、組成を制御してハンダ
バンプを形成することは困難であり、多元系ハンダの構
成元素のなかにはメッキそのものができない元素もある
という問題があった。また、組成によっては所望の厚さ
のシートに加工することが難しい多元系ハンダもあり、
このようなハンダは、打ち抜き転写法を用いてもハンダ
バンプの形成ができないという問題もあった。
Further, in the plating method, when binary solder such as Sn-Pb-based solder is used, it is possible to form solder bumps by controlling the composition, but multi-component solder containing no Pb is used. When used, it is difficult to control the composition to form solder bumps, and there is a problem that some of the constituent elements of multi-component solder cannot be plated. Also, depending on the composition, there are also multi-component solders that are difficult to process into sheets of the desired thickness,
Such solder has a problem that solder bumps cannot be formed even by using the punching transfer method.

【0008】[0008]

【発明が解決しようとする課題】従来の半導体素子の電
極パッド上へのハンダバンプ電極の形成では、半導体素
子接続部の信頼性を確保するために、電極パッド上に下
地金属層(保護層)を形成し、この下地金属層をメッキ
電極として使用している。このため、シリコンウエハ上
では、半導体素子を形成していない部分をメッキ電極と
して使用し、メッキ法によるハンダバンプの形成が容易
であったが、余分なスペースのないダイシングされた半
導体チップの電極パッド上へ、メッキ法によりハンダバ
ンプを形成するためのメッキ電極を取ることができない
という問題があった。
In forming a solder bump electrode on an electrode pad of a conventional semiconductor element, a base metal layer (protective layer) is formed on the electrode pad in order to ensure the reliability of the semiconductor element connecting portion. It is formed and this base metal layer is used as a plating electrode. Therefore, on the silicon wafer, it was easy to form the solder bumps by the plating method by using the portions where the semiconductor elements were not formed as the plating electrodes, but on the electrode pads of the diced semiconductor chip with no extra space. However, there is a problem in that it is not possible to take a plating electrode for forming a solder bump by a plating method.

【0009】そこで、本発明の第1の目的は、半導体装
置の電極パッド上に、メッキ法を使用せずにバリアメタ
ル層及びハンダバンプを容易に形成し得る半導体装置の
製造方法を提供することにある。
Therefore, a first object of the present invention is to provide a method of manufacturing a semiconductor device in which a barrier metal layer and a solder bump can be easily formed on an electrode pad of a semiconductor device without using a plating method. is there.

【0010】また、本発明の第2の目的は、半導体装置
の電極パッド上に、メッキ法を使用せずに、バリアメタ
ル層及びハンダバンプを形成することにより、信頼性の
高い半導体装置を提供することにある。
A second object of the present invention is to provide a highly reliable semiconductor device by forming a barrier metal layer and a solder bump on an electrode pad of the semiconductor device without using a plating method. Especially.

【0011】また、従来の半導体装置の電極パッド上へ
のハンダ突起電極の形成では、半導体装置接続部の信頼
性を確保するために、電極パッド上に下地金属層を形成
し、この下地金属層をメッキ電極として、フォトレジス
トを突起電極の形成領域で開口させ、電気メッキ法によ
り組成制御しながらハンダ突起電極を形成している。こ
の電気メッキ法で容易に組成制御ができるのは、Sn−
Pb系のような二元系のハンダであり、Pb−free
ハンダの様な多元系ハンダでは、組成制御しながら電気
メッキ法によりハンダ突起電極を形成することが困難で
ある。
Further, in forming a solder bump electrode on an electrode pad of a conventional semiconductor device, a base metal layer is formed on the electrode pad in order to secure the reliability of a semiconductor device connecting portion, and the base metal layer is formed. Is used as a plating electrode, a photoresist is opened in the region where the bump electrode is formed, and the solder bump electrode is formed while controlling the composition by electroplating. The composition that can be easily controlled by this electroplating method is Sn-
It is a binary solder such as Pb-free, Pb-free
With multi-component solder such as solder, it is difficult to form solder bump electrodes by electroplating while controlling the composition.

【0012】そこで、本発明の第3の目的は、メッキ法
を用いずに、組成制御されたハンダ突起電極を形成し得
る半導体装置の製造方法を提供することにある。さらに
また、本発明の第4の目的は、メッキ法を用いずに、組
成制御されたハンダ突起電極を形成することにより、信
頼性の高い半導体装置を提供することにある。
Therefore, a third object of the present invention is to provide a method of manufacturing a semiconductor device capable of forming a composition-controlled solder bump electrode without using a plating method. Furthermore, a fourth object of the present invention is to provide a highly reliable semiconductor device by forming a solder bump electrode whose composition is controlled without using a plating method.

【0013】[0013]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、第1に、第1の金属を含む複数の接続パ
ッドと該接続パッド上に形成された接合層とを有する半
導体装置の製造方法において、弾性を有する転写用基材
シート上に、前記第1の金属と固相拡散反応し得る第2
の金属を含む接合層を配置し、雄型を用いて、該接合層
側から転写用基材シートへ打ち抜くことにより、型抜き
された接合層を有する転写シートを形成する工程と、型
抜きされた接合層を、前記接続パッドと位置合せする工
程と、前記転写用基材シート側から加熱、加圧すること
により、型抜きされた接合層を、前記接続パッド上に転
写すると共に、前記第1の金属及び前記第2の金属間に
固相拡散反応を起こし、前記接続パッド上に前記接合層
を接合する工程を具備することを特徴とする半導体装置
の製造方法を提供する。
In order to solve the above-mentioned problems, the present invention firstly provides a semiconductor having a plurality of connection pads containing a first metal and a bonding layer formed on the connection pads. In the method of manufacturing the device, a second base material sheet having elasticity, which is capable of solid-phase diffusion reaction with the first metal,
The step of forming a transfer sheet having a die-bonded bonding layer by arranging the metal-containing joining layer and punching it from the bonding layer side to the transfer base material sheet using a male die; The step of aligning the bonding layer with the connection pad, and heating and pressurizing the bonding base sheet from the transfer base sheet side to transfer the die-bonded bonding layer onto the connection pad, and And a step of causing a solid-phase diffusion reaction between the metal and the second metal to bond the bonding layer on the connection pad.

【0014】本発明は、第2に、第1の金属を含む複数
の接続パッドと、該接続パッド上に形成された接合層と
を有する半導体装置において、弾性を有する基材シート
上に、前記第1の金属と固相拡散反応し得る第2の金属
を含む接合層を順に配置し、雄型を用い、前記接合層側
から基材シートへ打ち抜いて転写シートを形成し、型抜
きされた接合層を、前記接続パッドと位置合わせし、前
記基材シート側から加熱、加圧し、前記接続パッド上に
転写すると共に、前記第1の金属及び前記第2の金属間
に固相拡散反応を起こし、前記接続パッド上に前記接合
層が接合されることを特徴とする半導体装置を提供す
る。
Secondly, the present invention is a semiconductor device having a plurality of connection pads containing the first metal and a bonding layer formed on the connection pads, wherein the elastic base material sheet is provided with A bonding layer containing a first metal and a second metal capable of solid-phase diffusion reaction was sequentially arranged, and a male mold was used to form a transfer sheet by punching from the bonding layer side to a base material sheet, which was die-cut. The bonding layer is aligned with the connection pad, heated and pressed from the base material sheet side to be transferred onto the connection pad, and a solid phase diffusion reaction is performed between the first metal and the second metal. A semiconductor device is provided which is raised and the bonding layer is bonded onto the connection pad.

【0015】第1及び第2の発明において、第1の金属
はアルミニウムからなり、第2の金属は金からなり、接
合層上に銅からなるバリアメタル層をさらに形成するこ
とが好ましい。
In the first and second inventions, it is preferable that the first metal is made of aluminum, the second metal is made of gold, and a barrier metal layer made of copper is further formed on the bonding layer.

【0016】第1及び第2の発明において、接合工程の
後、弾性を有するハンダ転写用基材シート上にハンダシ
ートを配置し、雄型を用いて該ハンダシートを該ハンダ
転写用基材シート上へ打ち抜くことにより、型抜きされ
たハンダを有するハンダ転写シートを用意し、型抜きさ
れたハンダを前記接続パッドと位置合せする工程と、前
記基材シート側から加熱、加圧することにより、位置合
せされたハンダを、前記接合層上に転写する工程をさら
に具備することが好ましい。
In the first and second inventions, after the joining step, the solder sheet is arranged on a solder transfer base sheet having elasticity, and the solder sheet is placed by using a male mold. By preparing a solder transfer sheet having stamped solder by punching upward, aligning the stamped solder with the connection pad, and heating and pressing from the base sheet side to position It is preferable that the method further comprises a step of transferring the combined solder onto the bonding layer.

【0017】本発明は、第3に、ハンダ材料層を、弾性
を有する樹脂シート上に配置し、雄型を用いて樹脂シー
ト上に打ち抜き、ハンダ材料層転写シートを形成する工
程、打ち抜かれたハンダ材料層を半導体装置の接続パッ
ドと位置合せする工程、及び該ハンダ材料層を該接続パ
ッド上に転写し、突起電極を形成する工程を含むことを
特徴とする半導体装置の製造方法を提供する。
Thirdly, according to the present invention, the step of forming the solder material layer transfer sheet by arranging the solder material layer on the resin sheet having elasticity and punching the solder sheet on the resin sheet using a male die is punched out. A method of manufacturing a semiconductor device, comprising: aligning a solder material layer with a connection pad of a semiconductor device; and transferring the solder material layer onto the connection pad to form a protruding electrode. .

【0018】本発明は、第4に、ハンダ材料層を、弾性
を有する樹脂シート上に配置し、雄型を用いて樹脂シー
ト上に打ち抜いて形成されたハンダ材料層転写シートを
使用し、該打ち抜かれたハンダ材料層を転写することに
より接続パッド上に形成された突起電極を有する半導体
装置を提供する。
Fourthly, the present invention uses a solder material layer transfer sheet formed by arranging a solder material layer on a resin sheet having elasticity and punching the resin material sheet using a male die. Provided is a semiconductor device having a bump electrode formed on a connection pad by transferring a punched solder material layer.

【0019】第3及び第4の発明において、ハンダ材料
層は、少なくとも二種の異なる金属材料層または合金層
を含むことが好ましい。第3及び第4の発明において、
ハンダ材料層はまた、錫、ビスマス、亜鉛、アンチモ
ン、インジウム、銀、及び銅からなる群から選択される
少なくとも二種を含むことがさらに好ましい。
In the third and fourth inventions, the solder material layer preferably includes at least two different metal material layers or alloy layers. In the third and fourth inventions,
More preferably, the solder material layer also contains at least two selected from the group consisting of tin, bismuth, zinc, antimony, indium, silver, and copper.

【0020】[0020]

【発明の実施の形態】以下、図面を参照し、本発明を詳
細に説明する。まず、第1の発明及び第2の発明にかか
る半導体装置について説明する。図1に、ダイシングさ
れた半導体チップの接続部の一例を表す拡大図を示す。
図示するように、半導体チップ1の絶縁膜2上に形成さ
れた接続パッド3は、保護膜(パッシベーション膜)4
によりパッド端部が覆われていた構造を有する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. First, a semiconductor device according to the first invention and the second invention will be described. FIG. 1 is an enlarged view showing an example of a connection portion of a diced semiconductor chip.
As shown in the figure, the connection pad 3 formed on the insulating film 2 of the semiconductor chip 1 has a protective film (passivation film) 4
Has a structure in which the end portion of the pad is covered.

【0021】この接続パッド3の上に接合層及びバリア
メタル層を形成するために、本発明では、転写シートを
用いる。図2に、第1及び第2の発明に用いられる転写
シートの一実施形態を表す該略断面図を示す。この転写
シートは、弾性を有する樹脂フィルム9と、この樹脂フ
ィルム9上に形成され、所定のピッチで型抜きされた複
数の積層体5とから構成される。積層体5として、ここ
では、樹脂フィルム側から金/ニッケル/銅/金の順に
積層されたものを用いる。ここで、ニッケルは、銅の酸
化防止剤として好ましく設けられ、銅の片面のみなら
ず、その両面に適用することもできる。
In the present invention, a transfer sheet is used to form a bonding layer and a barrier metal layer on the connection pad 3. FIG. 2 is a schematic sectional view showing an embodiment of the transfer sheet used in the first and second inventions. This transfer sheet is composed of a resin film 9 having elasticity and a plurality of laminates 5 formed on the resin film 9 and die-cut at a predetermined pitch. As the laminated body 5, here, one laminated in the order of gold / nickel / copper / gold from the resin film side is used. Here, nickel is preferably provided as an antioxidant for copper and can be applied not only to one side of copper but also to both sides thereof.

【0022】この転写シートは、打ち抜き転写法により
得られる。転写シートの打ち抜きを行なうためには、ま
ず、樹脂フィルム9上に一方の面に金コーティング5
a、他方の面にニッケル層5c/金層5dの順にコーテ
ィングが施された銅箔5bを、その拡散接合面すなわち
一方の面が上向きなるように重ね、続いて、プレス用雄
型により打ち抜く。転写シートが打ち抜かれた状態を表
す概略断面図を図3に示す。図3に示すように、樹脂フ
ィルム9上に、型抜きされた金層5d/ニッケル層5c
/銅層5b/金層5からなる積層体5が打ち抜かれる。
なお、このとき樹脂フィルム9の下方には、これを支持
するための当て型11を設置しておくことが望ましい。
プレスによって樹脂フィルム9は、図3に示すように変
形し、打ち抜かれたバリアメタル層を周囲からくわえ込
み、雌型として作用する。雄型によりプレスして変形さ
れた樹脂フィルム9は、雄型を離すと元に戻り、図2に
示すような転写シートが得られる。
This transfer sheet is obtained by a punching transfer method. In order to punch a transfer sheet, first, a gold coating 5 is formed on one surface of the resin film 9.
a, a copper foil 5b coated with a nickel layer 5c / a gold layer 5d on the other surface in this order is stacked so that its diffusion bonding surface, that is, one surface faces upward, and then punched by a male die for pressing. FIG. 3 shows a schematic cross-sectional view showing a state where the transfer sheet is punched out. As shown in FIG. 3, a die-cut gold layer 5d / nickel layer 5c is formed on the resin film 9.
The laminate 5 consisting of / copper layer 5b / gold layer 5 is punched out.
At this time, it is desirable to install a pad 11 for supporting the resin film 9 below the resin film 9.
The resin film 9 is deformed by the press as shown in FIG. 3, and the punched-out barrier metal layer is gripped from the periphery and acts as a female mold. The resin film 9 pressed and deformed by the male mold returns to its original state when the male mold is released, and a transfer sheet as shown in FIG. 2 is obtained.

【0023】次いで、打ち抜かれたバリアメタル積層体
5と、半導体基板1の接続パッド3を位置合わせし、バ
リアメタル積層体5を半導体基板1の接続パッド3上に
転写する。図4に、転写シートのバリアメタル積層体と
半導体基板の接続パッドとを位置合わせした様子を表す
該略図を示す。このとき、マウンターヘッド12中の加
熱ヒーターおよびマウンターのステージ内の加熱ヒータ
ーを用い、半導体基板1および樹脂フィルム9上のバリ
アメタル積層体5を、バリアメタル積層体5及び接続パ
ッド3が溶融しない程度の所定温度まで加熱し、半導体
基板1のAl接続パッド3と、バリアメタル層5b上の
金コーティングからなる接合層5aとの間で拡散反応を
おこさせて、接続パッド3上にバリアメタル積層体5に
よる被膜が接合される。
Next, the punched-out barrier metal laminated body 5 and the connection pad 3 of the semiconductor substrate 1 are aligned with each other, and the barrier metal laminated body 5 is transferred onto the connection pad 3 of the semiconductor substrate 1. FIG. 4 is a schematic view showing how the barrier metal laminate of the transfer sheet and the connection pads of the semiconductor substrate are aligned. At this time, using the heater in the mounter head 12 and the heater in the stage of the mounter, the barrier metal laminate 5 on the semiconductor substrate 1 and the resin film 9 is not melted to the extent that the barrier metal laminate 5 and the connection pads 3 are not melted. Of the barrier metal layer 5b by causing a diffusion reaction between the Al connection pad 3 of the semiconductor substrate 1 and the bonding layer 5a made of gold coating on the barrier metal layer 5b. The coating according to No. 5 is joined.

【0024】図5に、バリアメタル積層体が転写、接合
された半導体装置の接続部を表す概略断面図を示す。こ
のとき、接続パッド3の開口部とバリアメタル積層体5
の大きさは、図5に示すように、好ましくは、バリアメ
タル積層体5の方が接続パッド3の開口部より小さく設
定される。なぜならば、接続パッド3の開口部よりバリ
アメタル積層体5が大きいと、転写工程において保護膜
4が破壊され、ハンダ付け工程などにおいて、接続パッ
ド3とフラックスとの接触や大気中の水分にフラックス
成分が溶け込み、接続パッド3に腐食等が発生し、半導
体装置の接続信頼性を低下させる原因となるからであ
る。また、バリアメタル積層体5の大きさと接続パッド
3の開口部が同じ大きさであっても転写工程での位置ズ
レにより、バリアメタル積層体5が保護膜4を破壊し、
前述したような半導体装置の信頼性を低下させることに
なる。
FIG. 5 is a schematic sectional view showing a connecting portion of the semiconductor device to which the barrier metal laminate is transferred and joined. At this time, the opening of the connection pad 3 and the barrier metal laminated body 5
5, the barrier metal laminated body 5 is preferably set to be smaller than the opening portion of the connection pad 3, as shown in FIG. This is because if the barrier metal laminated body 5 is larger than the opening of the connection pad 3, the protective film 4 is destroyed in the transfer process, and in the soldering process or the like, contact between the connection pad 3 and the flux or flux in the air moisture. This is because the components are melted and corrosion or the like occurs in the connection pad 3, which causes a decrease in connection reliability of the semiconductor device. Further, even if the size of the barrier metal laminated body 5 and the size of the opening of the connection pad 3 are the same, the barrier metal laminated body 5 destroys the protective film 4 due to the positional deviation in the transfer process.
This will reduce the reliability of the semiconductor device as described above.

【0025】図6は、接続パッド3とバリアメタル層5
bを、固相拡散反応を利用して接合する工程を説明する
ための図で、バリアメタル層3側から加圧しながら加熱
することで、接続パッド3のAlとバリアメタル層5b
上のAu接合層5aの間で拡散が起こりAuとAlの拡
散層6が形成され、これにより接続パッド3とバリアメ
タル層5bとが拡散接合される。この拡散層6はアルモ
ファス、固溶体、金属間化合物のいずれかであり、拡散
反応が進むにつれ金属間化合物層へと変化する。また、
この場合、拡散反応がすすむと、金属間化合物層中にA
4 Alが多くなり安定する。
FIG. 6 shows the connection pad 3 and the barrier metal layer 5
FIG. 3 is a diagram for explaining a step of joining b using a solid phase diffusion reaction, and by heating while applying pressure from the barrier metal layer 3 side, Al of the connection pad 3 and the barrier metal layer 5b
Diffusion occurs between the upper Au bonding layers 5a to form Au and Al diffusion layers 6, whereby the connection pads 3 and the barrier metal layers 5b are diffusion bonded. The diffusion layer 6 is made of Almofus, a solid solution, or an intermetallic compound, and changes into an intermetallic compound layer as the diffusion reaction proceeds. Also,
In this case, when the diffusion reaction proceeds, A in the intermetallic compound layer
u 4 Al increases and becomes stable.

【0026】ところで、バリアメタル積層体5は接続パ
ッド3の開口部より小さいと、事実上接続パッド3のA
lはバリアメタル積層体5からなる被膜で覆い隠すこと
ができない。ところが、本発明では、バリアメタル層5
b上のAu接合層5aと接続パッド3のAlとの間で拡
散反応を起こさせ、AlとAuの拡散接合により接続を
行なう際、この拡散反応領域を、保護膜4の下側の接続
パッド3まで起こさせることにより、拡散反応により生
成された拡散層6が、バリアメタル積層体5で覆うこと
のできなかった部分の接続パッド3表面を覆い、接続パ
ッド3のAlが直接露出しないようにすることができ
る。また、拡散反応は特別な方法を必要とせず、打ち抜
き転写時に加熱されることにより保護層4の下側まで拡
散反応を進行させることができる。
By the way, if the barrier metal laminated body 5 is smaller than the opening portion of the connection pad 3, A of the connection pad 3 is practically used.
l cannot be covered with a film made of the barrier metal laminate 5. However, in the present invention, the barrier metal layer 5
When a diffusion reaction is caused between the Au bonding layer 5a on b and the Al of the connection pad 3 to make a connection by diffusion bonding of Al and Au, this diffusion reaction region is used as a connection pad under the protective film 4. As a result, the diffusion layer 6 generated by the diffusion reaction covers the surface of the connection pad 3 in a portion that could not be covered with the barrier metal laminate 5, so that Al of the connection pad 3 is not directly exposed. can do. Further, the diffusion reaction does not require a special method, and the diffusion reaction can proceed to the lower side of the protective layer 4 by being heated at the time of punching transfer.

【0027】このようにして形成されたバリアメタル積
層体5上に、樹脂フィルム上にハンダシートを打ち抜い
て得られたハンダ転写シートを、ハンダを下向きにして
配置し、前記バリアメタル層3の上に転写することがで
きる。図7はバリアメタル積層体5の上に突起電極とな
るハンダバンプ7を打ち抜き転写法で形成したところを
示した図である。ハンダを打ち抜いた後、所定の雰囲気
中でリフローすることにより、ハンダ7とNi酸化防止
層5b上のAu層5dとがぬれて、ハンダバンプ電極を
形成することができる。
On the barrier metal laminate 5 thus formed, a solder transfer sheet obtained by punching a solder sheet on a resin film is arranged with the solder facing downward, and is placed on the barrier metal layer 3. Can be transferred to. FIG. 7 is a diagram showing a state in which the solder bumps 7 to be the protruding electrodes are formed on the barrier metal laminated body 5 by the punching transfer method. After the solder is punched out, the solder 7 and the Au layer 5d on the Ni oxidation preventing layer 5b are wetted by reflowing in a predetermined atmosphere, so that a solder bump electrode can be formed.

【0028】このようにして突起電極を形成した半導体
装置の接続部を表す概略断面図を図8に示す。図8に示
すように、ハンダバンプ7は拡散層6により接続パッド
3と接合されたバリアメタル層5bを含むバリアメタル
積層体5をコアとして、半導体基板1の接続パッド3上
に形成されている。
FIG. 8 is a schematic cross-sectional view showing the connection portion of the semiconductor device having the bump electrode formed in this way. As shown in FIG. 8, the solder bump 7 is formed on the connection pad 3 of the semiconductor substrate 1 with the barrier metal laminated body 5 including the barrier metal layer 5b joined to the connection pad 3 by the diffusion layer 6 as a core.

【0029】上述の実施形態では、バリアメタル積層体
5の構成を接続パッド側から、Au層5a/Cu層5b
/Ni層5c/Au層5dとしたが、Au/Cu、Au
/Cu/Au、Au/Cu/Ni/Au、Au/Ni/
Cu/Ni/Auでもよく、また最上層の接合層として
使用される金はパラジウムなどと置き換えて、Au/C
u/Pd、Au/Cu/Ni/PdあるいはAu/Ni
/Cu/Ni/Pdとしてもよい。
In the above-described embodiment, the barrier metal laminated body 5 is constructed such that the Au layer 5a / Cu layer 5b is arranged from the connection pad side.
/ Ni layer 5c / Au layer 5d, but Au / Cu, Au
/ Cu / Au, Au / Cu / Ni / Au, Au / Ni /
Cu / Ni / Au may be used, and the gold used as the uppermost bonding layer may be replaced with palladium or the like to replace Au / C.
u / Pd, Au / Cu / Ni / Pd or Au / Ni
It may be / Cu / Ni / Pd.

【0030】第1及び第2の発明の半導体装置において
は、接続パッドとバリアメタル層が、接続パッドの金属
とバリアメタル層上に形成された接合層の金属との拡散
反応を利用して接合されている。ここで、バリアメタル
を含む層が接続パッドより小さく設定されていても、拡
散反応により生成された金属間化合物層は、接続パッド
のAlを覆い隠し、腐食等による接続部の信頼性劣化を
防止することができる。さらに、本発明では、メッキ法
を用いず、突起電極を打ち抜き転写法で形成することか
ら、ダイシングにより半導体チップとされた半導体素子
の接続パッド上にも、バリアメタル層と共に突起電極を
容易に形成することができる。
In the semiconductor device of the first and second inventions, the connection pad and the barrier metal layer are bonded by utilizing a diffusion reaction between the metal of the connection pad and the metal of the bonding layer formed on the barrier metal layer. Has been done. Here, even if the layer containing the barrier metal is set smaller than the connection pad, the intermetallic compound layer generated by the diffusion reaction covers Al of the connection pad to prevent deterioration of reliability of the connection portion due to corrosion or the like. can do. Further, according to the present invention, since the protruding electrode is formed by the punching transfer method without using the plating method, it is possible to easily form the protruding electrode together with the barrier metal layer on the connection pad of the semiconductor element formed into a semiconductor chip by dicing. can do.

【0031】以下に、第1及び第2の発明について、具
体的な製造例を示し、本発明の半導体装置を詳細に説明
する。本実施形態においては、半導体チップは接続パッ
ド3の大きさが100μm角、接続パッド3のピッチが
220μm、接続パッド数64個、大きさが5mm角の
半導体基板1を用いた。
The semiconductor device of the present invention will be described in detail below by showing specific manufacturing examples of the first and second inventions. In the present embodiment, the semiconductor chip uses the semiconductor substrate 1 in which the size of the connection pads 3 is 100 μm square, the pitch of the connection pads 3 is 220 μm, the number of connection pads is 64, and the size is 5 mm square.

【0032】バリアメタル積層体の打ち抜きに当たって
は、まず、市販の1μm厚の銅箔の片面に、0.6μm
圧のAuをスパッタにより形成した後、その裏面にNi
とAuをそれぞれ0.3μmと0.6μmの厚さを、同
じくスパッタにより形成し、金コート銅箔8を作成し
た。この金コート銅箔8を樹脂フィルム9上に載せ、半
導体装置1の接続パッド3の開口部より周囲が3μmず
つ小さなプレス用雄型を用いてバリアメタル積層体5を
打ち抜いた。
When punching the barrier metal laminate, first, 0.6 μm is formed on one side of a commercially available 1 μm thick copper foil.
After forming high pressure Au by sputtering,
And Au were respectively formed by sputtering to have thicknesses of 0.3 μm and 0.6 μm, respectively, to form a gold-coated copper foil 8. The gold-coated copper foil 8 was placed on the resin film 9, and the barrier metal laminated body 5 was punched using a male mold for press whose circumference was 3 μm smaller than the opening of the connection pad 3 of the semiconductor device 1.

【0033】次に、マウンターを用い、樹脂フィルム9
上のバリアメタル積層体5の上に、半導体基板1の接続
パッド3とを位置合わせ転写し、そのままの状態で2k
gまで加圧しながら300℃まで加熱して10秒間保持
し、半導体基板1の接続パッド3のAlとバリアメタル
積層体5のAu5aとを拡散接合し、バリアメタル付き
半導体基板とした。
Next, using a mounter, the resin film 9
The connection pad 3 of the semiconductor substrate 1 is positionally transferred and transferred onto the upper barrier metal laminate 5, and 2 k is left as it is.
While pressurizing to g and heating to 300 ° C. and holding for 10 seconds, Al of the connection pad 3 of the semiconductor substrate 1 and Au5a of the barrier metal laminated body 5 were diffusion-bonded to obtain a semiconductor substrate with a barrier metal.

【0034】続いて、樹脂フィルム94上に市販の0.
05mm厚のSn−Pb共晶系ハンダシートを載せ、プ
レス用雄型11を用い打ち抜き、前記バリアメタル付き
半導体基板のバリアメタル層5の上に転写した。最後
に、窒素雰囲気中、220℃でリフローを行うことによ
り、ハンダバンプ付き半導体装置を得た。
Then, a commercially available film of 0.
A Sn-Pb eutectic solder sheet having a thickness of 05 mm was placed, punched using a male die 11 for pressing, and transferred onto the barrier metal layer 5 of the semiconductor substrate with the barrier metal. Finally, reflow was performed at 220 ° C. in a nitrogen atmosphere to obtain a semiconductor device with solder bumps.

【0035】得られた半導体装置の各ハンダバンプを、
シアーテスターを用いてシアー強度を測定した。シアー
強度の測定は、半導体装置の全バンプについて行い、各
半導体装置の1バンプ当たりの平均強度を求めた。ま
た、半導体装置を、樹脂製の配線基板に実装し、樹脂封
止をして、熱サイクル試験(−55〜+125℃、1サ
イクル/1時間)を1000サイクルまで行い、半導体
装置と配線基板との接続の有無を調べることにより、接
続部の信頼性を評価した。
Each solder bump of the obtained semiconductor device is
The shear strength was measured using a shear tester. The shear strength was measured for all bumps of the semiconductor device, and the average strength per bump of each semiconductor device was obtained. Further, the semiconductor device is mounted on a resin wiring board, sealed with resin, and a thermal cycle test (−55 to + 125 ° C., 1 cycle / 1 hour) is performed up to 1000 cycles to obtain the semiconductor device and the wiring board. The reliability of the connection part was evaluated by checking the presence or absence of the connection.

【0036】測定結果を表1および表2に示す。また、
比較試料として従来のメッキ法でハンダバンプを形成し
た半導体装置を用い、本実施形態の試料と同様の試験を
行った。
The measurement results are shown in Tables 1 and 2. Also,
As a comparative sample, a semiconductor device having a solder bump formed by a conventional plating method was used, and the same test as the sample of this embodiment was conducted.

【0037】その測定結果を表1および表2に併記す
る。なお、比較試料のバリアメタル層の構成は、本実施
形態の試料のバリアメタル層と同じ構成とした。
The measurement results are also shown in Tables 1 and 2. The barrier metal layer of the comparative sample had the same configuration as the barrier metal layer of the sample of this embodiment.

【0038】[0038]

【表1】 [Table 1]

【0039】[0039]

【表2】 [Table 2]

【0040】表1に示すように、半導体装置のハンダバ
ンプ形成を打ち抜き転写と拡散接合法を用いて行って
も、比較の試料で示す従来のメッキ法でハンダバンプを
形成した半導体装置とほぼ同等のシアー強度を有してい
た。さらに、熱サイクル試験を行ってもハンダバンプの
破断は認められず、従来方法で形成したハンダバンプ接
続部と同等の信頼性を有していることがわかった。
As shown in Table 1, even if the solder bumps of the semiconductor device are formed by using the punching transfer and the diffusion bonding method, the shear bumps are almost the same as those of the semiconductor device having the solder bumps formed by the conventional plating method shown in the comparative sample. Had strength. Further, no breakage of the solder bump was observed even after the thermal cycle test, and it was found that the solder bump had the same reliability as the solder bump connection portion formed by the conventional method.

【0041】なお、本発明において、金などを銅箔にコ
ーティングする方法としては、メッキ法、蒸着法、スパ
ッタ法、CVD法など通常の成膜方法を用いることがで
きる。また、その厚さとしては0.2〜1μm程度が望
ましい。この金コーティングは必ずしも銅箔の両面にす
る必要はなく、拡散接合を行う面だけでも良い。また、
必要に応じ突起電極側の銅箔表面に、Au、Pdなどを
コーティングし銅表面の酸化防止をはかったり、Cuと
Auの接合力を高めるためCuとAuの間にNi層を設
けても良い。
In the present invention, as a method of coating the copper foil with gold or the like, a usual film forming method such as a plating method, a vapor deposition method, a sputtering method or a CVD method can be used. Further, its thickness is preferably about 0.2 to 1 μm. This gold coating does not necessarily have to be applied to both sides of the copper foil, but may be applied only to the side for diffusion bonding. Also,
If necessary, the surface of the copper foil on the protruding electrode side may be coated with Au, Pd, etc. to prevent oxidation of the copper surface, or a Ni layer may be provided between Cu and Au to enhance the bonding force between Cu and Au. .

【0042】さらに、本実施形態では突起電極の形成に
Sn−Pb共晶ハンダを使用したが、Sn−Pb共晶ハ
ンダの替わりにSn−Ag系、Sn−Sb系、Sn−Z
n系、Sn−In系、Sn−Bi系、Sn−Ag−Cu
系、Sn−Zn−In系、Sn−Zn−Ag系、Sn−
Bi−Ag−Cu系などのPbを含まないハンダ(鉛フ
リーハンダ)を用いて突起電極を形成しても良い。
Furthermore, in the present embodiment, Sn-Pb eutectic solder was used for forming the protruding electrodes, but Sn-Ag, Sn-Sb, Sn-Z are used instead of Sn-Pb eutectic solder.
n-based, Sn-In-based, Sn-Bi-based, Sn-Ag-Cu
System, Sn-Zn-In system, Sn-Zn-Ag system, Sn-
The protruding electrodes may be formed by using Pb-free solder (lead-free solder) such as Bi-Ag-Cu system.

【0043】以上説明した打ち抜き転写と拡散接合を用
いた第1及び第2の発明にかかる半導体装置の適用範囲
は広く、その産業上の利用効果は大きい。次に、第3及
び第4の発明について説明する。
The semiconductor device according to the first and second inventions using the punching transfer and the diffusion bonding described above has a wide application range and its industrial utilization effect is great. Next, the third and fourth inventions will be described.

【0044】図9は、半導体装置の接続部を表す拡大図
を示す。図示するように、この接続部は、半導体装置1
の絶縁層2上に設けられた接続パッド3と、この接続パ
ッド3を両側からくわえ込むように形成された保護膜4
と、前記接続パッド3上の保護膜4の一部と接続パッド
3上に形成されたバリアメタル層55から主に構成され
る。本発明においては、ハンダシートの打ち抜き転写法
を用いて、この半導体装置の接続パッド3上に、ハンダ
パンプが形成される。
FIG. 9 is an enlarged view showing the connecting portion of the semiconductor device. As shown in the figure, this connecting portion is connected to the semiconductor device 1
Connection pad 3 provided on the insulating layer 2 and the protective film 4 formed so as to hold the connection pad 3 from both sides.
And a barrier metal layer 55 formed on the connection pad 3 and a part of the protective film 4 on the connection pad 3. In the present invention, the solder bump is formed on the connection pad 3 of the semiconductor device by using the punching transfer method of the solder sheet.

【0045】このハンダシート打ち抜き転写法では、ま
ず、弾性を有する樹脂例えばゴム製のシート10上にハ
ンダ材料層を打ち抜く。ハンダ材料としては、好ましく
は少なくとも二種の異なる金属材料層または合金層を用
いることができる。例えば電極パッド上に、異なる多元
系ハンダの構成元素単体からなるシート、多元系ハンダ
の構成元素の少なくとも2種類以上からなる合金シー
ト、またはその両者を組み合わせて組成制御しながら、
組み合わせた複数のシートを打ち抜き転写し、半導体装
置上に多元系ハンダによる突起電極を形成することがで
きる。
In this solder sheet punching transfer method, first, a solder material layer is punched on a sheet 10 made of an elastic resin such as rubber. As the solder material, preferably at least two different metal material layers or alloy layers can be used. For example, on the electrode pad, a sheet composed of different constituent elements of the multi-component solder, an alloy sheet composed of at least two kinds of the constituent elements of the multi-component solder, or a combination of both, while controlling the composition,
A plurality of combined sheets can be punched and transferred to form a protruding electrode by multi-component solder on the semiconductor device.

【0046】図10に、ハンダ材料層の打ち抜きを説明
するための図を示す。例えばSn−Bi−Ag−Cu四
元系ハンダを使用する場合、図示するように、Snシー
ト26d上に、Cuシート26c、及びSn−Bi合金
シート層26bを重ね、さらにAgシート26aを重ね
て配置し、雄型29を用いて樹脂シート101上に打ち
抜くことにより、ハンダ材料層転写シート20が形成さ
れる。プレスにより弾性を有する樹脂シート101は、
図10に示すように変形し、打ち抜かれたハンダ材料層
26を周囲からくわえ込み、雌型として作用する。
FIG. 10 is a view for explaining punching of the solder material layer. For example, when using Sn-Bi-Ag-Cu quaternary solder, the Cu sheet 26c and the Sn-Bi alloy sheet layer 26b are stacked on the Sn sheet 26d, and the Ag sheet 26a is further stacked as illustrated. The solder material layer transfer sheet 20 is formed by arranging and punching on the resin sheet 101 using the male mold 29. The resin sheet 101 having elasticity by pressing is
As shown in FIG. 10, the solder material layer 26 which has been deformed and punched out is gripped from the surroundings and acts as a female mold.

【0047】図11に、第3及び第4の発明に用いられ
るハンダ材料層転写シートの一実施形態を表す概略断面
図を示す。得られたハンダ材料層転写シート20は、図
示するように、弾性を有する樹脂シート101の上に、
Sn層26d、Cu層26c、Sn−Bi合金層26
b、及びAg層26aが順に積層された構成を有する。
図10では、ハンダ材料層転写シート20の弾性を有す
る樹脂シート101は、雄型29の打ち抜きにより変形
されているが、雄型29を離すと元に戻り、図11に示
すようなハンダ材料層転写シート20が得られる。
FIG. 11 is a schematic sectional view showing an embodiment of the solder material layer transfer sheet used in the third and fourth inventions. The obtained solder material layer transfer sheet 20 is, as shown in the figure, on a resin sheet 101 having elasticity,
Sn layer 26d, Cu layer 26c, Sn-Bi alloy layer 26
b and the Ag layer 26a are laminated in this order.
In FIG. 10, the resin sheet 101 having elasticity of the solder material layer transfer sheet 20 is deformed by punching the male die 29, but returns to the original state when the male die 29 is released, and the solder material layer as shown in FIG. The transfer sheet 20 is obtained.

【0048】ここで、ハンダの組成比は、ハンダ材料層
の各層の厚さを変化させることで容易に調節し得る。こ
のハンダ材料層転写シート上のハンダ材料層26は、バ
リアメタル55が形成された接続パッド3と位置合せさ
れ、転写される。図12は、ハンダ材料層が転写された
半導体装置の接続部の概略を表す図である。図12に示
すように、打ち抜き転写により、バリアメタル55上
に、Ag層26a、Sn−Bi合金層26b、Cu層2
6c、及びSn層26dから構成される複数のハンダ材
料層が形成される。
Here, the composition ratio of the solder can be easily adjusted by changing the thickness of each layer of the solder material layer. The solder material layer 26 on the solder material layer transfer sheet is aligned with the connection pad 3 on which the barrier metal 55 is formed and transferred. FIG. 12 is a diagram schematically showing a connecting portion of the semiconductor device to which the solder material layer is transferred. As shown in FIG. 12, the Ag layer 26 a, the Sn—Bi alloy layer 26 b, and the Cu layer 2 are formed on the barrier metal 55 by punching transfer.
6c, and a plurality of solder material layers composed of the Sn layer 26d are formed.

【0049】また、第3及び第4の発明においては、複
数のシートを打ち抜き転写した後、リフロー工程により
多元系ハンダを半導体装置の接続パッド上で合金化する
ことができる。
In the third and fourth aspects of the invention, the multi-component solder can be alloyed on the connection pads of the semiconductor device by a reflow process after punching and transferring a plurality of sheets.

【0050】転写されたハンダ材料層は、リフローされ
ることにより、Sn−Bi−Ag−Cu四元系のバンプ
電極を形成する。図13にリフローされた突起電極が形
成された半導体装置の接続部の該略図を示す。図示する
ように、ハンダ材料層は、リフローにより、バリアメタ
ル層55を核として球状を呈する突起電極となるととも
に、ハンダ材料層が合金化される。
The transferred solder material layer is reflowed to form Sn—Bi—Ag—Cu quaternary bump electrodes. FIG. 13 is a schematic view of a connection portion of a semiconductor device in which a reflowed protruding electrode is formed. As shown in the drawing, the solder material layer becomes a spherical projection electrode with the barrier metal layer 55 as a nucleus by reflow, and the solder material layer is alloyed.

【0051】第3及び第4の発明では、例えばハンダ材
料層の各シートの厚さを変えることで、目的組成のハン
ダ突起電極が得られる。また、Sn−Bi−Ag−Cu
四元系のように、ハンダ構成元素単体でシート作成が困
難なBiのような元素を用いる場合には、他のハンダ構
成元素と合金化してシートを作成することにより、打ち
抜き転写を行い、目的組成のハンダ突起電極を形成する
ことができる。もちろん、目的組成の突起電極のシート
作成が容易である場合は、初めからハンダ突起電極組成
のシートを使用することが望ましい。このように、本発
明によれば、ハンダ突起電極組成のハンダシートの作成
が困難な場合でも、前述したように多元系突起電極を形
成した半導体装置が得られる。また、蒸着やスパッタな
どの成膜方法を利用し、ベースとなるシート上に各構成
元素を成膜法により形成しても良い。
In the third and fourth aspects of the invention, for example, by changing the thickness of each sheet of the solder material layer, the solder bump electrode having the target composition can be obtained. In addition, Sn-Bi-Ag-Cu
When using an element such as Bi, which is difficult to make a sheet with a solder constituent element alone like a quaternary system, punching transfer is performed by making a sheet by alloying with other solder constituent elements to form a sheet. A solder bump electrode having a composition can be formed. Of course, when it is easy to make a sheet of the bump electrode having the target composition, it is desirable to use the sheet having the solder bump electrode composition from the beginning. As described above, according to the present invention, even when it is difficult to produce a solder sheet having a solder bump electrode composition, a semiconductor device having a multi-element bump electrode formed as described above can be obtained. Further, each constituent element may be formed on the sheet serving as the base by a film forming method using a film forming method such as vapor deposition or sputtering.

【0052】ハンダ突起電極の組成制御はまた、打ち抜
かれる各ハンダ材料層の各シートの厚さを変化させて行
なうだけでなく、打ち抜かれるハンダ材料層の大きさを
変えても、同様な効果が得られる。
The composition control of the solder bump electrode is performed not only by changing the thickness of each sheet of each punched solder material layer, but also by changing the size of the punched solder material layer, the same effect can be obtained. can get.

【0053】ハンダ材料層はまた、錫、ビスマス、亜
鉛、アンチモン、インジウム、銀、及び銅からなる群か
ら選択される少なくとも二種を含むことが好ましい。ま
た、多元系ハンダはPbを含まないことが好ましい。毒
性のあるPbを排除することにより、環境汚染の低減に
役立つ。
The solder material layer also preferably contains at least two kinds selected from the group consisting of tin, bismuth, zinc, antimony, indium, silver, and copper. Further, it is preferable that the multi-component solder does not contain Pb. Eliminating toxic Pb helps reduce environmental pollution.

【0054】以上説明したように、第3及び第4の発明
によれば、電極パッド上に、メッキ法を用いずに組成制
御されたと電極を容易に形成することができる。また、
厚さの異なる多元系ハンダの構成元素単体からなるシー
ト、多元系ハンダの構成元素の少なくとも2種類以上か
らなる合金シート、またはその両者を組み合わせた複数
のシートを、接続パッド上に打ち抜き転写する打ち抜き
転写法を用いることにより、メッキ法では形成すること
が困難であった多元系ハンダの突起電極を、容易に形成
することが可能となる。
As described above, according to the third and fourth inventions, it is possible to easily form the electrode on the electrode pad, the composition of which is controlled without using the plating method. Also,
Punching for punching and transferring a sheet made of simple constituent elements of multi-component solder having different thicknesses, an alloy sheet made of at least two kinds of multi-component solder constituent elements, or a plurality of sheets obtained by combining both of them, onto a connection pad. By using the transfer method, it becomes possible to easily form the protruding electrode of the multi-component solder, which was difficult to form by the plating method.

【0055】以下、第3及び第4の発明に係る半導体装
置の他の実施形態について説明する。図14は、第3及
び第4の発明にかかる半導体装置の他の実施形態におけ
る接続部付近の概略断面図である。
Another embodiment of the semiconductor device according to the third and fourth inventions will be described below. FIG. 14 is a schematic cross-sectional view of the vicinity of a connection portion in another embodiment of the semiconductor device according to the third and fourth inventions.

【0056】図14に示すように、この実施形態では、
ハンダ材料層28は、打ち抜き転写法により、半導体装
置1の接続パッド3上に形成されたバリアメタル層55
上に転写されており、Sn−Bi合金シート28c上に
形成されたCuスパッタ膜28bとAgスパッタ膜28
aとから構成されている。
As shown in FIG. 14, in this embodiment,
The solder material layer 28 is the barrier metal layer 55 formed on the connection pad 3 of the semiconductor device 1 by the punching transfer method.
The Cu sputtered film 28b and the Ag sputtered film 28, which are transferred onto the Sn-Bi alloy sheet 28c, are formed on the Sn-Bi alloy sheet 28c.
a.

【0057】ハンダ材料層の組成は、所望の組成により
厚さの異なる多元系ハンダの構成元素単体からなるシー
トあるいは多元系ハンダの構成元素の少なくとも2種類
以上からなる合金シートまたはその両者を組み合わせ
て、これらの複数のシートを打ち抜き転写して突起電極
を形成することにより調整することができ、この場合、
Sn−Bi合金シート28c、Cuスパッタ膜28b、
及びAgスパッタ膜28aの各膜の膜厚により調整可能
である。
The composition of the solder material layer is obtained by combining a sheet consisting of the constituent elements of the multi-component solder having different thicknesses depending on the desired composition, an alloy sheet comprising at least two kinds of the constituent elements of the multi-component solder, or a combination of both. , Can be adjusted by punching and transferring these multiple sheets to form the protruding electrodes. In this case,
Sn-Bi alloy sheet 28c, Cu sputtered film 28b,
And the Ag sputtered film 28a can be adjusted by the film thickness of each film.

【0058】図14に示した半導体装置は、まず、弾性
を有する樹脂フィルム上にCuとAgのスパッタ膜を形
成したSn−Bi合金シートを、スパッタ膜面が上にく
るように重ね、ハンダ突起電極となるハンダ材料層のシ
ートを得る。続いて、プレス用雄型により打ち抜いてハ
ンダ材料層を得る。図15に、第3及び第4の発明の半
導体装置の他の実施形態に用いられるハンダ材料層の打
ち抜き状態を表す図を示す。図15に示すように、ハン
ダ材料層28を樹脂フィルム101上に設置し、プレス
雄型29で打ち抜き、ハンダ材料層28を樹脂フィルム
101上に形成する。なお、樹脂フィルム101の下方
には、これを支持するための当金11を設置しておく。
プレスにより樹脂フィルム101は、図15に示すよう
に変形し、打ち抜かれたハンダ材料層28を周囲からく
わえ込み、雌型として作用する。
In the semiconductor device shown in FIG. 14, first, a Sn-Bi alloy sheet in which a sputtered film of Cu and Ag is formed on a resin film having elasticity is stacked so that the sputtered film surface faces upward, and solder projections are formed. A sheet of a solder material layer to be an electrode is obtained. Then, it is punched by a male die for pressing to obtain a solder material layer. FIG. 15 is a diagram showing a punched state of a solder material layer used in another embodiment of the semiconductor device of the third and fourth inventions. As shown in FIG. 15, the solder material layer 28 is placed on the resin film 101 and punched by the male press 29 to form the solder material layer 28 on the resin film 101. In addition, below the resin film 101, a metal plate 11 for supporting the resin film 101 is installed.
The resin film 101 is deformed by the press as shown in FIG. 15, and the punched-out solder material layer 28 is gripped from the periphery and acts as a female mold.

【0059】次いで、打ち抜かれたハンダ材料層と半導
体装置の接続パッドをマウンター等を用いて位置合わせ
し、ハンダ材料層を半導体装置の接続パッド上に転写す
る。次いで、リフローによりハンダ材料層を溶融し、合
金化することにより、図13に示すハンダ突起電極と同
様の突起電極が得られる。
Next, the punched-out solder material layer and the connection pad of the semiconductor device are aligned with each other using a mounter or the like, and the solder material layer is transferred onto the connection pad of the semiconductor device. Next, the solder material layer is melted by reflow and alloyed to obtain a bump electrode similar to the solder bump electrode shown in FIG.

【0060】ここで、リフローは通常の温風リフローや
赤外線リフローなどを用いても良いが、レーザーを用
い、ハンダ突起電極構成シートを局部的に加熱し、合金
化することにより、半導体装置の熱による劣化を防止す
ることができる。
Here, the reflow may be performed by using ordinary hot air reflow, infrared reflow, or the like. However, a laser is used to locally heat the solder bump electrode forming sheet to alloy it to heat the semiconductor device. It is possible to prevent deterioration due to.

【0061】以下に、具体的な製造例を示して、本発明
の他の実施形態に係る半導体装置をさらに詳細に説明す
る。半導体装置としては、Siウェハ上に接続パッド3
の大きさが100μm角、接続パッド3のピッチが22
0μm、接続パッド数64個、大きさ5mm角のものを
用いた。
Semiconductor devices according to other embodiments of the present invention will be described in more detail below by showing specific manufacturing examples. As a semiconductor device, connection pads 3 are formed on a Si wafer.
Size is 100 μm square, and the pitch of connection pads 3 is 22
A device having a size of 0 μm, 64 connection pads and a size of 5 mm square was used.

【0062】バリアメタル層55は半導体装置1の接続
パッド3上にフォトレジスト法により設けた開口部へ、
スパッタにより形成した。また、ハンダ材料層28は、
まず99.99%以上のSnとBiを用いて、Bi量が
重量パーセントで12.4%のSn−Bi合金インゴッ
トを作成した。次いで、前記Sn−Bi合金インゴット
を圧延し、シートを得た。このSn−Bi合金シート上
にスパッタによりCuとAgを成膜し、また、場合によ
っては、前記Cu、AgをスパッタしたSn−Bi合金
シートにSnシートを重ね合わせて、ハンダ突起電極構
成シート8を作成した。このハンダ突起電極構成シート
28を樹脂フィルム101上に載せ、100μm角のプ
レス雄型29を用いてハンダ材料層28を打ち抜いた。
The barrier metal layer 55 is provided to the opening provided on the connection pad 3 of the semiconductor device 1 by the photoresist method,
It was formed by sputtering. Further, the solder material layer 28 is
First, using 99.99% or more of Sn and Bi, a Sn-Bi alloy ingot having a Bi content of 12.4% by weight was prepared. Then, the Sn-Bi alloy ingot was rolled to obtain a sheet. Cu and Ag are deposited on the Sn-Bi alloy sheet by sputtering, and in some cases, the Sn sheet is overlapped with the Sn-Bi alloy sheet sputtered with Cu and Ag to form the solder bump electrode forming sheet 8 It was created. This solder bump electrode constituting sheet 28 was placed on the resin film 101, and the solder material layer 28 was punched out using a 100 μm square press male die 29.

【0063】次に、マウンターを用い、樹脂フィルム1
01上のハンダ材料層28の上に、半導体装置1の接続
パッド3を位置合わせして転写した。この半導体装置の
ハンダ突起形成領域をレーザーによりスキャンし、ハン
ダ材料層28を溶融して合金化した。得られたハンダ突
起電極の組成を表1に示す。
Next, using a mounter, the resin film 1
The connection pad 3 of the semiconductor device 1 was aligned and transferred onto the solder material layer 28 on 01. The solder projection forming region of this semiconductor device was scanned with a laser to melt and alloy the solder material layer 28. The composition of the obtained solder bump electrode is shown in Table 1.

【0064】次いで、シアーテスターを用いて、半導体
装置の各ハンダ突起電極のシアー強度を測定した。シア
ー強度の測定は、各半導体装置の全突起電極について行
い、各半導体装置1バンプの平均値として求めた。その
結果を表2に示す。
Then, the shear strength of each solder bump electrode of the semiconductor device was measured using a shear tester. The shear strength was measured for all the protruding electrodes of each semiconductor device, and the average value of one bump of each semiconductor device was obtained. Table 2 shows the results.

【0065】比較試料は、従来のメッキ法で半導体装置
の接続パッド上に、Sn−Pb共晶ハンダ突起電極を形
成し、本実施形態の試料と同様の試験を行った。その結
果を表3及び4に併記する。
For the comparative sample, Sn-Pb eutectic solder bump electrodes were formed on the connection pads of the semiconductor device by the conventional plating method, and the same test as the sample of this embodiment was conducted. The results are also shown in Tables 3 and 4.

【0066】[0066]

【表3】 [Table 3]

【0067】[0067]

【表4】 [Table 4]

【0068】表3及び表4から、本発明によれば、毒性
を有する鉛を使用せずに、ハンダ突起電極が形成でき、
また、そのとき、使用するハンダ材料層の厚さにより、
突起電極の組成を正確に制御することが可能であり、さ
らに得られた突起電極の強度も良好であることがわか
る。
From Tables 3 and 4, according to the present invention, solder bump electrodes can be formed without using toxic lead,
At that time, depending on the thickness of the solder material layer used,
It can be seen that it is possible to accurately control the composition of the protruding electrode, and the strength of the obtained protruding electrode is also good.

【0069】[0069]

【発明の効果】第1の発明及び第2の発明によれば、メ
ッキ法を用いることなく、打ち抜き転写と拡散接合によ
り、半導体素子の接続パッド上にバリアメタル層及び突
起電極を有する半導体装置を容易に得ることができる。
また、バリアメタル層を、ダイシングされた半導体チッ
プの接続用パッドの上に形成することも可能となる。
According to the first and second aspects of the invention, a semiconductor device having a barrier metal layer and a protruding electrode on a connection pad of a semiconductor element is formed by punching transfer and diffusion bonding without using a plating method. Can be easily obtained.
It is also possible to form the barrier metal layer on the connection pads of the diced semiconductor chip.

【0070】また、第1の発明および第2の発明によれ
ば、このようにして形成されたバリアメタル層をコアと
して、接続用パッド上に突起電極を有する半導体装置が
容易に得られる。この突起電極の形成は、ダイシングさ
れた半導体チップ上にも容易に可能である。
According to the first and second inventions, the barrier metal layer thus formed is used as a core to easily obtain the semiconductor device having the protruding electrode on the connection pad. The projection electrodes can be easily formed on the dicing semiconductor chip.

【0071】さらに、第1の発明及び第2の発明によれ
ば、打ち抜き転写による位置ズレを考慮すると、接続パ
ッドよりバリアメタル層を小さく設定することが好まし
いが、バリアメタル層と接合層との拡散反応による金属
間化合物層を、バリアメタル層の形成されない接続パッ
ド表面にも形成することにより、接続パッドとハンダと
の拡散防止が可能となり、信頼性の高い半導体装置が得
られる。
Further, according to the first invention and the second invention, it is preferable to set the barrier metal layer smaller than the connection pad in consideration of the positional deviation due to the punching transfer. By forming the intermetallic compound layer by the diffusion reaction also on the surface of the connection pad on which the barrier metal layer is not formed, the diffusion of the connection pad and the solder can be prevented, and a highly reliable semiconductor device can be obtained.

【0072】第3及び第4の発明によれば、メッキ法を
用いずに、信頼性の高いハンダ突起電極が形成された半
導体装置を得ることが可能となる。また、メッキ法では
形成が困難な多元系のハンダを用いる場合でも、半導体
装置の接続パッド上に、そのハンダ組成を正確に制御し
て、良好な強度を有する突起電極を形成することがで
き、また、シート製造が困難なハンダ材料を用いる場合
には、母合金シートや、ベース金属へ成膜を行ったり、
ハンダ組成の一部を合金化してシート製造することによ
り、打ち抜き転写が可能となり、多元系ハンダの突起電
極が得られる。
According to the third and fourth aspects of the invention, it is possible to obtain a semiconductor device having a highly reliable solder bump electrode formed without using a plating method. Further, even when using a multi-component solder that is difficult to form by the plating method, it is possible to accurately control the solder composition on the connection pad of the semiconductor device and form a protruding electrode having good strength, When using a solder material that is difficult to manufacture, it is necessary to form a film on the mother alloy sheet or the base metal,
By alloying a part of the solder composition to produce a sheet, punching transfer is possible and a projection electrode of multi-component solder can be obtained.

【0073】また、第3及び第4の発明によれば、ハン
ダ材料として、鉛を使用しない多元系ハンダを適用する
ことができる。鉛を使用しないハンダは、環境汚染の防
止の観点から、その適用範囲は広く産業上の利用効果は
大きい。
Further, according to the third and fourth inventions, as the solder material, it is possible to apply the multi-component solder which does not use lead. Solder that does not use lead has a wide application range and a large industrial use effect from the viewpoint of preventing environmental pollution.

【0074】さらに、本発明によれば、第1及び第2の
発明と第3及び第4の発明とを組合せることにより、半
導体装置の電極パッド上に、メッキ法を用いずに、バリ
アメタル層及び突起電極を容易に形成することが可能と
なる。これにより、通常の半導体装置のみならず、ダイ
シングされた半導体チップにも、バリアメタル層及び組
成制御された多元系突起電極を形成することが可能とな
る。得られた半導体装置は、良好な信頼性を有する。
Further, according to the present invention, by combining the first and second inventions with the third and fourth inventions, a barrier metal is formed on the electrode pad of the semiconductor device without using a plating method. It becomes possible to easily form the layer and the protruding electrode. This makes it possible to form a barrier metal layer and a composition-controlled multi-element projecting electrode not only on a normal semiconductor device but also on a dicing semiconductor chip. The obtained semiconductor device has good reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 半導体チップの接続部の一例を表す拡大図FIG. 1 is an enlarged view showing an example of a connecting portion of a semiconductor chip.

【図2】 第1及び第2の発明に用いられるバリアメタ
ル転写シートの一実施形態を表す該略図
FIG. 2 is a schematic diagram showing an embodiment of a barrier metal transfer sheet used in the first and second inventions.

【図3】 バリアメタル転写シートが打ち抜かれた状態
を表す概略図
FIG. 3 is a schematic view showing a state where the barrier metal transfer sheet is punched out.

【図4】 バリアメタル転写シートのバリアメタル積層
体と半導体基板の接続パッドとを位置合わせした様子を
示す該略図
FIG. 4 is a schematic view showing a state in which the barrier metal laminate of the barrier metal transfer sheet and the connection pads of the semiconductor substrate are aligned with each other.

【図5】 バリアメタル積層体が転写、接合された半導
体装置の接続部を表す概略図
FIG. 5 is a schematic view showing a connection portion of a semiconductor device to which a barrier metal laminate is transferred and joined.

【図6】 接続パッドとバリアメタル層を、固相拡散反
応を利用して接合する工程を説明するための図
FIG. 6 is a diagram for explaining a step of joining a connection pad and a barrier metal layer using a solid phase diffusion reaction.

【図7】 バリアメタル積層体上にハンダを打ち抜き転
写法で形成した様子を示す図
FIG. 7 is a diagram showing a state in which solder is formed on the barrier metal laminated body by a punching transfer method.

【図8】 バリアメタル積層体をコアとして突起電極が
形成された様子を示す図
FIG. 8 is a view showing a state in which a protruding electrode is formed with a barrier metal laminate as a core.

【図9】 半導体装置の接続部の他の例を表す拡大図FIG. 9 is an enlarged view showing another example of the connection portion of the semiconductor device.

【図10】 第3及び第4の発明の半導体装置の一実施
形態に用いられるハンダ材料層の打ち抜き状態を説明す
るための図
FIG. 10 is a view for explaining a punched state of a solder material layer used in one embodiment of the semiconductor device of the third and fourth inventions.

【図11】 第3及び第4の発明に用いられるハンダ材
料層転写シートの一実施形態を示す図
FIG. 11 is a view showing an embodiment of a solder material layer transfer sheet used in the third and fourth inventions.

【図12】 第3及び第4の発明にかかる半導体装置の
一実施形態の接続部の概略図
FIG. 12 is a schematic view of a connection portion of an embodiment of a semiconductor device according to third and fourth inventions.

【図13】 リフローされた突起電極が形成された半導
体装置の接続部の該略図
FIG. 13 is a schematic view of a connecting portion of a semiconductor device in which a reflowed protruding electrode is formed.

【図14】 第3及び第4の発明にかかる半導体装置の
他の実施形態の接続部付近の概略図
FIG. 14 is a schematic view of the vicinity of a connection portion of another embodiment of the semiconductor device according to the third and fourth inventions.

【図15】 第3及び第4の発明の半導体装置の他の実
施形態に用いられるハンダ材料層の打ち抜き状態を説明
するための図
FIG. 15 is a diagram for explaining a punched state of a solder material layer used in another embodiment of the semiconductor device of the third and fourth inventions.

【符号の説明】[Explanation of symbols]

1…半導体基板 2…絶縁膜 3…接続パッド 4…保護膜 5,55…バリアメタル積層体 5a,8a…金層 5b,8b…銅層 5c,8c…ニッケル層 5d,8d…金層 6…拡散層 7…ハンダバンプ 8…金コート銅箔 9…樹脂フィルム 10…プレス雄型 11…当て金 12…マウンターヘッド 20…ハンダ材料層転写シート 26,28…ハンダ材料層 26a…Agシート 26b,8c…Bi−Sn合金シート 26c…Cuシート 26d…Snシート 28a…Agスパッタ膜 28b…Cuスパッタ膜 29…プレス雄型 101…樹脂シート DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate 2 ... Insulating film 3 ... Connection pad 4 ... Protective film 5,55 ... Barrier metal laminated body 5a, 8a ... Gold layer 5b, 8b ... Copper layer 5c, 8c ... Nickel layer 5d, 8d ... Gold layer 6 ... Diffusion layer 7 ... Solder bump 8 ... Gold coated copper foil 9 ... Resin film 10 ... Press male mold 11 ... Patch 12 ... Mounter head 20 ... Solder material layer transfer sheet 26,28 ... Solder material layer 26a ... Ag sheet 26b, 8c ... Bi-Sn alloy sheet 26c ... Cu sheet 26d ... Sn sheet 28a ... Ag sputtered film 28b ... Cu sputtered film 29 ... Press male mold 101 ... Resin sheet

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 邦明 東京都青梅市末広町2丁目9番地 株式会 社東芝青梅工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kuniaki Takahashi 2-9 Suehiro-cho, Ome-shi, Tokyo Incorporated Toshiba Ome Plant

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 第1の金属を含む複数の接続パッドと該
接続パッド上に形成された接合層とを有する半導体装置
の製造方法において、弾性を有する転写用基材シート上
に、前記第1の金属と固相拡散反応し得る第2の金属を
含む接合層を配置し、雄型を用いて、該接合層側から転
写用基材シートへ打ち抜くことにより、型抜きされた接
合層を有する転写シートを形成する工程と、型抜きされ
た接合層を、前記接続パッドと位置合せする工程と、前
記転写用基材シート側から加熱、加圧することにより、
型抜きされた接合層を、前記接続パッド上に転写すると
共に、前記第1の金属及び前記第2の金属間に固相拡散
反応を起こし、前記接続パッド上に前記接合層を接合す
る工程を具備することを特徴とする半導体装置の製造方
法。
1. A method of manufacturing a semiconductor device having a plurality of connection pads containing a first metal and a bonding layer formed on the connection pads, wherein the first substrate is provided on an elastic transfer base sheet. A bonding layer containing a second metal capable of solid-phase diffusion reaction with the above metal is placed and punched from the bonding layer side to the transfer substrate sheet by using a male mold, thereby having a stamped bonding layer. By forming a transfer sheet, aligning the die-bonded bonding layer with the connection pad, and heating and pressing from the transfer base material sheet side,
Transferring the die-bonded bonding layer onto the connection pad, causing a solid phase diffusion reaction between the first metal and the second metal, and bonding the bonding layer onto the connection pad. A method for manufacturing a semiconductor device, comprising:
【請求項2】 前記第1の金属はアルミニウムからな
り、前記第2の金属は金からなり、前記接合層上に銅か
らなるバリアメタル層がさらに形成されることを特徴と
する請求項1に記載の半導体装置の製造方法。
2. The first metal is made of aluminum, the second metal is made of gold, and a barrier metal layer made of copper is further formed on the bonding layer. A method for manufacturing a semiconductor device as described above.
【請求項3】 前記接合工程の後、弾性を有するハンダ
転写用基材シート上にハンダシートを配置し、雄型を用
いて該ハンダシートを該ハンダ転写用基材シート上へ打
ち抜くことにより、型抜きされたハンダを有するハンダ
転写シートを用意し、型抜きされたハンダを前記接続パ
ッドと位置合せする工程と、前記基材シート側から加
熱、加圧することにより、位置合せされたハンダを、前
記接続パッド上に転写する工程をさらに具備することを
特徴とする請求項1に記載の半導体装置の製造方法。
3. After the joining step, the solder sheet is arranged on a solder transfer base sheet having elasticity, and the solder sheet is punched onto the solder transfer base sheet using a male die. Preparing a solder transfer sheet having die-cut solder, aligning the die-cut solder with the connection pad, and heating and pressing from the base sheet side to align the solder, The method of manufacturing a semiconductor device according to claim 1, further comprising a step of transferring the pattern onto the connection pad.
【請求項4】 第1の金属を含む複数の接続パッドと、
該接続パッド上に形成された接合層とを有する半導体装
置において、弾性を有する基材シート上に、前記第1の
金属と固相拡散反応し得る第2の金属を含む接合層を順
に配置し、雄型を用い、前記接合層側から基材シートへ
打ち抜いて転写シートを形成し、型抜きされた接合層
を、前記接続パッドと位置合わせし、前記基材シート側
から加熱、加圧し、前記接続パッド上に転写すると共
に、前記第1の金属及び前記第2の金属間に固相拡散反
応を起こし、前記接続パッド上に前記接合層が接合され
ることを特徴とする半導体装置。
4. A plurality of connection pads including a first metal,
In a semiconductor device having a bonding layer formed on the connection pad, a bonding layer containing a second metal capable of solid phase diffusion reaction with the first metal is sequentially arranged on an elastic base material sheet. , Using a male mold, to form a transfer sheet by punching from the bonding layer side to the base material sheet, align the die-cut bonding layer with the connection pad, heat from the base material sheet side, pressurize, A semiconductor device, wherein the bonding layer is bonded onto the connection pad by transferring onto the connection pad and causing a solid phase diffusion reaction between the first metal and the second metal.
【請求項5】 前記第1の金属はアルミニウムからな
り、前記第2の金属は金からなり、前記接合層上に銅か
らなるバリアメタル層がさらに形成されることを特徴と
する請求項4に記載の半導体装置。
5. The first metal is made of aluminum, the second metal is made of gold, and a barrier metal layer made of copper is further formed on the bonding layer. The semiconductor device described.
【請求項6】 弾性を有するハンダ転写用基材シート上
にハンダシートを配置し、雄型を用いて該ハンダシート
を該ハンダ転写用基材シート上へ打ち抜き転写すること
により形成されたハンダ転写シートを用意し、打ち抜か
れたハンダを前記接続パッドと位置合せし、前記基材シ
ート側から加熱、加圧することにより、前記バリアメタ
ル層上に転写することにより、前記接合層上にハンダ突
起電極がさらに形成されることを特徴とする請求項4に
記載の半導体装置。
6. A solder transfer formed by arranging a solder sheet on a solder transfer base sheet having elasticity and punching and transferring the solder sheet onto the solder transfer base sheet using a male mold. By preparing a sheet, aligning the punched solder with the connection pad, and heating and pressing from the base material sheet side to transfer onto the barrier metal layer, solder bump electrode on the bonding layer The semiconductor device according to claim 4, further comprising:
【請求項7】 ハンダ材料層を、弾性を有する樹脂シー
ト上に配置し、雄型を用いて樹脂シート上に打ち抜き、
ハンダ材料層転写シートを形成する工程、打ち抜かれた
ハンダ材料層を半導体装置の接続パッドと位置合せする
工程、及び該ハンダ材料層を該接続パッド上に転写し、
突起電極を形成する工程を含むことを特徴とする半導体
装置の製造方法。
7. A solder material layer is arranged on a resin sheet having elasticity and punched on the resin sheet by using a male die.
Forming a solder material layer transfer sheet, aligning the punched solder material layer with a connection pad of a semiconductor device, and transferring the solder material layer onto the connection pad,
A method of manufacturing a semiconductor device, comprising the step of forming a protruding electrode.
【請求項8】 前記ハンダ材料層は、少なくとも二種の
異なる金属材料層または合金層を含むことを特徴とする
請求項7に記載の方法。
8. The method of claim 7, wherein the solder material layer comprises at least two different metal material layers or alloy layers.
【請求項9】 前記ハンダ材料層は、錫、ビスマス、亜
鉛、アンチモン、インジウム、銀、及び銅からなる群か
ら選択される少なくとも二種を含むことを特徴とする請
求項8に記載の方法。
9. The method according to claim 8, wherein the solder material layer contains at least two kinds selected from the group consisting of tin, bismuth, zinc, antimony, indium, silver, and copper.
【請求項10】 ハンダ材料層を、弾性を有する樹脂シ
ート上に配置し、雄型を用いて樹脂シート上に打ち抜い
て形成されたハンダ材料層転写シートを使用し、該打ち
抜かれたハンダ材料層を転写することにより接続パッド
上に形成された突起電極を有する半導体装置。
10. A solder material layer transfer sheet formed by arranging a solder material layer on a resin sheet having elasticity and punching the solder material layer on the resin sheet by using a male die, and using the punched solder material layer. A semiconductor device having a protruding electrode formed on a connection pad by transferring a semiconductor.
【請求項11】 前記ハンダ材料層は、少なくとも二種
の異なる金属材料層または合金層を含むことを特徴とす
る請求項10に記載の半導体装置。
11. The semiconductor device according to claim 10, wherein the solder material layer includes at least two different metal material layers or alloy layers.
【請求項12】 前記ハンダ材料層は、錫、ビスマス、
亜鉛、アンチモン、インジウム、銀、及び銅からなる群
から選択される少なくとも二種を含むことを特徴とする
請求項11に記載の半導体装置。
12. The solder material layer comprises tin, bismuth,
The semiconductor device according to claim 11, comprising at least two kinds selected from the group consisting of zinc, antimony, indium, silver, and copper.
JP27119295A 1995-10-19 1995-10-19 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3284034B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27119295A JP3284034B2 (en) 1995-10-19 1995-10-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27119295A JP3284034B2 (en) 1995-10-19 1995-10-19 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH09115911A true JPH09115911A (en) 1997-05-02
JP3284034B2 JP3284034B2 (en) 2002-05-20

Family

ID=17496637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27119295A Expired - Fee Related JP3284034B2 (en) 1995-10-19 1995-10-19 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3284034B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349870B1 (en) * 1999-04-12 2002-02-26 Murata Manufacturing Co., Ltd Method of manufacturing electronic component
US6369490B1 (en) * 1999-04-28 2002-04-09 Murata Manufacturing Co., Ltd Surface acoustic wave device having bump electrodes
JP2009044180A (en) * 1999-01-11 2009-02-26 Panasonic Corp Printed board, electrical appliance, and method for recycling wastes of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044180A (en) * 1999-01-11 2009-02-26 Panasonic Corp Printed board, electrical appliance, and method for recycling wastes of the same
US6349870B1 (en) * 1999-04-12 2002-02-26 Murata Manufacturing Co., Ltd Method of manufacturing electronic component
US6369490B1 (en) * 1999-04-28 2002-04-09 Murata Manufacturing Co., Ltd Surface acoustic wave device having bump electrodes

Also Published As

Publication number Publication date
JP3284034B2 (en) 2002-05-20

Similar Documents

Publication Publication Date Title
EP0097833B1 (en) Substrate for integrated circuit packages
US5470787A (en) Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
CN101944496B (en) Method and structure for adhesion of intermetallic compound (IMC) on CU pillar bump
EP1386356B1 (en) Fluxless flip chip interconnection
TW558821B (en) Under bump buffer metallurgy structure
US6337522B1 (en) Structure employing electrically conductive adhesives
JP3262497B2 (en) Chip mounted circuit card structure
KR100454381B1 (en) Semiconductor device and manufacturing method thereof
US6656772B2 (en) Method for bonding inner leads to bond pads without bumps and structures formed
EP0899786B1 (en) Electrode structure of a silicon semiconductor device
US20110195543A1 (en) Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
KR20100128275A (en) Thermal mechanical flip chip die bonding
EP2398046A1 (en) Integrated circuit package with a copper-tin joining layer and manufacturing method thereof
KR20000076807A (en) Semiconductor device and method of the same
TWM397597U (en) Package structure of integrated circuit
WO2007097508A1 (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
US20090020871A1 (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of fabricating the same
KR20080038028A (en) Method for mounting electronic component on substrate and method for forming solder surface
JP3868766B2 (en) Semiconductor device
JP2001298051A (en) Solder connecting part
US20050012211A1 (en) Under-bump metallugical structure
US8071472B2 (en) Semiconductor device with solder balls having high reliability
EP0262580B1 (en) Method of electrically bonding two objects
JP3284034B2 (en) Semiconductor device and manufacturing method thereof
US8466546B2 (en) Chip-scale package

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080301

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090301

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100301

LAPS Cancellation because of no payment of annual fees