JPH09108226A

JPH09108226A - 受光装置

Info

Publication number: JPH09108226A
Application number: JP27023095A
Authority: JP
Inventors: Yuichi Sugiyama; 雄一杉山
Original assignee: SEITAI HIKARI JOHO KENKYUSHO K; SEITAI HIKARI JOHO KENKYUSHO KK
Current assignee: SEITAI HIKARI JOHO KENKYUSHO K; SEITAI HIKARI JOHO KENKYUSHO KK
Priority date: 1995-10-18
Filing date: 1995-10-18
Publication date: 1997-04-28

Abstract

(57)【要約】【課題】本発明は、配列された複数の受光素子を有し、
それら複数の受光素子のうちの少なくとも一部の複数の
受光素子で同時に受光信号を得ることのできる受光装置
に関し、Ｓ／Ｎの高い信号を得る。【解決手段】受光部３００に隣接した位置に信号分配用
のスルーホール部１８０２を配置し、受光部３００の裏
側に回路ボードＨＴＩＡ−１，ＨＴＩＡ−２，ＨＴＩＡ
−３，ＨＴＩＡ−４を配置し、スルーホール部１８０２
で分配された信号を各ＦＰＣ層１８０３，１８０４，１
８０５，１８０６を介して、各回路ボードＨＴＩＡ−
１，ＨＴＩＡ−２，ＨＴＩＡ−３，ＨＴＩＡ−４に伝達
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、配列された複数の
受光素子を有し、それら複数の受光素子のうちの少なく
とも一部の複数の受光素子で同時に受光信号を得ること
のできる受光装置に関する。

【０００２】

【従来の技術】従来より被検体、特に生体の断層像を観
測する装置として種々の原理に基づくものが知られてい
る。例えば、被検体内に超音波を放射し、被検体内の各
組織で反射されて戻ってきた超音波を受信して受信信号
を得、その受信信号に基づいて断層像を表示する超音波
診断装置が従来より知られている。この超音波診断装置
は、例えば心臓や腹部の病気診断用に実用化されている
が、その断層像の分解能は被検体の実寸法に換算し数百
μｍ程度であり、生体の細部にわたる組織構造を観察す
るには分解能が一桁以上不足している。

【０００３】また、被検体内に光ビームを照射する装置
として、共焦点（コンフォーカル）レーザ走査オフサル
モスコープ（ＣＬＳＯ；ＣｏｎｆｏｃａｌＬａｓｅｒ
ＳｃａｎｎｉｎｇＯｐｈｔｈａｌｍｏｓｃｏｐｅ）
が知られている。このＣＬＳＯは、レーザビームを、被
検体内の所定の深さで二次元的に、もしくは深さ方向を
含めた三次元的に順次走査し、各焦点で反射してきた光
を、ピンホールにより、その焦点以外の深さ位置で反射
してきた光と分離して抽出し、その抽出された光を受光
する方式の装置である。このＣＬＳＯでは、２次元断層
像を数１０ｍｓｅｃ程度の短時間で得ることができ、横
方向（Ｙ方向）の分解能は１０μｍ程度であって十分な
分解能を有しているが，深さ方向（Ｚ方向）の分解能は
数百μｍ程度しか得られず、生体の細部にわたる組織構
造の観察にはやはり一桁以上分解能が不足している。

【０００４】これらに対し、Ｚ方向（深さ方向）とＹ方
向（横方向）との双方について数μｍ程度の分解能の断
層像を得ることができる装置が提案されている（ＰＣＴ
／ＵＳ９２／０３５３６参照）。図２２は、この従来提
案された装置の説明図である。可干渉距離の短い光を発
する光源、例えばこの例ではＳＬＤ（ＳｕｐｅｒＬｕ
ｍｉｎｅｓｃｅｎｔＤｉｏｄｅ）１１１から発せられ
た光は、光ファイバ１１２に入射して伝達され、ファイ
バ・カプラ１１３により第１の光波（物体光）と第２の
光波とに二分されて、それぞれ光ファイバ１１４，１１
５で伝達され、それぞれ対物レンズ系１１７、参照レン
ズ系１１８を経由して、被検体１１９，参照ミラー１２
０に伝達される。このとき参照ミラー１２０はＺ方向
（光ビームの光軸方向）に移動している。

【０００５】尚、図２２には、物体光側にＰＺＴ（Ｐｉ
ｅｚｏ−ｅｌｅｃｔｒｉｃＴｒａｎｓｄｕｃｅｒ）１
１６が配置され物体光の周波数シフトが行われている
が、これは、後述するフォトダイオード１２２で、この
フォトダイオード１２２ないしこのフォトダイオード１
２２を含む信号処理系に適した周波数の信号が得られる
ようにするためのものであり、本装置の計測原理上は必
ずしも必要のないものであり、以下、ＰＺＴ１１６の作
用については省略し、ＰＺＴ１１６を備えない場合につ
いて説明する。

【０００６】被検体１１９に照射された光ビームは被検
体内を進み、その被検体内を進む間に被検体の光ビーム
の進路上の各点で反射し、その反射光は対物レンズ系１
１７を経由して光ファイバ１１４に入射し、ファイバ・
カプラ１１３を経由し、光ファイバ１２１を経由し、光
検出器、例えばこの例ではフォトダイオード１２２に入
射する。

【０００７】また参照ミラー１２０で反射した光も同様
に、再度、参照光学系１１８を経由し、光ファイバ１１
５に入射し、ファイバ・カプラ１１３を経由し、光ファ
イバ１２１を経由し、フォトダイオード１２２に入射す
る。図２３は、フォトダイオード１２２で得られる信号
を示した図である。この図の横軸は、参照ミラー１２０
のＺ方向の位置に対応しており、この参照ミラー１２０
はＺ方向に等速で移動しているため、この図の横軸は時
間軸ｔでもある。またこの図の縦軸はフォトダイオード
１２２の受光信号（電流信号）の振幅であり、一点鎖線
はその受光信号の包絡線である。この図は、被検体内の
一点のみで反射が生じており、かつ、フォトダイオード
１２２に伝達された反射光と参照光の強度が互いに同一
の場合のものである。

【０００８】参照ミラー１２０を連続的に定速でＺ方向
に移動すると、その参照ミラー１２０で反射した参照光
は、その参照ミラー１２０に入射した光と比べ、その周
波数がドップラ周波数分だけ遷移した光に変換される。
したがってフォトダイオード１２２上では反射光と参照
光が干渉し、それら反射光の周波数と参照光の周波数と
の差の周波数の信号が観測される。

【０００９】ところで、ＳＬＤ１１１から発せられた光
は可干渉距離が短く、したがって、被検体１１９のある
一点のみで反射が生じているものとすると、ＳＬＤ１１
１から発せられ、物体光として被検体に照射され、その
被検体のある一点で反射してフォトダイオード１２２に
至る光路長（光学距離）と、ＳＬＤ１１１から発せら
れ、参照ミラー１２０で反射されて参照光としてフォト
ダイオード１２２に至る光路長とが完全に同一である、
図２３に示す原点０を中点とし、そのＳＬＤ１１１から
発せられた光の可干渉距離に対応したＺ方向の幅（時間
幅）を半値幅とした、図示のようなバースト波が観測さ
れる。実際には被検体１１９の内部を進む光ビームの光
路に沿った種々の点で反射が生じており、参照ミラー１
２０をＺ方向に移動させることにより、その移動中の各
時点の参照ミラー１２０のＺ方向の位置に対応する、被
検体１１９内部の反射光の情報が連続的に順次抽出され
た信号が得られることになる。図２３に示す、一点から
反射された場合のバースト波のＺ方向の半値幅は例えば
約１０μｍ以下であり、したがって、Ｚ方向（深さ方
向）について１０μｍ以下の分解能が得られる。

【００１０】一方、Ｙ方向（横方向）の分解能は、被検
体１１９内の各反射点で物体光ビームをどこまで収束さ
せるかに依存し、Ｙ方向（横方向）についても１０μｍ
程度の分解能を得るには、各反射点でのビーム径を１０
μｍ程度に収束させる必要がある。このため、対物レン
ズ系１１７に焦点調整機構を備えておいて、参照ミラー
１２０のＺ方向への移動と同期し、その参照ミラー１２
０のＺ方向位置に対応した、被検体１１９内部の反射点
に物体光が収束されるようその焦点調整機構を動かし、
その対物レンズ系１１７の焦点をＺ方向に移動させる。

【００１１】このようにして、対物レンズ系１１７の焦
点を調整しながら参照ミラー１２０をＺ方向に移動させ
ることにより、被検体１１９の内部に延びる一本の光ビ
ームに沿った、断層像の１ライン分の信号が得られる。
このラインを「走査線」と称するフォトダイオード１２２で得られた受光信号は、検波回
路１２３により、図２３に示す包絡線に対応する信号を
抽出する検波が行われ、Ａ／Ｄ変換器１２４により、そ
の検波された信号がディジタルの信号に変換され、コン
ピュータ１２５に取り込まれる。これにより、１本の走
査線に沿う断層像を表わす画像データがコンピュータ１
２５に取り込まれたことになる。

【００１２】対物レンズ系１１７はＹ方向（走査方向）
に移動自在に構成されており、対物レンズ系１１７をＹ
方向に移動させながら上記の走査を繰り返すことによ
り、被検体１１９の深さ方向（Ｚ方向）と対物レンズ系
１１７の移動方向（Ｙ方向）とからなる二次元断面に沿
う断層像を表わす画像データがコンピュータ１２５に取
り込まれる。コンピュータ１２５では、必要に応じて、
入力された画像データに所定の画像処理が施され、その
後、図示しない画像ディスプレイに断層像が表示され、
あるいはハードコピー装置でその断層像のハードコピー
が生成される。

【００１３】尚、図２２に示す装置には、光ファイバ１
１２，１１４，１１５，１２１が採用されているが、こ
れらは光を伝送するための１つの手段として用いられて
いるものであって、この図２２を参照して説明した断層
像形成の原理上からすれば、光ファイバを用いることは
必ずしも必要ではない。尚、上記の提案には、深さ方向
（Ｚ方向）の機械的走査に代え、光源周波数を変調する
方式も含まれているが、この方式の場合、フォトダイオ
ード１２２で受光した後の信号処理に時間がかかり、ま
た種々の深さ位置に光ビームを絞り込むことはできず固
定焦点となるため、横方向（Ｙ方向）の、その固定焦点
位置から外れた領域の分解能が低下してしまい、全体と
して高分解能の断層像を得ることはできないこととなっ
てしまう。

【００１４】図２２，図２３を用いて説明した従来の提
案により、その深さ方向（Ｚ方向）及び横方向（Ｙ方
向）の双方について１０μｍ程度の分解能を有する被検
体の断層像を得ることは可能である。しかし、一般的
に、散乱媒質内では深さ方向の広い範囲で細いビームを
維持することは出来ない。また、開口を大きくすると焦
点位置ではビームを細くできるがビームの広がりかたも
激しくなり、固定焦点では広い範囲で均一な細いビーム
にすることは出来ない。又、開口が大きいと複数の送受
信部を単純に切り換えるだけでは高分解能は達成出来
ず、機械的な送り装置が必要となる。回転ミラーやガル
バノミラーでビームを高速に振る技術は存在するが、深
さ方向に可変焦点とするにはやはり機械的送り装置が必
要となる。

【００１５】このため、図２２に示すように、参照ミラ
ー１２０と比べると極めて大型の光学系である焦点調節
機構を備え、かつ大開口の対物レンズ系１１７を備え、
それらの焦点調節機構を参照ミラー１２０の移動に同期
させて動かす必要があり、それらを高速に移動させるこ
とは難しく、一本の走査線に沿う受光信号を得るのに時
間がかかる。しかも対物レンズ系１１７はＹ方向（走査
方向）にも移動させる必要があり、１枚の２次元断層像
のデータを得るのに長時間を要するという問題がある。
断層像を得るのに長時間を要すること自体も問題である
が、断層像を得るのに長時間を要すると、被検体が例え
ば生体の場合、その断層像を得るのに要する時間内に被
検体が大きく動いてしまい、ある一時点の正しい断層像
を得ることができないという問題が発生する。

【００１６】また、対物レンズ系１１７は焦点調節機構
付の例えばレンズ群等で構成され、また対物レンズ系１
１７にはＹ方向にも移動させる機構が必要であり、した
がって図２２に示す装置を実現しようとすると装置の機
構が複雑となり、大型の装置となり、信頼性も低下し、
さらにコストの高い装置となってしまう問題もある。こ
のような問題を解決するために、本願出願人は、深さ方
向，走査方向双方について良好な分解能を維持しつつ、
断層像を高速に得ることのできる断層像撮影装置を提案
した（特願平６−０５７１３７号参照）。

【００１７】この提案に係る断層像撮影装置の場合、複
数の受光素子を有する受光部が備えられる。この提案に
係る断層像撮影装置を実際に組立てて所期の性能を得よ
うとする場合に、その受光部に備えられた複数の受光素
子を電流−電圧変換用のトランス・インピーダンス・ア
ンプ（ＴＩＡ）に接続する必要があるが、受光素子の出
力インピーダンスが大きい（例えば１ＧΩ，数ｐＦ）た
めに、それら複数の受光素子をトランス・インピーダン
ス・アンプ（ＴＩＡ）と接続する際の信号線の処理（低
容量化、信号線長の短縮化、信号線路の特性の均一化）
が大きな課題であり、特に信号線の容量は、信号（Ｓ）
／雑音（Ｎ）の特性に決定的な影響を与える。

【００１８】また、受光素子は片側に窓が必要なため、
窓の前面側は被検体のため空けて置かなければならず、
受光素子の裏側だけが使用できる空間であるという配置
上の制約もある。

【００１９】

【発明が解決しようとする課題】本発明は、上記事情に
鑑み、Ｓ／Ｎの高い信号を得ることのできる受光装置を
提供することを目的とする。

【００２０】

【課題を解決するための手段】上記目的を達成する本発
明の受光装置は、（１）受光光量に応じた電流信号を生成する、配列され
た複数の受光素子と、これら複数の受光素子で生成され
た電流信号を出力するための、一列もしくは複数列に配
列された複数の出力端子とを備えた受光部（２）上記複数の出力端子が配列された各列それぞれに
対応して備えられた、対応する列に配列された上記出力
端子の数をＮとしたとき、上記出力端子から出力された
電流信号を電圧信号に変換するトランスインピーダンス
アンプがｍ個実装されているｎ枚（但し、ｍ×ｎ≧Ｎ）
の回路ボードからなる受信回路部（３）上記複数の出力端子が配列された各列それぞれに
対応して備えられた、（３ａ）対応する列を構成する上記出力端子それぞれと
結線された複数の入力端子を有する入力接続用パターン
層（３ｂ）上記入力端子から入力された電流信号を上記回
路ボードに伝達する配線パターンを有し、各一端が上記
回路ボードに接続されるとともに、各他端側が相互に、
かつ、上記入力接続用パターン層に重ね合わされた、ｎ
枚もしくはｎ組のＦＰＣ層（３ｃ）それらのＦＰＣ層の上記各他端側および上記入
力接続用パターン層からなる複数の層が重ね合わされた
部分に形成された、それぞれが上記複数の層に跨って延
びるとともに上記複数の入力端子それぞれに配線された
信号伝達用のスルーホールがｍ行列ｎ配列され各列のス
ルーホールが上記ｎ枚もしくはｎ組のＦＰＣ層それぞれ
に形成された配線パターンに接続されてなるスルーホー
ル部を備えたＦＰＣ部を具備することを特徴とする。

【００２１】ここで、上記本発明の受光装置において、
上記スルーホール部が上記受光部に隣接した位置に配置
されるとともに、上記回路ボードが上記受光部の受光面
側を表側としたときの裏側に配列され、上記ＦＰＣ層
が、上記スルーホール部から延び湾曲して上記裏側に回
り込んで上記回路ボードと接続されてなることが好まし
い。

【００２２】また、上記本発明の受光装置において、上
記ＦＰＣ層が、上記スルーホール部と上記回路ボードと
を接続する上記配線パターンに沿って形成されたグラウ
ンドパターンを有することも好ましい態様である。ま
た、上記本発明の受光装置において、上記入力接続用パ
ターン層が、対応する列を構成する上記出力端子のうち
の１つおきの出力端子と結線された複数の入力端子をそ
れぞれが備えた二層であって、該二層合わせてその対応
する列を構成する出力端子それぞれと結線された、上記
スルーホール部で相互に重畳された二層から成ることも
好ましい態様である。

【００２３】また、上記本発明の受光装置は、上記回路
ボードそれぞれが、その回路ボードに実装されたトラン
スインピーダンスアンプの入力にそれぞれ接続された、
配列された複数の入力端子を備え、上記ＦＰＣ層それぞ
れが、上記スルーホール部での行方向に並ぶスルーホー
ルを配列順にスルーホールｉ（ｉ＝１，２，…，ｐ，
…，２ｐ，…，３ｐ，…，４ｐ）、上記回路ボードの入
力端子を配列順に入力端子ｊ（ｊ＝１，２，…，ｐ，
…，２ｐ，…，３ｐ，…，４ｐ）としたとき、スルーホ
ール１，２，…，ｐ，ｐ＋１，ｐ＋２，…，２ｐ，２ｐ
＋１，２ｐ＋２，…，３ｐ，３ｐ＋１，３ｐ＋２，…，
４ｐを、それぞれ、入力端子１，３，…，２ｐ−１，
２，４，…，２ｐ，２ｐ＋１，２ｐ＋３，…，４ｐ−
１，２ｐ＋２，２ｐ＋４，…，４ｐに接続する配線パタ
ーンを有するものであってもよい。この配線構造は、上
記回路ボードそれぞれが、上記トランスインピーダンス
アンプを構成する増幅器が２個もしくは４個内蔵された
パッケージが複数個実装されたものである場合に特に有
効である。

【００２４】さらに、上記本発明の受光装置は、上記回
路ボードそれぞれが、その回路ボードに実装されたトラ
ンスインピーダンスアンプの入力にそれぞれ接続され
た、配列された複数の入力端子を備え、上記ＦＰＣ層そ
れぞれが、上記スルーホール部での行方向に並ぶスルー
ホールを配列順にスルーホールｉ（ｉ＝１，２，…，
ｐ，…，２ｐ，…，３ｐ，…，４ｐ）、上記回路ボード
の入力端子を配列順に入力端子ｊ（ｊ＝１，２，…，
ｐ，…，２ｐ，…，３ｐ，…，４ｐ）としたとき、スル
ーホール１，２，…，ｐ，ｐ＋１，ｐ＋２，…，２ｐ，
２ｐ＋１，２ｐ＋２，…，３ｐ，３ｐ＋１，３ｐ＋２，
…，４ｐを、それぞれ、入力端子１，５，…，４ｐ−
３，２，６，…，４ｐ−２，３，７，…，４ｐ−１，
４，８，…，４ｐに接続する配線パターンを有するもの
であってもよい。この配線構造は、上記回路ボードそれ
ぞれが、上記トランスインピーダンスアンプを構成する
増幅器が４個内蔵されたパッケージが複数個実装された
ものである場合に特に有効である。

【００２５】上記の本発明は、下記の観点に基づいて構
成されたものであり、本発明により、Ｓ／Ｎの高い受光
信号を得ることができる。（１）トランス・インピーダンス・アンプ（ＴＩＡ）を
複数回路実装した回路ボードの配線パターンの最短化を
最優先することにより小型・低容量化を図る。（２）回路ボードを受光素子の受光面の裏側に配置しフ
レキシブル・プリント回路（ＦＰＣ）（ｆｌｅｘｉｂｌ
ｅｃｉｒｃｕｉｔともいう）で接続する。立体的配置
により信号線長を短縮化し低容量化を実現し、また信号
線長を一致、ないし信号線長の差を最小化させることに
より信号線路の電気的特性を均一化する。（３）スルーホール部で信号を分離し、各回路ボードに
対応した信号線だけを独立のＦＰＣ層にパターニングに
する（スルーホール部から回路ボードの個数だけの分離
されたＦＰＣ層を出す）。これにより、ＦＰＣ上では配
線パターン量が大幅に低減し、最短距離の配線パターン
を設定することが可能となる。

【００２６】

【発明の実施の形態】以下、本発明の実施形態について
説明する。以下では先ず、前述した、特願平６−０５７
１３７号にて提案された断層像撮影装置の基本概念につ
いて説明し、次いで、本発明の受光装置の実施形態につ
いて説明する。図１は、特願平６−０５７１３７号に提
案された断層像撮影装置の基本概念図である。

【００２７】光源部１は、ＳＬＤ，ＬＥＤ等を光源と
し、この光源部１から発せられた光波のうち、その光波
が二分された一方の第１の光波２は物体光として、ビー
ムスプリッタ３を介して測定物体に投射され、測定物体
の内部で反射・散乱される。本実施形態では、光源部１
には複数の光源が一次元的に配列されており、それら複
数の光源の切り換えによりＹ方向（走査方向）に走査が
行なわれる。尚、本実施例では、測定物体４として眼の
例が図示されているが、測定物体４は眼に限定されるわ
けではない。

【００２８】参照光発生部５は、測定物体４に照射され
た物体光２が測定物体４の内部の物体光ビームの進路上
の各点で反射されることによりビームスプリッタ３側に
戻ってきた反射光と干渉させることにより、測定物体４
内部の所望の測定点からの光信号を選別するための参照
光６を生成する部分であり、この参照光発生部５は、Ｚ
方向の移動により、参照光に、ヘテロダイン信号を生成
するためのドップラ周波数シフトをかける。参照光によ
り測定物体４の内部の深さ方向を規定し、複数の光源の
切り換えによる走査と組み合わせて二次元的な断層面８
を構成する。

【００２９】測定物体４からの反射光はビームスプリッ
タ３の反射面で参照光と重畳されて互いに干渉し、干渉
光として受光部９に送られ、測定物体４内部の所望の測
定点からの光信号を含んだ反射光の概略の選別が可能と
なる。受光部９は、Ｙ方向に配列された複数の受光素子
で構成されており、参照光と干渉した反射光は、それら
複数の受光素子の中から選択された一部の複数の受光素
子からなる受光開口内の各受光素子で受光され、位相情
報を含むヘテロダイン信号が得られる。各受光素子で得
られたヘテロダイン信号は電子焦点制御部１０に送られ
電子的手段による可変遅延及び加算による電子焦点制御
が行われ、所望の焦点が形成される。

【００３０】尚、図１には、受光部９には、複数の受光
素子がＹ方向に一次元的に配列された一次元アレイが表
示されているが、受光素子が一次元アレイであればＹ方
向（走査方向）の焦点制御だけとなり、受光素子が二次
元アレイであればＹ方向（走査方向）とＸ方向（厚み方
向）（受光素子に入射する干渉光の光軸と走査方向（Ｙ
方向）との双方と直交する方向）との双方の焦点制御が
可能となる。

【００３１】また選択された受光開口内の各受光位置に
おける受光ゲインは、開口の中心をピークとしたガウス
曲線状（又はガウス曲面状）にアポダイジングすると好
適なビーム形状が得られる。また、参照光発生部のＺ方
向の位置に対応して受光開口の大きさを変化させると深
さ方向（Ｚ方向）位置に対して径の均一なビームが得ら
れる。また、本実施例では電子的切り換えにより、受光
開口がＹ方向に電子的に走査される。

【００３２】電子焦点制御部１０で遅延加算の行われた
信号は画像処理部１１に送られて適切な画像処理が施さ
れ、表示部１２に送られてその表示部１２に、測定物体
４の断層像が表示される。また、光源部１は複数の光源
のかわりに、１個の光源として走査方向に機械的に走査
してもよい。

【００３３】本発明は、上記のように多素子の受光素子
アレイを有し同時に複数素子で受光する受光部９に好適
な受光装置に関するものである。以下、本発明の実施形
態について説明する。図２は、受光素子アレイの一例を
示す図である。図２に示す受光素子アレイでは、図上、
水平方向に一次元的に受光素子が並んではいるが、図
上、受光素子アレイの上下端に出力が出る構造であれ
ば、本発明では２次元アレイであっても同様に扱うこと
ができる。また、受光素子が２次元的に配列されている
場合において、図上、上下端の出力端子それぞれを、縦
方向に並ぶ複数の受光素子が共用し、それら複数の受光
素子が時分割的に切り替えられて出力端子に接続される
構造であっても、本発明では同様に扱うことができる。

【００３４】図２において、２０１が受光素子であり、
２００が受光素子アレイである。Ｋ１，Ｋ２，Ｋ３，Ｋ
４はバイアス用の信号端子（パッド）であるが、このバ
イアス用の信号端子は最小１端子分あればよい。コモン
カソードの場合はこのバイアス用信号端子Ｋ１，Ｋ２，
Ｋ３，Ｋ４は、カソードに接続され、アノードが受光素
子アレイのチャンネル数と同数の端子数の信号端子とな
り、コモンアノードの場合は、バイアス用信号端子Ｋ
１，Ｋ２，Ｋ３，Ｋ４は、アノードに接続され、カソー
ドが受光素子アレイのチャンネル数と同数の端子数の信
号端子となる。本発明はどちらの場合にも適用可能であ
る。バイアス用の信号端子Ｋ１，Ｋ２，Ｋ３，Ｋ４は端
子数も少なく端子が設けられる場所も限定されるので、
接続に関しての問題はない。したがってここでは、信号
端子（パッド）Ｕ１，Ｄ１，Ｕ２，Ｄ２，……，Ｕ６
１，Ｄ６１，Ｕ６２，Ｄ６２に関し説明する。

【００３５】図２では、受光素子の左からの配列順序に
対応し、信号端子がＵ１，Ｄ１，Ｕ２，Ｄ２，……，Ｕ
６１，Ｄ６１，Ｕ６２，Ｄ６２の順に並んでいる。受光
素子は１２４素子であり、受光素子アレイ２００の上下
端に交互に６２素子分のパッドが設けられている。本実
施形態では、同時に使う最大受光素子数（最大開口）は
３２個であるとして説明する。この最大開口は目的とす
る分解能と診断深さにより決まる。開口を大きくするほ
ど分解能が良くなるが、装置性能・診断対象によりきま
る受光信号の位相誤差により最大開口の上限が存在す
る。任意の連続した３２素子のアレイを選び、１素子毎
にシフトしていくことにより素子の並び方向の走査が可
能となる。

【００３６】例えばＵ１，Ｄ１，Ｕ２，Ｄ２，……，Ｕ
１５，Ｄ１５，Ｕ１６，Ｄ１６が最初に選ばれていたと
すると、次にＤ１，Ｕ２，Ｄ２，……Ｕ１５，Ｄ１５，
Ｕ１６，Ｄ１６，Ｕ１７のように、１素子分シフトする
ことにより、１素子分の走査が行われる。図３は、受光
部の実施形態であり、受光素子アレイのベア・チップ２
００（図２参照）が基板上に組み込まれた例である。

【００３７】受光素子のパッケージは、デュアル・イン
ライン・パッケージ（ＤＩＰ）とかシングル・インライ
ン・パッケージ（ＳＩＰ）とかピン・グリッド・アレイ
（ＰＧＡ）とかのピン出力のものでもよいし、ベアチッ
プを適当な出力端子間隔を有する基板上に実装してもよ
く、スモール・アウトライン・パッケージ（ＳＯＰ）、
フラット・パッケージ、チップキャリア・パッケージの
ような表面実装タイプでもよい。

【００３８】いずれの形式のパッケージでもパッケージ
両サイドに素子の配列順序に一致させて、一列以上の出
力端子の並びとした出力形式（図３参照）で代表でき
る。本発明では直線状にパッケージの出力端子が配列さ
れていなくてもよく、例えばＰＧＡでも上下に２分割し
て出力端子が上下に配列されていると考えればよく、パ
ッケージの固定の目的等により適当な中継用基板を設け
ることも可能である。

【００３９】また、パッケージの受光窓は有ってもなく
ても、本発明には関係しない。またシングル・インライ
ン・パッケージでも本発明は適用可能である。従って、
以下の説明では、図３の形式の出力端子として説明す
る。３０１，３０２は、受光素子アレイの素子出力を上
下端の出力端子に接続するための配線パターンであり、
受光素子アレイの素子出力とパターン３０１，３０２と
の接続は例えばワイヤ・ボンデイングなどの手段により
接続される。

【００４０】３０３，３０４は、基板上に設けられた出
力端子である。出力端子３０３は、図２と同じ記号を使
って、Ｋ１，Ｕ１，Ｕ２，……，Ｕ６１，Ｕ６２，Ｋ３
と表記し、出力端子３０４は、例えば図２と同じ記号を
使って、Ｋ２，Ｄ１，Ｄ２，……，Ｄ６１，Ｄ６２，Ｋ
４と表記する。出力端子３０３，３０４には中央に空隙
３０５，３０６が設けられているが、空隙無しで連続的
に出力端子を並べてもよいし、さらに多数の空隙を任意
の場所に設けても本発明は適用可能である。

【００４１】また、上下端双方には出力を出さないで、
片側（上端のみまたは下端のみ）だけでも本発明が適用
可能なことはいうまでもない。３０７は基板であり、通
常、セラミックなどの材料により作成されている。セラ
ミックは誘電率が通常のプリント基板の３倍程度と大き
いので、セラミック上でパターンを引回すことは得策で
はなく、セラミック上では最短距離のパターンを設定す
べきである。受光素子アレイを基板上に取付け、出力端
子との配線を行った完成体３００を受光部と呼ぶことに
する。

【００４２】図４は、トランス・インピーダンス・アン
プ（ＴＩＡ）用ハイブリッド集積回路ボードの一例であ
る。本実施形態では、受光素子アレイは１２４素子のア
レイであるので、１２４チャンネルのトランス・インピ
ーダンス・アンプ（ＴＩＡ）が必要である。また、最大
受光素子数（最大開口）は３２個であるので、電気的カ
ップリングを最小にする目的で、１パッケージ内の演算
増幅器は同時には１個のアンプしか使わない場合まで考
えても、総受光素子数／最大受光素子数≒４より、演算
増幅器が４個内蔵されたＩＣが使用可能である。

【００４３】ロウ・ノイズで、高周波（数百ＫＨｚ）ま
で使用可能で、演算増幅器が４個内蔵され、表面実装タ
イプであるＩＣを探すと１６ピンＳＯＰのＩＣが一般的
である。１６ピンＳＯＰをハイブリット回路にすると、
回路を並べる厚さ方向最小ピッチは７ｍｍ程度は必要と
なる。１６ピンＳＯＰの実装面積は１０．６×１０．７
ｍｍ² を必要とするので、各１６ピンＳＯＰの配列ピッ
チは１２ｍｍ程度必要である。

【００４４】従って、１６ＴＩＡ回路分の４個の１６ピ
ンＳＯＰを一列に並べると４８ｍｍの長さが必要とな
る。また、１６ピンＳＯＰのハイブリッド回路を、厚さ
方向ピッチ７ｍｍで並べると、回路ボード８枚で５６ｍ
ｍとなる。従って上記設定で実装長さ×実装厚さ（４８
ｍｍ×５６ｍｍ）となり、正方形に近くなるのでこれが
１２４チャンネルＴＩＡ回路群の最小型化の最適配置で
ある。（ＳＯＰの配列ピッチとハイブリッド回路を厚さ
方向ピッチを一定とすれば、ハイブリッド回路群の実装
長さａ、実装厚さｂとした時、ａ×ｂ＝一定となるの
で、対角線の長さ＝（ａ² ＋ｂ² ）^1/2の最小値はａ＝
ｂの時である。）図４で、Ｈはトランス・インピーダンス・アンプ用回路
が搭載されたハイブリッド集積回路ボード（ＨＴＩＡ）
であり、演算増幅器が４個内蔵されたＩＣを４個実装し
た例である。

【００４５】ＩＮ１〜ＩＮ１６は入力端子であり、ＩＣ
以外の回路部品は図示省略してあり、入力端子の配置だ
けに注目した図である。Ａ１〜Ａ４は演算増幅器が４個
内蔵されたＩＣであるが、一般的にＩＣの入力ピンの位
置は図示したように並んでいる。従って、入力パターン
が最短距離で交差もないように並べると図のような配置
か、又は、上から順番にＩＮ２，１，４，３，６，５，
８，７，１０，９，１２，１１，１４，１３，１６，１
５（実装されたＩＣの下を通る配線にパターンを設定し
た時）という配置になる。

【００４６】従って、カップリングを起こしやすい同一
パッケージ内の演算増幅器を同時に使用しないために
は、例えばＩＮ１，５，９，１３というように同時に使
う入力ピンを３入力置きに選択すればよい。また、１つ
のＩＣの中では、同一ピン側にある演算増幅器どうしの
方がカップリングを起こし易いため、ＩＣの同一ピン側
の演算増幅器を同時に使用しないためには、１入力置き
の接続、例えばＩＮ１，３，５，７、ＩＮ２，４，６，
８、ＩＮ９、１１，１３，１５、ＩＮ１０，１２，１
４，１６の組合せで同時に使う入力を選択すればよい。

【００４７】同時に使用しない演算増幅器は、演算増幅
器の後段にアナログ・スイッチを設けて演算増幅器の出
力をＯＦＦしてやることにより、ＴＩＡの、入力電力に
比べ大電力の出力電力を低減することができるので、他
の回路、特に同一パッケージ内回路に与える影響を低減
することができる。図５は、受光部３００（図３参照）
とトランス・インピーダンス・アンプ用ハイブリッド集
積回路ボードとの接続状態を示す展開図である。本実施
形態では、右側にトランス・インピーダンス・アンプ用
ハイブリッド集積回路ボードが４枚、左側に４枚必要で
あるが、本図では左右に各１枚だけ図示した。

【００４８】受光部３００には、受光部３００の右上端
から、図３のＫ１，Ｕ１，Ｕ２，……，Ｕ６１，Ｕ６
２，ｋ３の出力端子（およびバイアス端子）が設置され
ている。また、受光部３００の左上端から、図３のＫ
２，Ｄ１，Ｄ２，……Ｄ６１，Ｄ６２，ｋ４の出力端子
（およびバイアス端子）が設置されている。５０１はＦ
ＰＣ上に設けられた入力端子部であり、図３のＫ１，Ｕ
１，Ｕ２，……，Ｕ６１，Ｕ６２，ｋ３の出力端子（お
よびバイアス端子）に対応する入力端子を有する。５０
２はＦＰＣ上に設けられた入力端子部であり、図３のＫ
２，Ｄ１，Ｄ２，……，Ｄ６１，Ｄ６２，ｋ４の出力端
子（およびバイアス端子）に対応する入力端子を有す
る。

【００４９】入力端子部５０１，５０２と受光部３００
は、対応する端子どうしが、半田付け、ワイヤボンディ
ングなどの手段により接続される。受光部出力端子（お
よびバイアス端子）と入力端子部５０１，５０２の電極
部分をオーバーラップさせ直接半田付けすることも可能
であり、オーバーラップ部分に圧力をかけて接触させる
構造（着脱可能）も可能である。

【００５０】５０３は入力端子部５０１で受け取った信
号を、スルーホール群により、分類・再配置するための
スルーホール部である。スルーホール部５０３よりも右
の部分ではＦＰＣ５０５は一体でなく、右側の部分を受
け持つトランス・インピーダンス・アンプ用ハイブリッ
ド集積回路ボード５０７の枚数に対応した複数のＦＰＣ
層に分離されている。

【００５１】５０５はＦＰＣの各層であり、スルーホー
ル部５０３で分類選択された信号群は、選択された信号
群に対応したＦＰＣ５０５の層上を経由して、選択され
た信号群に対応したトランス・インピーダンス・アンプ
用ハイブリッド集積回路ボード５０７の入力部（図４の
ＩＮ１〜ＩＮ１６）に接続される。５０４は入力端子部
５０２で受け取った信号を、スルーホール群により、分
類・再配置するためのスルーホール部である。

【００５２】スルーホール部５０４から左の部分ではＦ
ＰＣ５０６は一体でなく、左側の部分を受け持つトラン
ス・インピーダンス・アンプ用ハイブリッド集積回路ボ
ード５０８の枚数に対応した複数のＦＰＣ層に分離され
ている。５０６はＦＰＣの各層であり、スルーホール部
５０４で分類選択された信号群が、選択された信号群に
対応したＦＰＣ５０６の層上を経由して、選択された信
号群に対応したトランス・インピーダンス・アンプ用ハ
イブリッド集積回路ボード５０８の入力部（図４のＩＮ
１〜ＩＮ１６）に接続される。

【００５３】本実施形態の構造は左右対称構造にできる
ので、以下の説明は片側半分（右半分）だけについて行
う。尚、左右の端子数が違う場合でも、空き端子として
使わなければよく、同じ構造の要素が使える。バイアス
用の信号端子は、最小１端子分あればよく、端子数も少
なく端子が設けられる場所も限定されるので、接続に関
しての問題はない。従って、以下の説明では、信号端子
（図３のＵ１，Ｄ１，Ｕ２，Ｄ２，……Ｕ６１，Ｄ６
１，Ｕ６２，Ｄ６２）に関するものを中心とする。

【００５４】図６は、図５の片側半分（右半分）の入力
端子部の入力端子Ｔ１，Ｔ２，Ｔ３，……，Ｔ３０，Ｔ
３１，Ｔ３２，Ｔ３３，……Ｔ６１，Ｔ６２とスルーホ
ール部の詳細図である。図中、二重丸印はスルーホール
を表わし、内側の丸がスルーホールであり外側の丸がス
ルーホールのランドである。スルーホールは、列方向に
Ａ，Ｂ，Ｃ，Ｄの４列、行方向にＲ１，Ｒ２……，Ｒ１
６の１６行の４×１６個配列されている。

【００５５】スルーホール部の上方方向配列ピッチは図
のように入力端子部の配列ピッチ（本実施形態では０．
２８ｍｍ）に限定されない。本実施形態では、スルーホ
ール部の上下方向配列ピッチは１．７５ｍｍである。ま
た入力端子部の狭い配列ピッチ（本実施形態では０．２
８ｍｍ）はスルーホール部により、水平方向に広い配列
ピッチに変換される。本実施形態では、スルーホールの
ランド径はφ１ｍｍ、水平方向配列ピッチは１．５ｍｍ
である。

【００５６】また、本実施形態では、入力端子Ｔ１，Ｔ
２，……，Ｔ６２を上下に３１端子づつに分けたので、
Ａ列Ｒ１行から順番に接続すると、３１端子グループで
２分できない。従って不足分（この場合１素子）だけず
らしてやると図のように３１端子グループで２分でき
る。但し、必ずしも２分する必要はない。本発明では、
このように、受光素子数に、奇数、偶数、４の倍数、８
の倍数といった、特定の受光素子数の制限はない。

【００５７】本実施形態では、最初（Ａ列Ｒ１行）と最
後（Ｄ列Ｒ１６行）のスルーホールが空くだけである。
最初（Ａ列Ｒ１行）と最後（Ｄ列Ｒ１６行）のスルーホ
ールは、バイアス信号（図３のＫ１，Ｋ２，Ｋ３，Ｋ
４）用に使うことも可能である。グランドパターンは特
に図示していないが、パターンの余裕のある箇所にグラ
ンドパターンを設けることが可能なことは言うまでもな
い。

【００５８】Ａ列のスルーホールだけに接続されたＦＰ
Ｃ層を設ければ、４受光素子毎に接続された１６チャン
ネルの信号群を作ることができる。但し、本実施形態で
は最初（Ａ列Ｒ１行）は空きなので、実際は１５チャン
ネルである。Ｂ列のスルーホールだけに接続された別の
ＦＰＣ層を設ければ、４受光素子毎に接続された１６チ
ャンネルの信号群を作ることができる。

【００５９】Ｃ列のスルーホールだけに接続された別の
ＦＰＣ層を設ければ、４受光素子毎に接続された１６チ
ャンネルの信号群を作ることができる。Ｄ列のスルーホ
ールだけに接続された別のＦＰＣ層を設ければ、４受光
素子毎に接続された１６チャンネルの信号群を作ること
ができる。但し、最後（Ｄ列Ｒ１６行）は空きなので実
際は１５チャンネルである。

【００６０】上記の如く、１６チャンネル毎の信号群に
わけられるので、各信号群をトランス・インピーダンス
・アンプ用ハイブリッド集積回路ボードにそれぞれ割振
ることができる。Ａ，Ｂ，Ｃ，Ｄ列に対応した各ＦＰＣ
層は重ねて配線できるので場所をとらず、空間的にも広
げて配置する必要はない。

【００６１】また、入力端子部の入力端子とスルーホー
ル部の各スルーホールとの接続用には上記ＦＰＣ層とは
違う層に一層の入力接続用パターン層があればよい。図
７は、図５の受光部３００を除いて示す、入力端子部、
スルーホール部、ＦＰＣ層、トランス・インピーダンス
・アンプ用ハイブリッド集積回路ボード（ＨＴＩＡ）の
入力端子（ＩＮ１，ＩＮ２，……，ＩＮ１５，ＩＮ１
６）との接続を説明するための図であり、図５と同じく
接続説明用展開図である。

【００６２】ここに示す部分のうち、トランス・インピ
ーダンス・アンプ用ハイブリッド集積回路ボード（ＨＴ
ＩＡ）を除いた部分をＦＰＣ部と呼ぶことにする。この
接続の説明に際しては、図５の左右領域だけでなく、上
下方向領域も同様に説明できるので、４分の１の領域
（例えば図５の右上半分の領域）で説明する。

【００６３】Ｔ１，Ｔ２，Ｔ３，……，Ｔ３０，Ｔ３１
は入力端子部の入力端子であり、列方向Ａ，Ｂ，Ｃ，Ｄ
（４列）、行方向Ｒ１，Ｒ２，……，Ｒ８（８行）の二
重丸印群がスルーホール部であり、二重丸印の内側の丸
がスルーホールで、外側の丸がスルーホールのランドで
ある。スルーホール部の右側の、配線パターンが図示さ
れている部分がＦＰＣ層であり、ＦＰＣ層の右端でトラ
ンス・インピーダンス・アンプ用ハイブリッド集積回路
ボード（ＨＴＩＡ）と接続されている。

【００６４】ＦＰＣ層は実際には、Ａ，Ｂ，Ｃ，Ｄの４
列にそれぞれ対応して４層あるが、ここでは１層だけ図
示する。尚、ここでいうＦＰＣ層とは、実際の配線パタ
ーンの層数を意味せず、１枚のトランス・インピーダン
ス・アンプ用ハイブリッド集積回路ボード（ＨＴＩＡ）
への信号の伝達を担う１枚もしくは複数枚のまとまりを
いう（以下同様）。

【００６５】また、本実施形態では、上下に３１端子づ
つにわけたので、Ａ列Ｒ１行から順番に接続すると、図
のごとく、３１端子グループで２分できない。図の最後
（Ｄ列Ｒ８行）が空きとなるが、Ｔ３２をＤ列Ｒ８行の
スルーホール・ランドに接続しここを、Ｔ３２〜Ｔ６２
の接続の出発点として順次連続して接続していけばよ
い。この接続方法は図６の接続方法とは異なり上下に２
分しない例である。

【００６６】本図の例では、Ｃ列Ｒ１６行とＤ列Ｒ１６
行のスルーホールが空く。Ｃ列Ｒ１６行とＤ列Ｒ１６行
のスルーホールは、バイアス信号（図３のＫ１，Ｋ２，
Ｋ３，Ｋ４）用に使うことも可能である。本図におい
て、太線のパターンのみがＦＰＣ層の配線パターンであ
り、Ｔ１，Ｔ２，Ｔ３，……，Ｔ３０，Ｔ３１の入力端
子部の入力端子と列方向Ａ，Ｂ，Ｃ，Ｄ（４列）、行方
向Ｒ１，Ｒ２，……，Ｒ８（８行）のスルーホール部と
を接続した細線のパターンはＦＰＣ層とは別の入力接続
用パターン層の配線パターンである。

【００６７】本図のように、Ａ列のスルーホールだけに
接続されたＦＰＣ層を設けると下記のように、４受光素
子毎に接続された１６チャンネルの信号群を作ることが
できる。すなわち、Ａ列Ｒ１行をＨＴＩＡのＩＮ１、Ａ
列Ｒ２行をＨＴＩＡのＩＮ２、Ａ列Ｒ３行をＨＴＩＡの
ＩＮ３、Ａ列Ｒ４行をＨＴＩＡのＩＮ４、Ａ列Ｒ５行を
ＨＴＩＡのＩＮ５、Ａ列Ｒ６行をＨＴＩＡのＩＮ６、Ａ
列Ｒ７行をＨＴＩＡのＩＮ７、Ａ列Ｒ８行をＨＴＩＡの
ＩＮ８にそれぞれ接続し、以下同様にして、Ａ列Ｒ１６
行をＨＴＩＡのＩＮ１６まで接続すればよい。

【００６８】ＦＰＣ層とトランス・インピーダンス・ア
ンプ用ハイブリッド集積回路ボード（ＨＴＩＡ）の入力
端子ＩＮ１，ＩＮ２，……，ＩＮ１５，ＩＮ１６との接
続は、ＦＰＣ層の右端にスルーホール（そのＦＰＣ層だ
けに有効なスルーホール）を設け、ＨＴＩＡの入力端子
（ＩＮ１，ＩＮ２，……ＩＮ１５，ＩＮ１６）をピン形
式にして半田付けで接続してもよく、ＦＰＣ層の右端と
ＨＴＩＡの入力をコネクタ形式にすることも可能であ
る。

【００６９】ＨＴＩＡ内の１６ピンＳＯＰの配列ピッチ
は１２ｍｍ、ＨＴＩＡの入力端子ＩＮ１，ＩＮ２，…
…，ＩＮ１５，ＩＮ１６のピッチを２ｍｍとし、ＦＰＣ
部の入力端子部からＨＴＩＡの入力端子までの直線的長
さを４０ｍｍ（図１８を参照して説明する）として、Ｆ
ＰＣ部全体でのパターン長の差（ＨＴＩＡの入力端子Ｉ
Ｎ１またはＩＮ１６への配線パターンの配線長が一番長
く、ＩＮ８，ＩＮ９への配線パターンの配線長が一番短
い）は、３ｍｍ前後であり、本方式ではパターン長さの
差は非常に小さい。

【００７０】図８は、図７と同様の図であるが、ガード
用グランドパターン８０１により信号用配線パターン８
０２を囲んだパターンの説明用の図である。この図のパ
ターンは、微小漏れ電流が問題となる回路で有効であ
る。Ａ，Ｂ，Ｃ，Ｄ以外に、もう一列グラウンド用スル
ーホール（Ｅ列）を設けて、グラウンド相互のインピー
ダンスを極力低下させることも可能である。但し、回路
側ボードでもグラウンドの相互接続可能であるため、Ｅ
列のグラウンド用スルーホールは必ずしも必要ではな
く、Ｅ列にグラウンド用スルーホールを一個だけ設けて
もよく全然なくてもよい。同一ＦＰＣ層でのグラウンド
の相互接続も図のごとく容易に実現可能である。

【００７１】図９〜図１１は、図６の入力端子（Ｔ１，
Ｔ２，Ｔ３，……，Ｔ３０，Ｔ３１，Ｔ３２，Ｔ３３，
……，Ｔ６１，Ｔ６２）とスルーホール部（列方向Ａ，
Ｂ，Ｃ，Ｄ（４列），行方向Ｒ１，Ｒ２，……Ｒ１６
（１６行））の詳細図と信号線の接続法は同一である
が、入力端子（Ｔ１，Ｔ２，Ｔ３，……，Ｔ３０，Ｔ３
１，Ｔ３２，Ｔ３３，……，Ｔ６１，Ｔ６２）とスルー
ホール部（列方向Ａ，Ｂ，Ｃ，Ｄ（４列），行方向Ｒ
１，Ｒ２，……Ｒ１６（１６行））の入力接続用パター
ン層を２層とし、この部分にも信号線間にグラウンドパ
ターンをいれて、カップリング防止を目的としたもので
ある。但し、図９，図１０は上部半分のみを表示してい
る。

【００７２】図９のパターン層では、入力端子部（Ｔ
１，Ｔ２，Ｔ３，……，Ｔ３０，Ｔ３１，Ｔ３２，Ｔ３
３，……，Ｔ６１，Ｔ６２）の入力端子のうち、奇数番
目の入力端子（Ｔ１，Ｔ３，Ｔ５，……，Ｔ２９，Ｔ３
１，Ｔ３３，Ｔ３５，……，Ｔ６１（Ｂ列とＤ列）のみ
を扱い、間の空いたパターン領域をグラウンドパターン
用に使用している。また、このパターン層ではＡ列は使
用しないので、スルーホールのランドも必要なくランド
領域の一部もパターン領域の拡大に利用できる。

【００７３】Ｇ列には、グラウンドの各ＦＰＣ層との相
互接続用にスルーホールを少くとも一個設けるか、受光
素子の取付用金属部に、ネジと端子用金属板などにより
直接接続できるようにしてもよい。また、スルーホール
部に空いたスルーホールがあればそれを利用してもよ
い。図１０のパターン層では、入力端子部（Ｔ１，Ｔ
２，Ｔ３，……，Ｔ３０，Ｔ３１，Ｔ３２，Ｔ３３，…
…，Ｔ６１，Ｔ６２）の入力端子のうち、偶数番目の入
力端子（Ｔ２，Ｔ４，Ｔ６，……，Ｔ２８，Ｔ３０，Ｔ
３２，Ｔ３４，……，Ｔ６２（Ａ列とＣ列）のみを扱
い、間の空いたパターン領域をグラウンドパターン用に
使用する。また、このパターン層で使用しないスルーホ
ールのランドも必要なくランド領域の一部もパターン領
域の拡大に利用してもよい。

【００７４】Ｇ列には、グラウンドの各ＦＰＣ層との相
互接続用にスルーホールを少くとも一個設けるか、受光
素子の取付用金属部に直接ネジと端子用金属板などによ
り接続できるようにしてもよい。また、スルーホール部
に空いたスルーホールがあればそれを利用してもよい。
図１１は、１１０１がスルーホール部であり、１１０２
が図９のパターン層で、１１０３が図１０のパターン層
である。

【００７５】パターン層１１０２の入力端子Ｔ１，Ｔ
３，Ｔ５，……，Ｔ２９，Ｔ３１，Ｔ３３，Ｔ３５，…
…，Ｔ６１と受光部出力端子の接続はワイヤボンディン
グないし半田付けで行う。また、パターン層１１０３の
入力端子Ｔ２，Ｔ４，Ｔ６，……，Ｔ２８，Ｔ３０，Ｔ
３２，Ｔ３４，……，Ｔ６２と受光部出力端子の接続も
ワイヤボンディングないし半田付けで行う。ワイヤボン
ディングないし半田付けであれば、一層の受光部出力端
子と２層の入力端子部との立体的相互接続が可能であ
る。

【００７６】図１２は、スルーホール部とトランス・イ
ンピーダンス・アンプ用ハイブリッド集積回路ボード
（ＨＴＩＡ）の入力端子（ＩＮ１，ＩＮ２，……ＩＮ１
５，ＩＮ１６）との接続法が違う以外は図７と同じであ
り、入力端子部、スルーホール部、ＦＰＣ層、トランス
・インピーダンス・アンプ用ハイブリッド集積回路ボー
ド（ＨＴＩＡ）の入力端子（ＩＮ１，ＩＮ２，……ＩＮ
１５，ＩＮ１６）との接続を説明するための図であり、
図５と同様、接続説明用展開図である。

【００７７】Ｔ１，Ｔ２，Ｔ３，……，Ｔ３０，Ｔ３１
は入力端子部であり、列方向Ａ，Ｂ，Ｃ，Ｄ（４列）、
行方向Ｒ１，Ｒ２，……Ｒ８（８行）の二重丸群がスル
ーホール部であり、二重丸の内側の丸がスルーホール
で、外側の丸がスルーホールのランドである。スルーホ
ール部の右側の、配線パターンが図示されている部分が
ＦＰＣ層でありＦＰＣ層の右端でトランス・インピーダ
ンス・アンプ用ハイブリッド集積回路ボード（ＨＴＩ
Ａ）と接続されている。

【００７８】ＦＰＣ層は実際には、Ａ，Ｂ，Ｃ，Ｄ列に
応じて４層あるが、ここでは１層のみ図示する。また、
本実施形態では、上下に３１端子づつに分けたので、Ａ
列Ｒ１行から順番に接続すると、図のごとく、３１端子
グループで２分できず、図の最後（Ｄ列Ｒ８行）が空き
となるが、Ｔ３２をＤ列Ｒ８行のスルーホール・ランド
に接続しここをＴ３２〜Ｔ６２の接続の出発点として順
次連続して接続していけばよい。

【００７９】本図の例ではＣ列Ｒ１６行とＤ列Ｒ１６行
のスルーホールが空く、Ｃ列Ｒ１６行とＤ列Ｒ１６行の
スルーホールは、バイアス信号（図３のＫ１，Ｋ２，Ｋ
３，Ｋ４）用に使うことも可能である。本図では、太線
のパターンのみがＦＰＣ層のパターンであり、Ｔ１，Ｔ
２，Ｔ３，……，Ｔ３０，Ｔ３１の入力端子部と列方向
Ａ，Ｂ，Ｃ，Ｄ（４列）、行方向Ｒ１，Ｒ２，……Ｒ８
（８行）のスルーホール部を接続した細線のパターンは
ＦＰＣ層とは別の入力接続用パターン層のパターンであ
る。

【００８０】本図のように、Ａ列のスルーホールだけに
接続されたＦＰＣ層を設けると、下記のように接続する
ことにより、４受光素子毎に接続された１６チャンネル
の信号群を作ることができる。すなわち、Ａ列Ｒ１行を
ＨＴＩＡのＩＮ１、Ａ列Ｒ２行をＨＴＩＡのＩＮ３、Ａ
列Ｒ３行をＨＴＩＡのＩＮ５、Ａ列Ｒ４行をＨＴＩＡの
ＩＮ７、Ａ列Ｒ５行をＨＴＩＡのＩＮ２、Ａ列Ｒ６行を
ＨＴＩＡのＩＮ４、Ａ列Ｒ７行をＨＴＩＡのＩＮ６、Ａ
列Ｒ８行をＨＴＩＡのＩＮ８、Ａ列Ｒ９行をＨＴＩＡの
ＩＮ９、Ａ列Ｒ１０行をＨＴＩＡのＩＮ１１、Ａ列Ｒ１
１行をＨＴＩＡのＩＮ１３、Ａ列Ｒ１２行をＨＴＩＡの
ＩＮ１５、Ａ列Ｒ１３行をＨＴＩＡのＩＮ１０、Ａ列Ｒ
１４行をＨＴＩＡのＩＮ１２、Ａ列Ｒ１５行をＨＴＩＡ
のＩＮ１４、Ａ列Ｒ１６行をＨＴＩＡのＩＮ１６に接続
すればよい。このように接続する場合、ＦＰＣ層でパタ
ーンが交わるので同一の層に全ての信号を設定できない
が、Ａ列Ｒ１，Ｒ２，Ｒ３，Ｒ４行のスルーホールから
の信号パターンを片面（例えば上面）、Ａ列Ｒ５，Ｒ
６，Ｒ７，Ｒ８行のスルーホールからの信号パターンを
他の面（例えば下面）に設定すれば（Ａ列Ｒ９，Ｒ１
０，Ｒ１１，Ｒ１２とＡ列Ｒ１３，Ｒ１４，Ｒ１５，Ｒ
１６のスルーホールからの信号パターンも同様）、１枚
のＦＰＣ層でＡ列と接続された全ての信号パターンが設
定可能となる。

【００８１】また、このように接続すれば、１入力置き
の接続（例えばＩＮ１，３，５，７、ＩＮ２，４，６，
８、ＩＮ９，１１，１３，１５、ＩＮ１０，１２，１
４，１６）の組合せで同時に使う入力を選択することに
なり、カップリングを起こし易い、１つのパッケージ内
の同一ピン側の演算増幅器を同時に使用しないようにす
ることができる。

【００８２】また、演算増幅器が２個内蔵されたパッケ
ージを使用する場合には、上記のように接続すれば、同
一パッケージ内の演算増幅器を同時に使用しないように
することができる。ＦＰＣ層とトランス・インピーダン
ス・アンプ用ハイブリッド集積回路ボード（ＨＴＩＡ）
の入力端子（ＩＮ１，ＩＮ２，……ＩＮ１５，ＩＮ１
６）との接続は、ＦＰＣ層の右端にスルーホール（その
ＦＰＣ層だけに有効なスルーホール）を設け、ＨＴＩＡ
の入力端子（ＩＮ１，ＩＮ２，……ＩＮ１５，ＩＮ１
６）をピン形式にして半田付けで接続してもよく、ＦＰ
Ｃ層の右端とＨＴＩＡの入力端子をコネクタ形式にする
ことも可能である。

【００８３】ＨＴＩＡ内の１６ピンＳＯＰの配列ピッチ
は１２ｍｍ、ＨＴＩＡの入力端子（ＩＮ１，ＩＮ２，…
…ＩＮ１５，ＩＮ１６）のピッチを２ｍｍとし、ＦＰＣ
部の入力端子部からＨＴＩＡの入力端子までの直線的長
さを４０ｍｍ（図１８で説明する）として、ＦＰＣ部全
体でのパターン長の差（ＦＰＣ層でのパターン長はＨＴ
ＩＡの入力端子ＩＮ２または、ＩＮ５に接続されるもの
が一番長く、ＩＮ８、ＩＮ９に接続されるものが一番短
い）は、３ｍｍ前後であり、本方式ではパターン長さの
差は非常に少ない。尚、本図の接続方式でも図８、図９
〜図１１の構造も可能である。

【００８４】図１３は、図１２のＦＰＣ層に、パターン
長の総合的差（ベアチップのパッドからの総合的信号パ
ターン長の差）を補正するパターン領域を設けた場合で
ある。このようにすればパターン長の総合的差を完全に
なくすことが可能である。図１４は、スルーホール部と
トランス・インピーダンス・アンプ用ハイブリッド集積
回路ボード（ＨＴＩＡ）の入力端子（ＩＮ１，ＩＮ２，
……ＩＮ１５，ＩＮ１６）との接続法が違う以外は図７
と同じであり、入力端子部、スルーホール部、ＦＰＣ
層、トランス・インピーダンス・アンプ用ハイブリッド
集積回路ボード（ＨＴＩＡ）の入力端子（ＩＮ１，ＩＮ
２，……ＩＮ１５，ＩＮ１６）との接続を説明するため
の展開図である。

【００８５】Ｔ１，Ｔ２，Ｔ３，……，Ｔ３０，Ｔ３
１，Ｔ３２，Ｔ３３，……，Ｔ６１，Ｔ６２は入力端子
部であり、列方向Ａ，Ｂ，Ｃ，Ｄ（４列）、行方向Ｒ
１，Ｒ２，……，Ｒ１６（１６行）の二重丸印群がスル
ーホール部であり、二重丸の内側の丸がスルーホール
で、外側の丸がスルーホールのランドである。スルーホ
ール部の右側の、パターンが図示されている部分がＦＰ
Ｃ層であり、ＦＰＣ層の右端でトランス・インピーダン
ス・アンプ用ハイブリッド集積回路ボード（ＨＴＩＡ）
と接続されている。

【００８６】ＦＰＣ層は実際には、Ａ，Ｂ，Ｃ，Ｄ列に
対応して４層があるが、ここでは１層だけ図示されてい
る。また、本実施形態では、上下に３１端子づつにわけ
たので、Ａ列Ｒ１行から順番に接続すると、図のごと
く、３１端子グループで２分できない。Ｔ３２をＤ列Ｒ
８行のスルーホール・ランドに接続しここをＴ３２〜Ｔ
６２の接続の出発点として順次連続して接続していけば
よい。

【００８７】本図の例では、Ｃ列Ｒ１６行とＤ列Ｒ１６
行のスルーホールが空く。Ｃ列Ｒ１６行とＤ列Ｒ１６行
のスルーホールは、バイアス信号（図３のＫ１，Ｋ２，
Ｋ３，Ｋ４）用に使うことも可能である。本図では、太
線のパターンのみがＦＰＣ層のパターンであり、Ｔ１，
Ｔ２，Ｔ３，……，Ｔ３０，Ｔ３１，Ｔ３２，Ｔ３３，
…，Ｔ６１，Ｔ６２の入力端子部の入力端子と列方向
Ａ，Ｂ，Ｃ，Ｄ（４列）、行方向Ｒ１，Ｒ２，……Ｒ１
６（１６行）のスルーホール部を接続した細線のパター
ンはＦＰＣ層とは別の入力接続用パターン層のパターン
である。

【００８８】本図のように、Ａ列のスルーホールだけに
接続されたＦＰＣ層を設けると下記のように接続するこ
とにより、４受光素子毎に接続された１６チャンネルの
信号群を作ることができる。すなわち、Ａ列Ｒ１行をＨ
ＴＩＡのＩＮ１、Ａ列Ｒ２行をＨＴＩＡのＩＮ５、Ａ列
Ｒ３行をＨＴＩＡのＩＮ９、Ａ列Ｒ４行をＨＴＩＡのＩ
Ｎ１３、Ａ列Ｒ５行をＨＴＩＡのＩＮ２、Ａ列Ｒ６行を
ＨＴＩＡのＩＮ６、Ａ列Ｒ７行をＨＴＩＡのＩＮ１０、
Ａ列Ｒ８行をＨＴＩＡのＩＮ１４、Ａ列Ｒ９行をＨＴＩ
ＡのＩＮ３、Ａ列Ｒ１０行をＨＴＩＡのＩＮ７、Ａ列Ｒ
１１行をＨＴＩＡのＩＮ１１、Ａ列Ｒ１２行をＨＴＩＡ
のＩＮ１５、Ａ列Ｒ１３行をＨＴＩＡのＩＮ４、Ａ列Ｒ
１４行をＨＴＩＡのＩＮ８、Ａ列Ｒ１５行をＨＴＩＡの
ＩＮ１２、Ａ列Ｒ１６行をＨＴＩＡのＩＮ１６に接続す
ればよい。

【００８９】このように接続する場合、ＦＰＣ層でパタ
ーンが交わるので同一の層に全ての配線パターンを設定
できないが、これについては図１５〜図１７で説明す
る。また、上記のように接続すれば、３入力置きの接続
（例えばＩＮ１，５，９，１３、ＩＮ２，６，１０，１
４、ＩＮ３，７，１１，１５、ＩＮ４，８，１２，１
６）の組合せで同時に使う入力を選択することになり、
カップリングを起こし易い同一パッケージ内の演算増幅
器を同時に使用しないようにすることができる。

【００９０】ＦＰＣ層とトランス・インピーダンス・ア
ンプ用ハイブリッド集積回路ボード（ＨＴＩＡ）の入力
端子（ＩＮ１，ＩＮ２，……ＩＮ１５，ＩＮ１６）との
接続は、ＦＰＣ層の右端にスルーホール（そのＦＰＣ層
だけに有効なスルーホール）を設け、ＨＴＩＡの入力端
子（ＩＮ１，ＩＮ２，……ＩＮ１５，ＩＮ１６）をピン
形式にして半田付けにして接続してもよく、ＦＰＣ層の
右端とＨＴＩＡの入力端子をコネクタ形式にすることも
可能である。

【００９１】ＨＴＩＡ内の１６ピンＳＯＰの配列ピッチ
は１２ｍｍ、ＨＴＩＡの入力（ＩＮ１，ＩＮ２，……Ｉ
Ｎ１５，ＩＮ１６）のピッチを２ｍｍとし、ＦＰＣ部の
入力端子部からＨＴＩＡの入力までの直線的長さを４０
ｍｍ（図１８で説明する）として、ＦＰＣ部全体でのパ
ターン長の差（ＦＰＣ層でのパターン長はＨＴＩＡの入
力端子ＩＮ４、ＩＮ１３に接続されるものが一番長く、
ＩＮ７、ＩＮ１０に接続されるものが一番短い）は、８
ｍｍ前後であり、本方式ではパターン長さの差は小さく
パターン長さの調整（図１３）で吸収可能である。尚、
本図の接続方式でも図８、図９〜図１１，図１３の構造
も可能である。

【００９２】図１５は、図１４のＦＰＣ層のパターンに
関する説明図である。ＦＰＣ層は実際には、Ａ，Ｂ，
Ｃ，Ｄ列に対応して４層があるが、ここでは１層だけ図
示する。Ａ列Ｒ１，Ｒ５，Ｒ９，Ｒ１３行のスルーホー
ルからの信号パターンを片面（例えば上面）、Ａ列Ｒ
２，Ｒ６，Ｒ１０，Ｒ１４行のスルーホールからの信号
パターンを他の面（例えば下面）に設定すれば１枚のＦ
ＰＣ板でＡ列からの半分の信号パターンが設定可能とな
る。

【００９３】図１６は、図１４のＦＰＣ層の図１５の残
りのパターンに関する説明図である。ＦＰＣ層は実際に
は、Ａ，Ｂ，Ｃ，Ｄ列に対応して４層があるが、ここで
は１層だけ図示する。Ａ列Ｒ３，Ｒ７，Ｒ１１，Ｒ１５
行のスルーホールからの信号パターンを片面（例えば上
面）、Ａ列Ｒ４，Ｒ８，Ｒ１２，Ｒ１６行のスルーホー
ルからの信号パターンを他の面（例えば下面）に設定す
れば１枚のＦＰＣ層でＡ列からの半分の信号パターンが
設定可能となる。

【００９４】従って、Ａ列からの信号線は２枚のＦＰＣ
層が必要となり、Ａ，Ｂ，Ｃ，Ｄの４列に対しては８枚
のＦＰＣ層が必要となる。（２枚でＦＰＣ層の１層とな
る。）図１７は、図１４のＦＰＣ層のパターンに関する説明図
であり、Ａ，Ｂ，Ｃ，Ｄの４列に対しては４枚のＦＰＣ
層で済ますための方法である。

【００９５】Ａ列Ｒ１，Ｒ５，Ｒ９，Ｒ１３，Ｒ１４，
Ｒ１５行のスルーホールからの信号パターンを片面（例
えば上面）、Ａ列Ｒ２，Ｒ３，Ｒ４，Ｒ８，Ｒ１２，Ｒ
１６行のスルーホールからの信号パターンを他の面（例
えば下面）に設定し、Ａ列Ｒ６行のスルーホールからの
信号パターンをスルーホールＳ１まで片面（例えば上
面）にスルーホールＳ１から入力端子ＩＮ６までを他の
面（例えば下面）に設定し、Ａ列Ｒ７行のスルーホール
からの信号パターンをスルーホールＳ４まで片面（例え
ば下面）に、スルーホールＳ４からスルーホールＳ５ま
でを他の面（例えば上面）に、スルーホールＳ５から入
力端子ＩＮ１０までを最初の面（例えば下面）に設定
し、Ａ列Ｒ１０行のスルーホールからの信号パターン
を、スルーホールＳ２まで片面（例えば上面）に、スル
ーホールＳ２からスルーホールＳ３までを他の面（例え
ば下面）に、スルーホールＳ３から入力端子ＩＮ７まで
を最初の面（例えば上面）に設定し、Ａ列Ｒ１１行のス
ルーホールからの信号パターンを、スルーホールＳ６ま
で片面（例えば下面）にスルーホールＳ６から入力端子
ＩＮ１１までを他の面（例えば上面）に設定すれば、Ａ
列からの全てのパターンをＦＰＣ層１枚で設定可能であ
る。

【００９６】但しスルーホールＳ１〜Ｓ６はＡ列に対応
したＦＰＣ層内だけでスルーホールを形成しているもの
とする。従って、Ａ，Ｂ，Ｃ，Ｄの４列に対しては４枚
のＦＰＣ層で済ますことができる。図１８は、全体の立
体的配置の説明図であり、左右が同様の構造であるため
半分だけ図示してある。３００は受光部であり、紙面垂
直方向が受光素子アレイの並んでいる方向であり、ＷＨ
は受光部の幅の半分の値である。本実施形態では、ＷＨ
＝７ｍｍである。

【００９７】入力端子部、スルーホール部、ＦＰＣ層、
トランス・インピーダンス・アンプ用ハイブリッド集積
回路ボード（ＨＴＩＡ）の入力端子（ＩＮ１，ＩＮ２，
……ＩＮ１５，ＩＮ１６）のうち、トランス・インピー
ダンス・アンプ用ハイブリッド集積回路ボード（ＨＴＩ
Ａ）を除いた部分をＦＰＣ部と呼ぶことにする。１８０
１は左端に入力端子部を有する入力接続用パターン層で
あり、スルーホール部１８０２と一体になっている、ス
ルーホール１８０２の右端から、スルーホール部１８０
２のＡ，Ｂ，Ｃ，Ｄ列にそれぞれ対応したＦＰＣ層１８
０３，１８０４，１８０５，１８０６が設けられて、そ
れぞれ、ＨＴＩＡ−１，２，３，４と接続される。スル
ーホール部１８０２のＡ，Ｂ，Ｃ，Ｄ列とＨＴＩＡ−
１，２，３，４との接続の対応は自由である。例えば、
Ａ列がＨＴＩＡ−１、Ｂ列がＨＴＩＡ−２、Ｃ列がＨＴ
ＩＡ−３、Ｄ列がＨＴＩＡ−４の入力部に接続される。

【００９８】左端の一点鎖線が受光部３００の中心線で
あり、Ｐ₁ は受光部中心からトランス・インピーダンス
・アンプ用ハイブリッド集積回路ボード（ＨＴＩＡ）の
入力端子（またはＦＰＣ部とＨＴＩＡの接続点）までの
距離である。トランス・インピーダンス・アンプ用ハイ
ブリッド集積回路ボード（ＨＴＩＡ）を並べる厚さ方向
最小ピッチをＰとする。本実施形態ではＰ₁ ＝２．３５
ｍｍ、Ｐ＝６．５ｍｍである。

【００９９】トランス・インピーダンス・アンプ用ハイ
ブリッド集積回路ボード（ＨＴＩＡ−１，２，３，４は
厚さ方向で図示してあり、１８０７，１８０８，１８０
９，１８１０はＨＴＩＡ−１，２，３，４の入力端子
（またはＦＰＣ部とＨＴＩＡの接続点）の位置を表して
いる。Ｒ₁ は最小曲げ半径であって、ここではＲ₁ ＝５
ｍｍとする。ただし、静止状態で使うのでＲ₁ はさらに
小さくすることも可能である。Ｒ₁ 、Ｒ₂ 、Ｒ₃ 、Ｒ ₄
への半径の増加を１ｍｍとする。

【０１００】ＨＴＩＡの配列ピッチＰが６．５ｍｍ、半
円周の増加分はπ×１ｍｍだから、Ｒ₁ 〜Ｒ₄ の中心位
置０₁ ，０₂ ，０₃ ，０₄ の水平方向の距離差は、ＦＰ
Ｃ層の長さを同一にすると、（６．５ｍｍ−πｍｍ）／
２＝１．６７９ｍｍとなる。ＦＰＣ層配列ピッチを２５
０μｍとすると、垂直方向方向距離差は、（半径の増加
分×２−ＦＰＣ層配列ピッチ）＝２ｍｍ−０．２５ｍｍ
＝１．７５ｍｍとなる。

【０１０１】このようにすると、全体の配置は、図示の
ごとく水平と垂直方向にＦＰＣ層が分離された配置とな
り、カップリングの防止に好適な配置となる。またＦＰ
Ｃ部の直線的総合長さは、（Ｐ₁ ＋３Ｐ）＋πＲ₄ −Ｗ
Ｈ＝４０ｍｍとなる。１８１１，１８１２，１８１３，
１８１４はシールド用金属板であり、さらに外形全体も
導体により受光窓以外の部分はシールドが可能である。

【０１０２】また、１８１５は、受光部と、ＦＰＣ部の
スルーホール部、入力端子部との固定用部材である。固
定用部材１８１５は、図のような中央の段差を必ずしも
必要とせず、セラミック基板の厚さ分はワイヤボンディ
ングや半田付けで接続可能であり、そのように構成した
場合は、固定用部材の構造が簡単になる利点がある。図
１９は、左端に入力端子部を有する入力接続用パターン
層１９０１を最上層に持ってきた以外は図１８と同一の
構造である。

【０１０３】このようにすると、受光部受光面を図１８
よりも上にもってくることが可能となる。尚、入力接続
用パターン層は任意の層に入れることができる。図２０
に示すように、左端に入力端子部を有する入力接続用パ
ターン層２００１の入力端子部の部分を長くしてその可
撓性を利用すると、ＦＰＣ部の、受光部から離れた部分
を任意の角度で下げるようにすることが可能となり、受
光部を突出させることが可能となる。

【０１０４】それ以外は図１８と同一の構造である。ま
た、入力接続用パターン層２００１をスルーホール部２
００２の下面に設定することも可能である。図２１は、
図１２、図１３、図１５〜図１６の構成において、ＦＰ
Ｃ層のスルーホール部での実際の層数が８層になった場
合である。この場合もＦＰＣ層配列ピッチを２５０μｍ
とすると、垂直方向距離差は（半径の増加分×２−ＦＰ
Ｃ層配列ピッチ×２）＝２ｍｍ−０．５００ｍｍ＝１．
５００ｍｍにすれば、他は図１８、図１９と同様にな
る。また、半径の増加分を変えてやれば水平方向の距離
差と垂直方向方向距離差をそれぞれ逆方向に変更するこ
とができる。

【０１０５】

【発明の効果】以上説明したように、本発明によれば、
信号伝達用配線パターンの長さが短く、かつ、それらの
長さが均一化され、Ｓ／Ｎの高い信号を得ることのでき
る受光装置が実現する。

【図面の簡単な説明】

【図１】断層像撮影装置の基本概念図である。

【図２】受光素子アレイの一例を示す図である。

【図３】受光部の実施形態を示す図である。

【図４】トランス・インピーダンス・アンプ用ハイブリ
ッド集積回路ボードの一例を示す図である。

【図５】受光部とトランス・インピーダンス・アンプ用
ハイブリッド集積回路ボードとの接続状態を示す展開図
である。

【図６】図５の片側半分の入力端子とスルーホール部の
詳細図である。

【図７】入力端子部、スルーホール部、ＦＰＣ層、トラ
ンス・インピーダンス・アンプ用ハイブリッド集積回路
ボードの入力端子との接続を説明するための展開図であ
る。

【図８】ガード用グランドパターンを有する接続状態説
明用展開図である。

【図９】入力端子とスルーホール部の接続状態を示す図
である。

【図１０】入力端子とスルーホール部の接続状態を示す
図である。

【図１１】入力端子部とスルーホール部を示す側面図で
ある。

【図１２】入力端子部、スルーホール部、ＦＰＣ層、ト
ランス・インピーダンス・アンプ用ハイブリッド集積回
路ボードの入力端子との接続を説明するための展開図で
ある。

【図１３】ＦＰＣ層に、パターン長を補正するパターン
領域を設けたことを除き、図１２と同様の図である。

【図１４】入力端子部、スルーホール部、ＦＰＣ層、ト
ランス・インピーダンス・アンプ用ハイブリッド集積回
路ボードの入力端子との接続を説明するための展開図で
ある。

【図１５】図１４のＦＰＣ層のパターンに関する説明図
である。

【図１６】図１４のＦＰＣ層のパターンに関する説明図
である。

【図１７】図１４のＦＰＣ層のパターンに関する説明図
である。

【図１８】全体の立体的配置の説明図である。

【図１９】全体の立体的配置の説明図である。

【図２０】全体の立体的配置の説明図である。

【図２１】全体の立体的配置の説明図である。

【図２２】従来提案された断層像撮影装置の説明図であ
る。

【図２３】図２２に示す装置においてフォトダイオード
で得られる信号を示した図である。

【符号の説明】

２００受光素子アレイ２０１受光素子３００受光部３０１，３０２配線パターン３０３，３０４出力端子５０１，５０２入力端子部Ｔ１，Ｔ２，……，Ｔ６２入力端子５０３，５０４スルーホール部５０５，５０６ＦＰＣ層５０７，５０８トランス・インピーダンス・アンプ用
ハイブリッド集積回路ボード１１０１スルーホール部１１０２，１１０３パターン層ＩＮ１，ＩＮ２，……，ＩＮ１６回路ボード入力端子１８０１入力接続用パターン層１８０２スルーホール部１８０３，１８０４，１８０５，１８０６ＦＰＣ層ＨＴＩＡ−１，ＨＴＩＡ−２，ＨＴＩＡ−３，ＨＴＩＡ
−４トランス・インピーダンス・アンプ用ハイブリッ
ド集積回路ボード

Claims

【特許請求の範囲】

【請求項１】（１）受光光量に応じた電流信号を生成
する、配列された複数の受光素子と、これら複数の受光
素子で生成された電流信号を出力するための、一列もし
くは複数列に配列された複数の出力端子とを備えた受光
部、（２）前記複数の出力端子が配列された各列それぞれに
対応して備えられた、対応する列に配列された前記出力
端子の数をＮとしたとき、前記出力端子から出力された
電流信号を電圧信号に変換するトランスインピーダンス
アンプがｍ個実装されているｎ枚（但し、ｍ×ｎ≧Ｎ）
の回路ボードからなる受信回路部、および（３）前記複数の出力端子が配列された各列それぞれに
対応して備えられた、（３ａ）対応する列を構成する前
記出力端子それぞれと結線された複数の入力端子を有す
る入力接続用パターン層と、（３ｂ）前記入力端子から
入力された前記電流信号を前記回路ボードに伝達する配
線パターンを有し、各一端が前記回路ボードに接続され
るとともに、各他端側が相互に、かつ、前記入力接続用
パターン層に重ね合わされた、ｎ枚もしくはｎ組のＦＰ
Ｃ層と、（３ｃ）該ＦＰＣ層の前記各他端側および前記
入力接続用パターン層からなる複数の層が重ね合わされ
た部分に形成された、それぞれが該複数の層に跨って延
びるとともに前記複数の入力端子それぞれに配線された
信号伝達用のスルーホールがｍ行列ｎ配列され各列のス
ルーホールが前記ｎ枚もしくはｎ組のＦＰＣ層それぞれ
に形成された配線パターンに接続されてなるスルーホー
ル部とを備えたＦＰＣ部を具備することを特徴とする受
光装置。
【請求項２】前記スルーホール部が前記受光部に隣接
した位置に配置されるとともに、前記回路ボードが前記
受光部の受光面側を表側としたときの裏側に配列され、
前記ＦＰＣ層が、前記スルーホール部から延び湾曲して
前記裏側に回り込んで前記回路ボードと接続されてなる
ことを特徴とする請求項１記載の受光装置。
【請求項３】前記ＦＰＣ層が、前記スルーホール部と
前記回路ボードとを接続する前記配線パターンに沿って
形成されたグラウンドパターンを有することを特徴とす
る請求項１記載の受光装置。
【請求項４】前記入力接続用パターン層が、対応する
列を構成する前記出力端子のうちの１つおきの出力端子
と結線された複数の入力端子をそれぞれが備えた二層で
あって、該二層合わせて該対応する列を構成する出力端
子それぞれと結線された、前記スルーホール部で相互に
重畳された二層から成ることを特徴とする請求項１記載
の受光装置。
【請求項５】前記回路ボードそれぞれが、該回路ボー
ドに実装されたトランスインピーダンスアンプの入力に
それぞれ接続された、配列された複数の入力端子を備
え、前記ＦＰＣ層それぞれが、前記スルーホール部での行方向に並ぶスルーホールを配
列順にスルーホールｉ（ｉ＝１，２，…，ｐ，…，２
ｐ，…，３ｐ，…，４ｐ）、前記回路ボードの入力端子
を配列順に入力端子ｊ（ｊ＝１，２，…，ｐ，…，２
ｐ，…，３ｐ，…，４ｐ）としたとき、スルーホール
１，２，…，ｐ，ｐ＋１，ｐ＋２，…，２ｐ，２ｐ＋
１，２ｐ＋２，…，３ｐ，３ｐ＋１，３ｐ＋２，…，４
ｐを、それぞれ、入力端子１，３，…，２ｐ−１，２，
４，…，２ｐ，２ｐ＋１，２ｐ＋３，…，４ｐ−１，２
ｐ＋２，２ｐ＋４，…，４ｐに接続する配線パターンを
有することを特徴とする請求項１記載の受光装置。
【請求項６】前記回路ボードそれぞれが、前記トラン
スインピーダンスアンプを構成する増幅器が２個もしく
は４個内蔵されたパッケージが複数個実装されたもので
あることを特徴とする請求項５記載の受光装置。
【請求項７】前記回路ボードそれぞれが、該回路ボー
ドに実装されたトランスインピーダンスアンプの入力に
それぞれ接続された、配列された複数の入力端子を備
え、前記ＦＰＣ層それぞれが、前記スルーホール部での行方向に並ぶスルーホールを配
列順にスルーホールｉ（ｉ＝１，２，…，ｐ，…，２
ｐ，…，３ｐ，…，４ｐ）、前記回路ボードの入力端子
を配列順に入力端子ｊ（ｊ＝１，２，…，ｐ，…，２
ｐ，…，３ｐ，…，４ｐ）としたとき、スルーホール
１，２，…，ｐ，ｐ＋１，ｐ＋２，…，２ｐ，２ｐ＋
１，２ｐ＋２，…，３ｐ，３ｐ＋１，３ｐ＋２，…，４
ｐを、それぞれ、入力端子１，５，…，４ｐ−３，２，
６，…，４ｐ−２，３，７，…，４ｐ−１，４，８，
…，４ｐに接続する配線パターンを有することを特徴と
する請求項１記載の受光装置。
【請求項８】前記回路ボードそれぞれが、前記トラン
スインピーダンスアンプを構成する増幅器が４個内蔵さ
れたパッケージが複数個実装されたものであることを特
徴とする請求項７記載の受光装置。