JPH09106373A - 計算機システムにおける共用データの無効化方法 - Google Patents
計算機システムにおける共用データの無効化方法Info
- Publication number
- JPH09106373A JPH09106373A JP7263837A JP26383795A JPH09106373A JP H09106373 A JPH09106373 A JP H09106373A JP 7263837 A JP7263837 A JP 7263837A JP 26383795 A JP26383795 A JP 26383795A JP H09106373 A JPH09106373 A JP H09106373A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- shared data
- data
- tree structure
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 複数のプロセッサが木構造に接続された計算
機システムにおいて、共用データの一貫性を維持するた
めの共用データの無効化方法を提供する。 【解決手段】 第１のプロセッサ１００─２において共
用データａの更新が要求されたことに応じて、前記共用
データａを保持する最も上位の第２のプロセッサ１００
─１の前記共用データａを更新する。そして、前記第２
のプロセッサ１００─１よりも下位のプロセッサ１００
─２が保持する前記共用データａのコピーを、前記木構
造を介して連鎖的に無効化し、第１のプロセッサ１００
─２において共用データを更新する。
機システムにおいて、共用データの一貫性を維持するた
めの共用データの無効化方法を提供する。 【解決手段】 第１のプロセッサ１００─２において共
用データａの更新が要求されたことに応じて、前記共用
データａを保持する最も上位の第２のプロセッサ１００
─１の前記共用データａを更新する。そして、前記第２
のプロセッサ１００─１よりも下位のプロセッサ１００
─２が保持する前記共用データａのコピーを、前記木構
造を介して連鎖的に無効化し、第１のプロセッサ１００
─２において共用データを更新する。
Description
【０００１】
【発明の属する技術分野】本発明は、計算機システムに
おける共用データの無効化方法に関し、特に、複数のプ
ロセッサが木構造に接続された計算機システムに好適な
計算機システムにおける共用データの無効化方法に関す
る。
おける共用データの無効化方法に関し、特に、複数のプ
ロセッサが木構造に接続された計算機システムに好適な
計算機システムにおける共用データの無効化方法に関す
る。
【０００２】
【従来の技術】特開平６―８３７０６号公報は、複数の
プロセッサが前記各プロセッサとチャネルを介して接続
された特定のプロセッサ（共用プロセッサ）内のデータ
を共用可能な計算機システムを開示している。この計算
機システムでは、各プロセッサの主記憶装置と、前記共
用プロセッサの主記憶装置と、前記共用プロセッサを除
く各プロセッサに接続された入出力装置とが記憶階層を
形成する。即ち、各プロセッサが高速にアクセス可能な
記憶装置の順番は、各自のプロセッサの主記憶装置、共
用プロセッサの主記憶装置、各自のプロセッサに接続さ
れた入出力装置の順である。
プロセッサが前記各プロセッサとチャネルを介して接続
された特定のプロセッサ（共用プロセッサ）内のデータ
を共用可能な計算機システムを開示している。この計算
機システムでは、各プロセッサの主記憶装置と、前記共
用プロセッサの主記憶装置と、前記共用プロセッサを除
く各プロセッサに接続された入出力装置とが記憶階層を
形成する。即ち、各プロセッサが高速にアクセス可能な
記憶装置の順番は、各自のプロセッサの主記憶装置、共
用プロセッサの主記憶装置、各自のプロセッサに接続さ
れた入出力装置の順である。
【０００３】前記計算機システムにおいて、前記共用プ
ロセッサは、各々の共用データのコピーを前記共用プロ
セッサに接続されたどのプロセッサが保持しているかを
記憶している。従って、あるプロセッサが共用データを
更新したとき、共用プロセッサはチャネルを介して各プ
ロセッサ内の前記共用データの更新前のコピーを効率的
に無効化できる。これにより、複数のプロセッサが前記
各プロセッサとチャネルを介して接続された特定のプロ
セッサ（共用プロセッサ）内のデータを共用可能な計算
機システムにおいて、共用データの一貫性（コヒーレン
シ）を維持できる。
ロセッサは、各々の共用データのコピーを前記共用プロ
セッサに接続されたどのプロセッサが保持しているかを
記憶している。従って、あるプロセッサが共用データを
更新したとき、共用プロセッサはチャネルを介して各プ
ロセッサ内の前記共用データの更新前のコピーを効率的
に無効化できる。これにより、複数のプロセッサが前記
各プロセッサとチャネルを介して接続された特定のプロ
セッサ（共用プロセッサ）内のデータを共用可能な計算
機システムにおいて、共用データの一貫性（コヒーレン
シ）を維持できる。
【０００４】
【発明が解決しようとする課題】前記公報に開示された
共用データのコヒーレンシを維持する方法は、複数のプ
ロセッサが前記各プロセッサとチャネルを介して接続さ
れた特定のプロセッサ（共用プロセッサ）内のデータを
共用する形態の計算機システムにおいて、共用データの
一貫性を維持する上で効果がある。
共用データのコヒーレンシを維持する方法は、複数のプ
ロセッサが前記各プロセッサとチャネルを介して接続さ
れた特定のプロセッサ（共用プロセッサ）内のデータを
共用する形態の計算機システムにおいて、共用データの
一貫性を維持する上で効果がある。
【０００５】一方、複数のプロセッサが木構造に接続さ
れた計算機システムでは、特定のプロセッサが他の全て
のプロセッサとチャネルを介して接続されているわけで
はない。このため、複数のプロセッサが木構造に接続さ
れた計算機システムでは、あるプロセッサが共用データ
を更新したとき、特定の共用プロセッサがチャネルを介
して他の各プロセッサ内の前記共用データの更新前のコ
ピーを直接に無効化することはできない。このため、複
数のプロセッサが木構造に接続された計算機システムに
おいて、どのようにすれば共用データの一貫性を維持で
きるかという課題がある。
れた計算機システムでは、特定のプロセッサが他の全て
のプロセッサとチャネルを介して接続されているわけで
はない。このため、複数のプロセッサが木構造に接続さ
れた計算機システムでは、あるプロセッサが共用データ
を更新したとき、特定の共用プロセッサがチャネルを介
して他の各プロセッサ内の前記共用データの更新前のコ
ピーを直接に無効化することはできない。このため、複
数のプロセッサが木構造に接続された計算機システムに
おいて、どのようにすれば共用データの一貫性を維持で
きるかという課題がある。
【０００６】本発明の目的は、複数のプロセッサが木構
造に接続された計算機システムにおいて共用データの一
貫性を維持するための、計算機システムにおける共用デ
ータの無効化方法を提供することにある。
造に接続された計算機システムにおいて共用データの一
貫性を維持するための、計算機システムにおける共用デ
ータの無効化方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明に係わる計算機シ
ステムにおける共用データの無効化方法は、前記課題を
解決し、前記目的を達成したものであり、次のようなも
のである。
ステムにおける共用データの無効化方法は、前記課題を
解決し、前記目的を達成したものであり、次のようなも
のである。
【０００８】すなわち、複数のプロセッサが木構造に接
続され、各プロセッサに前記木構造における下位のプロ
セッサの共用データが配置された計算機システムにおけ
る共用データの無効化方法であって、第１のプロセッサ
における共用データの更新要求に応じて、前記共用デー
タのコピーを保持するプロセッサの中で最上位の第２の
プロセッサの前記共用データを更新し、前記第２のプロ
セッサよりも下位のプロセッサが保持する前記共用デー
タの更新前のコピーを前記木構造を介して連鎖的に無効
化することを特徴とする計算機システムにおける共用デ
ータの無効化方法である。
続され、各プロセッサに前記木構造における下位のプロ
セッサの共用データが配置された計算機システムにおけ
る共用データの無効化方法であって、第１のプロセッサ
における共用データの更新要求に応じて、前記共用デー
タのコピーを保持するプロセッサの中で最上位の第２の
プロセッサの前記共用データを更新し、前記第２のプロ
セッサよりも下位のプロセッサが保持する前記共用デー
タの更新前のコピーを前記木構造を介して連鎖的に無効
化することを特徴とする計算機システムにおける共用デ
ータの無効化方法である。
【０００９】また、各プロセッサ毎に前記共用データを
保持する最上位のプロセッサか否かを識別するための最
上位識別子を有し、第１のプロセッサにおける共用デー
タの更新要求に応じて、前記最上位識別子を用いて、前
記共用データのコピーを保持するプロセッサの中で最上
位の第２のプロセッサか否かを識別することを特徴とす
る計算機システムにおける共用データの無効化方法であ
る。
保持する最上位のプロセッサか否かを識別するための最
上位識別子を有し、第１のプロセッサにおける共用デー
タの更新要求に応じて、前記最上位識別子を用いて、前
記共用データのコピーを保持するプロセッサの中で最上
位の第２のプロセッサか否かを識別することを特徴とす
る計算機システムにおける共用データの無効化方法であ
る。
【００１０】また、各プロセッサ毎に前記共用データを
保持する最下位のプロセッサか否かを識別するための最
下位識別子を有し、前記第２のプロセッサよりも下位の
プロセッサが保持する前記共用データの更新前のコピー
を前記木構造を介して、前記最下位識別子が最下位を示
すプロセッサまで連鎖的に無効化することを特徴とする
計算機システムにおける共用データの無効化方法であ
る。
保持する最下位のプロセッサか否かを識別するための最
下位識別子を有し、前記第２のプロセッサよりも下位の
プロセッサが保持する前記共用データの更新前のコピー
を前記木構造を介して、前記最下位識別子が最下位を示
すプロセッサまで連鎖的に無効化することを特徴とする
計算機システムにおける共用データの無効化方法であ
る。
【００１１】また、各プロセッサ毎に前記共用データを
保持するプロセッサのル−トを識別するためのル−ト識
別子を有し、前記第２のプロセッサよりも下位のプロセ
ッサが保持する前記共用データの更新前のコピーを前記
木構造を介して、前記ル−ト識別子が示すプロセッサの
ル−トにおいて連鎖的に無効化することを特徴とする計
算機システムにおける共用データの無効化方法である。
保持するプロセッサのル−トを識別するためのル−ト識
別子を有し、前記第２のプロセッサよりも下位のプロセ
ッサが保持する前記共用データの更新前のコピーを前記
木構造を介して、前記ル−ト識別子が示すプロセッサの
ル−トにおいて連鎖的に無効化することを特徴とする計
算機システムにおける共用データの無効化方法である。
【００１２】さらに、第３のプロセッサにおける共用デ
ータの書き出し要求に応じて、前記第３のプロセッサが
前記木構造における最上位のプロセッサか否かを判定
し、前記第３のプロセッサが最上位のプロセッサでない
とき、前記木構造における上位の第４のプロセッサに対
して前記共用データを書き出すとともに、前記共用デー
タを前記第３のプロセッサにおいて無効化し、前記第３
のプロセッサが最上位のプロセッサであるとき、前記第
３のプロセッサに接続された入出力装置に対して前記共
用データを書き出すとともに、前記共用データを前記木
構造を介して全プロセッサにおいて連鎖的に無効化する
ことを特徴とする計算機システムにおける共用データの
無効化方法である。
ータの書き出し要求に応じて、前記第３のプロセッサが
前記木構造における最上位のプロセッサか否かを判定
し、前記第３のプロセッサが最上位のプロセッサでない
とき、前記木構造における上位の第４のプロセッサに対
して前記共用データを書き出すとともに、前記共用デー
タを前記第３のプロセッサにおいて無効化し、前記第３
のプロセッサが最上位のプロセッサであるとき、前記第
３のプロセッサに接続された入出力装置に対して前記共
用データを書き出すとともに、前記共用データを前記木
構造を介して全プロセッサにおいて連鎖的に無効化する
ことを特徴とする計算機システムにおける共用データの
無効化方法である。
【００１３】以下、本発明の代表的な作用を説明する。
【００１４】複数のプロセッサが木構造に接続された計
算機システムにおいて、各プロセッサに前記木構造にお
ける下位のプロセッサの共用データを配置しておく。ま
た、各プロセッサ毎に前記共用データを保持する最上位
のプロセッサか否かを識別するための最上位識別子と、
各プロセッサ毎に前記共用データを保持する最下位のプ
ロセッサか否かを識別するための最下位識別子と、各プ
ロセッサ毎に前記共用データを保持するプロセッサのル
−トを識別するためのル−ト識別子を設定しておく。
算機システムにおいて、各プロセッサに前記木構造にお
ける下位のプロセッサの共用データを配置しておく。ま
た、各プロセッサ毎に前記共用データを保持する最上位
のプロセッサか否かを識別するための最上位識別子と、
各プロセッサ毎に前記共用データを保持する最下位のプ
ロセッサか否かを識別するための最下位識別子と、各プ
ロセッサ毎に前記共用データを保持するプロセッサのル
−トを識別するためのル−ト識別子を設定しておく。
【００１５】そして、第３のプロセッサにおける共用デ
ータの書き出し要求に応じて、前記第３のプロセッサが
木構造における最上位のプロセッサか否かを判定する。
そして、前記第３のプロセッサが最上位のプロセッサで
ないとき、前記木構造における上位の第４のプロセッサ
に対して前記共用データを書き出すとともに前記共用デ
ータを前記第３のプロセッサにおいて無効化する。一
方、前記第３のプロセッサが最上位のプロセッサである
とき、前記第３のプロセッサに接続された入出力装置に
対して前記共用データを書き出すとともに、前記共用デ
ータを前記木構造を介して全プロセッサにおいて連鎖的
に無効化する。
ータの書き出し要求に応じて、前記第３のプロセッサが
木構造における最上位のプロセッサか否かを判定する。
そして、前記第３のプロセッサが最上位のプロセッサで
ないとき、前記木構造における上位の第４のプロセッサ
に対して前記共用データを書き出すとともに前記共用デ
ータを前記第３のプロセッサにおいて無効化する。一
方、前記第３のプロセッサが最上位のプロセッサである
とき、前記第３のプロセッサに接続された入出力装置に
対して前記共用データを書き出すとともに、前記共用デ
ータを前記木構造を介して全プロセッサにおいて連鎖的
に無効化する。
【００１６】以上の処理により、第１のプロセッサから
ある共用データを参照しようとしたとき、前記共用デー
タが木構造中のあるプロセッサ内に保持されていれば、
それは第１のプロセッサ自身あるいは第１のプロセッサ
の上位のプロセッサに必ず保持されている。また、前記
共用データがどのプロセッサ内にも保持されていなけれ
ば、それは最上位のプロセッサに接続された入出力装置
に必ず存在することになる。即ち、共用データのアクセ
スは、木構造における上位のプロセッサに対して行えば
十分であり、下位のプロセッサおよび上下関係のないプ
ロセッサにアクセスする必要はない。
ある共用データを参照しようとしたとき、前記共用デー
タが木構造中のあるプロセッサ内に保持されていれば、
それは第１のプロセッサ自身あるいは第１のプロセッサ
の上位のプロセッサに必ず保持されている。また、前記
共用データがどのプロセッサ内にも保持されていなけれ
ば、それは最上位のプロセッサに接続された入出力装置
に必ず存在することになる。即ち、共用データのアクセ
スは、木構造における上位のプロセッサに対して行えば
十分であり、下位のプロセッサおよび上下関係のないプ
ロセッサにアクセスする必要はない。
【００１７】そこで、第１のプロセッサが共用データの
読み出しを要求したことに応じて、前記第１のプロセッ
サが前記共用データを保持するか否かを判定する。そし
て、前記判定が肯定的であるとき、前記第１のプロセッ
サが保持する前記共用データを読み出す。一方、前記判
定が否定的であるとき、前記第１のプロセッサよりも前
記木構造における上位の第２のプロセッサあるいは最上
位のプロセッサに接続された入出力装置から前記共用デ
ータを読み出す。
読み出しを要求したことに応じて、前記第１のプロセッ
サが前記共用データを保持するか否かを判定する。そし
て、前記判定が肯定的であるとき、前記第１のプロセッ
サが保持する前記共用データを読み出す。一方、前記判
定が否定的であるとき、前記第１のプロセッサよりも前
記木構造における上位の第２のプロセッサあるいは最上
位のプロセッサに接続された入出力装置から前記共用デ
ータを読み出す。
【００１８】また、第１のプロセッサにおける共用デー
タの更新要求に応じて、前記共用データを保持する最上
位の第２のプロセッサを前記最上位識別子を用いて識別
し、前記第２のプロセッサが保持する前記共用データを
更新する。そして、前記第２のプロセッサよりも下位の
プロセッサが保持する前記共用データの更新前のコピー
を前記木構造を介して連鎖的に無効化する。このとき、
各プロセッサが前記共用データに対して保持するプロセ
ッサルートが示す下位のプロセッサに対してのみ、共用
データの無効化を要求すればよい。また、各プロセッサ
における前記共用データの最下位プロセッサ識別子が最
下位を示すとき、さらに下位のプロセッサに対して、共
用データの無効化を要求する必要はない。
タの更新要求に応じて、前記共用データを保持する最上
位の第２のプロセッサを前記最上位識別子を用いて識別
し、前記第２のプロセッサが保持する前記共用データを
更新する。そして、前記第２のプロセッサよりも下位の
プロセッサが保持する前記共用データの更新前のコピー
を前記木構造を介して連鎖的に無効化する。このとき、
各プロセッサが前記共用データに対して保持するプロセ
ッサルートが示す下位のプロセッサに対してのみ、共用
データの無効化を要求すればよい。また、各プロセッサ
における前記共用データの最下位プロセッサ識別子が最
下位を示すとき、さらに下位のプロセッサに対して、共
用データの無効化を要求する必要はない。
【００１９】以上のようにして、複数のプロセッサが木
構造に接続された計算機システムにおいて共用データの
一貫性を維持するための、計算機システムにおける共用
データの無効化方法を提供できる。
構造に接続された計算機システムにおいて共用データの
一貫性を維持するための、計算機システムにおける共用
データの無効化方法を提供できる。
【００２０】
【発明の実施の形態】以下、本発明の実施例を、図を用
いて詳細に説明する。
いて詳細に説明する。
【００２１】１．計算機システムの構成 図１は、本実施例が前提とする計算機システムの構成図
である。
である。
【００２２】図１において、１００−ｉ（１≦ｉ≦７）
はプロセッサ、１１０−ｉ（１≦ｉ≦７）はメモリ、１
２０はデイスク装置である。木構造に接続されている各
プロセッサ１００−ｉは、この木構造を用いて、１つ上
位および１つ下位のプロセッサと直接交信できる。本実
施例では、例えばプロセッサ１００−２にとって木構造
の上にあるプロセッサ１００−１を上位のプロセッサと
呼び、木構造の下にあるプロセッサ１００−４および１
００−５を下位のプロセッサと呼ぶ。また、例えばプロ
セッサ１００−４にとって、プロセッサ１００−５は上
位でもなければ下位でもない。
はプロセッサ、１１０−ｉ（１≦ｉ≦７）はメモリ、１
２０はデイスク装置である。木構造に接続されている各
プロセッサ１００−ｉは、この木構造を用いて、１つ上
位および１つ下位のプロセッサと直接交信できる。本実
施例では、例えばプロセッサ１００−２にとって木構造
の上にあるプロセッサ１００−１を上位のプロセッサと
呼び、木構造の下にあるプロセッサ１００−４および１
００−５を下位のプロセッサと呼ぶ。また、例えばプロ
セッサ１００−４にとって、プロセッサ１００−５は上
位でもなければ下位でもない。
【００２３】デイスク装置１２０は、１台しか記載して
いないが、複数台接続されていてよい。また、本実施例
では、各プロセッサ１００−ｉには、木構造における下
位のプロセッサの共用データが配置されているものとす
る。さらに、各プロセッサ１００−ｉには、プロセッサ
の識別子として’ｉ’が設定されているものとする。
いないが、複数台接続されていてよい。また、本実施例
では、各プロセッサ１００−ｉには、木構造における下
位のプロセッサの共用データが配置されているものとす
る。さらに、各プロセッサ１００−ｉには、プロセッサ
の識別子として’ｉ’が設定されているものとする。
【００２４】２．共用データの管理構造 次に、図２を用いて、共用データの管理構造を説明す
る。
る。
【００２５】各プロセッサ１００のメモリ１１０には、
メモリ１１０内に保持する共用データ１４０−ｊを管理
するためのデイレクトリ１３０がある。デイレクトリ１
３０の各エントリは各々異なる共用データに対応してお
り、第ｊ番目のエントリは次のフィールドから構成され
る。
メモリ１１０内に保持する共用データ１４０−ｊを管理
するためのデイレクトリ１３０がある。デイレクトリ１
３０の各エントリは各々異なる共用データに対応してお
り、第ｊ番目のエントリは次のフィールドから構成され
る。
【００２６】（ａ）データ名１３１−ｊ：このエントリ
に対応する共用データ１４０−ｊのデータ名を保持す
る。 （ｂ）データレベル１３２−ｊ データレベル１３２内のフラグＨ（Ｈｉｇｈ）が有効で
あるとき、このプロセッサ１００が共用データ１４０−
ｊを保持するプロセッサのルートにおいて、最上位のプ
ロセッサであることを示す。例えば、データａがプロセ
サ１００−２および１００−４に保持されており、プロ
セサ１００−１に保持されていないとき、プロセサ１０
０−２のデイレクトリ１３０−２のデータａに対応する
エントリのデータレベル１３２には、フラグＨが設定さ
れる。
に対応する共用データ１４０−ｊのデータ名を保持す
る。 （ｂ）データレベル１３２−ｊ データレベル１３２内のフラグＨ（Ｈｉｇｈ）が有効で
あるとき、このプロセッサ１００が共用データ１４０−
ｊを保持するプロセッサのルートにおいて、最上位のプ
ロセッサであることを示す。例えば、データａがプロセ
サ１００−２および１００−４に保持されており、プロ
セサ１００−１に保持されていないとき、プロセサ１０
０−２のデイレクトリ１３０−２のデータａに対応する
エントリのデータレベル１３２には、フラグＨが設定さ
れる。
【００２７】また、データレベル１３２内のフラグＬ
（Ｌｏｗ）が有効であるとき、このプロセッサ１００が
共用データ１４０−ｊを保持するプロセッサのルートに
おいて、最下位のプロセッサであることを示す。例え
ば、データａがプロセサ１００−１および１００−２に
保持されており、プロセサ１００−４および１００−５
に保持されていないとき、プロセサ１００−２のデイレ
クトリ１３０−２のデータａに対応するエントリのデー
タレベル１３２には、フラグＬが設定される。
（Ｌｏｗ）が有効であるとき、このプロセッサ１００が
共用データ１４０−ｊを保持するプロセッサのルートに
おいて、最下位のプロセッサであることを示す。例え
ば、データａがプロセサ１００−１および１００−２に
保持されており、プロセサ１００−４および１００−５
に保持されていないとき、プロセサ１００−２のデイレ
クトリ１３０−２のデータａに対応するエントリのデー
タレベル１３２には、フラグＬが設定される。
【００２８】ただし、共用データ１４０−ｊがプロセッ
サ１００のみに保持されるとき、データレベル１３２内
には、フラグＨおよびフラグＬの両方が設定される。
サ１００のみに保持されるとき、データレベル１３２内
には、フラグＨおよびフラグＬの両方が設定される。
【００２９】（ｃ）プロセッサルート１３３−ｊ：共用
データ１４０−ｊのコピーを有する下位のプロセッサに
至るルートにおいて、１つ下位のプロセッサの識別子を
保持する。例えば、データａがプロセサ１００−２およ
び１００−４に保持されており、プロセサ１００−５に
保持されていないとき、プロセッサ１００−２のデイレ
クトリ１３０−２のデータａに対応するエントリのプロ
セッサルート１３３には、プロセッサ１００−４の識別
子である’４’が保持される。
データ１４０−ｊのコピーを有する下位のプロセッサに
至るルートにおいて、１つ下位のプロセッサの識別子を
保持する。例えば、データａがプロセサ１００−２およ
び１００−４に保持されており、プロセサ１００−５に
保持されていないとき、プロセッサ１００−２のデイレ
クトリ１３０−２のデータａに対応するエントリのプロ
セッサルート１３３には、プロセッサ１００−４の識別
子である’４’が保持される。
【００３０】（ｄ）データアドレス１３４−ｊ：共用デ
ータ１４０−ｊのメモリ１１０におけるアドレスを保持
する。
ータ１４０−ｊのメモリ１１０におけるアドレスを保持
する。
【００３１】３．共用データの書き出し処理 次に、図３のフローチャートを用いて、共用データの書
き出し処理を説明する。ここで共用データの書き出しと
は、プロセッサ１００─ｉにおいてメモリ１１０─ｉに
空き領域を作るために、プロセッサ１００─ｉに保持す
る共用データを上位のプロセッサあるいはデイスク装置
１２０にコピーし、プロセッサ１００─ｉでは保持しな
いようにすることを示す。
き出し処理を説明する。ここで共用データの書き出しと
は、プロセッサ１００─ｉにおいてメモリ１１０─ｉに
空き領域を作るために、プロセッサ１００─ｉに保持す
る共用データを上位のプロセッサあるいはデイスク装置
１２０にコピーし、プロセッサ１００─ｉでは保持しな
いようにすることを示す。
【００３２】プロセッサ１００─２において、データ名
ａの共用データ１４０の書き出し要求がある（ステップ
３０００）と、まず、デイレクトリ１３０−２のデータ
ａに対応するエントリのデータレベル１３２にフラグＨ
またはフラグＬが設定されているか否かを判定する（ス
テップ３０１０）。フラグＨまたはフラグＬが設定され
ていなければ、プロセッサ１００−２において共用デー
タａの領域を空き領域にするとともに、デイレクトリ１
３０−２の共用データａに対応するエントリのデータア
ドレスを無効化し（ステップ３０２０）、共用データａ
の書き出し処理を終了する。
ａの共用データ１４０の書き出し要求がある（ステップ
３０００）と、まず、デイレクトリ１３０−２のデータ
ａに対応するエントリのデータレベル１３２にフラグＨ
またはフラグＬが設定されているか否かを判定する（ス
テップ３０１０）。フラグＨまたはフラグＬが設定され
ていなければ、プロセッサ１００−２において共用デー
タａの領域を空き領域にするとともに、デイレクトリ１
３０−２の共用データａに対応するエントリのデータア
ドレスを無効化し（ステップ３０２０）、共用データａ
の書き出し処理を終了する。
【００３３】一方、フラグＨまたはフラグＬが設定され
ていれば、プロセッサ１００─２の識別子である’２’
と、データ名ａと、設定されているデータレベルＨまた
はフラグＬと、データａとからなるタグ２００─１を構
成し、上位のプロセッサ１００─１に送る（ステップ３
０３０）。
ていれば、プロセッサ１００─２の識別子である’２’
と、データ名ａと、設定されているデータレベルＨまた
はフラグＬと、データａとからなるタグ２００─１を構
成し、上位のプロセッサ１００─１に送る（ステップ３
０３０）。
【００３４】プロセッサ１００─１では、データａを格
納する領域があるかを判定し（ステップ３０４０）、あ
るならば共用データａをコピーし、データ名ａの共用デ
ータ１４０をデイレクトリ１３０─１に登録し（ステッ
プ３０５０）、プロセッサ１００─２に書き出しの完了
を通知する（ステップ３０６０）。このとき、デイレク
トリ１３０─１のエントリへの登録内容は、次のとおり
である。
納する領域があるかを判定し（ステップ３０４０）、あ
るならば共用データａをコピーし、データ名ａの共用デ
ータ１４０をデイレクトリ１３０─１に登録し（ステッ
プ３０５０）、プロセッサ１００─２に書き出しの完了
を通知する（ステップ３０６０）。このとき、デイレク
トリ１３０─１のエントリへの登録内容は、次のとおり
である。
【００３５】（ａ）データ名１３１─ｊ：データ名ａを
設定する。 （ｂ）データレベル１３２─ｊ：タグ２００─１で指定
されたデータレベルと以前設定されていたデータレベル
１３２─ｊとの和を設定する。
設定する。 （ｂ）データレベル１３２─ｊ：タグ２００─１で指定
されたデータレベルと以前設定されていたデータレベル
１３２─ｊとの和を設定する。
【００３６】（ｃ）プロセッサルート１３３─ｊ：タグ
２００─１で指定されたデータレベルがＬのとき、プロ
セッサルート１３３─ｊからプロセッサ１００─２の識
別子である’２’を削除する。タグ２００─１で指定さ
れたデータレベルがＨのとき、プロセッサルート１３３
─ｊにプロセッサ１００─２の識別子である’２’を追
加する。ただし、タグ２００─１にデータレベルがＬお
よびＨが指定されているとき、プロセッサルート１３３
─ｊを０にリセットする。
２００─１で指定されたデータレベルがＬのとき、プロ
セッサルート１３３─ｊからプロセッサ１００─２の識
別子である’２’を削除する。タグ２００─１で指定さ
れたデータレベルがＨのとき、プロセッサルート１３３
─ｊにプロセッサ１００─２の識別子である’２’を追
加する。ただし、タグ２００─１にデータレベルがＬお
よびＨが指定されているとき、プロセッサルート１３３
─ｊを０にリセットする。
【００３７】（ｄ）データアドレス１３４─ｊ：コピー
したデータ名ａの共用データ１４０のアドレスを格納す
る。
したデータ名ａの共用データ１４０のアドレスを格納す
る。
【００３８】また、データａを格納する領域がないなら
ば、データ名ａの共用データ１４０をデイスク１２０に
書き出し（ステップ３０７０）、データａを木構造を介
して全プロセッサにおいて連鎖的に無効化する（ステッ
プ３０８０）。この連鎖的無効化については、後で詳し
く述べる。その後、プロセッサ１００─１が書き出し完
了通知をプロセッサ１００─２に対して送った（ステッ
プ３０６０）結果、プロセッサ１００─２は、共用デー
タａのアドレスをデイレクトリ１３０−２において無効
化する（ステップ３０２０）。
ば、データ名ａの共用データ１４０をデイスク１２０に
書き出し（ステップ３０７０）、データａを木構造を介
して全プロセッサにおいて連鎖的に無効化する（ステッ
プ３０８０）。この連鎖的無効化については、後で詳し
く述べる。その後、プロセッサ１００─１が書き出し完
了通知をプロセッサ１００─２に対して送った（ステッ
プ３０６０）結果、プロセッサ１００─２は、共用デー
タａのアドレスをデイレクトリ１３０−２において無効
化する（ステップ３０２０）。
【００３９】以上、プロセッサ１００─２によるデータ
名ａの共用データ１４０の書き出し要求の処理を説明し
たが、他のプロセッサ１００による共用データの書き出
し要求も同様に処理される。
名ａの共用データ１４０の書き出し要求の処理を説明し
たが、他のプロセッサ１００による共用データの書き出
し要求も同様に処理される。
【００４０】４．共用データの参照処理 次に、図４のフローチャートを用いて、共用データ１４
０の参照処理を説明する。
０の参照処理を説明する。
【００４１】プロセッサ１００─２がデータ名ａの共用
データ１４０の参照を要求したとき（ステップ４００
０）、データ名ａの共用データ１４０がプロセッサ１０
０─２のデイレクトリ１３０─２に登録されているか否
かを判定し（ステップ４０１０）、登録されていればメ
モリ１１０─２内の共用データ１４０を参照する（ステ
ップ４０２０）。
データ１４０の参照を要求したとき（ステップ４００
０）、データ名ａの共用データ１４０がプロセッサ１０
０─２のデイレクトリ１３０─２に登録されているか否
かを判定し（ステップ４０１０）、登録されていればメ
モリ１１０─２内の共用データ１４０を参照する（ステ
ップ４０２０）。
【００４２】一方、登録されていなければ、プロセッサ
１００─２は、自身のプロセッサの識別子である’２’
とデータ名ａとを格納したタグ２００─２を、木構造に
おいて上位に存在するプロセッサ１００─１に送る（ス
テップ４０３０）。プロセッサ１００─１では、タグ２
００─２がデータ名を保持するデータａが、デイレクト
リ１３０─１に登録されているかを判定し（ステップ４
０４０）、登録されている場合にはメモリ１１０─１か
らデータ名ａの共用データ１４０を得る（ステップ４０
５０）。他方、登録されていない場合にはデイスク装置
１２０からデータ名ａの共用データ１４０を得て、デイ
レクトリ１３０─１に登録する。（ステップ４０６
０）。このとき、デイレクトリ１３０─１のデータレベ
ル１３２─ｊからフラグＬを削除するとともに、プロセ
ッサルート１３３─ｊにプロセッサ１００─２の識別子
である’２’を追加する。
１００─２は、自身のプロセッサの識別子である’２’
とデータ名ａとを格納したタグ２００─２を、木構造に
おいて上位に存在するプロセッサ１００─１に送る（ス
テップ４０３０）。プロセッサ１００─１では、タグ２
００─２がデータ名を保持するデータａが、デイレクト
リ１３０─１に登録されているかを判定し（ステップ４
０４０）、登録されている場合にはメモリ１１０─１か
らデータ名ａの共用データ１４０を得る（ステップ４０
５０）。他方、登録されていない場合にはデイスク装置
１２０からデータ名ａの共用データ１４０を得て、デイ
レクトリ１３０─１に登録する。（ステップ４０６
０）。このとき、デイレクトリ１３０─１のデータレベ
ル１３２─ｊからフラグＬを削除するとともに、プロセ
ッサルート１３３─ｊにプロセッサ１００─２の識別子
である’２’を追加する。
【００４３】次に、プロセッサ１００─１は、タグ２０
０─２にデータａ自身および変更前のデータレベル１３
２─ｊを付加したタグ２００─３を、タグ２００─２に
登録されているプロセッサ１００─２に送る（ステップ
４０７０）。その結果、プロセッサ１００─２は、デイ
レクトリ１３０─２にデータ名ａの共用データ１４０を
登録し（ステップ４０８０）、データａを参照する（ス
テップ４０２０）。このとき、プロセッサ１００─２の
デイレクトリ１３０─２のエントリへの登録内容は、次
のとおりである。
０─２にデータａ自身および変更前のデータレベル１３
２─ｊを付加したタグ２００─３を、タグ２００─２に
登録されているプロセッサ１００─２に送る（ステップ
４０７０）。その結果、プロセッサ１００─２は、デイ
レクトリ１３０─２にデータ名ａの共用データ１４０を
登録し（ステップ４０８０）、データａを参照する（ス
テップ４０２０）。このとき、プロセッサ１００─２の
デイレクトリ１３０─２のエントリへの登録内容は、次
のとおりである。
【００４４】（ａ）データ名１３１─ｊ：データ名ａを
設定する。 （ｂ）データレベル１３２─ｊ：データａはプロセッサ
１００─２だけでなくプロセッサ１００─１にも保持さ
れている。従って、フラグＨは設定しない。また、タグ
２００─３にフラグＬが設定されている場合、フラグＬ
を設定する。
設定する。 （ｂ）データレベル１３２─ｊ：データａはプロセッサ
１００─２だけでなくプロセッサ１００─１にも保持さ
れている。従って、フラグＨは設定しない。また、タグ
２００─３にフラグＬが設定されている場合、フラグＬ
を設定する。
【００４５】（ｃ）ルートプロセッサ１３４─ｊ：デー
タａの参照によって、下位のプロセッサのデータａの保
持状態が変更されるわけではない。従って、変更する必
要はない。
タａの参照によって、下位のプロセッサのデータａの保
持状態が変更されるわけではない。従って、変更する必
要はない。
【００４６】（ｄ）データアドレス１３４─ｊ：コピー
したデータ名ａの共用データ１４０のメモリ１１０─１
におけるアドレスを格納する。
したデータ名ａの共用データ１４０のメモリ１１０─１
におけるアドレスを格納する。
【００４７】以上、プロセッサ１００─２によるデータ
名ａの共用データ１４０の参照要求の処理を説明した
が、他のプロセッサ１００─ｉによる共用データの参照
要求も同様に処理される。このようにして、各プロセッ
サは、木構造における上位のプロセッサを共用プロセッ
サとして、利用できる。
名ａの共用データ１４０の参照要求の処理を説明した
が、他のプロセッサ１００─ｉによる共用データの参照
要求も同様に処理される。このようにして、各プロセッ
サは、木構造における上位のプロセッサを共用プロセッ
サとして、利用できる。
【００４８】５．共用データの更新処理 次に、図５のフローチャートを用いて、共用データの更
新処理を説明する。
新処理を説明する。
【００４９】プロセッサ１００─２がデータ名ａの共用
データ１４０の更新を要求した（ステップ５０００）と
き、デイレクトリ１３０─２を用いて共用データ１４０
のデータレベルがＨか否かを判定し（ステップ５０１
０）、データレベルがＨのとき、プロセッサ１００─２
よりも下位のプロセッサが保持する共用データ１４０を
木構造を介して連鎖的に無効化し（ステップ５０２
０）、プロセッサ１００─２において共用データ１４０
を更新する（ステップ５０９０）。このとき、データレ
ベル１３２─ｊには、フラグＨおよびフラグＬを設定す
る。また、ルートプロセッサ１３４─ｊは、０にリセッ
トする。
データ１４０の更新を要求した（ステップ５０００）と
き、デイレクトリ１３０─２を用いて共用データ１４０
のデータレベルがＨか否かを判定し（ステップ５０１
０）、データレベルがＨのとき、プロセッサ１００─２
よりも下位のプロセッサが保持する共用データ１４０を
木構造を介して連鎖的に無効化し（ステップ５０２
０）、プロセッサ１００─２において共用データ１４０
を更新する（ステップ５０９０）。このとき、データレ
ベル１３２─ｊには、フラグＨおよびフラグＬを設定す
る。また、ルートプロセッサ１３４─ｊは、０にリセッ
トする。
【００５０】一方、データレベルがＨでないとき、プロ
セッサ１００─４自身のプロセッサの識別子である’
２’とデータ名ａとデータａとを格納したタグ２００─
４を上位に存在するプロセッサ１００─１に送ることに
より、データ名ａの共用データ１４０の更新を要求する
（ステップ５０３０）。タグ２００─４が送られてきた
プロセッサ１００─１では、プロセッサ１００─１にお
いてデータａのデータレベルがＨか否かをデイレクトリ
１３０─１を用いて判定（ステップ５０４０）し、デー
タレベルがＨでなければさらに上位のプロセッサに共用
データの更新を要求する（ステップ５０５０）。ただ
し、本実施例では、プロセッサ１００─１よりも上位の
プロセッサはないので、プロセッサ１００─１において
データａのデータレベルは必ずＨである。
セッサ１００─４自身のプロセッサの識別子である’
２’とデータ名ａとデータａとを格納したタグ２００─
４を上位に存在するプロセッサ１００─１に送ることに
より、データ名ａの共用データ１４０の更新を要求する
（ステップ５０３０）。タグ２００─４が送られてきた
プロセッサ１００─１では、プロセッサ１００─１にお
いてデータａのデータレベルがＨか否かをデイレクトリ
１３０─１を用いて判定（ステップ５０４０）し、デー
タレベルがＨでなければさらに上位のプロセッサに共用
データの更新を要求する（ステップ５０５０）。ただ
し、本実施例では、プロセッサ１００─１よりも上位の
プロセッサはないので、プロセッサ１００─１において
データａのデータレベルは必ずＨである。
【００５１】一方、データａのデータレベルがＨのと
き、プロセッサ１００─１では、タグ２００─４が保持
するデータ名ａをもとに、デイレクトリ１３０─１を検
索し、データａを更新する（ステップ５０６０）。この
とき、プロセッサ１００─１では、プロセッサルート１
３３─ｊには、プロセッサ１００─２の識別子である’
２’のみを設定する。そして、プロセッサ１００─１
は、下位のプロセッサが保持する共用データａの更新前
のコピーを木構造を介して連鎖的に無効化する（ステッ
プ５０７０）。
き、プロセッサ１００─１では、タグ２００─４が保持
するデータ名ａをもとに、デイレクトリ１３０─１を検
索し、データａを更新する（ステップ５０６０）。この
とき、プロセッサ１００─１では、プロセッサルート１
３３─ｊには、プロセッサ１００─２の識別子である’
２’のみを設定する。そして、プロセッサ１００─１
は、下位のプロセッサが保持する共用データａの更新前
のコピーを木構造を介して連鎖的に無効化する（ステッ
プ５０７０）。
【００５２】その後、プロセッサ１００─１はタグ２０
０─４がプロセッサの識別子を保持するプロセッサ１０
０─２に対して、データａのデータ更新完了通知を報告
し（ステップ５０８０）、その結果、プロセッサ１００
─２は共用データａを更新する（ステップ５０９０）。
このとき、プロセッサ１００─２では、データレベル１
３２─ｊにフラグＬを設定するとともに、共用データａ
に対応するデイレクトリ１３０─２のエントリのプロセ
ッサルート１３３─ｊをリセットする。
０─４がプロセッサの識別子を保持するプロセッサ１０
０─２に対して、データａのデータ更新完了通知を報告
し（ステップ５０８０）、その結果、プロセッサ１００
─２は共用データａを更新する（ステップ５０９０）。
このとき、プロセッサ１００─２では、データレベル１
３２─ｊにフラグＬを設定するとともに、共用データａ
に対応するデイレクトリ１３０─２のエントリのプロセ
ッサルート１３３─ｊをリセットする。
【００５３】以上、プロセッサ１００─２によるデータ
名ａの共用データ１４０の更新要求の処理を説明した
が、他のプロセッサ１００による共用データの更新要求
も同様に処理される。また、本実施例のステップ５０２
０およびステップ５０７０では、データａの更新前のコ
ピーを連鎖的に無効化したが、連鎖的にデータａを更新
してもよい。
名ａの共用データ１４０の更新要求の処理を説明した
が、他のプロセッサ１００による共用データの更新要求
も同様に処理される。また、本実施例のステップ５０２
０およびステップ５０７０では、データａの更新前のコ
ピーを連鎖的に無効化したが、連鎖的にデータａを更新
してもよい。
【００５４】６．共用データの連鎖的無効化処理 次に、図６のフローチャートを用いて、共用データの連
鎖的無効化処理を説明する。
鎖的無効化処理を説明する。
【００５５】プロセッサ１００─ｉにおいて、データａ
の連鎖的無効化要求を受け付ける（ステップ６０００）
と、プロセッサ１００─ｉのデイレクトリ１３０─ｉに
おいて、データａを無効化する（ステップ６０１０）。
次に、プロセッサ１００─ｉにおいて、データａのデー
タレベル１３２─ｊにフラグＬが設定されていたか否か
を判定（ステップ６０２０）し、設定されていれば、こ
のプロセッサのルートにおけるデータａの無効化を完了
する（ステップ６０３０）。一方、フラグＬが設定され
ていなければ、データａのプロセッサルート１３３─ｊ
が識別子を保持していた各プロセッサに対して、データ
ａの無効化を要求する（ステップ６０４０）。
の連鎖的無効化要求を受け付ける（ステップ６０００）
と、プロセッサ１００─ｉのデイレクトリ１３０─ｉに
おいて、データａを無効化する（ステップ６０１０）。
次に、プロセッサ１００─ｉにおいて、データａのデー
タレベル１３２─ｊにフラグＬが設定されていたか否か
を判定（ステップ６０２０）し、設定されていれば、こ
のプロセッサのルートにおけるデータａの無効化を完了
する（ステップ６０３０）。一方、フラグＬが設定され
ていなければ、データａのプロセッサルート１３３─ｊ
が識別子を保持していた各プロセッサに対して、データ
ａの無効化を要求する（ステップ６０４０）。
【００５６】以上のようにして、共用データの連鎖的無
効化処理を、関連するプロセッサのみに限定して実行で
きる。また、共用データの連鎖的更新も、本実施例の無
効化処理と同様に実行できる。
効化処理を、関連するプロセッサのみに限定して実行で
きる。また、共用データの連鎖的更新も、本実施例の無
効化処理と同様に実行できる。
【００５７】７．距離を考慮した共用データの参照処理 次に、図７のフローチャートを用いて、距離を考慮した
共用データ１４０の参照処理を説明する。
共用データ１４０の参照処理を説明する。
【００５８】本実施例では、デイレクトリ１３０のデー
タレベル１３２─ｊには、デイレクトリ１３０を有する
プロセッサと参照を許可するプロセッサとの距離（言い
替えれば、プロセッサの階層の段数）を指定する。例え
ば、プロセッサ１００─１内のデイレクトリ１３０のデ
ータａに対応するエントリのデータレベル１３２─ｊに
１が設定されているとき、データａは、プロセッサ１０
０─１と距離１であるプロセッサ１００─２とプロセッ
サ１００─３のみによって参照可能であり、距離２以上
のプロセッサでは、参照できないことを示す。
タレベル１３２─ｊには、デイレクトリ１３０を有する
プロセッサと参照を許可するプロセッサとの距離（言い
替えれば、プロセッサの階層の段数）を指定する。例え
ば、プロセッサ１００─１内のデイレクトリ１３０のデ
ータａに対応するエントリのデータレベル１３２─ｊに
１が設定されているとき、データａは、プロセッサ１０
０─１と距離１であるプロセッサ１００─２とプロセッ
サ１００─３のみによって参照可能であり、距離２以上
のプロセッサでは、参照できないことを示す。
【００５９】プロセッサ１００─２がデータ名ａの共用
データ１４０の参照を要求したとき（ステップ７００
０）、データ名ａの共用データ１４０がプロセッサ１０
０─２のデイレクトリ１３０─２に登録されているか否
かを判定し（ステップ７０１０）、登録されていればメ
モリ１１０─２内の共用データ１４０を参照する（ステ
ップ７０２０）。
データ１４０の参照を要求したとき（ステップ７００
０）、データ名ａの共用データ１４０がプロセッサ１０
０─２のデイレクトリ１３０─２に登録されているか否
かを判定し（ステップ７０１０）、登録されていればメ
モリ１１０─２内の共用データ１４０を参照する（ステ
ップ７０２０）。
【００６０】一方、登録されていなければ、プロセッサ
１００─２は、自身のプロセッサの識別子である’２’
とデータ名ａとを格納したタグ２００─５を、木構造に
おいて上位に存在するプロセッサ１００─１に送る（ス
テップ７０３０）。プロセッサ１００─１では、タグ２
００─２がデータ名を保持するデータａに対応するデイ
レクトリ１３０─１のエントリのデータレベル１３２─
ｊが、タグ２００─２に登録されているプロセッサの識
別子の個数以上かを判定し（ステップ７０４０）、条件
を満足する場合には、プロセッサ１００─１は、タグ２
００─２にデータａ自身を付加したタグ２００─６を、
タグ２００─２に登録されているプロセッサ１００─２
に送る（ステップ７０５０）。その結果、プロセッサ１
００─２は、デイレクトリ１３０─２にデータ名ａの共
用データ１４０を登録し（ステップ７０６０）、データ
ａを参照する（ステップ７０２０）。
１００─２は、自身のプロセッサの識別子である’２’
とデータ名ａとを格納したタグ２００─５を、木構造に
おいて上位に存在するプロセッサ１００─１に送る（ス
テップ７０３０）。プロセッサ１００─１では、タグ２
００─２がデータ名を保持するデータａに対応するデイ
レクトリ１３０─１のエントリのデータレベル１３２─
ｊが、タグ２００─２に登録されているプロセッサの識
別子の個数以上かを判定し（ステップ７０４０）、条件
を満足する場合には、プロセッサ１００─１は、タグ２
００─２にデータａ自身を付加したタグ２００─６を、
タグ２００─２に登録されているプロセッサ１００─２
に送る（ステップ７０５０）。その結果、プロセッサ１
００─２は、デイレクトリ１３０─２にデータ名ａの共
用データ１４０を登録し（ステップ７０６０）、データ
ａを参照する（ステップ７０２０）。
【００６１】一方、条件を満足しない場合には、プロセ
ッサ１００─１は、プロセッサ１００─２にデータａの
参照拒絶を通知する（ステップ７０７０）。その結果、
プロセッサ１００─２では、データａの参照拒絶の処理
が実行される（ステップ７０８０）。
ッサ１００─１は、プロセッサ１００─２にデータａの
参照拒絶を通知する（ステップ７０７０）。その結果、
プロセッサ１００─２では、データａの参照拒絶の処理
が実行される（ステップ７０８０）。
【００６２】以上、プロセッサ１００─２による距離を
考慮したデータ名ａの共用データ１４０の参照要求の処
理を説明したが、他のプロセッサ１００─ｉによる共用
データの参照要求も同様に処理される。
考慮したデータ名ａの共用データ１４０の参照要求の処
理を説明したが、他のプロセッサ１００─ｉによる共用
データの参照要求も同様に処理される。
【００６３】以上のようにして、本実施例によれば、複
数のプロセッサが木構造に接続された計算機システムに
おいて、共用データの一貫性を維持するための共用デー
タの無効化方法を提供できる。
数のプロセッサが木構造に接続された計算機システムに
おいて、共用データの一貫性を維持するための共用デー
タの無効化方法を提供できる。
【００６４】
【発明の効果】本発明によれば、複数のプロセッサが木
構造に接続された計算機システムにおいて、共用データ
の一貫性を維持するための共用データの無効化方法を提
供できる。
構造に接続された計算機システムにおいて、共用データ
の一貫性を維持するための共用データの無効化方法を提
供できる。
【図１】本発明の実施例が前提とする計算機システムの
構成図。
構成図。
【図２】本発明の実施例の共用データの管理構造図。
【図３】本発明の実施例の共用データの書き出し処理の
フローチャート。
フローチャート。
【図４】本発明の実施例の共用データの参照処理のフロ
ーチャート。
ーチャート。
【図５】本発明の実施例の共用データの更新処理のフロ
ーチャート。
ーチャート。
【図６】本発明の実施例の共用データの連鎖的無効化処
理のフローチャート。
理のフローチャート。
【図７】本発明の実施例の距離を考慮した共用データの
参照処理のフローチャート。
参照処理のフローチャート。
１００：プロセッサ、１１０：メモリ、１２０：デイス
ク装置、１３０：デイレクトリ、１４０：共用データ、
２００：タグ
ク装置、１３０：デイレクトリ、１４０：共用データ、
２００：タグ
Claims (9)
- 【請求項１】複数のプロセッサが木構造に接続され、各
プロセッサに前記木構造における下位のプロセッサの共
用データが配置された計算機システムにおける共用デー
タの無効化方法であって、 第１のプロセッサにおける共用データの更新要求に応じ
て、前記共用データのコピーを保持するプロセッサの中
で最上位の第２のプロセッサの前記共用データを更新
し、 前記第２のプロセッサよりも下位のプロセッサが保持す
る前記共用データの更新前のコピーを前記木構造を介し
て連鎖的に無効化することを特徴とする計算機システム
における共用データの無効化方法。 - 【請求項２】各プロセッサ毎に前記共用データを保持す
る最上位のプロセッサか否かを識別するための最上位識
別子を有し、 第１のプロセッサにおける共用データの更新要求に応じ
て、前記最上位識別子を用いて、前記共用データのコピ
ーを保持するプロセッサの中で最上位の第２のプロセッ
サか否かを識別することを特徴とする請求項１に記載の
計算機システムにおける共用データの無効化方法。 - 【請求項３】各プロセッサ毎に前記共用データを保持す
る最下位のプロセッサか否かを識別するための最下位識
別子を有し、 前記第２のプロセッサよりも下位のプロセッサが保持す
る前記共用データの更新前のコピーを前記木構造を介し
て、前記最下位識別子が最下位を示すプロセッサまで連
鎖的に無効化することを特徴とする請求項１に記載の計
算機システムにおける共用データの無効化方法。 - 【請求項４】各プロセッサ毎に前記共用データを保持す
るプロセッサのルートを識別するためのルート識別子を
有し、 前記第２のプロセッサよりも下位のプロセッサが保持す
る前記共用データの更新前のコピーを前記木構造を介し
て、前記ルート識別子が示すプロセッサのルートにおい
て連鎖的に無効化することを特徴とする請求項１に記載
の計算機システムにおける共用データの無効化方法。 - 【請求項５】第３のプロセッサにおける共用データの書
き出し要求に応じて、前記第３のプロセッサが前記木構
造における最上位のプロセッサか否かを判定し、 前記プロセッサが最上位のプロセッサでないとき、前記
木構造における上位の第４のプロセッサに対して前記共
用データを書き出すとともに、前記共用データを前記第
３のプロセッサにおいて無効化し、 前記第３のプロセッサが最上位のプロセッサであると
き、前記第３のプロセッサに接続された入出力装置に対
して前記共用データを書き出すとともに、前記共用デー
タを前記木構造を介して全プロセッサにおいて連鎖的に
無効化することを特徴とする請求項１に記載の計算機シ
ステムにおける共用データの無効化方法。 - 【請求項６】複数のプロセッサが木構造に接続され、各
プロセッサに前記木構造における下位のプロセッサの共
用データが配置された計算機システムにおける共用デー
タの無効化方法であって、 第１のプロセッサにおける共用データの更新要求に応じ
て、前記共用データのコピーを保持するプロセッサの中
で最上位の第２のプロセッサの前記共用データを更新
し、 前記第２のプロセッサよりも下位のプロセッサが保持す
る前記共用データの更新前のコピーを前記木構造を介し
て連鎖的に更新することを特徴とする計算機システムに
おける共用データの無効化方法。 - 【請求項７】各プロセッサ毎に前記共用データを保持す
る最下位のプロセッサか否かを識別するための最下位識
別子を有し、 前記第２のプロセッサよりも下位のプロセッサが保持す
る前記共用データの更新前のコピーを前記木構造を介し
て、前記最下位識別子が最下位を示すプロセッサまで連
鎖的に更新することを特徴とする請求項６に記載の計算
機システムにおける共用データの無効化方法。 - 【請求項８】各プロセッサ毎に前記共用データを保持す
るプロセッサのル−トを識別するためのル−ト識別子を
有し、 前記第２のプロセッサよりも下位のプロセッサが保持す
る前記共用データの更新前のコピーを前記木構造を介し
て、前記ル−ト識別子が示すプロセッサのル−トにおい
て連鎖的に更新することを特徴とする請求項６に記載の
計算機システムにおける共用データの無効化方法。 - 【請求項９】複数のプロセッサが木構造に接続され、各
プロセッサに前記木構造における下位のプロセッサの共
用データが配置された計算機システムにおける共用デー
タの無効化方法であって、 第１のプロセッサにおける共用データの参照要求に応じ
て、前記第１のプロセッサと前記共用データのコピーを
保持する第２のプロセッサが所定の関係を満足するか否
かを判定し、 所定の関係を満足するとき、前記共用データの参照を許
可し、 所定の関係を満足しないとき、前記共用データの参照を
拒絶することを特徴とする計算機システムにおける共用
データの無効化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7263837A JPH09106373A (ja) | 1995-10-12 | 1995-10-12 | 計算機システムにおける共用データの無効化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7263837A JPH09106373A (ja) | 1995-10-12 | 1995-10-12 | 計算機システムにおける共用データの無効化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09106373A true JPH09106373A (ja) | 1997-04-22 |
Family
ID=17394919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7263837A Pending JPH09106373A (ja) | 1995-10-12 | 1995-10-12 | 計算機システムにおける共用データの無効化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09106373A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007316956A (ja) * | 2006-05-25 | 2007-12-06 | Fujitsu Ltd | 通信インターフェース装置及び通信方法 |
-
1995
- 1995-10-12 JP JP7263837A patent/JPH09106373A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007316956A (ja) * | 2006-05-25 | 2007-12-06 | Fujitsu Ltd | 通信インターフェース装置及び通信方法 |
| JP4696025B2 (ja) * | 2006-05-25 | 2011-06-08 | 富士通株式会社 | 計算処理システムおよびデータ更新方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0936555B1 (en) | Cache coherency protocol with independent implementation of optimised cache operations | |
| US6199141B1 (en) | Method and apparatus for virtual memory mapping and transaction management in an object-oriented database system | |
| JP2505939B2 (ja) | デ―タのキャストアウトを制御する方法 | |
| US5822763A (en) | Cache coherence protocol for reducing the effects of false sharing in non-bus-based shared-memory multiprocessors | |
| US7581025B2 (en) | System and method for synchronizing copies of data in a computer system | |
| US6240413B1 (en) | Fine-grained consistency mechanism for optimistic concurrency control using lock groups | |
| US5537574A (en) | Sysplex shared data coherency method | |
| US6938128B1 (en) | System and method for reducing memory latency during read requests | |
| AU749592B2 (en) | I/O forwarding in a cache coherent shared disk computer system | |
| JPH04268649A (ja) | メモリへのデータブロックのエントリを制御する方法 | |
| JPH10240589A (ja) | 実データ遅延取出しを行うデータベース処理方法 | |
| CN1534487A (zh) | 高速缓存分配 | |
| JPS5849945B2 (ja) | バツフア合せ方式 | |
| JP2000250812A (ja) | メモリ・キャッシュ・システムおよびその管理方法 | |
| US6934813B1 (en) | System and method for caching data based on identity of requestor | |
| JPH08235061A (ja) | マルチプロセッサ・データ処理システム | |
| US6334172B1 (en) | Cache coherency protocol with tagged state for modified values | |
| JP2614400B2 (ja) | データ転送方法及び装置 | |
| JP2004531005A (ja) | データベースへのアクセスを制御するための異なったデータベースサーバ間のデータベースのオーナーシップのパーティション化 | |
| JP2746530B2 (ja) | 共有メモリマルチプロセッサ | |
| US20040098561A1 (en) | Multi-processor system and method of accessing data therein | |
| US6247098B1 (en) | Cache coherency protocol with selectively implemented tagged state | |
| US9063858B2 (en) | Multi-core system and method for data consistency by memory mapping address (ADB) to hash table pattern associated with at least one core | |
| JPH09106373A (ja) | 計算機システムにおける共用データの無効化方法 | |
| EP0392184A2 (en) | Hierarchical memory organization |