JPH0897601A - High frequency diode switch - Google Patents
High frequency diode switchInfo
- Publication number
- JPH0897601A JPH0897601A JP25307994A JP25307994A JPH0897601A JP H0897601 A JPH0897601 A JP H0897601A JP 25307994 A JP25307994 A JP 25307994A JP 25307994 A JP25307994 A JP 25307994A JP H0897601 A JPH0897601 A JP H0897601A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- diode
- capacitor
- circuit
- loss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、高周波信号,例えば
そのアンテナ回路における入出力の切換えを行う高周波
用ダイオードスイッチに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency diode switch for switching a high frequency signal, for example, input / output in an antenna circuit thereof.
【0002】[0002]
【背景技術】無線機器のアンテナに対する送受信切換え
などに用いられている高周波用ダイオードスイッチとし
ては、すでに各種のものが知られている。例えば、特開
平2−108301号公報にはλ/4位相線路(λは信
号の波長)を用いたスイッチ回路が開示されており、実
開平3−82902号公報にはPINダイオードを用い
たスイッチが開示されている。2. Description of the Related Art Various types of high-frequency diode switches that are used for switching transmission / reception to / from an antenna of a wireless device are already known. For example, Japanese Unexamined Patent Publication No. 2-108301 discloses a switch circuit using a λ / 4 phase line (λ is a signal wavelength), and Japanese Utility Model Laid-Open No. 3-82902 discloses a switch using a PIN diode. It is disclosed.
【0003】このようなダイオードスイッチの高周波帯
域における特性を改善するための各種の手法としては、
図5に示すようなものがある。まず、同図(A)に示す
ものは、遮断特性を改善するためのもので、入出力の切
換えに伴ってON(導通),OFF(非導通)に切り換
えられるダイオードDに対して並列に、インダクタL1
とキャパシタC1の直列回路を接続したものである。こ
れによれば、インダクタL1とダイオードDの容量成分
によって並列共振を行うことで、遮断特性の改善が図ら
れている。なお、C1は直流カット用である。Various techniques for improving the characteristics of such a diode switch in a high frequency band include:
There is one as shown in FIG. First, what is shown in FIG. 7A is to improve the cutoff characteristic. In parallel with the diode D which can be switched ON (conductive) and OFF (non-conductive) in accordance with the switching of input and output, Inductor L1
And a capacitor C1 connected in series. According to this, the cutoff characteristic is improved by performing parallel resonance by the capacitance component of the inductor L1 and the diode D. Incidentally, C1 is for DC cutting.
【0004】同図(B)に示すものは、伝送損失を低減
するためのもので、ダイオードDの両端にインダクタL
2とキャパシタC2,インダクタL3とキャパシタC3によ
るLC回路をそれぞれ取り付けたものである。これによ
り、伝送時の損失が低減される。同図(C)に示すもの
は、前記(A),(B)に示すものを合成したもので、
遮断特性の改善と損失の低減が図られている。The one shown in FIG. 1B is for reducing the transmission loss, and the inductor L is provided at both ends of the diode D.
2 and a capacitor C2, and an LC circuit composed of an inductor L3 and a capacitor C3, respectively. This reduces the loss during transmission. The one shown in (C) of the same figure is a combination of the ones shown in (A) and (B) above.
The cutoff characteristics are improved and the loss is reduced.
【0005】[0005]
【発明が解決しようとする課題】ところで、インダクタ
をプリント基板上あるいは多層基板中にライン素子で形
成しようとすると、インダクタの値に対応した長さが必
要である。他方、前記図5(C)の例では、インダクタ
がL1,L2,L3と三つもあり、回路全体としてみる
と、どうしても占有面積あるいは積層数が大きくなって
しまう。部品の小型化のためには、インダクタL1〜L3
のライン長が短くてすむような回路構成が望ましい。By the way, when an inductor is formed by a line element on a printed board or a multilayer board, a length corresponding to the value of the inductor is required. On the other hand, in the example of FIG. 5 (C), there are three inductors L1, L2, and L3, and in view of the circuit as a whole, the occupied area or the number of stacked layers inevitably increases. In order to reduce the size of parts, inductors L1 to L3
It is desirable to have a circuit configuration that requires a short line length.
【0006】この発明は、以上の点に着目したもので、
遮断特性の改善や損失の低減といった本来の機能を妨げ
ることなく、インタクダのライン長を短くして部品の小
型化を図ることができる高周波用ダイオードスイッチを
提供することを、その目的とするものである。The present invention focuses on the above points,
It is an object of the present invention to provide a high-frequency diode switch capable of shortening the liner length of the inductor and reducing the size of components without hindering the original functions of improving the cutoff characteristic and reducing the loss. is there.
【0007】[0007]
【課題を解決するための手段と作用】前記目的を達成す
るため、この発明では、切換動作に対応してON,OF
Fに制御されるダイオードのアノード側及びカソード側
に、ダイオードに対して直列のインダクタと並列のキャ
パシタによる損失低減用LC回路がそれぞれ接続されて
いる。そして、これら損失低減用LC回路を含むよう
に、遮断特性改善用インダクタがダイオードに並列に接
続されている。In order to achieve the above object, according to the present invention, the ON / OFF operation is performed corresponding to the switching operation.
An LC circuit for loss reduction by an inductor in series with the diode and a capacitor in parallel with the diode is connected to the anode side and the cathode side of the diode controlled by F, respectively. The cutoff characteristic improving inductor is connected in parallel with the diode so as to include these loss reducing LC circuits.
【0008】このため、損失改善用インダクタが、遮断
特性改善用インダクタと共有されるようになり、その値
が小さくてすむようになる。従って、そのライン長が短
くなって面積あるいは体積が低減される。この発明の前
記及び他の目的,特徴,利点は、次の詳細な説明及び添
付図面から明瞭になろう。Therefore, the loss improving inductor is shared with the cutoff characteristic improving inductor, and the value thereof can be made small. Therefore, the line length is shortened and the area or volume is reduced. The above and other objects, features and advantages of the present invention will be apparent from the following detailed description and the accompanying drawings.
【0009】[0009]
【好ましい実施例の説明】この発明には数多くの実施例
が有り得るが、ここでは適切な数の実施例を示し、詳細
に説明する。 <実施例1>最初に、図1及び図2を参照しながら実施
例1について説明する。図1には実施例1の構成が示さ
れており、信号入出力の切換えに伴ってON,OFFに
切り換えられるダイオードDのアノード側には、インダ
クタL2が直列に,キャパシタC2が並列にそれぞれ接続
されている。また、ダイオードDのカソード側には、イ
ンダクタL3が直列に,キャパシタC3が並列にそれぞれ
接続されている。これらのLC回路は、伝送時の損失を
低減するためのものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS While there may be many embodiments of the present invention, a suitable number of embodiments will now be shown and described in detail. <Embodiment 1> First, Embodiment 1 will be described with reference to FIGS. FIG. 1 shows the configuration of the first embodiment, in which an inductor L2 is connected in series and a capacitor C2 is connected in parallel on the anode side of a diode D that can be switched ON and OFF in accordance with switching of signal input / output. Has been done. An inductor L3 is connected in series and a capacitor C3 is connected in parallel to the cathode side of the diode D. These LC circuits are for reducing the loss during transmission.
【0010】次に、本実施例では、これらのLC回路の
全体に対して並列に、インダクタL5とキャパシタC5の
直列回路が接続されている。このインダクタL5とダイ
オードDの容量成分によって並列共振を行うことで、遮
断特性の改善が図られている。なお、キャパシタC5
は、直流カットのために接続されている。このように、
遮断特性改善用の並列インダクタとキャパシタは、ダイ
オードDの両端ではなく、損失改善用のLC回路の外側
に接続されている。従って、インダクタL2,L3が、遮
断特性改善用のL5,C5による並列共振回路と、損失改
善用のLC回路との両方に共有されるようになる。Next, in this embodiment, a series circuit of an inductor L5 and a capacitor C5 is connected in parallel with the entire LC circuit. By making parallel resonance by the capacitance component of the inductor L5 and the diode D, the cutoff characteristic is improved. The capacitor C5
Are connected for DC cut. in this way,
The parallel inductor and the capacitor for improving the cutoff characteristic are connected not outside the diode D but outside the LC circuit for improving the loss. Therefore, the inductors L2 and L3 are shared by both the parallel resonant circuit formed of L5 and C5 for improving the cutoff characteristic and the LC circuit for improving the loss.
【0011】このため、図5(C)に示した背景技術の
回路に対し、同様の遮断特性の改善効果を得るために必
要な並列接続インダクタL5の値が小さくてすむように
なる。これにより、プリント基板や多層基板などで部品
を構成した場合、インダクタL5のライン長が低減され
て面積あるいは体積が低減され、その小型化が可能とな
る。Therefore, the value of the parallel-connected inductor L5 required to obtain the similar effect of improving the cutoff characteristic is smaller than that of the circuit of the background art shown in FIG. 5C. As a result, when the component is formed of a printed circuit board, a multilayer board, or the like, the line length of the inductor L5 is reduced, the area or volume is reduced, and the size can be reduced.
【0012】図2には、実施例1を多層基板で構成した
部品の各層のパターンが示されている。同図において、
まず最下層のシート10上にはアースパターン12が形
成されている。14,16は引出し部である。その上の
シート18上には、並列共振用キャパシタC5の一方の
パターンC5A,並列共振用インダクタパターンL5,及
び引出し部20が連続して形成されている。その上のシ
ート22上には、前記キャパシタパターンC5Aに対応し
て並列共振用キャパシタC5を形成するための他方のキ
ャパシタパターンC5B,ビアホール24が形成されてい
る。26は引出し部である。FIG. 2 shows a pattern of each layer of the component in which the first embodiment is constructed by the multilayer substrate. In the figure,
First, the ground pattern 12 is formed on the lowermost sheet 10. Reference numerals 14 and 16 are drawer portions. On the sheet 18 thereabove, one pattern C5A of the parallel resonance capacitor C5, the parallel resonance inductor pattern L5, and the lead portion 20 are continuously formed. On the sheet 22 thereabove, the other capacitor pattern C5B and the via hole 24 for forming the parallel resonance capacitor C5 corresponding to the capacitor pattern C5A are formed. 26 is a drawer part.
【0013】その上のシート28上には、損失改善用イ
ンダクタパターンL2,L3,ビアホール30,32がそ
れぞれ形成されている。ビアホール30は、下のシート
22のビアホール24を介してその下のシート18の引
出し部20に接続されるようになっている。また、ビア
ホール32は、その下のシート22のパターンC5Bに接
続されるようになっている。On the sheet 28 thereon, loss improving inductor patterns L2, L3 and via holes 30, 32 are formed, respectively. The via hole 30 is connected to the drawer portion 20 of the sheet 18 therebelow via the via hole 24 of the sheet 22 below. The via hole 32 is adapted to be connected to the pattern C5B of the sheet 22 therebelow.
【0014】その上のシート34には、ダイオードDの
ための部品ランド36A,36B,ビアホール38,4
0がそれぞれ形成されている。ビアホール38,40
は、その下のシート28のインダクタパターンL2,L3
にそれぞれ接続されるようになっている。これらの各シ
ートは積層圧着の後焼成され、ダイオードDや側面電極
が取り付けられて積層複合部品となる。On the sheet 34 thereon, component lands 36A, 36B for the diode D, via holes 38, 4 are provided.
0 is formed respectively. Beer holes 38, 40
Is the inductor pattern L2, L3 of the sheet 28 therebelow.
Are connected to each. Each of these sheets is laminated and pressure-bonded and then fired, and the diode D and side electrodes are attached to form a laminated composite component.
【0015】次に、この積層部品と図1の回路との関係
を説明すると、引出し部20が図1の入力端となってお
り、これが一方ではインダクタパターンL5に接続さ
れ、他方ではビアホール24,30を通じてインタクダ
パターンL2に接続されている。インダクタパターンL5
は、キャパシタパターンC5A,C5Bによって形成された
キャパシタC5に接続され、このキャパシタC5Bの引出
し部26が図1の回路の出力端となっている。また、こ
の引出し部26は、ビアホール32を通じてインダクタ
パターンL3に接続されている。Next, the relationship between this laminated component and the circuit of FIG. 1 will be described. The lead-out portion 20 is the input end of FIG. 1, which is connected to the inductor pattern L5 on the one hand and the via hole 24, It is connected to the inverter pattern L2 through 30. Inductor pattern L5
Is connected to the capacitor C5 formed by the capacitor patterns C5A and C5B, and the lead-out portion 26 of this capacitor C5B serves as the output terminal of the circuit of FIG. The lead-out portion 26 is connected to the inductor pattern L3 through the via hole 32.
【0016】インダクタパターンL2,L3は、ビアホー
ル38,40を通じてダイオードDにそれぞれ接続され
ている。また、ダイオードDのキャパシタC2,C3は、
部品ランド36A,36Bと、最下層のアースパターン
12との間に浮遊容量として形成されている。The inductor patterns L2 and L3 are connected to the diode D through via holes 38 and 40, respectively. Also, the capacitors C2 and C3 of the diode D are
It is formed as a stray capacitance between the component lands 36A and 36B and the ground pattern 12 in the lowermost layer.
【0017】ところで、このような部品パターンにおい
てインダクタパターンL2,L3,L5に着目する。図1
の回路において、インダクタL2,L3は例えば数nH
(2〜3nH)であり、インダクタL5は例えば約10
nHである。このため、インダクタパターンL5は他の
インダクタパターンL2,L3よりも長くなり、図2に示
すようにジグザグに形成されている。本実施例によれ
ば、これが短くてすむため、部品面積が低減されるよう
になる。By the way, attention is paid to the inductor patterns L2, L3, and L5 in such a component pattern. Figure 1
In the circuit of, the inductors L2 and L3 are, for example, several nH.
(2 to 3 nH), and the inductor L5 is, for example, about 10
It is nH. Therefore, the inductor pattern L5 is longer than the other inductor patterns L2 and L3, and is formed in a zigzag shape as shown in FIG. According to the present embodiment, since this can be short, the component area can be reduced.
【0018】また、本実施例では、インダクタパターン
L5のライン長を短くできるため、同一シート上に他の
パターン(図示の例ではキャパシタパターンC5A)が形
成できる。このため、シートの積層数が低減され、部品
の体積が低減されることになる。更に、これらによっ
て、遮断特性の改善や損失の低減といった本来の機能が
妨げられることもない。Further, in this embodiment, since the line length of the inductor pattern L5 can be shortened, another pattern (capacitor pattern C5A in the illustrated example) can be formed on the same sheet. Therefore, the number of laminated sheets is reduced, and the volume of parts is reduced. Furthermore, these do not hinder the original functions of improving the cutoff characteristic and reducing the loss.
【0019】<実施例2>次に、図3を参照しながら実
施例2について説明する。この実施例は、信号源SGの
出力信号の負荷RL(例えば50Ω)に対する供給切換
えを行うスイッチに、前記実施例1を適用したものであ
る。同図において、信号源SGは、例えば内部抵抗Rg
が50Ωとなっており、一方がアースに、他方がカップ
リングコンデンサC6を介して実施例1の回路の入力端
子T1に接続されている。この入力端子T1とアースとの
間には、信号カット用インダクタL6とバイパスコンデ
ンサC7の直列回路が接続されている。<Second Embodiment> Next, a second embodiment will be described with reference to FIG. In this embodiment, the first embodiment is applied to a switch for switching the supply of the output signal of the signal source SG to the load RL (for example, 50Ω). In the figure, the signal source SG is, for example, an internal resistance Rg.
Is 50 Ω, and one is connected to the ground and the other is connected to the input terminal T1 of the circuit of the first embodiment via the coupling capacitor C6. A series circuit of a signal cutting inductor L6 and a bypass capacitor C7 is connected between the input terminal T1 and the ground.
【0020】他方、出力端子T2は、一方でカップリン
グコンデンサC8を介して負荷RLに接続されており、多
方でアースとの間に直流電流制限用の抵抗Rとバイパス
コンデンサC9が接続されている。更に、バイパスコン
デンサC7,C9は切換スイッチ50,52にそれぞれ接
続されている。これら切換スイッチ50,52は、制御
用直流電源V1,V2に対する切換えを行うためのもの
で、連動して動作するように構成されている。On the other hand, the output terminal T2 is connected to the load RL via the coupling capacitor C8 on the one hand, and the resistor R for limiting the direct current and the bypass capacitor C9 are connected between the output terminal T2 and the ground. . Further, the bypass capacitors C7 and C9 are connected to the changeover switches 50 and 52, respectively. These changeover switches 50 and 52 are for switching to the control DC power supplies V1 and V2, and are configured to operate in conjunction with each other.
【0021】次に、以上のように構成された実施例2の
全体動作を説明する。まず、負荷RLに信号を供給しな
い状態から説明する。この場合は、切換スイッチ50,
52が図示の位置と反対の位置となる。このため、制御
用直流電源V2のプラス電圧が直流電流制限用抵抗R,
損失低減用インダクタL3を介してダイオードDのカソ
ード側に印加されるようになる。これによって、ダイオ
ードDは逆バイアスされることになり、OFFの状態と
なる。Next, the overall operation of the second embodiment having the above configuration will be described. First, the state in which no signal is supplied to the load RL will be described. In this case, the changeover switch 50,
52 is a position opposite to the illustrated position. Therefore, the positive voltage of the control DC power supply V2 is equal to the DC current limiting resistance R,
It is applied to the cathode side of the diode D through the loss reducing inductor L3. As a result, the diode D is reverse-biased and turned off.
【0022】なお、このとき、制御用直流電源V2から
遮断特性改善用インダクタL5,信号カット用インダク
タL6を介してアースに流れる電流は、直流カット用コ
ンデンサC5によってカットされる。At this time, the current flowing from the control DC power supply V2 to the ground through the cutoff characteristic improving inductor L5 and the signal cutting inductor L6 is cut by the DC cutting capacitor C5.
【0023】次に、負荷RLに信号を供給する場合は、
切換スイッチ50,52が図示の位置となる。このた
め、制御用直流電源V1のプラス電圧が信号カット用イ
ンダクタL6,損失低減用インダクタL2を介してダイオ
ードDのアノード側に印加されるようになる。これによ
って、ダイオードDは正バイアスされることになり、O
Nの状態となる。従って、信号源SGから出力された高
周波信号は、カップリングコンデンサC6を介して入力
端子T1に供給され、実施例1の回路を介して出力端子
T2からカップリングコンデンサC8を介して負荷RLに
供給される。なお、このときの制御用直流電源V1によ
って流れる電流は、抵抗Rによって制限される。Next, when supplying a signal to the load RL,
The changeover switches 50 and 52 are in the positions shown. Therefore, the positive voltage of the control DC power supply V1 is applied to the anode side of the diode D via the signal cutting inductor L6 and the loss reducing inductor L2. This causes diode D to be positively biased and O
The state becomes N. Therefore, the high frequency signal output from the signal source SG is supplied to the input terminal T1 via the coupling capacitor C6, and is supplied from the output terminal T2 to the load RL via the coupling capacitor C8 via the circuit of the first embodiment. To be done. The current flowing by the control DC power supply V1 at this time is limited by the resistor R.
【0024】<実施例3>次に、図4を参照しながら実
施例3について説明する。この実施例は、ほぼ実施例2
と同様であるが、インダクタの部分を分布定数回路で構
成したものである。すなわち、ダイオードDのアノード
側の損失低減用インダクタL2,コンデンサC2は、分布
定数回路A2によって構成されている。ダイオードDの
カソード側の損失低減用インダクタL3,キャパシタC3
は、分布定数回路A3によって構成されている。遮断特
性改善用インダクタL5は、分布定数回路A5によって構
成されている。信号カット用インダクタL6は、分布定
数回路A6によって構成されている。<Third Embodiment> Next, a third embodiment will be described with reference to FIG. This embodiment is almost the same as the second embodiment.
The same as, but the inductor part is configured with a distributed constant circuit. That is, the loss reducing inductor L2 and the capacitor C2 on the anode side of the diode D are formed by the distributed constant circuit A2. Inductor L3 for reducing loss on the cathode side of diode D, capacitor C3
Is composed of a distributed constant circuit A3. The cutoff characteristic improving inductor L5 is composed of a distributed constant circuit A5. The signal cutting inductor L6 is composed of a distributed constant circuit A6.
【0025】また、バイパスコンデンサC7は、制御用
直流電源V1,V2を切り換えるための切換スイッチ60
に接続されている。電流制限用抵抗R側のバイパスコン
デンサは設けられていない。切換スイッチ60を電源V
1側に切り換えると、ダイオードDがONとなって、信
号源SGから出力された高周波信号が負荷RLに供給さ
れる。信号の供給を停止するときは、切換スイッチ60
を電源V2側に切り換える。すると、ダイオードDがO
FFとなって、負荷RLに対する信号供給は停止する。The bypass capacitor C7 is a changeover switch 60 for changing over the control DC power supplies V1 and V2.
It is connected to the. No bypass capacitor is provided on the side of the current limiting resistor R. Set the changeover switch 60 to the power source V
When switched to the 1 side, the diode D is turned on and the high frequency signal output from the signal source SG is supplied to the load RL. To stop the signal supply, switch 60
To the power supply V2 side. Then, the diode D becomes O
It becomes FF, and the signal supply to the load RL is stopped.
【0026】<他の実施例>この発明は、以上の開示に
基づいて多様に改変することが可能であり、例えば次の
ようなものがある。 (1)前記実施例は、本発明を所定負荷に対する信号の
供給切換えに適用したものであるが、例えば無線機器の
アンテナにおける送受信切換スイッチなど、高周波信号
に対するスイッチング一般に適用可能である。 (2)扱う高周波信号の帯域としては、特に数百MHz
〜数GHzまでが好適であるが、それに限定されるもの
ではない。 (3)回路構成も、同様の作用を奏するように各種設計
変更が可能である。<Other Embodiments> The present invention can be variously modified based on the above disclosure, and includes, for example, the following. (1) In the above embodiment, the present invention is applied to switching the supply of signals to a predetermined load, but is generally applicable to switching for high frequency signals, such as a transmission / reception changeover switch in an antenna of a wireless device. (2) The band of high-frequency signals to be handled is especially several hundred MHz
Up to several GHz are preferable, but not limited thereto. (3) The circuit configuration can be modified in various ways so as to achieve the same effect.
【0027】[0027]
【発明の効果】以上説明したように、この発明によれ
ば、遮断特性改善用及び損失低減用のインダクタの全体
の値が減少するため、多層基板などで回路構成したと
き、部品の面積や体積が低減されるという効果がある。As described above, according to the present invention, the overall value of the inductor for improving the cutoff characteristic and for reducing the loss is reduced. Has the effect of being reduced.
【図1】この発明の実施例1の構成を示す回路図であ
る。FIG. 1 is a circuit diagram showing a configuration of a first embodiment of the present invention.
【図2】実施例1の回路を構成した多層基板の各層のパ
ターンを示す斜視図である。FIG. 2 is a perspective view showing a pattern of each layer of a multilayer substrate which constitutes a circuit of Example 1.
【図3】この発明の実施例2の構成を示す回路図であ
る。FIG. 3 is a circuit diagram showing a configuration of a second embodiment of the present invention.
【図4】この発明の実施例3の構成を示す回路図であ
る。FIG. 4 is a circuit diagram showing a configuration of a third embodiment of the present invention.
【図5】背景技術の例を示す回路図である。FIG. 5 is a circuit diagram showing an example of background art.
10,18,22,28,34…シート 12…アースパターン 14,16,20,26…引出し部 24,30,32,38,40…ビアホール 36A,36B…部品ランド 50,52,60…切換スイッチ A2,A3,A5,A6…分布定数回路 C2,C3…損失低減用キャパシタ C5…直流カット用キャパシタ C6,C8…カップリングコンデンサ C7,C9…バイパスコンデンサ D…ダイオード L2,L3…損失低減用インダクタ L5…遮断特性改善用インダクタ L6…信号カット用インダクタ R…電流制限用抵抗 Rg…内部抵抗 RL…負荷抵抗 T1,T2…端子 V1,V2…制御用直流電圧源 10, 18, 22, 28, 34 ... Sheet 12 ... Ground pattern 14, 16, 20, 26 ... Draw-out portion 24, 30, 32, 38, 40 ... Via hole 36A, 36B ... Component land 50, 52, 60 ... Changeover switch A2, A3, A5, A6 ... Distributed constant circuit C2, C3 ... Loss reduction capacitor C5 ... DC cut capacitor C6, C8 ... Coupling capacitor C7, C9 ... Bypass capacitor D ... Diode L2, L3 ... Loss reduction inductor L5 … Inductor for improving cutoff characteristics L6… Inductor for signal cutting R… Resistor for current limiting Rg… Internal resistance RL… Load resistance T1, T2… Terminals V1, V2… DC voltage source for control
Claims (2)
されるダイオードのアノード側及びカソード側にそれぞ
れ設けられており、ダイオードに対してインダクタが直
列に,キャパシタが並列に接続された損失低減用LC回
路;これら損失低減用LC回路を含むように、ダイオー
ドに並列に接続された遮断特性改善用インダクタ;を備
えた高周波用ダイオードスイッチ。1. A loss reduction in which an inductor is connected in series with a diode and a capacitor is connected in parallel with the diode, which are provided on the anode side and the cathode side of a diode controlled to be turned on and off in response to a switching operation. High-frequency diode switch including an LC circuit for use in a circuit; an inductor for improving cutoff characteristics, which is connected in parallel with a diode so as to include these LC circuits for reducing loss.
ッチを、多層基板による分布定数回路で構成した高周波
用ダイオードスイッチ。2. A high frequency diode switch comprising the high frequency diode switch according to claim 1 in a distributed constant circuit formed of a multilayer substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06253079A JP3126599B2 (en) | 1994-09-21 | 1994-09-21 | High frequency diode switch and its laminated parts |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06253079A JP3126599B2 (en) | 1994-09-21 | 1994-09-21 | High frequency diode switch and its laminated parts |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0897601A true JPH0897601A (en) | 1996-04-12 |
JP3126599B2 JP3126599B2 (en) | 2001-01-22 |
Family
ID=17246203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06253079A Expired - Fee Related JP3126599B2 (en) | 1994-09-21 | 1994-09-21 | High frequency diode switch and its laminated parts |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3126599B2 (en) |
-
1994
- 1994-09-21 JP JP06253079A patent/JP3126599B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3126599B2 (en) | 2001-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5473293A (en) | High-frequency switch | |
US7911294B2 (en) | Variable-frequency band-elimination filter | |
TW574769B (en) | Multi-band resonance antenna | |
JP3675210B2 (en) | High frequency switch | |
US5499000A (en) | High-frequency switch | |
JP6183566B2 (en) | Phase shifter, impedance matching circuit, and communication terminal device | |
JPH0897743A (en) | Composite high frequency component | |
KR20020016593A (en) | Antenna device and radio equipment having the same | |
EP0909023B1 (en) | Filter working on a plurality of frequency bands | |
JP3255105B2 (en) | High frequency composite parts | |
JPH02108301A (en) | Lambda/4 type switching circuit | |
JP2001203602A (en) | High frequency switch | |
JPS61205016A (en) | Tuner switching circuit layout for switching several frequency ranges | |
JP3126599B2 (en) | High frequency diode switch and its laminated parts | |
US6831530B2 (en) | Monolithic LC filter with enhanced magnetic coupling between resonator inductors | |
US11183985B2 (en) | Inductive-capacitive filters and associated systems and methods | |
US6774737B1 (en) | High Q resonator circuit | |
JP3887805B2 (en) | Diode switch | |
CN218276648U (en) | Impedance matching element and communication terminal device | |
JPH11163656A (en) | Noise filter | |
JP2000151327A (en) | Laminate type noise filter | |
JP3650433B2 (en) | Antenna switch | |
JPH07170129A (en) | Class-e push-pull power amplifier circuit | |
JP4120131B2 (en) | High frequency switch | |
JPS5934180Y2 (en) | Multiband receiver tuning device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001018 |
|
LAPS | Cancellation because of no payment of annual fees |