JPH0887957A - Field emission cathode device - Google Patents
Field emission cathode deviceInfo
- Publication number
- JPH0887957A JPH0887957A JP22194294A JP22194294A JPH0887957A JP H0887957 A JPH0887957 A JP H0887957A JP 22194294 A JP22194294 A JP 22194294A JP 22194294 A JP22194294 A JP 22194294A JP H0887957 A JPH0887957 A JP H0887957A
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- emission cathode
- emitter
- gate
- cathode element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、電界放射陰極装置に係
わり、特に、シリコン基板上に設けた円錐形エミッタを
有する電界放射陰極素子のエミッタ電子流放射を、同じ
シリコン基板上に形成した電界効果トランジスタ(以
下、これをFETという)によって制御するようにした
電界放射陰極装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission cathode device, and more particularly, to a field emission cathode device having a conical emitter formed on a silicon substrate, in which emitter electron flow radiation is formed on the same silicon substrate. The present invention relates to a field emission cathode device controlled by an effect transistor (hereinafter, referred to as FET).
【0002】[0002]
【従来の技術】シリコン基板上に設けられた円錐形エミ
ッタと、このシリコン基板上に配置され、円錐形エミッ
タを取り囲むように設けられた絶縁層と、この絶縁層の
表面に設けられたゲート層と、円錐形エミッタに対応し
て設けられたアノードとを有し、これらが真空容器内に
封入された構成の素子は、電界放射陰極素子として既に
知られているものである。2. Description of the Related Art A conical emitter provided on a silicon substrate, an insulating layer provided on the silicon substrate so as to surround the conical emitter, and a gate layer provided on the surface of the insulating layer. And an anode provided corresponding to the conical emitter, and these are enclosed in a vacuum container, and the element is already known as a field emission cathode element.
【0003】かかる既知の電界放射陰極素子は、通常、
共通のシリコン基板上に、多数が行及び列方向に並んだ
アレイ状に配置されているもので、これら多数の電界放
射陰極素子は、共通のシリコン基板とともに共通の真空
容器内に封入されている。この場合、それぞれの電界放
射陰極素子は、例えば、1立方ミクロン程度の大きさの
微少真空管(3極管)を構成してもので、これらの電界
放射陰極素子の多数が共通のシリコン基板上において真
空集積回路をなすように集積化され、全体として電界放
射陰極装置が構成されている。Such known field emission cathode devices are usually
A large number of field emission cathode elements are arranged on a common silicon substrate in an array arranged in the row and column directions. The large number of field emission cathode elements are enclosed in a common vacuum container together with the common silicon substrate. . In this case, since each field emission cathode element constitutes a micro vacuum tube (triode) having a size of, for example, about 1 cubic micron, many of these field emission cathode elements are formed on a common silicon substrate. They are integrated to form a vacuum integrated circuit, and the field emission cathode device is constructed as a whole.
【0004】このような電界放射陰極装置は、比較的最
近に用いられるようになったもので、例えば、フラット
ディスプレイ装置の表示面や、集積回路(IC)の代替
物として、例えば、ミサイルの誘導部のように、高温度
に曝される部分に集積回路が用いられている場合、また
は、例えば、原子炉内のように、強い放射線に曝される
部分に集積回路が用いられている場合、前述の各集積回
路に代わりに、この電界放射陰極装置が用いられるもの
である。Such a field emission cathode device has been used relatively recently, and is used, for example, as a display surface of a flat display device or as a substitute for an integrated circuit (IC), for example, a missile guide. When the integrated circuit is used in a part exposed to high temperature, such as a part, or when the integrated circuit is used in a part exposed to strong radiation, for example, in a nuclear reactor, This field emission cathode device is used instead of the above-mentioned integrated circuits.
【0005】ここで、図5は、前記既知の電界放射陰極
装置を構成する電界放射陰極素子の構成の一例を示すも
ので、(a)は電界放射陰極素子を形成しているシリコ
ン基板の一部の断面図、(b)は電界放射陰極素子の電
気的等価回路を示す回路構成図である。Here, FIG. 5 shows an example of the structure of a field emission cathode element that constitutes the known field emission cathode device, and FIG. 5A shows one of the silicon substrates forming the field emission cathode element. FIG. 3B is a cross-sectional view of the part, and FIG. 3B is a circuit configuration diagram showing an electrically equivalent circuit of the field emission cathode element.
【0006】図5(a)、(b)において、31はシリ
コン基板、32は円錐形エミッタ(E)、33は絶縁
層、34はゲート層(G)、35はアノード、36はエ
ミッタ抵抗(抵抗値R)、37はゲート制御電圧源(電
圧値Vg)、38はアノード電圧源(電圧値Va)であ
る。In FIGS. 5A and 5B, 31 is a silicon substrate, 32 is a conical emitter (E), 33 is an insulating layer, 34 is a gate layer (G), 35 is an anode, and 36 is an emitter resistor ( Resistance value R), 37 is a gate control voltage source (voltage value Vg), and 38 is an anode voltage source (voltage value Va).
【0007】図5(a)に示されるように、シリコン基
板31上には、略円錐形状の複数のエミッタ32が設け
られ、これらエミッタ32の周囲にシリコン酸化物、例
えば、2酸化シリコン(SiO2 )等からなる絶縁層3
3が設けられる。この絶縁層33上には、高融点金属導
電材料からなるゲート層34が設けられる。この場合、
図5(a)に図示されていないが、例えば、エミッタ3
2に対面した位置にアノード35が配置され、同じく、
図5(a)に図示されていないが、シリコン基板31や
アノード35等は共通の真空容器内に封入され、全体と
して真空集積回路型の電界放射陰極装置が構成される。As shown in FIG. 5A, a plurality of substantially conical emitters 32 are provided on a silicon substrate 31, and silicon oxides such as silicon dioxide (SiO 2) are provided around these emitters 32. 2 ) Insulating layer 3
3 is provided. A gate layer 34 made of a refractory metal conductive material is provided on the insulating layer 33. in this case,
Although not shown in FIG. 5A, for example, the emitter 3
The anode 35 is arranged at a position facing 2,
Although not shown in FIG. 5A, the silicon substrate 31, the anode 35 and the like are enclosed in a common vacuum container, and a vacuum integrated circuit type field emission cathode device is configured as a whole.
【0008】また、図5(b)に示されるように、各電
界放射陰極素子は、アノード(A)35、ゲート(G)
34、エミッタ(E)32を備えた3極管を構成してい
る。アノード(A)35はアノード電圧Vaを発生する
アノード電圧源38に接続され、ゲート(G)34はゲ
ート制御電圧Vgを発生するゲート制御電圧源37に接
続され、エミッタ(E)32はエミッタ抵抗36を介し
て接地接続される。Further, as shown in FIG. 5B, each field emission cathode element has an anode (A) 35 and a gate (G).
It comprises a triode including an emitter and an emitter (E) 32. The anode (A) 35 is connected to an anode voltage source 38 that generates an anode voltage Va, the gate (G) 34 is connected to a gate control voltage source 37 that generates a gate control voltage Vg, and the emitter (E) 32 is an emitter resistor. Grounded via 36.
【0009】前記構成において、それぞれの電界放射陰
極素子は、通常の加熱型陰極と異なり、アノード35に
所定のアノード電圧Vaを印加し、ゲート34にゲート
制御電圧Vgを印加すれば、エミッタ32を加熱するこ
となく、エミッタ32からエミッタ電子流放射が行われ
る。このエミッタ電子流放射量は、ゲート34に印加さ
れるゲート制御電圧Vgによって制御され、アノード3
5に供給される。このとき、アノード35には、エミッ
タ電子流放射量に対応したアノード電流(電流値Ia)
が流れる。また、エミッタ抵抗36は、安定化用、即
ち、それぞれの電界放射陰極素子のエミッタ32から放
射されるエミッタ電子流放射量のバラツキを少なくする
もので、例えば、1MΩ程度の抵抗値の抵抗が用いられ
る。In the above-mentioned structure, each field emission cathode element is different from an ordinary heating type cathode in that when a predetermined anode voltage Va is applied to the anode 35 and a gate control voltage Vg is applied to the gate 34, the emitter 32 is turned on. Emitter electron stream emission occurs from the emitter 32 without heating. The emitter electron flow radiation amount is controlled by the gate control voltage Vg applied to the gate 34, and
5 is supplied. At this time, the anode current (current value Ia) corresponding to the amount of emitter electron flow radiation is applied to the anode 35.
Flows. Further, the emitter resistor 36 is for stabilization, that is, for reducing variations in the amount of emitter electron flow emitted from the emitter 32 of each field emission cathode element. For example, a resistor having a resistance value of about 1 MΩ is used. To be
【0010】[0010]
【発明が解決しようとする課題】前記既知の電界放射陰
極装置は、これまでの集積回路に比べて、動作速度を著
しく高くできる、高温度や強放射線状態等の環境下でも
使用可能であるという利点を有している。It is said that the known field emission cathode device can be used in an environment such as a high temperature or a strong radiation state in which the operating speed can be remarkably increased as compared with the conventional integrated circuits. Have advantages.
【0011】しかしながら、電界放射陰極装置を構成し
ている電界放射陰極素子自体について見れば、エミッタ
電子流放射量が経時的に変動する、高いゲート制御電
圧、例えば、80V程度の電圧Vgを必要とし、スイッ
チング動作時に大振幅のスパイクノイズが発生する等の
問題があり、また、通常、多数の電界放射陰極素子によ
って構成されている電界放射陰極装置について見れば、
それぞれの電界放射陰極素子からのエミッタ電子流放射
量が不均一になっており、しかも、1つの電界放射陰極
素子が短絡故障を生じると、全体の電界放射陰極素子の
破壊につながる等の問題がある。However, regarding the field emission cathode device itself which constitutes the field emission cathode device, a high gate control voltage, for example, a voltage Vg of about 80 V, which changes the emitter electron flow radiation amount with time, is required. However, there is a problem that large-amplitude spike noise is generated during the switching operation, and when looking at the field emission cathode device normally composed of a large number of field emission cathode elements,
The emission amount of the emitter electron flow from each field emission cathode element is non-uniform, and if one field emission cathode element causes a short circuit failure, there is a problem that the whole field emission cathode element is destroyed. is there.
【0012】この場合、図5(b)に示されるように、
それぞれの電界放射陰極素子のエミッタ32にエミッタ
抵抗36が接続されているが、このようなエミッタ抵抗
36の接続によっても、前記問題点を一部軽減させるこ
とはできても、それらを除去することはできない。In this case, as shown in FIG.
Although the emitter resistor 36 is connected to the emitter 32 of each field emission cathode element, the connection of the emitter resistor 36 can partially alleviate the above-mentioned problems, but eliminate them. I can't.
【0013】本発明は、これらの問題点を全面的に除去
するものであって、その主たる目的は、電界放射陰極素
子のエミッタ電子流放射量を電界効果トランジスタ(F
ET)の定電流特性を用いて一定化させる電界放射陰極
装置を提供することにある。The present invention is intended to eliminate these problems entirely, and its main purpose is to reduce the amount of emitter electron flow emitted from a field emission cathode device to a field effect transistor (F).
An object of the present invention is to provide a field emission cathode device which is stabilized by using the constant current characteristic of (ET).
【0014】また、本発明の付加的な目的は、各電界放
射陰極素子のエミッタ電子流放射量における通常の放射
量からの偏差値を得、この偏差値で各電界放射陰極素子
のエミッタ電子流放射量を一定にする電界放射陰極装置
を提供することにある。An additional object of the present invention is to obtain a deviation value of the emitter electron flow emission quantity of each field emission cathode element from a normal emission quantity, and the deviation value is used to obtain the emitter electron flow of each field emission cathode element. An object of the present invention is to provide a field emission cathode device which makes the radiation amount constant.
【0015】[0015]
【課題を解決するための手段】前記主たる目的の達成の
ために、本発明は、シリコン基板上に設けられた円錐形
エミッタと、前記シリコン基板上に配置され、前記円錐
形エミッタを取り囲むように設けられた絶縁層と、前記
絶縁層の表面に設けられたゲート層とで構成された1つ
以上の電界放射陰極素子と、前記電界放射陰極素子に対
応して前記シリコン基板上に形成された電界効果トラン
ジスタ(FET)とからなり、前記シリコン基板内で前
記電界放射陰極素子のエミッタと前記電界効果トランジ
スタ(FET)のドレインが接続され、前記電界効果ト
ランジスタ(FET)のゲート・ソース間に供給される
制御電圧により、前記電界放射陰極素子のエミッタ電子
流放射が制御される第1の手段を備える。In order to achieve the main object, the present invention provides a conical emitter provided on a silicon substrate and a conical emitter arranged on the silicon substrate and surrounding the conical emitter. One or more field emission cathode elements formed of an insulating layer provided and a gate layer provided on the surface of the insulating layer; and formed on the silicon substrate corresponding to the field emission cathode elements. A field effect transistor (FET), the emitter of the field emission cathode element and the drain of the field effect transistor (FET) are connected in the silicon substrate, and the field effect transistor (FET) is supplied between the gate and source of the field effect transistor (FET). The control means is provided with first means for controlling emitter electron flow emission of the field emission cathode device.
【0016】また、前記主たる達成のために、本発明
は、シリコン基板上に設けられた円錐形エミッタと、前
記シリコン基板上に配置され、前記円錐形エミッタを取
り囲むように設けられた絶縁層と、前記絶縁層の表面に
設けられたゲート層とで構成された複数個の電界放射陰
極素子と、前記各電界放射陰極素子に対応して前記シリ
コン基板上に形成された複数個の電界効果トランジスタ
(FET)とからなり、前記シリコン基板内で前記各電
界放射陰極素子のエミッタと対応する電界効果トランジ
スタ(FET)のドレインがそれぞれ接続され、これら
電界放射陰極素子及び電界効果トランジスタ(FET)
がシリコン基板上で行及び列を形成するように構成配列
され、前記列方向に配列された複数の電界効果トランジ
スタ(FET)のゲートは列毎に共通のゲートライン
に、前記行方向に配列された複数の電界効果トランジス
タ(FET)のソースは行毎に共通のソースラインにそ
れぞれ接続され、各ゲートラインと各ソースライン間に
供給される制御電圧によって各別の電界放射陰極素子の
アドレッシングが行われる第2の手段を備える。Further, to achieve the main purpose, the present invention provides a conical emitter provided on a silicon substrate, and an insulating layer provided on the silicon substrate and surrounding the conical emitter. A plurality of field emission cathode elements each including a gate layer provided on the surface of the insulating layer, and a plurality of field effect transistors formed on the silicon substrate corresponding to each of the field emission cathode elements. (FET), and the drains of the field effect transistors (FETs) corresponding to the emitters of the respective field emission cathode elements are connected in the silicon substrate, and these field emission cathode elements and field effect transistors (FETs) are connected.
Are arranged and arranged to form rows and columns on a silicon substrate, and the gates of a plurality of field effect transistors (FETs) arranged in the column direction are arranged in the row direction on a common gate line for each column. The sources of the plurality of field effect transistors (FETs) are connected to a common source line for each row, and the addressing of each different field emission cathode element is performed by the control voltage supplied between each gate line and each source line. The second means is provided.
【0017】さらに、前記付加的な目的の達成のため
に、前記第2の手段における各別の電界放射陰極素子の
アドレッシングが行われる際に、それぞれの電界放射陰
極素子のエミッタ電子流放射量を測定し、得られたエミ
ッタ電子流放射量と基準値とを比較してそれぞれの電界
放射陰極素子のエミッタ電子流放射量の偏差値を求め、
この偏差値をそれぞれの電界放射陰極素子に対応させて
メモリに記憶し、次回、それぞれの電界放射陰極素子の
アドレッシングが行われる際に、前記メモリに記憶され
ている当該電界放射陰極素子の偏差値を読み出し、読み
出した偏差値を当該電界放射陰極素子に帰還させること
により、全ての電界放射陰極素子のエミッタ電子流放射
量をアドレッシングが行われる際にそれぞれに定めた所
要のエミッタ電子流放射量と略等しくする第3の手段を
備える。Further, in order to achieve the above-mentioned additional object, the amount of emitter electron flow emission of each field emission cathode element is adjusted when addressing each field emission cathode element in the second means. Measured, comparing the obtained emitter electron flow radiation amount and the reference value to obtain the deviation value of the emitter electron flow radiation amount of each field emission cathode element,
This deviation value is stored in the memory in association with each field emission cathode element, and when the addressing of each field emission cathode element is performed next time, the deviation value of the field emission cathode element stored in the memory. By reading out the read deviation value to the field emission cathode element, the emitter electron flow emission quantity of all the field emission cathode elements and the required emitter electron flow emission quantity determined respectively when addressing is performed. A third means for making them substantially equal is provided.
【0018】[0018]
【作用】前記第1の手段においては、電界放射陰極素子
のエミッタと接地間にFETのドレイン・ソース経路を
接続し、このFETのゲート・ソース間にゲート制御電
圧を供給しているので、電界放射陰極素子のエミッタに
定電流特性を有するFETが接続された形になり、電界
放射陰極素子のエミッタ電子流放射量はFETの定電流
特性で決まる一定化された量になり、その量はFETの
定電流特性、即ち、FETに印加されるゲート制御電圧
で決まるものである。In the first means, the drain / source path of the FET is connected between the emitter of the field emission cathode element and the ground, and the gate control voltage is supplied between the gate and the source of the FET. A FET having a constant current characteristic is connected to the emitter of the radiating cathode element, and the emitter electron flow emission amount of the field emission cathode element is a fixed amount determined by the constant current characteristic of the FET, and the amount is the FET. Constant current characteristic, that is, the gate control voltage applied to the FET.
【0019】このように、前記第1の手段によれば、電
界放射陰極素子のエミッタ電子流放射量が一定化される
ので、エミッタ電子流放射量の経時的変動が生じ難くな
り、しかも、電界放射陰極素子のエミッタ電子流放射量
がきわめて小さいゲート制御電圧、例えば、1乃至2V
程度の電圧により一定になるように制御できるようにな
り、勿論、スイッチング動作時にスパイクノイズが発生
することもない。As described above, according to the first means, the emitter electron flow emission amount of the field emission cathode element is made constant, so that the emitter electron flow emission amount is less likely to change with time, and the electric field is reduced. A gate control voltage, for example, 1 to 2 V, in which the emitter electron flow radiation amount of the radiation cathode device is extremely small.
It becomes possible to control the voltage to be constant by a certain voltage, and of course, spike noise does not occur during the switching operation.
【0020】また、前記第2の手段においては、複数個
の電界放射陰極素子のエミッタと接地間にそれぞれ対応
するFETのドレイン・ソース経路を接続するととも
に、それぞれ複数個の電界放射陰極素子と対応するFE
Tをシリコン基板上で行及び列を形成するように構成配
列し、列方向に配列された複数のFETのゲートは列毎
に共通のゲートラインに、行方向に配列された複数のF
ETのソースは行毎に共通のソースラインにそれぞれ接
続し、各ゲートラインと各ソースライン間に供給される
制御電圧によって各別の電界放射陰極素子のアドレッシ
ングを行っているので、複数の電界放射陰極素子のエミ
ッタにそれぞれ定電流特性を有するFETが接続された
形になり、複数の電界放射陰極素子のエミッタ電子流放
射量は対応するFETの定電流特性で決まる一定化され
た量になるとともに、電界放射陰極素子のアドレッシン
グにより、所要の電界放射陰極素子のエミッタ電子流放
射量が制御できるようになる。In the second means, the drain / source paths of the corresponding FETs are connected between the emitters of the plurality of field emission cathode elements and the ground, and the plurality of field emission cathode elements are associated with each other. FE
Ts are arranged and arranged so as to form rows and columns on a silicon substrate, and the gates of a plurality of FETs arranged in a column direction have a common gate line for each column and a plurality of Fs arranged in a row direction.
The source of ET is connected to a common source line for each row, and each field emission cathode element is addressed by a control voltage supplied between each gate line and each source line, so that a plurality of field emission is generated. The FET having the constant current characteristic is connected to the emitter of the cathode element, respectively, and the emitter electron flow emission amount of the plurality of field emission cathode elements becomes a constant amount determined by the constant current characteristic of the corresponding FET. By addressing the field emission cathode element, it becomes possible to control the required amount of emitter electron flow emission of the field emission cathode element.
【0021】このように、前記第2の手段によれば、前
記第1の手段で達成される作用が期待できる他に、それ
ぞれの電界放射陰極素子のアドレッシング時に、各ゲー
トラインと各ソースライン間に供給される制御電圧を選
択することによって、所要の電界放射陰極素子のエミッ
タ電子流放射量を各別に制御することが可能になる。As described above, according to the second means, the action achieved by the first means can be expected, and at the time of addressing of each field emission cathode element, the gate line and the source line are separated from each other. By selecting the control voltage supplied to the device, it becomes possible to individually control the required amount of emitter electron flow emission of the field emission cathode device.
【0022】さらに、前記第3の手段においては、それ
ぞれの電界放射陰極素子のアドレッシング時に、これら
電界放射陰極素子のエミッタ電子流放射量を測定し、得
られたエミッタ電子流放射量と基準値とを比較してそれ
ぞれの電界放射陰極素子のエミッタ電子流放射量の偏差
値を求め、求めた偏差値をそれぞれの電界放射陰極素子
に対応させてメモリに記憶し、次回、それぞれの電界放
射陰極素子のアドレッシング時に、前記メモリに記憶さ
れている当該電界放射陰極素子の偏差値を読み出し、読
み出した偏差値を当該電界放射陰極素子に帰還させるよ
うにしている。Further, in the third means, at the time of addressing each of the field emission cathode elements, the emitter electron flow emission quantities of these field emission cathode elements are measured, and the obtained emitter electron flow emission quantity and the reference value are obtained. Then, the deviation value of the emission amount of the emitter electron flow of each field emission cathode element is obtained, and the obtained deviation value is stored in the memory corresponding to each field emission cathode element. At the time of addressing, the deviation value of the field emission cathode element stored in the memory is read, and the read deviation value is fed back to the field emission cathode element.
【0023】このように、前記第3の手段によれば、前
記第2の手段で達成される作用が期待できる他に、それ
ぞれの電界放射陰極素子のアドレッシング時に、既にメ
モリに記憶されている当該電界放射陰極素子におけるエ
ミッタ電子流放射量の基準値からの偏差値を読み出し、
読み出した偏差値を当該電界放射陰極素子に帰還させ、
電界放射陰極素子のエミッタ電子流放射量を制御するこ
とによって、全ての電界放射陰極素子のエミッタ電子流
放射量をアドレッシング時にそれぞれ定めた所要のエミ
ッタ電子流放射量と略等しくできるものである。As described above, according to the third means, the effect achieved by the second means can be expected, and in addition to the fact that the field emission cathode elements are already stored in the memory at the time of addressing. Read the deviation value from the reference value of the emitter electron flow radiation amount in the field emission cathode element,
The read deviation value is fed back to the field emission cathode element,
By controlling the emitter electron flow emission amount of the field emission cathode device, the emitter electron flow emission amount of all the field emission cathode devices can be made substantially equal to the required emitter electron flow emission amount determined at the time of addressing.
【0024】[0024]
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【0025】図1は、本発明に係わる電界放射陰極装置
の第1の実施例を示す構成図であって、(a)は1つの
電界放射陰極素子及びFETが構成されているシリコン
基板の一部の断面図、(b)は電界放射陰極素子を含む
部分の電気的等価回路を示す回路構成図である。FIG. 1 is a constitutional view showing a first embodiment of a field emission cathode device according to the present invention. FIG. 1A is a silicon substrate on which one field emission cathode element and FET are formed. FIG. 3B is a cross-sectional view of a portion, and FIG. 3B is a circuit configuration diagram showing an electrically equivalent circuit of a portion including a field emission cathode element.
【0026】図1(a)、(b)において、1はp型シ
リコン基板、2はFET10のソースとなる第1のn型
層、3は電界放射陰極素子の円錐形エミッタ、4は絶縁
層、4’は電界放射陰極素子のゲート絶縁層、5は電界
放射陰極素子のゲート層、6はFET10のドレインと
なる第2のn型層、7はFET10のソース電極、8は
FET10のゲート電極、9は電界放射陰極素子のアノ
ード、10は電界効果トランジスタ(FET)、11は
ソース抵抗、12はゲート電圧源(電圧値Vg)、13
はアノード電圧源(電圧値Va)、14はゲート・ソー
ス間制御電圧源(電圧値Vgs)である。In FIGS. 1A and 1B, 1 is a p-type silicon substrate, 2 is a first n-type layer serving as a source of the FET 10, 3 is a conical emitter of a field emission cathode element, and 4 is an insulating layer. 4'is a gate insulating layer of the field emission cathode element, 5 is a gate layer of the field emission cathode element, 6 is a second n-type layer serving as a drain of the FET 10, 7 is a source electrode of the FET 10, and 8 is a gate electrode of the FET 10. , 9 is an anode of a field emission cathode element, 10 is a field effect transistor (FET), 11 is a source resistance, 12 is a gate voltage source (voltage value Vg), 13
Is an anode voltage source (voltage value Va), and 14 is a gate-source control voltage source (voltage value Vgs).
【0027】そして、図1(a)に示されるように、p
型シリコン基板1の一方の主表面には複数、図示の例で
は第1及び第2のn型層2、6が形成され、第2のn型
層6の表面には円錐形エミッタ3が設けられる。第1及
び第2のn型層2、6の表面や露出したp型シリコン基
板1の表面には、シリコン酸化物、例えば、2酸化シリ
コン(SiO2 )等からなる絶縁層4及びゲート絶縁層
4’が設けられる。ここで、ゲート絶縁層4’は、第1
のn型層2及び第2のn型層6の各一部の表面上、それ
に第1のn型層2と第2のn型層6との間の露出したp
型シリコン基板1の表面上にそれぞれ設けられており、
絶縁層4は、第1のn型層2及び第2のn型層6の各一
部の表面上と、それに連なる露出したp型シリコン基板
1の表面上にそれぞれ設けられる。第1のn型層2上に
は、絶縁層4とゲート絶縁層4’との間に第1のn型層
2の表面に達する開口が設けられ、第2のn型層6上に
は、絶縁層4とゲート絶縁層4’との間に円錐形エミッ
タ3が立設されている。このゲート絶縁層4’は、第1
のn型層2と第2のn型層6との間の露出したp型シリ
コン基板1の表面上の部分が他の部分より肉薄になるよ
うに構成され、ゲート絶縁層4’の肉薄部分上にはゲー
ト電極8が設けられる。また、絶縁層4の端部から第1
のn型層2の表面に達する開口を経てゲート絶縁層4’
の肉厚部分に達するようにソース電極7が設けられ、円
錐形エミッタ3が立設されている周囲のゲート絶縁層
4’の肉厚部分及び絶縁層4の端部にはゲート層5が設
けられる。Then, as shown in FIG. 1 (a), p
A plurality of, for example, first and second n-type layers 2 and 6 are formed on one main surface of the type silicon substrate 1, and a conical emitter 3 is provided on the surface of the second n-type layer 6. To be On the surfaces of the first and second n-type layers 2 and 6 and the exposed surface of the p-type silicon substrate 1, an insulating layer 4 and a gate insulating layer made of silicon oxide, for example, silicon dioxide (SiO 2 ). 4'is provided. Here, the gate insulating layer 4 ′ is the first
On the surface of each part of the n-type layer 2 and the second n-type layer 6 and exposed p between the first n-type layer 2 and the second n-type layer 6
Provided on the surface of the mold type silicon substrate 1,
The insulating layer 4 is provided on the surface of each part of the first n-type layer 2 and the second n-type layer 6 and on the exposed surface of the p-type silicon substrate 1 continuous with it. An opening reaching the surface of the first n-type layer 2 is provided between the insulating layer 4 and the gate insulating layer 4 ′ on the first n-type layer 2, and on the second n-type layer 6 , The conical emitter 3 is erected between the insulating layer 4 and the gate insulating layer 4 '. This gate insulating layer 4'is the first
Of the exposed p-type silicon substrate 1 between the n-type layer 2 and the second n-type layer 6 is thinner than the other part, and the thin part of the gate insulating layer 4'is formed. A gate electrode 8 is provided on the top. Also, from the end of the insulating layer 4 to the first
Through the opening reaching the surface of the n-type layer 2 of
The source electrode 7 is formed so as to reach the thick part of the gate insulating layer 4, and the gate layer 5 is provided at the end of the insulating layer 4 and the thick part of the gate insulating layer 4 ′ around which the conical emitter 3 is erected. To be
【0028】この場合、円錐形エミッタ3、エミッタ3
の周囲を取り囲む絶縁層4、絶縁層4の第1の開口上側
にあるゲート層5からなる構成部分は、1つの電界放射
陰極素子を構成しており、電界放射陰極素子の構成部分
以外のp型シリコン基板1、第1及び第2のn型層2、
6、ゲート絶縁層4’、ソース電極7、ゲート電極8に
関連する構成部分は、1つのFET10を構成してい
る。なお、図1(a)に図示されていないが、例えば、
エミッタ3に対面した位置にアノード9が配置され、同
じく、図1(a)に図示されていないが、p型シリコン
基板1やアノード9等は共通の真空容器内に封入され、
全体として真空集積回路型の電界放射陰極装置が構成さ
れる。In this case, the conical emitter 3 and the emitter 3
Of the insulating layer 4 and the gate layer 5 on the upper side of the first opening of the insulating layer 4 constitute one field emission cathode element. Type silicon substrate 1, first and second n-type layers 2,
6, the gate insulating layer 4 ′, the source electrode 7, and the gate electrode 8 constitute one FET 10. Although not shown in FIG. 1A, for example,
An anode 9 is arranged at a position facing the emitter 3, and similarly, although not shown in FIG. 1A, the p-type silicon substrate 1, the anode 9 and the like are enclosed in a common vacuum container,
A vacuum integrated circuit type field emission cathode device is constructed as a whole.
【0029】また、図1(b)に示されるように、電界
放射陰極素子は、アノード(A)9、ゲート(G)5、
エミッタ(E)3を備えた3極管を構成し、エミッタ
(E)3と接地間にFET10のドレイン・ソース経路
と、ソース抵抗11が直列接続される。この3極管にお
いて、アノード(A)9はアノード電圧Vaを発生する
アノード電圧源13接続され、ゲート(G)5は固定の
ゲート電圧Vgを発生するゲート電圧源12に接続され
る。FET10において、ゲート8は可変のゲート・ソ
ース間制御電圧Vgsを発生するゲート・ソース間制御
電圧源14に接続される。Further, as shown in FIG. 1B, the field emission cathode element is composed of an anode (A) 9, a gate (G) 5,
A triode including the emitter (E) 3 is configured, and the drain / source path of the FET 10 and the source resistor 11 are connected in series between the emitter (E) 3 and the ground. In this triode, the anode (A) 9 is connected to the anode voltage source 13 that generates the anode voltage Va, and the gate (G) 5 is connected to the gate voltage source 12 that generates the fixed gate voltage Vg. In the FET 10, the gate 8 is connected to a gate-source control voltage source 14 that generates a variable gate-source control voltage Vgs.
【0030】前記構成による電界放射陰極装置は、次の
ように動作する。The field emission cathode device having the above structure operates as follows.
【0031】この電界放射陰極装置に用いられる電界放
射陰極素子は、前述の既知の電界放射陰極装置に用いら
れる電界放射陰極素子と同様に、アノード9に所定のア
ノード電圧Vaを、ゲート5に固定のゲート電圧Vgを
それぞれ印加し、FET10のゲート8に所要の値のゲ
ート・ソース間制御電圧Vgsを印加すれば、エミッタ
3を加熱することなく、エミッタ3からエミッタ電子流
放射が行われる。この場合、電界放射陰極素子のエミッ
タ電子流放射量は、ゲート5に印加される固定のゲート
電圧Vgによって制御されるものはなく、電界放射陰極
素子のエミッタ3に接続されるFET10のゲート8に
印加の可変のゲート・ソース間制御電圧Vgsによって
制御される。即ち、FET10は、そのゲート8に印加
されるゲート・ソース間制御電圧Vgsを適宜選択した
場合、定電流領域で動作するようになる、いわゆる、定
電流特性を示すものであって、電界放射陰極素子のエミ
ッタ3に定電流特性を示すFET10を接続した場合
に、電界放射陰極素子のエミッタ電子流放射量は、FE
T10の定電流特性によって決まるものである。エミッ
タ3から放射された電子流はアノード9に供給され、ア
ノード9にはエミッタ電子流放射量に対応したアノード
電流(電流値Ia)が流れる。The field emission cathode device used in this field emission cathode device has a predetermined anode voltage Va fixed to the gate 5 at the gate 9 like the field emission cathode device used in the known field emission cathode device described above. If a gate-source control voltage Vgs having a required value is applied to the gate 8 of the FET 10 by applying the gate voltage Vg of each of the above, the emitter 3 emits the electron electron current without heating the emitter 3. In this case, the emitter electron flow radiation amount of the field emission cathode element is not controlled by the fixed gate voltage Vg applied to the gate 5, but is applied to the gate 8 of the FET 10 connected to the emitter 3 of the field emission cathode element. It is controlled by an applied variable gate-source control voltage Vgs. That is, the FET 10 exhibits a so-called constant current characteristic that it operates in a constant current region when the gate-source control voltage Vgs applied to its gate 8 is appropriately selected. When the FET 10 exhibiting a constant current characteristic is connected to the emitter 3 of the element, the emitter electron flow radiation amount of the field emission cathode element is FE.
It is determined by the constant current characteristic of T10. The electron flow emitted from the emitter 3 is supplied to the anode 9, and an anode current (current value Ia) corresponding to the emitter electron flow emission amount flows through the anode 9.
【0032】ここで、図2は、本実施例の電界放射陰極
素子においてFET10のゲート・ソース間制御電圧V
gsを変化させた場合のエミッタ電子流放射量、即ち、
アノード電流Iaの変化状態を示す特性図であり、図3
は、本実施例の電界放射陰極素子のエミッタ電子流放射
量における時間的変動の一例を示す特性図で、図5
(b)に図示の既知の電界放射陰極素子のエミッタ電子
流放射量における時間的変動の一例と対比させたもので
ある。Here, FIG. 2 shows the gate-source control voltage V of the FET 10 in the field emission cathode device of this embodiment.
Emitter electron flow radiation amount when gs is changed, that is,
FIG. 3 is a characteristic diagram showing a change state of the anode current Ia, and FIG.
5 is a characteristic diagram showing an example of temporal variation in emitter electron flow radiation amount of the field emission cathode device of the present embodiment.
This is compared with an example of a temporal variation in the emitter electron flow radiation amount of the known field emission cathode device shown in (b).
【0033】図2において、縦軸はエミッタ電子流放射
量(アノード電流)Ia、横軸はFET10のゲート・
ソース間制御電圧Vgsであって、ゲート5にゲート電
圧Vgとして80Vが印加された場合の特性を示すもの
である。In FIG. 2, the vertical axis represents the emitter electron flow radiation amount (anode current) Ia, and the horizontal axis represents the gate of the FET 10.
This is a control voltage Vgs between sources and shows a characteristic when 80 V is applied to the gate 5 as the gate voltage Vg.
【0034】また、図3において、縦軸はエミッタ電子
流放射量(アノード電流)Ia、横軸は時間(min)
であって、上側の特性は本実施例の電界放射陰極素子
のエミッタ電子流放射量、下側の特性は既知の電界放
射陰極素子のエミッタ電子流放射量を示すものである。In FIG. 3, the vertical axis represents emitter electron flow radiation amount (anode current) Ia, and the horizontal axis represents time (min).
The upper characteristic shows the amount of emitter electron flow emitted from the field emission cathode device of this embodiment, and the lower characteristic shows the amount of emitted electron electron flow from known field emission cathode devices.
【0035】図2に図示されるように、FET10のゲ
ート・ソース間制御電圧Vgsが約1.6V以下のとき
には、エミッタ電子流放射量Iaが殆んど流れない状態
にあるが、ゲート・ソース間制御電圧Vgsが約1.6
Vを超えたときには、エミッタ電子流放射量Iaがゲー
ト・ソース間制御電圧Vgsの増大に伴って急激に増大
するようになり、このゲート・ソース間制御電圧Vgs
を選択することによって、電界放射陰極素子のエミッタ
電子流放射量を制御することが可能になる。As shown in FIG. 2, when the gate-source control voltage Vgs of the FET 10 is about 1.6 V or less, the emitter electron flow radiation amount Ia is in a state where almost no flow occurs, but the gate-source is small. Control voltage Vgs is about 1.6
When V exceeds V, the emitter electron flow radiation amount Ia suddenly increases as the gate-source control voltage Vgs increases, and the gate-source control voltage Vgs increases.
By selecting, it becomes possible to control the emitter electron flow radiation amount of the field emission cathode device.
【0036】そして、前述のように、ゲート・ソース間
制御電圧Vgsを適宜選択し、FET10を定電流領域
で動作させるようにすれば、図3の特性に示されるよ
うに、時間の経過にも係わらず、電界放射陰極素子のエ
ミッタ電子流放射量は、FET10の定電流特性で決ま
る一定化された量になる。ちなみに、FET10を接続
する代わりに、エミッタ抵抗36を接続している既知の
電界放射陰極素子においては、図3の特性に示される
ように、経時変化の影響が各所に表われ、電界放射陰極
素子のエミッタ電子流放射量は、常時、微細な変動をし
ているものである。As described above, if the gate-source control voltage Vgs is appropriately selected and the FET 10 is operated in the constant current region, as shown in the characteristic of FIG. Regardless, the emission amount of the emitter electron flow of the field emission cathode element becomes a constant amount determined by the constant current characteristic of the FET 10. By the way, in the known field emission cathode device in which the emitter resistor 36 is connected instead of the FET 10, as shown in the characteristics of FIG. The emitter electron flow radiation amount of is always finely fluctuated.
【0037】このように、本実施例によれば、電界放射
陰極素子のエミッタ電子流放射量が一定化されるので、
エミッタ電子流放射量は経時変化の影響を受けることが
なくなり、常時、一定のエミッタ電子流放射量を有する
電界放射陰極素子を得ることができる。As described above, according to the present embodiment, since the emitter electron flow radiation amount of the field emission cathode element is made constant,
The emitter electron flow radiation amount is not affected by the change over time, and a field emission cathode device having a constant emitter electron flow radiation amount can be obtained at all times.
【0038】また、本実施例によれば、電界放射陰極素
子のエミッタ電子流放射量を制御する場合に、FET1
0のゲート・ソース間制御電圧Vgsによって制御して
いるので、きわめて小さい制御電圧、例えば、1乃至2
V程度の制御電圧を用意すれば足り、しかも、電界放射
陰極素子のスイッチング動作時にスパイクノイズが発生
することがない。Further, according to the present embodiment, when the emitter electron flow radiation amount of the field emission cathode device is controlled, the FET1
Since it is controlled by the gate-source control voltage Vgs of 0, an extremely small control voltage, for example, 1 to 2
It suffices to prepare a control voltage of about V, and spike noise does not occur during the switching operation of the field emission cathode element.
【0039】次いで、図4は、本発明に係わる電界放射
陰極装置の第2の実施例を示す概要構成図であって、図
1(a)、(b)に図示の構成を有する多数の電界放射
陰極素子及びFET10を、p型シリコン基板1上にお
いて行及び列を形成するように構成配列させたものであ
る。Next, FIG. 4 is a schematic constitutional view showing a second embodiment of the field emission cathode device according to the present invention, in which a large number of electric fields having the constitutions shown in FIGS. 1 (a) and 1 (b) are shown. The radiation cathode element and the FET 10 are arranged and arranged so as to form rows and columns on the p-type silicon substrate 1.
【0040】図4において、10−11、… …、10
−13、… …、10−33はFET構成部、15−1
1、… …、15−13、… …、15−33は電界放
射陰極素子構成部、16−1、… …、16−3はソー
スライン、17−1、… …、17−3はゲートライン
である。In FIG. 4, 10-11, ..., 10
-13, ..., 10-33 are FET constituent parts, 15-1
, ..., 15-13, ..., 15-33 are field emission cathode element constituent parts, 16-1, ..., 16-3 are source lines, 17-1, ..., 17-3 are gate lines. Is.
【0041】そして、p型シリコン基板1上で、電界放
射陰極素子を構成している多数の電界放射陰極素子構成
部15−11、… …、15−13、… …、15−3
3と、FET10を構成している多数のFET構成部1
0−11、… …、10−13、… …、10−33と
は、対応して行及び列を形成するように構成配列されて
いる。これら電界放射陰極素子構成部15−11、…
…、15−13、……、15−33及びFET構成部1
0−11、… …、10−13、… …、10−33に
おける各行方向の配列に平行してそれぞれソースライン
16−1、……、16−3が隣接配置され、これら電界
放射陰極素子構成部15−11、……、15−13、…
…、15−33及びFET構成部10−11、…
…、10−13、… …、10−33における各列方向
の配列に平行してそれぞれゲートライン17、… …、
17−3が隣接配置される。各FET構成部10−1
1、… …、10−13、… …、10−33におい
て、第1行のFET構成部10−11、… …、10−
13にある各FET10のソース7は隣接配置された第
1行のソースライン16−1に接続され、第2行のFE
T構成部10−21、… …、10−23にある各FE
T10のソース7は隣接配置された第2行のソースライ
ン16−2に接続され、第3行のFET構成部10−3
1、… …、10−33にある各FET10のソース7
は隣接配置された第3行のソースライン16−3に接続
される。一方、第1列のFET構成部10−11、…
…、10−31にある各FET10のゲート8は隣接配
置された第1列のゲートライン17−1に接続され、第
2列のFET構成部10−12、… …、10−32に
ある各FET10のゲート8は隣接配置された第2行の
ゲートライン17−2に接続され、第3行のFET構成
部10−13、… …、10−33にある各FET10
のゲート8は隣接配置された第3列のゲートライン17
−3に接続される。なお、図4に図示されていないが、
各電界放射陰極素子構成部15−11、……、15−1
3、… …、15−33の電界放射陰極素子のエミッタ
3に対応した位置にそれぞれアノード9が配置され、ま
た、共通のp型シリコン基板1とこれらアノード9等は
共通の真空容器内に封入され、全体として真空集積回路
型の電界放射陰極装置が構成される。On the p-type silicon substrate 1, a large number of field emission cathode element constituent parts 15-11, ..., 15-13, ...
3 and a large number of FET constituent parts 1 constituting the FET 10.
0-11, ..., 10-13, ..., 10-33 are arranged and arranged correspondingly to form rows and columns. These field emission cathode element constituent parts 15-11, ...
..., 15-13, ..., 15-33 and the FET configuration unit 1
Source lines 16-1, ..., 16-3 are arranged adjacent to each other in parallel with the arrangement in the row direction in 0-11, ..., 10-13, ..., 10-33. Parts 15-11, ..., 15-13, ...
..., 15-33 and the FET configuration section 10-11, ...
... 10-13, ..., Gate lines 17, ..., in parallel with the array in the column direction in 10-33, respectively.
17-3 are arranged adjacent to each other. Each FET configuration unit 10-1
1, ..., 10-13, ..., 10-33, the first row FET constituent parts 10-11 ,.
The source 7 of each FET 10 located at 13 is connected to the source line 16-1 of the first row, which is arranged adjacently, and the FE of the second row.
Each of the FEs in the T configuration unit 10-21, ..., 10-23
The source 7 of T10 is connected to the adjacent source line 16-2 of the second row, and the source 7 of T10 is connected to the FET component 10-3 of the third row.
1, ... Source 7 of each FET 10 in 10-33
Is connected to the source line 16-3 of the third row arranged adjacently. On the other hand, the first-row FET constituent parts 10-11, ...
The gate 8 of each FET 10 in 10-31 is connected to the gate line 17-1 in the first column, which is adjacently arranged, and the FET components 10-12 in the second column, ... The gate 8 of the FET 10 is connected to the adjacent gate line 17-2 of the second row, and the FET components 10-13, ...
Gate 8 of the third row is adjacent to the gate line 17
-3. Although not shown in FIG. 4,
Each field emission cathode element constituent part 15-11, ..., 15-1
, ..., 15-33 are each provided with an anode 9 at a position corresponding to the emitter 3 of the field emission cathode element, and the common p-type silicon substrate 1 and these anodes 9 and the like are enclosed in a common vacuum container. Thus, a vacuum integrated circuit type field emission cathode device is constructed as a whole.
【0042】この場合、各行のソースライン16−1、
… …、16−3に順次ソース選択信号が、また、各列
のゲートライン17−1、… …、17−3に順次ゲー
ト選択信号がそれぞれ供給され、これらソースライン1
6−1、… …、16−3及びゲートライン17−1、
… …、17−3の各交点に配置されている電界放射陰
極素子構成部15−11、… …、15−13、…
…、15−33及びFET構成部10−11、… …、
10−13、… …、10−33は、対応するソースラ
イン16−1、… …、16−3及びゲートライン17
−1、… …、17−3の双方に同時にソース選択信号
及びゲート選択信号が供給されたときにアドッレシング
され、能動状態になるものである。例えば、電界放射陰
極素子構成部15−11及びFET構成部10−11
は、ソースライン16−1にソース選択信号が、ゲート
ライン17−1にゲート選択信号が同一のタイミングで
供給されたときだけアドッレシングされ、一方、電界放
射陰極素子構成部15−33及びFET構成部10−3
3は、ソースライン16−3にソース選択信号が、ゲー
トライン17−3にゲート選択信号が同一のタイミング
で供給されたときだけアドッレシングされるものであ
る。In this case, the source lines 16-1 of each row,
, ..., 16-3 are sequentially supplied with the source selection signal, and gate lines 17-1, ..., 17-3 in each column are sequentially supplied with the gate selection signal.
6-1, ..., 16-3 and the gate line 17-1,
..., field emission cathode element constituent parts 15-11, ..., 15-13, ... arranged at the respective intersections of 17-3.
..., 15-33 and the FET configuration section 10-11, ...,
10-13, ..., 10-33 correspond to the corresponding source lines 16-1, ..., 16-3 and the gate line 17.
-1, ..., 17-3 are simultaneously supplied with the source selection signal and the gate selection signal, and are addressed and become active. For example, the field emission cathode element constituent portion 15-11 and the FET constituent portion 10-11.
Is addressed only when the source selection signal is supplied to the source line 16-1 and the gate selection signal is supplied to the gate line 17-1 at the same timing, while the field emission cathode device constituent portion 15-33 and the FET constituent portion are formed. 10-3
No. 3 is addressed only when the source selection signal is supplied to the source line 16-3 and the gate selection signal is supplied to the gate line 17-3 at the same timing.
【0043】前記構成による電界放射陰極装置は、次の
ように動作する。The field emission cathode device having the above construction operates as follows.
【0044】各電界放射陰極素子構成部15−11、…
…、15−13、… …、15−33及びFET構成
部10−11、… …、10−13、… …、10−3
3においては、各電界放射陰極素子のエミッタ3に対応
するFET10のドレイン・ソース経路が接続された構
成を有しているので、これらFET10に印加されるゲ
ート・ソース間制御電圧Vgsを適宜選択することによ
り、各FET10を定電流特性を示す状態で動作させる
ことが可能になり、各電界放射陰極素子のエミッタ電子
流放射量を、そのFET10の定電流特性で決めること
ができる。Each field emission cathode element constituent portion 15-11, ...
..., 15-13, ..., 15-33 and the FET constituent parts 10-11, ..., 10-13, ..., 10-3.
3 has a configuration in which the drain / source paths of the FET 10 corresponding to the emitter 3 of each field emission cathode device are connected, the gate-source control voltage Vgs applied to these FETs 10 is appropriately selected. As a result, each FET 10 can be operated in a state exhibiting a constant current characteristic, and the emitter electron flow radiation amount of each field emission cathode element can be determined by the constant current characteristic of the FET 10.
【0045】この場合、本実施例において、それぞれの
電界放射陰極素子のエミッタ電子流放射が行われるの
は、この電界放射陰極素子を備える電界放射陰極素子構
成部及びFET構成部がアドッレシングされたとき、例
えば、この電界放射陰極素子が電界放射陰極素子構成部
15−11を備えられるものであるとすれば、電界放射
陰極素子構成部15−11とそれに対応するFET構成
部10−11がアドッレシングされたとき、即ち、ソー
スライン16−1にソース選択信号、ゲートライン17
−1もゲート選択信号が同一タイミングで供給されたと
きである。そして、このソース選択信号及びゲート選択
信号は、FET構成部10−11にあるFET10のソ
ース7及びゲート8に供給され、それによって、このF
ET10が定電流特性を呈するように駆動され、このF
ET10に接続された電界放射陰極素子のエミッタ3か
らエミッタ電子流が放射されるものである。また、かか
る動作は、電界放射陰極素子構成部15−11とFET
構成部10−11の組み合わせがアドッレシングされた
ときだけでなく、他の電界放射陰極素子構成部及びFE
T構成部の組み合わせがアドッレシングされたときも全
く同様の動作が行われる。そして、それぞれの電界放射
陰極素子構成部及びFET構成部の組み合わせをアドッ
レシングする際に、同一タイミングで供給されるソース
選択信号とゲート選択信号のレベルを各別に適宜選択す
るようにすれば、それぞれの電界放射陰極素子構成部及
びFET構成部の組み合わせ毎に、電界放射陰極素子の
エミッタ電子流放射量を制御することが可能になる。In this case, in this embodiment, the emitter electron flow emission of each field emission cathode element is performed when the field emission cathode element configuration section and the FET configuration section including this field emission cathode element are addressed. For example, if this field emission cathode element is provided with the field emission cathode element configuration section 15-11, the field emission cathode element configuration section 15-11 and the corresponding FET configuration section 10-11 are addressed. When the source line 16-1 is connected to the source line 16-1
-1 is also when the gate selection signals are supplied at the same timing. Then, the source selection signal and the gate selection signal are supplied to the source 7 and the gate 8 of the FET 10 in the FET configuration unit 10-11, and thereby the F
The ET10 is driven so as to exhibit a constant current characteristic, and this F
The emitter electron stream is emitted from the emitter 3 of the field emission cathode device connected to the ET 10. Further, such an operation is performed by the field emission cathode element constituent portion 15-11 and the FET.
Not only when the combination of components 10-11 is addressed, but also other field emission cathode device components and FEs.
The same operation is performed when the combination of the T components is addressed. Then, when addressing each combination of the field emission cathode element constituent portion and the FET constituent portion, if the levels of the source selection signal and the gate selection signal supplied at the same timing are appropriately selected separately, It is possible to control the emitter electron flow radiation amount of the field emission cathode element for each combination of the field emission cathode element configuration section and the FET configuration section.
【0046】このように、本実施例によれば、各電界放
射陰極素子のエミッタにそれぞれ定電流特性を有するF
ETが接続されるので、前記第1の実施例で期待できる
効果が同様に期待できる他に、それぞれの電界放射陰極
素子のアドレッシング時に、ソース選択信号とゲート選
択信号の各電圧レベルを選択することにより、所要の電
界放射陰極素子のエミッタ電子流放射量を各別に制御す
ることが可能になる。As described above, according to this embodiment, the emitters of the field emission cathode elements have the F constant current characteristics.
Since the ET is connected, the same effect as that expected in the first embodiment can be expected, and the voltage levels of the source selection signal and the gate selection signal are selected at the time of addressing each field emission cathode element. This makes it possible to individually control the required amount of emitter electron flow radiation of the field emission cathode device.
【0047】また、この第2の実施例の電界放射陰極装
置は、図4に図示されていないが、検出部と演算制御部
とメモリとを新たに付加し、以下に述べるような機能を
達成させるように構成変更することができる。Although not shown in FIG. 4, the field emission cathode device according to the second embodiment has a detector, an operation controller, and a memory newly added to achieve the functions described below. The configuration can be changed so that
【0048】即ち、当初に所定のエミッタ電子流放射量
の基準値を作成し、それぞれの電界放射陰極素子が一定
のゲート・ソース間制御電圧Vgsでアドレッシングさ
れた際等において、検出部がそれぞれの電界放射陰極素
子のエミッタ電子流放射量をアノード電流値Iaの形で
読取り、演算制御部がこの読み取ったエミッタ電子流放
射量(アノード電流値Ia)と先に作成したエミッタ電
子流放射量の基準値とを比較してその偏差値を求め、こ
れらの偏差値をメモリに記憶させる。その後、それぞれ
の電界放射陰極素子がアドレッシングされる際に、演算
制御部がアドレッシングされる電界放射陰極素子に対応
した偏差値をメモリから読み出し、この読み出した偏差
値を含んだ電圧、例えば、ゲート電圧Vgを発生させ、
このゲート電圧Vgを当該電界放射陰極素子のゲート5
に帰還させるようにすれば、当該電界放射陰極素子のエ
ミッタ電子流放射量が他の電界放射陰極素子のエミッタ
電子流放射量と略同一になり、それにより、全ての電界
放射陰極素子のエミッタ電子流放射量を略一定化させる
ことができる。That is, when a reference value of a predetermined emitter electron flow radiation amount is initially created and each field emission cathode element is addressed with a constant gate-source control voltage Vgs, the detection unit detects each. The emitter electron flow radiation amount of the field emission cathode device is read in the form of the anode current value Ia, and the arithmetic control unit reads the read emitter electron flow radiation amount (anode current value Ia) and the reference of the emitter electron flow radiation amount previously created. The deviation values are calculated by comparing with the values, and these deviation values are stored in the memory. Then, when each field emission cathode element is addressed, the arithmetic control unit reads out the deviation value corresponding to the addressed field emission cathode element from the memory, and the voltage including the read deviation value, for example, the gate voltage. Vg is generated,
This gate voltage Vg is applied to the gate 5 of the field emission cathode device.
The field emission cathode element emits the same amount of emitter electron current as that of the other field emission cathode elements. The flow radiation amount can be made substantially constant.
【0049】これにより、以後、それぞれの電界放射陰
極素子がそれぞれ所定のエミッタ電子流放射量となるよ
うにアドレッシングされる際には、所定のエミッタ電子
流放射量の基準値に対応したゲート・ソース間制御電圧
Vgsを選択することにより、エミッタ電子流放射量を
それぞれ所定の値に各別に制御することが可能になる。Thus, thereafter, when each field emission cathode element is addressed so as to have a predetermined emitter electron flow emission amount, the gate / source corresponding to the predetermined emitter electron flow emission amount reference value. By selecting the inter-control voltage Vgs, it becomes possible to individually control the emitter electron flow radiation amount to a predetermined value.
【0050】[0050]
【発明の効果】以上説明したように、請求項1に記載の
発明においては、電界放射陰極素子のエミッタ3と接地
間にFET10のドレイン・ソース経路を接続し、FE
T10のゲート・ソース間にゲート制御電圧Vgsを供
給している。As described above, in the invention described in claim 1, the drain / source path of the FET 10 is connected between the emitter 3 of the field emission cathode element and the ground, and the FE
The gate control voltage Vgs is supplied between the gate and the source of T10.
【0051】このため、請求項1に記載の発明によれ
ば、電界放射陰極素子のエミッタ3に定電流特性を有す
るFET10が接続された形になり、電界放射陰極素子
のエミッタ電子流放射量はFET10の定電流特性で決
まる一定の量になるので、エミッタ電子流放射量の経時
的変動が生じ難くなるという効果があり、しかも、電界
放射陰極素子のエミッタ電子流放射量がきわめて小さい
ゲート制御電圧、例えば、1乃至2V程度の電圧により
一定になるように制御できるために、スイッチング動作
時にスパイクノイズが発生しないという効果がある。Therefore, according to the first aspect of the invention, the emitter 10 of the field emission cathode element is connected to the FET 10 having a constant current characteristic, and the emitter electron flow emission amount of the field emission cathode element is Since the constant amount is determined by the constant current characteristic of the FET 10, there is an effect that the emission amount of the emitter electron flow is less likely to change with time, and further, the emission amount of the emitter electron flow of the field emission cathode element is extremely small. For example, since it can be controlled to be constant by a voltage of about 1 to 2 V, there is an effect that spike noise does not occur during the switching operation.
【0052】また、請求項2に記載の発明においては、
複数個の電界放射陰極素子のエミッタ3と接地間にそれ
ぞれ対応するFET10のドレイン・ソース経路を接続
するとともに、それぞれ複数個の電界放射陰極素子と対
応するFET10をシリコン基板1上で行及び列を形成
するように構成配列し、行方向に配列された複数のFE
T10のソース7は行毎にソースライン16−1乃至1
6−3に、列方向に配列された複数のFET10のゲー
ト8は列毎にゲートライン17−1乃至17−3にそれ
ぞれ接続し、各ソースライン16−1乃至16−3と各
ソースライン17−1乃至17−3間に供給されるゲー
ト制御電圧Vgsによって各別の電界放射陰極素子のア
ドレッシングを行っている。Further, in the invention described in claim 2,
The drain / source paths of the corresponding FETs 10 are respectively connected between the emitters 3 of the plurality of field emission cathode devices and the ground, and the plurality of field emission cathode devices and the corresponding FETs 10 are arranged in rows and columns on the silicon substrate 1. A plurality of FEs arranged in a row and arranged to form
Sources 7 of T10 are source lines 16-1 to 16 for each row.
6-3, the gates 8 of the plurality of FETs 10 arranged in the column direction are connected to the gate lines 17-1 to 17-3 for each column, and the source lines 16-1 to 16-3 and the source lines 17 are connected. The different field emission cathode elements are addressed by the gate control voltage Vgs supplied between -1 to 17-3.
【0053】このため、請求項2に記載の発明によれ
ば、複数の電界放射陰極素子のエミッタ3にそれぞれ定
電流特性を有するFET10が接続された形になり、複
数の電界放射陰極素子のエミッタ電子流放射量は対応す
るFET10の定電流特性で決まる一定の量になって、
請求項1に記載の発明と同等の効果が得られる他に、電
界放射陰極素子のアドレッシングを行う際に、各ソース
ライン16−1乃至16−3と各ゲートライン17−1
乃至17−3間に供給されるソース選択信号とゲート選
択信号を選択することにより、所要の電界放射陰極素子
のエミッタ電子流放射量を各別に制御できるという効果
がある。Therefore, according to the second aspect of the invention, the FETs 3 having constant current characteristics are connected to the emitters 3 of the plurality of field emission cathode elements, respectively, and the emitters of the plurality of field emission cathode elements are connected. The electron flow radiation amount becomes a constant amount determined by the constant current characteristic of the corresponding FET 10,
In addition to obtaining the same effect as that of the invention described in claim 1, each source line 16-1 to 16-3 and each gate line 17-1 are used when addressing the field emission cathode element.
By selecting the source selection signal and the gate selection signal supplied between No. 17 to No. 3-3, it is possible to individually control the amount of emitter electron flow radiation of the required field emission cathode device.
【0054】さらに、請求項4に記載の発明において
は、それぞれの電界放射陰極素子のアドレッシング時
に、これら電界放射陰極素子のエミッタ電子流放射量を
測定し、得られたエミッタ電子流放射量と基準値とを比
較してそれぞれの電界放射陰極素子のエミッタ電子流放
射量の偏差値を求め、求めた偏差値をそれぞれの電界放
射陰極素子にメモリに記憶し、次回、それぞれの電界放
射陰極素子のアドレッシング時に、メモリに記憶されて
いる当該電界放射陰極素子の偏差値を読み出し、読み出
した偏差値を当該電界放射陰極素子に帰還させるように
している。Further, in the invention as set forth in claim 4, at the time of addressing the respective field emission cathode devices, the emitter electron flow emission amounts of these field emission cathode devices are measured, and the obtained emitter electron flow emission amount and the reference are obtained. Calculate the deviation value of the emitter electron flow radiation amount of each field emission cathode element by comparing with the value, store the obtained deviation value in the memory in each field emission cathode element, next time, for each field emission cathode element At the time of addressing, the deviation value of the field emission cathode element stored in the memory is read, and the read deviation value is fed back to the field emission cathode element.
【0055】このため、請求項4に記載の発明によれ
ば、請求項2に記載の発明と同等の効果が得られる他
に、読み出した偏差値の帰還により電界放射陰極素子の
エミッタ電子流放射量を制御することにより、全ての電
界放射陰極素子のエミッタ電子流放射量をアドレッシン
グ時にそれぞれに定めた所定のエミッタ電子流放射量と
略等しくさせることができるという効果がある。Therefore, according to the invention described in claim 4, in addition to the effect equivalent to that of the invention described in claim 2, the emitter electron flow radiation of the field emission cathode element is returned by the feedback of the read deviation value. By controlling the amount, it is possible to make the emitter electron flow emission amount of all the field emission cathode elements substantially equal to the predetermined emitter electron flow emission amount determined at the time of addressing.
【図1】本発明に係わる電界放射陰極装置の第1の実施
例を示す構成図である。FIG. 1 is a configuration diagram showing a first embodiment of a field emission cathode device according to the present invention.
【図2】図1に図示の電界放射陰極素子におけるFET
のゲート・ソース間制御電圧とエミッタ電子流放射量と
の関係を示す特性図である。FIG. 2 is an FET in the field emission cathode device shown in FIG.
FIG. 3 is a characteristic diagram showing the relationship between the gate-source control voltage of Eq.
【図3】図1に図示の電界放射陰極素子におけるエミッ
タ電子流放射量の時間的変動の一例を示す特性図であ
る。FIG. 3 is a characteristic diagram showing an example of a temporal variation of an emitter electron flow radiation amount in the field emission cathode device shown in FIG.
【図4】本発明に係わる電界放射陰極装置の第2の実施
例を示す概要構成図である。FIG. 4 is a schematic configuration diagram showing a second embodiment of the field emission cathode device according to the present invention.
【図5】既知の電界放射陰極装置を構成する電界放射陰
極素子の一例を示す構成図である。FIG. 5 is a configuration diagram showing an example of a field emission cathode element constituting a known field emission cathode device.
1 p型シリコン基板 2 第1のn型層(FETのソース) 3 円錐形エミッタ 4 絶縁層 4’ ゲート絶縁層 5 ゲート層 6 第2のn型層(FETのドレイン) 7 ソース(電極) 8 ゲート(電極) 9 アノード 10 電界効果トランジスタ(FET) 10−11、… …、10−33 FET構成部 11 ソース抵抗 12 ゲート電圧源 13 アノード電圧源 14 ゲート・ソース間制御電圧源 15−11、… …、15−33 電界放射陰極素子構
成部 16−1、… …、16−3 ソースライン 17−1、… …、17−3 ゲートライン1 p-type silicon substrate 2 first n-type layer (source of FET) 3 conical emitter 4 insulating layer 4'gate insulating layer 5 gate layer 6 second n-type layer (drain of FET) 7 source (electrode) 8 Gate (electrode) 9 Anode 10 Field effect transistor (FET) 10-11, ... 10-33 FET component 11 Source resistance 12 Gate voltage source 13 Anode voltage source 14 Gate-source control voltage source 15-11 ,. , 15-33 Field emission cathode element constituent part 16-1, ..., 16-3 Source line 17-1, ..., 17-3 Gate line
Claims (4)
ッタと、前記シリコン基板上に配置され、前記円錐形エ
ミッタを取り囲むように設けられた絶縁層と、前記絶縁
層の表面に設けられたゲート層とで構成された1つ以上
の電界放射陰極素子と、前記電界放射陰極素子に対応し
て前記シリコン基板上に形成された電界効果トランジス
タとからなり、前記シリコン基板内で前記電界放射陰極
素子のエミッタと前記電界効果トランジスタのドレイン
が接続され、前記電界効果トランジスタのゲート・ソー
ス間に供給される制御電圧により、前記電界放射陰極素
子のエミッタ電子流放射が制御されることを特徴とする
電界放射陰極装置。1. A conical emitter provided on a silicon substrate, an insulating layer provided on the silicon substrate so as to surround the conical emitter, and a gate provided on a surface of the insulating layer. And a field effect transistor formed on the silicon substrate corresponding to the field emission cathode element, wherein the field emission cathode element is formed in the silicon substrate. An emitter of the field effect transistor is connected to the drain of the field effect transistor, and the emitter electron flow emission of the field emission cathode device is controlled by a control voltage supplied between the gate and the source of the field effect transistor. Radiation cathode device.
ッタと、前記シリコン基板上に配置され、前記円錐形エ
ミッタを取り囲むように設けられた絶縁層と、前記絶縁
層の表面に設けられたゲート層とで構成された複数個の
電界放射陰極素子と、前記各電界放射陰極素子に対応し
て前記シリコン基板上に形成された複数個の電界効果ト
ランジスタとからなり、前記シリコン基板内で前記各電
界放射陰極素子のエミッタと対応する電界効果トランジ
スタのドレインがそれぞれ接続され、これら電界放射陰
極素子及び電界効果トランジスタがシリコン基板上で行
及び列を形成するように構成配列され、前記列方向に配
列された複数の電界効果トランジスタのゲートは列毎に
共通のゲートラインに、前記行方向に配列された複数の
電界効果トランジスタのソースは行毎に共通のソースラ
インにそれぞれ接続され、各ゲートラインと各ソースラ
イン間に供給される制御電圧によって各別の電界放射陰
極素子のアドレッシングが行われることを特徴とする電
界放射陰極装置。2. A conical emitter provided on a silicon substrate, an insulating layer provided on the silicon substrate so as to surround the conical emitter, and a gate provided on a surface of the insulating layer. A plurality of field emission cathode elements each composed of a layer and a plurality of field effect transistors formed on the silicon substrate corresponding to each of the field emission cathode elements. An emitter of the field emission cathode device and a drain of the corresponding field effect transistor are connected to each other, and the field emission cathode device and the field effect transistor are configured and arranged to form rows and columns on a silicon substrate and arranged in the column direction. The gates of the plurality of field effect transistors are arranged on a common gate line for each column and are arranged in the row direction. The source of the field emission is connected to a common source line for each row, and the field emission is characterized in that the different field emission cathode elements are addressed by the control voltage supplied between each gate line and each source line. Cathode device.
タ電子流放射を受領するアノードを設けるとともに、前
記電界放射陰極素子及びアノードを真空雰囲気内に配置
したことを特徴とする請求項1乃至2のいずれかに記載
の電子放射冷陰極装置。3. The field emission cathode element is provided with an anode for receiving the electron flow radiation, and the field emission cathode element and the anode are arranged in a vacuum atmosphere. The electron emission cold cathode device according to any one of 1.
シングが行われる際に、それぞれの電界放射陰極素子の
エミッタ電子流放射量を測定し、得られたエミッタ電子
流放射量と基準値とを比較してそれぞれの電界放射陰極
素子のエミッタ電子流放射量の偏差値を求め、この偏差
値をそれぞれの電界放射陰極素子に対応させてメモリに
記憶し、次回、それぞれの電界放射陰極素子のアドレッ
シングが行われる際に、前記メモリに記憶されている当
該電界放射陰極素子の偏差値を読み出し、読み出した偏
差値を当該電界放射陰極素子に帰還させることにより、
全ての電界放射陰極素子のエミッタ電子流放射量をアド
レッシングが行われる際にそれぞれに定めた所要のエミ
ッタ電子流放射量と略等しくすることを特徴とする請求
項2に記載の電界放射陰極装置。4. The emitter electron flow emission amount of each field emission cathode element is measured when the addressing of each different field emission cathode element is performed, and the obtained emitter electron flow emission amount and the reference value are obtained. The emitter electron flow radiation amount deviation value of each field emission cathode element is obtained by comparison, and this deviation value is stored in the memory in association with each field emission cathode element, and next time, the addressing of each field emission cathode element is performed. When the is performed, by reading the deviation value of the field emission cathode element stored in the memory, by returning the read deviation value to the field emission cathode element,
3. The field emission cathode device according to claim 2, wherein the emitter electron flow emission amounts of all the field emission cathode devices are made substantially equal to a required emitter electron flow emission amount determined for each addressing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22194294A JP3195170B2 (en) | 1994-09-16 | 1994-09-16 | Field emission cathode device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22194294A JP3195170B2 (en) | 1994-09-16 | 1994-09-16 | Field emission cathode device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0887957A true JPH0887957A (en) | 1996-04-02 |
JP3195170B2 JP3195170B2 (en) | 2001-08-06 |
Family
ID=16774576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22194294A Expired - Fee Related JP3195170B2 (en) | 1994-09-16 | 1994-09-16 | Field emission cathode device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3195170B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0833359A2 (en) * | 1996-09-27 | 1998-04-01 | Nec Corporation | Field emission cathode type electron gun with individually-controlled cathode segments |
US5780318A (en) * | 1995-08-25 | 1998-07-14 | Kobe Steel, Ltd. | Cold electron emitting device and method of manufacturing same |
JPH11167858A (en) * | 1997-10-01 | 1999-06-22 | Toppan Printing Co Ltd | Cold electron emitting element and its manufacture |
JPH11167857A (en) * | 1997-10-01 | 1999-06-22 | Toppan Printing Co Ltd | Cold electron emitting element and manufacture therefor |
US5965972A (en) * | 1996-05-28 | 1999-10-12 | Nec Corporation | Field emission cold cathode with buried insulator layer |
US6084341A (en) * | 1996-08-23 | 2000-07-04 | Nec Corporation | Electric field emission cold cathode |
JP2000206925A (en) * | 1999-01-13 | 2000-07-28 | Sony Corp | Planar display device |
US6818915B1 (en) | 1998-03-23 | 2004-11-16 | Matsushita Electric Industrial Co., Ltd. | Field-emission electron source |
-
1994
- 1994-09-16 JP JP22194294A patent/JP3195170B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5780318A (en) * | 1995-08-25 | 1998-07-14 | Kobe Steel, Ltd. | Cold electron emitting device and method of manufacturing same |
US5965972A (en) * | 1996-05-28 | 1999-10-12 | Nec Corporation | Field emission cold cathode with buried insulator layer |
US6084341A (en) * | 1996-08-23 | 2000-07-04 | Nec Corporation | Electric field emission cold cathode |
EP0833359A2 (en) * | 1996-09-27 | 1998-04-01 | Nec Corporation | Field emission cathode type electron gun with individually-controlled cathode segments |
EP0833359A3 (en) * | 1996-09-27 | 1998-09-30 | Nec Corporation | Field emission cathode type electron gun with individually-controlled cathode segments |
US5977719A (en) * | 1996-09-27 | 1999-11-02 | Nec Corporation | Field emission cathode type electron gun with individually-controlled cathode segments |
JPH11167858A (en) * | 1997-10-01 | 1999-06-22 | Toppan Printing Co Ltd | Cold electron emitting element and its manufacture |
JPH11167857A (en) * | 1997-10-01 | 1999-06-22 | Toppan Printing Co Ltd | Cold electron emitting element and manufacture therefor |
US6818915B1 (en) | 1998-03-23 | 2004-11-16 | Matsushita Electric Industrial Co., Ltd. | Field-emission electron source |
JP2000206925A (en) * | 1999-01-13 | 2000-07-28 | Sony Corp | Planar display device |
JP4714953B2 (en) * | 1999-01-13 | 2011-07-06 | ソニー株式会社 | Flat panel display |
Also Published As
Publication number | Publication date |
---|---|
JP3195170B2 (en) | 2001-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5661323A (en) | Integrated circuit fuse programming and reading circuits | |
US5231606A (en) | Field emitter array memory device | |
US11972830B2 (en) | Methods for accessing resistive change elements operable as antifuses | |
US7064601B2 (en) | Reference voltage generating circuit using active resistance device | |
JP5121114B2 (en) | Pixel circuit and display device | |
JPH04293254A (en) | Program type integrated circuit | |
JPH0887957A (en) | Field emission cathode device | |
EP0812463B1 (en) | Cell driving device for use in field emission display | |
KR19990007415A (en) | Reference voltage generation circuit for generating a plurality of reference voltages | |
US5872733A (en) | Ramp-up rate control circuit for flash memory charge pump | |
US6605977B2 (en) | Circuit for current injection control in analog switches | |
US4897815A (en) | High-speed write type nonvolatile semiconductor memory | |
EP0381120A2 (en) | High speed ECL input buffer for vertical fuse arrays | |
US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
US20090066260A1 (en) | Driving circuit for a display panel and a display having same | |
USRE40490E1 (en) | Method and apparatus for programmable field emission display | |
US6559819B1 (en) | Method for extending an operating range of a field emission display and circuit therefor | |
US7268622B2 (en) | Analog preamplifier calibration | |
US5550426A (en) | Field emission device | |
US6650151B2 (en) | Process insensitive electronic driver circuitry for integrated RF switching diodes | |
KR102628537B1 (en) | Non-volatile memory device and method of reading the non-volatile memory device | |
JPH08293197A (en) | Non-volatile semiconductor memory | |
KR100250412B1 (en) | Field emission type display driving circuit using demultiplexer | |
JPS60175437A (en) | Semiconductor integrated circuit | |
JPS6010497A (en) | Nonvolatile semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
LAPS | Cancellation because of no payment of annual fees |