JPH088466B2 - A rotary tuning system for synthesizer receivers - Google Patents
A rotary tuning system for synthesizer receiversInfo
- Publication number
- JPH088466B2 JPH088466B2 JP16585986A JP16585986A JPH088466B2 JP H088466 B2 JPH088466 B2 JP H088466B2 JP 16585986 A JP16585986 A JP 16585986A JP 16585986 A JP16585986 A JP 16585986A JP H088466 B2 JPH088466 B2 JP H088466B2
- Authority
- JP
- Japan
- Prior art keywords
- rotary
- microcomputer
- rotary encoder
- time
- synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、局部発振回路をPLLシンセサイザで構成し
たシンセサイザ受信機のロータリー選局方式に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rotary channel selection system for a synthesizer receiver in which a local oscillator circuit is a PLL synthesizer.
従来の技術 従来、シンセサイザ受信機のロータリー選局方式は、
ロータリーエンコーダのパルス出力をマイクロコンピュ
ータの割込入力に入力し、計数、演算し、PLLシンセサ
イザを構成するプログラマブル分周器の分周比を設定す
るものが知られている。Conventional Technology Conventionally, the rotary channel selection method of synthesizer receivers is
It is known to input the pulse output of a rotary encoder to an interrupt input of a microcomputer, count and calculate it, and set the frequency division ratio of a programmable frequency divider that constitutes a PLL synthesizer.
以下、図面を参照しながら従来のシンセサイザ受信機
のロータリー選局方式について説明する。第３図、第４
図は従来のシンセサイザ受信機のロータリー選局装置の
構成およびマイクロコンピュータのプログラムのフロー
チャートを示すものである。第３図において、３−１は
ロータリーエンコーダである。３−２はマイクロコンピ
ュータであり、ロータリーエンコーダ３−１からのパル
ス出力を割込入力にもち、ロータリーエンコーダ３−１
の正転、反転の各信号出力を入力にもつ。３−３はPLL
シンセサイザを構成するプログラマブル分周器であり、
マイクロコンピュータ３−２によって分周比が設定され
る。第４図はマイクロコンピュータの動作を示すフロー
チャートである。以上のように構成されたシンセサイザ
受信機のロータリー選局方式について、以下その動作に
ついて説明する。A conventional rotary channel selection system for a synthesizer receiver will be described below with reference to the drawings. 3 and 4
FIG. 1 shows a flow chart of a configuration of a rotary channel selection device of a conventional synthesizer receiver and a program of a microcomputer. In FIG. 3, 3-1 is a rotary encoder. 3-2 is a microcomputer, which has a pulse output from the rotary encoder 3-1 as an interrupt input and has a rotary encoder 3-1.
It has the output of each of the normal rotation and the inversion of. 3-3 is PLL
It is a programmable frequency divider that constitutes a synthesizer,
The frequency division ratio is set by the microcomputer 3-2. FIG. 4 is a flowchart showing the operation of the microcomputer. The operation of the rotary channel selection system of the synthesizer receiver configured as described above will be described below.
ロータリーエンコーダ３−１より出力されるパルス出
力はマイクロコンピュータ３−２の割込入力に入力され
る。マイクロコンピュータ３−２において、第４図Ａの
割込処理フローに示されるように、ロータリーエンコー
ダから入力される正転逆転信号に基づいてカウンタを加
減算する。一方、メインプログラムにおいて第４図Ｂの
メインフローに示すように、時間を計測し、所定時間の
経過後に割込プログラムにおいて加減算されたカウンタ
の数値を読み、カウンタの値を０にする。次によみとっ
たカウンタの値を現在のPLLデータに加算し、プログラ
マブル分周比を設定及び表示データの出力を行う。The pulse output output from the rotary encoder 3-1 is input to the interrupt input of the microcomputer 3-2. In the microcomputer 3-2, as shown in the interrupt processing flow of FIG. 4A, the counter is added or subtracted based on the forward / reverse rotation signal input from the rotary encoder. On the other hand, as shown in the main flow of FIG. 4B in the main program, time is measured, and after the elapse of a predetermined time, the value of the counter added and subtracted in the interrupt program is read and the value of the counter is set to 0. The value of the counter obtained below is added to the current PLL data, the programmable frequency division ratio is set, and the display data is output.
発明が解決しようとする問題点 しかしながら、上記のような構成では、カウンタの計
数値をよみ、プログラマブル分周器の分周比を設定し、
周波数を設定する時間は、よみとった計数値からPLLデ
ータを演算し、周波数範囲のチェックを行い、表示デー
タを演算処理するのに必要な時間よりも長く、一定時間
間隔であるので、実際の使用上、ロータリーチューニン
グツマミを回してから周波数が設定されるまで時間遅れ
が生じ、操作性が悪いという問題点を有していた。本発
明は上記問題点に鑑み、ロータリーチューニングツマミ
を回してから周波数の設定までの時間遅れを少なくし、
操作性を向上させたシンセサイザ受信機のロータリー選
局方式を提供するものである。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, in the above configuration, the count value of the counter is read, the division ratio of the programmable frequency divider is set,
The time to set the frequency is longer than the time required to calculate the PLL data from the read count value, check the frequency range, and calculate the display data. In use, there is a problem in that there is a time lag from turning the rotary tuning knob until the frequency is set, resulting in poor operability. In view of the above problems, the present invention reduces the time delay from turning the rotary tuning knob to setting the frequency,
The present invention provides a rotary channel selection system for a synthesizer receiver with improved operability.
問題点を解決するための手段 上記問題点を解決するために本発明のシンセサイザ受
信機のロータリー選局方式は、マイクロコンピュータの
割込入力に入力されたロータリーエンコーダのパルス出
力の計数値によって、上記パルス出力を計数する時間を
増減するようにしたことを特徴とするものである。Means for Solving the Problems In order to solve the above problems, the rotary channel selection method of the synthesizer receiver of the present invention is based on the count value of the pulse output of the rotary encoder input to the interrupt input of the microcomputer. It is characterized in that the time for counting the pulse output is increased or decreased.
作用 本発明は上記した方式によって、マイクロコンピュー
タの割込入力によって入力されたロータリーエンコーダ
からのパルス出力が、設定された一定時間間隔内になけ
れば、次にロータリーエンコーダの出力パルスを計数す
るカウンタを見る時間を、PLLデータの演算および周波
数範囲チェック、表示データの出力にマイクロコンピュ
ータが必要とするとして設定された前記時間間隔よりも
短くすることによって、ロータリーチューニングツマミ
が回わされてから周波数設定がなされるまでの時間遅れ
を短くし操作性を向上することができることになる。Effect The present invention uses the above-described method to provide a counter that counts the output pulse of the rotary encoder next if the pulse output from the rotary encoder input by the interrupt input of the microcomputer is not within the set constant time interval. By setting the viewing time shorter than the time interval set as required by the microcomputer for calculating the PLL data, checking the frequency range, and outputting the display data, the frequency setting after the rotary tuning knob is turned It is possible to improve the operability by shortening the time delay until it is done.
実 施 例 以下、本発明の実施例のシンセサイザ受信機のロータ
リー選局方式について、図面を参照しながら説明する。
第１図、第２図は本発明の一実施例におけるシンセサイ
ザ受信機のロータリー選局方式の構成およびマイクロコ
ンピュータのフローチャートを示すものである。第１図
において、１−１はロータリーエンコーダである。１−
２はマイクロコンピュータであり、ロータリーエンコー
ダ１−１のパルス出力を割込入力にもち、ロータリーエ
ンコーダ１−１の正転，反転の各信号出力を別の入力に
もつ。１−３はPLLシンセサイザを構成するプログラマ
ブル分周器であり、マイクロコンピュータ１−２によっ
て分周比が設定される。第２図はマイクロコンピュータ
の動作を示すフローチャートである。Example Hereinafter, a rotary channel selection system of a synthesizer receiver according to an example of the present invention will be described with reference to the drawings.
FIG. 1 and FIG. 2 show a configuration of a rotary channel selection system of a synthesizer receiver and a flow chart of a microcomputer in one embodiment of the present invention. In FIG. 1, 1-1 is a rotary encoder. 1-
Reference numeral 2 denotes a microcomputer, which has a pulse output of the rotary encoder 1-1 as an interrupt input and has each signal output of normal rotation and inversion of the rotary encoder 1-1 as another input. Reference numeral 1-3 is a programmable frequency divider that constitutes a PLL synthesizer, and the frequency division ratio is set by the microcomputer 1-2. FIG. 2 is a flow chart showing the operation of the microcomputer.
以上のように構成されたシンセサイザ受信機のロータ
リー選局方式について、以下第１図及び第２図を用いて
その動作を説明する。The operation of the rotary channel selection system of the synthesizer receiver configured as described above will be described below with reference to FIGS. 1 and 2.
まず、第１図において、ロータリーエンコーダ１−１
からパルスが出力されると、マイクロコンピュータ１−
２の割込入力に入力される。マイクロコンピュータ１−
２では、第２図Ａに示すように割込処理が行なわれる。
ステップ２−１においてロータリーエンコーダ１−１か
らの正転，反転信号を判別し、正転ならばステップ２−
２へ至りパルス出力を計数するカウンタが加算され、反
転ならばステップ２−３に至りカウンタが減算され、割
込処理を終了しメインプログラムに戻る。一方、メイン
プログラムでは、第２図Ｂに示すように、ステップ２−
５であらかじめ設定された時間を計測する。ステップ２
−５において時間が経過すると、ステップ２−６に至
り、割込ルーチンにおいて加減算されたカウンタ値を読
む。カウンタ値が０でなければ、ステップ２−７に至り
カウンタ値を現在のPLLデータに加算し、周波数の範囲
チェックを行ないプログラマブル分周器に出力する。次
にステップ２−８に至り表示データ演算を行ない出力す
る。次にステップ２−９に至りステップ２−５で計測す
べき時間T2を設定した後、ステップ２−５に至る。ステ
ップ２−６においてカウンタ値が０ならば、ステップ２
−10に至りステップ２−５で計測すべき時間T1を設定し
た後ステップ２−５に至る。ここでステップ２−９にお
ける時間T2とステップ２−10における時間T1とは、T1＜
T2の関係がある。このようにすると、ロータリーチュー
ニングツマミを回していない時は、短い時間間隔でカウ
ンタ値を読んでおり、ロータリーチューニングツマミを
回してから、PLLデータの変更に至るまでの時間を短く
することができ、ロータリー選局における操作性を向上
することができる。またロータリーチューニングツマミ
を回している間は、PLLデータの演算、周波数の範囲チ
ェック、表示データの演算、出力のために必要な時間が
あるために、本来の動作に影響を与えることはない。ロ
ータリーチューニングツマミをまわしつづけている時
は、従来と同様の時間間隔で周波数が変更されるが、実
際にロータリーチューニングツマミの操作と周波数変化
の遅れは操作の開始時しか認識することができないため
に問題となるものではない。First, in FIG. 1, the rotary encoder 1-1
When a pulse is output from the microcomputer 1-
It is input to the interrupt input of 2. Microcomputer 1-
In 2, the interrupt process is performed as shown in FIG. 2A.
In step 2-1 the forward and reverse signals from the rotary encoder 1-1 are discriminated.
The counter for counting the pulse output is incremented to 2, and if it is inverted, the counter is decremented to reach step 2-3, the interrupt process is terminated, and the process returns to the main program. On the other hand, in the main program, as shown in FIG.
Measure the preset time in 5. Step 2
When the time elapses at -5, the process goes to step 2-6 to read the counter value added and subtracted in the interrupt routine. If the counter value is not 0, the process proceeds to step 2-7, the counter value is added to the current PLL data, the frequency range is checked, and output to the programmable frequency divider. Next, in step 2-8, the display data is calculated and output. Next, in step 2-9, the time T 2 to be measured is set in step 2-5, and then step 2-5 is reached. If the counter value is 0 in step 2-6, step 2
After reaching -10 and setting the time T 1 to be measured in step 2-5, the process proceeds to step 2-5. Here, the time T 2 in step 2-9 and the time T 1 in step 2-10 are T 1 <
There is a relationship of T 2 . By doing this, when the rotary tuning knob is not turned, the counter value is read at short time intervals, and the time from turning the rotary tuning knob to changing the PLL data can be shortened. The operability in rotary channel selection can be improved. Also, while the rotary tuning knob is being rotated, there is a time required for calculating the PLL data, checking the frequency range, calculating the display data, and outputting, so that the original operation is not affected. While continuing to turn the rotary tuning knob, the frequency changes at the same time intervals as before, but since the operation of the rotary tuning knob and the delay in frequency change can only be recognized at the start of the operation. It doesn't matter.
発明の効果 以上のように本発明は、ロータリーエンコーダからマ
イクロコンピュータの割込入力に入力され計数された計
数値を読みだしPLLシンセサイザのプログラマブル分周
比を演算する時間間隔を、計数値によって加減すること
により、ロータリーチューニグツマミを操作し始めてか
ら周波数が変更されるまでの時間遅れを短くすることが
でき、操作性を向上することができる。EFFECTS OF THE INVENTION As described above, according to the present invention, the time interval at which the count value input from the rotary encoder to the interrupt input of the microcomputer is read and the programmable frequency division ratio of the PLL synthesizer is calculated is adjusted by the count value. As a result, the time delay from the start of operating the rotary tuning knob until the frequency is changed can be shortened, and operability can be improved.
【図面の簡単な説明】 第１図は本発明の一実施例を示すシンセサイザ受信機の
ブロック図、第２図は本発明の一実施例を示すマイクロ
コンピュータの動作を示すメイン及び割込みのフローチ
ャート、第３図は従来のシンセサイザ受信機を示すブロ
ック図、第４図は従来のマイクロコンピュータの動作を
示すメイン及び割込みのフローチャートである。 １−１……ロータリーエンコーダ、１−２……マイクロ
コンピュータ、１−３……プログラマブル分周器、３−
１……ロータリーエンコーダ、３−２……マイクロコン
ピュータ、３−３……プログラマブル分周器。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a synthesizer receiver showing an embodiment of the present invention, FIG. 2 is a flow chart of main and interrupt showing an operation of a microcomputer showing an embodiment of the present invention, FIG. 3 is a block diagram showing a conventional synthesizer receiver, and FIG. 4 is a main and interrupt flowchart showing the operation of a conventional microcomputer. 1-1 ... Rotary encoder, 1-2 ... Microcomputer, 1-3 ... Programmable frequency divider, 3-
1 ... Rotary encoder, 3-2 ... Microcomputer, 3-3 ... Programmable frequency divider.
Claims (1)
てなり、ロータリーエンコーダと、このロータリーエン
コーダの出力パルスを割込入力にもち、所定時間上記出
力パルスを計数後に計数値を演算し、PLLシンセサイザ
のプログラマブル分周比を設定するマイクロコンピュー
タでなる制御手段を備え、この制御手段は計数値の値に
よって上記ロータリーエンコーダからの出力パルスを計
数する時間を増減するように構成したことを特徴とする
シンセサイザ受信機のロータリー選局方式。1. A local oscillator circuit comprising a PLL synthesizer, which has a rotary encoder and an output pulse of the rotary encoder as an interrupt input, calculates a count value after counting the output pulse for a predetermined time, and calculates a count value. A control means comprising a microcomputer for setting the programmable frequency division ratio of the control means, the control means being configured to increase or decrease the time for counting the output pulse from the rotary encoder according to the value of the count value. Rotary channel selection method for receivers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16585986A JPH088466B2 (en) | 1986-07-15 | 1986-07-15 | A rotary tuning system for synthesizer receivers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16585986A JPH088466B2 (en) | 1986-07-15 | 1986-07-15 | A rotary tuning system for synthesizer receivers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6320911A JPS6320911A (en) | 1988-01-28 |
| JPH088466B2 true JPH088466B2 (en) | 1996-01-29 |
Family
ID=15820350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16585986A Expired - Lifetime JPH088466B2 (en) | 1986-07-15 | 1986-07-15 | A rotary tuning system for synthesizer receivers |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088466B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0672302B2 (en) * | 1985-09-19 | 1994-09-14 | 住友電気工業株式会社 | Manufacturing method of hard carbon film coated cemented carbide |
| JP2924989B2 (en) * | 1992-01-28 | 1999-07-26 | 日本特殊陶業株式会社 | Diamond film-coated silicon nitride base member and method of manufacturing the same |
| WO1994013852A1 (en) | 1992-12-08 | 1994-06-23 | Osaka Diamond Industrial Co., Ltd. | Superhard film-coated material and method of producing the same |
| JPH10138027A (en) * | 1996-11-11 | 1998-05-26 | Shinko Kobelco Tool Kk | Cemented carbide for drill and drill for printed board drilling using same cemented carbide |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814728A (en) * | 1981-07-20 | 1983-01-27 | Shoichi Teraoka | Multistage superposing mold |
| JPS5942167A (en) * | 1982-03-31 | 1984-03-08 | Shoichi Teraoka | Combined multi-stage type forming die |
-
1986
- 1986-07-15 JP JP16585986A patent/JPH088466B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6320911A (en) | 1988-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0647017B1 (en) | Synchronization circuit using a high speed digital slip counter | |
| JPH06244717A (en) | Oscillator clock signal generating circuit | |
| US4271530A (en) | Receiver having a frequency synthesizing circuit | |
| JPS6350110A (en) | Receiving sensitivity control system for sweep receiver | |
| JPH088466B2 (en) | A rotary tuning system for synthesizer receivers | |
| US5073973A (en) | Method and circuitry for automatic control of the frequency for a radio telephone | |
| JPS5836310B2 (en) | frequency counter | |
| CA1117629A (en) | Method and apparatus for automatically adjusting the resolution of a radio altimeter over its operating altitude range | |
| US6721377B1 (en) | Method and circuit configuration for resynchronizing a clock signal | |
| US5119347A (en) | Method and timing device for measuring time intervals | |
| US5343285A (en) | Electrical circuit for measuring the frequency of laser Doppler signals | |
| JPS57106255A (en) | Bit synchronizing system | |
| JP2595192Y2 (en) | Phase synchronizer | |
| JPH076533Y2 (en) | Frequency counter | |
| SU1067606A1 (en) | Device for automatic tuning of preliminary phase correctors | |
| JPH054328Y2 (en) | ||
| JP3153253B2 (en) | Method and apparatus for detecting frequency-modulated or phase-modulated signal | |
| JPH028438Y2 (en) | ||
| US4225972A (en) | System for indicating frequency of station signal received by superheterodyne radio receiver | |
| JPS606793Y2 (en) | electronic clock | |
| JP2733089B2 (en) | Frequency error detection circuit | |
| JPH02227698A (en) | Automatic adjusting device for clock | |
| JPH029728B2 (en) | ||
| JPH0681160B2 (en) | Digital signal loss detector | |
| JPH066617Y2 (en) | Tuner |