JPH0884081A - デジタル符号化装置及びデジタル符号復号化装置 - Google Patents
デジタル符号化装置及びデジタル符号復号化装置Info
- Publication number
- JPH0884081A JPH0884081A JP16981495A JP16981495A JPH0884081A JP H0884081 A JPH0884081 A JP H0884081A JP 16981495 A JP16981495 A JP 16981495A JP 16981495 A JP16981495 A JP 16981495A JP H0884081 A JPH0884081 A JP H0884081A
- Authority
- JP
- Japan
- Prior art keywords
- code
- circuit
- length
- variable
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 デジタル符号化又は符号復号化装置におい
て、使用する論理テーブルの規模を縮小する。 【解決手段】 ハフマン符号化を用いて画像データの圧
縮及び伸張を行うデジタル符号化又は符号復号化装置に
おいて、ハフマン符号化回路４は、ＡＣ係数のゼロラン
とバリュウとの組合せから可変長符号を出力する。符号
長計算回路５が有するＡＣ符号長テーブルは、可変長符
号とその符号長との対応関係を予め記憶する。前記符号
長計算回路５は、前記ＡＣ係数のゼロランとバリュウと
の組合せではなく、ハフマン符号化回路４からの可変長
符号を入力し、前記ＡＣ符号長テーブルに基いて、この
入力した可変長符号からその符号長を計算する。従っ
て、ＡＣ符号長テーブルは、ＡＣ係数のゼロランとバリ
ュウとの組合せと符号長との対応を記憶する従来の場合
と比較して、その規模が大幅に縮小される。
て、使用する論理テーブルの規模を縮小する。 【解決手段】 ハフマン符号化を用いて画像データの圧
縮及び伸張を行うデジタル符号化又は符号復号化装置に
おいて、ハフマン符号化回路４は、ＡＣ係数のゼロラン
とバリュウとの組合せから可変長符号を出力する。符号
長計算回路５が有するＡＣ符号長テーブルは、可変長符
号とその符号長との対応関係を予め記憶する。前記符号
長計算回路５は、前記ＡＣ係数のゼロランとバリュウと
の組合せではなく、ハフマン符号化回路４からの可変長
符号を入力し、前記ＡＣ符号長テーブルに基いて、この
入力した可変長符号からその符号長を計算する。従っ
て、ＡＣ符号長テーブルは、ＡＣ係数のゼロランとバリ
ュウとの組合せと符号長との対応を記憶する従来の場合
と比較して、その規模が大幅に縮小される。
Description
【０００１】
【発明の属する技術分野】本発明はデジタル符号化装置
及びデジタル符号復号化装置の改良に関し、詳しくは、
これ等装置が有する論理テーブルの規模の縮小化に関す
る。
及びデジタル符号復号化装置の改良に関し、詳しくは、
これ等装置が有する論理テーブルの規模の縮小化に関す
る。
【０００２】
【従来の技術】従来の画像データの圧縮及び伸張を行う
デジタル符号復号化装置は、例えば特開平６−１６５，
１１２号公報等に開示される。以下、従来のデジタル符
号復号化装置の基本構成を図１０に示す。同図におい
て、１４は離散コサイン変換回路(Discrete Cosine Tra
nsform、以下、ＤＣＴ回路という）、１５は量子化回
路、１６は可変長符号化回路(Variable Length Coder,
以下、ＶＬＣ回路という）である。また、１７は逆離散
コサイン変換回路(Inverse Discrete CosineTransform
、以下、ＩＤＣＴ回路という）、１８は逆量子化回
路、１９は可変長復号化回路 (Variable Length Decode
r 以下、ＶＬＤ回路という）、２０は前記ＶＬＣ回路１
６及びＶＬＤ回路１９を内蔵する回路である。
デジタル符号復号化装置は、例えば特開平６−１６５，
１１２号公報等に開示される。以下、従来のデジタル符
号復号化装置の基本構成を図１０に示す。同図におい
て、１４は離散コサイン変換回路(Discrete Cosine Tra
nsform、以下、ＤＣＴ回路という）、１５は量子化回
路、１６は可変長符号化回路(Variable Length Coder,
以下、ＶＬＣ回路という）である。また、１７は逆離散
コサイン変換回路(Inverse Discrete CosineTransform
、以下、ＩＤＣＴ回路という）、１８は逆量子化回
路、１９は可変長復号化回路 (Variable Length Decode
r 以下、ＶＬＤ回路という）、２０は前記ＶＬＣ回路１
６及びＶＬＤ回路１９を内蔵する回路である。
【０００３】前記図１０において、ＤＣＴ回路１４は、
画像データの輝度信号又は色差信号を離散コサイン変換
してＡＣ係数を出力し、量子化回路１５は前記ＤＣＴ回
路１４のＡＣ係数を量子化する。ＶＬＣ回路１６は、前
記量子化回路１５からのＡＣ係数を可変長のハフマン符
号に符号化して、データを更に圧縮すると共に、この可
変長ＡＣ符号を固定長符号に詰め込み、この固定長符号
を図示しない記録装置に外部出力する。
画像データの輝度信号又は色差信号を離散コサイン変換
してＡＣ係数を出力し、量子化回路１５は前記ＤＣＴ回
路１４のＡＣ係数を量子化する。ＶＬＣ回路１６は、前
記量子化回路１５からのＡＣ係数を可変長のハフマン符
号に符号化して、データを更に圧縮すると共に、この可
変長ＡＣ符号を固定長符号に詰め込み、この固定長符号
を図示しない記録装置に外部出力する。
【０００４】一方、ＶＬＤ回路１９は、図示しない外部
の記録装置から固定長ＡＣ符号を受け、この固定長のＡ
Ｃ符号（ハフマン符号）の中から、可変長のＡＣ符号を
切り出すと共に、この可変長のハフマン符号を復号化し
て伸張し、ＡＣ係数を出力する。逆量子化回路１８は、
ＶＬＤ回路１９からのＡＣ係数を逆量子化して伸張し、
ＩＤＣＴ回路１７は逆量子化されたＡＣ係数を逆離散コ
サイン変換して、画像データの輝度信号又は色差信号を
得て、この両信号を出力し、この各信号は例えばブラウ
ン管等の画像表示装置に外部出力される。
の記録装置から固定長ＡＣ符号を受け、この固定長のＡ
Ｃ符号（ハフマン符号）の中から、可変長のＡＣ符号を
切り出すと共に、この可変長のハフマン符号を復号化し
て伸張し、ＡＣ係数を出力する。逆量子化回路１８は、
ＶＬＤ回路１９からのＡＣ係数を逆量子化して伸張し、
ＩＤＣＴ回路１７は逆量子化されたＡＣ係数を逆離散コ
サイン変換して、画像データの輝度信号又は色差信号を
得て、この両信号を出力し、この各信号は例えばブラウ
ン管等の画像表示装置に外部出力される。
【０００５】図７は、前記図１０の符号化装置のＶＬＣ
回路１６の回路構成図を示し、１は判定回路、２はラン
レングスカウンター、３はＡＣ符号テーブル、４は２次
元ハフマン符号化回路、７は詰め込み回路、１２は符号
長計算回路、１３はＡＣ符号長テーブルである。
回路１６の回路構成図を示し、１は判定回路、２はラン
レングスカウンター、３はＡＣ符号テーブル、４は２次
元ハフマン符号化回路、７は詰め込み回路、１２は符号
長計算回路、１３はＡＣ符号長テーブルである。
【０００６】前記図７のＶＬＣ回路１６において、判定
回路１は、図１１に示すように、ゼロ又はゼロ以外の値
から成るＡＣ係数を連続して受け、この各ＡＣ係数が０
か否かを判定する。ランレングスカウント回路２は、前
記判定回路１により判定された連続する０の個数をカウ
ントする。０以外のＡＣ係数をバリュウ、連続する０の
個数をゼロランと定義して、このゼロランとバリュウと
の組み合わせが同図に示すように得られる。このような
組合せと可変長ＡＣ符号との対応がＡＣ符号テーブル３
に予め記憶される。また、前記各組合せとこれに対応す
る可変長ＡＣ符号の符号長との対応がＡＣ符号長テーブ
ル１３に予め記憶される。前記得られた各組合せは、２
次元ハフマン符号化回路４及び符号長計算回路１２に入
力され、符号化回路４は、前記ＡＣ符号テーブル３に基
いて、ゼロランとバリュウとの組み合せに対応する可変
長ＡＣ符号を出力する。符号長計算回路１２は、前記Ａ
Ｃ符号長テーブル１３に基いて、同図に示すように、ゼ
ロランとバリュウとの組み合わせに対応する可変長ＡＣ
符号の符号長を出力する。詰め込み回路７は、前記２次
元ハフマン符号化回路４からの可変長ＡＣ符号と、符号
長計算回路１２からの符号長とを受けて、これ等を図１
２に示すように固定長ＡＣ符号に詰め込む。図１２は、
１３個の可変長ＡＣ符号Ａ〜Ｍがが３つの固定長符号に
詰め込まれた状態を示す。同図の可変長ＡＣ符号Ｅは、
その一部分Ｅ１のみが第１番目の固定長ＡＣ符号内に詰
め込まれ、残り部分Ｅ２は第２番目の固定長ＡＣ符号の
最初部分に詰み込まれている。
回路１は、図１１に示すように、ゼロ又はゼロ以外の値
から成るＡＣ係数を連続して受け、この各ＡＣ係数が０
か否かを判定する。ランレングスカウント回路２は、前
記判定回路１により判定された連続する０の個数をカウ
ントする。０以外のＡＣ係数をバリュウ、連続する０の
個数をゼロランと定義して、このゼロランとバリュウと
の組み合わせが同図に示すように得られる。このような
組合せと可変長ＡＣ符号との対応がＡＣ符号テーブル３
に予め記憶される。また、前記各組合せとこれに対応す
る可変長ＡＣ符号の符号長との対応がＡＣ符号長テーブ
ル１３に予め記憶される。前記得られた各組合せは、２
次元ハフマン符号化回路４及び符号長計算回路１２に入
力され、符号化回路４は、前記ＡＣ符号テーブル３に基
いて、ゼロランとバリュウとの組み合せに対応する可変
長ＡＣ符号を出力する。符号長計算回路１２は、前記Ａ
Ｃ符号長テーブル１３に基いて、同図に示すように、ゼ
ロランとバリュウとの組み合わせに対応する可変長ＡＣ
符号の符号長を出力する。詰め込み回路７は、前記２次
元ハフマン符号化回路４からの可変長ＡＣ符号と、符号
長計算回路１２からの符号長とを受けて、これ等を図１
２に示すように固定長ＡＣ符号に詰め込む。図１２は、
１３個の可変長ＡＣ符号Ａ〜Ｍがが３つの固定長符号に
詰め込まれた状態を示す。同図の可変長ＡＣ符号Ｅは、
その一部分Ｅ１のみが第１番目の固定長ＡＣ符号内に詰
め込まれ、残り部分Ｅ２は第２番目の固定長ＡＣ符号の
最初部分に詰み込まれている。
【０００７】図８は、前記図１０の符号化装置のＶＬＤ
回路１９の回路構成図を示す。同図において、５は符号
長計算回路、６はＡＣ符号長テーブル、９は２次元ハフ
マン復号化回路、１０は切り出し回路、１１は逆ＡＣ符
号テーブルである。
回路１９の回路構成図を示す。同図において、５は符号
長計算回路、６はＡＣ符号長テーブル、９は２次元ハフ
マン復号化回路、１０は切り出し回路、１１は逆ＡＣ符
号テーブルである。
【０００８】前記図８のＶＬＤ回路において、符号長計
算回路５は、ＡＣ符号長テーブル６に基いて、固定長Ａ
Ｃ符号からこれに含まれる可変長ＡＣ符号の符号長を求
める。切り出し回路１０は、固定長ＡＣ符号と前記符号
長計算回路５からの符号長とを入力し、可変長ＡＣ符号
を切り出す。２次元ハフマン復号化回路９は、逆ＡＣ符
号テーブル１１に基いて、前記切り出し回路１０からの
可変長ＡＣ符号をゼロランとバリュウとの組み合せに変
換する。
算回路５は、ＡＣ符号長テーブル６に基いて、固定長Ａ
Ｃ符号からこれに含まれる可変長ＡＣ符号の符号長を求
める。切り出し回路１０は、固定長ＡＣ符号と前記符号
長計算回路５からの符号長とを入力し、可変長ＡＣ符号
を切り出す。２次元ハフマン復号化回路９は、逆ＡＣ符
号テーブル１１に基いて、前記切り出し回路１０からの
可変長ＡＣ符号をゼロランとバリュウとの組み合せに変
換する。
【０００９】図９は、前記図１０の符号化装置のＶＬＣ
回路１６及びＶＬＤ回路１９で用いる４種の論理テーブ
ルの一覧を示す。図９において、可変長符号エンコード
テーブルＴ１がＡＣ符号テーブル３に対応して、ゼロラ
ンとバリュウとの組み合せを入力して可変長符号を出力
する。符号長テーブルＴ２はＡＣ符号長テーブル１３に
対応して、ゼロランとバリュウとの組み合せを入力して
符号長を出力する。また、符号長テーブルＴ３はＡＣ符
号長テーブル６に対応して、可変長符号を入力してその
符号長を出力する。更に、可変長符号デコードテーブル
Ｔ４は逆ＡＣ符号テーブル１１に対応して、可変長符号
を入力してゼロランとバリュウとの組み合せを出力す
る。
回路１６及びＶＬＤ回路１９で用いる４種の論理テーブ
ルの一覧を示す。図９において、可変長符号エンコード
テーブルＴ１がＡＣ符号テーブル３に対応して、ゼロラ
ンとバリュウとの組み合せを入力して可変長符号を出力
する。符号長テーブルＴ２はＡＣ符号長テーブル１３に
対応して、ゼロランとバリュウとの組み合せを入力して
符号長を出力する。また、符号長テーブルＴ３はＡＣ符
号長テーブル６に対応して、可変長符号を入力してその
符号長を出力する。更に、可変長符号デコードテーブル
Ｔ４は逆ＡＣ符号テーブル１１に対応して、可変長符号
を入力してゼロランとバリュウとの組み合せを出力す
る。
【００１０】
【発明が解決しようとする課題】しかしながら、前記従
来のデジタル符号復号化装置では、ＶＬＣ回路１６にお
いて、符号長テーブルは、例えば、ゼロランの最大を６
３、バリュウの最大を２５５、符号長の最大を１６とす
ると、この符号長テーブルをＲＡＭ又はＲＯＭで構成す
る場合には、ゼロランのないＡＣ符号及びバリュウのな
いＡＣ符号をも含めると、６４×２５６＝１６３８４の
数のワード数が必要になり、１ワードを平均５ビットと
して、１６３８４×５＝８１９２０のビット数の規模が
必要となり、その規模が大きく、これに伴い、その符号
長テーブル周辺の回路規模が大きくなり、消費電力が多
いという問題があった。
来のデジタル符号復号化装置では、ＶＬＣ回路１６にお
いて、符号長テーブルは、例えば、ゼロランの最大を６
３、バリュウの最大を２５５、符号長の最大を１６とす
ると、この符号長テーブルをＲＡＭ又はＲＯＭで構成す
る場合には、ゼロランのないＡＣ符号及びバリュウのな
いＡＣ符号をも含めると、６４×２５６＝１６３８４の
数のワード数が必要になり、１ワードを平均５ビットと
して、１６３８４×５＝８１９２０のビット数の規模が
必要となり、その規模が大きく、これに伴い、その符号
長テーブル周辺の回路規模が大きくなり、消費電力が多
いという問題があった。
【００１１】ここで、従来、論理テーブルの規模を削減
する方法として、次式 （ｚ，ｖ）＝（ｚ−１，０）＋（０，ｖ） （ここに、ｚはゼロラン，ｖはバリュウを意味する）を
用いる方法がある。例えば、図１３に示すように、ゼロ
ランＺが「１０」、バリュウＶが「２」である場合に
は、同図及び下式に示すように、 （１０，２）＝（９，０）＋（０，２） と分割する。
する方法として、次式 （ｚ，ｖ）＝（ｚ−１，０）＋（０，ｖ） （ここに、ｚはゼロラン，ｖはバリュウを意味する）を
用いる方法がある。例えば、図１３に示すように、ゼロ
ランＺが「１０」、バリュウＶが「２」である場合に
は、同図及び下式に示すように、 （１０，２）＝（９，０）＋（０，２） と分割する。
【００１２】この方法によれば、必要な論理テーブルは
６２＋２５５＝３１７ワードになるが、この場合でも、
ワード数は多い。
６２＋２５５＝３１７ワードになるが、この場合でも、
ワード数は多い。
【００１３】本発明の目的は、データを符号化するＶＬ
Ｃ回路を備えたデジタル符号化装置及びデジタル符号復
号化装置において、そのＶＬＣ回路が使用する論理テー
ブル（符号長テーブル）の規模を縮小することにある。
Ｃ回路を備えたデジタル符号化装置及びデジタル符号復
号化装置において、そのＶＬＣ回路が使用する論理テー
ブル（符号長テーブル）の規模を縮小することにある。
【００１４】
【課題を解決するための手段】前記の目的を達成するた
め、本発明では、符号長テーブルとして、ＡＣ係数（変
換係数）のゼロランとバリュウとの組合せと符号長との
対応関係ではなく、可変長符号とその符号長との対応関
係を記憶する構成とする。
め、本発明では、符号長テーブルとして、ＡＣ係数（変
換係数）のゼロランとバリュウとの組合せと符号長との
対応関係ではなく、可変長符号とその符号長との対応関
係を記憶する構成とする。
【００１５】即ち、請求項１記載の発明のデジタル符号
化装置は、データを直交変換することにより、各々がゼ
ロ又はゼロ以外のバリュウから成る多数の変換係数を得
て、この各変換係数を出力する直交変換回路と、前記直
交変換回路の変換係数を可変長符号に変換し、この可変
長符号を固定長符号に詰め込んで、この固定長符号を外
部に出力する可変長符号化回路とを備えたデジタル符号
化装置において、前記可変長符号化回路は、変換係数の
連続するゼロの個数とバリュウとの組合せと、可変長符
号との対応を定めた第１の論理テーブルと、前記直交変
換回路の変換係数を入力し、この変換係数の連続するゼ
ロの個数とバリュウとの組合せを、前記第１の論理テー
ブルに基いて、可変長符号に変換する符号化回路と、可
変長符号とその符号長との対応を定めた第２の論理テー
ブルと、前記符号化回路の可変長符号を入力し、この可
変長符号の符号長を、前記第２の論理テーブルに基いて
計算する符号長計算回路と、前記符号化回路により変換
された可変長符号、及び前記符号長計算回路により計算
された符号長を入力し、この符号長に基いて前記可変長
符号を固定長符号に詰め込む詰め込み回路とを備えたこ
とを特徴とする。
化装置は、データを直交変換することにより、各々がゼ
ロ又はゼロ以外のバリュウから成る多数の変換係数を得
て、この各変換係数を出力する直交変換回路と、前記直
交変換回路の変換係数を可変長符号に変換し、この可変
長符号を固定長符号に詰め込んで、この固定長符号を外
部に出力する可変長符号化回路とを備えたデジタル符号
化装置において、前記可変長符号化回路は、変換係数の
連続するゼロの個数とバリュウとの組合せと、可変長符
号との対応を定めた第１の論理テーブルと、前記直交変
換回路の変換係数を入力し、この変換係数の連続するゼ
ロの個数とバリュウとの組合せを、前記第１の論理テー
ブルに基いて、可変長符号に変換する符号化回路と、可
変長符号とその符号長との対応を定めた第２の論理テー
ブルと、前記符号化回路の可変長符号を入力し、この可
変長符号の符号長を、前記第２の論理テーブルに基いて
計算する符号長計算回路と、前記符号化回路により変換
された可変長符号、及び前記符号長計算回路により計算
された符号長を入力し、この符号長に基いて前記可変長
符号を固定長符号に詰め込む詰め込み回路とを備えたこ
とを特徴とする。
【００１６】また、請求項２記載の発明は、前記請求項
１記載のデジタル符号化装置において、第２の論理テー
ブルは、複数個の論理回路を相互に接続したランダムロ
ジックから成ることを特徴とする。
１記載のデジタル符号化装置において、第２の論理テー
ブルは、複数個の論理回路を相互に接続したランダムロ
ジックから成ることを特徴とする。
【００１７】更に、請求項３記載の発明は、前記請求項
１記載のデジタル符号化装置において、第２の論理テー
ブルは、入力される可変長符号の一部分と、符号長との
対応が予め定められていることを特徴とする。
１記載のデジタル符号化装置において、第２の論理テー
ブルは、入力される可変長符号の一部分と、符号長との
対応が予め定められていることを特徴とする。
【００１８】加えて、請求項４記載の発明は、前記請求
項１記載のデジタル符号化装置において、直交変換回路
は、データを離散コサイン変換する離散コサイン変換回
路から成ることを特徴とする。
項１記載のデジタル符号化装置において、直交変換回路
は、データを離散コサイン変換する離散コサイン変換回
路から成ることを特徴とする。
【００１９】更に加えて、請求項５記載の発明は、前記
請求項１記載のデジタル符号化装置において、直交変換
回路と符号化回路との間に量子化回路を有し、前記量子
化回路は、前記直交変換回路の出力である変換係数を量
子化し、この量子化された変換係数が前記符号化回路に
入力されることを特徴とする。
請求項１記載のデジタル符号化装置において、直交変換
回路と符号化回路との間に量子化回路を有し、前記量子
化回路は、前記直交変換回路の出力である変換係数を量
子化し、この量子化された変換係数が前記符号化回路に
入力されることを特徴とする。
【００２０】請求項６記載の発明は、前記請求項１記載
のデジタル符号化装置において、符号化回路は、変換係
数の連続するゼロの個数とバリュウとの組合せを、可変
長のハフマン符号に変換するハフマン符号化回路より成
ることを特徴とする。
のデジタル符号化装置において、符号化回路は、変換係
数の連続するゼロの個数とバリュウとの組合せを、可変
長のハフマン符号に変換するハフマン符号化回路より成
ることを特徴とする。
【００２１】また、請求項７記載の発明のデジタル符号
復号化装置は、データを直交変換することにより、各々
がゼロ又はゼロ以外のバリュウから成る多数の変換係数
を得て、この各変換係数を出力する直交変換回路と、前
記直交変換回路の変換係数を可変長符号に変換し、この
可変長符号を固定長符号に詰め込んで、この固定長符号
を外部に出力する可変長符号化回路と、固定長符号を外
部から入力し、この固定長符号をゼロ又はゼロ以外のバ
リュウから成る多数の変換係数に変換する可変長復号化
回路と、前記可変長復号化回路により変換されたゼロ又
はバリュウを逆直交変換する逆直交変換回路とを備えた
デジタル符号復号化装置において、前記可変長符号化回
路は、変換係数の連続するゼロの個数とバリュウとの組
合せと、可変長符号との対応を定めた第１の論理テーブ
ルと、前記直交変換回路の変換係数を入力し、この変換
係数の連続するゼロの個数とバリュウとの組合せを、前
記第１の論理テーブルに基いて、可変長符号に変換する
符号化回路と、可変長符号と符号長との対応を定めた第
２の論理テーブルと、前記符号化回路の可変長符号を入
力し、この可変長符号の符号長を、前記第２の論理テー
ブルに基いて計算する符号長計算回路と、前記符号化回
路により変換された可変長符号、及び前記符号長計算回
路により計算された符号長を入力し、この符号長に基い
て前記可変長符号を固定長符号に詰め込む詰め込み回路
とを備え、前記可変長復号化回路は、可変長符号とその
符号長との対応を定めた第３の論理テーブルと、外部か
ら固定長符号を入力し、この固定長符号に含まれる可変
長符号の符号長を、前記第３の論理テーブルに基いて計
算する符号長計算回路と、外部からの固定長符号、及び
前記符号長計算回路により計算された符号長を入力し、
この入力した符号長に基いて前記固定長符号から可変長
符号を切り出す切り出し回路と、可変長符号と、変換係
数の連続するゼロの個数とバリュウとの組合せとの対応
を定めた第４の論理テーブルと、前記切り出し回路によ
り切り出された可変長符号を、前記第４の論理テーブル
に基いて、ゼロ及びゼロ以外のバリュウに変換する復号
化回路とを備えることを特徴とする。
復号化装置は、データを直交変換することにより、各々
がゼロ又はゼロ以外のバリュウから成る多数の変換係数
を得て、この各変換係数を出力する直交変換回路と、前
記直交変換回路の変換係数を可変長符号に変換し、この
可変長符号を固定長符号に詰め込んで、この固定長符号
を外部に出力する可変長符号化回路と、固定長符号を外
部から入力し、この固定長符号をゼロ又はゼロ以外のバ
リュウから成る多数の変換係数に変換する可変長復号化
回路と、前記可変長復号化回路により変換されたゼロ又
はバリュウを逆直交変換する逆直交変換回路とを備えた
デジタル符号復号化装置において、前記可変長符号化回
路は、変換係数の連続するゼロの個数とバリュウとの組
合せと、可変長符号との対応を定めた第１の論理テーブ
ルと、前記直交変換回路の変換係数を入力し、この変換
係数の連続するゼロの個数とバリュウとの組合せを、前
記第１の論理テーブルに基いて、可変長符号に変換する
符号化回路と、可変長符号と符号長との対応を定めた第
２の論理テーブルと、前記符号化回路の可変長符号を入
力し、この可変長符号の符号長を、前記第２の論理テー
ブルに基いて計算する符号長計算回路と、前記符号化回
路により変換された可変長符号、及び前記符号長計算回
路により計算された符号長を入力し、この符号長に基い
て前記可変長符号を固定長符号に詰め込む詰め込み回路
とを備え、前記可変長復号化回路は、可変長符号とその
符号長との対応を定めた第３の論理テーブルと、外部か
ら固定長符号を入力し、この固定長符号に含まれる可変
長符号の符号長を、前記第３の論理テーブルに基いて計
算する符号長計算回路と、外部からの固定長符号、及び
前記符号長計算回路により計算された符号長を入力し、
この入力した符号長に基いて前記固定長符号から可変長
符号を切り出す切り出し回路と、可変長符号と、変換係
数の連続するゼロの個数とバリュウとの組合せとの対応
を定めた第４の論理テーブルと、前記切り出し回路によ
り切り出された可変長符号を、前記第４の論理テーブル
に基いて、ゼロ及びゼロ以外のバリュウに変換する復号
化回路とを備えることを特徴とする。
【００２２】更に、請求項８記載の発明は、前記請求項
７記載のデジタル符号復号化装置において、第２の論理
テーブルは、複数個の論理回路を相互に接続したランダ
ムロジックから成ることを特徴とする。
７記載のデジタル符号復号化装置において、第２の論理
テーブルは、複数個の論理回路を相互に接続したランダ
ムロジックから成ることを特徴とする。
【００２３】加えて、請求項９記載の発明は、前記請求
項７記載のデジタル符号復号化装置において、可変長符
号化回路の符号長計算回路は、可変長復号化回路の符号
長計算回路を兼用し、第２の論理テーブルは第３の論理
テーブルを兼用することを特徴とする。
項７記載のデジタル符号復号化装置において、可変長符
号化回路の符号長計算回路は、可変長復号化回路の符号
長計算回路を兼用し、第２の論理テーブルは第３の論理
テーブルを兼用することを特徴とする。
【００２４】加えて、請求項１０記載の発明は、前記請
求項９記載のデジタル符号復号化装置において、別途、
セレクターを有し、前記セレクターは、符号長計算回路
への入力を、符号時には符号化回路の可変長符号に切換
え、復号時には外部からの固定長符号に切換えるよう選
択することを特徴とする。
求項９記載のデジタル符号復号化装置において、別途、
セレクターを有し、前記セレクターは、符号長計算回路
への入力を、符号時には符号化回路の可変長符号に切換
え、復号時には外部からの固定長符号に切換えるよう選
択することを特徴とする。
【００２５】更に加えて、請求項１１記載の発明は、前
記請求項７記載のデジタル符号復号化装置において、第
２の論理テーブルは、入力される可変長符号の一部分
と、符号長との対応が予め定められていることを特徴と
する。
記請求項７記載のデジタル符号復号化装置において、第
２の論理テーブルは、入力される可変長符号の一部分
と、符号長との対応が予め定められていることを特徴と
する。
【００２６】請求項１２記載の発明は、前記請求項７記
載のデジタル符号復号化装置において、直交変換回路
は、データを離散コサイン変換する離散コサイン変換回
路から成ることを特徴とする。
載のデジタル符号復号化装置において、直交変換回路
は、データを離散コサイン変換する離散コサイン変換回
路から成ることを特徴とする。
【００２７】また、請求項１３記載の発明は、前記請求
項１２記載のデジタル符号復号化装置において、逆直交
変換回路は、データを逆離散コサイン変換する逆離散コ
サイン変換回路から成ることを特徴とする。
項１２記載のデジタル符号復号化装置において、逆直交
変換回路は、データを逆離散コサイン変換する逆離散コ
サイン変換回路から成ることを特徴とする。
【００２８】更に、請求項１４記載の発明は、前記請求
項７記載のデジタル符号復号化装置において、直交変換
回路と符号化回路との間に量子化回路を有し、前記量子
化回路は、前記直交変換回路の出力である変換係数を量
子化し、この量子化された変換係数が前記符号化回路に
入力されることを特徴とする。
項７記載のデジタル符号復号化装置において、直交変換
回路と符号化回路との間に量子化回路を有し、前記量子
化回路は、前記直交変換回路の出力である変換係数を量
子化し、この量子化された変換係数が前記符号化回路に
入力されることを特徴とする。
【００２９】加えて、請求項１５記載の発明は、前記請
求項１４記載のデジタル符号復号化装置において、復号
化回路と逆直交変換回路との間に逆量子化回路を有し、
前記逆量子化回路は、前記復号化回路の出力であるゼロ
又はバリュウからなる変換係数を逆量子化し、この逆量
子化された変換係数が前記逆直交変換回路に入力される
ことを特徴とする。
求項１４記載のデジタル符号復号化装置において、復号
化回路と逆直交変換回路との間に逆量子化回路を有し、
前記逆量子化回路は、前記復号化回路の出力であるゼロ
又はバリュウからなる変換係数を逆量子化し、この逆量
子化された変換係数が前記逆直交変換回路に入力される
ことを特徴とする。
【００３０】更に加えて、請求項１６記載の発明は、前
記請求項７記載のデジタル符号復号化装置において、符
号化回路は、変換係数の連続するゼロの個数とバリュウ
との組合せを、可変長のハフマン符号に変換するハフマ
ン符号化回路より成ることを特徴とする。
記請求項７記載のデジタル符号復号化装置において、符
号化回路は、変換係数の連続するゼロの個数とバリュウ
との組合せを、可変長のハフマン符号に変換するハフマ
ン符号化回路より成ることを特徴とする。
【００３１】また、請求項１７記載の発明は、前記請求
項１６記載のデジタル符号復号化装置において、復号化
回路は、可変長のハフマン符号を、ゼロとバリュウとの
組合せからなる変換係数に変換するハフマン復号化回路
より成ることを特徴とする。
項１６記載のデジタル符号復号化装置において、復号化
回路は、可変長のハフマン符号を、ゼロとバリュウとの
組合せからなる変換係数に変換するハフマン復号化回路
より成ることを特徴とする。
【００３２】以上の構成により、請求項１ないし請求項
１７記載の発明のデジタル符号化装置及びデジタル符号
復号化装置では、第２の論理テーブル（符号長テーブ
ル）が、符号化回路により符号化された可変長符号とそ
の符号長との対応関係を記憶するので、変換係数のゼロ
ランとバリュウとの組合せと符号長との対応関係を記憶
する場合に比較して、この論理テーブル及びその論理テ
ーブル周辺の回路の規模が効果的に削減されると共に、
低消費電力化になる。
１７記載の発明のデジタル符号化装置及びデジタル符号
復号化装置では、第２の論理テーブル（符号長テーブ
ル）が、符号化回路により符号化された可変長符号とそ
の符号長との対応関係を記憶するので、変換係数のゼロ
ランとバリュウとの組合せと符号長との対応関係を記憶
する場合に比較して、この論理テーブル及びその論理テ
ーブル周辺の回路の規模が効果的に削減されると共に、
低消費電力化になる。
【００３３】また、請求項９及び請求項１０記載の発明
のデジタル符号復号化装置では、ＶＬＣ回路とＶＬＤ回
路との符号長計算回路、及びこの符号長計算回路が使用
する論理テーブルを共有するので、より一層に論理テー
ブル及びその論理テーブル周辺の回路の規模が削減され
ると共に、低消費電力化になる。
のデジタル符号復号化装置では、ＶＬＣ回路とＶＬＤ回
路との符号長計算回路、及びこの符号長計算回路が使用
する論理テーブルを共有するので、より一層に論理テー
ブル及びその論理テーブル周辺の回路の規模が削減され
ると共に、低消費電力化になる。
【００３４】更に、請求項３及び請求項１１記載の発明
のデジタル符号化装置及びデジタル符号復号化装置で
は、第２の論理テーブル（符号長テーブル）において、
入力される可変長符号の一部分と、符号長との対応が予
め定められるので、この第２の論理テーブルを一層に小
さくできて、その論理テーブル周辺の回路の規模が効果
的に削減されると共に、低消費電力化が一層有効にな
る。
のデジタル符号化装置及びデジタル符号復号化装置で
は、第２の論理テーブル（符号長テーブル）において、
入力される可変長符号の一部分と、符号長との対応が予
め定められるので、この第２の論理テーブルを一層に小
さくできて、その論理テーブル周辺の回路の規模が効果
的に削減されると共に、低消費電力化が一層有効にな
る。
【００３５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基いて説明する。
に基いて説明する。
【００３６】（第１の実施の形態）本発明の画像データ
の圧縮を行うデジタル符号化装置の第１の実施の形態を
図１及び図２に示す。
の圧縮を行うデジタル符号化装置の第１の実施の形態を
図１及び図２に示す。
【００３７】図１において、１４は信号電力分布の偏り
を利用して情報量を削減する直交変換回路である離散コ
サイン変換回路（ＤＣＴ回路）、１５は量子化回路、２
５は可変長符号化回路（ＶＬＣ回路）である。１７は逆
直交回路である逆離散コサイン変換回路（ＩＤＣＴ回
路）、１８は逆量子化回路、２６は可変長復号化回路
（ＶＬＤ回路）、２７は前記ＶＬＣ回路２５及びＶＬＤ
回路１６を内蔵する回路である。
を利用して情報量を削減する直交変換回路である離散コ
サイン変換回路（ＤＣＴ回路）、１５は量子化回路、２
５は可変長符号化回路（ＶＬＣ回路）である。１７は逆
直交回路である逆離散コサイン変換回路（ＩＤＣＴ回
路）、１８は逆量子化回路、２６は可変長復号化回路
（ＶＬＤ回路）、２７は前記ＶＬＣ回路２５及びＶＬＤ
回路１６を内蔵する回路である。
【００３８】前記図１において、ＤＣＴ回路１４は、画
像データの輝度信号又は色差信号を離散コサイン変換し
てＡＣ係数（変換係数）を出力し、量子化回路１５は前
記ＤＣＴ回路１４のＡＣ係数を量子化して圧縮する。Ｖ
ＬＣ回路２５は、前記量子化回路１５からのＡＣ係数を
可変長のハフマン符号に符号化して、データを更に圧縮
すると共に、この可変長符号を固定長符号に変換して、
図示しない記録装置に外部出力する。
像データの輝度信号又は色差信号を離散コサイン変換し
てＡＣ係数（変換係数）を出力し、量子化回路１５は前
記ＤＣＴ回路１４のＡＣ係数を量子化して圧縮する。Ｖ
ＬＣ回路２５は、前記量子化回路１５からのＡＣ係数を
可変長のハフマン符号に符号化して、データを更に圧縮
すると共に、この可変長符号を固定長符号に変換して、
図示しない記録装置に外部出力する。
【００３９】一方、ＶＬＤ回路２６は、図示しない外部
の記録装置から固定長ＡＣ符号を受け、この固定長のＡ
Ｃ符号（ハフマン符号）の中から、可変長のＡＣ符号を
切り出すと共に、この可変長のハフマン符号を復号化し
て伸張し、ＡＣ係数を出力する。逆量子化回路１８は、
ＶＬＤ回路１６からのＡＣ係数を逆量子化して伸張し、
ＩＤＣＴ回路１７は逆量子化されたＡＣ係数を逆離散コ
サイン変換することにより、画像データの輝度信号又は
色差信号を得て、この各信号は例えばブラウン管等の画
像表示装置に外部出力される。
の記録装置から固定長ＡＣ符号を受け、この固定長のＡ
Ｃ符号（ハフマン符号）の中から、可変長のＡＣ符号を
切り出すと共に、この可変長のハフマン符号を復号化し
て伸張し、ＡＣ係数を出力する。逆量子化回路１８は、
ＶＬＤ回路１６からのＡＣ係数を逆量子化して伸張し、
ＩＤＣＴ回路１７は逆量子化されたＡＣ係数を逆離散コ
サイン変換することにより、画像データの輝度信号又は
色差信号を得て、この各信号は例えばブラウン管等の画
像表示装置に外部出力される。
【００４０】本実施の形態の符号化装置は、前記図１に
おけるＤＣＴ回路１４と、量子化回路１５と、ＶＬＣ回
路２５とから成る。
おけるＤＣＴ回路１４と、量子化回路１５と、ＶＬＣ回
路２５とから成る。
【００４１】前記ＶＬＣ回路２５の内部構成を図２に示
す。同図において、１は判定回路、２はランレングスカ
ウンター、３はＡＣ符号テーブル（第１の論理テーブ
ル）、４は２次元ハフマン符号化回路（符号化回路）、
７は詰め込み回路、５は符号長計算回路、６はＡＣ符号
長テーブル（第２の論理テーブル）である。
す。同図において、１は判定回路、２はランレングスカ
ウンター、３はＡＣ符号テーブル（第１の論理テーブ
ル）、４は２次元ハフマン符号化回路（符号化回路）、
７は詰め込み回路、５は符号長計算回路、６はＡＣ符号
長テーブル（第２の論理テーブル）である。
【００４２】前記判定回路１は、図１の量子化回路１５
からのＡＣ係数を受け、このＡＣ係数が０か否かを判定
する。ランレングスカウンター２は、前記判定回路１に
より判定された連続する０の個数をカウントする。０以
外のＡＣ係数をバリュウ、連続する０の個数をゼロラン
と定義して、このゼロランとバリュウとの組み合せが図
１１に示すように得られると、この各組合せは、２次元
ハフマン符号化回路４及び符号長計算回路５に入力され
る。
からのＡＣ係数を受け、このＡＣ係数が０か否かを判定
する。ランレングスカウンター２は、前記判定回路１に
より判定された連続する０の個数をカウントする。０以
外のＡＣ係数をバリュウ、連続する０の個数をゼロラン
と定義して、このゼロランとバリュウとの組み合せが図
１１に示すように得られると、この各組合せは、２次元
ハフマン符号化回路４及び符号長計算回路５に入力され
る。
【００４３】前記ＡＣ符号テーブル３（第１の論理テー
ブル）は、図１１に示すように、ゼロランとバリュウと
の組み合せと可変長ＡＣ符号との対応関係を予め記憶す
る。このＡＣ符号テーブル３は、図４に示す可変長符号
エンコードテーブルＴ１である。前記２次元ハフマン符
号化回路４は、前記ＡＣ符号テーブル３（第１の論理テ
ーブル）に基いて、入力したゼロランとバリュウとの組
み合せに対応する可変長ＡＣ符号を出力する。
ブル）は、図１１に示すように、ゼロランとバリュウと
の組み合せと可変長ＡＣ符号との対応関係を予め記憶す
る。このＡＣ符号テーブル３は、図４に示す可変長符号
エンコードテーブルＴ１である。前記２次元ハフマン符
号化回路４は、前記ＡＣ符号テーブル３（第１の論理テ
ーブル）に基いて、入力したゼロランとバリュウとの組
み合せに対応する可変長ＡＣ符号を出力する。
【００４４】また、前記ＡＣ符号長テーブル６（第２の
論理テーブル）は、図１１に示すように、予め、可変長
ＡＣ符号とその符号長との対応関係を記憶する。このＡ
Ｃ符号長テーブル６は、特に、図５に示すように、可変
長ＡＣ符号のうち下位から数えて複数ビットのみをデコ
ードした値と、符号長との対応関係を予め記憶する。こ
のＡＣ符号長テーブルは、図４に示す符号長テーブルＴ
３である。前記符号長計算回路５は、前記２次元ハフマ
ン符号化回路４から出力される可変長ＡＣ符号を受け、
前記ＡＣ符号長テーブル６（第２の論理テーブル）に基
いて、この受けた可変長ＡＣ符号に対応する符号長を出
力する。
論理テーブル）は、図１１に示すように、予め、可変長
ＡＣ符号とその符号長との対応関係を記憶する。このＡ
Ｃ符号長テーブル６は、特に、図５に示すように、可変
長ＡＣ符号のうち下位から数えて複数ビットのみをデコ
ードした値と、符号長との対応関係を予め記憶する。こ
のＡＣ符号長テーブルは、図４に示す符号長テーブルＴ
３である。前記符号長計算回路５は、前記２次元ハフマ
ン符号化回路４から出力される可変長ＡＣ符号を受け、
前記ＡＣ符号長テーブル６（第２の論理テーブル）に基
いて、この受けた可変長ＡＣ符号に対応する符号長を出
力する。
【００４５】前記詰め込み回路７は、前記２次元ハフマ
ン符号化回路４からの可変長ＡＣ符号と、符号長計算回
路５からの符号長とを受けて、これ等を図１２に示すよ
うに固定長ＡＣ符号に詰め込む。
ン符号化回路４からの可変長ＡＣ符号と、符号長計算回
路５からの符号長とを受けて、これ等を図１２に示すよ
うに固定長ＡＣ符号に詰め込む。
【００４６】したがって、本実施の形態では、符号長計
算回路５が符号長を計算する際に使用するＡＣ符号長テ
ーブル６が、図４の符号長テーブルＴ３に示すように、
可変長ＡＣ符号とその符号長との対応表であるので、従
来のようなゼロランとバリュウとの組み合せと符号長と
の対応を記憶した符号長テーブルに比して、ＡＣ符号長
テーブル６の規模を小さくでき、従って、このＡＣ符号
長テーブル６周辺の回路規模の大幅な削減が可能である
と共に、不必要なアクセスが無くなり、低消費電力化が
可能である。
算回路５が符号長を計算する際に使用するＡＣ符号長テ
ーブル６が、図４の符号長テーブルＴ３に示すように、
可変長ＡＣ符号とその符号長との対応表であるので、従
来のようなゼロランとバリュウとの組み合せと符号長と
の対応を記憶した符号長テーブルに比して、ＡＣ符号長
テーブル６の規模を小さくでき、従って、このＡＣ符号
長テーブル６周辺の回路規模の大幅な削減が可能である
と共に、不必要なアクセスが無くなり、低消費電力化が
可能である。
【００４７】次に、前記効果を具体的に説明する。従来
の画像データの圧縮，伸張を行う符号化装置でのＶＬＣ
回路１６は、符号長計算回路１２の入力信号としてゼロ
ランとバリュウとの組み合せを用いる関係上、ゼロラン
とバリュウとの組み合せを入力して符号長を出力する符
号長テーブルを必要とする。この符号長テーブルの規模
は、例えば、ゼロランの最大を６３、バリュウの最大を
２５５、符号長の最大を１６とすると、符号長テーブル
をＲＡＭ又はＲＯＭで構成する場合には、ゼロランのな
いＡＣ符号及びバリュウのないＡＣ符号をも含めると、
６４×２５６＝１６３８４の数のワード数が必要にな
り、１ワードを平均５ビットとして、１６３８４×５＝
８１９２０のビット数が必要となり、規模が大きい。
の画像データの圧縮，伸張を行う符号化装置でのＶＬＣ
回路１６は、符号長計算回路１２の入力信号としてゼロ
ランとバリュウとの組み合せを用いる関係上、ゼロラン
とバリュウとの組み合せを入力して符号長を出力する符
号長テーブルを必要とする。この符号長テーブルの規模
は、例えば、ゼロランの最大を６３、バリュウの最大を
２５５、符号長の最大を１６とすると、符号長テーブル
をＲＡＭ又はＲＯＭで構成する場合には、ゼロランのな
いＡＣ符号及びバリュウのないＡＣ符号をも含めると、
６４×２５６＝１６３８４の数のワード数が必要にな
り、１ワードを平均５ビットとして、１６３８４×５＝
８１９２０のビット数が必要となり、規模が大きい。
【００４８】その場合、従来、論理テーブルの規模を削
減する方法として、既述したように、次式 （ｚ，ｖ）＝（ｚ−１，０）＋（０，ｖ） （ここで、ｚはゼロラン，ｖはバリュウを意味する）を
用いる方法があるが、この方法によってもワード数は３
１７ワードであり、その数は多い。
減する方法として、既述したように、次式 （ｚ，ｖ）＝（ｚ−１，０）＋（０，ｖ） （ここで、ｚはゼロラン，ｖはバリュウを意味する）を
用いる方法があるが、この方法によってもワード数は３
１７ワードであり、その数は多い。
【００４９】しかし、本実施の形態の符号長テーブルを
用いれば、後に詳述するように、回路規模を効果的に削
減できると共に、低消費電力化が可能である。
用いれば、後に詳述するように、回路規模を効果的に削
減できると共に、低消費電力化が可能である。
【００５０】しかも、本実施の形態では、符号長計算回
路５が使用する符号長テーブルＴ３は、可変長符号の一
部と符号長との対応表であるので、この符号長テーブル
の規模をより一層小さくできると共に、その規模が小さ
いことから計算速度を速くできる効果を奏する。
路５が使用する符号長テーブルＴ３は、可変長符号の一
部と符号長との対応表であるので、この符号長テーブル
の規模をより一層小さくできると共に、その規模が小さ
いことから計算速度を速くできる効果を奏する。
【００５１】本発明の効果を具体的に説明する。例え
ば、図５では、可変長ＡＣ符号の符号長は最大が１６ビ
ット、最小が３ビットであるが、この可変長ＡＣ符号か
ら符号長を求めるために、可変長ＡＣ符号全体をデコー
ドする必要はなく、符号の下位５ビットのみをデコード
すれば符号長を求めることができる。この場合、可変長
符号の下位５ビットからその符号長を求める符号長テー
ブルの規模は、最大で３２ワードになる。前述の従来例
の場合と比較すると、符号長テーブルの規模は、符号長
テーブルを分割しない場合には０．２％（＝３２／１６
３８４）に、分割する場合には１０％（３２／３１７）
に各々削減することができる。理論的には、符号長の種
類の数だけのワード数があればよいので、図５の例では
符号長が３〜１６の１４種類あるので、１４ワードでよ
い。また、この符号長テーブルは、可変長エンコードテ
ーブルＴ１の出力に付加するだけで符号長を求めること
ができるので、符号長テーブル周辺の回路が不要とな
り、回路の削減効果をより一層大きくすることができ
る。
ば、図５では、可変長ＡＣ符号の符号長は最大が１６ビ
ット、最小が３ビットであるが、この可変長ＡＣ符号か
ら符号長を求めるために、可変長ＡＣ符号全体をデコー
ドする必要はなく、符号の下位５ビットのみをデコード
すれば符号長を求めることができる。この場合、可変長
符号の下位５ビットからその符号長を求める符号長テー
ブルの規模は、最大で３２ワードになる。前述の従来例
の場合と比較すると、符号長テーブルの規模は、符号長
テーブルを分割しない場合には０．２％（＝３２／１６
３８４）に、分割する場合には１０％（３２／３１７）
に各々削減することができる。理論的には、符号長の種
類の数だけのワード数があればよいので、図５の例では
符号長が３〜１６の１４種類あるので、１４ワードでよ
い。また、この符号長テーブルは、可変長エンコードテ
ーブルＴ１の出力に付加するだけで符号長を求めること
ができるので、符号長テーブル周辺の回路が不要とな
り、回路の削減効果をより一層大きくすることができ
る。
【００５２】次に、より一層効果的な方法として、符号
長テーブルをＲＡＭ又はＲＯＭでなく、ランダムロジッ
クで構成する方法について述べる。
長テーブルをＲＡＭ又はＲＯＭでなく、ランダムロジッ
クで構成する方法について述べる。
【００５３】ＡＣ符号長テーブル６（第２の論理テーブ
ル）の要部の具体的構成を図６（ａ）に示す。同図
（ａ）の構成は、図５の最下段及びその上段に示したゼ
ロラン及びバリュウの組合せ（０，１）、（０，２）に
対する構成である。この両組合せに対応する可変長符号
は、図６（ｂ）の対応表及び図５から判るように［０
０］及び［０１０］であり、対応する符号長は「３」及
び「４」である。図６（ｃ）の対応表に示すように、Ａ
Ｃ符号長テーブル６（第２の論理テーブル）の入力端子
（可変長符号が入力される端子）をＡ３、Ａ２、Ａ１と
し、ＡＣ符号長テーブル６（第２の論理テーブル）の出
力端子（符号長を出力する端子）をＹ３、Ｙ２、Ｙ１と
すると、この対応関係は、図（ｄ）に示す論理式で表現
される。この論理式を論理回路を用いたランダムロジッ
クにより構成すると、前記図６（ａ）の構成となる。
ル）の要部の具体的構成を図６（ａ）に示す。同図
（ａ）の構成は、図５の最下段及びその上段に示したゼ
ロラン及びバリュウの組合せ（０，１）、（０，２）に
対する構成である。この両組合せに対応する可変長符号
は、図６（ｂ）の対応表及び図５から判るように［０
０］及び［０１０］であり、対応する符号長は「３」及
び「４」である。図６（ｃ）の対応表に示すように、Ａ
Ｃ符号長テーブル６（第２の論理テーブル）の入力端子
（可変長符号が入力される端子）をＡ３、Ａ２、Ａ１と
し、ＡＣ符号長テーブル６（第２の論理テーブル）の出
力端子（符号長を出力する端子）をＹ３、Ｙ２、Ｙ１と
すると、この対応関係は、図（ｄ）に示す論理式で表現
される。この論理式を論理回路を用いたランダムロジッ
クにより構成すると、前記図６（ａ）の構成となる。
【００５４】前記のようにＡＣ符号長テーブル６（第２
の論理テーブル）をランダムロジックにより構成する
と、テーブルの参照速度の高速化が図られると共に、論
理テーブルの小型化が可能である。このＡＣ符号長テー
ブル６（第２の論理テーブル）は、ＲＡＭやＲＯＭ等に
よっても構成可能であるのは言うまでもない。
の論理テーブル）をランダムロジックにより構成する
と、テーブルの参照速度の高速化が図られると共に、論
理テーブルの小型化が可能である。このＡＣ符号長テー
ブル６（第２の論理テーブル）は、ＲＡＭやＲＯＭ等に
よっても構成可能であるのは言うまでもない。
【００５５】（第２の実施の形態）図３は本発明の第２
の実施の形態であるデジタル符号復号化装置の要部構成
を示す。尚、全体構成については、図１０と同一である
ので、その説明を省略する。
の実施の形態であるデジタル符号復号化装置の要部構成
を示す。尚、全体構成については、図１０と同一である
ので、その説明を省略する。
【００５６】同図において、２５は前記第１の実施の形
態のＶＬＣ回路と同様の構成であるＶＬＣ回路、２６は
ＶＬＤ回路である。
態のＶＬＣ回路と同様の構成であるＶＬＣ回路、２６は
ＶＬＤ回路である。
【００５７】前記ＶＬＤ回路２６において、９は２次元
ハフマン復号化回路（復号化回路）、１０は切り出し回
路、１１は逆ＡＣ符号テーブル（第４の論理テーブル）
である。また、５は符号長計算回路、６はＡＣ符号長テ
ーブル（第３の論理テーブル）であり、この符号長計算
回路５及びＡＣ符号長テーブル６は、共にＶＬＣ回路２
５の符号長計算回路５及びＡＣ符号長テーブル６が兼用
する。即ち、この符号長計算回路５及びＡＣ符号長テー
ブル６は、符号時と復号時との双方でハフマン符号を入
力してその符号長を計算するものであるので、ＶＬＣ回
路２５及びＶＬＤ回路２６の相互間で共用される。
ハフマン復号化回路（復号化回路）、１０は切り出し回
路、１１は逆ＡＣ符号テーブル（第４の論理テーブル）
である。また、５は符号長計算回路、６はＡＣ符号長テ
ーブル（第３の論理テーブル）であり、この符号長計算
回路５及びＡＣ符号長テーブル６は、共にＶＬＣ回路２
５の符号長計算回路５及びＡＣ符号長テーブル６が兼用
する。即ち、この符号長計算回路５及びＡＣ符号長テー
ブル６は、符号時と復号時との双方でハフマン符号を入
力してその符号長を計算するものであるので、ＶＬＣ回
路２５及びＶＬＤ回路２６の相互間で共用される。
【００５８】前記符号長計算回路５の前段には、セレク
ター３０が配置される。このセレクター３０は、符号長
計算回路５への入力信号を切換え、符号時にはＶＬＣ回
路２５の２次元ハフマン符号化回路４の可変長ＡＣ符号
を選択し、復号時には外部から入力される固定長ＡＣ符
号を選択する。
ター３０が配置される。このセレクター３０は、符号長
計算回路５への入力信号を切換え、符号時にはＶＬＣ回
路２５の２次元ハフマン符号化回路４の可変長ＡＣ符号
を選択し、復号時には外部から入力される固定長ＡＣ符
号を選択する。
【００５９】前記ＶＬＤ回路２６において、符号長計算
回路５は、ＡＣ符号長テーブル６に基いて、外部から入
力した固定長ＡＣ符号の中に含まれる可変長ＡＣ符号の
符号長を求める。切り出し回路１０は、固定長ＡＣ符号
と前記符号長計算回路５からの符号長とを入力し、可変
長ＡＣ符号を切り出す。２次元ハフマン復号化回路９
は、逆ＡＣ符号テーブル（第４の論理テーブル）１１に
基いて、前記切り出し回路１０により切り出された可変
長ＡＣ符号をゼロランとバリュウとの組み合せに変換す
る。
回路５は、ＡＣ符号長テーブル６に基いて、外部から入
力した固定長ＡＣ符号の中に含まれる可変長ＡＣ符号の
符号長を求める。切り出し回路１０は、固定長ＡＣ符号
と前記符号長計算回路５からの符号長とを入力し、可変
長ＡＣ符号を切り出す。２次元ハフマン復号化回路９
は、逆ＡＣ符号テーブル（第４の論理テーブル）１１に
基いて、前記切り出し回路１０により切り出された可変
長ＡＣ符号をゼロランとバリュウとの組み合せに変換す
る。
【００６０】したがって、本実施の形態においては、符
号長計算回路５及びＡＣ符号長テーブルＴ３をＶＬＣ回
路２５及びＶＬＤ回路２６で共用する分、第１の実施の
形態よりも一層回路削減効果及び低消費電力化の効果は
顕著である。
号長計算回路５及びＡＣ符号長テーブルＴ３をＶＬＣ回
路２５及びＶＬＤ回路２６で共用する分、第１の実施の
形態よりも一層回路削減効果及び低消費電力化の効果は
顕著である。
【００６１】尚、以上の説明では、直交変換回路として
離散コサイン変換回路（ＤＣＴ回路）を用い、逆直交変
換回路として逆離散コサイン変換回路（ＩＤＣＴ回路）
を用いたが、その他、直交変換回路として、フーリエ変
換(Fourier transform) 、離散フーリエ変換(discrete
Fourier transform)、アダマール変換(Hadamardtransfo
rm)、カルーネン・レーベ変換(Karhunen-Loeve transfo
rm)（ｋ−Ｌ変換）、離散サイン変換(discrete sine tr
ansform) 、スラント変換（傾斜変換）(slant transfor
m) 、ハール変換(Haar transform)等を行う回路を用
い、逆直交変換回路としてこれ等の逆変換を行う回路を
用いてもよい。
離散コサイン変換回路（ＤＣＴ回路）を用い、逆直交変
換回路として逆離散コサイン変換回路（ＩＤＣＴ回路）
を用いたが、その他、直交変換回路として、フーリエ変
換(Fourier transform) 、離散フーリエ変換(discrete
Fourier transform)、アダマール変換(Hadamardtransfo
rm)、カルーネン・レーベ変換(Karhunen-Loeve transfo
rm)（ｋ−Ｌ変換）、離散サイン変換(discrete sine tr
ansform) 、スラント変換（傾斜変換）(slant transfor
m) 、ハール変換(Haar transform)等を行う回路を用
い、逆直交変換回路としてこれ等の逆変換を行う回路を
用いてもよい。
【００６２】また、図１に示した量子化回路１５及び逆
量子化回路１８は、任意のデータを量子化した後、逆量
子化しても、元のデータを１００％復元できない不可逆
性を有するので、可逆性を重視した符号復号化回路で
は、省略してもよい。
量子化回路１８は、任意のデータを量子化した後、逆量
子化しても、元のデータを１００％復元できない不可逆
性を有するので、可逆性を重視した符号復号化回路で
は、省略してもよい。
【００６３】更に、以上の説明では、符号化回路をハフ
マン符号化回路４により構成したが、その他、例えば算
術符号化回路により構成してもよい。ハフマン復号化回
路９についても同様である。
マン符号化回路４により構成したが、その他、例えば算
術符号化回路により構成してもよい。ハフマン復号化回
路９についても同様である。
【００６４】更に、本発明は、画像処理の標準規格であ
るＤＶＣ及びＭＰＥＧの双方に対して適用可能である。
るＤＶＣ及びＭＰＥＧの双方に対して適用可能である。
【００６５】
【発明の効果】以上、説明したように、請求項１ないし
請求項１７記載の発明のデジタル符号化装置及びデジタ
ル符号復号化装置によれば、符号長テーブル）として、
符号化回路により符号化された可変長符号とその符号長
との対応関係を記憶する対応表を用いたので、変換係数
のゼロランとバリュウとの組合せと符号長との対応関係
を記憶する場合に比較して、符号長テーブル及びその周
辺の回路の規模を効果的に削減できると共に、低消費電
力化を図ることができる。
請求項１７記載の発明のデジタル符号化装置及びデジタ
ル符号復号化装置によれば、符号長テーブル）として、
符号化回路により符号化された可変長符号とその符号長
との対応関係を記憶する対応表を用いたので、変換係数
のゼロランとバリュウとの組合せと符号長との対応関係
を記憶する場合に比較して、符号長テーブル及びその周
辺の回路の規模を効果的に削減できると共に、低消費電
力化を図ることができる。
【００６６】また、請求項９及び請求項１０記載の発明
のデジタル符号復号化装置によれば、ＶＬＣ回路とＶＬ
Ｄ回路との符号長計算回路、及びこの符号長計算回路が
使用する符号長テーブルを共有するので、より一層に符
号長テーブル及びその周辺の回路の規模を削減できると
共に、低消費電力化を図ることができる。
のデジタル符号復号化装置によれば、ＶＬＣ回路とＶＬ
Ｄ回路との符号長計算回路、及びこの符号長計算回路が
使用する符号長テーブルを共有するので、より一層に符
号長テーブル及びその周辺の回路の規模を削減できると
共に、低消費電力化を図ることができる。
【００６７】更に、請求項３及び請求項１１記載の発明
のデジタル符号化装置及びデジタル符号復号化装置によ
れば、符号長テーブルにおいて、入力される可変長符号
の一部分と、符号長との対応を予め記憶したので、この
符号長テーブルを一層に小さくできると共に、その周辺
の回路規模を効果的に削減でき、また、低消費電力化を
一層顕著に図ることができる。
のデジタル符号化装置及びデジタル符号復号化装置によ
れば、符号長テーブルにおいて、入力される可変長符号
の一部分と、符号長との対応を予め記憶したので、この
符号長テーブルを一層に小さくできると共に、その周辺
の回路規模を効果的に削減でき、また、低消費電力化を
一層顕著に図ることができる。
【図１】本発明のデジタル符号復号化装置の全体構成を
示すブロック図である。
示すブロック図である。
【図２】本発明の第１の実施の形態における可変長符号
化回路を示す図である。
化回路を示す図である。
【図３】本発明の第２の実施の形態における可変長符号
化回路及び可変長復号化回路を示す図である。
化回路及び可変長復号化回路を示す図である。
【図４】本発明の可変長符号化回路及び可変長復号化回
路が備える各論理テーブルの説明図である。
路が備える各論理テーブルの説明図である。
【図５】本発明の可変長符号化回路における可変長符号
とその符号長との対応関係の説明図である。
とその符号長との対応関係の説明図である。
【図６】本発明のＡＣ符号長テーブルの具体的構成及び
可変長符号の下位部分とその符号長との対応関係を示す
図である。
可変長符号の下位部分とその符号長との対応関係を示す
図である。
【図７】従来例の可変長符号化回路を示す図である。
【図８】従来例の可変長復号化回路を示す図である。
【図９】従来例の可変長符号化回路及び可変長復号化回
路が備える論理テーブルの説明図である。
路が備える論理テーブルの説明図である。
【図１０】従来例のデジタル符号復号化装置の全体構成
を示すブロック図である。
を示すブロック図である。
【図１１】本発明及び従来例におけるＡＣ係数、ＡＣ係
数のゼロランとバリュウとの組合せ、可変長ＡＣ符号、
及び符号長との対応を示す説明図である。
数のゼロランとバリュウとの組合せ、可変長ＡＣ符号、
及び符号長との対応を示す説明図である。
【図１２】本発明及び従来例における固定長ＡＣ符号の
説明図である。
説明図である。
【図１３】従来例における論理テーブルの規模の削減方
法の説明図である。
法の説明図である。
３ ＡＣ符号テーブル（第１の論理テーブ
ル） ４ ２次元ハフマン符号化回路（符号化回
路） ５ 符号長計算回路 ６ ＡＣ符号長テーブル（第２の論理テー
ブル） ７ 詰め込み回路 ９ ２次元ハフマン復号化回路（復号化回
路） １０ 切り出し回路 １１ 逆ＡＣ符号テーブル（第４の論理テ
ーブル） １４ 離散コサイン変換回路（直交変換回
路） １５ 量子化回路 １７ 逆離散コサイン変換回路（逆直交変
換回路） １８ 逆量子化回路 ２５ 可変長符号化回路 ２６ 可変長復号化回路 ３０ セレクター
ル） ４ ２次元ハフマン符号化回路（符号化回
路） ５ 符号長計算回路 ６ ＡＣ符号長テーブル（第２の論理テー
ブル） ７ 詰め込み回路 ９ ２次元ハフマン復号化回路（復号化回
路） １０ 切り出し回路 １１ 逆ＡＣ符号テーブル（第４の論理テ
ーブル） １４ 離散コサイン変換回路（直交変換回
路） １５ 量子化回路 １７ 逆離散コサイン変換回路（逆直交変
換回路） １８ 逆量子化回路 ２５ 可変長符号化回路 ２６ 可変長復号化回路 ３０ セレクター
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/41 Ｂ 7/30
Claims (17)
- 【請求項１】 データを直交変換することにより、各々
がゼロ又はゼロ以外のバリュウから成る多数の変換係数
を得て、この各変換係数を出力する直交変換回路と、 前記直交変換回路の変換係数を可変長符号に変換し、こ
の可変長符号を固定長符号に詰め込んで、この固定長符
号を外部に出力する可変長符号化回路とを備えたデジタ
ル符号化装置において、 前記可変長符号化回路は、 変換係数の連続するゼロの個数とバリュウとの組合せ
と、可変長符号との対応を定めた第１の論理テーブル
と、 前記直交変換回路の変換係数を入力し、この変換係数の
連続するゼロの個数とバリュウとの組合せを、前記第１
の論理テーブルに基いて、可変長符号に変換する符号化
回路と、 可変長符号とその符号長との対応を定めた第２の論理テ
ーブルと、 前記符号化回路の可変長符号を入力し、この可変長符号
の符号長を、前記第２の論理テーブルに基いて計算する
符号長計算回路と、 前記符号化回路により変換された可変長符号、及び前記
符号長計算回路により計算された符号長を入力し、この
符号長に基いて前記可変長符号を固定長符号に詰め込む
詰め込み回路とを備えたことを特徴とするデジタル符号
化装置。 - 【請求項２】 第２の論理テーブルは、複数個の論理回
路を相互に接続したランダムロジックから成ることを特
徴とする請求項１記載のデジタル符号化装置。 - 【請求項３】 第２の論理テーブルは、入力される可変
長符号の一部分と、符号長との対応が予め定められてい
ることを特徴とする請求項１記載のデジタル符号化装
置。 - 【請求項４】 直交変換回路は、データを離散コサイン
変換する離散コサイン変換回路から成ることを特徴とす
る請求項１記載のデジタル符号化装置。 - 【請求項５】 直交変換回路と符号化回路との間に量子
化回路を有し、 前記量子化回路は、前記直交変換回路の出力である変換
係数を量子化し、この量子化された変換係数が前記符号
化回路に入力されることを特徴とする請求項１記載のデ
ジタル符号化装置。 - 【請求項６】 符号化回路は、変換係数の連続するゼロ
の個数とバリュウとの組合せを、可変長のハフマン符号
に変換するハフマン符号化回路より成ることを特徴とす
る請求項１記載のデジタル符号化装置。 - 【請求項７】 データを直交変換することにより、各々
がゼロ又はゼロ以外のバリュウから成る多数の変換係数
を得て、この各変換係数を出力する直交変換回路と、 前記直交変換回路の変換係数を可変長符号に変換し、こ
の可変長符号を固定長符号に詰め込んで、この固定長符
号を外部に出力する可変長符号化回路と、 固定長符号を外部から入力し、この固定長符号をゼロ又
はゼロ以外のバリュウから成る多数の変換係数に変換す
る可変長復号化回路と、 前記可変長復号化回路により変換されたゼロ又はバリュ
ウを逆直交変換する逆直交変換回路とを備えたデジタル
符号復号化装置において、 前記可変長符号化回路は、 変換係数の連続するゼロの個数とバリュウとの組合せ
と、可変長符号との対応を定めた第１の論理テーブル
と、 前記直交変換回路の変換係数を入力し、この変換係数の
連続するゼロの個数とバリュウとの組合せを、前記第１
の論理テーブルに基いて、可変長符号に変換する符号化
回路と、 可変長符号と符号長との対応を定めた第２の論理テーブ
ルと、 前記符号化回路の可変長符号を入力し、この可変長符号
の符号長を、前記第２の論理テーブルに基いて計算する
符号長計算回路と、 前記符号化回路により変換された可変長符号、及び前記
符号長計算回路により計算された符号長を入力し、この
符号長に基いて前記可変長符号を固定長符号に詰め込む
詰め込み回路とを備え、 前記可変長復号化回路は、 可変長符号とその符号長との対応を定めた第３の論理テ
ーブルと、 外部から固定長符号を入力し、この固定長符号に含まれ
る可変長符号の符号長を、前記第３の論理テーブルに基
いて計算する符号長計算回路と、 外部からの固定長符号、及び前記符号長計算回路により
計算された符号長を入力し、この入力した符号長に基い
て前記固定長符号から可変長符号を切り出す切り出し回
路と、 可変長符号と、変換係数の連続するゼロの個数とバリュ
ウとの組合せとの対応を定めた第４の論理テーブルと、 前記切り出し回路により切り出された可変長符号を、前
記第４の論理テーブルに基いて、ゼロ及びゼロ以外のバ
リュウに変換する復号化回路とを備えることを特徴とす
るデジタル符号復号化装置。 - 【請求項８】 第２の論理テーブルは、複数個の論理回
路を相互に接続したランダムロジックから成ることを特
徴とする請求項７記載のデジタル符号復号化装置。 - 【請求項９】 可変長符号化回路の符号長計算回路は、
可変長復号化回路の符号長計算回路を兼用し、第２の論
理テーブルは第３の論理テーブルを兼用することを特徴
とする請求項７記載のデジタル符号復号化装置。 - 【請求項１０】 別途、セレクターを有し、 前記セレクターは、符号長計算回路への入力を、符号時
には符号化回路の可変長符号に切換え、復号時には外部
からの固定長符号に切換えるよう選択することを特徴と
する請求項９記載のデジタル符号復号化装置。 - 【請求項１１】 第２の論理テーブルは、入力される可
変長符号の一部分と、符号長との対応が予め定められて
いることを特徴とする請求項７記載のデジタル符号復号
化装置。 - 【請求項１２】 直交変換回路は、データを離散コサイ
ン変換する離散コサイン変換回路から成ることを特徴と
する請求項７記載のデジタル符号復号化装置。 - 【請求項１３】 逆直交変換回路は、データを逆離散コ
サイン変換する逆離散コサイン変換回路から成ることを
特徴とする請求項１２記載のデジタル符号復号化装置。 - 【請求項１４】 直交変換回路と符号化回路との間に量
子化回路を有し、 前記量子化回路は、前記直交変換回路の出力である変換
係数を量子化し、この量子化された変換係数が前記符号
化回路に入力されることを特徴とする請求項７記載のデ
ジタル符号復号化装置。 - 【請求項１５】 復号化回路と逆直交変換回路との間に
逆量子化回路を有し、 前記逆量子化回路は、前記復号化回路の出力であるゼロ
又はバリュウからなる変換係数を逆量子化し、この逆量
子化された変換係数が前記逆直交変換回路に入力される
ことを特徴とする請求項１４記載のデジタル符号復号化
装置。 - 【請求項１６】 符号化回路は、変換係数の連続するゼ
ロの個数とバリュウとの組合せを、可変長のハフマン符
号に変換するハフマン符号化回路より成ることを特徴と
する請求項７記載のデジタル符号復号化装置。 - 【請求項１７】 復号化回路は、可変長のハフマン符号
を、ゼロとバリュウとの組合せからなる変換係数に変換
するハフマン復号化回路より成ることを特徴とする請求
項１６記載のデジタル符号復号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16981495A JP2781535B2 (ja) | 1994-07-13 | 1995-07-05 | デジタル符号化装置及びデジタル符号復号化装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-160986 | 1994-07-13 | ||
| JP16098694 | 1994-07-13 | ||
| JP16981495A JP2781535B2 (ja) | 1994-07-13 | 1995-07-05 | デジタル符号化装置及びデジタル符号復号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0884081A true JPH0884081A (ja) | 1996-03-26 |
| JP2781535B2 JP2781535B2 (ja) | 1998-07-30 |
Family
ID=26487284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16981495A Expired - Fee Related JP2781535B2 (ja) | 1994-07-13 | 1995-07-05 | デジタル符号化装置及びデジタル符号復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2781535B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063192A (ko) * | 1999-12-22 | 2001-07-09 | 구자홍 | 허프만 부호 복호화장치 |
| JP2015530830A (ja) * | 2012-09-04 | 2015-10-15 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | スケーラブルビデオ符号化における変換基準の調整 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300379A (ja) * | 1992-04-16 | 1993-11-12 | Toshiba Corp | 符号量配分回路 |
| JPH089373A (ja) * | 1994-06-14 | 1996-01-12 | Asahi Optical Co Ltd | 画像圧縮装置 |
-
1995
- 1995-07-05 JP JP16981495A patent/JP2781535B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300379A (ja) * | 1992-04-16 | 1993-11-12 | Toshiba Corp | 符号量配分回路 |
| JPH089373A (ja) * | 1994-06-14 | 1996-01-12 | Asahi Optical Co Ltd | 画像圧縮装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063192A (ko) * | 1999-12-22 | 2001-07-09 | 구자홍 | 허프만 부호 복호화장치 |
| JP2015530830A (ja) * | 2012-09-04 | 2015-10-15 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | スケーラブルビデオ符号化における変換基準の調整 |
| US10194158B2 (en) | 2012-09-04 | 2019-01-29 | Qualcomm Incorporated | Transform basis adjustment in scalable video coding |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2781535B2 (ja) | 1998-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2452550C (en) | An apparatus and method for encoding digital image data in a lossless manner | |
| US7782960B2 (en) | DCT compression using Golomb-Rice coding | |
| JP3992303B2 (ja) | 信号圧縮装置と信号伸長装置および信号圧縮方法と信号伸長方法 | |
| AU2002316546B2 (en) | Lossless intraframe encoding using golomb-rice | |
| US5901250A (en) | Digital coding apparatus and digital coding/decoding apparatus | |
| US7630563B2 (en) | System and method for decoding digital image and audio data in a lossless manner | |
| JP2004531995A5 (ja) | ||
| US6298087B1 (en) | System and method for decoding a variable length code digital signal | |
| JPH06292019A (ja) | 画像データ圧縮装置と画像符号圧縮装置 | |
| JPH06350854A (ja) | 画像圧縮符号化装置 | |
| KR20100089546A (ko) | 단계적인 영상 부호화, 복호화 방법 및 장치 | |
| KR920005014A (ko) | 화상데이타 복원방법 및 장치 | |
| JP2781535B2 (ja) | デジタル符号化装置及びデジタル符号復号化装置 | |
| JP3114796B2 (ja) | 可変長符号化装置及び方法 | |
| JP3230336B2 (ja) | 再圧縮装置及び再圧縮システム | |
| Netravali et al. | Still Image Coding Standards—ISO JBIG and JPEG | |
| JPH06205390A (ja) | 符号化装置 | |
| JP2002262292A (ja) | 画像符号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |