JPH0883916A - Semiconductor acceleration sensor - Google Patents

Semiconductor acceleration sensor

Info

Publication number
JPH0883916A
JPH0883916A JP22060794A JP22060794A JPH0883916A JP H0883916 A JPH0883916 A JP H0883916A JP 22060794 A JP22060794 A JP 22060794A JP 22060794 A JP22060794 A JP 22060794A JP H0883916 A JPH0883916 A JP H0883916A
Authority
JP
Japan
Prior art keywords
slit
layered region
etching
acceleration sensor
weight portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22060794A
Other languages
Japanese (ja)
Other versions
JP3298325B2 (en
Inventor
Takahide Kitami
隆英 北見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP22060794A priority Critical patent/JP3298325B2/en
Publication of JPH0883916A publication Critical patent/JPH0883916A/en
Application granted granted Critical
Publication of JP3298325B2 publication Critical patent/JP3298325B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)

Abstract

PURPOSE: To prevent the spread of etchant to a surface side and the damage of a beam by preventing the peeling of an etching resistant material in the etching step at the time of manufacturing even by improving the detecting sensitivity. CONSTITUTION: The semiconductor acceleration sensor comprises a single or a plurality of protrusions 7a made of layer regions connected to either a superposed part 4 or a frame 5 in a slit 6 to set the width of the slit 6 to a predetermined value or less.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、エレクトロケミカルエ
ッチング(以下、ECEと略す)工程を使用して製造さ
れる半導体加速度センサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor acceleration sensor manufactured by using an electrochemical etching (hereinafter abbreviated as ECE) process.

【0002】[0002]

【従来の技術】従来の半導体加速度センサとしては、例
えば図5、図6に示すようなものがある。詳しくは特願
平5−278032号に述べられている。ここで、1は
p型シリコン基板、2はp型シリコン基板1上に堆積さ
れた厚さ数μm〜数10μm程度の薄い層状領域として
のn型エピタキシャル層、3は梁部、4は重り部、5は
固定部(フレーム部)、6はスリットであり、これらの
各部は、n型エピタキシャル層2のうちスリット6に対
応した部分に選択的にそのn型エピタキシャル層2を貫
通するp型拡散領域を形成しておき、n型エピタキシャ
ル層2を正電位にバイアスしながらp型シリコン基板1
を裏面よりアルカリ性異方性エッチ液を用いて、ECE
を行うことにより形成されている。重り部4は単数もし
くは複数のn型エピタキシャル層2よりなる梁3によっ
てそれらを取り囲む固定部5に懸架支持されている。梁
部3表面には複数のp型ピエゾ抵抗8が形成されていて
それらはブリッジ接続されており、重り部4への加速度
印加で梁部3表面に生じる応力によるピエゾ抵抗8の抵
抗値変化が電圧に変換され、加速度に対応した電圧が出
力されて加速度が検出されるようになっている。9はガ
ラス台座であり、シリコンと熱膨張係数が近いPYRE
Xガラス等で作製され、p型シリコン基板1と陽極接合
されている。
2. Description of the Related Art Conventional semiconductor acceleration sensors include those shown in FIGS. 5 and 6, for example. Details are described in Japanese Patent Application No. 5-278032. Here, 1 is a p-type silicon substrate, 2 is an n-type epitaxial layer as a thin layered region having a thickness of several μm to several tens of μm deposited on the p-type silicon substrate 1, 3 is a beam portion, and 4 is a weight portion. Reference numeral 5 is a fixed portion (frame portion), 6 is a slit, and each of these portions is a p-type diffusion that selectively penetrates the n-type epitaxial layer 2 at a portion corresponding to the slit 6 in the n-type epitaxial layer 2. A region is formed and the p-type silicon substrate 1 is biased while biasing the n-type epitaxial layer 2 to a positive potential.
ECE from the back using an alkaline anisotropic etchant
It is formed by performing. The weight portion 4 is suspended and supported by a fixed portion 5 that surrounds the weight portion 4 by a beam 3 formed of one or a plurality of n-type epitaxial layers 2. A plurality of p-type piezoresistors 8 are formed on the surface of the beam portion 3 and they are bridge-connected, and the resistance value change of the piezoresistor 8 due to the stress generated on the surface of the beam portion 3 due to the acceleration applied to the weight portion 4 is changed. The voltage is converted into a voltage, a voltage corresponding to the acceleration is output, and the acceleration is detected. A glass pedestal 9 is a PYRE having a thermal expansion coefficient close to that of silicon.
It is made of X glass or the like and is anodically bonded to the p-type silicon substrate 1.

【0003】このような加速度センサの製造では、エッ
チング液でシリコン表面が侵されないようにシリコン樹
脂等の耐エッチング材で保護できるようにした後、重り
部4や梁部3を精度よくエッチング加工するために梁部
3を構成するn型エピタキシャル層2を電源に接続し、
エッチング液中に対電極を浸し、電界をかけることによ
ってp型シリコン基板1およびp型拡散領域をエッチン
グするECE工程が一般に使用されている。
In the manufacture of such an acceleration sensor, the weight portion 4 and the beam portion 3 are accurately etched after the silicon surface is protected by an etching resistant material such as a silicon resin so that the etching solution does not attack the silicon surface. In order to connect the n-type epitaxial layer 2 forming the beam portion 3 to a power source,
An ECE process is generally used in which the p-type silicon substrate 1 and the p-type diffusion region are etched by immersing the counter electrode in an etching solution and applying an electric field.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体加速度センサにあっては通常、加速度
感度を上げる目的で梁部の幅を狭くし、その両側のスリ
ット幅を広げるので、ここにおいてECE工程でスリッ
ト部が抜けたときにアルカリ性異方性エッチング液の液
圧によって、エッチングにより表面が侵されないように
付けた筈の表面保護用の耐エッチング材の剥れが生じや
すくなる。図7はECE工程における耐エッチング材1
0の剥れの概念図である。耐エッチング材10の剥れ
は、アルカリ性異方性エッチング液の表面への回り込み
につながり、表面のエッチングによって半導体加速度セ
ンサの不良原因となる。また耐エッチング材10はエッ
チング液に対して梁部の補強効果を有するが、この耐エ
ッチング材10が剥れることで補強効果を消失させるの
で梁部が破壊に至ることもある。
However, in such a conventional semiconductor acceleration sensor, the width of the beam portion is usually narrowed and the slit widths on both sides thereof are widened in order to increase the acceleration sensitivity. When the slit portion is removed in the ECE process, the etching-resistant material for surface protection, which should be attached so as not to attack the surface by etching, is likely to be peeled off due to the hydraulic pressure of the alkaline anisotropic etching liquid. Figure 7 shows the etching resistant material 1 in the ECE process.
It is a conceptual diagram of 0 peeling. The peeling of the etching resistant material 10 leads to the wraparound of the alkaline anisotropic etching liquid on the surface, and the etching of the surface causes a defect in the semiconductor acceleration sensor. Further, although the etching resistant material 10 has a reinforcing effect on the beam portion with respect to the etching solution, the reinforcing effect disappears when the etching resistant material 10 is peeled off, so that the beam portion may be destroyed.

【0005】本発明は、このような従来の問題点に着目
してなされたもので、検知感度の向上を図っても、製造
時のエッチング工程において耐エッチング材の剥れを防
止してエッチング液の表面側への回り込みや梁部の破壊
を防止することができ、歩留りを飛躍的に向上させるこ
とができる半導体加速度センサを提供することを目的と
する。
The present invention has been made by paying attention to such conventional problems. Even if the detection sensitivity is improved, the etching resistant material is prevented from being peeled off in the etching step during the manufacturing process. It is an object of the present invention to provide a semiconductor acceleration sensor capable of preventing the beam from wrapping around to the surface side and breaking the beam portion and dramatically improving the yield.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、一導電形半導体基板の主面
に反対導電形層状領域を形成し、該層状領域のうちスリ
ット対応部分に選択的に該層状領域を貫通する一導電形
拡散領域を形成し、前記半導体基板の裏面にエッチング
マスクを選択的に形成し、前記層状領域の表面全体に耐
エッチング材を被着し、前記層状領域に電圧を印加しな
がら前記半導体基板をエッチングするエレクトロケミカ
ルエッチングを行い、前記層状領域を残しつつ前記スリ
ット対応部分を表面側まで貫通するようにエッチングし
てスリットを形成する工程により製造され、前記半導体
基板の厚さの重り部と、該重り部を取り囲むように形成
されたフレーム部と、前記層状領域で形成され前記重り
部を前記フレーム部に支持する単数又は複数の梁と、該
梁上に形成されたピエゾ抵抗とを有し、加速度印加によ
り生じる前記梁上の応力を前記ピエゾ抵抗で検出する半
導体加速度センサにおいて、前記スリット内に前記重り
部又は前記フレーム部の何れか一方のみに連結され当該
スリットの幅を所定値以下に設定するための前記層状領
域からなる単数もしくは複数の突部を設けてなることを
要旨とする。
In order to solve the above-mentioned problems, the invention according to claim 1 forms an opposite conductivity type layered region on the main surface of one conductivity type semiconductor substrate, and corresponds to a slit in the layered region. Forming one conductivity type diffusion region selectively penetrating the layered region in a part, selectively forming an etching mask on the back surface of the semiconductor substrate, and depositing an etching resistant material on the entire surface of the layered region, Electrochemical etching that etches the semiconductor substrate while applying a voltage to the layered region is performed, and the slit corresponding portion is etched so as to penetrate to the surface side while leaving the layered region, thereby forming a slit. A weight portion having a thickness of the semiconductor substrate, a frame portion formed so as to surround the weight portion, and the weight portion formed of the layered region, In a semiconductor acceleration sensor having a single or a plurality of beams supported on and a piezoresistor formed on the beam, and detecting the stress on the beam caused by acceleration application by the piezoresistor, in the slit, The gist of the present invention is to provide a single or a plurality of protrusions that are connected to only one of the weight portion and the frame portion and that are formed of the layered region for setting the width of the slit to a predetermined value or less.

【0007】請求項2記載の発明は、上記請求項1記載
の半導体加速度センサにおいて、前記スリットの幅は、
前記層状領域の厚さ以上で100μm以下であることを
要旨とする。
According to a second aspect of the invention, in the semiconductor acceleration sensor according to the first aspect, the width of the slit is
The gist is that the thickness is not less than 100 μm and not less than the thickness of the layered region.

【0008】請求項3記載の発明は、上記請求項1又は
2記載の半導体加速度センサにおいて、前記半導体基板
はp型であり、前記層状領域はn型エピタキシャル層で
あることを要旨とする。
According to a third aspect of the present invention, in the semiconductor acceleration sensor according to the first or second aspect, the semiconductor substrate is p-type and the layered region is an n-type epitaxial layer.

【0009】請求項4記載の発明は、上記請求項1,2
又は3記載の半導体加速度センサにおいて、前記単数も
しくは複数の梁が、前記重り部の周囲の一辺だけで支持
する片持ち梁構造又は前記重り部周囲の対向する2辺を
互いに反対側に支持する両持ち梁構造の何れかであるこ
とを要旨とする。
The invention according to claim 4 is the same as claim 1 or claim 2.
Alternatively, in the semiconductor acceleration sensor according to 3, the cantilever structure in which the single beam or the plurality of beams support only one side around the weight portion, or the two sides supporting the opposite two sides around the weight portion on opposite sides to each other. The gist is that it is either a cantilever structure.

【0010】[0010]

【作用】請求項1記載の発明では、検知感度を上げるた
め、梁の幅を狭く設定すると、スリットの幅は広くなる
傾向となるが、スリット内に重り部又はフレーム部の何
れか一方のみに連結され、そのスリット幅を所定値以下
に設定する突部を設けることにより、スリットの幅が狭
くなり、製造時のエッチング工程において基板に対する
耐エッチング材の密着度が上り、剥れが防止される。こ
の結果、エッチング液の表面側への回り込みや梁の破壊
が防止される。突部は梁とは全くつながっていないた
め、突部による検知感度への影響は生じることがない。
According to the first aspect of the invention, if the width of the beam is set to be narrow in order to increase the detection sensitivity, the width of the slit tends to be wide, but only one of the weight portion and the frame portion is provided in the slit. By providing a protrusion that is connected and sets the slit width to a predetermined value or less, the width of the slit is narrowed, the adhesion of the etching resistant material to the substrate is increased in the etching step during manufacturing, and peeling is prevented. . As a result, it is possible to prevent the etching solution from wrapping around the surface and breaking the beam. Since the protrusion is not connected to the beam at all, the protrusion does not affect the detection sensitivity.

【0011】請求項2記載の発明において、一般にスリ
ットから基板の表面方向で100μm以内で囲まれる範
囲は基板の厚さが薄く、熱歪等の影響を考えるとセンサ
に付随するバイポーラ回路の設置に不向きであり、この
範囲はエッチング液の表面回り込みが許容される。スリ
ットの幅を100μm以下とすることにより、この表面
回り込み範囲を100μm以内とすることが可能とな
る。またスリットの最小幅は層状領域の厚さとすること
により、エッチング液の循環がよくなり、効率的でばら
つきの少ないエッチングが可能となる。
According to the second aspect of the present invention, generally, the area surrounded by the slit within 100 μm in the surface direction of the substrate has a small thickness of the substrate. Considering the influence of thermal strain, the bipolar circuit associated with the sensor is installed. This is unsuitable, and the wraparound of the etching solution on the surface is allowed in this range. By setting the width of the slit to 100 μm or less, it is possible to make the surface wraparound range within 100 μm. Further, by setting the minimum width of the slit to be the thickness of the layered region, the circulation of the etching solution is improved, and efficient and less variable etching is possible.

【0012】請求項3記載の発明において、半導体基板
をp型とし、層状領域はn型エピタキシャル層とするこ
とにより、n型エピタキシャル層を正電位にバイアスし
ながらp型の半導体基板を裏面からアルカリ性異方性エ
ッチング液を用いて選択的なエレクトロケミカルエッチ
ングを行うことで、半導体基板の厚さの重り部、層状領
域からなる梁、スリットおよびフレーム部等が精度よく
エッチング形成される。
In the invention of claim 3, the semiconductor substrate is p-type and the layered region is an n-type epitaxial layer, so that the p-type semiconductor substrate is alkaline from the back surface while biasing the n-type epitaxial layer to a positive potential. By performing selective electrochemical etching using an anisotropic etching solution, the weight portion of the thickness of the semiconductor substrate, the beam including the layered region, the slit, the frame portion, and the like are accurately etched and formed.

【0013】請求項4記載の発明において、半導体加速
度センサは、片持ち梁構造又は両持ち梁構造の何れの型
式としても、スリット内に、そのスリット幅を所定値以
下に設定する突部を設けた構造が適用可能である。
In a fourth aspect of the present invention, the semiconductor acceleration sensor is provided with a protrusion for setting the slit width to a predetermined value or less in the slit regardless of the type of cantilever structure or double-supported beam structure. Different structures are applicable.

【0014】[0014]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は、本発明の第1実施例を示す図である。な
お、図1および後述の第2、第3実施例を示す図3、図
4において、前記図5、図6における部材および部位等
と同一ないし均等のものは前記と同一符号を以って示し
重複した説明を省略する。本実施例は、中央の重り部4
を4個の梁部3によって両側から固定部5に懸架支持す
る、いわゆる両持ち梁構造となっている。そして、本実
施例では、図1において重り部4の両側方に位置するス
リット6内に重り部4および固定部5にそれぞれ連結さ
れ、スリット6の幅を所定値以下に設定するためのn型
エピタキシャル層からなる突部、いわゆるダミー梁7a
が形成されている。ダミー梁7aはピエゾ抵抗8を有す
る梁部3と同じ厚さであって、なおかつ重り部4か固定
部5に連結されているが、ピエゾ抵抗8を有する梁部3
とは全くつながっていない。ダミー梁7aの大きさはス
リット6の幅によって規定される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a first embodiment of the present invention. In FIG. 1 and FIGS. 3 and 4 showing second and third embodiments to be described later, the same or equivalent members and parts as those in FIGS. 5 and 6 are designated by the same reference numerals. A duplicate description will be omitted. In this embodiment, the central weight portion 4
Has a so-called double-supported beam structure in which the beam is suspended and supported from both sides by the four beam portions 3 on the fixed portion 5. Further, in the present embodiment, the n-type for connecting the weight portion 4 and the fixed portion 5 in the slits 6 located on both sides of the weight portion 4 in FIG. 1 respectively and setting the width of the slit 6 to a predetermined value or less Projection made of epitaxial layer, so-called dummy beam 7a
Are formed. Although the dummy beam 7a has the same thickness as the beam portion 3 having the piezoresistor 8 and is connected to the weight portion 4 or the fixed portion 5, the beam portion 3 having the piezoresistor 8 is formed.
Is not connected at all. The size of the dummy beam 7a is defined by the width of the slit 6.

【0015】次に、本実施例の作用を説明する。加速度
が印加されると、その加速度に応じ、重り部4が上下に
変位し、それに従い梁部3には応力が生じるので同様に
梁部3上のピエゾ抵抗8の値も変化して加速度が検出さ
れる。ここで加速度に対する感度を上げる1つの方法は
梁部3の幅を狭くすることであるが、梁部3わきのスリ
ット6幅は広くなる。このことはECE工程でスリット
6が貫通したときに表面保護用の耐エッチング材の剥れ
を生じさせ、エッチング液が表面に回り込むため、回路
部を腐食し、センサの不良原因になる。そのため、スリ
ット6内に梁部3と同じ厚さのダミー梁7aを設け、ス
リット6の幅を狭くすることでシリコン基板と耐エッチ
ング材の密着度を上げ、耐エッチング材の剥れを防止す
る。これでエッチング液の表面への回り込み等のトラブ
ルを解決することが可能となる。ダミー梁7aはピエゾ
抵抗8を有する梁部3とは全くつながっていない構造の
ため、ダミー梁7aによる加速度感度への影響は全くな
い。なお、ダミー梁7aはその構造上、ECE工程を複
雑にすることなくマスクの修正だけで作成するのが可能
である。図2には、耐エッチング材の剥れについてスリ
ット幅とエッチング液の表面回り込み量の関係として示
す。表面回り込みの最大許容値は、スリット6付近でシ
リコン基板上に形成した回路の動作に問題が起らないよ
うな領域とする。一般に、スリット6から表面方向で1
00μm以内で囲まれる範囲はおもにウェハの厚さが薄
く、熱歪等の影響を考えるとバイポーラ回路の設置に不
向きであり、この部分は表面回り込みが許容されるエリ
アである。図2の関係によれば、表面回り込みを確実に
100μm以下にするにはスリット幅を100μm以下
とする必要がある。そのため、スリット幅の最大許容値
を100μmとした。またスリット6の最少許容値はス
リット6部のエッチングばらつきによって決められる。
このばらつきを小さくするにはスリット6部をエッチン
グするときのエッチング液の循環が良いことが必要であ
る。このエッチング液の循環を効率よく行うためには、
スリット6の幅とn型エピタキシャル層の厚さの比が1
以上であるのが望ましい。そのため、スリット最小幅は
n型エピタキシャル層の厚さとする。またダミー梁7a
はスリット6より大きいゴミに対してブロックする役割
を果たし、ゴミ詰りを防止して正常なセンサ機能を保証
するという効果もある。
Next, the operation of this embodiment will be described. When the acceleration is applied, the weight portion 4 is vertically displaced according to the acceleration, and stress is generated in the beam portion 3 accordingly, so that the value of the piezoresistor 8 on the beam portion 3 is also changed and the acceleration is increased. To be detected. Here, one method of increasing the sensitivity to acceleration is to reduce the width of the beam portion 3, but the width of the slit 6 beside the beam portion 3 is increased. This causes peeling of the etching-resistant material for surface protection when the slit 6 penetrates in the ECE process, and the etching solution wraps around the surface, corroding the circuit portion and causing a sensor defect. Therefore, a dummy beam 7a having the same thickness as that of the beam portion 3 is provided in the slit 6, and the width of the slit 6 is narrowed to increase the adhesion between the silicon substrate and the etching resistant material and prevent the etching resistant material from peeling off. . This makes it possible to solve problems such as the etching solution sneaking onto the surface. Since the dummy beam 7a is not connected to the beam portion 3 having the piezoresistor 8 at all, the dummy beam 7a has no influence on the acceleration sensitivity. Due to the structure of the dummy beam 7a, it is possible to create the dummy beam 7a only by modifying the mask without complicating the ECE process. FIG. 2 shows the relationship between the slit width and the amount of the etching solution flowing around the surface with respect to the peeling of the etching resistant material. The maximum allowable value of the surface wraparound is set to a region in the vicinity of the slit 6 where no problem occurs in the operation of the circuit formed on the silicon substrate. Generally 1 from the slit 6 in the surface direction
The range surrounded by 00 μm or less is mainly unsuitable for installation of a bipolar circuit considering the influence of thermal distortion and the like, and this part is an area where surface wraparound is allowed. According to the relationship in FIG. 2, it is necessary to set the slit width to 100 μm or less in order to ensure that the surface wraparound is 100 μm or less. Therefore, the maximum allowable slit width is set to 100 μm. Further, the minimum allowable value of the slit 6 is determined by the etching variation of the slit 6 part.
In order to reduce this variation, it is necessary that the etching liquid be well circulated when the slit 6 is etched. In order to efficiently circulate this etching solution,
The ratio of the width of the slit 6 to the thickness of the n-type epitaxial layer is 1
The above is desirable. Therefore, the minimum slit width is the thickness of the n-type epitaxial layer. Also, the dummy beam 7a
Plays a role of blocking dust larger than the slit 6, and also has an effect of preventing clogging of dust and ensuring a normal sensor function.

【0016】図3には、本発明の第2実施例を示す。本
実施例は、シリコン基板の構造は上述の第1実施例と同
じであるが、ダミー梁7bが重り部4側に連結されてい
る。すなわち、スリット6がダミー梁7bの中央を通る
のではなく、固定部5側にオフセットしている。スリッ
ト6の幅を第1実施例と同様に設定することにより、第
1実施例と同様の作用、効果が得られる。
FIG. 3 shows a second embodiment of the present invention. In this embodiment, the structure of the silicon substrate is the same as that of the first embodiment described above, but the dummy beam 7b is connected to the weight portion 4 side. That is, the slit 6 does not pass through the center of the dummy beam 7b, but is offset to the fixed portion 5 side. By setting the width of the slit 6 in the same manner as in the first embodiment, the same operation and effect as in the first embodiment can be obtained.

【0017】図4には、本発明の第3実施例を示す。本
実施例は、シリコン基板の構造は第1実施例と同じであ
るが、ダミー梁7cが固定部5側に連結されている。す
なわち、スリット6がダミー梁7cの中央を通るのでは
なく、重り部4側にオフセットしている。スリット6の
幅を第1実施例と同様に設定することにより、第1実施
例と同様の作用、効果が得られる。
FIG. 4 shows a third embodiment of the present invention. In this embodiment, the structure of the silicon substrate is the same as that of the first embodiment, but the dummy beam 7c is connected to the fixed portion 5 side. That is, the slit 6 does not pass through the center of the dummy beam 7c, but is offset to the weight portion 4 side. By setting the width of the slit 6 in the same manner as in the first embodiment, the same operation and effect as in the first embodiment can be obtained.

【0018】なお、上述の各実施例では、複数の梁部3
が重り部4周囲の対向する2辺を互いに反対側の固定部
5に支持する両持ち梁構造の半導体加速度センサについ
て述べたが、本発明は、単数もしくは複数の梁部が重り
部の周囲の一辺だけで支持する片持ち梁構造の半導体加
速度センサにも適用できる。
In each of the above embodiments, the plurality of beam portions 3
The semiconductor acceleration sensor having a double-supported beam structure in which two opposite sides of the weight portion 4 are supported by the fixed portions 5 on the opposite sides has been described. However, in the present invention, a single or a plurality of beam portions are provided around the weight portion. It can also be applied to a semiconductor acceleration sensor having a cantilever structure that is supported by only one side.

【0019】[0019]

【発明の効果】以上説明したように、請求項1記載の発
明によれば、スリット内に重り部又はフレーム部の何れ
か一方のみに連結され当該スリットの幅を所定値以下に
設定するための層状領域からなる単数もしくは複数の突
部を設けたため、梁の幅を狭く設定して検知感度の向上
を図っても、製造時のエッチング工程において耐エッチ
ング材の剥れを防止してエッチング液の表面側への回り
込みや梁部の破壊を防止することができ、歩留りを飛躍
的に向上させることができる。
As described above, according to the first aspect of the invention, the slit is connected to only one of the weight portion and the frame portion to set the width of the slit to a predetermined value or less. Since a single or multiple protrusions consisting of a layered region are provided, even if the detection width is set to be narrow to improve the detection sensitivity, the etching-resistant material is prevented from peeling during the etching process during manufacturing, and the etching solution It is possible to prevent wraparound to the surface side and breakage of the beam portion, and it is possible to dramatically improve the yield.

【0020】請求項2〜4記載の発明によれば、それぞ
れ上記請求項1記載の発明の効果に加えて、さらに以下
のような効果がある。
According to the inventions described in claims 2 to 4, in addition to the effects of the invention described in claim 1, there are the following effects.

【0021】請求項2記載の発明によれば、前記スリッ
トの幅は、前記層状領域の厚さ以上で100μm以下と
したため、製造時のエッチング工程において、エッチン
グ液の表面側への回り込みが生じても、その回り込み範
囲をスリットから基板の表面方向で100μm以内のバ
イポーラ回路の設置に不向きな範囲に抑えることがで
き、またエッチング液の循環をよくして効率的でばらつ
きの少ないエッチング加工を行うことができる。
According to the second aspect of the present invention, the width of the slit is not less than the thickness of the layered region and not more than 100 μm. Therefore, in the etching process at the time of manufacturing, the etching solution wraps around to the surface side. In addition, the wraparound range can be suppressed within a range of 100 μm from the slit in the surface direction of the substrate, which is unsuitable for installing a bipolar circuit, and the etching solution can be circulated efficiently to perform an efficient etching process with less variation. You can

【0022】請求項3記載の発明によれば、半導体基板
はp型であり、前記層状領域はn型エピタキシャル層と
したため、製造時のエッチング工程でn型エピタキシャ
ル層を正電位にバイアスしながらp型の半導体基板を裏
面からアルカリ性異方性エッチング液を用いて選択的な
エレクトロケミカルエッチングを行うことにより、半導
体基板の厚さの重り部、層状領域からなる梁、スリット
およびフレーム部等を精度よくエッチング形成すること
ができる。
According to the third aspect of the present invention, the semiconductor substrate is p-type, and the layered region is an n-type epitaxial layer. Therefore, the n-type epitaxial layer is biased to a positive potential in the etching step during manufacturing, and the p-type epitaxial layer is formed. -Type semiconductor substrate is subjected to selective electrochemical etching from the back surface using an alkaline anisotropic etching solution, so that the weight portion of the thickness of the semiconductor substrate, the beam composed of layered regions, the slit and the frame portion can be accurately formed. It can be formed by etching.

【0023】請求項4記載の発明によれば、スリット内
にそのスリット幅を所定値以下に設定する突部を設けた
構造は、片持ち梁構造又は両持ち梁構造の何れの型式の
半導体加速度センサにも適用することができる。
According to the fourth aspect of the present invention, the structure in which the protrusion for setting the slit width to a predetermined value or less is provided in the slit is either a cantilever structure or a double-supported beam structure of the semiconductor acceleration. It can also be applied to a sensor.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る半導体加速度センサの第1実施例
を示す平面図である。
FIG. 1 is a plan view showing a first embodiment of a semiconductor acceleration sensor according to the present invention.

【図2】上記第1実施例の製造時のECE工程における
スリット幅とエッチング液表面回り込み量の関係を示す
図である。
FIG. 2 is a diagram showing a relationship between a slit width and an etching solution surface wraparound amount in an ECE process during manufacturing in the first embodiment.

【図3】本発明の第2実施例を示す要部平面図である。FIG. 3 is a main part plan view showing a second embodiment of the present invention.

【図4】本発明の第3実施例を示す要部平面図である。FIG. 4 is a plan view of an essential part showing a third embodiment of the present invention.

【図5】従来の半導体加速度センサの平面図である。FIG. 5 is a plan view of a conventional semiconductor acceleration sensor.

【図6】図5のA−A線断面図である。6 is a cross-sectional view taken along the line AA of FIG.

【図7】上記実施例において製造時のECE工程におけ
る耐エッチング材の剥れを説明するための図である。
FIG. 7 is a diagram for explaining the peeling of the etching resistant material in the ECE process at the time of manufacturing in the above example.

【符号の説明】[Explanation of symbols]

1 p型シリコン基板(半導体基板) 2 n型エピタキシャル層(層状領域) 3 梁 4 重り部 5 固定部(フレーム部) 6 スリット 7a,7b,7c ダミー梁(突部) 8 ピエゾ抵抗 10 耐エッチング材 1 p-type silicon substrate (semiconductor substrate) 2 n-type epitaxial layer (layered region) 3 beam 4 weight part 5 fixed part (frame part) 6 slits 7a, 7b, 7c dummy beam (protrusion) 8 piezoresistive 10 anti-etching material

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 一導電形半導体基板の主面に反対導電形
層状領域を形成し、該層状領域のうちスリット対応部分
に選択的に該層状領域を貫通する一導電形拡散領域を形
成し、前記半導体基板の裏面にエッチングマスクを選択
的に形成し、前記層状領域の表面全体に耐エッチング材
を被着し、前記層状領域に電圧を印加しながら前記半導
体基板をエッチングするエレクトロケミカルエッチング
を行い、前記層状領域を残しつつ前記スリット対応部分
を表面側まで貫通するようにエッチングしてスリットを
形成する工程により製造され、前記半導体基板の厚さの
重り部と、該重り部を取り囲むように形成されたフレー
ム部と、前記層状領域で形成され前記重り部を前記フレ
ーム部に支持する単数又は複数の梁と、該梁上に形成さ
れたピエゾ抵抗とを有し、加速度印加により生じる前記
梁上の応力を前記ピエゾ抵抗で検出する半導体加速度セ
ンサにおいて、前記スリット内に前記重り部又は前記フ
レーム部の何れか一方のみに連結され当該スリットの幅
を所定値以下に設定するための前記層状領域からなる単
数もしくは複数の突部を設けてなることを特徴とする半
導体加速度センサ。
1. An opposite conductivity type layered region is formed on a main surface of a one conductivity type semiconductor substrate, and a one conductivity type diffusion region penetrating the layered region is selectively formed in a portion of the layered region corresponding to a slit. An etching mask is selectively formed on the back surface of the semiconductor substrate, an anti-etching material is deposited on the entire surface of the layered region, and electrochemical etching is performed to etch the semiconductor substrate while applying a voltage to the layered region. Manufactured by a step of forming a slit by etching so as to penetrate the slit corresponding portion to the surface side while leaving the layered region, and forming a weight portion having a thickness of the semiconductor substrate and surrounding the weight portion. A frame portion, a beam or beams that are formed of the layered region and that support the weight portion on the frame portion, and a piezoresistor formed on the beam. In the semiconductor acceleration sensor having a stress on the beam caused by the acceleration application, which is detected by the piezoresistance, the slit is connected to only one of the weight portion or the frame portion, and the width of the slit is a predetermined value. A semiconductor acceleration sensor, characterized in that it is provided with a single or a plurality of protrusions formed of the layered region for setting below.
【請求項2】 前記スリットの幅は、前記層状領域の厚
さ以上で100μm以下であることを特徴とする請求項
1記載の半導体加速度センサ。
2. The semiconductor acceleration sensor according to claim 1, wherein the width of the slit is equal to or larger than the thickness of the layered region and equal to or smaller than 100 μm.
【請求項3】 前記半導体基板はp型であり、前記層状
領域はn型エピタキシャル層であることを特徴とする請
求項1又は2記載の半導体加速度センサ。
3. The semiconductor acceleration sensor according to claim 1, wherein the semiconductor substrate is p-type, and the layered region is an n-type epitaxial layer.
【請求項4】 前記単数もしくは複数の梁が、前記重り
部の周囲の一辺だけで支持する片持ち梁構造又は前記重
り部周囲の対向する2辺を互いに反対側に支持する両持
ち梁構造の何れかであることを特徴とする請求項1,2
又は3記載の半導体加速度センサ。
4. A cantilever structure in which the one or more beams support only one side around the weight portion, or a both-end beam structure in which two opposite sides around the weight portion support each other on opposite sides. It is any one of Claims 1 and 2 characterized by the above-mentioned.
Alternatively, the semiconductor acceleration sensor described in 3 above.
JP22060794A 1994-09-14 1994-09-14 Semiconductor acceleration sensor Expired - Fee Related JP3298325B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22060794A JP3298325B2 (en) 1994-09-14 1994-09-14 Semiconductor acceleration sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22060794A JP3298325B2 (en) 1994-09-14 1994-09-14 Semiconductor acceleration sensor

Publications (2)

Publication Number Publication Date
JPH0883916A true JPH0883916A (en) 1996-03-26
JP3298325B2 JP3298325B2 (en) 2002-07-02

Family

ID=16753626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22060794A Expired - Fee Related JP3298325B2 (en) 1994-09-14 1994-09-14 Semiconductor acceleration sensor

Country Status (1)

Country Link
JP (1) JP3298325B2 (en)

Also Published As

Publication number Publication date
JP3298325B2 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
US4071838A (en) Solid state force transducer and method of making same
US5242863A (en) Silicon diaphragm piezoresistive pressure sensor and fabrication method of the same
US4462018A (en) Semiconductor strain gauge with integral compensation resistors
US4814856A (en) Integral transducer structures employing high conductivity surface features
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
US4050049A (en) Solid state force transducer, support and method of making same
US6130010A (en) Method for producing a semiconductor dynamic sensor using an anisotropic etching mask
JP3399660B2 (en) Manufacturing method of surface type acceleration sensor
JP3551527B2 (en) Method for manufacturing semiconductor strain-sensitive sensor
JP3144314B2 (en) Semiconductor pressure sensor and manufacturing method thereof
JP4168497B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JPH0883916A (en) Semiconductor acceleration sensor
CA2130505C (en) Thin-film absolute pressure sensors and methods of manufacturing the same
JPH0936385A (en) Manufacture of semiconductor device
JPS62144368A (en) Protective film for semiconductor type pressure sensor
JP2936926B2 (en) Semiconductor acceleration sensor
JP3500813B2 (en) Semiconductor wafer cutting method
JP3533822B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JPS62268167A (en) Thin-film pressure sensor
JPH08148696A (en) Manufacture of semiconductor pressure sensor
JPS60173878A (en) Manufacture of semiconductor pressure sensitive element
JP3478896B2 (en) Acceleration sensor and method of manufacturing the same
JP2576245B2 (en) Manufacturing method of semiconductor pressure sensor
JPH06151885A (en) Manufacture of semiconductor acceleration sensor
JP2754860B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees