JPH0878994A - Impedance matching circuit - Google Patents

Impedance matching circuit

Info

Publication number
JPH0878994A
JPH0878994A JP23067494A JP23067494A JPH0878994A JP H0878994 A JPH0878994 A JP H0878994A JP 23067494 A JP23067494 A JP 23067494A JP 23067494 A JP23067494 A JP 23067494A JP H0878994 A JPH0878994 A JP H0878994A
Authority
JP
Japan
Prior art keywords
impedance matching
matching circuit
variable capacitor
high frequency
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23067494A
Other languages
Japanese (ja)
Inventor
Yasuhiro Nishimori
康博 西森
Michio Taniguchi
道夫 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP23067494A priority Critical patent/JPH0878994A/en
Publication of JPH0878994A publication Critical patent/JPH0878994A/en
Pending legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)

Abstract

PURPOSE: To remarkably reduce the capacitance of a first variable capacitor and to remarkably reduce voltage of a second variable capacitor across terminals by connecting the first and second variable capacitors and a compound transformer. CONSTITUTION: A first variable capacitor 203 is connected between an input terminal 221 and ground E, and the one end of a second variable capacitor 204 is connected with the input terminal 221. The one end of the primary winding 233a of the compound transformer 233 where a secondary winding 233b is connected between an output terminal 222 and the ground E is connected with the other end of a second variable capacitor 204, and the other end of the primary winding 233a of the compound transformer 233 is grounded. Thus, the capacitance of the capacitor 203 can be remarkably reduced and the voltage of the capacitor 204 across terminals can be remarkably reduced by connecting the first and second variable capacitors 203 and 204 and the compound transformer 233. As a result, the volume and weight of the both capacitors 203 and 204 can be remarkably reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、高周波で励起したプラ
ズマを用いて半導体素子を形成するときに、例えばウエ
ハなどの材料に対して所定の処理を行うプラズマ処理装
置に内蔵するインピーダンス整合回路の改良に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an impedance matching circuit incorporated in a plasma processing apparatus for performing a predetermined process on a material such as a wafer when a semiconductor element is formed using plasma excited by a high frequency. It is about improvement.

【0002】[0002]

【従来の技術】図1は、プラズマ処理装置のブロック図
である。同図において、Eはアースであり、100は高
周波発振源であり、111及び311は高周波伝達線路
であり、200はインピーダンス整合回路である。34
0は半導体処理室であり、321は高周波印加電極であ
り、322は接地電極であり、323はウエハである。
331は反応ガス流入パイプであり、332は排気パイ
プである。
2. Description of the Related Art FIG. 1 is a block diagram of a plasma processing apparatus. In the figure, E is a ground, 100 is a high frequency oscillation source, 111 and 311 are high frequency transmission lines, and 200 is an impedance matching circuit. 34
Reference numeral 0 is a semiconductor processing chamber, 321 is a high frequency applying electrode, 322 is a ground electrode, and 323 is a wafer.
Reference numeral 331 is a reaction gas inflow pipe, and reference numeral 332 is an exhaust pipe.

【0004】図1において、高周波発振源100の一方
をアースEに接地し、他方を高周波伝達線路111によ
ってインピーダンス整合回路200に接続している。処
理室340の直上に設置したインピーダンス整合回路2
00を、高周波伝達線路311によって半導体処理室3
40の内部に設置した高周波印加電極321に接続して
いる。半導体処理室340の内部を真空状態に設定し、
半導体処理室340の内部に互いに対向する1対の電極
として、高周波印加電極321及び接地電極322を設
置している。接地電極322をアースEに接地し、接地
電極322の上面に被処理物のウエハ323を置いてい
る。半導体処理室340の高周波印加に反応ガス流入パ
イプ331を接続し、処理室340の下部に排気パイプ
332を接続している。
In FIG. 1, one of the high frequency oscillation sources 100 is grounded to the earth E, and the other is connected to the impedance matching circuit 200 by the high frequency transmission line 111. Impedance matching circuit 2 installed directly above the processing chamber 340
00 by the high frequency transmission line 311
It is connected to a high-frequency applying electrode 321 installed inside 40. The inside of the semiconductor processing chamber 340 is set to a vacuum state,
A high frequency applying electrode 321 and a ground electrode 322 are installed inside the semiconductor processing chamber 340 as a pair of electrodes facing each other. The ground electrode 322 is grounded to the earth E, and the wafer 323 to be processed is placed on the upper surface of the ground electrode 322. The reaction gas inflow pipe 331 is connected to the high frequency application of the semiconductor processing chamber 340, and the exhaust pipe 332 is connected to the lower portion of the processing chamber 340.

【0006】図示していない反応ガス供給装置は、反応
ガス流入パイプ331を通して反応ガスを半導体処理室
340に供給し、高周波発振源100は、インピーダン
ス整合回路200を通して高周波電力を高周波印加電極
321に供給する。この結果、高周波印加電極321及
び接地電極322の間にプラズマを発生させて、例えば
エッチング処理、アッシング処理又は薄膜堆積処理など
の半導体素子を形成する種々の処理を行う。
A reaction gas supply device (not shown) supplies the reaction gas to the semiconductor processing chamber 340 through the reaction gas inflow pipe 331, and the high frequency oscillation source 100 supplies high frequency power to the high frequency application electrode 321 through the impedance matching circuit 200. To do. As a result, plasma is generated between the high-frequency applying electrode 321 and the ground electrode 322 to perform various processes such as etching process, ashing process or thin film deposition process for forming a semiconductor element.

【0008】図1に示すプラズマ処理装置のブロック図
において、上記の種々の処理を、効率よくかつ再現性の
ある状態で行うためには、安定かつ均一なプラズマを高
周波印加電極321及び接地電極322の間に発生させ
る必要がある。そのためには、安定した高周波電力を効
率よくプラズマに供給する必要がある。
In the block diagram of the plasma processing apparatus shown in FIG. 1, in order to efficiently and reproducibly perform the various processes described above, a stable and uniform plasma is generated in the high frequency applying electrode 321 and the ground electrode 322. Need to occur during. For that purpose, it is necessary to efficiently supply stable high frequency power to the plasma.

【0010】安定した高周波電力を効率よくプラズマに
供給するためには、図1において、高周波伝達線路11
1に反射派が存在しないことが必要条件である。そのた
めには、インピーダンス整合回路200の入力インピー
ダンスを高周波伝達回路111の特性インピーダンスに
一致させる必要がある。ここで、インピーダンス整合回
路200の入力インピーダンスとは、インピーダンス整
合回路200の入力側から見た全てのインピーダンスで
あって、下記乃至のインピーダンスを合成した値で
ある。 インピーダンス整合回路200のインピーダンス。 高周波伝達線路311のインピーダンス。 高周波印加電極321、高周波印加電極321と接地
電極322との間のプラズマ及び接地電極322のイン
ピーダンス。 高周波伝達線路311、高周波印加電極321、高周
波印加電極321と接地電極322との間のプラズマ及
び接地電極322の周辺の浮遊インピーダンス。
In order to efficiently supply stable high frequency power to the plasma, the high frequency transmission line 11 in FIG.
It is a necessary condition that there is no reflection school in 1. For that purpose, it is necessary to match the input impedance of the impedance matching circuit 200 with the characteristic impedance of the high frequency transmission circuit 111. Here, the input impedance of the impedance matching circuit 200 is all impedances seen from the input side of the impedance matching circuit 200, and is a value obtained by combining the following impedances. Impedance of the impedance matching circuit 200. Impedance of the high frequency transmission line 311. High frequency applying electrode 321, plasma between the high frequency applying electrode 321 and the ground electrode 322, and impedance of the ground electrode 322. The high frequency transmission line 311, the high frequency applying electrode 321, the plasma between the high frequency applying electrode 321 and the ground electrode 322, and the floating impedance around the ground electrode 322.

【0012】上記乃至のインピーダンスのうち、
乃至を負荷インピーダンスと呼び、操作者が外部から
任意に操作することができないインピーダンスであっ
て、のインピーダンス整合回路200のインピーダン
スのみ操作者が外部から操作できる。従って、高周波伝
達線路111に存在する反射波を無くすためには、イン
ピーダンス整合回路200の回路素子を操作することに
よって、インピーダンス整合回路200の入力インピー
ダンスを、高周波伝達線路111の特性インピーダンス
に一致させなければならない。この操作を「インピーダ
ンスの整合を行う」といい、インピーダンス整合回路2
00は、インピーダンスの整合を行うものである。
Of the above impedances,
Are referred to as load impedances, which are impedances that the operator cannot arbitrarily operate from the outside, and only the impedance of the impedance matching circuit 200 can be operated by the operator from the outside. Therefore, in order to eliminate the reflected wave existing in the high frequency transmission line 111, the input impedance of the impedance matching circuit 200 must be matched with the characteristic impedance of the high frequency transmission line 111 by operating the circuit element of the impedance matching circuit 200. I have to. This operation is called "matching impedance", and impedance matching circuit 2
00 is for impedance matching.

【0014】図2は、従来技術のインピーダンス整合回
路200を示す図である。同図において、221は入力
端子であり、201は第1の可変コンデンサであり、2
02は第2の可変コンデンサであり、231は第1のイ
ンダクタであり、232は第2のインダクタである。E
は接地であり、222は出力端子である。第1の可変コ
ンデンサ201を入力端子221と接地E間に接続し、
第2の可変コンデンサ202の一端を入力端子221に
接続している。第1のインダクタ231を第2の可変コ
ンデンサ202の他端と接地E間に接続し、第2のイン
ダクタ232を第2のコンデンサ202の他端と出力端
子222間に接続している。
FIG. 2 is a diagram showing a prior art impedance matching circuit 200. In the figure, 221 is an input terminal, 201 is a first variable capacitor, 2
Reference numeral 02 is a second variable capacitor, 231 is a first inductor, and 232 is a second inductor. E
Is a ground and 222 is an output terminal. The first variable capacitor 201 is connected between the input terminal 221 and the ground E,
One end of the second variable capacitor 202 is connected to the input terminal 221. The first inductor 231 is connected between the other end of the second variable capacitor 202 and the ground E, and the second inductor 232 is connected between the other end of the second capacitor 202 and the output terminal 222.

【0015】同図に示す第1の可変コンデンサ201及
び第2の可変コンデンサ202をそれぞれ最適なキャパ
シタンスに調整することと、第1のインダクタ231及
び第2のインダクタ232を、例えばタップの選択によ
る接続端子の変更により、任意のインダクタンスに調整
することとによって、インピーダンス整合回路200の
入力インピーダンスを高周波伝達線路111の特性イン
ピーダンスに一致させている。
The first variable capacitor 201 and the second variable capacitor 202 shown in the figure are respectively adjusted to have optimum capacitances, and the first inductor 231 and the second inductor 232 are connected by, for example, selection of taps. The input impedance of the impedance matching circuit 200 is matched with the characteristic impedance of the high frequency transmission line 111 by adjusting the inductance to an arbitrary value by changing the terminals.

【0016】従って、インピーダンスの整合を行う場合
に、インピーダンス整合回路200の入力インピーダン
スを、負荷インピーダンスの変化に対応して、高周波伝
達線路111の特性インピーダンスに一致させるために
は、図2に示す第1の可変コンデンサ201と第2の可
変コンデンサ202及び第1のインダクタ231と第2
のインダクタ232は、必要不可欠な素子である。
Therefore, in order to match the input impedance of the impedance matching circuit 200 with the characteristic impedance of the high frequency transmission line 111 in response to the change in the load impedance when impedance matching is performed, the first impedance shown in FIG. The first variable capacitor 201, the second variable capacitor 202, the first inductor 231 and the second variable capacitor 202.
The inductor 232 is an indispensable element.

【0018】なお、インピーダンス整合回路200は、
図2に示す回路のほかに、L型、π型及びT型等の多種
多様の回路が使用されているが、インピーダンスの整合
の原理は同一で、可変コンデンサ及びインダクタの調整
によるものである。
The impedance matching circuit 200 is
In addition to the circuit shown in FIG. 2, various types of circuits such as L-type, π-type and T-type are used, but the principle of impedance matching is the same and is based on the adjustment of the variable capacitor and the inductor.

【0020】[0020]

【発明が解決しようとする課題】図2に示すインピーダ
ンス整合回路200でインピーダンスの整合を行ったと
き、負荷に直列接続した第2の可変コンデンサ202の
容量が小さい場合で、第2の可変コンデンサ202から
負荷側を見たときのインピーダンスの抵抗分が小さいと
き、同一電力を負荷に消費させるには電流が大きくなる
ために、第2の可変コンデンサ202の端子間電圧が大
幅に上昇する場合がある。さらに、この端子間電圧の値
によっては、第2の可変コンデンサ202が絶縁破壊し
て損傷する場合がある。
When the impedance matching circuit 200 shown in FIG. 2 performs impedance matching and the second variable capacitor 202 connected in series to the load has a small capacity, the second variable capacitor 202 When the resistance component of the impedance when the load side is viewed from is small, the current between the terminals of the second variable capacitor 202 may increase significantly because the current increases in order to cause the load to consume the same power. . Further, depending on the value of the voltage between the terminals, the second variable capacitor 202 may be damaged by dielectric breakdown.

【0022】上記の絶縁破壊を回避する手段として、イ
ンピーダンス整合回路200の素子として、真空可変コ
ンデンサ等の絶縁耐力の大きいコンデンサの採用が考え
られるが、コストが高く、プラズマ処理装置の容積及び
重量が増大する原因となる。
As a means for avoiding the above-mentioned dielectric breakdown, it is conceivable to use a capacitor having a large dielectric strength such as a vacuum variable capacitor as an element of the impedance matching circuit 200, but it is costly, and the volume and weight of the plasma processing apparatus are large. Cause increase.

【0024】図1に示すプラズマ処理装置において、イ
ンピーダンス整合回路200を設置する場所は、高周波
伝達線路311による高周波電力の損失を考慮すると、
高周波印加電極321の極めて近傍である必要がある。
しかし、高周波印加電極321の近傍、即ち半導体処理
室340の真上には、反応ガス流入パイプ331と図示
していない冷却水供給パイプ等の配管類及び図示してい
ない圧力モニタ等の測定機器類が存在するために、イン
ピーダンス整合回路200の容積が大きいときはこれら
と干渉を起こす。そこで、この干渉を回避するには、プ
ラズマ処理装置自体が大きくなるという問題点を有して
いる。
In the plasma processing apparatus shown in FIG. 1, where the impedance matching circuit 200 is installed, considering the loss of high frequency power due to the high frequency transmission line 311,
It is necessary to be extremely close to the high frequency applying electrode 321.
However, in the vicinity of the high-frequency applying electrode 321, that is, directly above the semiconductor processing chamber 340, the reaction gas inflow pipe 331 and pipes such as a cooling water supply pipe (not shown) and measuring devices such as a pressure monitor (not shown). Due to the existence of the impedance matching circuit 200, when the volume of the impedance matching circuit 200 is large, the impedance matching circuit 200 interferes with them. Therefore, in order to avoid this interference, there is a problem that the plasma processing apparatus itself becomes large.

【0026】本発明は、インピーダンス整合回路200
の容積及び重量が増大することなく、インピーダンス整
合回路200の可変コンデンサが絶縁破壊を発生するこ
とを抑えたインピーダンス整合回路200を提供するこ
とを目的としている。
The present invention is an impedance matching circuit 200.
It is an object of the present invention to provide an impedance matching circuit 200 in which the variable capacitor of the impedance matching circuit 200 is prevented from causing dielectric breakdown without increasing the volume and weight of the impedance matching circuit 200.

【0029】[0029]

【課題を解決するための手段】請求項1のインピーダン
ス整合回路は、図1に示すように、プラズマ処理装置に
おける高周波発振源100と半導体処理室内340の高
周波印加電極321との間に接続してインピーダンス整
合を行うインピーダンス整合回路において、図3に示す
ように、第1の可変コンデンサ203を入力端子221
と接地E間に接続し、第2の可変コンデンサ204の一
端を入力端子221に接続し、第2の可変コンデンサ2
04の他端を、2次巻線233bが出力端子222と接
地E間に接続された複巻変圧器233の1次巻線233
aの一端に接続し、複巻変圧器233の1次巻線233
aの他端を接地したインピーダンス整合回路である。
As shown in FIG. 1, the impedance matching circuit of claim 1 is connected between a high frequency oscillation source 100 in a plasma processing apparatus and a high frequency applying electrode 321 in a semiconductor processing chamber 340. In the impedance matching circuit for impedance matching, as shown in FIG. 3, the first variable capacitor 203 is connected to the input terminal 221.
Is connected to the ground E, one end of the second variable capacitor 204 is connected to the input terminal 221, and the second variable capacitor 2
04, the other end of the secondary winding 233b is connected between the output terminal 222 and the ground E.
a and the primary winding 233 of the compound-winding transformer 233.
It is an impedance matching circuit in which the other end of a is grounded.

【0030】請求項2のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源100と半導体処理室内340の高周波印加電極32
1との間に接続してインピーダンス整合を行うインピー
ダンス整合回路において、図6に示すように、第1の可
変コンデンサ205の一端を入力端子221に接続し、
第2の可変コンデンサ206を第1の可変コンデンサ2
05の他端と接地E間に接続し、2次巻線233bが出
力端子222と接地E間に接続された複巻変圧器233
の1次巻線233aの一端を第1の可変コンデンサ20
5の他端に接続し、複巻変圧器233の1次巻線233
aの他端を接地したインピーダンス整合回路である。
In the impedance matching circuit of claim 2, as shown in FIG. 1, the high frequency oscillation source 100 in the plasma processing apparatus and the high frequency applying electrode 32 in the semiconductor processing chamber 340.
In an impedance matching circuit that is connected between the first variable capacitor 205 and the first variable capacitor 205 to perform impedance matching, one end of the first variable capacitor 205 is connected to the input terminal 221 as shown in FIG.
The second variable capacitor 206 is replaced by the first variable capacitor 2
No. 05 and the ground E, and the secondary winding 233b is connected between the output terminal 222 and the ground E.
Of one end of the primary winding 233a of the first variable capacitor 20
5, the primary winding 233 of the compound-winding transformer 233.
It is an impedance matching circuit in which the other end of a is grounded.

【0031】請求項3のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源100と半導体処理室内340の高周波印加電極32
1との間に接続してインピーダンス整合を行うインピー
ダンス整合回路において、図7に示すように、可変イン
ダクタ236を入力端子221と接地E間に接続し、可
変コンデンサ207の一端を入力端子221に接続し、
可変コンデンサ207の他端を、2次巻線233bが出
力端子222と接地E間に接続された複巻変圧器233
の1次巻線233aの一端に接続し、複巻変圧器233
の1次巻線233aの他端を接地したインピーダンス整
合回路である。
In the impedance matching circuit of claim 3, as shown in FIG. 1, the high frequency oscillation source 100 in the plasma processing apparatus and the high frequency applying electrode 32 in the semiconductor processing chamber 340.
In the impedance matching circuit that is connected to the input terminal 221 to perform impedance matching, as shown in FIG. 7, the variable inductor 236 is connected between the input terminal 221 and the ground E, and one end of the variable capacitor 207 is connected to the input terminal 221. Then
The other end of the variable capacitor 207 has the secondary winding 233b connected between the output terminal 222 and the ground E and is a multi-winding transformer 233.
Connected to one end of the primary winding 233a of the multi-winding transformer 233
Is an impedance matching circuit in which the other end of the primary winding 233a is grounded.

【0032】請求項4のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源100と半導体処理室内340の高周波印加電極32
1との間に接続してインピーダンス整合を行うインピー
ダンス整合回路において、図8に示すように、可変イン
ダクタ237の一端を入力端子221に接続し、可変コ
ンデンサ208を可変インダクタ237の他端と接地E
間に接続し、2次巻線233bが出力端子222と接地
E間に接続された複巻変圧器233の1次巻線233a
の一端を可変インダクタ237の他端に接続し、複巻変
圧器233の1次巻線233aの他端を接地したインピ
ーダンス整合回路である。
The impedance matching circuit according to a fourth aspect of the present invention is, as shown in FIG. 1, a high frequency oscillation source 100 in a plasma processing apparatus and a high frequency applying electrode 32 in a semiconductor processing chamber 340.
In an impedance matching circuit that is connected to the input terminal 221 to perform impedance matching, as shown in FIG. 8, one end of the variable inductor 237 is connected to the input terminal 221, and the variable capacitor 208 is connected to the other end of the variable inductor 237 and the ground E.
The primary winding 233a of the compound-winding transformer 233, which is connected between the secondary winding 233b and the output terminal 222 and the ground E.
Is an impedance matching circuit in which one end is connected to the other end of the variable inductor 237 and the other end of the primary winding 233a of the compound-winding transformer 233 is grounded.

【0033】請求項5のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源100と半導体処理室内340の高周波印加電極32
1との間に接続してインピーダンス整合を行うインピー
ダンス整合回路において、図9に示すように、第1の可
変コンデンサ209を入力端子221と接地E間に接続
し、可変インダクタ238の一端を入力端子221に接
続し、第2の可変コンデンサ210を可変インダクタ2
38の他端と接地E間に接続し、2次巻線233bが出
力端子222と接地E間に接続された複巻変圧器233
の1次巻線233aの一端を可変インダクタ238の他
端に接続し、複巻変圧器233の1次巻線233aの他
端を接地したインピーダンス整合回路である。
In the impedance matching circuit of claim 5, as shown in FIG. 1, the high frequency oscillation source 100 in the plasma processing apparatus and the high frequency application electrode 32 in the semiconductor processing chamber 340.
In an impedance matching circuit for connecting impedance between the first variable capacitor 209 and the input terminal 221 and the ground E, one end of the variable inductor 238 is connected to the input terminal 221 as shown in FIG. 221 to connect the second variable capacitor 210 to the variable inductor 2
38 and the secondary winding 233b connected between the output terminal 222 and the ground E, and the compound winding transformer 233.
Is an impedance matching circuit in which one end of the primary winding 233a is connected to the other end of the variable inductor 238 and the other end of the primary winding 233a of the compound-winding transformer 233 is grounded.

【0034】請求項6のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源100と半導体処理室内340の高周波印加電極32
1との間に接続してインピーダンス整合を行うインピー
ダンス整合回路において、図10に示すように、第1の
可変コンデンサ211を入力端子221と接地E間に接
続し、第2の可変コンデンサ212の一端を入力端子2
21に接続し、第2のコンデンサ212の他端を、2次
側が出力端子222と接地E間に接続された単巻変圧器
239の1次側の一端に接続し、単巻変圧器239の1
次側の他端を接地したインピーダンス整合回路である。
In the impedance matching circuit of claim 6, as shown in FIG. 1, the high frequency oscillating source 100 in the plasma processing apparatus and the high frequency applying electrode 32 in the semiconductor processing chamber 340.
In an impedance matching circuit that is connected between the first variable capacitor 211 and the input terminal 221 and the ground E, one end of the second variable capacitor 212 is connected as shown in FIG. Input terminal 2
21 and the other end of the second capacitor 212 is connected to one end of the primary side of the autotransformer 239, the secondary side of which is connected between the output terminal 222 and the ground E. 1
This is an impedance matching circuit in which the other end on the secondary side is grounded.

【0035】請求項7のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源100と半導体処理室内340の高周波印加電極32
1との間に接続してインピーダンス整合を行うインピー
ダンス整合回路において、図11に示すように、第1の
可変コンデンサ213の一端を入力端子221に接続
し、第2の可変コンデンサ214を第1の可変コンデン
サ213の他端と接地E間に接続し、2次側が出力端子
222と接地E間に接続された単巻変圧器239の1次
側の一端を第1の可変コンデンサ213の他端に接続
し、単巻変圧器239の1次側の他端を接地したインピ
ーダンス整合回路である。
In the impedance matching circuit of claim 7, as shown in FIG. 1, the high frequency oscillation source 100 in the plasma processing apparatus and the high frequency applying electrode 32 in the semiconductor processing chamber 340 are used.
In the impedance matching circuit which is connected to the input terminal 221 to perform impedance matching, one end of the first variable capacitor 213 is connected to the input terminal 221, and the second variable capacitor 214 is connected to the first variable capacitor 214 as shown in FIG. One end of the primary side of the autotransformer 239, which is connected between the other end of the variable capacitor 213 and the ground E and whose secondary side is connected between the output terminal 222 and the ground E, is connected to the other end of the first variable capacitor 213. It is an impedance matching circuit in which the other end of the primary side of the autotransformer 239 is grounded by being connected.

【0036】請求項8のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源100と半導体処理室内340の高周波印加電極32
1との間に接続してインピーダンス整合を行うインピー
ダンス整合回路において、図12に示すように、可変イ
ンダクタ240を入力端子221と接地E間に接続し、
可変コンデンサ215の一端を入力端子221に接続
し、可変コンデンサ215の他端を、2次側が出力端子
222と接地E間に接続された単巻変圧器239の1次
側の一端に接続し、単巻変圧器239の1次側の他端を
接地したインピーダンス整合回路である。
In the impedance matching circuit of claim 8, as shown in FIG. 1, the high frequency oscillating source 100 in the plasma processing apparatus and the high frequency applying electrode 32 in the semiconductor processing chamber 340.
In an impedance matching circuit that is connected between the input terminal 221 and the ground terminal E, the variable inductor 240 is connected between the input terminal 221 and the ground E as shown in FIG.
One end of the variable capacitor 215 is connected to the input terminal 221, and the other end of the variable capacitor 215 is connected to one end of the primary side of the autotransformer 239 whose secondary side is connected between the output terminal 222 and the ground E. It is an impedance matching circuit in which the other end of the primary side of the autotransformer 239 is grounded.

【0037】請求項9のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源100と半導体処理室内340の高周波印加電極32
1との間に接続してインピーダンス整合を行うインピー
ダンス整合回路において、図13に示すように、可変イ
ンダクタ241の一端を入力端子221に接続し、第2
の可変コンデンサ216を可変インダクタ241の他端
と接地E間に接続し、2次側が出力端子222と接地E
間に接続された単巻変圧器239の1次側の一端を可変
インダクタ241の他端に接続し、単巻変圧器239の
1次側の他端を接地したインピーダンス整合回路であ
る。
In the impedance matching circuit of claim 9, as shown in FIG. 1, the high frequency oscillation source 100 in the plasma processing apparatus and the high frequency applying electrode 32 in the semiconductor processing chamber 340 are used.
In an impedance matching circuit that is connected to the input terminal 221 to perform impedance matching, one end of the variable inductor 241 is connected to the input terminal 221 as shown in FIG.
Of the variable capacitor 216 is connected between the other end of the variable inductor 241 and the ground E, and the secondary side is connected to the output terminal 222 and the ground E.
This is an impedance matching circuit in which one end of the primary side of the autotransformer 239 connected between them is connected to the other end of the variable inductor 241, and the other end of the primary side of the autotransformer 239 is grounded.

【0038】請求項10のインピーダンス整合回路は、
図1に示すように、プラズマ処理装置における高周波発
振源100と半導体処理室内340の高周波印加電極3
21との間に接続してインピーダンス整合を行うインピ
ーダンス整合回路において、図14に示すように、第1
の可変コンデンサ217を入力端子221と接地E間に
接続し、可変インダクタ242の一端を入力端子221
に接続し、第2の可変コンデンサ218を可変インダク
タ242の他端と接地E間に接続し、2次側が出力端子
222と接地E間に接続された単巻変圧器239の1次
側の一端を可変インダクタ242の他端に接続し、単巻
変圧器239の1次側の他端を接地したインピーダンス
整合回路である。
The impedance matching circuit of claim 10 is
As shown in FIG. 1, the high frequency oscillation source 100 in the plasma processing apparatus and the high frequency application electrode 3 in the semiconductor processing chamber 340.
In the impedance matching circuit which is connected between the first and second terminals to perform impedance matching, as shown in FIG.
Of the variable inductor 242 is connected between the input terminal 221 and the ground E, and one end of the variable inductor 242 is connected to the input terminal 221.
, The second variable capacitor 218 is connected between the other end of the variable inductor 242 and the ground E, and the secondary side is connected between the output terminal 222 and the ground E. One end of the primary side of the autotransformer 239. Is connected to the other end of the variable inductor 242, and the other end on the primary side of the autotransformer 239 is grounded.

【0039】請求項11のインピーダンス整合回路は、
図15に示すように、単巻変圧器239の回りに導体か
らなる筒243を装着した請求項6乃至9又は10に記
載のインピーダンス整合回路である。
The impedance matching circuit according to claim 11 is
15. The impedance matching circuit according to claim 6, wherein a cylinder 243 made of a conductor is mounted around the autotransformer 239 as shown in FIG.

【0040】請求項12のインピーダンス整合回路は、
図16に示すように、複巻変圧器233の回りに導体か
らなる筒243を装着した請求項1乃至4又は5に記載
のインピーダンス整合回路である。
The impedance matching circuit according to claim 12 is
16. The impedance matching circuit according to claim 1, wherein a cylinder 243 made of a conductor is mounted around the compound transformer 233 as shown in FIG.

【0041】[0041]

【実施例】図3は、本発明のインピーダンス整合回路2
00の第1の実施例を示す図である。同図において、図
2と同一の符号は図2の説明と同じであるので省略し、
相違個所について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 3 shows an impedance matching circuit 2 of the present invention.
It is a figure which shows the 1st Example of 00. In the figure, the same reference numerals as those in FIG. 2 are the same as those in FIG.
The difference will be described.

【0042】図3において、203は第1の可変コンデ
ンサであり、204は第2の可変コンデンサである。2
33は複巻変圧器であって、233aは1次巻線であ
り、233bは2次巻線である。
In FIG. 3, reference numeral 203 is a first variable capacitor, and 204 is a second variable capacitor. Two
33 is a compound winding transformer, 233a is a primary winding, and 233b is a secondary winding.

【0043】第1の可変コンデンサ203を入力端子2
21と接地E間に接続し、第2の可変コンデンサ204
の一端を入力端子221に接続している。2次巻線23
3bが出力端子222と接地E間に接続された複巻変圧
器233の1次巻線233aの一端を第2の可変コンデ
ンサ204の他端に接続し、複巻変圧器233の1次巻
線233aの他端を接地している。
The first variable capacitor 203 is connected to the input terminal 2
21 and the ground E, and the second variable capacitor 204
Is connected to the input terminal 221. Secondary winding 23
3b is connected between the output terminal 222 and the ground E. One end of the primary winding 233a of the compound winding transformer 233 is connected to the other end of the second variable capacitor 204, and the primary winding of the compound winding transformer 233 is connected. The other end of 233a is grounded.

【0044】図4は、本発明のインピーダンス整合回路
200に使用する複巻変圧器233を示す図である。同
図において、図3と同一の符号は図3の説明と同じであ
るので省略し、相違個所について説明する。
FIG. 4 is a diagram showing a compound-winding transformer 233 used in the impedance matching circuit 200 of the present invention. In the figure, the same reference numerals as those in FIG. 3 are the same as those in the description of FIG.

【0046】図4において、R1は1次巻線233aの
半径であり、R2は2次巻線233bの半径であり、D
は1次巻線233a又は2次巻線233bの長さであっ
て、1次巻線233aの長さと2次巻線233bの長さ
とを同じにしている。ここで、1次巻線233aの巻数
をN1として、2次巻線233bの巻数をN2とし、1
次巻線233aの長岡係数をB1とし、2次巻線233
bの長岡係数をB2とし、透磁率をμ0とすると、1次
巻線233aのインダクタンスL233a及び2次巻線
233bのインダクタンスL233bは、それぞれ式
(1)及び(2)から求められる。
In FIG. 4, R1 is the radius of the primary winding 233a, R2 is the radius of the secondary winding 233b, and D
Is the length of the primary winding 233a or the secondary winding 233b, and the length of the primary winding 233a and the length of the secondary winding 233b are the same. Here, the number of turns of the primary winding 233a is N1, and the number of turns of the secondary winding 233b is N2.
The Nagaoka coefficient of the secondary winding 233a is B1, and the secondary winding 233 is
When the Nagaoka coefficient of b is B2 and the magnetic permeability is μ0, the inductance L233a of the primary winding 233a and the inductance L233b of the secondary winding 233b are obtained from the equations (1) and (2), respectively.

【0048】[0048]

【数1】 [Equation 1]

【0050】[0050]

【数2】 [Equation 2]

【0052】図5は、図3に示す本発明のインピーダン
ス整合回路200の第1の実施例をプラズマ処理装置に
使用したときの等価回路を示す図である。図5におい
て、図1又は図3と同一の符号は図1又は図3の説明と
同じであるので省略し、相違個所について説明する。
FIG. 5 is a diagram showing an equivalent circuit when the first embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 3 is used in a plasma processing apparatus. In FIG. 5, the same reference numerals as those in FIG. 1 or 3 are the same as those in FIG. 1 or 3, and therefore the description thereof will be omitted, and different points will be described.

【0054】図5において、234及び235はインダ
クタであり、300は負荷である。インダクタ234の
インダクタンスは、図4に示す1次巻線233aのイン
ダクタンスと一致しており、インダクタ235のインダ
クタンスは、図3に示す2次巻線233bの漏洩インダ
クタンスと一致している。図5において、複巻変圧器2
33の線材の有する抵抗値を無視している。また、複巻
変圧器233の構造上、1次巻線233aに電流が流れ
ることによって発生する磁束は、全て2次巻線233b
を貫通すると仮定している。
In FIG. 5, 234 and 235 are inductors, and 300 is a load. The inductance of the inductor 234 matches the inductance of the primary winding 233a shown in FIG. 4, and the inductance of the inductor 235 matches the leakage inductance of the secondary winding 233b shown in FIG. In FIG. 5, the compound transformer 2
The resistance value of the wire 33 is ignored. Further, due to the structure of the compound-winding transformer 233, all the magnetic flux generated by the current flowing through the primary winding 233a is secondary winding 233b.
Is assumed to penetrate.

【0056】図4に示す1次巻線233a及び2次巻線
233bの断面積をそれぞれS1及びS2とすると,こ
れらS1及びS2は式(3)及び(4)で示される。
When the cross-sectional areas of the primary winding 233a and the secondary winding 233b shown in FIG. 4 are S1 and S2, respectively, these S1 and S2 are expressed by equations (3) and (4).

【0058】[0058]

【数3】 (Equation 3)

【0060】[0060]

【数4】 [Equation 4]

【0062】従って、インダクタ234のインダクタン
スL234及び2次巻線233bの漏洩インダクタンス
L235は、それぞれ式(5)及び(6)で示される。
Therefore, the inductance L234 of the inductor 234 and the leakage inductance L235 of the secondary winding 233b are expressed by the equations (5) and (6), respectively.

【0064】[0064]

【数5】 (Equation 5)

【0066】[0066]

【数6】 (Equation 6)

【0068】図5に示す負荷300のインピーダンスを
Z300とすると、複巻変圧器233の変圧機能によっ
て、複巻変圧器233の巻数比Aの2乗倍に変換される
ために、変換後の負荷300のインピーダンスZ300
tは式(7)で示される。
Assuming that the impedance of the load 300 shown in FIG. 5 is Z300, the transformation function of the compound-winding transformer 233 converts it to the square of the turns ratio A of the compound-winding transformer 233. Impedance of 300 Z300
t is shown by Formula (7).

【0070】[0070]

【数7】 (Equation 7)

【0072】図2に示す従来技術のインピーダンス整合
回路200と図5に示す本発明のインピーダンス整合回
路200の等価回路とにおいて、インピーダンス整合を
行った場合の可変コンデンサのキャパシタンスと端子間
電圧とについて比較を行った結果を表1に示す。
In the impedance matching circuit 200 of the prior art shown in FIG. 2 and the equivalent circuit of the impedance matching circuit 200 of the present invention shown in FIG. 5, the capacitance of the variable capacitor and the voltage between terminals when impedance matching is performed are compared. The results obtained are shown in Table 1.

【0073】[0073]

【表1】 [Table 1]

【0074】表1において、L231、L232、L2
34及びL235は第1のインダクタ231、第2のイ
ンダクタ232、インダクタ234及びインダクタ23
5のそれぞれのインダクタンスであり、W100は高周
波発振源100の供給電力である。Z111及びZ30
0は、高周波伝達線路111及び負荷300のそれぞれ
のインピーダンスである。C201乃至C204は第1
の可変コンデンサ201、第2の可変コンデンサ20
2、第1の可変コンデンサ203及び第2の可変コンデ
ンサのそれぞれのキャパシタンスであり、V201乃至
V204は第1の可変コンデンサ201、第2の可変コ
ンデンサ202、第1の可変コンデンサ203及び第2
の可変コンデンサの端子間電圧である。周波数は13.
56[MHz]である。
In Table 1, L231, L232, L2
34 and L235 are the first inductor 231, the second inductor 232, the inductor 234, and the inductor 23.
5 is the respective inductance, and W100 is the supply power of the high frequency oscillation source 100. Z111 and Z30
0 is the impedance of each of the high frequency transmission line 111 and the load 300. C201 to C204 are the first
Variable capacitor 201, second variable capacitor 20
2, V is a capacitance of each of the first variable capacitor 203 and the second variable capacitor, and V201 to V204 are the first variable capacitor 201, the second variable capacitor 202, the first variable capacitor 203, and the second variable capacitor.
Is the voltage across the terminals of the variable capacitor. The frequency is 13.
It is 56 [MHz].

【0076】インピーダンス整合を行う条件として、図
4に示す本発明の複巻変圧器233の1次巻線233a
及び2次巻線233bの長さDを0.1[m]とし、1
次巻線233aの巻数N1を5[ターン]、2次巻線2
33bの巻数N2を10[ターン]とし、1次巻線23
3aの半径R1を0.04[m]、2次巻線233bの
半径R2を0.05[m]とする。
As a condition for impedance matching, the primary winding 233a of the compound-winding transformer 233 of the present invention shown in FIG. 4 is used.
And the length D of the secondary winding 233b is set to 0.1 [m], and 1
The number of turns N1 of the secondary winding 233a is 5 [turns], and the secondary winding 2
The number of turns N2 of 33b is 10 [turns], and the primary winding 23
The radius R1 of 3a is 0.04 [m], and the radius R2 of the secondary winding 233b is 0.05 [m].

【0077】これらの寸法から、1次巻線233aの長
岡係数B1を0.72とし、2次巻線233bの長岡係
数B2を0.75とした。前述した式(1)乃至(6)
から、本発明のインピーダンス整合回路200の等価回
路のインダクタンスL234及び2次巻線233bの漏
洩インダクタンスL235は、表1に示す値になる。従
来技術のインピーダンス整合回路200のインダクタン
スL231とL232とを本発明のインピーダンス整合
回路200の等価回路のインダクタンスL234と2次
巻線233bの漏洩インダクタンスL235とにそれぞ
れ一致させている。高周波発振源100の供給電力W1
00及び高周波伝達線路111のインピーダンスZ11
1を、従来技術及び本発明において同じ値にしている。
従来技術と本発明とにおいて同一の負荷300を接続し
たが、本発明のインピーダンス整合回路200の等価回
路においては、複巻変圧器233の巻数比Aの2乗倍に
変換されるために、2分の1の2乗倍、即ち4分の1と
して表1に示している。
From these dimensions, the Nagaoka coefficient B1 of the primary winding 233a was set to 0.72, and the Nagaoka coefficient B2 of the secondary winding 233b was set to 0.75. Expressions (1) to (6) described above
Therefore, the inductance L234 of the equivalent circuit of the impedance matching circuit 200 of the present invention and the leakage inductance L235 of the secondary winding 233b have the values shown in Table 1. The inductances L231 and L232 of the impedance matching circuit 200 of the prior art are made to match the inductance L234 of the equivalent circuit of the impedance matching circuit 200 of the present invention and the leakage inductance L235 of the secondary winding 233b, respectively. Supply power W1 of the high frequency oscillation source 100
00 and the impedance Z11 of the high frequency transmission line 111
1 is set to the same value in the prior art and the present invention.
Although the same load 300 is connected in the prior art and the present invention, in the equivalent circuit of the impedance matching circuit 200 of the present invention, since it is converted to the square of the turns ratio A of the compound-winding transformer 233, It is shown in Table 1 as a power of one squared, that is, a quarter.

【0078】本発明において負荷インピーダンスZ30
0が4分の1になることから、第1の可変コンデンサ2
03及び第2の可変コンデンサ204のキャパシタンス
及び端子間電圧は表1に示すように計算される。本発明
のインピーダンス整合回路200の等価回路のキャパシ
タンスC203は、キャパシタンスC201と比較し
て、著しく減少しているために、第1の可変コンデンサ
203の容積及び重量を縮小することができる。キャパ
シタンスC204はキャパシタンスC202と比較して
少し増えているが、端子間電圧V204は、端子間電圧
V202と比較して著しく減少しているために、第2の
可変コンデンサ204が有する耐電圧を大幅に低減でき
る。この結果、第2の可変コンデンサ204の容積及び
重量を縮小することができる。
In the present invention, the load impedance Z30
Since 0 becomes 1/4, the first variable capacitor 2
03 and the capacitance of the second variable capacitor 204 and the voltage between terminals are calculated as shown in Table 1. Since the capacitance C203 of the equivalent circuit of the impedance matching circuit 200 of the present invention is remarkably reduced as compared with the capacitance C201, the volume and weight of the first variable capacitor 203 can be reduced. The capacitance C204 is slightly higher than the capacitance C202, but the terminal voltage V204 is significantly lower than the terminal voltage V202, so that the withstand voltage of the second variable capacitor 204 is significantly increased. It can be reduced. As a result, the volume and weight of the second variable capacitor 204 can be reduced.

【0080】図6は、本発明のインピーダンス整合回路
200の第2の実施例を示す図である。同図において、
図3と同一の符号は図3の説明と同じであるので省略
し、相違個所について説明する。図6において、205
は第1の可変コンデンサであり、206は第2の可変コ
ンデンサである。第1の可変コンデンサ205の一端を
入力端子221に接続し、第2の可変コンデンサ206
を第1可変コンデンサ205の他端と接地E間に接続し
ている。複巻変圧器233の1次巻線233aの一端を
第1の可変コンデンサ205の他端に接続している。
FIG. 6 is a diagram showing a second embodiment of the impedance matching circuit 200 of the present invention. In the figure,
The same reference numerals as those in FIG. 3 are the same as those in FIG. In FIG. 6, 205
Is a first variable capacitor, and 206 is a second variable capacitor. One end of the first variable capacitor 205 is connected to the input terminal 221, and the second variable capacitor 206
Is connected between the other end of the first variable capacitor 205 and the ground E. One end of the primary winding 233a of the compound transformer 233 is connected to the other end of the first variable capacitor 205.

【0081】図3に示す本発明のインピーダンス整合回
路200の第1の実施例と同様に、図6に示す第2の実
施例においても、複巻変圧器233の変圧機能によっ
て、負荷300のインピーダンスZ300は巻数比Aの
2乗倍に変換されるために、第1の可変コンデンサ20
5及び第2の可変コンデンサ206の容積及び重量を縮
小することができる。
Similar to the first embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 3, also in the second embodiment shown in FIG. 6, the impedance of the load 300 is changed by the transformer function of the compound transformer 233. Since Z300 is converted to the square of the turns ratio A, the first variable capacitor 20
The volume and weight of the fifth and second variable capacitors 206 can be reduced.

【0082】図7は、本発明のインピーダンス整合回路
200の第3の実施例を示す図である。同図において、
図3と同一の符号は図3の説明と同じであるので省略
し、相違個所について説明する。図7において、可変イ
ンダクタ236を入力端子221と接地E間に接続し、
可変コンデンサ207の一端を入力端子221に接続し
ている。複巻変圧器233の1次巻線233aの一端を
可変コンデンサ207の他端に接続している。
FIG. 7 is a diagram showing a third embodiment of the impedance matching circuit 200 of the present invention. In the figure,
Since the same reference numerals as those in FIG. 3 are the same as those in FIG. 3, the description thereof will be omitted, and different points will be described. In FIG. 7, the variable inductor 236 is connected between the input terminal 221 and the ground E,
One end of the variable capacitor 207 is connected to the input terminal 221. One end of the primary winding 233a of the compound transformer 233 is connected to the other end of the variable capacitor 207.

【0083】図3に示す本発明のインピーダンス整合回
路200の第1の実施例と同様に、図7に示す第3の実
施例においても、複巻変圧器233の変圧機能によっ
て、負荷300のインピーダンスZ300は巻数比Aの
2乗倍に変換されるために、可変コンデンサ207の容
積及び重量を縮小することができる。
Similar to the first embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 3, also in the third embodiment shown in FIG. 7, the impedance of the load 300 is changed by the transformer function of the compound-winding transformer 233. Since Z300 is converted to the square of the winding ratio A, the volume and weight of the variable capacitor 207 can be reduced.

【0084】図8は、本発明のインピーダンス整合回路
200の第4の実施例を示す図である。同図において、
図3と同一の符号は図3の説明と同じであるので省略
し、相違個所について説明する。図8において、可変イ
ンダクタ237の一端を入力端子221に接続し、可変
コンデンサ208を可変インダクタ237の他端と接地
E間に接続している。複巻変圧器233の1次巻線23
3aの一端を可変インダクタ237の他端に接続してい
る。
FIG. 8 is a diagram showing a fourth embodiment of the impedance matching circuit 200 of the present invention. In the figure,
Since the same reference numerals as those in FIG. 3 are the same as those in FIG. 3, the description thereof will be omitted, and different points will be described. In FIG. 8, one end of the variable inductor 237 is connected to the input terminal 221, and the variable capacitor 208 is connected between the other end of the variable inductor 237 and the ground E. Primary winding 23 of compound transformer 233
One end of 3a is connected to the other end of the variable inductor 237.

【0085】図3に示す本発明のインピーダンス整合回
路200の第1の実施例と同様に、図8に示す第4の実
施例においても、複巻変圧器233の変圧機能によっ
て、負荷300のインピーダンスZ300は巻数比Aの
2乗倍に変換されるために、可変コンデンサ208の容
積及び重量を縮小することができる。
Similar to the first embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 3, also in the fourth embodiment shown in FIG. 8, the impedance of the load 300 is changed by the transformer function of the compound transformer 233. Since Z300 is converted into the square of the winding ratio A, the volume and weight of the variable capacitor 208 can be reduced.

【0086】図9は、本発明のインピーダンス整合回路
200の第3の実施例を示す図である。同図において、
図3と同一の符号は図3の説明と同じであるので省略
し、相違個所について説明する。図9において、第1の
可変コンデンサ209を入力端子221と接地E間に接
続し、可変インダクタ238の一端を入力端子221に
接続している。第2の可変コンデンサ210を可変イン
ダクタ238の他端と接地E間に接続し、複巻変圧器2
33の1次巻線233aの一端を可変インダクタ238
の他端に接続している。
FIG. 9 is a diagram showing a third embodiment of the impedance matching circuit 200 of the present invention. In the figure,
Since the same reference numerals as those in FIG. 3 are the same as those in FIG. 3, the description thereof will be omitted, and different points will be described. In FIG. 9, the first variable capacitor 209 is connected between the input terminal 221 and the ground E, and one end of the variable inductor 238 is connected to the input terminal 221. The second variable capacitor 210 is connected between the other end of the variable inductor 238 and the ground E, and the compound transformer 2
33 is connected to one end of the primary winding 233a of the variable inductor 238
Is connected to the other end of.

【0087】図3に示す本発明のインピーダンス整合回
路200の第1の実施例と同様に、図9に示す第5の実
施例においても、複巻変圧器233の変圧機能によっ
て、負荷300のインピーダンスZ300は巻数比Aの
2乗倍に変換されるために、第1の可変コンデンサ20
9及び第2の可変コンデンサ210の容積及び重量を縮
小することができる。
Similar to the first embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 3, also in the fifth embodiment shown in FIG. 9, the impedance of the load 300 is changed by the transformer function of the compound winding transformer 233. Since Z300 is converted to the square of the turns ratio A, the first variable capacitor 20
The volume and weight of the ninth and second variable capacitors 210 can be reduced.

【0088】図10は、本発明のインピーダンス整合回
路200の第6の実施例を示す図である。同図におい
て、図3と同一の符号は図3の説明と同じであるので省
略し、相違個所について説明する。図10において、2
11は第1の可変コンデンサであり、212は第2の可
変コンデンサであり、239は単巻変圧器である。第1
の可変コンデンサ211を入力端子221と接地E間に
接続し、第2の可変コンデンサ212の一端を入力端子
に接続している。第2の可変コンデンサ212の他端
を、2次側が出力端子222と接地E間に接続された単
巻変圧器239の1次側の一端に接続している。単巻変
圧器239の1次側の他端を接地している。
FIG. 10 is a diagram showing a sixth embodiment of the impedance matching circuit 200 of the present invention. In the figure, the same reference numerals as those in FIG. 3 are the same as those in the description of FIG. In FIG. 10, 2
Reference numeral 11 is a first variable capacitor, 212 is a second variable capacitor, and 239 is an autotransformer. First
Is connected between the input terminal 221 and the ground E, and one end of the second variable capacitor 212 is connected to the input terminal. The other end of the second variable capacitor 212 is connected to one end of the primary side of an autotransformer 239 whose secondary side is connected between the output terminal 222 and the ground E. The other end of the primary side of the autotransformer 239 is grounded.

【0089】図3に示す本発明のインピーダンス整合回
路200の第1の実施例と同様に、図10に示す第6の
実施例においても、第1の可変コンデンサ211の最大
キャパシタンスを低減できるために、第1の可変コンデ
ンサ211の容積及び重量を縮小することができる。ま
た、第2の可変コンデンサ212の耐電圧を大幅に低減
できるために、第2の可変コンデンサ212の容積及び
重量を縮小することができる。
Similar to the first embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 3, also in the sixth embodiment shown in FIG. 10, the maximum capacitance of the first variable capacitor 211 can be reduced. The volume and weight of the first variable capacitor 211 can be reduced. Moreover, since the withstand voltage of the second variable capacitor 212 can be significantly reduced, the volume and weight of the second variable capacitor 212 can be reduced.

【0090】図11は、本発明のインピーダンス整合回
路200の第7の実施例を示す図である。同図におい
て、図10と同一の符号は図10の説明と同じであるの
で省略し、相違個所について説明する。図11におい
て、213は第1の可変コンデンサであり、214は第
2の可変コンデンサである。第1の可変コンデンサ21
3の一端を入力端子221に接続し、第2の可変コンデ
ンサ214を第1の可変コンデンサ213の他端と接地
E間に接続している。単巻変圧器239の1次側の一端
を第1の可変コンデンサ213の他端に接続している。
FIG. 11 is a diagram showing a seventh embodiment of the impedance matching circuit 200 of the present invention. In the figure, the same symbols as those in FIG. 10 are the same as those in the description of FIG. In FIG. 11, 213 is a first variable capacitor and 214 is a second variable capacitor. First variable capacitor 21
One end of 3 is connected to the input terminal 221, and the second variable capacitor 214 is connected between the other end of the first variable capacitor 213 and the ground E. One end of the primary side of the autotransformer 239 is connected to the other end of the first variable capacitor 213.

【0092】図3に示す本発明のインピーダンス整合回
路200の第1の実施例と同様に、図11に示す第7の
実施例においても、単巻変圧器239の変圧機能によっ
て、負荷300のインピーダンスZ300は巻数比Aの
2乗倍に変換されるために、第1の可変コンデンサ21
3及び第2の可変コンデンサ214の容積及び重量を縮
小することができる。
Similar to the first embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 3, also in the seventh embodiment shown in FIG. 11, the impedance of the load 300 is changed by the transformer function of the autotransformer 239. Since Z300 is converted to the square of the winding ratio A, the first variable capacitor 21
The volume and weight of the third and second variable capacitors 214 can be reduced.

【0094】図12は、本発明のインピーダンス整合回
路200の第8の実施例を示す図である。同図におい
て、図10と同一の符号は図10の説明と同じであるの
で省略し、相違個所について説明する。図12におい
て、240は可変インダクタであり、215は可変コン
デンサである。可変インダクタ240を入力端子221
と接地E間に接続し、可変コンデンサ215の一端を入
力端子に接続している。単巻変圧器239の1次側の一
端を可変コンデンサ215の他端に接続している。
FIG. 12 is a diagram showing an eighth embodiment of the impedance matching circuit 200 of the present invention. In the figure, the same symbols as those in FIG. 10 are the same as those in the description of FIG. In FIG. 12, reference numeral 240 is a variable inductor, and 215 is a variable capacitor. Variable inductor 240 is input terminal 221
And the ground E, and one end of the variable capacitor 215 is connected to the input terminal. One end of the primary side of the autotransformer 239 is connected to the other end of the variable capacitor 215.

【0096】図3に示す本発明のインピーダンス整合回
路200の第1の実施例と同様に、図12に示す第8の
実施例においても、単巻変圧器239の変圧機能によっ
て、負荷300のインピーダンスZ300は巻数比Aの
2乗倍に変換されるために、可変コンデンサ215の容
積及び重量を縮小することができる。
Similar to the first embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 3, also in the eighth embodiment shown in FIG. 12, the impedance of the load 300 is changed by the transformer function of the autotransformer 239. Since Z300 is converted to the square of the winding ratio A, the volume and weight of the variable capacitor 215 can be reduced.

【0098】図13は、本発明のインピーダンス整合回
路200の第9の実施例を示す図である。同図におい
て、図10と同一の符号は図10の説明と同じであるの
で省略し、相違個所について説明する。図13におい
て、241は可変インダクタであり、216は可変コン
デンサである。可変インダクタ241の一端を入力端子
221に接続し、可変コンデンサ216を可変インダク
タ241の他端と接地E間に接続している。単巻変圧器
239の1次側の一端を可変インダクタ241の他端に
接続している。
FIG. 13 is a diagram showing a ninth embodiment of the impedance matching circuit 200 of the present invention. In the figure, the same symbols as those in FIG. 10 are the same as those in the description of FIG. In FIG. 13, 241 is a variable inductor and 216 is a variable capacitor. One end of the variable inductor 241 is connected to the input terminal 221, and the variable capacitor 216 is connected between the other end of the variable inductor 241 and the ground E. One end of the primary side of the autotransformer 239 is connected to the other end of the variable inductor 241.

【0100】図3に示す本発明のインピーダンス整合回
路200の第1の実施例と同様に、図13に示す第9の
実施例においても、単巻変圧器239の変圧機能によっ
て、負荷300のインピーダンスZ300は巻数比Aの
2乗倍に変換されるために、可変コンデンサ216の容
積及び重量を縮小することができる。
Similar to the first embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 3, also in the ninth embodiment shown in FIG. 13, the impedance of the load 300 is changed by the transformer function of the autotransformer 239. Since Z300 is converted into the square of the winding ratio A, the volume and weight of the variable capacitor 216 can be reduced.

【0102】図14は、本発明のインピーダンス整合回
路200の第10の実施例を示す図である。同図におい
て、図10と同一の符号は図10の説明と同じであるの
で省略し、相違個所について説明する。図14におい
て、217は第1の可変コンデンサであり、218は第
2の可変コンデンサであり、242は可変インダクタで
ある。第1の可変コンデンサ217を入力端子221と
接地E間に接続し、可変インダクタ242の一端を入力
端子に接続し、第2の可変コンデンサ218を可変イン
ダクタ242の他端と接地E間に接続している。単巻変
圧器239の1次側の一端を可変インダクタ242の他
端に接続している。
FIG. 14 is a diagram showing a tenth embodiment of the impedance matching circuit 200 of the present invention. In the figure, the same symbols as those in FIG. 10 are the same as those in the description of FIG. In FIG. 14, 217 is a first variable capacitor, 218 is a second variable capacitor, and 242 is a variable inductor. The first variable capacitor 217 is connected between the input terminal 221 and the ground E, one end of the variable inductor 242 is connected to the input terminal, and the second variable capacitor 218 is connected between the other end of the variable inductor 242 and the ground E. ing. One end of the primary side of the autotransformer 239 is connected to the other end of the variable inductor 242.

【0104】図3に示す本発明のインピーダンス整合回
路200の第1の実施例と同様に、図14に示す第10
の実施例においても、単巻変圧器239の変圧機能によ
って、負荷300のインピーダンスZ300は巻数比A
の2乗倍に変換されるために、第1の可変コンデンサ2
17及び第2の可変コンデンサ218の容積及び重量を
縮小することができる。
Similar to the first embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 3, the tenth embodiment shown in FIG. 14 is used.
In the embodiment, the impedance Z300 of the load 300 is changed by the turn ratio A by the transformer function of the autotransformer 239.
The first variable capacitor 2 to be converted to the square of
The volume and weight of 17 and the second variable capacitor 218 can be reduced.

【0106】図15は、本発明のインピーダンス整合回
路200の第11の実施例を示す図である。同図におい
て、図10と同一の符号は図10の説明と同じであるの
で省略し、相違個所について説明する。図15におい
て、243は導体からなる筒である。この筒243を単
巻変圧器239の回りに装着することによって、電磁誘
導により流れる電流を筒243に流すことができる。こ
の結果、インピーダンス整合回路200を収納する箱と
単巻変圧器239との間の誘導結合を軽減することがで
きるために、箱を流れる電流による高周波電力の損失を
軽減することができる。
FIG. 15 is a diagram showing an eleventh embodiment of the impedance matching circuit 200 of the present invention. In the figure, the same symbols as those in FIG. 10 are the same as those in the description of FIG. In FIG. 15, 243 is a tube made of a conductor. By mounting the cylinder 243 around the autotransformer 239, a current flowing by electromagnetic induction can be passed through the cylinder 243. As a result, it is possible to reduce the inductive coupling between the box that houses the impedance matching circuit 200 and the autotransformer 239, so that it is possible to reduce the loss of high frequency power due to the current flowing through the box.

【0108】図15に示す本発明のインピーダンス整合
回路200の第11の実施例と同様に、図11に示す第
7の実施例、図12に示す第8の実施例、図13に示す
第9の実施例及び図14に示す第10の実施例において
も、筒243を単巻変圧器239の回りに装着すること
によって、インピーダンス整合回路200を収納する箱
と単巻変圧器239との間の誘導結合を軽減することが
できるために、箱を流れる電流による高周波電力の損失
を軽減することができる。
Similar to the eleventh embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 15, the seventh embodiment shown in FIG. 11, the eighth embodiment shown in FIG. 12, and the ninth embodiment shown in FIG. Also in the embodiment of FIG. 14 and the tenth embodiment shown in FIG. 14, by mounting the tube 243 around the autotransformer 239, a box between the impedance matching circuit 200 and the autotransformer 239 is installed. Since the inductive coupling can be reduced, the loss of high frequency power due to the current flowing through the box can be reduced.

【0110】図16は、本発明のインピーダンス整合回
路200の第12の実施例を示す図である。同図におい
て、図3及び図15と同一の符号は図3及び図15の説
明と同じであるので省略し、相違個所について説明す
る。図15に示す第11の実施例と同様に、図16にお
いて、導体からなる筒243を複巻変圧器233の回り
に装着することによって、電磁誘導により流れる電流を
筒243に流すことができる。この結果、インピーダン
ス整合回路200を収納する箱と複巻変圧器233との
間の誘導結合を軽減することができるために、箱を流れ
る電流による高周波電力の損失を軽減することができ
る。
FIG. 16 is a diagram showing a twelfth embodiment of the impedance matching circuit 200 of the present invention. In the figure, the same reference numerals as those in FIGS. 3 and 15 are the same as those in FIGS. 3 and 15, and therefore the description thereof will be omitted, and different points will be described. Similar to the eleventh embodiment shown in FIG. 15, by mounting the cylinder 243 made of a conductor around the compound-winding transformer 233 in FIG. 16, a current flowing by electromagnetic induction can be made to flow through the cylinder 243. As a result, inductive coupling between the box that houses the impedance matching circuit 200 and the compound-winding transformer 233 can be reduced, so that high-frequency power loss due to current flowing through the box can be reduced.

【0112】図16に示す本発明のインピーダンス整合
回路200の第12の実施例と同様に、図6に示す第2
の実施例、図7に示す第3の実施例、図8に示す第4の
実施例及び図9に示す第5の実施例においても、導体か
らなる筒243を複巻変圧器233の回りに装着するこ
とによって、インピーダンス整合回路200を収納する
箱と複巻変圧器233との間の誘導結合を軽減すること
ができるために、箱を流れる電流による高周波電力の損
失を軽減することができる。
Similar to the twelfth embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 16, the second embodiment shown in FIG.
In the third embodiment shown in FIG. 7, the third embodiment shown in FIG. 7, the fourth embodiment shown in FIG. 8 and the fifth embodiment shown in FIG. 9, a tube 243 made of a conductor is placed around the compound transformer 233. By mounting, the inductive coupling between the box that houses the impedance matching circuit 200 and the compound-winding transformer 233 can be reduced, so that the loss of high frequency power due to the current flowing through the box can be reduced.

【0120】[0120]

【発明の効果】請求項1のインピーダンス整合回路は、
図1に示すように、プラズマ処理装置における高周波発
振源と半導体処理室内の高周波印加電極との間に接続し
てインピーダンス整合を行うインピーダンス整合回路に
おいて、図3に示すように、第1の可変コンデンサ、第
2の可変コンデンサ及び複巻変圧器を接続することによ
って、第1の可変コンデンサのキャパシタンスを、著し
く減少することができ、また、第2の可変コンデンサの
端子間電圧を著しく減少することができる。この結果、
第1及び第2の可変コンデンサの容積及び重量を大幅に
縮小できるという効果を有する。
According to the impedance matching circuit of claim 1,
As shown in FIG. 1, in an impedance matching circuit that is connected between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber to perform impedance matching, as shown in FIG. By connecting the second variable capacitor and the multi-transformer, the capacitance of the first variable capacitor can be significantly reduced, and the voltage across the terminals of the second variable capacitor can be significantly reduced. it can. As a result,
This has the effect of significantly reducing the volumes and weights of the first and second variable capacitors.

【0122】請求項2のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源と半導体処理室内の高周波印加電極との間に接続して
インピーダンス整合を行うインピーダンス整合回路にお
いて、図6に示すように、第1の可変コンデンサ、第2
の可変コンデンサ及び複巻変圧器を接続することによっ
て、複巻変圧器の変圧機能により、負荷のインピーダン
スは巻数比の2乗倍に変換されるために、第1の可変コ
ンデンサ及び第2の可変コンデンサの容積及び重量を縮
小することができる。
The impedance matching circuit of claim 2 is, as shown in FIG. 1, an impedance matching circuit which is connected between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber to perform impedance matching, As shown in FIG. 6, the first variable capacitor, the second
By connecting the variable capacitor and the multi-transformer, the load impedance is converted to the square of the turns ratio by the transformer function of the multi-transformer, so that the first variable capacitor and the second variable transformer are connected. The volume and weight of the capacitor can be reduced.

【0124】請求項3のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源と半導体処理室内の高周波印加電極との間に接続して
インピーダンス整合を行うインピーダンス整合回路にお
いて、図7に示すように、可変インダクタ、可変コンデ
ンサ及び複巻変圧器を接続することによって、複巻変圧
器の変圧機能により、負荷のインピーダンスは巻数比の
2乗倍に変換されるために、可変コンデンサの容積及び
重量を縮小することができる。
As shown in FIG. 1, the impedance matching circuit according to claim 3 is an impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, As shown in FIG. 7, by connecting the variable inductor, the variable capacitor and the compound transformer, the impedance of the load is converted to the square of the turns ratio by the transformer function of the compound transformer. The volume and weight of the capacitor can be reduced.

【0126】請求項4のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源と半導体処理室内の高周波印加電極との間に接続して
インピーダンス整合を行うインピーダンス整合回路にお
いて、図8に示すように、可変インダクタ、可変コンデ
ンサ及び複巻変圧器を接続することによって、複巻変圧
器の変圧機能により、負荷のインピーダンスは巻数比の
2乗倍に変換されるために、可変コンデンサの容積及び
重量を縮小することができる。
The impedance matching circuit of claim 4 is, as shown in FIG. 1, an impedance matching circuit which is connected between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber to perform impedance matching, As shown in FIG. 8, by connecting a variable inductor, a variable capacitor and a compound transformer, the impedance of the load is converted to the square of the winding ratio by the transformer function of the compound transformer. The volume and weight of the capacitor can be reduced.

【0128】請求項5のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源と半導体処理室内の高周波印加電極との間に接続して
インピーダンス整合を行うインピーダンス整合回路にお
いて、図9に示すように、第1と第2の可変コンデン
サ、可変インダクタ及び複巻変圧器を接続することによ
って、複巻変圧器の変圧機能により、負荷のインピーダ
ンスは巻数比の2乗倍に変換されるために、第1及び第
2の可変コンデンサの容積及び重量を縮小することがで
きる。
The impedance matching circuit of claim 5 is, as shown in FIG. 1, an impedance matching circuit which is connected between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber to perform impedance matching, As shown in FIG. 9, by connecting the first and second variable capacitors, the variable inductor, and the compound winding transformer, the impedance of the load is converted to the square of the winding ratio by the transformation function of the compound winding transformer. Therefore, the volume and weight of the first and second variable capacitors can be reduced.

【0130】請求項6のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源と半導体処理室内の高周波印加電極との間に接続して
インピーダンス整合を行うインピーダンス整合回路にお
いて、図10に示すように、第1の可変コンデンサ、第
2の可変コンデンサ及び単巻変圧器を接続することによ
って、第1の可変コンデンサのキャパシタンスを、著し
く減少させることができ、また、第2の可変コンデンサ
の端子間電圧を著しく減少させることができるために、
第1及び第2の可変コンデンサの容積及び重量を大幅に
縮小できるという効果を有する。
As shown in FIG. 1, the impedance matching circuit according to claim 6 is an impedance matching circuit which is connected between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber to perform impedance matching, As shown in FIG. 10, by connecting the first variable capacitor, the second variable capacitor, and the autotransformer, the capacitance of the first variable capacitor can be significantly reduced, and the second variable capacitor can be significantly reduced. Since the voltage across the terminals of the variable capacitor can be significantly reduced,
This has the effect of significantly reducing the volumes and weights of the first and second variable capacitors.

【0132】請求項7のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源と半導体処理室内の高周波印加電極との間に接続して
インピーダンス整合を行うインピーダンス整合回路にお
いて、図11に示すように、第1の可変コンデンサ、第
2の可変コンデンサ及び単巻変圧器を接続することによ
って、単巻変圧器の変圧機能により、負荷のインピーダ
ンスは巻数比の2乗倍に変換されるために、第1の可変
コンデンサ及び第2の可変コンデンサの容積及び重量を
縮小することができる。
According to a seventh aspect of the impedance matching circuit of the present invention, as shown in FIG. 1, the impedance matching circuit is connected between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber to perform impedance matching. As shown in FIG. 11, by connecting the first variable capacitor, the second variable capacitor, and the autotransformer, the load impedance is converted to the square of the turns ratio by the transformation function of the autotransformer. Therefore, the volume and weight of the first variable capacitor and the second variable capacitor can be reduced.

【0134】請求項8のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源と半導体処理室内の高周波印加電極との間に接続して
インピーダンス整合を行うインピーダンス整合回路にお
いて、図12に示すように、可変インダクタ、可変コン
デンサ及び単巻変圧器を接続することによって、単巻変
圧器の変圧機能により、負荷のインピーダンスは巻数比
の2乗倍に変換されるために、可変コンデンサの容積及
び重量を縮小することができる。
As shown in FIG. 1, the impedance matching circuit according to claim 8 is an impedance matching circuit which is connected between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber to perform impedance matching, As shown in FIG. 12, by connecting the variable inductor, the variable capacitor and the autotransformer, the load impedance is converted to the square of the turns ratio by the transformer function of the autotransformer. The volume and weight of the capacitor can be reduced.

【0136】請求項9のインピーダンス整合回路は、図
1に示すように、プラズマ処理装置における高周波発振
源と半導体処理室内の高周波印加電極との間に接続して
インピーダンス整合を行うインピーダンス整合回路にお
いて、図13に示すように、可変インダクタ、可変コン
デンサ及び単巻変圧器を接続することによって、単巻変
圧器の変圧機能により、負荷のインピーダンスは巻数比
の2乗倍に変換されるために、可変コンデンサの容積及
び重量を縮小することができる。
The impedance matching circuit of claim 9 is, as shown in FIG. 1, an impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, As shown in FIG. 13, by connecting a variable inductor, a variable capacitor, and an autotransformer, the load impedance is converted to the square of the winding ratio due to the transformation function of the autotransformer. The volume and weight of the capacitor can be reduced.

【0138】請求項10のインピーダンス整合回路は、
図1に示すように、プラズマ処理装置における高周波発
振源と半導体処理室内の高周波印加電極との間に接続し
てインピーダンス整合を行うインピーダンス整合回路に
おいて、図14に示すように、第1及び第2の可変コン
デンサ、可変インダクタ及び単巻変圧器を接続すること
によって、単巻変圧器の変圧機能により、負荷のインピ
ーダンスは巻数比の2乗倍に変換されるために、第1の
可変コンデンサ及び第2の可変コンデンサの容積及び重
量を縮小することができる。
The impedance matching circuit of claim 10 is
As shown in FIG. 1, in an impedance matching circuit that performs impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, as shown in FIG. By connecting the variable capacitor, the variable inductor, and the autotransformer, the impedance of the load is converted to the square of the turns ratio by the transformer function of the autotransformer. The volume and weight of the two variable capacitors can be reduced.

【0140】請求項11のインピーダンス整合回路は、
図15に示すように、単巻変圧器の回りに導体からなる
筒を装着することによって、インピーダンス整合回路を
収納する箱と単巻変圧器との間の誘導結合を軽減するこ
とができるために、箱を流れる高周波電力の損失を軽減
することができる。
The impedance matching circuit according to claim 11 is
As shown in FIG. 15, by mounting a tube made of a conductor around the autotransformer, it is possible to reduce the inductive coupling between the box that houses the impedance matching circuit and the autotransformer. , It is possible to reduce the loss of high frequency power flowing through the box.

【0142】請求項12のインピーダンス整合回路は、
図16に示すように、複巻変圧器の回りに導体からなる
筒を装着することによって、インピーダンス整合回路を
収納する箱と複巻変圧器との間の誘導結合を軽減するこ
とができるために、箱を流れる高周波電力の損失を軽減
することができる。
The impedance matching circuit according to claim 12 is
As shown in FIG. 16, by mounting a tube made of a conductor around the compound-winding transformer, it is possible to reduce the inductive coupling between the box that houses the impedance matching circuit and the compound-winding transformer. , It is possible to reduce the loss of high frequency power flowing through the box.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、プラズマ処理装置のブロック図であ
る。
FIG. 1 is a block diagram of a plasma processing apparatus.

【図2】図2は、従来技術のインピーダンス整合回路2
00を示す図である。
FIG. 2 is a diagram showing a conventional impedance matching circuit 2;
It is a figure which shows 00.

【図3】図3は、本発明のインピーダンス整合回路20
0の第1の実施例を示す図である。
FIG. 3 is an impedance matching circuit 20 of the present invention.
It is a figure which shows the 1st Example of 0.

【図4】図4は、本発明のインピーダンス整合回路20
0に使用する複巻変圧器233を示す図である。
FIG. 4 is an impedance matching circuit 20 of the present invention.
It is a figure which shows the compound winding transformer 233 used for 0.

【図5】図5は、図3に示す本発明のインピーダンス整
合回路200の第1の実施例をプラズマ処理装置に使用
したときの等価回路を示す図である。
FIG. 5 is a diagram showing an equivalent circuit when the first embodiment of the impedance matching circuit 200 of the present invention shown in FIG. 3 is used in a plasma processing apparatus.

【図6】図6は、本発明のインピーダンス整合回路20
0の第2の実施例を示す図である。
FIG. 6 shows an impedance matching circuit 20 of the present invention.
It is a figure which shows the 2nd Example of 0.

【図7】図7は、本発明のインピーダンス整合回路20
0の第3の実施例を示す図である。
FIG. 7 shows an impedance matching circuit 20 of the present invention.
It is a figure which shows the 3rd Example of 0.

【図8】図8は、本発明のインピーダンス整合回路20
0の第4の実施例を示す図である。
FIG. 8 is an impedance matching circuit 20 of the present invention.
It is a figure which shows the 4th Example of 0.

【図9】図9は、本発明のインピーダンス整合回路20
0の第5の実施例を示す図である。
FIG. 9 shows an impedance matching circuit 20 of the present invention.
It is a figure which shows the 5th Example of 0.

【図10】図10は、本発明のインピーダンス整合回路
200の第6の実施例を示す図である。
FIG. 10 is a diagram showing a sixth embodiment of the impedance matching circuit 200 of the present invention.

【図11】図11は、本発明のインピーダンス整合回路
200の第7の実施例を示す図である。
FIG. 11 is a diagram showing a seventh embodiment of the impedance matching circuit 200 of the present invention.

【図12】図12は、本発明のインピーダンス整合回路
200の第8の実施例を示す図である。
FIG. 12 is a diagram showing an eighth embodiment of the impedance matching circuit 200 of the present invention.

【図13】図13は、本発明のインピーダンス整合回路
200の第9の実施例を示す図である。
FIG. 13 is a diagram showing a ninth embodiment of the impedance matching circuit 200 of the present invention.

【図14】図14は、本発明のインピーダンス整合回路
200の第10の実施例を示す図である。
FIG. 14 is a diagram showing a tenth embodiment of the impedance matching circuit 200 of the present invention.

【図15】図15は、本発明のインピーダンス整合回路
200の第11の実施例を示す図である。
FIG. 15 is a diagram showing an eleventh embodiment of the impedance matching circuit 200 of the present invention.

【図16】図16は、本発明のインピーダンス整合回路
200の第12の実施例を示す図である。
FIG. 16 is a diagram showing a twelfth embodiment of the impedance matching circuit 200 of the present invention.

【符号の説明】[Explanation of symbols]

100 高周波発振源 111 高周波伝達線路 200 インピーダンス整合回路 201 第1の可変コンデンサ 202 第2の可変コンデンサ 203 第1の可変コンデンサ 204 第2の可変コンデンサ 205 第1の可変コンデンサ 206 第2の可変コンデンサ 207 可変コンデンサ 208 可変コンデンサ 209 第1の可変コンデンサ 210 第2の可変コンデンサ 211 第1の可変コンデンサ 212 第2の可変コンデンサ 213 第1の可変コンデンサ 214 第2の可変コンデンサ 215 可変コンデンサ 216 可変コンデンサ 217 第1の可変コンデンサ 218 第2の可変コンデンサ 221 入力端子 222 出力端子 231 第1の可変インダクタ 232 第2の可変インダクタ 233 複巻変圧器 233a 複巻変圧器233の1次巻線 233b 複巻変圧器233の2次巻線 234 インダクタ 235 インダクタ 236 可変インダクタ 237 可変インダクタ 238 可変インダクタ 239 単巻変圧器 240 可変インダクタ 241 可変インダクタ 242 可変インダクタ 243 筒 300 負荷 311 高周波伝達線路 321 高周波印加電極 322 接地電極 323 ウエハ 331 反応ガス流入パイプ 332 排気パイプ 340 半導体処理室 E 接地 R1 1次巻線233aの半径 R2 2次巻線233bの半径 D 1次巻線233a又は2次巻線233bの長さ 100 High-Frequency Oscillation Source 111 High-Frequency Transmission Line 200 Impedance Matching Circuit 201 First Variable Capacitor 202 Second Variable Capacitor 203 First Variable Capacitor 204 Second Variable Capacitor 205 First Variable Capacitor 206 Second Variable Capacitor 207 Variable Capacitor 208 Variable capacitor 209 First variable capacitor 210 Second variable capacitor 211 First variable capacitor 212 Second variable capacitor 213 First variable capacitor 214 Second variable capacitor 215 Variable capacitor 216 Variable capacitor 217 First variable capacitor Variable capacitor 218 Second variable capacitor 221 Input terminal 222 Output terminal 231 First variable inductor 232 Second variable inductor 233 Compound transformer 233a Compound transformer 233 Primary winding 233b Secondary winding of compound winding transformer 233 234 Inductor 235 Inductor 236 Variable inductor 237 Variable inductor 238 Variable inductor 239 Single winding transformer 240 Variable inductor 241 Variable inductor 242 Variable inductor 243 Tube 300 Load 311 High frequency transmission line 321 high frequency application electrode 322 ground electrode 323 wafer 331 reaction gas inflow pipe 332 exhaust pipe 340 semiconductor processing chamber E ground R1 radius of primary winding 233a R2 radius of secondary winding 233b D primary winding 233a or secondary winding 233b length

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 プラズマ処理装置における高周波発振源
と半導体処理室内の高周波印加電極との間に接続してイ
ンピーダンス整合を行うインピーダンス整合回路におい
て、第1の可変コンデンサを入力端子と接地間に接続
し、第2の可変コンデンサの一端を前記入力端子に接続
し、前記第2の可変コンデンサの他端を、2次巻線が出
力端子と接地間に接続された複巻変圧器の1次巻線の一
端に接続し、前記複巻変圧器の1次巻線の他端を接地し
たインピーダンス整合回路。
1. In an impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, a first variable capacitor is connected between an input terminal and ground. A primary winding of a multi-winding transformer in which one end of a second variable capacitor is connected to the input terminal and the other end of the second variable capacitor is connected to a secondary winding between an output terminal and ground Impedance matching circuit in which the other end of the primary winding of the compound-winding transformer is grounded.
【請求項2】 プラズマ処理装置における高周波発振源
と半導体処理室内の高周波印加電極との間に接続してイ
ンピーダンス整合を行うインピーダンス整合回路におい
て、第1の可変コンデンサの一端を入力端子に接続し、
第2の可変コンデンサを前記第1の可変コンデンサの他
端と接地間に接続し、2次巻線が出力端子と接地間に接
続された複巻変圧器の1次巻線の一端を前記第1の可変
コンデンサの他端に接続し、前記複巻変圧器の1次巻線
の他端を接地したインピーダンス整合回路。
2. An impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, wherein one end of a first variable capacitor is connected to an input terminal,
A second variable capacitor is connected between the other end of the first variable capacitor and ground, and one end of a primary winding of a compound-winding transformer in which a secondary winding is connected between an output terminal and ground is connected to the first variable capacitor. An impedance matching circuit in which the other end of the variable capacitor of No. 1 is connected, and the other end of the primary winding of the compound winding transformer is grounded.
【請求項3】 プラズマ処理装置における高周波発振源
と半導体処理室内の高周波印加電極との間に接続してイ
ンピーダンス整合を行うインピーダンス整合回路におい
て、可変インダクタを入力端子と接地間に接続し、可変
コンデンサの一端を入力端子に接続し、前記可変コンデ
ンサの他端を、2次巻線が出力端子と接地間に接続され
た複巻変圧器の1次巻線の一端に接続し、前記複巻変圧
器の1次巻線の他端を接地したインピーダンス整合回
路。
3. An impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, wherein a variable inductor is connected between an input terminal and ground. One end of the variable capacitor is connected to the input terminal, and the other end of the variable capacitor is connected to one end of the primary winding of the compound winding transformer whose secondary winding is connected between the output terminal and ground. Impedance matching circuit in which the other end of the primary winding is grounded.
【請求項4】 プラズマ処理装置における高周波発振源
と半導体処理室内の高周波印加電極との間に接続してイ
ンピーダンス整合を行うインピーダンス整合回路におい
て、可変インダクタの一端を入力端子に接続し、可変コ
ンデンサを前記可変インダクタの他端と接地間に接続
し、2次巻線が出力端子と接地間に接続された複巻変圧
器の1次巻線の一端を前記可変インダクタの他端に接続
し、前記複巻変圧器の1次巻線の他端を接地したインピ
ーダンス整合回路。
4. An impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, wherein one end of a variable inductor is connected to an input terminal and a variable capacitor is connected. One end of the primary winding of the compound-winding transformer, which is connected between the other end of the variable inductor and the ground and whose secondary winding is connected between the output terminal and the ground, is connected to the other end of the variable inductor, An impedance matching circuit in which the other end of the primary winding of a compound-winding transformer is grounded.
【請求項5】 プラズマ処理装置における高周波発振源
と半導体処理室内の高周波印加電極との間に接続してイ
ンピーダンス整合を行うインピーダンス整合回路におい
て、第1の可変コンデンサを入力端子と接地間に接続
し、可変インダクタの一端を前記入力端子に接続し、第
2の可変コンデンサを前記可変インダクタの他端と接地
間に接続し、2次巻線が出力端子と接地間に接続された
複巻変圧器の1次巻線の一端を前記可変インダクタの他
端に接続し、前記複巻変圧器の1次巻線の他端を接地し
たインピーダンス整合回路。
5. In an impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, a first variable capacitor is connected between an input terminal and ground. A multi-winding transformer in which one end of a variable inductor is connected to the input terminal, a second variable capacitor is connected between the other end of the variable inductor and ground, and a secondary winding is connected between the output terminal and ground 1. An impedance matching circuit in which one end of the primary winding is connected to the other end of the variable inductor and the other end of the primary winding of the compound winding transformer is grounded.
【請求項6】 プラズマ処理装置における高周波発振源
と半導体処理室内の高周波印加電極との間に接続してイ
ンピーダンス整合を行うインピーダンス整合回路におい
て、第1の可変コンデンサを入力端子と接地間に接続
し、第2の可変コンデンサの一端を前記入力端子に接続
し、前記第2のコンデンサの他端を、2次側が出力端子
と接地間に接続された単巻変圧器の1次側の一端に接続
し、前記単巻変圧器の1次側の他端を接地したインピー
ダンス整合回路。
6. In an impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, a first variable capacitor is connected between an input terminal and ground. , Connecting one end of the second variable capacitor to the input terminal and connecting the other end of the second capacitor to one end of the primary side of an autotransformer whose secondary side is connected between the output terminal and ground And an impedance matching circuit in which the other end of the primary side of the autotransformer is grounded.
【請求項7】 プラズマ処理装置における高周波発振源
と半導体処理室内の高周波印加電極との間に接続してイ
ンピーダンス整合を行うインピーダンス整合回路におい
て、第1の可変コンデンサの一端を入力端子に接続し、
第2の可変コンデンサを前記第1の可変コンデンサの他
端と接地間に接続し、2次側が出力端子と接地間に接続
された単巻変圧器の1次側の一端を前記第1の可変コン
デンサの他端に接続し、前記単巻変圧器の1次側の他端
を接地したインピーダンス整合回路。
7. An impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, wherein one end of a first variable capacitor is connected to an input terminal,
A second variable capacitor is connected between the other end of the first variable capacitor and ground, and a primary side of an autotransformer whose secondary side is connected between an output terminal and ground is connected to the first variable capacitor. An impedance matching circuit, which is connected to the other end of a capacitor and whose other end on the primary side of the autotransformer is grounded.
【請求項8】 プラズマ処理装置における高周波発振源
と半導体処理室内の高周波印加電極との間に接続してイ
ンピーダンス整合を行うインピーダンス整合回路におい
て、可変インダクタを入力端子と接地間に接続し、可変
コンデンサの一端を入力端子に接続し、前記可変コンデ
ンサの他端を、2次側が出力端子と接地間に接続された
単巻変圧器の1次側の一端に接続し、前記単巻変圧器の
1次側の他端を接地したインピーダンス整合回路。
8. An impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, wherein a variable inductor is connected between an input terminal and ground. Of the variable capacitor is connected to the input terminal, and the other end of the variable capacitor is connected to one end of the primary side of the autotransformer whose secondary side is connected between the output terminal and ground. Impedance matching circuit with the other end on the secondary side grounded.
【請求項9】 プラズマ処理装置における高周波発振源
と半導体処理室内の高周波印加電極との間に接続してイ
ンピーダンス整合を行うインピーダンス整合回路におい
て、可変インダクタの一端を入力端子に接続し、可変コ
ンデンサを前記可変インダクタの他端と接地間に接続
し、2次側が出力端子と接地間に接続された単巻変圧器
の1次側の一端を前記可変インダクタの他端に接続し、
前記単巻変圧器の1次側の他端を接地したインピーダン
ス整合回路。
9. An impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, wherein one end of a variable inductor is connected to an input terminal and a variable capacitor is connected. One end of the primary side of the autotransformer whose secondary side is connected between the other end of the variable inductor and the ground and whose secondary side is connected between the output terminal and the ground is connected to the other end of the variable inductor,
An impedance matching circuit in which the other end of the primary side of the autotransformer is grounded.
【請求項10】 プラズマ処理装置における高周波発振
源と半導体処理室内の高周波印加電極との間に接続して
インピーダンス整合を行うインピーダンス整合回路にお
いて、第1の可変コンデンサを入力端子と接地間に接続
し、可変インダクタの一端を前記入力端子に接続し、第
2の可変コンデンサを前記可変インダクタの他端と接地
間に接続し、2次側が出力端子と接地間に接続された単
巻変圧器の1次側の一端を前記可変インダクタの他端に
接続し、前記単巻変圧器の1次側の他端を接地したイン
ピーダンス整合回路。
10. In an impedance matching circuit for performing impedance matching by connecting between a high frequency oscillation source in a plasma processing apparatus and a high frequency applying electrode in a semiconductor processing chamber, a first variable capacitor is connected between an input terminal and ground. , One end of the variable inductor is connected to the input terminal, the second variable capacitor is connected between the other end of the variable inductor and the ground, and the secondary side of the autotransformer is connected between the output terminal and the ground. An impedance matching circuit in which one end of the secondary side is connected to the other end of the variable inductor, and the other end of the primary side of the autotransformer is grounded.
【請求項11】 単巻変圧器の回りに導体からなる筒を
装着した請求項6乃至9又は10に記載のインピーダン
ス整合回路。
11. The impedance matching circuit according to claim 6, wherein a tube made of a conductor is mounted around the autotransformer.
【請求項12】 複巻変圧器の回りに導体からなる筒を
装着した請求項1乃至4又は5に記載のインピーダンス
整合回路。
12. The impedance matching circuit according to claim 1, wherein a tube made of a conductor is mounted around the compound transformer.
JP23067494A 1994-08-30 1994-08-30 Impedance matching circuit Pending JPH0878994A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23067494A JPH0878994A (en) 1994-08-30 1994-08-30 Impedance matching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23067494A JPH0878994A (en) 1994-08-30 1994-08-30 Impedance matching circuit

Publications (1)

Publication Number Publication Date
JPH0878994A true JPH0878994A (en) 1996-03-22

Family

ID=16911531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23067494A Pending JPH0878994A (en) 1994-08-30 1994-08-30 Impedance matching circuit

Country Status (1)

Country Link
JP (1) JPH0878994A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118916A (en) * 2008-11-13 2010-05-27 Renesas Technology Corp Rf power amplifier
JP4896996B2 (en) * 2007-01-30 2012-03-14 ルネサスエレクトロニクス株式会社 RF amplifier
KR101447162B1 (en) * 2007-08-10 2014-10-07 주성엔지니어링(주) Plasma processing apparatus for film deposition and deposition method of micro crystalline silicon layer using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4896996B2 (en) * 2007-01-30 2012-03-14 ルネサスエレクトロニクス株式会社 RF amplifier
KR101447162B1 (en) * 2007-08-10 2014-10-07 주성엔지니어링(주) Plasma processing apparatus for film deposition and deposition method of micro crystalline silicon layer using the same
JP2010118916A (en) * 2008-11-13 2010-05-27 Renesas Technology Corp Rf power amplifier

Similar Documents

Publication Publication Date Title
US5574410A (en) Electronically tuned matching networks using adjustable inductance elements and resonant tank circuits
US6155199A (en) Parallel-antenna transformer-coupled plasma generation system
CN100525099C (en) Filter circuit
JP4866243B2 (en) Method and apparatus for optimizing a substrate in a plasma processing system
KR100444189B1 (en) Impedance matching circuit for inductive coupled plasma source
US7199692B2 (en) Noise suppressor
KR20070118959A (en) High ac current high rf power ac-rf decoupling filter for plasma reactor heated electrostatic chuck
US8628640B2 (en) Plasma processing unit and high-frequency electric power supplying unit
JP2571882B2 (en) Electronically tuned VHF / UHF matching network
JPH08339897A (en) Guidance plasma generator and method of giving capacitive coupling
WO2001046971A1 (en) Multi-layer inductor and transformer formed on an integrated circuit substrate
US7883600B2 (en) RF supply system and plasma processing apparatus
KR102610976B1 (en) High Power RF Spiral Coil Filter
CN111817672A (en) High-power synthesizer covering 9 kHz-100 MHz and synthesis method
CN115206763A (en) Radio frequency power supply and semiconductor process equipment
KR19990044630A (en) High Impedance Non-Broadband Transformer Circuit
JPH0878994A (en) Impedance matching circuit
JPH0888097A (en) Matching circuit for plasma device
WO2018082309A1 (en) Filter circuit, heating circuit, and semiconductor processing device
KR20070016970A (en) RF matching network of a vacuum processing chamber and configuration methods
JPH06112167A (en) Plasma apparatus
US12020902B2 (en) Plasma processing with broadband RF waveforms
JPH06325897A (en) Impedance matching device for high frequency plasma
JP2000058357A (en) Manufacture of ac current transformer
CN114792619A (en) Semiconductor process chamber

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040521

RD03 Notification of appointment of power of attorney

Effective date: 20040521

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Written amendment

Effective date: 20040811

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD04 Notification of resignation of power of attorney

Effective date: 20050301

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A521 Written amendment

Effective date: 20050407

Free format text: JAPANESE INTERMEDIATE CODE: A821

RD04 Notification of resignation of power of attorney

Effective date: 20050407

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A02 Decision of refusal

Effective date: 20050524

Free format text: JAPANESE INTERMEDIATE CODE: A02