JPH0863957A - データ線ツイスト部配置方法及びこれを用いた半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】ノイズを除去するツイスト部の配置位置にした
半導体集積回路装置を提供する。 【構成】データを保持するメモリセルＭ(１００)を複数
有するメモリセル列と、信号を増幅するセンスアンプＡ
(３００)とが、各々のメモリセル列とセンスアンプを接
続し、センスアンプから末端のメモリセルまでの長さが
Ｌであって、信号を伝送するデータ線とを有し、隣合っ
た２本のデータ線は(１／４)Ｌの位置にツイスト部（２
１０）を有し、それに隣合う他の２本のデータ線は(３
／４)Ｌの位置にツイスト部(２１０)を有する半導体集
積回路装置。 【効果】最適なツイスト部の配置によるノイズの除去。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路装置
に関し、特に抵抗により信号が減衰するようなデータ線
が複数並行に配置された半導体集積回路装置に関する。

【０００２】

【従来の技術】半導体集積回路装置のデータ線の信号は
小さいため、高感度のアンプによって増幅し、データ線
は雑音を拾わないように配線することが要求される。デ
ータ線が受ける雑音源として大きいのは隣合う２つのデ
ータ線対間の結合容量によるノイズである。

【０００３】図６（公知例１）特開昭62−43892 号の従
来のノイズの低減について示す。

【０００４】隣合った２つのデータ線対（２０１・２０
２），（２０３・２０４）に於いて、センスアンプ（３
００）から最も遠い位置にあるメモリセル（１００）を
選択した場合、信号源であるメモリセル（１００）に信
号（＋ｖ，−ｖ）をのせ、互いに隣接しているデータ線
２０２と２０３との間の結合容量により、一方のデータ
線対からノイズ（Ｎ１，Ｎ２）が発生する。この時、発
生するノイズは（＋，＋）又は（−，−）の同相の場合
と、（＋，−）又は（−，＋）の異相の場合とがある。

【０００５】ノイズ（Ｎ１，Ｎ２）の極性は、一方のデ
ータ線対が同相又は、異相で動いた時のデータ線間の電
位差で決定される。データ線対上の位置ｘとすると、セ
ンスアンプ（３００）側を０とし、メモリセル（１０
０）側をＬとした時、異相の場合、ノイズの極性は、デ
ータ線を交差させてできるツイスト部により、データ線
対上の位置ｘの０からＬの方向に（−，＋，−，＋）又
は、（＋，−，＋，−）になり、同相の場合、（＋，
＋，−，−），（−，＋，＋，−）又は、（−，−，
＋，＋），（＋，−，−，＋）のようになる。

【０００６】従来、データ線の配線抵抗を考慮せず、信
号振幅を一定と仮定し、ノイズ（Ｎ１，Ｎ２）の大きさ
を揃えて、ノイズの極性の和が零になるようにツイスト
部を配置して、結合容量によるノイズ（異相，同相）を
除去している。これは公知例２（図７）特開昭63−2417
88号，公知例３（図８）でも、その除去は同じである。

【０００７】

【発明が解決しようとする課題】従来の半導体集積回路
装置は以上のようなデータ線の配線抵抗を考慮せず、デ
ータ線の信号振幅を一定と仮定してノイズ（異相，同
相）の除去をしている。

【０００８】しかし、ＬＳＩ微細化により配線抵抗が増
加し、信号振幅が場所依存性を持ち、従来のように配線
抵抗を考慮せず、信号振幅を一定と仮定する方法ではノ
イズ（異相，同相）を完全に除去することは出来ない。
このノイズは、アクセス時間のパタン依存性の問題を発
生させ、特に、センスアンプから最も遠い位置のメモリ
セルを選択した場合、問題である。

【０００９】本発明の目的は、上記のような問題を解決
するためで、配線抵抗の増加や信号振幅の場所依存性を
考慮したうえで、結合容量によるノイズ（異相，同相）
をセンスアンプから最も遠い位置で完全に除去しアクセ
スの遅れを最小とすることにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
の本発明の特徴は、結合容量によるノイズ（異相，同
相）をセンスアンプから最も遠い位置で完全に除去する
ためのデータ線対のツイスト部配置にある。

【００１１】データを保持するメモリセルを複数有する
メモリセル列と、メモリセル列からの信号を増幅するセ
ンスアンプと、メモリセル列とセンスアンプを接続し、
センスアンプから末端のメモリセルまでの長さがＬであ
って、信号を伝送するデータ線とを有した時、ツイスト
の配置が以下の特徴を持つ。

【００１２】第１の特徴は、結合容量によるノイズが異
相の場合、隣合った２本のデータ線の(１／４)Ｌの位置
にツイスト部を有し、隣合った２本のデータ線に隣合う
他の隣合った２本のデータ線の(３／４)Ｌの位置にツイ
スト部を有する半導体集積回路装置である。

【００１３】第２の特徴は、隣合った２本のデータ線の
(１／４)Ｌの位置と、(３／４)Ｌの位置にツイスト部を
有し、隣合った２本のデータ線に隣合う他の隣合った２
本のデータ線には、ツイスト部を有さない半導体集積回
路装置である。

【００１４】第３の特徴は、隣合った２本のデータ線の
(１／８)Ｌの位置と、(７／８)Ｌの位置にツイスト部を
有し、隣合った２本のデータ線に隣合う他の隣合った２
本のデータ線の(３／８)Ｌの位置と、(５／８)Ｌの位置
にツイスト部を有する半導体集積回路装置である。

【００１５】第４の特徴は、隣合った２本のデータ線の
(１／８)Ｌの位置と、(５／８)Ｌの位置にツイスト部を
有し、隣合った２本のデータ線に隣合う他の隣合った２
本のデータ線の(３／８)Ｌの位置と、(７／８)Ｌの位置
にツイスト部を有する半導体集積回路装置である。

【００１６】第５の特徴は、隣合った２本のデータ線の
(２／８)Ｌの位置と，(６／８)Ｌの位置にツイスト部を
有し、隣合った２本のデータ線に隣合う他の隣合った２
本のデータ線の(１／８)Ｌの位置と，(３／８)Ｌの位置
と，(５／８)Ｌの位置と，(７／８)Ｌの位置にツイスト
部を有する半導体集積回路装置である。

【００１７】

【作用】隣合う２つのデータ線対に於いて、データ線対
上の位置ｘとすると、データ線対上のセンスアンプ側を
０とし、センスアンプから末端のメモリセル側をＬとし
た時、第２の特徴から得られる効果は、一方のデータ線
対は(１／４)Ｌの位置と、(３／４)Ｌの位置にツイスト
部を有し、それに隣合った他方のデータ線対にはツイス
ト部を有さない構成により、ツイスト部が最も少数で、
異相のノイズを完全に除去出来る。

【００１８】第１の特徴から得られる効果は、一方のデ
ータ線対は(１／４)Ｌの位置にツイスト部を有し、それ
に隣合った他方のデータ線対は(３／４)Ｌの位置にツイ
スト部を有する構成により、１本のデータ線対に１つの
ツイスト部があるため、バランスが良く、ツイスト部が
最も少数で、異相のノイズを完全に除去出来る。

【００１９】第３，４の特徴から得られる効果は、一方
のデータ線対は(１／８)Ｌの位置と、(７／８)Ｌの位置
にツイスト部を有し、それに隣合った他方のデータ線対
は(３／８)Ｌの位置と、(５／８)Ｌの位置にツイスト部
を有する構成、及び、一方のデータ線対は(１／８)Ｌの
位置と、(５／８)Ｌの位置にツイスト部を有し、それに
隣合った他方のデータ線対は(３／８)Ｌの位置と、(７
／８)Ｌの位置にツイスト部を有する構成により、デー
タ線長さＬを８等分し、４等分ごとの２つの区間が出来
る場合でも、各々の区間で第１の特徴である構成をする
ことで、異相のノイズを完全に除去出来る。

【００２０】第５の特徴から得られる効果は、一方の隣
合った２本のデータ線は(２／８)Ｌの位置と、(６／８)
Ｌの位置にツイスト部を有し、それに隣合った他方の隣
合った２本のデータ線は(１／８)Ｌの位置と、(３／８)
Ｌの位置と、(５／８)Ｌの位置と、(７／８)Ｌの位置に
ツイスト部を有する構成により、異相及び、同相のノイ
ズを完全に除去出来る。

【００２１】以上のように設定することで、配線抵抗に
より信号振幅が変動した場合でも結合容量によるノイズ
を完全に除去することが出来る。

【００２２】

【実施例】本発明の実施例として図を用いて説明する。
説明上、複数のメモリセルと、１つのセンスアンプと
が、２本のデータ線（データ線対）で接続してあるもの
を、信号伝送系とし、隣合う２つの信号伝送系を信号伝
送系対とする。

【００２３】図９は実施例１（図１）のツイスト部配置
での、隣接データ線対（２０３・２０４）から受ける電
荷量Ｑとデータ線対上の位置ｘの関係と、その計算方法
を示す。

【００２４】結合容量による隣接データ線対(２０３・
２０４)から受けるノイズは、データ線２０１と２０２
の対地容量が等しいことから隣接データ線対(２０３・
２０４)が動くことで受ける電荷量Ｑがそれぞれのノイ
ズの信号振幅Ａmp(ｘ)と比例する。

【００２５】隣接データ線対（２０３・２０４）の信号
振幅Ａmp(ｘ），隣接データ線対 （２０３・２０４）
から受けるノイズがデータ線２０１と２０２のどちらに
加わるかを示すツイスト部極性ＴＷ(ｘ）＝｛１，−
１｝，データ線対（２０１・ ２０２）と（２０３・２
０４）の間の単位長容量ｃとおくと隣接データ線対(２
０３・２０４)から受ける電荷量Ｑの差動成分は直流の
場合は単純に、 Ｑ＝ｃ＊∫Ａmp(ｘ)＊ＴＷ(ｘ)ｄｘ で表せる。これを０とするように設計する事で隣接デー
タ線対(２０３・２０４)から受けるノイズを最小とする
ことが出来る。

【００２６】交流の場合、データ線のアクセス遅延のた
め時間の項目が加わるが、特に信号とノイズの伝送方向
が同じで有るため直流の方法で近似しても良い。

【００２７】又、信号振幅は配線抵抗があるため信号源
であるメモリセル（１００）から離れるほど減少し、説
明上それを信号源から離れるほど減少するような傾きを
持つ一次関数で表し、センスアンプ(３００)から最も遠
い位置のメモリセル(１００)を選択した場合で、データ
線対上の位置ｘとすると、データ線対上のセンスアンプ
（３００）側を０とし、メモリセル（１００）側をＬと
すると、データ線対（２０１・２０２）の(１／４)Ｌの
位置と、データ線対（２０３・２０４）の(３／４)Ｌの
位置にツイスト部を有することにより、両端部(０〜１
／４Ｌ)，(３／４Ｌ〜Ｌ）が受ける異相のノイズの和
と、中央部(１／４Ｌ〜３／４Ｌ）が受ける異相のノイ
ズの和は大きさが等しく逆極性であるので異相のノイズ
をキャンセルすることが出来る。

【００２８】図１０に信号伝送系の直流等価回路図を示
す。複数のメモリセル（１００）が一列に並んでいて、
各メモリセルの区別は番号１００の後ろに♯区別番号を
付記して表すこととする。各メモリセルはメモリセルの
０又は１を選択するスイッチ手段のトランスファーゲー
ト部（１１０）を介してデータ線に分散して接続され、
配線抵抗ｒ(２２０)を持つデータ線（２００）は、その
一端にセンスアンプ（３００）とプルアップ抵抗Ｒｐ
(３１０)が接続されている。データ線対上の位置ｘを示
すためにセンスアンプ（３００）の位置を原点０として
データ線対長さ方向にｘ軸をとり、センスアンプ（３０
０）側（近端）をｘ＝０，遠端（センスアンプから最も
遠いメモリセル１００♯５の位置）をｘ＝Ｌとし、選択
されたメモリセルのデータ線駆動位置をｘ＝ＸＬで示
す。

【００２９】信号振幅の分布を調べる。

【００３０】メモリセル（１００）の出力が１(High)の
時、電源電圧をＶｃｃとすると、データ線の信号振幅ａ
(High)（ｘ)は、 ａ(High)（ｘ）＝Ｖｃｃ；メモリセル（１００）の出力
が０(Low）の時、出力特性は定電流源ｉと見なせる。よ
ってデータ線の信号振幅ａ(Low）(ｘ)は、 ａ(Low）(ｘ)＝Ｖｃｃ−(Ｒｐ＋ｒ＊ｘ)＊ｉ；（ｘ＜Ｘ
Ｌ） ａ(Low）(ｘ)＝Ｖｃｃ−(Ｒｐ＋ｒ＊ＸＬ)；（ＸＬ＜
ｘ） よって、異相の場合の信号振幅分布Ａmp(ｘ）は、 Ａmp(ｘ）＝±｛Ｒｐ＋ｒ＊min(ｘ，ＸＬ)｝＊ｉ；ここ
で［min(ｕ，ｖ）とはｕとｖの最小値を返す関数］で表
せる。

【００３１】図１１にデータ線が、データ線中央部のメ
モリセル（１００♯３）及び、センスアンプ(３００)か
ら最も遠い位置のメモリセル(１００♯５)に接続された
各々の場合の信号振幅分布を示す。まず、データ線中央
部のメモリセル(１００♯３)について示すと、メモリセ
ル（１００）が定電流動作するのでセンスアンプ（３０
０）入力の信号振幅はＲｐ＊ｉで接続位置が変わっても
一定である。メモリセル（１００♯３）はデータ線駆動
位置ＸＬが０.６ の位置まではメモリセル（１００♯
５）の信号振幅と同じで、配線抵抗ｒの電圧低下のため
信号振幅が増加し、データ線駆動位置ＸＬが０.６ の位
置より遠端側では電流が流れないため電圧は一定とな
る。

【００３２】次に、隣接データ線対から受ける結合容量
による異相のノイズをセンスアンプ（３００）から最も
遠い位置のメモリセル（１００♯５）の位置（ｘ＝Ｌ）
で０とするデータ線対のツイスト部ＴＷ（ｘ）の配置を
調べる。

【００３３】センスアンプ（３００）から最も遠い位置
のメモリセル（１００♯５）が選択された場合で、セン
スアンプ（３００）からメモリセル（１００♯５）まで
の伝達の遅延が最大となるのは、データ線駆動位置ＸＬ
＝１の時である。この時の隣接データ線対から受ける電
荷量（ノイズ）の差動成分Ｑは、 Ｑ＝ｃ＊∫Ａmp(ｘ）＊ＴＷ(ｘ)ｄｘ ここでＱ＝０とするＴＷ(ｘ)を求めることでデータ線対
のツイスト部を配置する位置を決定する。これは図１１
でセンスアンプ（３００）から最も遠い位置のメモリセ
ル（１００♯５）を選択した場合、その信号振幅の面積
を２等分する分割位置の組み合わせを求めることに対応
する。又、Ｒｐ，ｒは独立に変化するのでそれぞれにつ
いて独立にキャンセルする条件が必要である。まず、Ｒ
ｐに対してＱが独立であるためには∫ＴＷ(ｘ)ｄｘ＝０
つまり、ＴＷ(ｘ)＝１の区間が１／２，ＴＷ(ｘ)＝−１
の区間が１／２存在する。又、ｒに対してＱが独立であ
るためには∫ｘＴＷ(ｘ)ｄｘ＝０つまり、ｘの加重平均
も０とする。

【００３４】これらを満たす最も単純な分割は、データ
線対上の位置ｘの（０〜１／４Ｌ）で−；(１／４Ｌ〜
３／４Ｌ）で＋；(３／４Ｌ〜Ｌ）で−；とすることで
ある。図２にこれを実現するデータ線ツイスト部配置の
一実施例を示す。

【００３５】差動信号源である複数のメモリセル（１０
０）と、その各メモリセルの０又は１を選択するスイッ
チ手段のトランスファーゲート部（１１０）と、差動増
幅器である１つのセンスアンプ（３００）とが、２本の
データ線から成るデータ線対（２０１・２０２）により
接続されて信号伝送系（１００１）を構成し、更にその
信号伝送系を２つ並行に同方向に並べた信号伝送系対
（１００１・１００２）が複数並行に同方向に並ぶよう
に構成する。

【００３６】センスアンプ（３００）から最も遠い位置
のメモリセル（１００）を選択した場合で、データ線対
上の位置ｘのセンスアンプ（３００）側を０とし、メモ
リセル（１００）側をＬとした時、隣合う２つのデータ
線対（２０１・２０２），（２０３・２０４）の一方の
データ線対（２０１・２０２）は、データ線対上の位置
ｘの(１／４)Ｌの位置と、(３／４)Ｌの位置にツイスト
部（２１０）を有し、他方のデータ線対（２０３・２０
４）にはツイスト部（２１０）を有さない半導体集積回
路装置であって、この隣合う２つのデータ線対（２０１
・２０２），（２０３・２０４）が、交互に複数有する
半導体集積回路装置。

【００３７】このツイスト部配置では、結合容量による
異相のノイズを完全に除去できる。しかし、ツイスト部
が２つあるデータ線対と１つもないデータ線対とが交互
に存在するため同相のノイズ除去の場合データ線対間の
アンバランスが生じ、Write後のデータ線の安定性に不
都合が発生する。

【００３８】図１は図２から、データ線対間がアンバラ
ンスである不都合を解決したデータ線ツイスト部配置の
実施例であって、図２の２つあるツイスト部のうち、１
つのツイスト部を同じ位置の対向するデータ線対へ移し
た構成であり、図２のように結合容量による異相のノイ
ズを完全に除去できると共に、結合容量によるノイズが
同相の場合でも半分除去可能となる。

【００３９】そこでツイスト部を移動した場合でも、結
合容量による異相のノイズを完全に除去出来ることを図
８を用いて説明する。

【００４０】信号伝送系対（１００１・１００２）に於
いて、差動成分にのみ注目すると隣合う２つのデータ線
対（２０１・２０２)，(２０３・２０４）の一方のデー
タ線対（２０１・２０２）と、それに隣接する他方のデ
ータ線対（２０３・２０４）の間で、データ線２０１と
２０３を対向させるとデータ線２０３の電圧上昇により
結合容量を通してデータ線２０１が上昇する場合と、デ
ータ線２０２と２０４を対向させてデータ線２０４の電
圧下降により結合容量を通してデータ線２０２が下降す
る場合では、データ線２０１と２０２間に発生するノイ
ズの影響が、共にデータ線２０１と２０２間の電圧を増
加させる方向であり等しいので、図１，図２は共に結合
容量による異相のノイズを完全に除去出来る。

【００４１】次に、図１の応用である一実施例を図３，
図４に示す。

【００４２】図３では、信号伝送系対（１００１・１０
０２）に於いて、データ線対上の位置ｘのセンスアンプ
（３００）側を０とし、メモリセル（１００）側をＬと
した時、データ線対長さＬを８等分する。隣合う２つの
データ線対(２０１・２０２)，（２０３・２０４）の一
方のデータ線対（２０１・２０２）には、(１／８)Ｌの
位置と、(７／８)Ｌの位置にツイスト部を有し、他方の
データ線対（２０３・２０４）には、(３／８)Ｌの位置
と、(５／８)Ｌの位置にツイスト部を有する半導体集積
回路装置である。

【００４３】図４では、信号伝送系対（１００１・１０
０２）に於いて、データ線対上の位置ｘのセンスアンプ
（３００）側を０とし、メモリセル（１００）側をＬと
した時、データ線対長さＬを８等分する。隣合う２つの
データ線対(２０１・２０２)，（２０３・２０４）の一
方のデータ線対（２０１・２０２）には、(１／８)Ｌの
位置と、(５／８)Ｌの位置にツイスト部を有し、他方の
データ線対（２０３・２０４）には、(３／８)Ｌの位置
と、(７／８)Ｌの位置にツイスト部を有する半導体集積
回路装置である。

【００４４】上記では、データ線対長さＬを４の倍数で
等しい長さに分割しても、各々の区間で図１のツイスト
部配置をし、区間ごとに結合容量による異相のノイズを
完全に除去できる。

【００４５】しかし、上記４つの実施例（図１，図２，
図３，図４）の場合、結合容量によるノイズが異相の場
合は完全に除去できてもノイズが同相の場合は完全に除
去できず残ってしまい、ノイズが同相の場合は不都合で
ある。

【００４６】そこで上記の不都合を解決するためのツイ
スト部配置方法（代表例として、８分割の場合）の探索
方法を説明する。

【００４７】信号伝送系対（１００１・１００２）に於
いて、データ線対上の位置ｘのセンスアンプ（３００）
側を０とし、メモリセル（１００）側をＬとした時、デ
ータ線対長さＬを８等分し、８つの区間を構成し、ツイ
ストの配置位置と、この区間の間に置く場合。各々の区
間にセンスアンプ側から１〜８の番号を付ける。又、信
号振幅は、ある傾きを持つ一次関数（ｙ＝ａｘ＋ｂ；ａ
＝傾き，ｂ＝切片）で近似出来るものとし、メモリセル
から遠ざかるに従って小さくなるとする。

【００４８】各区間の結合容量によるノイズはツイスト
部により＋、又は−の極性で加算され、加算の符号の組
み合わせは全部で２⁸ ＝２５６通りある。その符号の＋
を１，−を０に対応させ、８桁の２進数で区別し、ツイ
スト部ＴＷで表す。その組み合わせの中から、ノイズが
同相の場合、その大きさが完全に除去出来る組み合わせ
の条件は、

【００４９】

【外１】

【００５０】である。

【００５１】条件１２を満たす場合Ｕは、 （００１１１１００），(１１００００１１） （０１０１１０１０），(１０１００１０１） （０１１００１１０），(１００１１００１） （１００１０１１０），(０１１０１００１） 以上の８つが探索出来る。

【００５２】

【外２】

【００５３】つまり同相ノイズ除去のためには、片方の
ツイストは、Ｕに含まれていることが必要であり、異相
除去には、２つのツイストのxor がＵに含まれることが
必要である。

【００５４】このうち２つを選択して、xor（bit毎の排
他的論理和）を取ると１２通りの組み合わせが出来る。
その中で、１の補数は極性が逆の同じツイスト部配置を
指すので除外すると、 （００１１１１００，０１０１１０１０）（ア） （０１０１１０１０，０１１００１１０）（イ） （０１１００１１０，００１１１１００）（ウ） 以上の３通りが残る。上記に、任意の隣接する２組のツ
イスト部の組み合わせが含まれていれば、結合容量によ
るノイズが同相，異相、どちらの場合でも完全に除去出
来る。

【００５５】図５に上記の組み合わせの中で最もツイス
ト部が少ない配置（ウ）の実施例を示す。

【００５６】信号伝送系対（１００１・１００２）に於
いて、データ線対上の位置ｘのセンスアンプ（３００）
側を０とし、メモリセル（１００）側をＬとした時、デ
ータ線対長さＬを８等分する。隣合う２つのデータ線対
（２０１・２０２)，(２０３・２０４）の一方のデータ
線対（２０１・２０２）には、(２／８)Ｌの位置と、
(６／８)Ｌの位置にツイスト部を有し、他方のデータ線
対(２０３・２０４)には、(１／８)Ｌの位置と、(３／
８)Ｌの位置と、(５／８)Ｌの位置と、(７／８)Ｌの位
置にツイスト部を有し、結合容量によるノイズが異相，
同相、どちらの場合でも完全に除去できるデータ線ツイ
スト部配置の半導体集積回路装置である。

【００５７】次に、本発明（図１，図２）の場合と、公
知例（図６，図７，図８）との場合での、結合容量によ
る異相の場合のノイズの除去特性比較図を図１２に示
す。

【００５８】又、選択したメモリセルの位置と、ノイズ
の関係を図１３に示す。

【００５９】まず、ノイズの除去原理を説明する。

【００６０】説明簡略化のため、隣合う２つのデータ線
対の一方のデータ線対（２０１・２０２）と他方のデー
タ線対（２０３・２０４）を注目して説明する。

【００６１】データ線対（２０１・２０２）に接続され
たメモリセルの信号（Ｖ₊，Ｖ_-）をセンスアンプで読み
出す場合を考える。データ線の電圧は

【００６２】

【数１】

【００６３】で表せる。

【００６４】右辺第１項がメモリセル出力，第２項が隣
接データ線対からのノイズを表す。

【００６５】

【数２】 出力Ｖ_out＝ΔＶ₂₀₁−ΔＶ₂₀₂ ＝（Ｖ₊−Ｖ_-)＋(Ｎ₁₁−Ｎ₂₁)ΔＶ₂₀₃＋(Ｎ₁₂−Ｎ₂₂)ΔＶ₂₀₄ …（式２） ここで、ツイストによりＮ₁₁＝Ｎ₂₁，Ｎ₁₂＝Ｎ₂₂となる
ように設定してノイズをキャンセルする。

【００６６】又、図１２ではデータ線の配線抵抗を考慮
せず、信号振幅を一定と仮定していた公知例に信号振幅
の場所依存性を考慮した場合（信号振幅が、ある傾きを
持つ一次関数で表され、センスアンプから離れるほど増
加する場合）、隣合う２つのデータ線対の一方の隣接デ
ータ線対から受ける電荷量Ｑ（ノイズ）と、データ線対
上の位置ｘとの関係を表して本発明と比較した図であ
る。

【００６７】公知例１（図６）の場合、信号伝送系対
（１００１・１００２）に於いて、データ線対上の位置
ｘのセンスアンプ（３００）側を０とし、メモリセル
(１００)側をＬとした時、データ線対長さＬを４等分し
て、隣合う２つのデータ線対(２０１・２０２)，(２０
３・２０４）の一方のデータ線対（２０１・２０２）に
は、データ線対上の(１／４)Ｌの位置と、(３／４)Ｌの
位置にツイスト部を有し、他方のデータ線対（２０３・
２０４）には、データ線対上の(１／２)Ｌの位置にツイ
スト部を有している。よって、メモリセル（１００）か
ら信号（＋ｖ，−ｖ）が出力された場合、隣接データ線
対（２０３・２０４）から受ける電荷量Ｑ（ノイズ）の
符号は、データ線対上の位置ｘが０からＬの方向に、
（−，＋，−，＋）になり、この場合信号振幅をのせる
とノイズが１０％程残ってしまい完全には除去出来な
い。

【００６８】公知例２（図７）の場合、データ線対長さ
Ｌを３等分するため、信号振幅の場所依存性がある場合
はもちろんのこと、信号振幅を一定と仮定した場合で
も、ノイズを完全に除去することは出来ない。

【００６９】公知例３（図８）の場合、一番単純なツイ
スト部配置で、隣合う２つのデータ線対（２０１・２０
２），（２０３・２０４）の一方のデータ線対（２０１
・２０２）には、データ線対上の（１／２)Ｌの位置に
ツイスト部を有している。よって、メモリセル（１０
０）から信号（＋ｖ，−ｖ）が出力された場合、隣接デ
ータ線対（２０３・２０４）から受ける電荷量Ｑ（ノイ
ズ）の符号は、データ線対上の位置ｘが０からＬの方向
に、（−，−，＋，＋）になり、この場合信号振幅をの
せるとノイズが２５％程残ってしまい完全には除去出来
ない。

【００７０】図１３からもわかるように、公知例（図
６，図７，図８）は、データ線駆動位置ＸＬが０から１
の方向に移るに従って増加するのに対し、本発明(図
１，図２)ではデータ線駆動位置ＸＬの０.５ の位置を
境にして、隣接データ線対から受ける（異相の場合）電
荷量Ｑ（ノイズ）は減少し、伝達遅延が最大となるデー
タ線駆動位置ＸＬ＝１の所で完全に０となるため、伝達
遅延が最大となる所を最小に押さえることが出来る。
又、＋，−の極性が逆の場合でも同様である。

【００７１】したがって、本発明（図１，図２）は公知
例（図６，図７，図８）に比べ優位性が在ることが示さ
れた。しかし、上記で説明したことは、隣接データ線か
ら受ける電荷量Ｑ（ノイズ）が異相の場合であり、ノイ
ズが同相の場合では成り立たない。

【００７２】次に、本発明（図１，図２）の場合と、公
知例（図６，図８）との場合での、結合容量によるノイ
ズが同相の場合の選択したメモリセルの位置とノイズの
関係を表したものを図１４に示す。

【００７３】この場合も、信号振幅を一定と仮定してい
た公知例に信号振幅の変動を考慮した場合（信号振幅が
ある傾きを持つ一次関数で表され、センスアンプから離
れるほど増加し、近端と遠端の振幅比を１：２で計算し
た場合）、隣合う２つのデータ線対の一方の隣接データ
線対から受ける電荷量Ｑ（ノイズ）と、データ線駆動位
置ｘＬとの関係を表して本発明と比較したグラフであ
る。

【００７４】又、隣合う２つのデータ線対（２０１・２
０２)，(２０３・２０４）に於いて、データ線対（２０
１・２０２）をＢとし、それに隣接するデータ線対（２
０３・２０４）をＣとする。

【００７５】公知例１（図６）の場合 データ線対Ｂを雑音源とし、データ線対Ｃにノイズがの
る場合［ＢｔｏＣ］データ線対Ｂが（＋Ｖ，＋Ｖ）に駆
動された時、Ｃに与えられる電荷量Ｑ（ノイズ）の符号
は、データ線対上の位置ｘが０からＬの方向に、(＋，
＋，−，−)になる。最遠端のメモリセルで駆動した場
合ツイストしない場合に比べて、約０.２５ 倍のノイズ
が除去できずに残る。

【００７６】同様に、データ線対Ｃを雑音源とし、デー
タ線対Ｂにノイズがのる場合 ［ＣｔｏＢ］データ線対Ｃが（＋Ｖ，＋Ｖ）に駆動され
た時Ｂに与えられる電荷量Ｑ（ノイズ）の符号は、デー
タ線対上の位置ｘが０からＬの方向に、（−，＋，＋，
−）になり、信号振幅をのせてもノイズは完全に除去出
来る。

【００７７】公知例３（図８）の場合、その構成は、片
方のデータ線対にツイスト部をデータ線対上の（１／
２)Ｌの位置に１つ設けて構成されている。

【００７８】データ線対Ｂが（＋Ｖ，＋Ｖ）に駆動され
た時Ｃに与えられる電荷量Ｑ（ノイズ）の符号は、Ｂを
雑音源［ＢｔｏＣ］にした場合、データ線対上の位置ｘ
が０からＬの方向に、（＋，＋，＋，＋）であり、Ｃを
雑音源［ＣｔｏＢ］にしても、データ線対上の位置ｘが
０からＬの方向に、（−，−，＋，＋）で、どちらにし
ても信号振幅の場所依存性がある場合、ノイズを完全に
除去することは出来ない。

【００７９】本発明（実施例２（図２））の場合 データ線対(２０１・２０２)Ｂを雑音源とし、データ線
対(２０３・２０４)Ｃにノイズがのる場合［ＢｔｏＣ］ データ線対Ｂが（＋Ｖ，＋Ｖ）に駆動された時、Ｃに与
えられる電荷量Ｑ（ノイズ）の符号は、データ線対上の
位置ｘが０からＬの方向に、(＋，＋，＋，＋)になり、
信号振幅をのせなくても電荷量が残ってしまいノイズを
完全に除去出来ない。

【００８０】データ線対(２０３・２０４)Ｃを雑音源と
し、データ線対(２０１・２０２)Ｂにノイズがのる場合
［ＣｔｏＢ］ データ線対Ｃが（＋Ｖ，＋Ｖ）に駆動された時、Ｂに与
えられる電荷量Ｑ（ノイズ）の符号は、データ線対上の
位置ｘが０からＬの方向に、(−，＋，＋，−)になり、
信号振幅をのせてもノイズは完全に除去出来る。

【００８１】本発明（実施例５（図５））の場合 データ線対(２０１・２０２)Ｂを雑音源とし、データ線
対(２０３・２０４)Ｃにノイズがのる場合［ＢｔｏＣ］ データ線対Ｂが（＋Ｖ，＋Ｖ）に駆動された時、Ｃに与
えられる電荷量Ｑ（ノイズ）の符号は、データ線対上の
位置ｘが０からＬの方向に、（＋，−，−，＋，＋，
−，−，＋）になり、信号振幅をのせてもノイズは完全
に除去出来る。

【００８２】データ線対(２０３・２０４)Ｃを雑音源と
し、データ線対(２０１・２０２)Ｂにノイズがのる場合
［ＣｔｏＢ］ データ線対Ｃが（＋Ｖ，＋Ｖ）に駆動された時、Ｂに与
えられる電荷量Ｑ（ノイズ）の符号は、データ線対上の
位置ｘが０からＬの方向に、（−，−，＋，＋，＋，
＋，−，−）になり、信号振幅をのせてもノイズは完全
に除去出来る。

【００８３】上記より、本発明（図５）と公知例（図
６，図８）とを見比べると、公知例１（図６）では、Ｂ
ｔｏＣ，ＣｔｏＢのどちらか一方で、完全に同相のノイ
ズを除去出来るが、両方では除去出来ない。しかし、本
発明（図５）では両方で完全に同相のノイズを除去出来
る。

【００８４】したがって、結合容量によるノイズが同相
の場合でも、本発明（図５）は公知例（図６，図７，図
８）に比べ優位性が在ることが示された。

【００８５】図１５は、逆相駆動の場合の結合容量によ
るノイズの完全除去についての一実施例であり、データ
線対上の信号振幅分布が既知の場合、結合容量による異
相のノイズを完全に除去出来るツイスト部配置である。

【００８６】これは、データ線対を分割する際、必ずし
も等間隔に分割する必要はなく、既知の信号振幅に応じ
て重み付けをし、分割する区間の間隔を変えても逆相駆
動の場合、結合容量によるノイズが完全に除去出来るこ
とを示す。

【００８７】図１６は、図１５の応用で逆相駆動の場合
の結合容量によるノイズの完全除去についての一実施例
である。

【００８８】信号伝送系対に於いて、データ線対を４の
倍数で適当に分割（データ線が等間隔で長さの等しい４
個組で、全て敷き詰められる時）し、等間隔で長さの等
しい４個組を１区間とした場合、その区間内で結合容量
による異相のノイズを完全に除去出来るようにしても、
センスアンプから最も遠い位置のメモリセルの所で完全
に除去出来るようなデータ線ツイスト部配置である。

【００８９】上述した２本のデータ線で１つのメモリセ
ル列を接続するメモリ（例えばＳ（スタティク型）ＲＡ
Ｍ）ではなく、１本のデータ線で１つのメモリセル列を
接続した。例えば、Ｄ（ダイナミック型）ＲＡＭのよう
なメモリに対しても本発明のノイズ除去が適応できる。

【００９０】図１７に、ＤＲＡＭに適応した場合の一実
施例を示す。

【００９１】その構成は、データを保持するメモリセル
を複数有するメモリセル列（DRAM）と、２つのメモリセ
ル列からの信号を増幅するセンスアンプと、それぞれの
メモリセル列とセンスアンプを接続し、センスアンプか
ら末端のメモリセルまでの長さがＬであって、信号を伝
送する２つのデータ線とを有し、この２つのデータ線を
２組とした。４本のデータ線の内、隣合う一方の２本の
データ線は(１／４)Ｌの位置にツイスト部を有し、隣合
う他方の２本のデータ線は(３／４)Ｌの位置にツイスト
部を有するものである。

【００９２】このＤＲＡＭの実施例は、上述のそれぞれ
のツイスト部の配置位置（例えば、隣合った２本のデー
タ線には(１／８)Ｌの位置と、(７／８)Ｌの位置に、そ
して隣合った２本のデータ線に隣合う他の隣合った２本
のデータ線には(３／８)Ｌの位置と、(５／８)Ｌの位置
にツイスト部を有する配置）の実施例に適応でき、ノイ
ズを完全除去することが出来る。

【００９３】図１７の実施例では、それぞれのメモリセ
ル列に接続された２つのデータ線に対して１つのセンス
アンプを接続するものであるが、１つのメモリセル列に
接続された１つのデータ線ごとに１つのセンスアンプを
接続するメモリ構成においても、上述の本発明の特徴が
適応できる。

【００９４】

【発明の効果】以上のように、本発明によれば、データ
線に信号振幅がある時、結合容量によるノイズが異相，
同相、どちらの場合でも、完全に除去することが可能で
ある。又、伝達遅延が最大となる所で、最小に抑えるこ
とが可能である。

【００９５】よって、低雑音の半導体集積回路装置を提
供することが出来る。

【図面の簡単な説明】

【図１】本発明の異相ノイズ除去のデータ線ツイスト部
配置の実施例１。

【図２】本発明の異相ノイズ除去のデータ線ツイスト部
配置の実施例２。

【図３】本発明の異相ノイズ除去のデータ線ツイスト部
配置の実施例３。

【図４】本発明の異相ノイズ除去のデータ線ツイスト部
配置の実施例４。

【図５】本発明の異相，同相ノイズ除去のデータ線ツイ
スト部配置の実施例５。

【図６】データ線ツイスト部配置の公知例１。

【図７】データ線ツイスト部配置の公知例２。

【図８】データ線ツイスト部配置の公知例３。

【図９】図１の異相ノイズによる隣接データ線対から受
ける電荷量。

【図１０】データ線対の片方の直流等価回路図。

【図１１】図１０での信号振幅分布比較図。

【図１２】本発明と公知例の異相ノイズ除去特性比較
図。

【図１３】異相ノイズによる隣接データ線対から受ける
電荷量の比較。

【図１４】同相ノイズによる隣接データ線対から受ける
電荷量の比較。

【図１５】異相ノイズ除去のデータ線ツイスト部配置の
実施例６。

【図１６】異相ノイズ除去のデータ線ツイスト部配置の
実施例７。

【図１７】ＤＲＡＭによるノイズ除去のデータ線ツイス
ト部配置の実施例８。

【符号の説明】

１００，１０１…メモリセル(Ｍ)、１１０…トランスフ
ァーゲート部、２００，２０１，２０２，２０３，２０
４…データ線、２１０…ツイスト部（ＴＷ）、２２０…
配線抵抗（ｒ）、３００…センスアンプ（Ａ）、３１０
…プルアップ抵抗（Ｒｐ）、１００１，１００２…信号
伝送系、２０００…結合容量（Ｃｎ）。

Claims (10)

【特許請求の範囲】
1. 【請求項１】データを保持するメモリセルを複数有する
   メモリセル列と、 上記メモリセル列からの信号を増幅するセンスアンプ
   と、 上記メモリセル列と上記センスアンプを接続し、上記セ
   ンスアンプから末端の上記メモリセルまでの長さがＬで
   あって、上記信号を伝送するデータ線とを有し、 隣合った２本の上記データ線には(１／４)Ｌの位置にツ
   イスト部を有し、上記隣合った２本のデータ線に隣合う
   他の隣合った２本のデータ線には(３／４)Ｌの位置にツ
   イスト部を有することを特徴とする半導体集積回路装
   置。
2. 【請求項２】請求項１に於いて、上記隣合った２本のデ
   ータ線と、上記隣合った２本のデータ線に隣合う上記他
   の隣合った２本のデータ線を複数有することを特徴とす
   る半導体集積回路装置。
3. 【請求項３】データを保持するメモリセルを複数有する
   メモリセル列と、 上記メモリセル列からの信号を増幅するセンスアンプ
   と、 上記メモリセル列と上記センスアンプを接続し、上記セ
   ンスアンプから末端の上記メモリセルまでの長さがＬで
   あって、上記信号を伝送するデータ線とを有し、 隣合った２本の上記データ線には(１／４)Ｌの位置と、
   (３／４)Ｌの位置にツイスト部を有し、上記隣合った２
   本のデータ線に隣合う他の隣合った２本のデータ線に
   は、ツイスト部を有さないことを特徴とする半導体集積
   回路装置。
4. 【請求項４】請求項３に於いて、上記隣合った２本のデ
   ータ線と、上記隣合った２本のデータ線に隣合う上記他
   の隣合った２本のデータ線を複数有することを特徴とす
   る半導体集積回路装置。
5. 【請求項５】データを保持するメモリセルを複数有する
   メモリセル列と、 上記メモリセル列からの信号を増幅するセンスアンプ
   と、 上記メモリセル列と上記センスアンプを接続し、上記セ
   ンスアンプから末端の上記メモリセルまでの長さがＬで
   あって、上記信号を伝送するデータ線とを有し、 隣合った２本の上記データ線には(１／８)Ｌの位置と、
   (７／８)Ｌの位置にツイスト部を有し、上記２本のデー
   タ線に隣合う他の隣合った２本のデータ線には(３／８)
   Ｌの位置と、(５／８)Ｌの位置にツイスト部を有するこ
   とを特徴とする半導体集積回路装置。
6. 【請求項６】請求項５に於いて、上記隣合った２本のデ
   ータ線と、上記隣合った２本のデータ線に隣合う上記他
   の隣合った２本のデータ線を複数有することを特徴とす
   る半導体集積回路装置。
7. 【請求項７】データを保持するメモリセルを複数有する
   メモリセル列と、 上記メモリセル列からの信号を増幅するセンスアンプ
   と、 上記メモリセル列と上記センスアンプを接続し、上記セ
   ンスアンプから末端の上記メモリセルまでの長さがＬで
   あって、上記信号を伝送するデータ線とを有し、 隣合った２本の上記データ線には(１／８)Ｌの位置と、
   (５／８)Ｌの位置にツイスト部を有し、上記隣合った２
   本のデータ線に隣合う他の隣合った２本のデータ線には
   (３／８)Ｌの位置と、(７／８)Ｌの位置にツイスト部を
   有することを特徴とする半導体集積回路装置。
8. 【請求項８】請求項７に於いて、上記隣合った２本のデ
   ータ線と、上記隣合った２本のデータ線に隣合う上記他
   の隣合った２本のデータ線を複数有することを特徴とす
   る半導体集積回路装置。
9. 【請求項９】データを保持するメモリセルを複数有する
   メモリセル列と、 上記メモリセル列からの信号を増幅するセンスアンプ
   と、 上記メモリセル列と上記センスアンプを接続し、上記セ
   ンスアンプから末端の上記メモリセルまでの長さがＬで
   あって、上記信号を伝送するデータ線とを有し、 隣合った２本の上記データ線には（２／８)Ｌの位置
   と、（６／８)Ｌの位置にツイスト部を有し、上記隣合
   った２本のデータ線に隣合う他の隣合った２本のデータ
   線には(１／８)Ｌの位置と、(３／８)Ｌの位置と、(５
   ／８)Ｌの位置と、(７／８)Ｌの位置にツイスト部を有
   することを特徴とする半導体集積回路装置。
10. 【請求項１０】請求項９に於いて、上記隣合った２本の
    データ線と、上記隣合った２本のデータ線に隣合う上記
    他の隣合った２本のデータ線を複数有することを特徴と
    する半導体集積回路装置。