JPH0862266A - Detector for variation in electrostatic capacitance - Google Patents
Detector for variation in electrostatic capacitanceInfo
- Publication number
- JPH0862266A JPH0862266A JP6200335A JP20033594A JPH0862266A JP H0862266 A JPH0862266 A JP H0862266A JP 6200335 A JP6200335 A JP 6200335A JP 20033594 A JP20033594 A JP 20033594A JP H0862266 A JPH0862266 A JP H0862266A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- circuit
- oscillation
- integrator
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
- G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Measuring Fluid Pressure (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、静電容量の変化量を検
出又は測定する検出装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a detection device for detecting or measuring the amount of change in capacitance.
【０００２】[0002]
【従来の技術】従来、静電容量の変化を利用して圧力、
湿度、温度、変位、流量、加速度などの各種物理量また
は化学量を検出し或いは測定する装置として、静電容量
型センサが知られている。そして、検出信号を生成する
ためのインターフェイス回路として、多くの場合、静電
容量型センサを周波数決定素子とする発振回路が使用さ
れている。2. Description of the Related Art Conventionally, pressure,
A capacitance type sensor is known as a device for detecting or measuring various physical quantities or chemical quantities such as humidity, temperature, displacement, flow rate and acceleration. In many cases, as an interface circuit for generating a detection signal, an oscillation circuit using a capacitance type sensor as a frequency determining element is used.
【０００３】この回路の発振周波数をω、センサの静電
容量をＣ、容量の変化量をΔＣとすると、発振周波数ω
は容量Ｃに応じて変化し、その変化率は、次のように表
わされる。When the oscillation frequency of this circuit is ω, the capacitance of the sensor is C, and the amount of change in capacitance is ΔC, the oscillation frequency ω
Varies according to the capacitance C, and the rate of change is expressed as follows.
【０００４】[0004]
【数１】 [Equation 1]
【０００５】[0005]
【発明が解決しようとする課題】従来の静電容量型セン
サを含む発振回路は、これを構成する素子の数が少ない
ので、小型化及び低価格化が可能であるが、その発振周
波数（ω）は、センサの全容量（ＣS ＝ＣB ＋ΔＣ）に
よって決定される（ＣB はセンサがある基準状態にある
ときの静電容量（ベース容量）、ΔＣは静電容量の変化
量）。このため、センサの全容量（ＣS ）に比べて変化
量（ΔＣ）が小さい場合には、発振周波数の変化量も小
さくなる。これが容量測定のダイナミックレンジを狭
め、高精度化を困難にしている。また、寄生及び浮遊容
量などの誤差要因も問題となる。The oscillation circuit including the conventional capacitance type sensor can be miniaturized and reduced in price because the number of elements constituting the oscillation circuit is small, but its oscillation frequency (ω ) Is determined by the total capacitance of the sensor (C S = C B + ΔC) (C B is the capacitance (base capacitance) when the sensor is in a certain reference state, and ΔC is the amount of change in capacitance). Therefore, when the change amount (ΔC) is smaller than the total capacitance (C S ) of the sensor, the change amount of the oscillation frequency is also small. This narrows the dynamic range of capacitance measurement, making it difficult to achieve high accuracy. Moreover, error factors such as parasitics and stray capacitances also pose a problem.
【０００６】より詳細に説明すると、上記のような発振
回路には調和発振回路と弛張発振回路がある。More specifically, the oscillation circuits as described above include a harmonic oscillation circuit and a relaxation oscillation circuit.
【０００７】まず、調和発振回路は、図１２にブロック
図で示す状態変数型のバンドパスフィルタ回路におい
て、出力ＶOUT を入力ＶINに接続することにより構成さ
れる。図において、２１は入力信号の一次遅れ要素（−
Ｋ2 ：ゲイン）、２２はフィードバック信号の一次遅れ
要素（Ｋ1 ：ゲイン）、２３は抵抗Ｒとセンサ容量ＣS
を含む積分要素である。ここで、ｓはラプラス演算子、
ａは定数である。First, the harmonic oscillation circuit is constructed by connecting the output V OUT to the input V IN in the state variable bandpass filter circuit shown in the block diagram of FIG. In the figure, 21 is a first-order lag element of the input signal (-
K 2 : gain), 22 is a first-order lag element (K 1 : gain) of the feedback signal, and 23 is a resistor R and a sensor capacitance C S.
Is an integral element including. Where s is the Laplace operator,
a is a constant.
【０００８】ところで、発振現象は入力信号が存在なく
ても発振信号を出力する現象であるが、その源は回路の
各素子が有するノイズ源と電源から流入するノイズであ
る。代表的な回路素子が有するノイズ源は、熱雑音やフ
リッカ雑音などである。これらの雑音は、図１２の回路
（開回路）の出力ＶOUT を入力ＶINに接続した時の閉ル
ープ回路中に存在する。そして、ある周波数において開
回路の入力と出力が同相で、ゲインが１以上であれば、
その周波数信号に対応する雑音は、上記閉ループ回路中
で増幅されて成長する。ゲインが１以上の場合、やがて
発振信号は有限の電源電圧で飽和（クリップ）し、方形
波信号となる。By the way, the oscillation phenomenon is a phenomenon in which an oscillation signal is output even when there is no input signal, and the sources thereof are the noise source of each element of the circuit and the noise flowing from the power source. Noise sources included in typical circuit elements include thermal noise and flicker noise. These noises are present in the closed loop circuit when the output V OUT of the circuit of FIG. 12 (open circuit) is connected to the input V IN . If the input and output of the open circuit are in phase at a certain frequency and the gain is 1 or more,
The noise corresponding to the frequency signal is amplified and grown in the closed loop circuit. When the gain is 1 or more, the oscillation signal eventually becomes saturated (clip) with a finite power supply voltage and becomes a square wave signal.
【０００９】上記調和発振回路の発振周波数ωは、次の
ようにして求められる。The oscillation frequency ω of the above harmonic oscillation circuit is obtained as follows.
【００１０】まず、図１２の回路の開ループ電圧伝達関
数を求める。First, the open loop voltage transfer function of the circuit of FIG. 12 is obtained.
【００１１】[0011]
【数２】 次に、上記伝達関数から同相となる周波数を求める。[Equation 2] Next, the in-phase frequency is obtained from the transfer function.
【００１２】[0012]
【数３】 上式で位相特性が同相となるのは、虚部＝０すなわち I
m(Ｇ(jω))＝０の時である。式(2) より、周波数電圧伝
達特性は、(Equation 3) In the above equation, the phase characteristics are in-phase because the imaginary part = 0, that is, I
This is when m (G (jω)) = 0. From equation (2), the frequency-voltage transfer characteristic is
【００１３】[0013]
【数４】 となるから、この周波数電圧伝達特性の虚部＝０の条件
を求めると、[Equation 4] Therefore, if the condition of the imaginary part of this frequency-voltage transfer characteristic = 0 is calculated,
【００１４】[0014]
【数５】 上式でＫ1 及びＲは定数であるから、発振周波数ωはセ
ンサ容量ＣS によって決定される。(Equation 5) Since K 1 and R are constants in the above equation, the oscillation frequency ω is determined by the sensor capacitance C S.
【００１５】図１２の回路において、静電容量の変化
（ΔＣ）に対する発振周波数ωの変化の割合（変化率）
は、ΔＣ＝αＣB （α：容量変化率）とすると、次のよ
うに表わされる。In the circuit of FIG. 12, the rate of change in the oscillation frequency ω with respect to the change in capacitance (ΔC) (rate of change).
Is, ΔC = αC B: When (alpha capacitance change ratio) is expressed as follows.
【００１６】[0016]
【数６】 この式から、センサの容量変化αが小さい場合、ダイナ
ミックレンジも小さくなり、高精度化が困難であること
がわかる。(Equation 6) From this equation, it can be seen that when the capacitance change α of the sensor is small, the dynamic range is also small and it is difficult to achieve high accuracy.
【００１７】次に、弛張発振回路は、図１３に示すよう
に構成される。図において、Ｒは抵抗、ＣS はセンサの
容量、３１はオペアンプ（演算増幅器）、３２，３３は
コンパレータ、３４はＳ−Ｒフリップフロップ、３５，
３６はそれぞれフリップフロップ３４のＱ出力，反転Ｑ
出力によって動作するアナログスイッチである。各アナ
ログスイッチ３５，３６の２つの端子の一方はコンパレ
ータ１１の入力側の抵抗Ｒに接続され、他方にはそれぞ
れ所定の基準電圧ＶR +，ＶR -が加えられる。この弛張発
振回路は、次のように動作する。Next, the relaxation oscillator circuit is constructed as shown in FIG. In the figure, R is a resistor, C S is a sensor capacitance, 31 is an operational amplifier (operational amplifier), 32 and 33 are comparators, 34 is an SR flip-flop, 35,
36 is the Q output of the flip-flop 34, and the inverted Q
It is an analog switch that operates according to the output. One of the two terminals of each analog switch 35, 36 is connected to the resistor R on the input side of the comparator 11, and predetermined reference voltages V R + , V R − are applied to the other. This relaxation oscillator circuit operates as follows.
【００１８】 初期的に（電源立ち上げ時）、Ｓ−Ｒ
フリップフロップ３４の出力（Ｑ）は、必ず１か０のど
ちらかになる。ここでは、動作説明のために初期的にＱ
＝１と仮定する。Initially (when power is turned on), SR
The output (Q) of the flip-flop 34 is always 1 or 0. Here, to explain the operation, Q is initially set.
Assume = 1.
【００１９】 Ｑ＝１のとき、上側のスイッチ３５は
オン（下側のスイッチ３６はオフ）となり、基準電圧
（ＶR +）から抵抗（Ｒ）を通ってセンサキャパシタ（Ｃ
S ）に電流が流れる。この時の電流値をＩ1 とすると、When Q = 1, the upper switch 35 is turned on (the lower switch 36 is turned off), and the sensor capacitor (C) is passed from the reference voltage (V R + ) through the resistor (R).
A current flows through S ). If the current value at this time is I 1 ,
【００２０】[0020]
【数７】 となり、オペアンプ３１の出力電圧は、負の傾きで変化
する。(Equation 7) Therefore, the output voltage of the operational amplifier 31 changes with a negative slope.
【００２１】 やがてオペアンプ３１の出力が基準電
圧（ＶR -）よりわずかに低い電位になると、下側のコン
パレータ３３は“１”を出力する。この時、上側のコン
パレータ３２の非反転（＋側）入力信号は基準電圧（Ｖ
R +）以下であるので、上側のコンパレータ３２は“０”
を出力する。When the output of the operational amplifier 31 becomes a potential slightly lower than the reference voltage (V R − ) eventually, the lower comparator 33 outputs “1”. At this time, the non-inverted (+ side) input signal of the upper comparator 32 is the reference voltage (V
R + ) or less, so the upper comparator 32 is "0"
Is output.
【００２２】 Ｓ−Ｒフリップフロップ３４は、上側
のコンパレータ３２からの“０”信号及び下側のコンパ
レータ３３からの“１”信号を受けて、出力（Ｑ）を反
転する（Ｑ＝０となる）。The SR flip-flop 34 receives the “0” signal from the upper comparator 32 and the “1” signal from the lower comparator 33, and inverts the output (Q) (Q = 0). ).
【００２３】 このＳ−Ｒフリップフロップ３４の出
力により、上側のスイッチ３５はオフ（下側のスイッチ
３６はオン）となり、基準電圧（ＶR -）から抵抗（Ｒ）
を通ってセンサキャパシタ（ＣS ）に電流が流れる。こ
の時の電流値をＩ2 とすると、By the output of the SR flip-flop 34, the upper switch 35 is turned off (the lower switch 36 is turned on), and the resistance (R) changes from the reference voltage (V R − ).
A current flows through the sensor capacitor (C S ). If the current value at this time is I 2 ,
【００２４】[0024]
【数８】 となり、オペアンプ３１の出力電圧は、正の傾きで変化
する。[Equation 8] Therefore, the output voltage of the operational amplifier 31 changes with a positive slope.
【００２５】 やがてオペアンプ３１の出力が基準電
圧（ＶR +）よりわずかに高い電位になると、上側のコン
パレータ３２は“１”を出力する。この時、下側のコン
パレータ３３の反転（−側）入力信号は基準電圧
（ＶR -）以上であるので、下側のコンパレータ３３は
“０”を出力する。When the output of the operational amplifier 31 eventually becomes a potential slightly higher than the reference voltage (V R + ), the upper comparator 32 outputs “1”. At this time, inversion of lower comparator 33 (- side) input signal is a reference voltage (V R -) because it is more, the lower comparator 33 outputs "0".
【００２６】 Ｓ−Ｒフリップフロップ３４は、下側
のコンパレータ３３からの“０”信号及び上側のコンパ
レータ３２からの“１”信号を受けて、出力（Ｑ）を反
転する（Ｑ＝１となる）。The SR flip-flop 34 receives the “0” signal from the lower comparator 33 and the “1” signal from the upper comparator 32, and inverts the output (Q) (Q = 1). ).
【００２７】 上記以下の動作を繰り返すことによ
り、発振信号を出力する。An oscillation signal is output by repeating the above operation.
【００２８】以上の動作において、オペアンプ３１の出
力は、２つの基準電圧ＶR +，ＶR -の間（範囲）で三角波
となる。In the above operation, the output of the operational amplifier 31 becomes a triangular wave between (ranges) the two reference voltages V R + and V R − .
【００２９】ここで、Ｓ−Ｒフリップフロップ３４の出
力がＱ＝１となっている時間（上記三角波の負の傾き部
分の時間）をＴ1 、Ｓ−Ｒフリップフロップ３４の出力
がＱ＝０となっている時間（上記三角波の正の傾き部分
の時間）をＴ2 とすると、 Ｉ1・Ｔ1 ＝ＣS・（ＶR +−ＶR -） Ｉ2・Ｔ2 ＝ＣS・（ＶR -−ＶR +） となるから、これらに上記(8) 及び(9) 式を代入してＴ
1 及びＴ2 を求めると、Here, the time when the output of the SR flip-flop 34 is Q = 1 (the time of the negative slope portion of the triangular wave) is T 1 , and the output of the SR flip-flop 34 is Q = 0. and when going on time (time of the positive slope portion of the triangular wave) and T 2, I 1 · T 1 = C S · (V R + -V R -) I 2 · T 2 = C S · ( V R − −V R + ), the above equations (8) and (9) are substituted into these, and T
When 1 and T 2 are calculated,
【００３０】[0030]
【数９】 従って、発振の一周期の時間は次のようになる。[Equation 9] Therefore, the time of one cycle of oscillation is as follows.
【００３１】[0031]
【数１０】 これより、発振周波数ｆは[Equation 10] From this, the oscillation frequency f is
【００３２】[0032]
【数１１】 従って、図１３の弛張発振回路の発振周波数ωは、次式
で表わされる。[Equation 11] Therefore, the oscillation frequency ω of the relaxation oscillator circuit of FIG. 13 is expressed by the following equation.
【００３３】[0033]
【数１２】 上式で、基準電圧をＶR +＝−ＶR -， |ＶR +| ＝ＶR とす
ると、[Equation 12] In the above equation, the reference voltage V R + = -V R -, | V R + | = When V R,
【００３４】[0034]
【数１３】 となり、発振周波数ωはセンサの静電容量（ＣS ）で決
定される。[Equation 13] Therefore, the oscillation frequency ω is determined by the capacitance (C S ) of the sensor.
【００３５】図１３の回路において、静電容量の変化
（ΔＣ）に対する発振周波数の変化の割合は、ΔＣ＝α
ＣB （α：容量変化率）とすると、次のように表わされ
る。In the circuit of FIG. 13, the rate of change in oscillation frequency with respect to change in capacitance (ΔC) is ΔC = α
Letting C B (α: rate of change in capacity) be expressed as follows.
【００３６】[0036]
【数１４】 この式でも、センサの容量変化が小さい場合、ダイナミ
ックレンジも小さくなり、高精度化が困難なことがわか
る。[Equation 14] This equation also shows that if the capacitance change of the sensor is small, the dynamic range is also small and it is difficult to achieve high accuracy.
【００３７】従って、本発明の目的は、従来の静電容量
型センサを含む発振回路の問題点を解決し、センサの容
量変化が小さい場合でも、その容量変化から各種物理量
または化学量を高精度で検出又は測定できる装置を提供
することにある。Therefore, the object of the present invention is to solve the problems of the oscillation circuit including the conventional electrostatic capacity type sensor, and even if the capacitance change of the sensor is small, various physical quantities or chemical quantities can be accurately determined from the capacitance change. It is to provide a device that can detect or measure by.
【００３８】[0038]
【課題を解決するための手段】本発明は、上記のセン
サ、すなわち検出対象の物理量または化学量に応じた静
電容量を有する検出器の静電容量（ＣS ）と基準静電容
量（ＣR ）との差を定数の一部とする積分器（差動容量
反転積分器と称する）を含み、これらの静電容量の差で
発振周波数を決定する発振回路を備えたことを特徴とす
る。According to the present invention, the capacitance (C S ) and the reference capacitance (C S ) of the above-mentioned sensor, that is, the detector having the capacitance according to the physical quantity or chemical quantity of the object to be detected. R ) includes an integrator having a difference as a part of a constant (referred to as a differential capacitance inverting integrator), and is provided with an oscillation circuit that determines an oscillation frequency based on a difference between these capacitances. .
【００３９】本発明の１つの態様においては、前記検出
器として、２つの静電容量を有し、検出対象の物理量ま
たは化学量が入力されたとき一方の静電容量（ＣS +）が
増加し、他方の静電容量（ＣS -）が減少するように構成
されたセンサ（差動容量変化型センサと称する）を使用
し、その増加する静電容量（ＣS +）を検出器の全静電容
量（ＣS ）とし、その減少する静電容量（ＣS -）を基準
静電容量（ＣR ）とする。In one embodiment of the present invention, the detector has two electrostatic capacitances, and one electrostatic capacitance (C S + ) increases when a physical quantity or a chemical quantity to be detected is input. However, a sensor (referred to as a differential capacitance change type sensor) configured so that the other capacitance (C S − ) is reduced, and its increasing capacitance (C S + ) is used as a detector. The total capacitance (C S ) is defined as the total capacitance (C S ), and the decreasing capacitance (C S − ) is defined as the reference capacitance (C R ).
【００４０】もう１つの態様においては、前記差動容量
反転積分器の２つの静電容量の各々に対して２つのアナ
ログスイッチと、第２の基準容量（ＣC ）とを設け、ア
ナログスイッチの切換え信号により前記発振回路から２
種類の発振出力を生成し、これら２種類の発振出力をデ
ィジタル信号処理回路で割算することにより、前記静電
容量の差に対応した発振出力の周波数の比を検出する
（以下、レシオメトリック変換もしくはレシオメトリッ
ク化と称する）。In another aspect, two analog switches and a second reference capacitor (C C ) are provided for each of the two capacitances of the differential capacitance inverting integrator, and the analog switch 2 from the oscillation circuit by the switching signal
A type of oscillation output is generated, and the two types of oscillation outputs are divided by a digital signal processing circuit to detect the frequency ratio of the oscillation output corresponding to the difference in capacitance (hereinafter, ratiometric conversion). Or called ratiometric).
【００４１】この態様では、ディジタル信号処理回路は
入力信号をディジタル化し、該信号の周波数／時間変換
を行う回路で構成される。In this aspect, the digital signal processing circuit is composed of a circuit which digitizes the input signal and performs frequency / time conversion of the signal.
【００４２】本発明の具体的な態様によれば、上記の差
動容量変化型センサを前述した調和発振回路や弛張発振
回路に組み込み、２つの静電容量の差で発振周波数を決
定する発振回路を構成する。すなわち、本発明の静電容
量変化量検出装置において、発振回路は差動容量反転積
分器を積分要素とする調和発振回路、あるいは差動容量
反転積分器を用いた弛張発振回路で構成される。According to a specific aspect of the present invention, the above-mentioned differential capacitance change type sensor is incorporated in the above-mentioned harmonic oscillation circuit or relaxation oscillation circuit, and the oscillation circuit for determining the oscillation frequency by the difference between the two capacitances. Make up. That is, in the capacitance change amount detecting device of the present invention, the oscillation circuit is composed of a harmonic oscillation circuit using a differential capacitance inversion integrator as an integration element or a relaxation oscillation circuit using a differential capacitance inversion integrator.
【００４３】[0043]
【作用】本発明においては、上記の差動容量反転積分器
を用いたことにより２つの静電容量の差で発振周波数が
決定される。このため、センサの容量変化が小さい場合
でも、容量差から各種物理量または化学量の検出ないし
測定を高精度かつ高分解能で達成することができる。特
に、静電容量の微小変化量を測定する場合、分解能の良
否が最終的な総合精度を左右する主要因であるから、高
分解能が重要である。In the present invention, the oscillation frequency is determined by the difference between the two capacitances by using the differential capacitance inverting integrator. Therefore, even if the change in the capacitance of the sensor is small, it is possible to detect or measure various physical quantities or chemical quantities from the difference in capacitance with high accuracy and high resolution. In particular, when measuring a small amount of change in capacitance, high resolution is important because the quality of the resolution is the main factor that affects the final overall accuracy.
【００４４】また、レシオメトリック型の差動容量反転
積分器を用いた場合には、上記の差動容量反転積分器の
特徴をすべて有することに加えて、センサ容量（Ｃ
S ）、基準容量（ＣR ）、第２の基準容量（ＣC ）、反
転増幅器のゲイン（−ｋ）以外の回路構成素子の温度特
性及びそれら回路構成素子の劣化によるドリフト、更に
電源電圧依存性などの誤差要因を除去できる。When the ratiometric type differential capacitance inverting integrator is used, in addition to having all the features of the differential capacitance inverting integrator described above, the sensor capacitance (C
S ), reference capacitance (C R ), second reference capacitance (C C ), temperature characteristics of circuit components other than the gain (−k) of the inverting amplifier, drift due to deterioration of those circuit components, and power supply voltage dependence It is possible to eliminate error factors such as sex.
【００４５】[0045]
【実施例】まず、本発明の説明で用いる静電容量を表す
記号は、次のように定義される。 ＣS ：センサの静電容量（ＣS ＝ＣB ＋ΔＣ） ＣB ：センサがある基準状態にある時の静電容量（ベー
ス容量） ＣR ：基準静電容量 ＣC ：第二基準静電容量 ＣS +：差動容量変化型センサの容量が増加するキャパシ
タの静電容量（＝ＣB ＋ΔＣ） ＣS -：差動容量変化型センサの容量が減少するキャパシ
タの静電容量（＝ＣB −ΔＣ） ΔＣ：センサの静電容量がベース容量から変化した量。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, the symbol representing the capacitance used in the description of the present invention is defined as follows. C S : capacitance of the sensor (C S = C B + ΔC) C B : capacitance when the sensor is in a certain reference state (base capacitance) C R : reference capacitance C C : second reference capacitance Capacitance C S + : Capacitance of capacitor where capacitance of differential capacitance change sensor increases (= C B + ΔC) C S − : Capacitance of capacitor where capacitance of differential capacitance change sensor decreases (= C B- ΔC) ΔC: The amount by which the capacitance of the sensor changes from the base capacitance.
【００４６】初めに、図１は、本発明で用いる差動容量
反転積分器を示す。これは、オペアンプ１の（＋）側の
入力端子を接地すると共に（−）側の入力端子に抵抗Ｒ
を接続し、オペアンプ１の出力端子と（−）側の入力端
子との間には、フィードバック要素として、反転増幅器
２（ゲイン＝−ｋ）に直列接続した基準容量ＣR とセン
サ容量ＣS とを並列接続して構成したものである。この
構成により、図１の回路は、基準容量ＣR とセンサ容量
ＣS との差（ＣS −ｋＣR ）を定数の一部とする積分器
となっている。First, FIG. 1 shows a differential capacitance inverting integrator used in the present invention. This is because the (+) side input terminal of the operational amplifier 1 is grounded, and the (-) side input terminal has a resistor R.
Between the output terminal of the operational amplifier 1 and the input terminal on the (−) side, as a feedback element, the reference capacitance C R and the sensor capacitance C S connected in series to the inverting amplifier 2 (gain = −k). It is configured by connecting in parallel. With this configuration, the circuit of FIG. 1 is an integrator that difference between the reference capacitance C R and the sensor capacitance C S a (C S -kC R) and part of the constant.
【００４７】図１の積分器で使用される反転増幅器２
は、図２に示すように、オペアンプ３の（＋）側の入力
端子を接地すると共に（−）側の入力端子に抵抗Ｒ1 を
接続し、オペアンプ３の出力端子と（−）側の入力端子
との間には、フィードバック要素として第２の抵抗Ｒ2
を接続して構成される。この構成により、反転増幅器２
のゲイン（−ｋ）は−Ｒ2 ／Ｒ1 となる。Inverting amplifier 2 used in the integrator of FIG.
2, the input terminal on the (+) side of the operational amplifier 3 is grounded, and the resistor R 1 is connected to the input terminal on the (−) side, and the output terminal of the operational amplifier 3 and the input on the (−) side are connected. A second resistor R 2 is provided as a feedback element between the terminal and the terminal.
It is configured by connecting. With this configuration, the inverting amplifier 2
Gain (-k) becomes -R 2 / R 1.
【００４８】図１の差動容量反転積分器の電圧伝達特性
は、次のように表わされる。The voltage transfer characteristic of the differential capacitance inverting integrator shown in FIG. 1 is expressed as follows.
【００４９】[0049]
【数１５】 この積分器が差動容量反転積分器として動作するために
は、必ずＣS ＞ｋＣRであることが必要である。(Equation 15) To the integrator operates as a differential capacitance inversion integrator is required to be always C S> kC R.
【００５０】上記の差動容量反転積分器によれば、２つ
の静電容量（ＣS とＣR ）の片側を共通ラインに接続し
ているので、３線で信号取り出しができ、センサ（容量
ＣS）からの信号取り出しが容易である。According to the differential capacitance inverting integrator described above, one side of the two electrostatic capacitances (C S and C R ) is connected to the common line, so that signals can be taken out by three lines and the sensor (capacity It is easy to extract the signal from C S ).
【００５１】また、前述した寄生及び浮遊容量の影響
は、差動容量化による同相成分除去効果と、共通ライン
を仮想ＧＮＤ（グラウンド）に接続し、この仮想ＧＮＤ
とほぼ同電位のＧＮＤパターンでシールドを取る効果と
により、低減することができる。The influence of the parasitic and stray capacitances described above is due to the effect of removing the in-phase component by making the differential capacitance and connecting the common line to the virtual GND (ground).
And the effect of taking a shield with a GND pattern having substantially the same potential as the above.
【００５２】何らかの理由で基準容量ＣR がセンサのベ
ース容量（ＣB ）から大きく外れた場合、ｋＣR ≒ＣB
となるように反転増幅器２のゲイン（−ｋ）を変えるこ
とで調整できる。If for some reason the reference capacitance C R deviates significantly from the base capacitance (C B ) of the sensor, kC R ≈C B
The gain can be adjusted by changing the gain (−k) of the inverting amplifier 2 so that
【００５３】更に、オフセット発振周波数（センサの静
電容量がベース容量ＣB にあるときの発振周波数）も、
反転増幅器２のゲイン（−ｋ）を調整することにより、
変化させることができる。Further, the offset oscillation frequency (the oscillation frequency when the capacitance of the sensor is in the base capacitance C B ) is also
By adjusting the gain (−k) of the inverting amplifier 2,
Can be changed.
【００５４】次に、図３は、図１の差動容量反転積分器
において回路構成素子の温度特性や劣化などのドリフト
あるいは電源電圧依存性などの誤差要因を取り除くため
に構成したレシオメトリック型の差動容量反転積分器を
示す。Next, FIG. 3 is a ratiometric type of the differential capacitance inversion integrator shown in FIG. 1, which is configured to remove error factors such as temperature characteristics and deterioration of circuit constituent elements such as deterioration or power supply voltage dependence. 3 illustrates a differential capacitance inverting integrator.
【００５５】これは、図１の差動容量反転積分器のセン
サ容量ＣS 、基準容量ＣR 、反転増幅器２のゲイン（−
ｋ）以外の、回路構成素子の温度特性や劣化などのドリ
フト要因を取り除くため、センサ容量ＣS 及び基準容量
ＣR に対してそれぞれ２つのアナログスイッチＳ1 ，Ｓ
2 及びＳ3 ，Ｓ4 を、図３に示すように接続すると共
に、第２の基準容量ＣC を新たに設け、レシオメトリッ
ク化したものである。This is the sensor capacitance C S of the differential capacitance inverting integrator of FIG. 1, the reference capacitance C R , the gain of the inverting amplifier 2 (-
In order to remove drift factors such as temperature characteristics and deterioration of circuit components other than k), two analog switches S 1 and S 1 are provided for the sensor capacitance C S and the reference capacitance C R , respectively.
2 and S 3 and S 4 are connected as shown in FIG. 3, and a second reference capacitance C C is newly provided to make ratiometric conversion.
【００５６】このレシオメトリック型差動容量反転積分
器の電圧伝達特性としては、４つのアナログスイッチＳ
1 ，Ｓ2 ，Ｓ3 ，Ｓ4 の各々に対する切換え信号（φ，
反転φ）により、次の２種類の入出力特性が得られる。The voltage transfer characteristics of this ratiometric type differential capacitance inverting integrator are four analog switches S.
1, S 2, S 3, the switching signal for each of the S 4 (φ,
The following two types of input / output characteristics are obtained by the inversion φ).
【００５７】[0057]
【数１６】 図３の回路が差動容量反転積分器として動作するために
は、ＣC ＞ｋＣS 及びＣC ＞ｋＣR であることが必要で
ある。[Equation 16] In order for the circuit of FIG. 3 to operate as a differential capacitance inverting integrator, it is necessary that C C > kC S and C C > kC R.
【００５８】図４は、ＣS +とＣS -の２つのキャパシタを
有する差動容量変化型センサを用いた場合のレシオメト
リック型差動容量反転積分器を示す。FIG. 4 shows a ratiometric type differential capacitance inverting integrator using a differential capacitance change type sensor having two capacitors C S + and C S − .
【００５９】この回路の電圧伝達特性として、４つのア
ナログスイッチＳ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 の各々に対する
切換え信号（φ，反転φ）により、次の２種類の入出力
特性が得られる。As the voltage transfer characteristics of this circuit, the following two types of input / output characteristics are obtained by the switching signals (φ, inversion φ) for each of the four analog switches S 1 , S 2 , S 3 , S 4. .
【００６０】[0060]
【数１７】 図４の回路が差動容量反転積分器として動作するために
は、必ずＣC ＞ｋＣS +及びＣC ＞ｋＣS -であることが必
要である。[Equation 17] In order for the circuit of FIG. 4 to operate as a differential capacitance inverting integrator, it is necessary that C C > kC S + and C C > kC S − .
【００６１】次に、実施例のレシオメトリック変換につ
いて説明する。Next, the ratiometric conversion of the embodiment will be described.
【００６２】まず、図３又は図４の積分器を調和発振回
路や弛張発振回路に組み込み、アナログスイッチＳ1 ，
Ｓ2 ，Ｓ3 ，Ｓ4 に対する切換え信号（φ，反転φ）に
より、２種類の入出力特性に基づく発振周波数（ω1 ，
ω2 ）出力をディジタル信号処理回路で測定する。その
ディジタル信号処理回路としては、後述の周波数／時間
変換回路（図５）が使用される。First, the integrator of FIG. 3 or FIG. 4 is incorporated into a harmonic oscillation circuit or a relaxation oscillation circuit, and analog switches S 1 ,
By the switching signals (φ, inverted φ) for S 2 , S 3 , and S 4 , the oscillation frequency (ω 1 ,
ω 2 ) Measure the output with a digital signal processing circuit. As the digital signal processing circuit, a frequency / time conversion circuit (FIG. 5) described later is used.
【００６３】上記２種類の発振出力（ω1 ，ω2 ）のい
ずれか一方を分子に、残りの一つを分母にとって図５の
ディジタル信号処理回路で除算を実行すると、センサ容
量（ＣS ）、基準容量（ＣR ）、第二基準容量（Ｃ
C ）、反転増幅器のゲイン（−ｋ）以外の回路構成素子
の温度特性や劣化などのドリフト、電源電圧依存性など
の誤差要因を取り除くことができる。When division is executed by the digital signal processing circuit of FIG. 5 using either one of the above two kinds of oscillation outputs (ω 1 , ω 2 ) as the numerator and the other one as the denominator, the sensor capacitance (C S ) , Reference capacity ( CR ), second reference capacity (C
C ), drifts such as temperature characteristics and deterioration of circuit components other than the gain (−k) of the inverting amplifier, and error factors such as power supply voltage dependency can be removed.
【００６４】図５は、発振回路からの出力を処理するデ
ィジタル信号処理回路を示す。この回路は、コンパレー
タ１１、分周器１２、クロック発振器１３、ＮＡＮＤ素
子１４、カウンタ１５及びマイクロプロセッサ１６で構
成されている。FIG. 5 shows a digital signal processing circuit for processing the output from the oscillation circuit. This circuit is composed of a comparator 11, a frequency divider 12, a clock oscillator 13, a NAND element 14, a counter 15 and a microprocessor 16.
【００６５】この回路において、コンパレータ１１の２
つの入力端子の一方（＋側）は接地され、他方（−側）
に任意の周波数ω（＝ω1 ，ω2 ，・・・ ）の信号が入力
され、コンパレータ１１によりディジタル化される。In this circuit, the comparator 11
One of the two input terminals (+ side) is grounded and the other (-side)
A signal of an arbitrary frequency ω (= ω 1 , ω 2 , ...) Is input to and is digitized by the comparator 11.
【００６６】分周器１２は、非同期式カウンタであり、
これに入力された信号の周波数を１／２n1に分周する。
例えばｎ1 ＝８ビットの場合、２n1＝２５６であるか
ら、１０ｋＨｚの周波数は、１０ｋＨｚ×１／２５６≒
３９Ｈｚに分周される。The frequency divider 12 is an asynchronous counter,
The frequency of the signal input thereto is divided into 1/2 n1 .
For example, in the case of n 1 = 8 bits, 2 n1 = 256, so the frequency of 10 kHz is 10 kHz × 1 / 256≈
It is divided to 39Hz.
【００６７】この分周器１２の出力をａ1 とすると、周
波数ω1 ，ω2 の入力信号に対する出力ａ1 の周波数
は、それぞれω1'＝ω1/２n1，ω2'＝ω2/２n1となる。[0067] When the output of the divider 12 and a 1, the frequency omega 1, the frequency of the output a 1 for omega 2 of the input signal are respectively ω 1 '= ω 1/2 n1, ω 2' = ω 2 It becomes / 2 n1 .
【００６８】クロック発振器１３は、一定周波数ωCLK
の信号を発生する。The clock oscillator 13 has a constant frequency ω CLK.
Generate the signal.
【００６９】ＮＡＮＤ素子１４は、分周器１２の出力ａ
1 とクロック発振器１３の出力との論理積をとって出力
する。ＮＡＮＤ素子１４の出力は、ωCLK ÷ω’のパル
ス信号となり、そのパルス数がカウンタ１５で計数され
る。The NAND element 14 outputs the output a of the frequency divider 12.
It outputs the logical product of 1 and the output of the clock oscillator 13. The output of the NAND element 14 becomes a pulse signal of ω CLK ÷ ω ', and the pulse number is counted by the counter 15.
【００７０】すなわち、カウンタ１５の出力をａ2 とす
ると、分周器１２からの周波数ω1'，ω2'の出力ａ1 に
対するカウンタ１５からの出力ａ2 の値は、それぞれ c
ount1 ＝ωCLK/ω1'， count2 ＝ωCLK/ω2'となる。こ
こで、クロック周波数ωCLKは分周器１２の出力ａ1 の
周波数ω’よりはるかに大きい（ωCLK ≫ω’）から、
カウンタ１５の出力ａ2 は大きな値となって表われ、精
度が向上する。[0070] That is, when the output of the counter 15 and a 2, minute frequency omega 1 from divider 12 ', omega 2' the value of the output a 2 from the counter 15 for the output a 1 of each c
ount1 = ω CLK / ω 1 'and count2 = ω CLK / ω 2 '. Here, since the clock frequency ω CLK is much larger than the frequency ω ′ of the output a 1 of the frequency divider 12 (ω CLK >> ω ′),
The output a 2 of the counter 15 appears as a large value, improving the accuracy.
【００７１】マイクロプロセッサ１６は、これらの計数
値に対して割算処理を行う。従って、マイクロプロセッ
サ１６からの出力は、次のようになる。The microprocessor 16 performs division processing on these count values. Therefore, the output from the microprocessor 16 is:
【００７２】[0072]
【数１８】 かくして、クロック周波数ωCLK に無関係に且つ高精度
で上記２種類の発振周波数ω1 とω2 の比が得られる。(Equation 18) Thus, the ratio of the two types of oscillation frequencies ω 1 and ω 2 can be obtained with high accuracy regardless of the clock frequency ω CLK .
【００７３】以上から、図５の回路の動作は次のように
なる。From the above, the operation of the circuit of FIG. 5 is as follows.
【００７４】 コンパレータ１１からの発振出力は、
分周器１２で累積加算される（平均処理）。この累積加
算回数は、等価的に平均処理回数に等しい。The oscillation output from the comparator 11 is
The frequency divider 12 performs cumulative addition (average processing). This cumulative addition count is equivalently equal to the average processing count.
【００７５】 で累積加算された発振出力（分周器
１２からの出力）は、ＮＡＮＤ素子１４に入力され、ク
ロック発振器１３からの高クロック周波数信号とのＡＮ
Ｄ演算によって周波数が割算され、カウンタ１５で計数
される。この演算処理は、等価的に発振周波数を累積加
算し、その一周期の時間を高速クロックの一周期の時間
で除算を施す操作である。The oscillation output (output from the frequency divider 12) cumulatively added in is input to the NAND element 14 and AN with the high clock frequency signal from the clock oscillator 13 is inputted.
The frequency is divided by the D operation and counted by the counter 15. This arithmetic processing is an operation in which the oscillation frequencies are equivalently cumulatively added and the time of one cycle thereof is divided by the time of one cycle of the high-speed clock.
【００７６】 の処理結果（カウンタ１５からの出
力）は、マイクロプロセッサ１６における割算処理で、
上記のように周波数の比をとるレシオメトリック変換が
達成される。The processing result of (output from the counter 15) is the division processing in the microprocessor 16,
A ratiometric conversion taking the ratio of frequencies is achieved as described above.
【００７７】本発明により図１の差動容量反転積分器を
使用した静電容量差（変化量）の検出装置は、極めて多
くの回路構成または方式に使用できる。According to the present invention, the capacitance difference (change amount) detecting device using the differential capacitance inverting integrator shown in FIG. 1 can be used in an extremely large number of circuit configurations or systems.
【００７８】例として、前述の調和発振回路と弛張発振
回路を構成する場合を説明する。As an example, a case where the above-described harmonic oscillation circuit and relaxation oscillation circuit are formed will be described.
【００７９】（１）調和発振回路 図６は、図１の差動容量反転積分器を使用した状態変化
型バンドパスフィルタ回路を示す。この回路の出力Ｖ
OUT を入力ＶINに接続すると、調和発振回路となる。こ
れは、前述（図１２）のバンドパスフィルタ回路におけ
る積分要素２３を図１の差動容量反転積分器に置き換え
て新たな積分要素２３’としたものである。この調和発
振回路の発振周波数ωは、(1) Harmonic Oscillation Circuit FIG. 6 shows a state change type bandpass filter circuit using the differential capacitance inverting integrator of FIG. Output V of this circuit
Connecting OUT to the input V IN provides a harmonic oscillator circuit. This is a new integration element 23 'by replacing the integration element 23 in the band pass filter circuit described above (FIG. 12) with the differential capacitance inverting integrator of FIG. The oscillation frequency ω of this harmonic oscillation circuit is
【００８０】[0080]
【数１９】 となり、容量の差によって発振周波数が決定される。[Formula 19] Therefore, the oscillation frequency is determined by the difference in capacitance.
【００８１】図６の回路において、静電容量の変化（Δ
Ｃ）に対する発振周波数ωの変化の割合は、ΔＣ＝αＣ
B （α：容量変化率），ＣB −ｋＣR ＝βＣB （β：初
期容量差）とすると、次式で表わされる。In the circuit of FIG. 6, the change in capacitance (Δ
The rate of change of the oscillation frequency ω with respect to C) is ΔC = αC
B (alpha: volume change rate), C B -kC R = βC B: When (beta initial capacity difference) is expressed by the following equation.
【００８２】[0082]
【数２０】 この式から、αとβの比によりダイナミックレンジを調
整することができる。次に、実験結果について説明す
る。[Equation 20] From this equation, the dynamic range can be adjusted by the ratio of α and β. Next, experimental results will be described.
【００８３】図７は、図６の回路において差動容量反転
積分器のＣR を２０ｐＦに固定し、ＣS を２７〜４０ｐ
Ｆの間で数点変化させた時の周波数の変化を示す。FIG. 7 shows that in the circuit of FIG. 6, C R of the differential capacitance inverting integrator is fixed to 20 pF and C S is 27 to 40 p.
The change of the frequency when changing several points between F is shown.
【００８４】図８は、図６の回路において差動容量反転
積分器のＣR を２０ｐＦ、ＣS を２７ｐＦとした時の発
振周波数を１０００回測定し、それをヒストグラムで表
わしたグラフである。これは正規分布に近い分布を示す
ため、周波数／時間変換後、ディジタルフィルタにより
発振周波数の振れを小さくすることができる。FIG. 8 is a graph showing an oscillation frequency measured 1000 times when C R of the differential capacitance inverting integrator is set to 20 pF and C S of 27 pF in the circuit of FIG. 6, and is represented by a histogram. Since this shows a distribution close to a normal distribution, it is possible to reduce the oscillation frequency fluctuation by a digital filter after frequency / time conversion.
【００８５】次に、図９は、図６の状態変化型バンドパ
スフィルタ回路において、積分要素２３’を構成する差
動容量反転積分器をレシオメトリック型差動容量反転積
分器に置き換えた場合のブロック図である。この場合、
状態変化型バンドパスフィルタ回路は、アナログスイッ
チの制御信号の２つの状態（Ａ）及び（Ｂ）に応じた積
分要素２３Ａ及び２３Ｂを持つ。Next, FIG. 9 shows a case where the differential capacitance inverting integrator constituting the integrating element 23 'in the state change type bandpass filter circuit of FIG. 6 is replaced with a ratiometric type differential capacitance inverting integrator. It is a block diagram. in this case,
The state change type bandpass filter circuit has integrating elements 23A and 23B corresponding to two states (A) and (B) of the control signal of the analog switch.
【００８６】図９のレシオメトリック型差動容量反転積
分器を用いて、図５の回路によりディジタル信号処理を
施した場合の結果は、次のとおりである。The results of the digital signal processing performed by the circuit of FIG. 5 using the ratiometric type differential capacitance inverting integrator of FIG. 9 are as follows.
【００８７】[0087]
【数２１】 上記の２つの式からレシオメトリック変換を施すと、ド
リフトの要因となるパラメータＫ1 ，Ｒが消去される。
すなわち、[Equation 21] When ratiometric conversion is performed from the above two equations, the parameters K 1 and R that cause the drift are erased.
That is,
【００８８】[0088]
【数２２】 となり、センサ容量（ＣS ）、基準容量（ＣR ）、第二
基準容量（ＣC ）、反転増幅器のゲイン（−ｋ）のみで
式が構成される。言い換えれば、このセンサ容量（Ｃ
S ）、基準容量（ＣR ）、第二基準容量（ＣC ）、反転
増幅器のゲイン（−ｋ）以外の要因には影響されないこ
とを示している。[Equation 22] Therefore, the formula is composed only of the sensor capacitance (C S ), the reference capacitance (C R ), the second reference capacitance (C C ), and the gain (−k) of the inverting amplifier. In other words, this sensor capacitance (C
S ), the reference capacitance ( CR ), the second reference capacitance ( CC ), and the gain (-k) of the inverting amplifier are not affected.
【００８９】また、差動容量変化型センサの場合には、In the case of a differential capacitance change type sensor,
【００９０】[0090]
【数２３】 となる。[Equation 23] Becomes
【００９１】（２）弛張発振回路 図１０は、図１の差動容量反転積分器を使用した三角波
弛張発振回路を示す。これは、前述（図１３）の弛張発
振回路において、センサ容量ＣS を（ＣS −ｋＣR ）と
したものと等価である。(2) Relaxation Oscillation Circuit FIG. 10 shows a triangular wave relaxation oscillation circuit using the differential capacitance inverting integrator of FIG. This is equivalent to the relaxation oscillation circuit described above (FIG. 13) in which the sensor capacitance C S is (C S −kC R ).
【００９２】この回路の発振周波数ωは、The oscillation frequency ω of this circuit is
【００９３】[0093]
【数２４】 となる。上式で、基準電圧ＶR +＝−ＶR -とすると、[Equation 24] Becomes In the above equation, the reference voltage V R + = -V R - if that,
【００９４】[0094]
【数２５】 となり、容量の差により発振周波数が決定される。(Equation 25) Therefore, the oscillation frequency is determined by the difference in capacitance.
【００９５】図１０の回路において、静電容量の変化
（Ｃ）に対する発振周波数の変化の割合は、ΔＣ＝αＣ
B （α：容量変化率），ＣB −ｋＣR ＝βＣB （β：初
期容量差）とすれば、次式で表わされる。In the circuit of FIG. 10, the change rate of the oscillation frequency with respect to the change (C) of the capacitance is ΔC = αC
B (alpha: volume change rate), C B -kC R = βC B: if (beta initial capacity difference) and is expressed by the following equation.
【００９６】[0096]
【数２６】 この式から、αとβの比でダイナミックレンジを調整す
ることができる。(Equation 26) From this equation, the dynamic range can be adjusted by the ratio of α and β.
【００９７】図１１は、図１０の差動静電容量反転積分
器をレシオメトリック型差動容量反転積分器に置き換え
た場合のブロック図である。この図では、アナログスイ
ッチの制御信号の２つの状態（Ａ）及び（Ｂ）に分けて
示してある。FIG. 11 is a block diagram when the differential capacitance inverting integrator of FIG. 10 is replaced with a ratiometric type differential capacitance inverting integrator. In this figure, the control signal of the analog switch is divided into two states (A) and (B).
【００９８】図１１のレシオメトリック型差動容量反転
積分器を用いて、図５の回路によりディジタル信号処理
を施した場合の結果は、次のとおりである。The results of the digital signal processing performed by the circuit of FIG. 5 using the ratiometric type differential capacitance inverting integrator of FIG. 11 are as follows.
【００９９】[0099]
【数２７】 上記の２つの式からレシオメトリック変換を施すと、[Equation 27] Applying ratiometric conversion from the above two equations,
【０１００】[0100]
【数２８】 となり、センサ容量（ＣS ）、基準容量（ＣR ）、第二
基準容量（ＣC ）、反転増幅器のゲイン（−ｋ）のみで
式が構成される。言い換えれば、このセンサ容量（Ｃ
S ）、基準容量（ＣR ）、第二基準容量（ＣC ）、反転
増幅器のゲイン（−ｋ）以外の要因には影響されないこ
とを示している。[Equation 28] Therefore, the formula is composed only of the sensor capacitance (C S ), the reference capacitance (C R ), the second reference capacitance (C C ), and the gain (−k) of the inverting amplifier. In other words, this sensor capacitance (C
S ), the reference capacitance ( CR ), the second reference capacitance ( CC ), and the gain (-k) of the inverting amplifier are not affected.
【０１０１】[0101]
【発明の効果】以上のように、本発明によれば、上記の
差動容量反転積分器を用いたことにより２つの静電容量
の差で発振周波数が決定される。このため、センサの容
量変化が小さい場合でも、その容量変化から各種物理量
または化学量を高精度で検出又は測定できる。As described above, according to the present invention, the oscillation frequency is determined by the difference between the two capacitances by using the differential capacitance inverting integrator. Therefore, even if the change in the capacity of the sensor is small, various physical quantities or chemical quantities can be detected or measured with high accuracy from the change in the capacity.
【０１０２】また、上記のレシオメトリック化により、
調和発振回路と弛張発振回路のいずれの場合でも、セン
サ容量（ＣS ）、基準容量（ＣR ）、第２の基準容量
（ＣC）以外の回路構成素子の温度特性や劣化などのド
リフト、あるいは電源電圧依存性などの誤差要因を取り
除くことができる。Further, by the above ratiometricization,
In both cases of the harmonic oscillation circuit and the relaxation oscillation circuit, drifts such as temperature characteristics and deterioration of circuit constituent elements other than the sensor capacitance ( CS ), the reference capacitance ( CR ), and the second reference capacitance ( CC ), Alternatively, error factors such as power supply voltage dependency can be removed.
【図１】本発明の実施例に含まれる差動容量反転積分器
の回路図。FIG. 1 is a circuit diagram of a differential capacitance inverting integrator included in an embodiment of the present invention.
【図２】図１の差動容量反転積分器に用いられている反
転増幅器の回路図。2 is a circuit diagram of an inverting amplifier used in the differential capacitance inverting integrator of FIG.
【図３】レシオメトリック型差動容量反転積分器の回路
図。FIG. 3 is a circuit diagram of a ratiometric differential capacitance inverting integrator.
【図４】差動容量変化型センサを用いた場合のレシオメ
トリック型差動容量反転積分器の回路図。FIG. 4 is a circuit diagram of a ratiometric type differential capacitance inverting integrator when a differential capacitance change type sensor is used.
【図５】レシオメトリック変換のために用いられるディ
ジタル信号処理回路のブロック図。FIG. 5 is a block diagram of a digital signal processing circuit used for ratiometric conversion.
【図６】図１の差動容量反転積分器を使用した状態変化
型バンドパスフィルタ回路のブロック図。6 is a block diagram of a state change type bandpass filter circuit using the differential capacitance inverting integrator of FIG.
【図７】図６の回路における容量の差と発振周波数との
関係を示すグラフ。7 is a graph showing the relationship between the capacitance difference and the oscillation frequency in the circuit of FIG.
【図８】図６の回路における発振周波数の時間分布を示
すグラフ。8 is a graph showing the time distribution of the oscillation frequency in the circuit of FIG.
【図９】レシオメトリック型の差動容量反転積分器を使
用した状態変化型バンドパスフィルタ回路のブロック
図。FIG. 9 is a block diagram of a state change type bandpass filter circuit using a ratiometric type differential capacitance inverting integrator.
【図１０】図１の差動容量反転積分器を使用した弛張発
振回路のブロック図。10 is a block diagram of a relaxation oscillator circuit using the differential capacitance inverting integrator of FIG.
【図１１】レシオメトリック型の差動容量反転積分器を
使用した弛張発振回路のブロック図。FIG. 11 is a block diagram of a relaxation oscillator circuit using a ratiometric type differential capacitance inverting integrator.
【図１２】従来の状態変数型バンドパスフィルタ回路の
ブロック図。FIG. 12 is a block diagram of a conventional state variable bandpass filter circuit.
【図１３】従来の弛張発振回路のブロック図。FIG. 13 is a block diagram of a conventional relaxation oscillator circuit.
１…オペアンプ、２…反転増幅器、３…オペアンプ、１
１…コンパレータ、１２…分周器、１３…クロック発振
器、１４…ＮＡＮＤ素子、１５…カウンタ、１６…マイ
クロプロセッサ、２１，２２…一次遅れ要素、２３…積
分要素、３１…オペアンプ、３２，３３…コンパレー
タ、３４…フリップフロップ、３５，３６…アナログス
イッチ。1 ... operational amplifier, 2 ... inverting amplifier, 3 ... operational amplifier, 1
DESCRIPTION OF SYMBOLS 1 ... Comparator, 12 ... Frequency divider, 13 ... Clock oscillator, 14 ... NAND element, 15 ... Counter, 16 ... Microprocessor 21,22 ... First-order lag element, 23 ... Integrating element, 31 ... Operational amplifier, 32, 33 ... Comparator, 34 ... Flip-flop, 35, 36 ... Analog switch.
Claims (6)
電容量を有する検出器の静電容量（ＣS ）と基準静電容
量（ＣR ）との差を定数の一部とする差動容量反転積分
器を含み、これらの静電容量の差で発振周波数を決定す
る発振回路を備えたことを特徴とする静電容量変化量検
出装置。1. A difference in which a difference between a capacitance (C S ) of a detector having a capacitance corresponding to a physical quantity or a chemical quantity of a detection target and a reference capacitance (C R ) is part of a constant. An electrostatic capacitance change amount detection device comprising an oscillating circuit including a dynamic capacitance inversion integrator and determining an oscillation frequency by a difference between these electrostatic capacitances.
て、前記検出器として、２つの静電容量を有し、前記検
出対象の物理量または化学量が入力されたとき一方の静
電容量（ＣS +）が増加し、他方の静電容量（ＣS -）が減
少するように構成された差動容量変化型センサを使用
し、その増加する静電容量（ＣS +）を前記検出器の静電
容量（ＣS ）とし、減少する静電容量（ＣS -）を前記基
準静電容量（ＣR ）としたことを特徴とする検出装置。2. The capacitance change amount detection device according to claim 1, wherein the detector has two capacitances, and one capacitance when the physical quantity or the chemical quantity of the detection target is input. (C S + ) is increased and the other capacitance (C S − ) is decreased. A differential capacitance change type sensor is used, and the increasing capacitance (C S + ) is A detecting device, wherein the electrostatic capacity (C S ) of the detector is used, and the decreasing electrostatic capacity (C S − ) is used as the reference electrostatic capacity (C R ).
において、前記差動容量反転積分器の２つの静電容量の
各々に対して２つのアナログスイッチと、第２の基準容
量（ＣC ）とを設け、前記アナログスイッチの切換え信
号により前記発振回路から２種類の発振出力を生成し、
これら２種類の発振出力をディジタル信号処理回路で割
算することにより、前記静電容量の差に対応した前記発
振出力の周波数の比を検出することを特徴とする検出装
置。3. The capacitance change amount detection device according to claim 1, wherein two analog switches and a second reference capacitance (for each of the two capacitances of the differential capacitance inverting integrator) are provided. C C ) is provided, and two kinds of oscillation outputs are generated from the oscillation circuit by the switching signal of the analog switch,
A detection device characterized by detecting a frequency ratio of the oscillation output corresponding to the difference in capacitance by dividing the two types of oscillation outputs by a digital signal processing circuit.
て、前記ディジタル信号処理回路は入力信号をディジタ
ル化し、該信号の周波数／時間変換を行う回路で構成さ
れている検出装置。4. A capacitance change amount detection device according to claim 3, wherein the digital signal processing circuit is composed of a circuit for digitizing an input signal and performing frequency / time conversion of the signal.
て、前記発振回路は前記差動容量反転積分器を積分要素
とする調和発振回路であることを特徴とする検出装置。5. The electrostatic capacitance change amount detection device according to claim 1, wherein the oscillation circuit is a harmonic oscillation circuit having the differential capacitance inversion integrator as an integration element.
て、前記発振回路は前記差動容量反転積分器を用いた弛
張発振回路であることを特徴とする検出装置。6. The electrostatic capacitance change amount detection device according to claim 1, wherein the oscillation circuit is a relaxation oscillation circuit using the differential capacitance inversion integrator.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20033594A JP3233791B2 (en) | 1994-08-25 | 1994-08-25 | Differential capacitance inverting integrator and capacitance change amount detecting device using the same |
| US08/518,176 US5726579A (en) | 1994-08-25 | 1995-08-23 | Differential capacitance detector |
| DE69508003T DE69508003T2 (en) | 1994-08-25 | 1995-08-24 | Differential capacitive encoder |
| EP95113272A EP0698780B1 (en) | 1994-08-25 | 1995-08-24 | Differential capacitance detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20033594A JP3233791B2 (en) | 1994-08-25 | 1994-08-25 | Differential capacitance inverting integrator and capacitance change amount detecting device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0862266A true JPH0862266A (en) | 1996-03-08 |
| JP3233791B2 JP3233791B2 (en) | 2001-11-26 |
Family
ID=16422587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20033594A Expired - Lifetime JP3233791B2 (en) | 1994-08-25 | 1994-08-25 | Differential capacitance inverting integrator and capacitance change amount detecting device using the same |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5726579A (en) |
| EP (1) | EP0698780B1 (en) |
| JP (1) | JP3233791B2 (en) |
| DE (1) | DE69508003T2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6411107B1 (en) | 1998-06-09 | 2002-06-25 | Yamatake Corporation | Capacitance type sensor |
| JP2009085917A (en) * | 2007-10-03 | 2009-04-23 | Ngk Spark Plug Co Ltd | Liquid state detection sensor |
| JP2010540946A (en) * | 2007-10-05 | 2010-12-24 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Sensor device for capacitively detecting intervals |
| WO2013073161A1 (en) * | 2011-11-15 | 2013-05-23 | 富士電機株式会社 | Electrostatic capacitance detection circuit |
| WO2016208678A1 (en) * | 2015-06-24 | 2016-12-29 | バンドー化学株式会社 | Electrostatic capacitance detection device, detection device, and sensor system |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198290B1 (en) * | 1997-07-18 | 2001-03-06 | Mark Krinker | Method to detect defective capacitors in circuit and meters for that |
| DE19823544C2 (en) * | 1998-05-27 | 2003-06-05 | Univ Ilmenau Tech | Circuit arrangement for measuring small changes in electrical quantities |
| JP4437699B2 (en) * | 2004-05-14 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | Sensor |
| US7323886B2 (en) | 2004-08-16 | 2008-01-29 | Ying Lau Lee | Linear capacitance measurement and touchless switch |
| US7498822B2 (en) * | 2004-08-16 | 2009-03-03 | Ying Lau Lee | Linear capacitance measurement and touchless switch |
| JP4775850B2 (en) * | 2006-09-07 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | Liquid crystal display device and drive circuit |
| US8138768B2 (en) * | 2007-01-30 | 2012-03-20 | Nxp B.V. | Sensing circuit for devices with protective coating |
| US8253426B2 (en) * | 2007-10-18 | 2012-08-28 | Pioneer Corporation | Capacitance detector |
| DE102009021719A1 (en) * | 2009-05-18 | 2010-11-25 | Osram Gesellschaft mit beschränkter Haftung | sensor circuit |
| JP5083287B2 (en) * | 2009-09-11 | 2012-11-28 | セイコーエプソン株式会社 | Detection device, physical quantity measuring device, and electronic device |
| US9739816B2 (en) * | 2013-11-27 | 2017-08-22 | Analog Devices, Inc. | Capacitive sensor with differential shield |
| US10054509B2 (en) * | 2014-03-27 | 2018-08-21 | Citizen Finedevice Co., Ltd. | Pressure detection device |
| US9746442B2 (en) | 2014-03-30 | 2017-08-29 | International Business Machines Corporation | Switched-capacitor biosensor device |
| US10317443B2 (en) * | 2017-05-24 | 2019-06-11 | Elmos Semiconductor Ag | Integrated capacitance measurement |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3753373A (en) * | 1965-10-22 | 1973-08-21 | Bissett Berman Corp | Transducer system |
| US3757210A (en) * | 1972-03-09 | 1973-09-04 | Betz Laboratories | Us system apparatus and method for testing the amount of deposition in an aqueo |
| FR2254779B1 (en) * | 1973-12-18 | 1980-02-08 | Roulements Soc Nouvelle | |
| US4167697A (en) * | 1978-02-10 | 1979-09-11 | Sundstrand Data Control, Inc. | Capacitive pick-off circuit |
| US4431962A (en) * | 1982-03-11 | 1984-02-14 | Honeywell, Inc. | Capacitor monitoring by single resistor adjustment |
| US4716361A (en) * | 1984-11-05 | 1987-12-29 | John Fluke Mfg. Co., Inc. | Capacitance measuring method and apparatus |
| US5073757A (en) * | 1988-09-23 | 1991-12-17 | John Fluke Mfg. Co., Inc. | Apparatus for and method of measuring capacitance of a capacitive element |
| US4987782A (en) * | 1989-10-03 | 1991-01-29 | Allied-Signal Inc. | Capacitive pressure transducer system |
| JP2536226Y2 (en) * | 1991-12-13 | 1997-05-21 | ティーディーケイ株式会社 | Humidity sensor |
| DE4222930A1 (en) * | 1992-07-11 | 1994-01-13 | Vdo Schindling | Circuit arrangement for measuring capacitances |
| US5553479A (en) * | 1993-03-24 | 1996-09-10 | Flowline Inc. | Threshold level calibration method and apparatus |
-
1994
- 1994-08-25 JP JP20033594A patent/JP3233791B2/en not_active Expired - Lifetime
-
1995
- 1995-08-23 US US08/518,176 patent/US5726579A/en not_active Expired - Lifetime
- 1995-08-24 DE DE69508003T patent/DE69508003T2/en not_active Expired - Lifetime
- 1995-08-24 EP EP95113272A patent/EP0698780B1/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6411107B1 (en) | 1998-06-09 | 2002-06-25 | Yamatake Corporation | Capacitance type sensor |
| JP2009085917A (en) * | 2007-10-03 | 2009-04-23 | Ngk Spark Plug Co Ltd | Liquid state detection sensor |
| JP2010540946A (en) * | 2007-10-05 | 2010-12-24 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Sensor device for capacitively detecting intervals |
| US8659407B2 (en) | 2007-10-05 | 2014-02-25 | Robert Bosch Gmbh | Sensor device for capacitively ascertaining distance |
| WO2013073161A1 (en) * | 2011-11-15 | 2013-05-23 | 富士電機株式会社 | Electrostatic capacitance detection circuit |
| US9696338B2 (en) | 2011-11-15 | 2017-07-04 | Fuji Electric Co., Ltd. | Capacitance detection circuit |
| WO2016208678A1 (en) * | 2015-06-24 | 2016-12-29 | バンドー化学株式会社 | Electrostatic capacitance detection device, detection device, and sensor system |
| JPWO2016208678A1 (en) * | 2015-06-24 | 2017-06-29 | バンドー化学株式会社 | Capacitance detection device, detection device, and sensor system |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0698780A1 (en) | 1996-02-28 |
| US5726579A (en) | 1998-03-10 |
| EP0698780B1 (en) | 1999-03-03 |
| DE69508003T2 (en) | 1999-08-19 |
| DE69508003D1 (en) | 1999-04-08 |
| JP3233791B2 (en) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0862266A (en) | Detector for variation in electrostatic capacitance | |
| US4243933A (en) | Capacitance measurement apparatus | |
| Krummenacher | A high-resolution capacitance-to-frequency converter | |
| CN111693784A (en) | Weak capacitance change measuring circuit | |
| RU2143120C1 (en) | Method and device for voltage measuring | |
| JPH08278336A (en) | Electrostatic sensor device | |
| US8412477B2 (en) | Method and arrangement for digital measuring a capacitive sensor | |
| RU2296301C1 (en) | Method and device for measuring movement of movable mass of micro-mechanical gyroscope along axis of secondary oscillations | |
| JPS627961B2 (en) | ||
| US10254177B2 (en) | Temperature-to-digital converter | |
| JP4072030B2 (en) | Sensor capacity detection device and sensor capacity detection method | |
| JP2913395B2 (en) | Capacitive sensor | |
| US20180340963A1 (en) | Integrated capacitance measurement | |
| JP2609255B2 (en) | Alcohol concentration detector for fuel | |
| RU2017087C1 (en) | Temperature gauge with frequency output | |
| JP2003254992A (en) | Physical quantity detecting circuit | |
| George et al. | Switched Capacitor Signal Conditioning for Push-Pull Type Capacitive Sensors | |
| JP2012195764A (en) | Ad converter, dial type input device and resistance-voltage conversion circuit | |
| JPH0815346A (en) | Differential capacitance detection circuit | |
| JP3066921B2 (en) | A gate oscillator that compensates for the effects of stray capacitance | |
| JPS61292731A (en) | Coordinate detector | |
| Tiwari et al. | Improved Dual Measurement System based on SDFT-FLL with High Accuracy | |
| Nizamani | Measurement of capacitance using identical oscillators | |
| Vooka et al. | A capacitance-to-digital converter with sinusoidal excitation suitable for series RC sensors | |
| SU883797A1 (en) | Loop resonance frequency and quality factor meter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140921 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |