JPH0855919A - Ferroelectric memory element - Google Patents
Ferroelectric memory elementInfo
- Publication number
- JPH0855919A JPH0855919A JP6190409A JP19040994A JPH0855919A JP H0855919 A JPH0855919 A JP H0855919A JP 6190409 A JP6190409 A JP 6190409A JP 19040994 A JP19040994 A JP 19040994A JP H0855919 A JPH0855919 A JP H0855919A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- fluoride
- buffer layer
- baf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は強誘電体記憶素子に関す
る。更に詳しくは強誘電体薄膜の自発分極による静電誘
導を介して不純物ドープ領域中のキャリアの移動量を変
化させる強誘電体記憶素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric memory device. More specifically, the present invention relates to a ferroelectric memory element that changes the amount of carrier movement in an impurity-doped region through electrostatic induction by spontaneous polarization of a ferroelectric thin film.
【0002】[0002]
【従来の技術】従来、コンピュータなどに利用される不
揮発性の半導体記憶素子としては、ROM(Read Only
Memory)、PROM(Programmable ROM)、EPROM
(Erasable PROM )EEPROM(Electrically Erasa
ble PROM)などがあり、特にEEPROMは電気的に記
憶内容を書き換えることができるので有望視されてい
る。このEEPROMにおいては、MIS(Metal Insu
lator Semiconductor )電界効果型トランジスタのゲー
ト絶縁膜中のトラップ領域あるいはフローティングゲー
トを、シリコン基板からの電荷注入によって帯電させ、
その静電誘導によって基板の表面伝導度を変調する方法
が知られている。しかしながら、電子のトンネル効果を
利用した素子においては、シリコン基板からの電荷注入
の際に大きな電界が必要であったり、SiO2 絶縁膜中
にトラップが発生して書換回数が制限されるという問題
があった。2. Description of the Related Art Conventionally, ROM (Read Only) has been used as a nonvolatile semiconductor memory element used in computers and the like.
Memory), PROM (Programmable ROM), EPROM
(Erasable PROM) EEPROM (Electrically Erasa
ble PROM) and the like, and particularly EEPROM is promising because the stored contents can be electrically rewritten. In this EEPROM, MIS (Metal Insu
lator Semiconductor) The trap region or floating gate in the gate insulating film of the field effect transistor is charged by the charge injection from the silicon substrate,
A method of modulating the surface conductivity of a substrate by the electrostatic induction is known. However, in the device utilizing the tunnel effect of electrons, there is a problem that a large electric field is required at the time of injecting charges from the silicon substrate and a trap is generated in the SiO 2 insulating film to limit the number of times of rewriting. there were.
【0003】一方、EEPROMとは全く異なった方法
の不揮発性メモリとして、強誘電体薄膜の自発分極を利
用した方法も考えられている。この強誘電体薄膜を利用
した方法には2通りの構造があり、それぞれ、キャパシ
タ構造、MFS(Metal Ferroelectric Semiconductor
)−FET(Field Effect Transistor )構造と呼ば
れている。キャパシタ構造は、強誘電体薄膜を電極で挟
んだ構造をしており、強誘電体薄膜の自発分極の分極反
転による反転電流の有無を検出してメモリ内容の読み出
しをするものである。キャパシタ構造では読み出し時に
蓄積されたメモリ内容を破壊してしまうので読み出し後
にもう一度メモリ内容を書き直すという動作(リライト
動作)を行わなければならないという欠点があるが、白
金電極などの上に強誘電体薄膜を形成するため、比較的
良質の膜が得られ易く、現在、製品化に向けて精力的に
開発が進められている。このキャパシタ構造には例え
ば、PZT(チタン酸ジルコン酸鉛)、PbTiO
3 (チタン酸鉛)、BaTiO3 (チタン酸パリウ
ム)、Bi4 Ti3 O12(チタン酸ビスマス)などのい
わゆる酸化物ペロブスカイトあるいは酸化物層状ペロブ
スカイト強誘電体が検討されている。この理由は、酸化
物ペロブスカイト強誘電体は自発分極の値が大きく抗電
界が小さいため、LSIで用いられる動作電圧で分極反
転が十分可能であり、メモリ内容の判別に十分な信号量
が確保できるからである。On the other hand, a method utilizing spontaneous polarization of a ferroelectric thin film is also considered as a non-volatile memory having a method completely different from that of the EEPROM. There are two types of structures using the ferroelectric thin film, which are respectively a capacitor structure and an MFS (Metal Ferroelectric Semiconductor).
) -FET (Field Effect Transistor) structure. The capacitor structure has a structure in which a ferroelectric thin film is sandwiched between electrodes, and the presence or absence of a reversal current due to polarization reversal of the spontaneous polarization of the ferroelectric thin film is detected to read the memory contents. With the capacitor structure, the stored memory contents are destroyed at the time of reading, so there is a drawback that the operation of rewriting the memory contents must be performed after reading (rewriting operation), but the ferroelectric thin film on the platinum electrode etc. Therefore, it is easy to obtain a relatively good quality film, and currently, vigorous development is underway toward commercialization. This capacitor structure is, for example, PZT (lead zirconate titanate), PbTiO 3
So-called oxide perovskite or oxide layered perovskite ferroelectrics such as 3 (lead titanate), BaTiO 3 (parium titanate), Bi 4 Ti 3 O 12 (bismuth titanate) are being investigated. The reason for this is that the oxide perovskite ferroelectric has a large spontaneous polarization value and a small coercive electric field, so that polarization reversal is sufficiently possible at the operating voltage used in the LSI, and a sufficient signal amount for determining the memory contents can be secured. Because.
【0004】一方、MFS−FET構造は、MIS−F
ETのゲート絶縁膜を強誘電体薄膜としたもので、強誘
電体薄膜の自発分極の向き、大きさに応じてその自発分
極を補償するように半導体表面に誘起される電荷によっ
て半導体表面の伝導度が変調されることを利用してメモ
リ内容の読み出しをするものである。MFS−FET構
造では読み出し時にメモリ内容を破壊しない非破壊読み
出しが可能であるばかりか、現在高集積化が進むDRA
Mなどのトランジスタ1個及びキャパシタ1個で構成さ
れるメモリ素子が直面しているスケーリング則(scalin
g law)の問題を回避することが可能であり、今後更に
1ギガビット(G bit)以上の高集積化が進展すると予
想されるメモリ素子として優れた可能性を有していると
考えられている。On the other hand, the MFS-FET structure is MIS-F
A ferroelectric thin film is used as the gate insulating film of ET, and the conduction on the semiconductor surface is induced by the electric charges induced on the semiconductor surface so as to compensate the spontaneous polarization according to the direction and size of the spontaneous polarization of the ferroelectric thin film. The memory contents are read by utilizing the fact that the degree is modulated. With the MFS-FET structure, not only is non-destructive reading that does not destroy the memory contents at the time of reading, but DRA, which is currently highly integrated, is being advanced.
Scaling law facing a memory device composed of one transistor such as M and one capacitor
It is possible to avoid the problem of "g law", and it is considered to have excellent potential as a memory device which is expected to further increase the integration density of 1 gigabit (G bit) or more in the future. .
【0005】[0005]
【発明が解決しようとする課題】ところが、このMFS
−FET構造で安定な素子を作製するには次のような困
難がある。However, this MFS
There are the following difficulties in producing a stable element with a -FET structure.
【0006】(1)半導体に直接強誘電体薄膜を形成す
るため、界面準位密度が大きくなる。(1) Since the ferroelectric thin film is formed directly on the semiconductor, the interface state density becomes large.
【0007】(2)強誘電体薄膜を形成するプロセス中
に、半導体表面に酸化膜が形成されるため、強誘電体薄
膜の結晶性、表面形態(表面モフォロジー:morpholog
y)が劣化し、強誘電特性が損なわれる。(2) Since an oxide film is formed on the semiconductor surface during the process of forming the ferroelectric thin film, the crystallinity and surface morphology (surface morphology: morpholog) of the ferroelectric thin film are formed.
y) is deteriorated and the ferroelectric properties are impaired.
【0008】(3)強誘電体が高い比誘電率(200〜100
0) を有するために、酸化シリコンなどの低誘電率層が
形成された場合、強誘電体キャパシタ部分にかかる実効
的な電圧が非常に小さくなる。(3) Ferroelectrics have a high relative permittivity (200 to 100
In the case where a low dielectric constant layer such as silicon oxide is formed, the effective voltage applied to the ferroelectric capacitor portion becomes very small due to the presence of (0).
【0009】(4)強誘電体キャパシタ部分にかかる電
圧を大きくすると、酸化シリコンなどの低誘電率層が形
成するキャパシタに大きな電圧がかかり、絶縁破壊が発
生する。(4) When the voltage applied to the ferroelectric capacitor portion is increased, a large voltage is applied to the capacitor formed by the low dielectric constant layer such as silicon oxide, causing dielectric breakdown.
【0010】(5)強誘電体キャパシタ部分にかかる電
圧を大きくすると動作電圧が大きくなる。(5) When the voltage applied to the ferroelectric capacitor portion is increased, the operating voltage is increased.
【0011】これら(2)〜(5)の問題は、酸化シリ
コンの形成をさけ、比誘電率(εr)の小さな(εr <1
0)強誘電体を用いることで回避できると考えられる。
すなわち、非酸化物強誘電体で、比誘電率の小さい強誘
電体を採用すればよい。The problems (2) to (5) are solved by avoiding the formation of silicon oxide and having a small relative permittivity (ε r ) (ε r <1.
0) It is considered that this can be avoided by using a ferroelectric substance.
That is, a non-oxide ferroelectric substance having a small relative permittivity may be adopted.
【0012】このような理由から、フッ化物系強誘電体
であるBaMF4 (M=Mg、Zn、Mn、Fe、C
o、Ni)がMFS−FET用材料として有望である
(BaMF4 の比誘電率は、εr <10である)。しか
し、BaMF4 強誘電体をシリコン(Si)上に、特に
メモリ素子として用いられるSi(100) 単結晶基板上に
形成する際に次のような問題があることがわかってきて
いる。For these reasons, BaMF 4 (M = Mg, Zn, Mn, Fe, C), which is a fluoride-based ferroelectric substance, is used.
o, Ni) is promising as a material for MFS-FET (the relative permittivity of BaMF 4 is ε r <10). However, it has been known that the following problems occur when forming a BaMF 4 ferroelectric on silicon (Si), particularly on a Si (100) single crystal substrate used as a memory element.
【0013】(6)Si(100) 基板上に、BaMF4 強
誘電体薄膜の分極方向の配向が得られない。(6) The orientation of the BaMF 4 ferroelectric thin film in the polarization direction cannot be obtained on the Si (100) substrate.
【0014】(7)BaMF4 強誘電体の熱膨張率が20
ppm/℃とシリコンの熱膨張率(約3ppm/℃)に
比べて大きいために、熱ひずみによるストレスがたま
り、クラックが発生する。(7) The thermal expansion coefficient of BaMF 4 ferroelectric is 20
Since ppm / ° C. is higher than the thermal expansion coefficient of silicon (about 3 ppm / ° C.), stress due to thermal strain accumulates and cracks occur.
【0015】BaMF4 の分極軸は[100]であり、
結晶系は斜方晶系である。ところが、Si(100) 基板上
にエピタキシャル成長させた場合(011)配向となる
ため、分極方向が膜面に対して大きく傾くことになり、
利用できる分極電荷密度が小さくなるため、半導体表面
の伝導度を変調することが難しくなる。また、Si(10
0) 基板上に自然配向したBaMF4 膜はb軸配向を示
すため、同様な問題がある。更に、熱ひずみによるクラ
ックが発生し易く薄膜の作製条件が難しいという問題が
ある。The polarization axis of BaMF 4 is [100],
The crystal system is an orthorhombic system. However, when epitaxially grown on a Si (100) substrate, the orientation is (011), so the polarization direction is greatly inclined with respect to the film surface.
It is difficult to modulate the conductivity of the semiconductor surface due to the reduced available polarization charge density. Also, Si (10
0) Since the BaMF 4 film naturally oriented on the substrate exhibits b-axis orientation, it has the same problem. Further, there is a problem that cracks are likely to occur due to thermal strain and the conditions for forming a thin film are difficult.
【0016】本発明は上記の課題に鑑みてなされたもの
であり、フッ化物系強誘電体を使用する構造的に安定な
強誘電体記憶素子を提供することを目的としている。The present invention has been made in view of the above problems, and an object of the present invention is to provide a structurally stable ferroelectric memory element using a fluoride-based ferroelectric.
【0017】[0017]
【課題を解決するための手段】本発明では、上記目的を
達成するために、強誘電体記憶素子において、下記式
(I) BaMF4 (I) [但し、MはMg、Zn、Mn、Fe、Co及びNiか
らなる群から選択される元素]で表されるフッ化物系強
誘電体と半導体単結晶基板の間にバッファ層を形成し
た。In order to achieve the above object, the present invention provides a ferroelectric memory device having the following formula (I) BaMF 4 (I) [where M is Mg, Zn, Mn or Fe]. , An element selected from the group consisting of Co and Ni], and a buffer layer was formed between the fluoride-based ferroelectric and the semiconductor single crystal substrate.
【0018】フッ化物系強誘電体としては、上記式
(I)に挙げた材料があるが、中でも、共に構成元素が
アルカリ土類金属元素であるBaMgF4 、また、自発
分極値が最も大きいBaZnF4 を使用することが望ま
しい。As the fluoride-based ferroelectrics, there are materials listed in the above formula (I). Among them, BaMgF 4 whose constituent element is an alkaline earth metal element, and BaZnF having the largest spontaneous polarization value. It is preferable to use 4 .
【0019】半導体基板としては、Si(100) 又はSi
(111) が好適に使用される。As the semiconductor substrate, Si (100) or Si
(111) is preferably used.
【0020】また、バッファ層としては下記式(II) (Ax B1-x )F2 (0≦x≦1) (II) [但し、A及びBはそれぞれCa、Sr、Ba及びMg
からなるアルカリ土類金属群から選択される元素]で表
されるフッ化物絶縁体層であるか、あるいは、下記式
(III) (Ax B1-x )F2 /(Cy D1-y )F2 (II
I) (0≦x≦1、0≦y≦1) [但し、A、B、C及びDはそれぞれCa、Sr、Ba
及びMgからなるアルカリ土類金属群から選択される元
素]で表される2層からなるフッ化物絶縁体層を用い
る。For the buffer layer, the following formula (II) (A x B 1-x ) F 2 (0≤x≤1) (II) [where A and B are Ca, Sr, Ba and Mg, respectively]
An element selected from the group of alkaline earth metals consisting of], or a fluoride insulator layer represented by the following formula (III) (A x B 1-x ) F 2 / (C y D 1- y ) F 2 (II
I) (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) [where A, B, C and D are Ca, Sr and Ba, respectively]
And an element selected from the group of alkaline earth metals consisting of Mg].
【0021】式 (III)で、「/」は積層構造を表して
おり、「/」の右側が基板側で、左側が強誘電体膜側と
なる。すなわち、構造としては、強誘電体膜/(Ax B
1-x )F2 /(Cy D1-y )F2 /基板となる。In the formula (III), “/” represents a laminated structure, the right side of “/” is the substrate side, and the left side is the ferroelectric film side. That is, as a structure, the ferroelectric film / (A x B
The 1-x) F 2 / ( C y D 1-y) F 2 / substrate.
【0022】この場合、フッ化物絶縁体層と基板との間
の格子定数のマッチングを勘案して層形成を行うことが
望ましく、その結果格子定数のミスマッチによる歪を緩
和することが可能となり、上部の強誘電体膜は良好な表
面形態(表面モフォロジー)を有することを実現でき
る。In this case, it is desirable to form the layer in consideration of the matching of the lattice constants between the fluoride insulator layer and the substrate, and as a result, the strain due to the mismatch of the lattice constants can be alleviated. It is possible to realize that the ferroelectric film of (1) has a good surface morphology (surface morphology).
【0023】例えば、 Si(100)と最も格子定数のマ
ッチングが良いのはCaF2 であり、CaF2 →SrF
2 →BaF2 と言う順に格子定数のマッチングは離れて
いく。したがって、基板側から見て、CaF2 →SrF
2 →BaF2 の順に2層バッファ層を形成することによ
り格子定数のミスマッチによる歪を緩和することが可能
となる。For example, CaF 2 has the best lattice constant matching with Si (100), and CaF 2 → SrF
Matching of lattice constants goes away in the order of 2 → BaF 2 . Therefore, when viewed from the substrate side, CaF 2 → SrF
By forming the double-layered buffer layer in the order of 2 → BaF 2 , it becomes possible to relax the strain due to the mismatch of the lattice constants.
【0024】更に、バッファ層と接する強誘電体膜から
の、膜中成分元素の拡散などを考えた場合、膜と接する
バッファ層は強誘電体膜の構成元素からなることが望ま
しい。Further, in consideration of diffusion of the constituent elements in the film from the ferroelectric film in contact with the buffer layer, it is desirable that the buffer layer in contact with the film is composed of the constituent elements of the ferroelectric film.
【0025】2層からなるフッ化物絶縁体層の例を次に
示す。An example of a fluoride insulator layer composed of two layers is shown below.
【0026】BaF2 /CaF2 、BaF2 /(SrX
Ca1-X )F2 、(BaX Sr1-X)F2 /CaF2 、
(BaX Sr1-X )F2 /(SrX Ca1-X )F2 、M
gF2 /(BaX Ca1-X )F2 また、下記式(IV) AF3 (IV) [但し、AはLa、Nd、Ce及びErからなる稀土類
金属群から選択される元素]で表されるフッ化物絶縁体
層も配向性バッファ層として用いることが可能である。
特に、Si(111) 基板に対しては、このフッ化物絶縁体
層の使用は好適である。BaF 2 / CaF 2 , BaF 2 / (Sr X
Ca 1-X ) F 2 , (Ba X Sr 1-X ) F 2 / CaF 2 ,
(Ba X Sr 1-X ) F 2 / (Sr X Ca 1-X ) F 2 , M
gF 2 / (Ba x Ca 1-x ) F 2 and the following formula (IV) AF 3 (IV) [where A is an element selected from the group of rare earth metals consisting of La, Nd, Ce and Er] The represented fluoride insulator layer can also be used as the orientational buffer layer.
Especially for Si (111) substrates, the use of this fluoride insulator layer is suitable.
【0027】[0027]
【作用】本発明の強誘電体記憶素子は、フッ化物系強誘
電体と半導体単結晶基板の間にフッ化物絶縁体のバッフ
ァ層を形成することにより、熱ひずみによるストレスを
緩和し、クラックの発生を防ぎ、緻密な強誘電体膜を形
成することが可能になる。なおかつ、バッファ層を用い
ることにより、強誘電体薄膜の配向をa軸配向、あるい
はランダム配向に制御し、半導体表面の伝導度を変調す
るのに十分な分極電荷密度を得ることが可能となる。In the ferroelectric memory element of the present invention, the buffer layer of the fluoride insulator is formed between the fluoride-based ferroelectric and the semiconductor single crystal substrate, so that the stress due to the thermal strain is alleviated and the crack It is possible to prevent the generation and form a dense ferroelectric film. Moreover, by using the buffer layer, it is possible to control the orientation of the ferroelectric thin film to a-axis orientation or random orientation, and obtain a polarization charge density sufficient to modulate the conductivity of the semiconductor surface.
【0028】上記式 (III)で表される2層からなるフ
ッ化物絶縁体層を用いることにより、強誘電体薄膜とシ
リコン基板との間の格子定数のミスマッチの影響を緩和
することができ、かつまた、強誘電体薄膜の配向方向を
制御することができる。By using the two-layered fluoride insulator layer represented by the above formula (III), the influence of the mismatch of the lattice constant between the ferroelectric thin film and the silicon substrate can be mitigated, In addition, the orientation direction of the ferroelectric thin film can be controlled.
【0029】また、通常 Si(100)上に直接BaF2
やSrF2 を成膜した場合、多結晶膜が得られるが、S
iとの間にCaF2 を挿入することでBaF2 やSrF
2 のバッファ自体の結晶性を向上させることができる。In addition, usually, BaF 2 is directly deposited on Si (100).
When a film of SrF 2 or SrF 2 is formed, a polycrystalline film is obtained.
By inserting CaF 2 between i and BaF 2 or SrF
The crystallinity of the second buffer itself can be improved.
【0030】[0030]
【実施例】実施例1 本発明であるフッ化物強誘電体BaMgF4 及びフッ化
物バッファ層BaF2を用いたMFIS (Metal Ferroe
lectric Insulator Semiconductor)構造、いわゆるバ
ラクタ(varactor)構造の製造例及びこの構造を調べた
例を図1及び図2に従い説明する。 Example 1 MFIS (Metal Ferroe) using the fluoride ferroelectric material BaMgF 4 and the fluoride buffer layer BaF 2 according to the present invention.
A manufacturing example of a so-called varactor structure and an example of examining this structure will be described with reference to FIGS. 1 and 2.
【0031】p型で抵抗率が50Ωcmの単結晶Si(100)
基板1を、BHF(緩衝フッ素酸溶液)により処理し、
表面の自然酸化膜を除去した。その後、この基板をでき
るだけ速やかにEB蒸着装置の真空チェンバー内基板ホ
ルダーに装着し、真空排気を開始する。1×10-4Pa以
下の真空度に到達した後、基板加熱を開始した。基板温
度は600 ℃とした。蒸着源にBaF2 (純度4N−グラ
ニュール)及びMgF2 (純度4N−グラニュール)を
用いてそれぞれ2元独立に制御を行なうことにより、再
現性良くBaMgF4 膜を作製することが可能である。Single crystal Si (100) with p type and resistivity of 50 Ωcm
The substrate 1 is treated with BHF (buffered fluoric acid solution),
The native oxide film on the surface was removed. Then, this substrate is mounted on the substrate holder in the vacuum chamber of the EB vapor deposition apparatus as quickly as possible, and vacuum exhaust is started. After reaching a vacuum degree of 1 × 10 −4 Pa or less, heating of the substrate was started. The substrate temperature was 600 ° C. BaF 2 (purity 4N-granule) and MgF 2 (purity 4N-granule) are used as vapor deposition sources, and the two independent controls are performed, whereby a BaMgF 4 film can be produced with good reproducibility. .
【0032】まずバッファ層2としてBaF2 を10nm
の膜厚に作製した。蒸着速度は2Å/sec である。その
後、強誘電体膜3として、同一真空中でBaF2 とMg
F2を、それぞれ蒸着速度を1.8Å/sec 、1.0Å/sec
で同時に蒸着することで膜厚140nmのBaMgF4 を
作製した。それぞれの蒸着速度は、BaF2 とMgF2
の供給モル比が1:1となるように設定している。その
後室温まで放冷した後取り出して、膜の表面形態(モフ
ォロジー)と配向性を調べた。First, as the buffer layer 2, BaF 2 having a thickness of 10 nm is used.
It was manufactured to a film thickness of. The vapor deposition rate is 2Å / sec. After that, as the ferroelectric film 3, BaF 2 and Mg are formed in the same vacuum.
Deposition rate of F 2 is 1.8Å / sec and 1.0Å / sec respectively
Then, BaMgF 4 having a film thickness of 140 nm was produced by simultaneous vapor deposition. The vapor deposition rates are BaF 2 and MgF 2 respectively.
The supply molar ratio of is set to 1: 1. Then, the film was allowed to cool to room temperature and then taken out to examine the surface morphology (morphology) and orientation of the film.
【0033】走査型電子顕微鏡により膜表面を観察した
ところ、従来、シリコン基板上に直接BaMgF4 を形
成した場合にはクラックが発生していたにもかかわら
ず、BaF2 層を介して成膜したBaMgF4 膜は緻密
な形態であることがわかった。これはBaF2 層によっ
て、シリコン基板とBaMgF4 間の大きな熱膨張係数
の差に起因するストレスを緩和することが実現されたか
らにほかならない。Observation of the surface of the film with a scanning electron microscope revealed that, when BaMgF 4 was directly formed on the silicon substrate, cracks were generated, but the film was formed via the BaF 2 layer. It was found that the BaMgF 4 film had a dense morphology. This is due to the fact that the BaF 2 layer was able to alleviate the stress caused by the large difference in thermal expansion coefficient between the silicon substrate and BaMgF 4 .
【0034】また、X線回折法(XRD)により強誘電
体膜の配向性を調べたところ、従来、Si(100) 上では
b軸優先配向を示す回折パターンが得られていたにもか
かわらず、BaF2 層を介して成膜したBaMgF4 膜
はランダム配向の膜が得られた。これは、BaF2 層が
シリコン基板とは異なる配向パターンを得ることを可能
にする下地として有効であることを示している。この、
ランダム配向膜によって、半導体表面の伝導度を変調す
るのに十分な分極電荷密度が得られると期待される。Further, when the orientation of the ferroelectric film was examined by the X-ray diffraction method (XRD), it was found that the diffraction pattern showing the b-axis preferential orientation was obtained on Si (100) in the past. As a BaMgF 4 film formed through the BaF 2 layer, a randomly oriented film was obtained. This indicates that the BaF 2 layer is effective as a base that makes it possible to obtain an alignment pattern different from that of the silicon substrate. this,
The random alignment film is expected to provide sufficient polarization charge density to modulate the conductivity of the semiconductor surface.
【0035】このようにして作製した膜に、膜厚 100n
mのアルミニウムを蒸着し、 100μm角の上部電極4を
形成し、基板1の裏面に電極5を配置することで図1に
示す概略断面を有するMFIS構造を作製した。このM
FIS構造においてC−V特性を測定し、誘電率ε、誘
電損失 tanδ、しきい値電圧のシフトΔVthをそれぞれ
求めた。The film thus formed has a film thickness of 100 n
m of aluminum was vapor-deposited to form a 100 μm square upper electrode 4, and an electrode 5 was arranged on the back surface of the substrate 1 to fabricate an MFIS structure having a schematic cross section shown in FIG. This M
The C-V characteristics were measured in the FIS structure, and the dielectric constant ε, the dielectric loss tan δ, and the threshold voltage shift ΔVth were obtained.
【0036】測定は、振幅10 mVrms、1MHzの正弦波
にDCバイアスを−2.5 から2.5 Vまで印加して、行っ
た。バイアスの掃引はΔV=0.1 V、Δt=100msec.の
条件とした。初めに、ゲートに−5 Vの電圧を印加し、
十分に蓄積層が形成されている状態で、誘電率、誘電損
失を測定したところε=7.7 、 tanδ=0.01、という値
が得られた。次に、上記の測定条件の下でC−V測定を
行ったところ、強誘電体の分極によるD−Eヒステリシ
スループに対応するC−Vヒステリシスループが観測さ
れた。測定バイアス=±2.5 Vのとき、このC−Vヒス
テリシスからしきい値電圧のシフトを求めるとΔVth=
1.6 Vであった(図2)。The measurement was performed by applying a DC bias from -2.5 to 2.5 V to a sine wave having an amplitude of 10 mVrms and 1 MHz. The bias was swept under the conditions of ΔV = 0.1 V and Δt = 100 msec. First, apply a voltage of -5 V to the gate,
When the dielectric constant and the dielectric loss were measured while the storage layer was sufficiently formed, the values of ε = 7.7 and tanδ = 0.01 were obtained. Next, when C-V measurement was performed under the above-described measurement conditions, a C-V hysteresis loop corresponding to the D-E hysteresis loop due to polarization of the ferroelectric substance was observed. When the measurement bias is ± 2.5 V, the threshold voltage shift is calculated from this C-V hysteresis, and ΔVth =
It was 1.6 V (Fig. 2).
【0037】このようにフッ化物強誘電体BaMgF4
及びフッ化物バッファ層BaF2 を用いることで、熱ひ
ずみによるストレスを緩和し、クラックの発生を防ぎ、
緻密な強誘電体膜を形成することが可能となる。また、
多結晶BaF2 膜をバッファ層として用いることにより
強誘電体薄膜の配向をランダム配向にし、半導体表面の
伝導度を変調するのに十分な分極電荷密度を得ることが
可能となる。そして、バッファ層として良好な界面を形
成するフッ化物絶縁体膜を用いたことで、良好なC−V
特性を得られた。なおかつ、強誘電体層、バッファ層共
に誘電率が小さいため、低電圧でMFIS構造での動作
を可能とした。Thus, the fluoride ferroelectric BaMgF 4
And by using the fluoride buffer layer BaF 2 , the stress due to thermal strain is relieved, the occurrence of cracks is prevented,
It becomes possible to form a dense ferroelectric film. Also,
By using the polycrystalline BaF 2 film as the buffer layer, the ferroelectric thin film can be randomly oriented, and a polarization charge density sufficient to modulate the conductivity of the semiconductor surface can be obtained. Then, by using a fluoride insulator film that forms a good interface as the buffer layer, a good C-V
The characteristics were obtained. Furthermore, since the ferroelectric layer and the buffer layer both have a low dielectric constant, it is possible to operate in the MFIS structure at a low voltage.
【0038】本実施例はEB蒸着法による作製例である
が、成膜方法としては、蒸着法を更に高度に発展させた
MBE法であっても勿論構わない。また、スパッタ法や
レーザーアブレーション法などその他の物理的成膜方法
や、MOCVD法や、ゾルーゲル法などに代表される化
学的成膜方法であってもよい。Although the present embodiment is an example of fabrication by the EB vapor deposition method, the film forming method may of course be the MBE method which is a more advanced vapor deposition method. Further, other physical film forming methods such as a sputtering method and a laser ablation method, or a chemical film forming method typified by a MOCVD method or a sol-gel method may be used.
【0039】実施例2 本発明であるフッ化物強誘電体BaMgF4 及びフッ化
物バッファ層(BaXCa1-X )F2 を用いたMFIS
構造の製造例及びこの構造を調べた一実施例を説明す
る。 Example 2 MFIS using the fluoride ferroelectric material BaMgF 4 and the fluoride buffer layer (Ba X Ca 1-X ) F 2 according to the present invention.
An example of manufacturing the structure and an example of examining the structure will be described.
【0040】Si(100) 基板を用い、基板の調製は実施
例1と同様な手順で行った。蒸着源にBaF2 (純度4
N−グラニュール)、CaF2 (純度4N−グラニュー
ル)、MgF2 (純度4N−グラニュール)を用いてそ
れぞれ2元独立に制御を行なうことにより、(BaX C
a1-X )F2 膜及びBaMgF4 膜を作製した。基板温
度は600 ℃とした。ここでは、BaF2 とCaF2 それ
ぞれの蒸着速度を変えることにより、X = O.2、0.5、
0.8 の3種類の(BaX Ca1-X )F2 バッファ膜を作
製した。Using a Si (100) substrate, the substrate was prepared by the same procedure as in Example 1. BaF 2 (purity 4
N- granules), CaF 2 (purity 4N- granules), by performing control to binary independently using MgF 2 (purity 4N- granules), (Ba X C
An a 1 -X ) F 2 film and a BaMgF 4 film were prepared. The substrate temperature was 600 ° C. Here, by changing the vapor deposition rates of BaF 2 and CaF 2, respectively, X = O.2, 0.5,
Three kinds of (Ba X Ca 1-X ) F 2 buffer films of 0.8 were prepared.
【0041】まずバッファ層として(BaX Ca1-X )
F2 膜を20nmの膜厚に作製し、その後、強誘電体膜と
して同一真空中でBaF2 とMgF2 を、それぞれ蒸着
速度を1.8 Å/sec 、1.0 Å/sec で同時に蒸着するこ
とで膜厚 130nmのBaMgF4 を(BaX Ca1-X )
F2 膜上に作製した。その後室温まで放冷し、取り出し
て膜の表面モフォロジーと配向性を調べた。First, as a buffer layer (Ba X Ca 1-X )
An F 2 film was formed to a film thickness of 20 nm, and then BaF 2 and MgF 2 were simultaneously deposited as a ferroelectric film in the same vacuum at vapor deposition rates of 1.8 Å / sec and 1.0 Å / sec, respectively. BaMgF 4 with a thickness of 130 nm (Ba X Ca 1-X )
It was prepared on the F 2 film. Then, it was left to cool to room temperature and taken out to examine the surface morphology and orientation of the film.
【0042】走査型電子顕微鏡により膜表面を観察した
ところ、X = O.2、0.5、0.8いずれの場合も実施例1で
示したBaF2 バッファ層を介して成膜したBaMgF
4 膜よりも更に緻密な形態を示していた。X = O.2の場
合が最も緻密であり、X = 0.5、0.8 の場合はそれに準
ずる緻密さであった。これは、(BaX Ca1-X )F2
バッファ層が、熱膨張係数の差に起因するストレスを緩
和しただけではなく、更に、シリコン基板との格子定数
のミスマッチが約 0.6%と小さいCaF2 層との混晶に
なっているため、BaMgF4 −シリコン基板間の格子
定数のミスマッチの影響を緩和できたことによると考え
られる。Observation of the surface of the film with a scanning electron microscope revealed that BaMgF formed through the BaF 2 buffer layer shown in Example 1 in all cases of X = 0.2, 0.5 and 0.8.
It showed a more compact morphology than the four films. When X = O.2, the density was the highest, and when X = 0.5 and 0.8, the density was similar. This is (Ba X Ca 1-X ) F 2
Not only did the buffer layer relieve the stress caused by the difference in the coefficient of thermal expansion, but also because it was a mixed crystal with the CaF 2 layer, which had a small lattice constant mismatch of about 0.6% with the silicon substrate, BaMgF It is considered that this was due to the fact that the effect of lattice constant mismatch between the 4 -silicon substrates could be mitigated.
【0043】また、XRDにより強誘電体膜の配向性を
調べたところ、BaF2 層を介して成膜したBaMgF
4 膜と同様にランダム配向の膜が得られていた。このよ
うにして作製した膜を用いて、実施例1で示したと同様
のMFIS構造を作製し、同様の測定条件で、C−V特
性を測定し、誘電率ε、誘電損失 tanδ、しきい値電圧
のシフトΔVthをそれぞれ求めた。Further, when the orientation of the ferroelectric film was examined by XRD, it was found that BaMgF formed through the BaF 2 layer.
A randomly oriented film was obtained in the same manner as the four films. Using the film thus produced, an MFIS structure similar to that shown in Example 1 was produced, C-V characteristics were measured under similar measurement conditions, dielectric constant ε, dielectric loss tan δ, threshold value The voltage shift ΔVth was obtained.
【0044】誘電率、誘電損失を測定したところ、X =
O.2、0.5、0.8いずれの場合も、ε=7 〜 8、 tanδ=
0.01という値が得られた。次に、上記の測定条件の下で
C−V測定を行ったところ、測定バイアス=±2.5 Vの
とき、このC−Vヒステリシスからしきい値電圧のシフ
トを求めるとΔVth= 1.4 〜 1.5 Vであった。When the dielectric constant and the dielectric loss were measured, X =
In all cases of O.2, 0.5, 0.8, ε = 7-8, tanδ =
A value of 0.01 was obtained. Next, when C-V measurement was performed under the above measurement conditions, when the measurement bias was ± 2.5 V, the shift of the threshold voltage was calculated from this C-V hysteresis, and ΔVth = 1.4 to 1.5 V. there were.
【0045】このようにフッ化物強誘電体BaMgF4
及びフッ化物バッファ層(BaX Ca1-X )F2 を用い
ることで、熱ひずみによるストレスを緩和するだけでな
く、更に、格子定数のミスマッチの影響を緩和すること
により、より緻密な強誘電体膜を形成することが可能に
なる。Thus, the fluoride ferroelectric material BaMgF 4
And the fluoride buffer layer (Ba X Ca 1-X ) F 2 not only alleviate the stress due to thermal strain, but also alleviate the effect of the lattice constant mismatch, resulting in a more precise ferroelectric It becomes possible to form a body membrane.
【0046】ここでは、BaF2 とCaF2 の組み合わ
せ(X = O.2、0.5、0.8)の場合を示したが、SrF2
やMgF2 などとの組み合わせであっても構わない。ま
た、組成範囲は、基板温度や蒸着速度などの成膜条件に
よって作製しやすい範囲を選択することが可能である。Here, the case of the combination of BaF 2 and CaF 2 (X = 0.2, 0.5, 0.8) is shown, but SrF 2
It may also be a combination with MgF 2 or MgF 2 . Further, as the composition range, it is possible to select a range that is easy to produce depending on the film forming conditions such as the substrate temperature and the vapor deposition rate.
【0047】実施例3 本発明であるフッ化物強誘電体BaMgF4 及びフッ化
物バッファ層BaF2/CaF2 を用いたMFIS構造
の製造例及びこの構造を調べた一実施例を説明する。 Example 3 An example of manufacturing the MFIS structure using the fluoride ferroelectric material BaMgF 4 and the fluoride buffer layer BaF 2 / CaF 2 according to the present invention and an example of examining this structure will be described.
【0048】Si(100) 基板を用い、基板の調製は実施
例1と同様な手順で行った。蒸着源にBaF2 (純度4
N−グラニュール)、CaF2 (純度4N−グラニュー
ル)を用いてそれぞれ2元独立に制御を行なうことによ
り、再現性良くバッファ層BaF2 /CaF2 を同一真
空中で作製することが可能である。Using a Si (100) substrate, the substrate was prepared in the same procedure as in Example 1. BaF 2 (purity 4
It is possible to produce the buffer layer BaF 2 / CaF 2 in the same vacuum with good reproducibility by controlling the binary independently using N-granule) and CaF 2 (purity 4N-granule). is there.
【0049】まずバッファ層としてCaF2 を10nmの
膜厚に作製した。蒸着速度は1Å/sec である。その
後、連続して同一真空中でバッファ層としてBaF2 を
10nmの膜厚に作製した。蒸着速度は1.0 Å/sec であ
る。その後、強誘電体膜として同一真空中でBaF2 と
MgF2 を、それぞれ蒸着速度を1.8 Å/sec 、1.0 Å
/sec で同時に蒸着することで膜厚 130nmのBaMg
F4 を作製した。その他の作製条件は実施例1で述べた
ものと同様である。First, CaF 2 was formed to a thickness of 10 nm as a buffer layer. The deposition rate is 1Å / sec. Then, BaF 2 was continuously used as a buffer layer in the same vacuum.
It was formed to a film thickness of 10 nm. The deposition rate is 1.0Å / sec. After that, as a ferroelectric film, BaF 2 and MgF 2 were deposited in the same vacuum at vapor deposition rates of 1.8 Å / sec and 1.0 Å
BaMg with a film thickness of 130 nm by simultaneous vapor deposition at 1 / sec.
F 4 was produced. Other manufacturing conditions are the same as those described in the first embodiment.
【0050】走査型電子顕微鏡により膜表面を観察した
ところ、BaF2 /CaF2 層を介して成膜したBaM
gF4 膜は緻密な形態を示していた。これは、バッファ
層により、熱膨張係数の差に起因するストレスを緩和し
ただけではなく、更に、シリコンとの格子定数のミスマ
ッチが約0.6 %と小さいCaF2 層をBaF2 層とシリ
コン基板間に用いることでBaMgF4 −シリコン基板
間の格子定数のミスマッチの影響を緩和できたことによ
ると考えられる。When the surface of the film was observed with a scanning electron microscope, it was found that the BaM film formed through the BaF 2 / CaF 2 layer was formed.
The gF 4 film showed a dense morphology. Not only was the buffer layer alleviated the stress caused by the difference in the coefficient of thermal expansion, but a CaF 2 layer with a small lattice constant mismatch with silicon of about 0.6% was also provided between the BaF 2 layer and the silicon substrate. It is considered that the use thereof could alleviate the effect of mismatch in lattice constant between the BaMgF 4 -silicon substrate.
【0051】また、XRDにより強誘電体膜の配向性を
調べたところ、BaF2 層を介して成膜したBaMgF
4 膜と同様にランダム配向の膜が得られたが、バッファ
層としてBaF2 /CaF2 層を用いた膜では、更に
(120)ピーク強度が増加していた。これは、CaF
2 層によりBaF2 層自体の結晶性が向上したため、そ
の上に堆積されたBaMgF4 膜の結晶性が向上したた
めと考えられる。よって、半導体表面の伝導度を変調す
るのに用いられる分極電荷密度の増加が期待される。When the orientation of the ferroelectric film was examined by XRD, it was found that BaMgF formed through the BaF 2 layer.
A randomly oriented film was obtained as in the case of the 4 films, but the (120) peak intensity was further increased in the film using the BaF 2 / CaF 2 layer as the buffer layer. This is CaF
It is considered that the crystallinity of the BaF 2 layer itself was improved by the two layers, and therefore the crystallinity of the BaMgF 4 film deposited thereon was improved. Therefore, an increase in the polarization charge density used to modulate the conductivity of the semiconductor surface is expected.
【0052】このようにして作製した膜を用いて、実施
例1で示したと同様のMFIS構造を作製し、同様の測
定条件で、C−V特性を測定し、誘電率ε、誘電損失 t
anδ、しきい値電圧のシフトΔVthをそれぞれ求めた。Using the film thus produced, an MFIS structure similar to that shown in Example 1 was produced, C-V characteristics were measured under the same measurement conditions, and the dielectric constant ε and dielectric loss t
An δ and the shift ΔVth of the threshold voltage were obtained respectively.
【0053】誘電率、誘電損失を測定したところ、ε=
7.5、 tanδ=0.01という値が得られた。次に、上記の
測定条件の下でC−V測定を行ったところ、測定バイア
ス=±2.5 Vのとき、このC−Vヒステリシスからしき
い値電圧のシフトを求めるとΔVth=1.58Vであった。When the dielectric constant and the dielectric loss were measured, ε =
A value of 7.5 and tan δ = 0.01 was obtained. Next, CV measurement was performed under the above measurement conditions. When the measurement bias was ± 2.5 V, the threshold voltage shift was calculated from this CV hysteresis, and ΔVth = 1.58 V. .
【0054】このようにフッ化物強誘電体BaMgF4
及びフッ化物バッファ層BaF2 /CaF2 を用いるこ
とで、熱ひずみによるストレスを緩和し、クラックの発
生を防ぎ、緻密な強誘電体膜を形成することが可能にな
る。また、Si(100) 上でも単結晶膜が得られるCaF
2 層をBaF2 層とシリコン基板間に用いて格子定数の
ミスマッチを緩和し、BaF2 膜の結晶性を向上するこ
とにより、強誘電体薄膜の結晶性を向上し、分極電荷密
度の増加が実現された。Thus, the fluoride ferroelectric material BaMgF 4
By using the fluoride buffer layer BaF 2 / CaF 2 and the stress due to thermal strain, it is possible to prevent the occurrence of cracks and form a dense ferroelectric film. In addition, CaF that can obtain a single crystal film on Si (100)
By using the two layers between the BaF 2 layer and the silicon substrate to mitigate the mismatch of the lattice constant and improve the crystallinity of the BaF 2 film, the crystallinity of the ferroelectric thin film is improved and the polarization charge density is increased. It was realized.
【0055】実施例4 本発明であるフッ化物強誘電体BaMgF4 及び2層フ
ッ化物バッファ層(BaX Sr1-X )F2 /(Sry C
a1-y )F2 を用いたMFIS構造の製造例及びこの構
造を調べた一実施例を説明する。[0055] Example 4 is the invention fluoride ferroelectric BaMgF 4 and two layers fluoride buffer layer (Ba X Sr 1-X) F 2 / (Sr y C
An example of manufacturing an MFIS structure using a 1-y ) F 2 and an example of examining this structure will be described.
【0056】Si(100) 基板を用い、基板の調製は実施
例1と同様な手順で行った。蒸着源にCaF2 (純度4
N−グラニュール)、SrF2 (純度3N−グラニュー
ル)、BaF2 (純度4N−グラニュール)、MgF2
(純度4N−グラニュール)を用いてそれぞれ2元独立
に制御を行なうことにより、バッファ層(BaX Sr1-
X )F2 /(Sry Ca1-y )F2 膜及びBaMgF4
膜を同一真空中で作製した。基板温度は600 ℃とした。
ここでは、CaF2 とSrF2 、SrF2 とBaF2 そ
れぞれの蒸着速度を変えることにより、(1)BaF2
/(Sr0.1 Ca0.9 )F2 (x = 1.0、y = 0.1)、
(2)(Ba0.9 Sr0.1 )F2 /CaF2 (x = 0.
9、y = 0)、(3)(Ba0.9 Sr0.1 )F2 /(S
r0.1 Ca0.9 )F2 (x = 0.9、y = 0.1)、の3種
類の(BaX Sr1-X )F2 /(Sry Ca1-y )F2
バッファ膜を作製した。Using a Si (100) substrate, the substrate was prepared by the same procedure as in Example 1. CaF 2 (purity 4
N-granule), SrF 2 (purity 3N-granule), BaF 2 (purity 4N-granule), MgF 2
(Purity 4N-granule) is used to control each of the two independently, so that the buffer layer (Ba X Sr 1-
X) F 2 / (Sr y Ca 1-y) F 2 film and BaMgF 4
Membranes were made in the same vacuum. The substrate temperature was 600 ° C.
Here, by changing the vapor deposition rates of CaF 2 and SrF 2 , and SrF 2 and BaF 2, respectively, (1) BaF 2
/ (Sr 0.1 Ca 0.9 ) F 2 (x = 1.0, y = 0.1),
(2) (Ba 0.9 Sr 0.1 ) F 2 / CaF 2 (x = 0.
9, y = 0), (3) (Ba 0.9 Sr 0.1 ) F 2 / (S
r 0.1 Ca 0.9) F 2 ( x = 0.9, y = 0.1), 3 kinds of the (Ba X Sr 1-X) F 2 / (Sr y Ca 1-y) F 2
A buffer film was prepared.
【0057】まず、最下層のバッファ層を10nmの膜厚
に作製し、引き続き、2層目のバッファ層を同一真空中
で同様に10nmの膜厚に作製した。その後、強誘電体膜
として同一真空中でBaF2 とMgF2 を、それぞれ蒸
着速度を1.8 Å/sec 、1.0Å/sec で同時に蒸着する
ことで膜厚 130nmのBaMgF4 を作製した。作製条
件は実施例1で述べたものと同様である。First, the bottom buffer layer was formed to a thickness of 10 nm, and then the second buffer layer was similarly formed to a thickness of 10 nm in the same vacuum. After that, as a ferroelectric film, BaF 2 and MgF 2 were simultaneously vapor-deposited at vapor deposition rates of 1.8 Å / sec and 1.0 Å / sec, respectively, to form BaMgF 4 having a film thickness of 130 nm. The manufacturing conditions are the same as those described in the first embodiment.
【0058】走査型電子顕微鏡により膜表面を観察した
ところ、上記(1)、(2)、(3)いずれの場合も、
実施例1で示したBaF2 バッファ層を介して成膜した
BaMgF4 膜よりも更に緻密な形態を示していた。い
ずれの場合も、シリコン基板との格子定数のミスマッチ
が約 0.6%と小さいCaF2 あるいは(Sr0.1 Ca
0.9 )F2 を最下層に配置し、CaF2 →SrF2 →B
aF2 の順で構成されるバッファ層を用いたことでBa
MgF4 −シリコン基板間の格子定数のミスマッチの影
響を緩和できたことによると考えられる。Observation of the film surface with a scanning electron microscope revealed that in any of the above cases (1), (2) and (3),
The morphology was more dense than that of the BaMgF 4 film formed via the BaF 2 buffer layer shown in Example 1. In either case, the mismatch of the lattice constant with the silicon substrate is as small as about 0.6%, and CaF 2 or (Sr 0.1 Ca
0.9 ) F 2 is placed in the bottom layer, and CaF 2 → SrF 2 → B
By using a buffer layer composed of aF 2 in this order, Ba
It is considered that the influence of the mismatch of the lattice constant between the MgF 4 -silicon substrate could be alleviated.
【0059】また、XRDにより強誘電体膜の配向性を
調べたところ、BaF2 層を介して成膜したBaMgF
4 膜と同様にランダム配向の膜が得られたが、本バッフ
ァ層を用いた膜では、更に(120)ピーク強度が増加
していた。(120)ピーク強度は、(2)のバッファ
構造において最も強く、次いで(1)、(3)の順であ
った。これは、CaF2 を含む最下層のバッファ層によ
り、BaF2 を主とする2層目のバッファ層自体の結晶
性が向上したため、その上に堆積されたBaMgF4 膜
の結晶性が向上したためと考えられる。よって、半導体
表面の伝導度を変調するのに用いられる分極電荷密度の
増加が期待される。When the orientation of the ferroelectric film was examined by XRD, it was found that BaMgF formed through the BaF 2 layer.
A film having a random orientation was obtained as in the case of the four films, but the (120) peak intensity was further increased in the film using this buffer layer. The (120) peak intensity was the strongest in the buffer structure of (2), followed by (1) and (3) in that order. This is because the lowermost buffer layer containing CaF 2 improved the crystallinity of the second buffer layer itself mainly composed of BaF 2 and thus the crystallinity of the BaMgF 4 film deposited thereon. Conceivable. Therefore, an increase in the polarization charge density used to modulate the conductivity of the semiconductor surface is expected.
【0060】このようにして作製した膜を用いて、実施
例1で示したと同様のMFIS構造を作製し、同様の測
定条件で、C−V特性を測定し、誘電率ε、誘電損失 t
anδ、しきい値電圧のシフトΔVthをそれぞれ求めた。Using the film thus produced, an MFIS structure similar to that shown in Example 1 was produced, C-V characteristics were measured under the same measurement conditions, and the dielectric constant ε and dielectric loss t
An δ and the shift ΔVth of the threshold voltage were obtained respectively.
【0061】誘電率、誘電損失を測定したところ、上記
(1)、(2)、(3)いずれの場合も、ε=7 〜 8、
tanδ=0.01という値が得られた。次に、上記の測定条
件の下でC−V測定を行ったところ、測定バイアス=±
2.5 Vのとき、このC−Vヒステリシスからしきい値電
圧のシフトを求めるとΔVth= 1.5 〜 1.6 Vであっ
た。When the dielectric constant and the dielectric loss were measured, ε = 7-8, in any of the above cases (1), (2) and (3).
A value of tan δ = 0.01 was obtained. Next, when CV measurement was performed under the above measurement conditions, measurement bias = ±
At 2.5 V, the shift of the threshold voltage was obtained from the C-V hysteresis, and it was ΔVth = 1.5 to 1.6 V.
【0062】このようにフッ化物強誘電体BaMgF4
及びフッ化物バッファ層(BaX Sr1-X )F2 /(S
ry Ca1-y )F2 を用いることで、熱ひずみによるス
トレスを緩和し、クラックの発生を防ぎ、緻密な強誘電
体膜を形成することが可能になる。また、Si(100) 上
でも単結晶膜が得られるCaF2 あるいは、それに準ず
る(Sr0.1 Ca0.9 )F2 を最下層とした2層フッ化
物バッファ層構造により、シリコン基板間の格子定数の
ミスマッチの影響を緩和し得る2層目のバッファ層自体
の結晶性を向上することにより、強誘電体薄膜の結晶性
を向上し、分極電荷密度の増加が実現され、十分なしき
い値電圧のシフトを得ることができた。Thus, the fluoride ferroelectric BaMgF 4
And a fluoride buffer layer (Ba X Sr 1-X ) F 2 / (S
By using r y Ca 1-y ) F 2 , it becomes possible to relieve stress due to thermal strain, prevent the occurrence of cracks, and form a dense ferroelectric film. In addition, the lattice constant mismatch between silicon substrates is made possible by the double-layer fluoride buffer layer structure having CaF 2 or a (Sr 0.1 Ca 0.9 ) F 2 that is equivalent to it as a bottom layer, which can obtain a single crystal film on Si (100). By improving the crystallinity of the second buffer layer itself, which can mitigate the influence of the above, the crystallinity of the ferroelectric thin film is improved, the polarization charge density is increased, and a sufficient threshold voltage shift is achieved. I was able to get it.
【0063】ここでは、BaF2 とSrF2 、SrF2
とCaF2 の組み合わせの場合を示したが、MgF2 な
どとの組み合わせであっても勿論構わない。また、組成
範囲は基板温度や蒸着速度などの成膜条件によって作製
しやすい範囲を選択することが可能である。Here, BaF 2 , SrF 2 and SrF 2 are used.
Although the case of a combination of CaF 2 and CaF 2 is shown, a combination with MgF 2 or the like may of course be used. In addition, the composition range can be selected such that it can be easily produced depending on the film forming conditions such as the substrate temperature and the vapor deposition rate.
【0064】実施例5 本発明であるフッ化物強誘電体BaMgF4 及びフッ化
物バッファ層LaF3を用いたMFIS構造の製造例及
びこの構造を調べた一実施例を説明する。 Example 5 A description will be given of an example of manufacturing an MFIS structure using the fluoride ferroelectric material BaMgF 4 and the fluoride buffer layer LaF 3 according to the present invention and an example of investigating this structure.
【0065】Si(111) 基板を用い、基板の調製は実施
例1と同様な手順で行った。蒸着源にLaF3 (純度4
N−グラニュール)を用いて、バッファ層としてLaF
3 膜を10nmの膜厚に作製した。蒸着速度は1Å/sec
である。その後、同一真空中でBaF2 とMgF2 をそ
れぞれ蒸着速度1.8Å/sec 、1.0Å/sec で同時に蒸着
することで膜厚 140nmのBaMgF4 を作製した。そ
の他の作製条件は実施例1で述べたものと同様である。Using a Si (111) substrate, the substrate was prepared by the same procedure as in Example 1. LaF 3 (purity of 4
N-granule) as a buffer layer
Three films were formed with a film thickness of 10 nm. Vapor deposition rate is 1Å / sec
Is. After that, BaF 2 and MgF 2 were simultaneously vapor-deposited at the vapor deposition rates of 1.8 Å / sec and 1.0 Å / sec, respectively, in the same vacuum to prepare a BaMgF 4 having a film thickness of 140 nm. Other manufacturing conditions are the same as those described in the first embodiment.
【0066】走査型電子顕微鏡により膜表面を観察した
ところ、LaF3 層を介して成膜したBaMgF4 膜は
緻密な形態を示していた。これは、バッファ層により、
熱膨脹係数の差に起因するストレスを緩和したことによ
ると考えられる。When the surface of the film was observed with a scanning electron microscope, the BaMgF 4 film formed via the LaF 3 layer showed a dense morphology. This is due to the buffer layer
It is considered that the stress caused by the difference in thermal expansion coefficient was alleviated.
【0067】また、XRDにより強誘電体膜の配向性を
調べたところ、LaF3 層を介して成膜したBaMgF
4 膜は、(120)エピタキシャル配向膜であった。従
来、BaMgF4 膜はSi(111) 基板上では、MBE等
の超高真空成膜により(120)エピタキシャル成長す
るが、蒸着などにより自然配向させた膜では、b軸配向
を示すことが知られている。従って、蒸着法によって
も、本発明におけるLaF3 層によりBaMgF4 膜の
配向を制御することが可能であることを示している。Further, when the orientation of the ferroelectric film was examined by XRD, it was found that BaMgF formed through the LaF 3 layer.
The four films were (120) epitaxial alignment films. Conventionally, a BaMgF 4 film is (120) epitaxially grown on a Si (111) substrate by ultra-high vacuum deposition such as MBE, but it is known that a film naturally oriented by vapor deposition or the like exhibits a b-axis orientation. There is. Therefore, it is shown that the orientation of the BaMgF 4 film can be controlled by the LaF 3 layer in the present invention also by the vapor deposition method.
【0068】このようにして作製した膜を用いて、実施
例1で示したと同様のMFIS構造を作製し、同様の測
定条件で、C−V特性を測定し、誘電率ε、誘電損失 t
anδ、しきい値電圧のシフトΔVthをそれぞれ求めた。Using the film thus produced, an MFIS structure similar to that shown in Example 1 was produced, C-V characteristics were measured under the same measurement conditions, and the dielectric constant ε and dielectric loss t
An δ and the shift ΔVth of the threshold voltage were obtained respectively.
【0069】誘電率、誘電損失を測定したところε=
7.8、 tanδ=0.01 、という値が得られた。次に、上記
の測定条件の下でC−V測定を行ったところ、測定バイ
アス±2.5 Vのとき、このC−Vヒステリシスからしき
い値電圧のシフトを求めるとΔVth=1.64Vであった。When the dielectric constant and the dielectric loss were measured, ε =
A value of 7.8, tan δ = 0.01 was obtained. Next, CV measurement was performed under the above measurement conditions. When the measurement bias was ± 2.5 V, the shift of the threshold voltage was calculated from this CV hysteresis, and ΔVth = 1.64 V.
【0070】このようにフッ化物強誘電体BaMgF4
及びフッ化物バッファ層LaF3 を用いることで、熱ひ
ずみによるストレスを緩和し、クラックの発生を防ぎ、
緻密な強誘電体膜を形成することが可能になる。また、
Si(111) 上でBaMgF4(120) 配向膜を得ることが
可能となり、分極電荷密度の増加が実現された。Thus, the fluoride ferroelectric BaMgF 4
And by using the fluoride buffer layer LaF 3 , stress due to thermal strain is mitigated, cracks are prevented from occurring,
It becomes possible to form a dense ferroelectric film. Also,
It was possible to obtain a BaMgF 4 (120) oriented film on Si (111), and an increase in polarization charge density was realized.
【0071】[0071]
【発明の効果】本発明により、熱ひずみによるストレス
を緩和し、クラックの発生を防ぎ、緻密な強誘電体膜を
形成することが可能になる。また、バッファ層を用いる
ことにより、強誘電体薄膜の配向をa軸配向、あるいは
ランダム配向に制御し、半導体表面の伝導度を変調する
のに十分な分極電荷密度を得ることが可能となる。更
に、バッファ層として良好な界面を形成するフッ化物絶
縁体膜を用いたことで、良好なC−V特性及びトランジ
スタ特性が得られる。BaMF4 /バッファのバンドギ
ャップが大きいので、電荷注入が少なく、リーク電流密
度が小さく耐圧の大きい構造が得られ、優れた素子の動
作速度、信頼性、消費電力が実現される。なおかつ、強
誘電体層、バッファ層ともに誘電率が小さく、メモリデ
バイスとして要求される5Vp−pという電源電圧に対
応する非破壊読み出しが可能な電界効果型強誘電体記憶
素子を実現できる。According to the present invention, stress due to thermal strain can be relieved, cracks can be prevented, and a dense ferroelectric film can be formed. Further, by using the buffer layer, it becomes possible to control the orientation of the ferroelectric thin film to be a-axis orientation or random orientation, and obtain a polarization charge density sufficient to modulate the conductivity of the semiconductor surface. Furthermore, by using a fluoride insulator film that forms a good interface as the buffer layer, good CV characteristics and transistor characteristics can be obtained. Since the band gap of BaMF 4 / buffer is large, a structure in which charge injection is small, leak current density is small and breakdown voltage is large can be obtained, and excellent operating speed, reliability and power consumption of the device can be realized. Further, it is possible to realize a field-effect type ferroelectric memory element having a low dielectric constant in both the ferroelectric layer and the buffer layer and capable of nondestructive read corresponding to a power supply voltage of 5 Vp-p required as a memory device.
【0072】本発明は、デバイスの観点からは非破壊読
み出しという原理的に優れており、かつ、プロセスの観
点からは高集積可能という強誘電体記憶素子を実現可能
とするものであり、工業上極めて大きな価値を有するも
のである。The present invention makes it possible to realize a ferroelectric memory element that is excellent in principle of nondestructive read-out from the viewpoint of a device, and can be highly integrated from the viewpoint of a process. It is of great value.
【図1】本発明によるMFIS構造の断面概略図であ
る。FIG. 1 is a schematic cross-sectional view of an MFIS structure according to the present invention.
【図2】本発明によるMFIS構造で得られたC−V特
性を示す図である。FIG. 2 is a diagram showing CV characteristics obtained in the MFIS structure according to the present invention.
1 半導体基板(p型シリコン基板) 2 バッファ層(BaF2 膜) 3 強誘電体膜(BaMgF4 膜) 4 電極(アルミニウム) 5 裏面電極1 semiconductor substrate (p-type silicon substrate) 2 buffer layer (BaF 2 film) 3 ferroelectric film (BaMgF 4 film) 4 electrode (aluminum) 5 back electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 C30B 29/12 9261−4G H01L 27/10 451 27/108 21/8242 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location C30B 29/12 9261-4G H01L 27/10 451 27/108 21/8242
Claims (8)
らなる群から選択される元素]で表されるフッ化物系強
誘電体と半導体単結晶基板の間にバッファ層を形成して
なることを特徴とする強誘電体記憶素子。1. A fluoride-based ferroelectric represented by the following formula (I): BaMF 4 (I) [wherein M is an element selected from the group consisting of Mg, Zn, Mn, Fe, Co and Ni]. A ferroelectric memory element comprising a buffer layer formed between a semiconductor single crystal substrate and a semiconductor single crystal substrate.
からなるアルカリ土類金属群から選択される元素]で表
されるフッ化物絶縁体層であることを特徴とする請求項
1に記載の強誘電体記憶素子。2. A buffer layer having the following formula (II) (A x B 1-x ) F 2 (0 ≦ x ≦ 1) (II) [wherein A and B are Ca, Sr, Ba and Mg, respectively]
2. The ferroelectric memory element according to claim 1, which is a fluoride insulator layer represented by an element selected from the alkaline earth metal group consisting of
とを特徴とする請求項2に記載の強誘電体記憶素子。3. The ferroelectric memory element according to claim 2, wherein the fluoride insulator layer is made of BaF 2 .
I) (0≦x≦1、0≦y≦1) [但し、A、B、C及びDはそれぞれCa、Sr、Ba
及びMgからなるアルカリ土類金属群から選択される元
素]で表される2層からなるフッ化物絶縁体層であるこ
とを特徴とする請求項1に記載の強誘電体記憶素子。4. The buffer layer has the following formula (III) (A x B 1-x ) F 2 / (C y D 1-y ) F 2 (II
I) (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) [where A, B, C and D are Ca, Sr and Ba, respectively]
And an element selected from the group of alkaline earth metals consisting of Mg], which is a fluoride insulator layer composed of two layers.
からなることを特徴とする請求項4に記載の強誘電体記
憶素子。5. The fluoride insulator layer is BaF 2 / CaF 2
The ferroelectric memory element according to claim 4, comprising:
金属群から選択される元素]で表されるフッ化物絶縁体
層であることを特徴とする請求項1に記載の強誘電体記
憶素子。6. A fluoride insulator in which the buffer layer is represented by the following formula (IV) AF 3 (IV) [where A is an element selected from the group of rare earth metals consisting of La, Nd, Ce and Er]. The ferroelectric memory element according to claim 1, wherein the ferroelectric memory element is a layer.
を特徴とする請求項6に記載の強誘電体記憶素子。7. The ferroelectric memory element according to claim 6, wherein the fluoride insulating layer is LaF 3 .
を特徴とする請求項1に記載の強誘電体記憶素子。8. The ferroelectric memory element according to claim 1, wherein the semiconductor single crystal substrate is silicon.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19040994A JP3229911B2 (en) | 1994-08-12 | 1994-08-12 | Ferroelectric memory element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19040994A JP3229911B2 (en) | 1994-08-12 | 1994-08-12 | Ferroelectric memory element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0855919A true JPH0855919A (en) | 1996-02-27 |
JP3229911B2 JP3229911B2 (en) | 2001-11-19 |
Family
ID=16257668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19040994A Expired - Fee Related JP3229911B2 (en) | 1994-08-12 | 1994-08-12 | Ferroelectric memory element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3229911B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1011149A2 (en) * | 1998-12-16 | 2000-06-21 | Matsushita Electronics Corporation | Semiconductor memory device and method for producing the same |
WO2002082510A1 (en) * | 2000-08-24 | 2002-10-17 | Cova Technologies Incorporated | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
US6825517B2 (en) | 2002-08-28 | 2004-11-30 | Cova Technologies, Inc. | Ferroelectric transistor with enhanced data retention |
US6908772B2 (en) | 2001-03-02 | 2005-06-21 | Cova Technologies, Inc. | Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric |
US7825569B2 (en) | 2001-06-13 | 2010-11-02 | Seiko Epson Corporation | Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE20021398U1 (en) | 2000-12-18 | 2001-04-05 | Purem Abgassysteme Gmbh & Co | Exhaust gas cleaning system for the denitrification of exhaust gases from an internal combustion engine on an SCR catalytic converter, device for holding and connecting a reducing agent container to such an exhaust gas cleaning system, and containers for NH3 |
-
1994
- 1994-08-12 JP JP19040994A patent/JP3229911B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1011149A2 (en) * | 1998-12-16 | 2000-06-21 | Matsushita Electronics Corporation | Semiconductor memory device and method for producing the same |
EP1011149A3 (en) * | 1998-12-16 | 2000-09-27 | Matsushita Electronics Corporation | Semiconductor memory device and method for producing the same |
US6380573B1 (en) | 1998-12-16 | 2002-04-30 | Matsushita Electronics Corporation | Semiconductor memory device and method for producing the same |
WO2002082510A1 (en) * | 2000-08-24 | 2002-10-17 | Cova Technologies Incorporated | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
US7030435B2 (en) | 2000-08-24 | 2006-04-18 | Cova Technologies, Inc. | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
US6908772B2 (en) | 2001-03-02 | 2005-06-21 | Cova Technologies, Inc. | Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric |
US7825569B2 (en) | 2001-06-13 | 2010-11-02 | Seiko Epson Corporation | Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element |
US7956519B2 (en) | 2001-06-13 | 2011-06-07 | Seiko Epson Corporation | Piezoelectric device having a ferroelectric film including a solid solution |
US7960901B2 (en) | 2001-06-13 | 2011-06-14 | Seiko Epson Corporation | Piezoelectric device having a ferroelectric film including a ferroelectric material |
US6825517B2 (en) | 2002-08-28 | 2004-11-30 | Cova Technologies, Inc. | Ferroelectric transistor with enhanced data retention |
Also Published As
Publication number | Publication date |
---|---|
JP3229911B2 (en) | 2001-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5955213A (en) | Ferroelectric thin film, electric device, and method for preparing ferroelectric thin film | |
US5998819A (en) | Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same | |
US6387712B1 (en) | Process for preparing ferroelectric thin films | |
US6709776B2 (en) | Multilayer thin film and its fabrication process as well as electron device | |
US7368172B2 (en) | Membrane multi-layer structure, and actuator element, capacitive element and filter element using the same | |
US6197600B1 (en) | Ferroelectric thin film, manufacturing method thereof and device incorporating the same | |
WO1998053506A1 (en) | Ferroelectric memory element and method of producing the same | |
KR100378276B1 (en) | Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device | |
Singh et al. | Memory improvement with high-k buffer layer in metal/SrBi2Nb2O9/Al2O3/silicon gate stack for non-volatile memory applications | |
JP4427925B2 (en) | Laminated thin film manufacturing method and electronic device | |
JP3203135B2 (en) | Ferroelectric memory element | |
EP0864537B1 (en) | Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same | |
JP3229911B2 (en) | Ferroelectric memory element | |
JPH08186182A (en) | Ferroelectric thin-film element | |
JPH104181A (en) | Ferroelectric element and semiconductor device | |
JP2001222913A (en) | Dielectric thin film, its manufacturing method, and its electronic product | |
JPH11103024A (en) | Ferroelectric capacitor and semiconductor device therewith | |
JP3745950B2 (en) | Laminated body of zirconium oxide film and PZT film and semiconductor device including the same | |
JPH08340084A (en) | Manufacture of dielectric thin film and dielectric thin film manufactured by it | |
JP2001220296A (en) | Dielectric thin film and its electronic part | |
KR100363393B1 (en) | Ndro-fram memory cell device and the fabrication method there of | |
JPH08335580A (en) | Manufacture of dielectric thin film and manufacture of ferroelectric memory device employing the dielectric thin film | |
JPH06329497A (en) | Method for molding crystalline thin film | |
JPH09252095A (en) | Thin film capacitor and semiconductor device | |
JPH1197630A (en) | Manufacture of ferroelectric thin film and ferroelectric memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |