JPH0855200A - Ic card - Google Patents

Ic card

Info

Publication number
JPH0855200A
JPH0855200A JP6189347A JP18934794A JPH0855200A JP H0855200 A JPH0855200 A JP H0855200A JP 6189347 A JP6189347 A JP 6189347A JP 18934794 A JP18934794 A JP 18934794A JP H0855200 A JPH0855200 A JP H0855200A
Authority
JP
Japan
Prior art keywords
chip
card
chips
authentication
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6189347A
Other languages
Japanese (ja)
Inventor
Shuichi Nagasawa
修一 永澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
N T T DATA TSUSHIN KK
NTT Data Corp
Original Assignee
N T T DATA TSUSHIN KK
NTT Data Communications Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by N T T DATA TSUSHIN KK, NTT Data Communications Systems Corp filed Critical N T T DATA TSUSHIN KK
Priority to JP6189347A priority Critical patent/JPH0855200A/en
Publication of JPH0855200A publication Critical patent/JPH0855200A/en
Pending legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

PURPOSE:To provide an IC card to which high security performance and a large capacity are available. CONSTITUTION:An IC part 11 arranged at a specific position of one card substrate 10 is constituted including plural electrically separated IC chips A to C and an IC chip management part 12. The IC chip management part 12 has a selective switching mechanism 121 which selects and electrically connects one of the IC chips A to C to an interface part 13, a switching control part 122 which controls the operation of the selective switching mechanism 121, and an activation part 123 which activates the respective IC chips A to C for a specific period to make them active, thereby preventing the individual IC chips A to C from affecting one another. After authentification of one IC chip and when the IC chip is normal a chip control part 124 may be provided with a function to allow a card reader writer 2 to access other IC chips.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、一枚のカード基板に複
数のICカード機能を搭載したICカードに関し、特に
個々の機能の相互影響を最小限に抑制するための技術に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC card having a plurality of IC card functions mounted on one card substrate, and more particularly to a technique for minimizing mutual influence of individual functions.

【0002】[0002]

【従来の技術】ICカードは、カード基板にLSI(la
rge scale integration:大規模集積回路)及びメモリ
を含むIC部を設け、このIC部にてデータの読み書
き、消去、再書込、その他種々の処理機能を実現するも
のであり、大別してCPU内蔵型カードとワイヤードロ
ジック型カードとに分けられる。CPU内蔵型カード
は、例えばS型ICカードのように、上記IC部に演算
やメモリ管理を行うためのCPU(central processing
unit)を含む能動型チップを配し、ある程度のデータ
記憶容量を確保しつつ偽造や不正読み出しを防ぐセキュ
リティ機能を持たせることができるものである。他方、
ワイヤードロジック型カードは、IC部にRAM(rand
om access memory)やROM(read only memory)等の
メモリ素子(受動型チップ)のみを配し、主として大容
量のカード状記憶媒体として機能させるものであり、通
常はメモリカードと呼ばれる。従来のICカードは、I
C部を一チップで構成し、あるいは複数チップを導線等
で接続して一つのユニットとするのが一般的であった。
2. Description of the Related Art An IC card has an LSI (la
rge scale integration: An IC unit including a large-scale integrated circuit) and a memory is provided, and various processing functions such as data reading / writing, erasing, rewriting, etc. are realized in this IC unit. Cards and wired logic cards. The CPU-incorporated card is a CPU (central processing) for performing arithmetic operations and memory management in the IC section, such as an S-type IC card.
unit) that includes an active chip to secure a certain amount of data storage capacity while having a security function that prevents forgery and unauthorized reading. On the other hand,
The wired logic card has a RAM (rand
om access memory), ROM (read only memory), and other memory devices (passive chips) are arranged only to function mainly as a large-capacity card-shaped storage medium, and is usually called a memory card. The conventional IC card is I
It is general that the C portion is configured by one chip, or a plurality of chips are connected by a conductor or the like to form one unit.

【0003】[0003]

【発明が解決しようとする課題】ところで、ICカード
には、データ記憶領域の大容量化、及び、セキュリティ
機能の徹底化という要求がある。前述のS型ICカード
のようなCPU内蔵型カードは、ある程度のデータ容量
性と高セキュリティ性の両方を満たすことができるた
め、かなり普及しており、その改良も良く行われてい
る。しかしながら、このようなICカードにおいてCP
Uが誤動作した場合には、異常状態がメモリ等に連鎖的
に波及して読み書き乃至処理対象となるデータの大半が
破壊されてしまうという重大な問題があった。他方、メ
モリカードのようなワイヤードロジック型カードは、そ
の構造上、書き込まれたデータが一気に破壊されるとい
う事態が起きにくいのでデータの安全性は図れるが、セ
キュリティ面での不安があった。
By the way, there is a demand for an IC card to have a large capacity of a data storage area and to have a thorough security function. Cards with a built-in CPU, such as the S-type IC card described above, are quite popular because they can satisfy both the data capacity and the high security to some extent, and their improvements are well made. However, in such an IC card, CP
When U malfunctions, there is a serious problem that an abnormal state is cascadingly propagated to the memory or the like and most of the data to be read / written or processed is destroyed. On the other hand, a wired logic type card such as a memory card has a structure in which it is unlikely that the written data is destroyed at once, so that the safety of the data can be achieved, but there is a concern in terms of security.

【0004】本発明の課題は、かかる問題点に鑑み、C
PU内蔵型カードとワイヤードロジック型カードの双方
の利点を活かし、より使い易い構成のICカードを提供
することにある。
In view of the above problems, the object of the present invention is C
An advantage of both the PU built-in type card and the wired logic type card is to provide an IC card with a structure that is easier to use.

【0005】[0005]

【課題を解決するための手段】上記課題を解決する第1
発明のICカードは、カード基板の所定位置にカードリ
ーダライタとのインタフェースを含むIC部を配して成
るもので、IC部は、各々電気的に分離された複数のI
Cチップと、これらICチップのいずれかを選択し、選
択したICチップと前記インタフェースとの導通をとる
ICチップ管理手段と、を有することを特徴とする。な
お、上記複数のICチップは、能動型チップ、受動型チ
ップ、あるいはこれらの組合せであっても良い。
Means for Solving the Problems A first method for solving the above problems is described below.
The IC card of the invention comprises an IC unit including an interface with a card reader / writer at a predetermined position of a card substrate, and the IC unit is composed of a plurality of electrically isolated I
It is characterized by comprising a C chip and an IC chip management means for selecting one of these IC chips and for establishing electrical continuity between the selected IC chip and the interface. The plurality of IC chips may be active chips, passive chips, or a combination thereof.

【0006】第2発明のICカードは、上記構成のIC
カードにおいて、ICチップ管理手段が、カードリーダ
ライタから各ICチップへのデータアクセス前に所定時
間だけ当該ICチップを活性化させる活性化手段を有す
ることを特徴とする。
The IC card of the second invention is an IC having the above-mentioned configuration.
In the card, the IC chip management means has an activation means for activating the IC chip for a predetermined time before data access from the card reader / writer to each IC chip.

【0007】第3発明のICカードは、複数のICチッ
プが能動型チップ及び受動型チップであり、ICチップ
管理手段は、能動型チップの認証結果、即ちセキュリテ
ィチェックの結果が正常のときに受動型チップに対する
カードリーダライタのデータアクセスを許容するチップ
制御手段を有することを特徴とする。
In the IC card of the third invention, a plurality of IC chips are an active type chip and a passive type chip, and the IC chip management means is passive when the authentication result of the active type chip, that is, the security check result is normal. It has a chip control means for permitting data access of the card reader / writer to the die chip.

【0008】第4発明のICカードは、前記複数のIC
チップが、複数の能動型チップを含み、前記チップ制御
手段は、各能動型チップによる認証の組み合わせが正常
のときに前記受動型チップに対する前記カードリーダラ
イタのデータアクセスを許容する構成であることを特徴
とする。
An IC card according to a fourth aspect of the present invention is the plurality of ICs.
A chip includes a plurality of active chips, and the chip control means is configured to allow data access of the card reader / writer to the passive chip when a combination of authentications by the active chips is normal. Characterize.

【0009】[0009]

【作用】第1発明のICカードでは、ICチップ管理手
段で複数のICチップのいずれかを選択し、そのICチ
ップをカードリーダライタとのインタフェースに導通さ
せる。これにより当該ICチップに対するカードリーダ
ライタからのアクセスが可能となるが、このとき、他の
ICチップは電気的に分離されているので、何らかの原
因で当該ICチップが誤動作しても他のICチップに影
響が及ばず、異常状態の連鎖的波及が抑制される。
In the IC card of the first aspect of the present invention, the IC chip management means selects any one of the plurality of IC chips and brings the IC chip into conduction with the interface with the card reader / writer. This makes it possible to access the IC chip from the card reader / writer, but at this time, since the other IC chips are electrically separated from each other, even if the IC chip malfunctions due to some reason, the other IC chip will not operate. Is not affected, and the chained spread of abnormal conditions is suppressed.

【0010】第2発明のICカードでは、ICチップ管
理手段に設けた活性化手段が、カードリーダライタから
各ICチップへのデータアクセス前に所定時間だけ当該
ICチップを活性化させ、アクティブ状態とする。つま
り、上記時間以外は各ICチップの機能が制限されるの
で、書き込まれたデータの安全性が高まる。
In the IC card of the second aspect of the present invention, the activation means provided in the IC chip management means activates the IC chip for a predetermined time before data access from the card reader / writer to each IC chip, and activates the IC chip. To do. In other words, the function of each IC chip is limited except during the above time, so that the safety of the written data is enhanced.

【0011】第3発明のICカードでは、例えばICチ
ップ管理手段に設けたチップ制御手段が、能動型チップ
による認証結果が正常のときに受動型チップに対するカ
ードリーダライタのデータアクセスを許容する。これに
より、能動型チップにおいてCPUの誤動作があっても
その影響が受動型チップに及ぶことが無くなる。なお、
認証結果の判定処理は、端末機等の上位装置で行っても
良く、ICカード側にこの機能を持たせる構成にしても
良い。前者の場合、ICカード(ICチップ管理手段)
は、各ICチップの認証結果、各種制御信号、データ類
の橋渡し的な動作を行う。
In the IC card of the third invention, for example, the chip control means provided in the IC chip management means allows the card reader / writer to access the passive chip data when the authentication result by the active chip is normal. This prevents the passive chip from being affected by the malfunction of the CPU in the active chip. In addition,
The authentication result determination process may be performed by a higher-level device such as a terminal device, or the IC card may be configured to have this function. In the former case, IC card (IC chip management means)
Performs an operation of bridging the authentication result of each IC chip, various control signals, and data.

【0012】第4発明のICカードでは、各能動型チッ
プによる認証の組み合わせが正常のときのみ前記受動型
チップに対する前記カードリーダライタのデータアクセ
スを許容する。これにより、一つの能動型チップを用い
る場合に比べてセキュリテイ性がより高まり、しかも、
認証項目を任意に変更乃至追加できるので、このICカ
ードを用いたシステムの長期にわたるセキュリティを確
保することができる。
In the IC card of the fourth aspect of the present invention, data access of the card reader / writer to the passive chip is permitted only when the combination of authentication by the active chips is normal. As a result, compared to the case where one active chip is used, security is further enhanced, and moreover,
Since the authentication item can be arbitrarily changed or added, it is possible to ensure the long-term security of the system using this IC card.

【0013】[0013]

【実施例】次に、図面を参照して本発明の実施例を詳細
に説明する。図1は、本発明の一実施例の構成図であ
り、カード基板10の所定位置に一つのIC部11を配
したICカード1の例を示している。図中、符号2はI
Cカード1との間で制御信号やデータ類の読み書きを行
うためのカードリーダライタ、3は所定の処理プログラ
ムを実行する端末機であり、各々既存のものである。
Next, an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a configuration diagram of an embodiment of the present invention, showing an example of an IC card 1 in which one IC section 11 is arranged at a predetermined position of a card substrate 10. In the figure, reference numeral 2 is I
A card reader / writer 3 for reading / writing control signals and data from / to the C card 1 is a terminal device that executes a predetermined processing program, and each is an existing one.

【0014】IC部11には、ICチップ管理部12、
インタフェース部13、及び、各々電気的に分離された
三つのICチップA〜Cが設けられている。これらIC
チップA〜Cは、CPU内蔵型のもののみ、あるいはワ
イヤードロジック型のもののみであっても良く、両者を
混在させたものであっても良い。インタフェース部13
は、カードリーダライタ2(及び端末機3)との間で制
御信号や読み書き対象となるデータ等の接続インタフェ
ースとなるものである。このインタフェース部13は、
ISO規格に従う既存のものである。
The IC unit 11 includes an IC chip management unit 12,
An interface section 13 and three electrically separated IC chips A to C are provided. These IC
The chips A to C may be only those with a built-in CPU or only those with a wired logic type, or may be a mixture of both. Interface unit 13
Is an interface for connecting control signals and data to be read / written with the card reader / writer 2 (and the terminal 3). This interface unit 13
It is an existing one that complies with the ISO standard.

【0015】ICチップ管理部12は、各ICチップA
〜Cのいずれかを選択して前記インタフェース部13と
の導通をとる選択切換機構121、この選択切換機構1
21の動作を制御する切換制御部122、各ICチップ
A〜Cを所定時間だけ活性化してアクティブ状態にする
ための活性化部123、及び、一のICチップで当該カ
ードの認証を行った後、認証結果の正否判定を行い、判
定結果が正常のときに他のICチップに対するカードリ
ーダライタ2のアクセス(制御信号やデータ類の送受
信、読み書き、以下同じ)を許容するチップ制御部12
4を有している。なお、チップ制御部124の機能は、
後述のATR信号に基づいて端末機3の側でも実現する
ことができる。この場合は、チップ制御部124に当該
機能のバイパス機能を持たせるか、あるいはチップ制御
部124自体を削除するようにしても良い。ICカード
1におけるその他の周知の構成については図示を省略し
てある。
The IC chip management section 12 controls each IC chip A.
Selection switching mechanism 121 for selecting one of C to C to establish electrical connection with the interface section 13, and this selection switching mechanism 1
21. After the switching control unit 122 for controlling the operation of 21, the activation unit 123 for activating each of the IC chips A to C for a predetermined time to make them active, and the authentication of the card with one IC chip. A chip control unit 12 that determines whether the authentication result is correct or not and permits the card reader / writer 2 to access another IC chip (transmission / reception of control signals and data, read / write, the same applies hereinafter) when the determination result is normal.
Four. The function of the chip control unit 124 is
It can also be realized on the terminal 3 side based on an ATR signal described later. In this case, the chip control unit 124 may be provided with a bypass function for the function, or the chip control unit 124 itself may be deleted. Illustration of other known configurations of the IC card 1 is omitted.

【0016】次に、上記構成のICカード1を含むシス
テムの具体的な処理手順を図2及び図3に従って説明す
る。各図の左側は端末機3側における処理、右側はカー
ドリーダライタ2を介して接続されたICカード1側の
処理であり、Sは各処理ステップを表す。図2の例は、
各ICチップA〜CがCPUを内蔵する能動型チップで
あり、これらチップA〜Cにより複合的な認証を行った
後にICチップCのメモリにデータを書き込む場合の処
理手順を示すものである。
Next, a specific processing procedure of the system including the IC card 1 having the above-mentioned configuration will be described with reference to FIGS. The left side of each figure is the process on the side of the terminal device 3, the right side is the process on the side of the IC card 1 connected through the card reader / writer 2, and S represents each process step. The example in Figure 2
Each of the IC chips A to C is an active chip having a built-in CPU, and shows a processing procedure for writing data in the memory of the IC chip C after performing complex authentication by the chips A to C.

【0017】図2を参照すると、端末機3は、初期時に
ICカード1のセット待ちの状態となっており(S10
1)、カードリーダライタ2に実際にICカード1がセ
ットされたことを確認したときは(S102)、カード
活性化処理(S103)を行うための制御信号を送信す
る。このとき、ICカード1(切換制御部122及び選
択切換機構121)でICチップAを選択してあるもの
とすると、ICカード1(活性化部123)は、この制
御信号に基づいてICチップAを活性化し、活性化後は
端末機3側にカード種別のためのATR(answer to re
set)信号を返信する(S201)。端末機3では、こ
のATR信号の受信を契機に第1段階の認証を開始す
る。即ち、認証のための信号をICカード1側に送信す
る(S104)。
Referring to FIG. 2, the terminal 3 is in a state of waiting for the IC card 1 to be set at the initial stage (S10).
1) When it is confirmed that the IC card 1 is actually set in the card reader / writer 2 (S102), a control signal for performing the card activation process (S103) is transmitted. At this time, assuming that the IC chip A is selected by the IC card 1 (the switching control unit 122 and the selection switching mechanism 121), the IC card 1 (activating unit 123) determines that the IC chip A is based on this control signal. After the activation, the ATR (answer to re
set) signal is returned (S201). The terminal device 3 starts the first-stage authentication upon receiving the ATR signal. That is, a signal for authentication is transmitted to the IC card 1 side (S104).

【0018】ICカード1(チップ制御部124)で
は、上記認証のための信号に基づいてICチップAの認
証を行ってその結果を端末機3側に返信する(S20
2)とともに所定時間、例えば認証に要する時間経過後
は当該チップAを非活性化させる。なお、チップ制御部
124の機能を端末機3側に持たせた場合は、ICチッ
プAからの認証結果を直接端末機3側に返信する。端末
機3では、ICカード1からの認証結果に基づいて認証
が成功したか否かを判定し(S105)、成功したとき
は再活性化を行い(S106)、ICカード1側にその
ための制御信号を送る。
The IC card 1 (chip control section 124) authenticates the IC chip A based on the above-mentioned authentication signal and sends back the result to the terminal 3 side (S20).
Along with 2), the chip A is deactivated after a predetermined time, for example, the time required for authentication. When the function of the chip controller 124 is provided on the terminal 3 side, the authentication result from the IC chip A is directly returned to the terminal 3 side. The terminal device 3 determines whether or not the authentication is successful based on the authentication result from the IC card 1 (S105), and if successful, reactivates the authentication (S106), and controls the IC card 1 side for that purpose. Send a signal.

【0019】ICカード1では、この制御信号に基づい
て次のICチップBを選択して活性化し、ATR信号を
端末機3側に返信する(S203)。端末機3は、この
ATR信号によりカード種別を行った後、第2段階の認
証のための信号をICカード1側に送信する(S10
7)。ICカード1は、この信号に基づいてICチップ
Bの認証結果を端末機3側に返信する(S204)とと
もに所定時間経過後に当該チップBを非活性化させる。
端末機3では、ICカード1からの認証結果に基づいて
認証が成功したか否か(認証結果が正常か否か、以下同
じ)を判定し(S108)、成功したとき(正常のと
き、以下同じ)はICカード1の再活性化を行い(S1
09)、ICカード1側にそのための制御信号を送る。
In the IC card 1, the next IC chip B is selected and activated based on this control signal, and the ATR signal is returned to the terminal 3 side (S203). After performing the card classification by the ATR signal, the terminal 3 transmits a signal for the second stage authentication to the IC card 1 side (S10).
7). Based on this signal, the IC card 1 returns the authentication result of the IC chip B to the terminal 3 side (S204) and deactivates the chip B after a lapse of a predetermined time.
The terminal device 3 determines whether or not the authentication is successful (whether or not the authentication result is normal, the same applies hereinafter) based on the authentication result from the IC card 1 (S108), and if successful (when normal, then The same applies to reactivate IC card 1 (S1
09), and sends a control signal therefor to the IC card 1 side.

【0020】ICカード1では、この制御信号に基づい
て次のICチップCを選択して活性化し、ATR信号を
端末機3側に返信する(S205)。端末機3は、この
ATR信号によりカード種別を行った後、第3段階の認
証のための信号をICカード1側に送信する(S11
0)。ICカード1は、この信号に基づいてICチップ
Cの認証結果を端末機3側に返信する(S206)。端
末機3では、ICカード1からの認証結果に基づいて認
証が成功したか否かを判定し(S111)、成功したと
きはICカード1へデータ読み書きの準備を促し、IC
カード1(チップ制御部124)がそれを許容したとき
(S207)は、実際にデータ読み書きを行う(S11
2)。前述のように、端末機3の側でデータアクセス制
御を行うときは、ICチップCに直接データの読み書き
を行う。データの読み書きが終了したとき、及び前段階
で認証が失敗したとき、即ち認証結果が異常のとき(S
105、S108、S111)は、ICカード1の非活
性化を行う(S113)。このとき、ICカード1(切
換制御部122及び選択切換機構121)は、選択され
るICチップを当初の状態、即ちICチップAに遷移さ
せる。一連の処理終了後、端末機3は、カード排出を行
い(S114)、初期状態に戻る。
In the IC card 1, the next IC chip C is selected and activated based on this control signal, and the ATR signal is returned to the terminal 3 side (S205). After performing the card classification by the ATR signal, the terminal 3 transmits a signal for the third stage authentication to the IC card 1 side (S11).
0). The IC card 1 returns the authentication result of the IC chip C to the terminal 3 side based on this signal (S206). The terminal device 3 determines whether or not the authentication is successful based on the authentication result from the IC card 1 (S111). If the authentication is successful, the IC card 1 is prompted to prepare for reading and writing data, and the IC
When the card 1 (chip control unit 124) permits it (S207), actual data reading / writing is performed (S11).
2). As described above, when the data access control is performed on the terminal 3 side, the data is directly read from or written to the IC chip C. When the reading and writing of data is completed and when the authentication fails in the previous step, that is, when the authentication result is abnormal (S
In 105, S108, and S111), the IC card 1 is deactivated (S113). At this time, the IC card 1 (the switching control unit 122 and the selection switching mechanism 121) shifts the selected IC chip to the initial state, that is, the IC chip A. After the series of processing is completed, the terminal device 3 ejects the card (S114) and returns to the initial state.

【0021】このように、複数のICチップA〜Cでカ
ード認証を行い、認証が成功したときに初めてICチッ
プCのメモリへのデータ読み書きが可能になるようにし
たので、各ICチップA〜Cでの誤動作の影響を最小限
にとどめることができる。
As described above, the card authentication is performed by the plurality of IC chips A to C, and the data can be read from and written to the memory of the IC chip C only when the authentication is successful. It is possible to minimize the influence of malfunction in C.

【0022】図3は、図2の例において、ICチップ
A,Bの認証処理を省略することによりデータ読み書き
処理を短時間で行う場合の例であり、端末機3がカード
活性化処理を行うまでの処理(S301〜S303)、
及び、ICカード1がICチップAを活性化して端末機
3側にATR信号を返信するまでの処理(S401)
は、図2の場合と同様である。この例では、端末機3が
ATR信号を受信したときは認証をせずに直ちにカード
再活性化処理を行い(S304)、これを受けてICカ
ード1は、ICチップBを活性化してATR信号を返信
する(S402)。ICチップCについても活性化まで
は同様の手順を経て(S305、S403)、活性化後
はカード認証処理を行う(S307、S404)。以後
の処理は、図2の場合と同様となる(S308〜S31
0、S405〜S406)。このように、認証処理が不
要な場合には直ちにメモリに対してデータ読み書きを行
うことにより、処理時間の短縮化を図ることができる。
FIG. 3 is an example of a case where the data read / write process is performed in a short time by omitting the authentication process of the IC chips A and B in the example of FIG. 2, and the terminal 3 performs the card activation process. Processing up to (S301 to S303),
Also, the process until the IC card 1 activates the IC chip A and returns an ATR signal to the terminal 3 side (S401).
Is similar to the case of FIG. In this example, when the terminal 3 receives the ATR signal, the card reactivation process is immediately performed without authentication (S304), and the IC card 1 activates the IC chip B to receive the ATR signal. Is returned (S402). The IC chip C is also subjected to the same procedure until activation (S305, S403), and card activation processing is performed after activation (S307, S404). Subsequent processing is the same as in the case of FIG. 2 (S308 to S31).
0, S405 to S406). As described above, when the authentication process is unnecessary, the data can be read from and written to the memory immediately, so that the processing time can be shortened.

【0023】なお、本発明は、上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲での構成変更
が可能である。例えばIC部11に、第1の能動型チッ
プ、第2の能動型チップ、第1の受動型チップ、及び、
第2の受動型チップの4種類のICチップとこれらを切
り換える手段とを設けるとともに、端末機3側で各IC
チップによる認証を組み合せ、新たなセキュリティチェ
ック項目をおこすような構成にすることもできる。
The present invention is not limited to the above-mentioned embodiment, and the constitution can be changed without departing from the scope of the invention. For example, the IC unit 11 includes a first active chip, a second active chip, a first passive chip, and
The four types of IC chips of the second passive type chip and means for switching between them are provided, and each IC on the terminal 3 side is provided.
It is also possible to combine the authentication by the chip and make a new security check item.

【0024】また、数年毎にIC部11に新機能を実現
するための能動型チップを増設し、端末機3側で当該I
Cカードに合わせたチェック項目を増やすようにするこ
とも本発明によれば可能になる。例えば第1の能動型チ
ップと新たに増設した第3の能動型チップとの認証を行
い、その後に既存の第2の能動型チップの認証を行う
等、ICチップの数が増えるにつれてその組合せの種類
を増やすことができる。これにより、本発明のICカー
ドを含んで成るシステムの全体的なセキュリティを長期
間にわたって確保し続けることが可能になる。
In addition, an active chip for realizing a new function is added to the IC unit 11 every few years, and the I terminal is connected to the terminal 3 side.
According to the present invention, it is possible to increase the number of check items according to the C card. For example, the authentication of the first active chip and the newly added third active chip is performed, and then the authentication of the existing second active chip is performed. You can increase the types. This makes it possible to maintain the overall security of the system including the IC card of the present invention for a long period of time.

【0025】[0025]

【発明の効果】以上の説明から明かなように、第1発明
のICカードによれば、一枚のカード基板に複数のIC
カード機能を搭載してこれを切り換えて使用することが
可能となる効果がある。しかも、ICチップの一つが何
らかの原因で誤動作しても電気的に分離された他のIC
チップに影響が及ばないので、異常状態が最小限にとど
まり、読み書き乃至処理対象となるデータの安全性が高
まる効果もある。
As is apparent from the above description, according to the IC card of the first invention, a plurality of ICs can be mounted on one card substrate.
There is an effect that a card function is installed and can be switched and used. Moreover, even if one of the IC chips malfunctions for some reason, another IC that is electrically isolated
Since the chip is not affected, the abnormal state is minimized, and there is an effect that the safety of data to be read / written or processed is enhanced.

【0026】また、第2発明のICカードによれば、各
ICチップへのデータアクセス前に所定時間だけ当該I
Cチップが活性化し、この時間以外は各ICチップの機
能が制限されるので、書き込まれたデータの安全性が高
まる効果がある。
Further, according to the IC card of the second aspect of the invention, before the data access to each IC chip, the I
The C chip is activated, and the function of each IC chip is limited except for this time, which has the effect of increasing the safety of the written data.

【0027】また、第3発明のICカードによれば、能
動型チップで当該カードの認証、即ちセキュリティチェ
ックを行った後、その結果が正常のときに受動型チップ
に対するデータアクセスが許容されるので、能動型チッ
プにおいてCPUの誤動作があってもその影響が受動型
チップに及ぶことが無くなり、高セキュリティ性及びデ
ータの大容量化が図れ、更に書き込まれたデータの安全
性が確保される効果がある。
Further, according to the IC card of the third invention, after the card is authenticated by the active chip, that is, the security check is performed, data access to the passive chip is permitted when the result is normal. Even if a CPU malfunctions in the active chip, the influence of the malfunction of the CPU does not reach the passive chip, high security and large capacity of data can be achieved, and further, the safety of written data is secured. is there.

【0028】更に第4発明のICカードによれば、複数
の能動型チップの組み合わせによってカード認証の正否
判定が行われるので、一つの能動型チップを用いる場合
に比べて認証効果がより高まり、しかも、認証項目を任
意に変更乃至追加できるので、このICカードを用いた
システムの長期にわたるセキュリティが確保される効果
がある。
Further, according to the IC card of the fourth aspect of the present invention, since the correctness of the card authentication is judged by the combination of a plurality of active chips, the authentication effect is further enhanced as compared with the case where one active chip is used. Since the authentication item can be arbitrarily changed or added, there is an effect that long-term security of the system using this IC card is ensured.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るICカードの構成と周
辺装置との接続関係を示す図。
FIG. 1 is a diagram showing a configuration of an IC card according to an embodiment of the present invention and a connection relationship with peripheral devices.

【図2】本実施例のICカードを含むシステムの具体的
な処理手順図。
FIG. 2 is a specific processing procedure diagram of a system including the IC card of the present embodiment.

【図3】本実施例のICカードを含むシステムの他の処
理手順図。
FIG. 3 is another processing procedure diagram of the system including the IC card of the present embodiment.

【符号の説明】[Explanation of symbols]

1 ICカード 10 カード基板 11 IC部 12 ICチップ管理部 121 選択切換機構 122 切換制御部 123 活性化部 124 チップ制御部 13 インタフェース部 1 IC Card 10 Card Board 11 IC Section 12 IC Chip Management Section 121 Selection Switching Mechanism 122 Switching Control Section 123 Activation Section 124 Chip Control Section 13 Interface Section

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 カード基板の所定位置にカードリーダラ
イタとのインタフェースを含むIC部を配して成るIC
カードにおいて、 前記IC部は、 各々電気的に分離された複数のICチップと、 これらICチップのいずれかを選択し、選択したICチ
ップと前記インタフェースとを導通させるICチップ管
理手段と、 を有することを特徴とするICカード。
1. An IC comprising an IC section including an interface with a card reader / writer at a predetermined position of a card substrate.
In the card, the IC unit includes a plurality of IC chips that are electrically isolated from each other, and an IC chip management unit that selects any one of these IC chips and connects the selected IC chip and the interface. An IC card characterized by
【請求項2】 請求項1記載のICカードにおいて、 前記ICチップ管理手段は、前記カードリーダライタか
ら各ICチップへのアクセス前に所定時間だけ当該IC
チップを活性化させる活性化手段を有することを特徴と
するICカード。
2. The IC card according to claim 1, wherein the IC chip management means is the IC chip for a predetermined time before accessing the IC chips from the card reader / writer.
An IC card having an activating means for activating a chip.
【請求項3】 請求項1又は2記載のICカードにおい
て、 前記複数のICチップは、CPUを内蔵する能動型チッ
プ及びメモリ素子のみから成る受動型チップであり、 前記ICチップ管理手段は、前記能動型チップの認証結
果が正常のときに前記受動型チップに対する前記カード
リーダライタのデータアクセスを許容するチップ制御手
段を有することを特徴とするICカード。
3. The IC card according to claim 1, wherein the plurality of IC chips are passive chips that include only an active chip including a CPU and a memory element, and the IC chip management unit includes the An IC card comprising a chip control unit that permits data access of the card reader / writer to the passive chip when the authentication result of the active chip is normal.
【請求項4】 請求項3記載のICカードにおいて、 前記複数のICチップは、複数の能動型チップを含み、
前記チップ制御手段は、各能動型チップによる認証の組
み合わせが正常のときに前記受動型チップに対する前記
カードリーダライタのデータアクセスを許容する構成で
あることを特徴とするICカード。
4. The IC card according to claim 3, wherein the plurality of IC chips includes a plurality of active chips.
The IC card is characterized in that the chip control means is configured to permit data access of the card reader / writer to the passive chip when the combination of authentication by each active chip is normal.
JP6189347A 1994-08-11 1994-08-11 Ic card Pending JPH0855200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6189347A JPH0855200A (en) 1994-08-11 1994-08-11 Ic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6189347A JPH0855200A (en) 1994-08-11 1994-08-11 Ic card

Publications (1)

Publication Number Publication Date
JPH0855200A true JPH0855200A (en) 1996-02-27

Family

ID=16239817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6189347A Pending JPH0855200A (en) 1994-08-11 1994-08-11 Ic card

Country Status (1)

Country Link
JP (1) JPH0855200A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002099742A1 (en) * 2001-06-04 2002-12-12 Renesas Technology Corp. Memory card
JP2007124323A (en) * 2005-10-28 2007-05-17 Kyocera Corp Mobile terminal equipment
JP2007517274A (en) * 2003-10-07 2007-06-28 イノベーシヨン・コネクシヨン・コーポレーシヨン Systems, methods, and apparatus that enable processing using biometrically enabled and programmable magnetic stripes
CN101149808A (en) * 2007-10-29 2008-03-26 浪潮电子信息产业股份有限公司 IC card automatic switchover method
CN106026354A (en) * 2016-05-16 2016-10-12 新智数字科技有限公司 Active IC card and external charging card sleeve
JP2019164741A (en) * 2018-03-20 2019-09-26 巨擘科技股▲ふん▼有限公司Princo Corp. Wearable device, wristwatch, and near-field communication switching method
JP2020085880A (en) * 2018-11-14 2020-06-04 巨擘科技股▲ふん▼有限公司Princo Corp. Wristwatch and method for improving security in electronic payment applied for wristwatch

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7694067B2 (en) 2001-06-04 2010-04-06 Renesas Technology Corp. Memory card
US7185145B2 (en) 2001-06-04 2007-02-27 Renesas Technology Corp. Memory card
WO2002099742A1 (en) * 2001-06-04 2002-12-12 Renesas Technology Corp. Memory card
US7350023B2 (en) 2001-06-04 2008-03-25 Renesas Technology Corp. Memory card
US9016584B2 (en) 2002-03-28 2015-04-28 Innovation Connection Corporation System, method and apparatus for enabling transactions using a biometrically enabled programmable magnetic stripe
JP2007517274A (en) * 2003-10-07 2007-06-28 イノベーシヨン・コネクシヨン・コーポレーシヨン Systems, methods, and apparatus that enable processing using biometrically enabled and programmable magnetic stripes
JP4747097B2 (en) * 2003-10-07 2011-08-10 ランパート−アイデイー・システムズ・インコーポレーテツド Systems, methods, and apparatus that enable processing using biometrically enabled and programmable magnetic stripes
JP2007124323A (en) * 2005-10-28 2007-05-17 Kyocera Corp Mobile terminal equipment
CN101149808A (en) * 2007-10-29 2008-03-26 浪潮电子信息产业股份有限公司 IC card automatic switchover method
CN106026354A (en) * 2016-05-16 2016-10-12 新智数字科技有限公司 Active IC card and external charging card sleeve
JP2019164741A (en) * 2018-03-20 2019-09-26 巨擘科技股▲ふん▼有限公司Princo Corp. Wearable device, wristwatch, and near-field communication switching method
JP2020085880A (en) * 2018-11-14 2020-06-04 巨擘科技股▲ふん▼有限公司Princo Corp. Wristwatch and method for improving security in electronic payment applied for wristwatch
US11099524B2 (en) 2018-11-14 2021-08-24 Princo Corp. Wristwatch and method for improving security in electronic payment for wristwatch

Similar Documents

Publication Publication Date Title
US8019942B2 (en) Memory cards including a standard security function
US5093862A (en) Data carrier-controlled terminal in a data exchange system
US8746578B2 (en) System and method for updating read-only memory in smart card memory modules
EP0217281B2 (en) Method of manufacturing an IC card
US6182205B1 (en) Microcomputer PC-cards
TW200525440A (en) Memory card and semiconductor device
KR20100063770A (en) Systems, methods and devices for arbitrating die stack position in a multi-die stack device
US6618784B1 (en) Universal memory bus and card
JPH0855200A (en) Ic card
JP2003030613A (en) Storage device and data processor provided with the storage device
JP2000215108A (en) Semiconductor integrated circuit
JP2585683B2 (en) IC card and device using IC card
US6240377B1 (en) Integrated circuit with embedded reprogrammable EEPROM and emulation method to facilitate debugging
JP2695857B2 (en) Portable electronic devices
US20050015629A1 (en) Portable non-volatile memory device and data security method of same
JPH06203227A (en) Ic card
US5657444A (en) Microprocessor with secure programmable read only memory circuit
JPH04117589A (en) Ic card
JPH11110091A (en) Multi-information storage medium processing system and device, multi-ic card processing system and device and multi-ic card access method
JP4734762B2 (en) Memory card
JPS615371A (en) Interface for ic card
JPH0338396A (en) Next generation ic card
US20020108018A1 (en) Memory module control and status
JPS634387A (en) Ic card
JPS59119425A (en) Processing device