JPH085516Y2 - Display circuit - Google Patents
Display circuitInfo
- Publication number
- JPH085516Y2 JPH085516Y2 JP1988066800U JP6680088U JPH085516Y2 JP H085516 Y2 JPH085516 Y2 JP H085516Y2 JP 1988066800 U JP1988066800 U JP 1988066800U JP 6680088 U JP6680088 U JP 6680088U JP H085516 Y2 JPH085516 Y2 JP H085516Y2
- Authority
- JP
- Japan
- Prior art keywords
- turned
- switch
- display
- series
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は複数のスイッチと、これに接続された複数の
表示素子とを備え、該スイッチの1つがオンすると対応
する表示素子が点灯するような表示回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention comprises a plurality of switches and a plurality of display elements connected to the switches, and when one of the switches is turned on, the corresponding display element lights up. Display circuit.
上記したスイッチと表示素子とを備える表示回路の適
用例として、例えば第5図に示す液面位置検出装置があ
る。図において、筒体1中には複数のリードスイッチS
1〜S3が装填されており、これを液体A中に固定配置す
る。液体Aにはリング状のフロート2内に埋設したリン
グ状マグネットMgを有し、前記筒体1をこのフロート2
の内部に装着する。また各リードスイッチS1〜S3の端
子は表示回路部3に結合されており、該表示回路部3に
は外部液面位置表示用のLEDD1〜D4が直線状に整列して
配置されている。As an application example of the display circuit including the switch and the display element described above, for example, there is a liquid surface position detection device shown in FIG. In the figure, a plurality of reed switches S are provided in the cylindrical body 1.
1 to S 3 are loaded and fixed in the liquid A. The liquid A has a ring-shaped magnet Mg embedded in a ring-shaped float 2, and the cylindrical body 1 is attached to the float 2
Install inside the. The terminals of the reed switches S 1 to S 3 are connected to the display circuit unit 3, and the display circuit unit 3 is provided with LEDs D 1 to D 4 for indicating the external liquid surface position in a straight line. ing.
以上の構成において、液面位置が変位すると、それに
応じてフロート2が上下し、マグネットMgも上下する。
そこでこのマグネットMgの位置がリードスイッチS1〜
S3の対応するスイッチと略同一平面上に位置すると
き、そのスイッチがオンする。一方表示回路部3は各リ
ードスイッチS1〜S3のオン・オフ状態を監視してお
り、リードスイッチがオンすることにより、対応するLE
DD1〜D4の1つが点灯し、液面位置を表示する。In the above configuration, when the liquid surface position is displaced, the float 2 moves up and down and the magnet Mg also moves up and down accordingly.
Therefore, the position of this magnet Mg is reed switch S 1 ~
When the switch is located on substantially the same plane as the corresponding switch of S 3 , the switch is turned on. On the other hand, the display circuit section 3 monitors the on / off state of each of the reed switches S 1 to S 3 , and when the reed switch is turned on, the corresponding LE
One of DD 1 to D 4 lights up and the liquid level position is displayed.
上記リードスイッチS1〜S3の液面位置に対するオン
期間特性は第6図の期間T1,T2に示す如く第nのスイッ
チと、次の第(n+1)のスイッチ(n=1〜3)との
オン期間が一部重複するように設定される。これは重複
期間T1,T2を設けないと、液面位置によっては全てのス
イッチS1〜S3がオフとなる期間が生じ、LEDD1〜D4の
全てが消灯する場合があるからであり、これを防止する
ために重複期間を設けてある。ところが各スイッチS1
〜S3に対応するLEDD1〜D4が、単にスイッチをオンす
るとそのLEDが点灯するように構成すると、前記重複期
間において2つのLEDが同時に点灯するという不都合を
生じる。The ON period characteristics with respect to the liquid surface position of the reed switches S 1 to S 3 are the nth switch and the next (n + 1) th switch (n = 1 to 3) as shown in periods T 1 and T 2 in FIG. ) And ON period are set so as to partially overlap. This is because if the overlapping periods T 1 and T 2 are not provided, there may be a period in which all the switches S 1 to S 3 are turned off depending on the liquid surface position, and all the LEDs D 1 to D 4 may be turned off. Yes, and an overlapping period is provided to prevent this. However, each switch S 1
The LED D 1 to D 4 corresponding to to S 3 are merely when configured when turning on the switch that LED is lit, resulting in inconvenience that two LED lights simultaneously in the overlap period.
そこで表示回路部3において、スイッチS1〜S3の中
で1つがオンしているときには対応するLEDD1〜D4が点
灯すると共に、前記重複期間では液面位置の低い方を感
知するオン状態にあるスイッチに対応するLEDを点灯さ
せ、高い方を感知するオン状態にあるスイッチに対応す
るLEDを消灯させて、液面位置にかかわらず常時1つのL
EDが点灯するように制御している。即ち、表示回路部3
は各スイッチS1〜S3のオン状態に対してLEDD1〜D4の
点灯に優先順位を設けるように制御している。Therefore, in the display circuit section 3, when one of the switches S 1 to S 3 is turned on, the corresponding LED D 1 to D 4 is turned on, and in the overlap period, an on state in which the lower liquid level position is sensed is sensed. The LED corresponding to the switch on is turned on, and the LED corresponding to the switch in the ON state that senses the higher one is turned off, regardless of the liquid level position, there is always one L
The ED is controlled so that it lights up. That is, the display circuit unit 3
It is controlled to provide a priority to the lighting of the LED D 1 to D 4 with respect to the on state of the switches S 1 to S 3.
この表示回路部3は従来第4図の如く構成されてい
る。図において、最も低位置にて点灯する他方の端のLE
DD1は電源VB、電流制限抵抗R11及びスイッチS1が直
列接続される。また最も高位置にて点灯する一方の端の
LEDD4はそのアノード側に電源VBと電流制限抵抗R14が
接続され、カソード側にはインバータ43とAND回路53
が接続される。AND回路53の入力には各スイッチS1〜
S3が接続される。またその中間の位置にて点灯するLED
D2,D3のアノード側はD1,D4と同様の構成であり、カソ
ード側はインバータ41,42とAND回路51,52が各々直列
接続されている。AND回路51の入力はスイッチS1及び
インバータ44を介したスイッチS2が接続され、AND回
路52の入力にはスイッチS2及びインバータ45を介し
たスイッチS2が接続される。The display circuit section 3 is conventionally constructed as shown in FIG. In the figure, the LE at the other end that lights up at the lowest position
A power source V B , a current limiting resistor R 11 and a switch S 1 are connected in series to DD 1 . Also, the one end of the one that lights up at the highest position
LEDD 4 has a power source V B and a current limiting resistor R 14 connected to its anode side, and an inverter 4 3 and an AND circuit 5 3 on its cathode side.
Is connected. Each switch S 1 ~ is input to the AND circuit 5 3.
S 3 is connected. An LED that lights up in the middle position
The anode side of D 2 and D 3 has the same structure as D 1 and D 4 , and the cathode side is connected in series with inverters 4 1 and 4 2 and AND circuits 5 1 and 5 2 . Input of the AND circuit 5 1 is connected a switch S 2 through the switches S 1 and the inverter 4 4, switch S 2 via the switch S 2 and the inverter 4 5 is connected to the input of the AND circuit 5 2.
以上の構成において、スイッチS1のみオンしている
場合にはLEDD1が点灯すると共に、他のスイッチS2,S3
はオフであるため、インバータ44,45の出力は「L」レ
ベルである。従って各AND回路51〜53の出力は「L」
レベルとなり、インバータ41〜43の出力は「H」レベ
ルとなるためLEDD2〜D4は消灯する。また同様にスイッ
チS2及びS3のみオンしている場合には、対応するイン
バータ44又は45の出力のみ「H」レベルとなり、その
AND回路51,52の出力が「H」レベルとなる。従って、
それに接続されたインバータ41又は42のみその出力が
「L」レベルとなって、LEDD2又はD3を点灯する。更に
全てのスイッチS1〜S3がオフすると、AND回路53の出
力のみ「H」レベルとなり、インバータ43が「L」レ
ベルとなってLEDD4が点灯する。In the above configuration, when only the switch S 1 is turned on, the LED D 1 lights up and the other switches S 2 and S 3
Is off, the outputs of the inverters 4 4 and 4 5 are at "L" level. Therefore, the output of each AND circuit 5 1 to 5 3 is “L”.
Level, and the output of inverter 41 to 3 is the LED D 2 to D 4 for the "H" level to turn off. Similarly, when only the switches S 2 and S 3 are turned on, only the output of the corresponding inverter 4 4 or 4 5 becomes “H” level.
The outputs of the AND circuits 5 1 and 5 2 become the “H” level. Therefore,
Only the inverter 4 1 or 4 2 connected to it has its output at the “L” level and lights the LED D 2 or D 3 . Further all the switches S 1 to S 3 is turned off, only the output of the AND circuit 3 becomes "H" level, the LED D 4 is turned inverter 4 3 becomes "L" level.
一方、スイッチS1,S2が共にオンする期間(第6図期
間T1)では、LEDD1は点灯するがAND回路51の2入力が
各々「H」及び「L」レベルとなり、その出力が「L」
レベルとなるから、インバータ41の出力が「H」レベ
ルとなってLEDD2は消灯する。またスイッチS2,S3が共
にオンする期間(第6図期間T2)では、AND回路51の
2入力は共に「H」レベルとなりLEDD2は点灯するが、A
ND回路52の2入力は「H」及び「L」レベルとなり、L
EDD3は消灯する。On the other hand, during a period in which the switches S 1 and S 2 are both turned on (period T 1 in FIG. 6), the LED D 1 is turned on, but the two inputs of the AND circuit 5 1 are at “H” and “L” levels, respectively, and the output thereof. Is "L"
Since it becomes the level, the output of the inverter 4 1 becomes the “H” level and the LED D 2 is turned off. Further, during the period in which the switches S 2 and S 3 are both turned on (period T 2 in FIG. 6), the two inputs of the AND circuit 5 1 are both at the “H” level and the LED D 2 lights up, but A
2 input of the ND circuit 5 2 becomes "H" and "L" level, L
EDD 3 goes off.
以上の動作より、スイッチSn及びSn+1が共にオンす
る期間では、LEDDnのみ点灯し、LEDDn+1を含むその他の
LEDが消灯する。従って、液面変化に応じて常時1つのL
EDのみが点灯し、その液面位置を表示する。From the above operation, during the period in which both the switches S n and S n + 1 are turned on, only the LEDD n is turned on, and other LEDD n + 1 is included.
LED goes out. Therefore, there is always one L depending on the liquid level change.
Only the ED lights up and the liquid level position is displayed.
上述した従来の構成においては、AND回路やインバー
タ等の多くの論理回路を必要とし、該論理回路は多数の
トランジスタ素子等により構成されるため、回路構成が
複雑でコスト高となっていた。In the above-described conventional configuration, many logic circuits such as an AND circuit and an inverter are required, and since the logic circuit is composed of many transistor elements and the like, the circuit configuration is complicated and the cost is high.
そこで本考案は簡単な構成でコストダウンを図った表
示回路を提供することを課題としている。Therefore, it is an object of the present invention to provide a display circuit with a simple structure and cost reduction.
上記課題を解決するために本考案により成された表示
回路は、直線状に配置した複数の表示素子と、一端がア
ースされ他端が電源に接続されている一方の端に配置さ
れた前記表示素子を除く残りの表示素子と直列にアース
との間にそれぞれ直列に接続され、所定情報量に応じて
順次オン状態となり、かつ隣接する表示素子に対応する
2つが同時にオンする期間を有する複数のスイッチと、
他方の端に配置された前記表示素子を除く残りの表示素
子と直列に電源との間にそれぞれ接続された複数の駆動
用トランジスタと、該複数の駆動用トランジスタの各々
の制御端子とアースとの間に接続されると共に、当該駆
動用トランジスタと直列接続された表示素子に隣接する
他方の端側の表示素子の一端に制御端子が接続され、該
隣接する他方の端側の表示素子と直列に接続された前記
スイッチがオンしたとき又は該隣接する他方の端側の表
示素子と直列に接続された前記駆動用トランジスタがオ
フしたときオフとなり、当該駆動用トランジスタをオフ
させる制御用トランジスタとを備えることを特徴として
いる。In order to solve the above problems, a display circuit according to the present invention comprises a plurality of linearly arranged display elements and the display arranged at one end where one end is grounded and the other end is connected to a power source. A plurality of display elements other than the display element, which are connected in series between the display element and the ground, are sequentially turned on according to a predetermined amount of information, and have two periods corresponding to adjacent display elements that are simultaneously turned on. Switch,
A plurality of driving transistors respectively connected between the power source in series with the remaining display elements other than the display element arranged at the other end, and a control terminal of each of the plurality of driving transistors and ground. A control terminal is connected to one end of the display element on the other end side adjacent to the display element connected in series with the driving transistor and connected in series with the display element on the other end side adjacent to the display element. A control transistor that is turned off when the connected switch is turned on or when the drive transistor connected in series with the display element on the other end side adjacent to the switch is turned off, and turns off the drive transistor. It is characterized by that.
[作用] 上記構成において、全てのスイッチがオフしていると
きは、これと直列に接続されている表示素子は消灯して
いるが、これらの表示素子の一端に制御端子が接続され
ている制御用トランジスタがオンしているので、この制
御用トランジスタが制御端子に接続されている駆動用ト
ランジスタはオンしている。よって、スイッチが直列に
接続されていない一方の端の表示素子のみが点灯するよ
うになる。[Operation] In the above configuration, when all the switches are off, the display elements connected in series with the switches are turned off, but the control terminals are connected to one end of these display elements. Since the driving transistor is turned on, the driving transistor whose control transistor is connected to the control terminal is turned on. Therefore, only the display element at one end where the switches are not connected in series is turned on.
また、他方の端の表示素子と直列に接続されたスイッ
チがオンしたときには、電源、表示素子及びスイッチを
通じてアースに電流が流れオンしたスイッチと直列に接
続されたスイッチのオンにより、このスイッチと直列接
続されている表示素子の一端に制御端子に接続されてい
る制御用トランジスタがオフとなり、この制御用トラン
ジスタのオフにより、この制御用トランジスタが制御端
子に接続されている駆動用トランジスタがオフとなる。
そして、この駆動用トランジスタのオフにより、他方の
端の表示素子を除く、オンとなっていないスイッチと直
列に接続されている表示素子は勿論のこと一方の端の表
示素子も消灯している。When a switch connected in series with the display element at the other end is turned on, a current flows to the ground through the power supply, the display element and the switch, and the switch connected in series with the switch that is turned on is turned on, and the switch is connected in series with this switch. The control transistor connected to the control terminal is turned off at one end of the connected display element, and when the control transistor is turned off, the drive transistor connected to the control terminal is turned off. .
When the driving transistor is turned off, the display element at one end, as well as the display element connected in series with the switch that is not turned on, excluding the display element at the other end, is turned off.
更に、他方の端の表示素子と直列に接続されたスイッ
チ以外の任意の1つのスイッチのみがオンしたときに
は、このスイッチのオンにより、このスイッチと直列に
接続されている表示素子の一端に制御端子が接続されて
いる制御用トランジスタがオフとなる。この制御用トラ
ンジスタのオフにより、その制御端子に接続されている
一方の端側の全ての駆動用トランジスタがオフとなるの
で、オンしていないスイッチと直列に接続されている表
示素子は勿論のこと、直列にスイッチが接続されていな
い一方の端の表示素子も消灯したままである。Furthermore, when only one arbitrary switch other than the switch connected in series with the display element at the other end is turned on, the control terminal is connected to one end of the display element connected in series with this switch by turning on this switch. The control transistor connected to is turned off. When this control transistor is turned off, all the drive transistors on one end side connected to the control terminal are turned off. Therefore, let alone the display element connected in series with the switch that is not turned on. , The display element at one end, to which the switch is not connected in series, remains off.
また、隣接する2つの表示素子と直列にそれぞれ接続
されている2つのスイッチが同時にオンしたときには、
これらのスイッチと直列に接続されている表示素子の一
端に制御端子が接続されている制御用トランジスタはオ
フとなるので、これらの制御用トランジスタが制御端子
に接続されている一方の端側の表示素子と直列接続した
駆動用トランジスタもオフとなる。このオフとなった駆
動用トランジスタと直列に接続されている隣接する一方
の端側の表示素子は、スイッチがオンしていても点灯す
ることができないが、隣接する他方の端側の表示素子は
これと直列に接続されている駆動用トランジスタがオン
状態にあるので点灯されるようになる。When two switches connected in series with two adjacent display elements are turned on at the same time,
Since the control transistor whose control terminal is connected to one end of the display element connected in series with these switches is turned off, the display on the one end side where these control transistors are connected to the control terminal The driving transistor connected in series with the element is also turned off. The display element on the one end side adjacent to the drive transistor, which is turned off in series, cannot be turned on even when the switch is turned on, but the display element on the other end side adjacent to the display element cannot be turned on. Since the driving transistor connected in series with this is in the ON state, it is turned on.
以上のように、駆動用トランジスタと制御用トランジ
スタの使用のみによって、隣接する表示素子に対応する
2つのスイッチが同時にオンする期間を有しても、隣接
する2つの表示素子が同時に点灯されることがなくさ
れ、他方の端側の一方の表示素子のみが点灯されるよう
になる。As described above, by using only the driving transistor and the control transistor, even if the two switches corresponding to the adjacent display elements have a period in which they are simultaneously turned on, the two adjacent display elements are simultaneously turned on. Is eliminated, and only one display element on the other end side is turned on.
以下本考案の実施例を図面と共に説明する。第1図に
おいて、第4図と同一部分は同一符号を付記する。最も
低位置を表示する他方の端のLEDD1は第4図と同様にス
イッチS1、抵抗R11、及び電源VBが直列接続されてい
る。またその他のLEDD2〜D4のアノードと電源VB間に
はPNP型の駆動用トランジスタQ11〜Q13のエミッタ・
コレクタ路が直列接続されており、更に最高位置を表示
するLEDD4を除くD1〜D3のアノードにはNPN型の制御用
トランジスタQ21〜Q23のベースが抵抗R41〜R43を介
して接続されている。各駆動用トランジスタQ11〜Q13
のエミッタ・ベース間には抵抗R21〜R23が接続され、
そのベースは抵抗R31〜R33を介して制御用トランジス
タQ21〜Q23のコレクタに接続される。該トランジスタ
Q21〜Q23のエミッタ・ベース間には各々抵抗R51〜R
53が接続され、そのエミッタはスイッチS1〜S3の他端
と同様に接地されている。また一方の端のLEDD4のカソ
ードも同様に接地されている。Embodiments of the present invention will be described below with reference to the drawings. In FIG. 1, the same parts as those in FIG. 4 are designated by the same reference numerals. The LED D 1 at the other end, which indicates the lowest position, has a switch S 1 , a resistor R 11 , and a power supply V B connected in series, as in FIG. Further, between the anodes of the other LEDs D 2 to D 4 and the power source V B , the emitters of the PNP type driving transistors Q 11 to Q 13 are connected.
The collector paths are connected in series, and the bases of NPN type control transistors Q 21 to Q 23 are connected to the anodes of D 1 to D 3 except LEDs D 4 which indicate the highest position via resistors R 41 to R 43 . Connected. Each drive transistor Q 11 to Q 13
Resistors R 21 to R 23 are connected between the emitter and base of
And its base is connected to the collector of the control transistor Q 21 to Q 23 through a resistor R 31 to R 33. Resistors R 51 to R are provided between the emitters and bases of the transistors Q 21 to Q 23 , respectively.
53 are connected, the emitter thereof is grounded similarly to the other end of the switch S 1 to S 3. The cathode of LED D 4 at one end is similarly grounded.
かかる構成において、スイッチS1〜S3がオンする
と、対応する制御用トランジスタQ21〜Q23はオンから
オフ状態となり、該トランジスタQ21〜Q23がオフであ
れば、駆動用トランジスタQ11〜Q13にはベース電源が
流れないためオフであり、オンであればベース電流が流
れるのでオン状態となる。In such a configuration, when the switch S 1 to S 3 is turned on, the corresponding control transistor Q 21 to Q 23 is turned off from on, if the transistor Q 21 to Q 23 is turned off, the driving transistor Q 11 ~ Since the base power supply does not flow to Q 13, it is off, and if it is on, the base current flows, so it is in the on state.
スイッチS1のみオンすると電源VBの電流がLEDD1に
流れて点灯し、スイッチS2のみオンすると、制御用ト
ランジスタQ21はオンしているため、駆動用トランジス
タQ11がオンし、電源VB→Q11→LEDD2→スイッチS2
の経路で電流が流れD2が点灯する。またスイッチS3の
みが点灯すると同様にLEDD3のみ点灯し、全てのスイッ
チがオフであれば、制御用トランジスタQ23がオンして
いるため、駆動用トランジスタQ13がオンし、LEDD4が
点灯する。When only the switch S 1 is turned on, the current of the power source V B flows to the LED D 1 and lights up. When only the switch S 2 is turned on, the control transistor Q 21 is turned on, so the driving transistor Q 11 is turned on and the power source V B → Q 11 → LEDD 2 → switch S 2
An electric current flows through the path of, and D 2 lights up. Similarly, when only the switch S 3 is turned on, only the LED D 3 is turned on. If all the switches are turned off, the control transistor Q 23 is turned on, so that the driving transistor Q 13 is turned on and the LED D 4 is turned on. To do.
一方、スイッチS1とS2が共にオンする場合には、LE
DD1は上記のとおり点灯するが、制御用トランジスタQ
21はスイッチS1がオンのためオフしているため、駆動
用トランジスタQ11がオフ状態となりLEDD2は消灯状態
となる。またスイッチS2とS3が共にオンする場合に
は、同様に制御用トランジスタQ21がオンしているので
駆動用トランジスタQ11はオンし、制御用トランジスタ
Q22がオフしているので駆動用トランジスタQ12はオフ
となる。よってLEDD2のみ点灯し、LEDD3は消灯する。即
ち、スイッチSnとSn+1が共にオンすると、駆動トラン
ジスタQ1nがオンし、Q1(n+1)がオフするためLEDDnの
み点灯することになる。On the other hand, if both switches S 1 and S 2 are turned on, LE
DD 1 lights up as above, but control transistor Q
Since the switch 21 is off because the switch S 1 is on, the driving transistor Q 11 is off and the LED D 2 is off. When both the switches S 2 and S 3 are turned on, the control transistor Q 21 is turned on, the drive transistor Q 11 is turned on, and the control transistor Q 22 is turned off. Transistor Q 12 turns off. Therefore, only LEDD 2 is turned on and LEDD 3 is turned off. That is, when both the switches S n and S n + 1 are turned on, the drive transistor Q 1n is turned on and Q 1 (n + 1) is turned off, so that only the LED D n is turned on.
第2図は本考案の他の実施例を示し、第1図において
LEDD1〜D4と電源の方向を逆にし、駆動用トランジスタ
Q11〜Q13をNPN型とし、制御用トランジスタQ21〜Q
23をPNP型としたものであり、その動作は第1図と同様
である。FIG. 2 shows another embodiment of the present invention, and in FIG.
The LED D 1 to D 4 and the direction of power in the reverse, the driver transistor Q 11 to Q 13 and an NPN type, the control transistor Q 21 to Q
23 is a PNP type, and its operation is the same as in FIG.
また第3図は本考案の他の実施例を示し、表示素子と
して白熱ランプL1〜L4を用いたものであり、制御用ト
ランジスタQ21〜Q23のベースは各ランプL1〜L3とス
イッチS1〜S3間に接続され、電流制限用抵抗R11〜R
14は省略されている。かかる第3図の構成においても、
その動作は第1図と同様である。The Figure 3 shows another embodiment of the present invention, which uses the incandescent lamp L 1 ~L 4 as a display device, based of the control transistor Q 21 to Q 23 are each lamp L 1 ~L 3 Connected between the switch and switches S 1 to S 3 , and current limiting resistors R 11 to R 3.
14 is omitted. Even in the configuration shown in FIG.
The operation is the same as in FIG.
以上説明したように本考案によれば、直線状に整列さ
れて配置された複数の表示素子のうちの隣接する表示素
子に対応する2つのスイッチが同時にオンすることがあ
っても、2つのスイッチの重複オン期間に対する表示素
子の優先順位機能を、論理回路を用いることなく、駆動
用と制御用トランジスタの使用のみによって実現し、隣
接する2つの表示素子が同時に点灯することがなくさ
れ、一方の表示素子のみが点灯されるようになるので、
回路の簡素化とコストダウンを図ることができる。As described above, according to the present invention, even if two switches corresponding to adjacent display elements among a plurality of display elements arranged in a straight line are turned on at the same time, the two switches are turned on. The display element priority function with respect to the overlapping ON period is realized only by using the driving and control transistors without using a logic circuit, and it is possible to prevent two adjacent display elements from lighting at the same time. Since only the display element will be turned on,
The circuit can be simplified and the cost can be reduced.
第1図〜第3図は本考案に係る実施例を示す回路図、 第4図は従来の表示回路を示す回路図、 第5図は本考案及び従来の表示回路が適用される液面位
置表示装置を示す図、 第6図は第5図における液面位置に対するスイッチ特性
を示す図である。 S1,S2,S3……スイッチ、D1,D2,D3……LED、L1,L2,L3
……ランプ、Q11,Q12,Q13……駆動用トランジスタ、Q
21,Q22,Q23……制御用トランジスタ、R11,R12,R13……
電流制限抵抗。1 to 3 are circuit diagrams showing an embodiment according to the present invention, FIG. 4 is a circuit diagram showing a conventional display circuit, and FIG. 5 is a liquid surface position to which the present invention and the conventional display circuit are applied. FIG. 6 is a diagram showing a display device, and FIG. 6 is a diagram showing switch characteristics with respect to the liquid surface position in FIG. S 1, S 2, S 3 ...... switches, D 1, D 2, D 3 ...... LED, L 1, L 2, L 3
…… Lamp, Q 11 , Q 12 , Q 13 …… Driving transistor, Q
21 , Q 22 , Q 23 ...... Control transistor, R 11 ,, R 12 ,, R 13 ......
Current limiting resistor.
Claims (1)
に配置された前記表示素子を除く残りの表示素子と直列
にアースとの間にそれぞれ直列に接続され、所定情報量
に応じて順次オン状態となり、かつ隣接する表示素子に
対応する2つが同時にオンする期間を有する複数のスイ
ッチと、 他方の端に配置された前記表示素子を除く残りの表示素
子と直列に電源との間にそれぞれ接続された複数の駆動
用トランジスタと、 該複数の駆動用トランジスタの各々の制御端子とアース
との間に接続されると共に、当該駆動用トランジスタと
直列接続された表示素子に隣接する他方の端側の表示素
子の一端に制御端子が接続され、該隣接する他方の端側
の表示素子と直列に接続された前記スイッチがオンした
とき又は該隣接する他方の端側の表示素子と直列に接続
された前記駆動用トランジスタがオフしたときオフとな
り、当該駆動用トランジスタをオフさせる制御用トラン
ジスタと を備えることを特徴とする表示回路。1. A plurality of display elements arranged linearly, and grounding in series with the remaining display elements except the display element arranged at one end, one end of which is grounded and the other end of which is connected to a power source. A plurality of switches, each of which is connected in series between the two, sequentially turned on according to a predetermined amount of information, and having a period in which two corresponding display elements are simultaneously turned on, and the display arranged at the other end. A plurality of driving transistors connected to a power source in series with the remaining display elements except the elements, and connected between each control terminal of each of the plurality of driving transistors and ground; The control terminal is connected to one end of the display element on the other end side adjacent to the display element connected in series with the use transistor, and the switch connected in series with the display element on the other end side adjacent to the display element. Display transistor on the other side of the other adjacent end of the drive transistor is turned off when the drive transistor is turned off, the control transistor for turning off the drive transistor. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988066800U JPH085516Y2 (en) | 1988-05-23 | 1988-05-23 | Display circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988066800U JPH085516Y2 (en) | 1988-05-23 | 1988-05-23 | Display circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01172092U JPH01172092U (en) | 1989-12-06 |
JPH085516Y2 true JPH085516Y2 (en) | 1996-02-14 |
Family
ID=31292187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1988066800U Expired - Lifetime JPH085516Y2 (en) | 1988-05-23 | 1988-05-23 | Display circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH085516Y2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5826088A (en) * | 1981-08-10 | 1983-02-16 | 松下電工株式会社 | Curing arrangements |
JPS6059164B2 (en) * | 1982-03-04 | 1985-12-24 | 住友重機械工業株式会社 | How to use low-pressure steam discharged from a sulfur recovery plant |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6059164U (en) * | 1983-09-28 | 1985-04-24 | パイオニア株式会社 | Battery check circuit |
-
1988
- 1988-05-23 JP JP1988066800U patent/JPH085516Y2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5826088A (en) * | 1981-08-10 | 1983-02-16 | 松下電工株式会社 | Curing arrangements |
JPS6059164B2 (en) * | 1982-03-04 | 1985-12-24 | 住友重機械工業株式会社 | How to use low-pressure steam discharged from a sulfur recovery plant |
Also Published As
Publication number | Publication date |
---|---|
JPH01172092U (en) | 1989-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7408384B2 (en) | Drive circuit of computer system for driving a mode indicator | |
US4574276A (en) | Indicating system | |
JPH085516Y2 (en) | Display circuit | |
JP2605874Y2 (en) | Multi-chip LED | |
US4037153A (en) | Digital meters | |
JPS6121757Y2 (en) | ||
JPH0248819A (en) | Input device for control instrument | |
JPS6234465Y2 (en) | ||
JP2521232Y2 (en) | LED drive circuit | |
JP2518981Y2 (en) | Display device | |
JPH0545079Y2 (en) | ||
JP2582171Y2 (en) | Pilot lamp lighting circuit | |
JPH066514Y2 (en) | Light emitting diode drive circuit | |
JP2574272B2 (en) | Display device | |
JPH0130250Y2 (en) | ||
JP2003302925A (en) | Display element driving circuit | |
JP2507687B2 (en) | Transmission terminal equipment | |
JPS647434Y2 (en) | ||
JPS63136676A (en) | Light emitting diode driving circuit | |
JPS6146526Y2 (en) | ||
JPH11311965A (en) | Display for battery operated equipment | |
KR870001209Y1 (en) | Power circuit | |
JPH0536797Y2 (en) | ||
JPH0342775B2 (en) | ||
JPH02120676A (en) | Voltage monitor apparatus |