JPH0854603A - Active matrix liquid crystal display - Google Patents

Active matrix liquid crystal display

Info

Publication number
JPH0854603A
JPH0854603A JP17632895A JP17632895A JPH0854603A JP H0854603 A JPH0854603 A JP H0854603A JP 17632895 A JP17632895 A JP 17632895A JP 17632895 A JP17632895 A JP 17632895A JP H0854603 A JPH0854603 A JP H0854603A
Authority
JP
Japan
Prior art keywords
pixels
back electrode
voltage
column
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17632895A
Other languages
Japanese (ja)
Inventor
Louis Delgrange
ルイ・デルグラーンジュ
Ambroise Parker
アンブロワーズ・パルケール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sagem SA
Original Assignee
Sagem SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sagem SA filed Critical Sagem SA
Priority to BR9506384A priority Critical patent/BR9506384A/en
Publication of JPH0854603A publication Critical patent/JPH0854603A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3625Control of matrices with row and column drivers using a passive matrix using active addressing

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device for which the number of drivers is reduced. SOLUTION: This liquid crystal display device is provided with a display screen with thin film of liquid crystal arranged between electrodes and a plane back surface electrode for which respective pixels are arranged, to correspond to rows and columns. The respective electrodes are connected to a thin-film transistor. Respective conductors, allocated to the line of the pixels in a row direction, are common to a group provided with integer (n) lines in this case, (n) is larger than 1} and a driver circuit 36 for continuously applying plural control voltages during a screen write cycle is provided. The respective conductors allocated to the line of the pixels in a column direction drive only one line. The back surface electrode is subdivided into (n) pieces of parts, respectively provided with a common voltage switching element, and the respective parts are allocated to the corresponding line in the group of the pixels. The switching element provides the back surface electrode with a specified enabling voltage during a period required for controlling one of the (n) lines.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の背景】本発明は「アクティブマトリックス」型
の液晶表示装置に関する。この装置は、平面の背面電極
と電極(各々が背面電極と協働してキャパシタおよび画
素すなわち「ピクセル」を規定する)との間に配置され
る液晶の薄い層を有し、これらの電極は各ピクセルが1
つの行および1つの列に対応するように配置される。各
電極は、薄膜トランジスタ等の制御素子に接続され、制
御素子は、同じ行の制御素子のすべてに共通の行導体に
印加される電圧に依存して、その電極が属する列のピク
セルのすべてに共通の列導体の電位をその電極に取らせ
るか、またはその電位が浮動するように分離させる役割
を果たす。
BACKGROUND OF THE INVENTION The present invention relates to an "active matrix" type liquid crystal display device. This device has a thin layer of liquid crystal disposed between a planar back electrode and an electrode, each of which cooperates with the back electrode to define a capacitor and a picture element or "pixel". Each pixel is 1
They are arranged to correspond to one row and one column. Each electrode is connected to a control element, such as a thin film transistor, which is common to all pixels in the column to which that electrode depends, depending on the voltage applied to the row conductor common to all control elements in the same row. Of the column conductor of the column, or the role of separating the potential so that the potential floats.

【0002】各制御素子はこのようにスイッチを構成
し、これは閉じた状態で電極が列導体の電圧を取ること
を可能にし、開いた状態で電極を分離する。
Each control element thus constitutes a switch, which in the closed state allows the electrodes to take the voltage of the column conductors and in the open state to separate the electrodes.

【0003】ゴースト像をもたらすおそれがあるため、
残留電荷が蓄積するのを防ぐのに、定期的な間隔、たと
えばフレーム更新周波数でキャパシタに印加される電圧
の極性を逆にすることが一般的である。したがって、各
ピクセルのキャパシタに印加される電圧の時間に対する
平均値はゼロである。
Since it may cause a ghost image,
To prevent residual charge from accumulating, it is common to reverse the polarity of the voltage applied to the capacitor at regular intervals, for example the frame update frequency. Therefore, the average value of the voltage applied to the capacitor of each pixel over time is zero.

【0004】わかりやすくするために、以下の説明は本
質的にモノクロームスクリーンに関連するものである。
しかしながら、本発明は少なくとも3組の緑、赤、およ
び青のピクセルを有するカラー表示スクリーンにも同じ
ように適用できる。
For the sake of clarity, the following description is essentially that of a monochrome screen.
However, the present invention is equally applicable to color display screens having at least three sets of green, red and blue pixels.

【0005】L行導体の各々、およびC列導体の各々
が、導体に印加される電圧を決定するドライバ回路に接
続される。したがって、L×C=Pのピクセルがある場
合にはL+Cのドライバを有することが必要である。
Each of the L row conductors and each of the C column conductors are connected to a driver circuit which determines the voltage applied to the conductors. Therefore, if there are L × C = P pixels, it is necessary to have L + C drivers.

【0006】ドライバの数が増えると価格が上昇し、装
置がより複雑になり、故障のリスクも高まる。スクリー
ンが大きくなるほど、その結果は大きなものとなる。現
在、大型、たとえばカラースクリーンで1920×48
0のピクセルを有するスクリーンを製造する傾向にあ
る。
As the number of drivers increases, so does the price, the complexity of the device and the risk of failure. The larger the screen, the bigger the result. Currently, large size, for example, 1920 x 48 in color screen
It tends to produce screens with zero pixels.

【0007】[0007]

【発明の概要】本発明は上述のタイプの装置を提供しよ
うとするものである。その特定的な目的は、ドライバの
数を低減することである。
SUMMARY OF THE INVENTION The present invention seeks to provide an apparatus of the type described above. Its particular purpose is to reduce the number of drivers.

【0008】この目的のため、本発明は、第1の方向
(行または列)のピクセルのラインに属する各導体が1
を上回る整数nのラインを有するグループに共通であ
り、スクリーン書込サイクル(またはフレームサイク
ル)の間に連続して複数の制御電圧を与えるように設計
される単一のドライバ回路を含み、その一方で第2の方
向(列または行)のピクセルのラインに割当られた各導
体が第1の方向に直交する第2の方向の1つのラインだ
けを駆動する装置を提供する。背面電極がn個の部分に
分割され、その各々には電圧スイッチ素子が設けられ、
各部分はラインのグループの対応するラインと関連す
る。スイッチ素子の各々は、n個のラインのうちの1つ
のラインを制御するのに必要な時間期間の間、背面電極
の部分を予め定められた可能化電圧にもたらすように設
計され得る。各ピクセルと関連する導体のうちの1つが
一度に重み付けされた直交コードにおける項の和である
電圧を印加し、一方で同じピクセルと関連する他方の方
向の導体が同時に直交コードにおける項を表わす電圧を
印加する。
To this end, the invention provides that each conductor belonging to a line of pixels in the first direction (row or column) is one.
Common to groups having an integer number of lines greater than n and including a single driver circuit designed to provide multiple control voltages in succession during a screen write cycle (or frame cycle); And each conductor assigned to a line of pixels in the second direction (column or row) drives only one line in a second direction orthogonal to the first direction. The back electrode is divided into n parts, each of which is provided with a voltage switch element,
Each part is associated with a corresponding line of the group of lines. Each of the switch elements may be designed to bring a portion of the back electrode to a predetermined enabling voltage for a period of time required to control one of the n lines. One of the conductors associated with each pixel applies a voltage that is the sum of the terms in the orthogonal code weighted at one time, while the conductor in the other direction associated with the same pixel simultaneously represents the terms in the orthogonal code. Is applied.

【0009】この配置によって2つの方向のうちの一方
でドライバの数を減らすことができ、さらにドライバと
スクリーンとの間で適切になされるべき接続の数を減ら
し、それによってスクリーンのカバレッジファクタ、す
なわちその全面積に対する作業表示面積の割合を上昇さ
せる。
This arrangement makes it possible to reduce the number of drivers in one of the two directions, and also to reduce the number of connections that have to be made properly between the driver and the screen, and thus the coverage factor of the screen, ie The ratio of the work display area to the total area is increased.

【0010】各ピクセルには、従来のスクリーンのよう
に2つではなく、3つの制御パラメータ(行導体に印加
される電圧、列導体に印加される電圧、および背面電極
の電圧)を有するので、ピクセルの光透過値(通常はそ
の透明度)は、2つの行(またはより一般的にはn個の
行)が同じ導体によって制御される場合、または2つの
列(またはより一般的にはn個の列)が同じ導体によっ
て制御される場合でさえも別個に制御され得る。
Since each pixel has three control parameters (the voltage applied to the row conductors, the voltage applied to the column conductors, and the voltage of the back electrode) rather than two as in a conventional screen, The light transmission value of a pixel (usually its transparency) is when two rows (or more commonly n rows) are controlled by the same conductor, or two columns (or more commonly n). Can be controlled separately, even if they are controlled by the same conductor.

【0011】電気的制御は種々の態様で与えることがで
きる。nが1を大きく上回る場合、かつグループが行に
よって構成される場合には特に有利である実施例におい
ては、以下のとおりとなる。
Electrical control can be provided in various ways. In an embodiment which is particularly advantageous when n is significantly greater than 1 and when the groups are constituted by rows:

【0012】n個の行に共通した各ドライバは、スクリ
ーン書込サイクルの間に持続時間(Ti )の少なくとも
n個の連続したシーケンスを実行するように配置され、
各々が、グループの電極のすべてが対応する列の電位を
取るようにされる第1の部分(Ta )と前の電位がその
まま保持される第2の部分(Tm )とを含み、背面電極
部分のスイッチ素子は、同じサイクルのその連続したシ
ーケンスの間に、これらが2つの値(+Vce)と(−V
ce)のうちの一方または他方を有する連続した電圧を印
加するように配置され、各背面電極部分に与えられる値
のシーケンスは、他の背面電極部分のコードのすべてに
直交したゼロ平均値のコードを表わし、列は、その各々
がサイクルの第1の部分において連続した電圧を連続し
て取るように制御され、その各々は、各列においてその
行に割当られたコードの1つの連続した重み付け項と列
とグループとの両方に属するピクセルに与えられるべき
放射測定値を表わすパラメータを表わす値の積の和によ
って表わされる。
Each driver common to the n rows is arranged to perform at least n consecutive sequences of duration (T i ) during a screen write cycle,
Each including a first part (T a ) arranged so that all of the electrodes of the group assume the potential of the corresponding column and a second part (T m ) in which the previous potential is retained, During the continuous sequence of the same cycle, the switching element of the electrode part has two values (+ V ce ) and (-V ce ).
ce ) arranged to apply a continuous voltage having one or the other of the two, and the sequence of values applied to each back electrode part is a zero mean value code orthogonal to all the codes of the other back electrode parts. , Each of which is controlled to successively take a continuous voltage in the first part of the cycle, each of which has one continuous weighting term of the code assigned to that row in each column. , And the sum of the products of the values representing the parameters representing the emission measurements to be applied to the pixels belonging to both the column and the group.

【0013】行のグループを有する代わりに、列のグル
ープを有することも可能である。その場合にも上述の態
様で制御することが可能だが、列に置き換えられる。
Instead of having groups of rows, it is possible to have groups of columns. Even in that case, the control can be performed in the above-described manner, but it is replaced by a column.

【0014】液晶スクリーン内のピクセルの光透過値と
ピクセルを規定するキャパシタの端子にかかる電圧の関
係は線形ではない。さらに、制御モードの態様は二乗誤
差があるようにされる。これは、他のコードに直交した
ゼロ平均値のさらなるバイナリコードの連続した項と共
通の二乗誤差訂正の積に列導体がもたらされる少なくと
も1つの(n+1)番目のシーケンスを各ドライバが実
行するようにすることによって、訂正され得る。エラー
は同じ列のグループのピクセルすべてについて同じであ
るため、このように訂正を行なうことが可能である。
The relationship between the light transmission value of a pixel in a liquid crystal screen and the voltage across the terminals of the capacitor defining the pixel is not linear. Further, the mode of the control mode is made to have a square error. This is so that each driver performs at least one (n + 1) th sequence in which the column conductor is brought to the product of successive square error corrections with successive terms of the further binary code of zero mean value orthogonal to the other code. Can be corrected by This correction is possible because the error is the same for all pixels in the same column group.

【0015】上述の特徴、および独立して用いられ得る
がこれとともに用いると特に有利である他の特徴は、非
制限的な例として挙げられる以下の具体的な実施例の説
明を読むことにより、より明らかになるであろう。
The above-mentioned features, and other features which can be used independently but which are particularly advantageous for use with them, are obtained by reading the description of the following specific examples, given by way of non-limiting example: It will become more apparent.

【0016】この説明は添付の図面を参照して行なう。This description is made with reference to the accompanying drawings.

【0017】[0017]

【実施例の詳細な説明】その一部が図1に概略的に示さ
れる従来のアクティブマトリックス表示スクリーンは、
2つの透明シート間に配置される液晶の薄い層を含む。
光の透過によって機能するスクリーンについては、この
ように形成されたアセンブリが偏光子とアナライザとの
間に設けられる。シートのうちの一方は、すべてのキャ
パシタのプレート20の1つを構成する単一の背面電極
を支持し、その各々が画素すなわち「ピクセル」の1つ
を形成する。他方の透明シートは制御電極22を支持
し、その各々が1つのピクセルを規定し、背面電極20
と協働してキャパシタを構成する。これらの電極は、透
明な導電材料の堆積物によって構成され得る。以下で
は、L×CのピクセルがL行、L1、L2、L3、…、
およびC列、C1、C2、…に配置されると仮定する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A conventional active matrix display screen, a portion of which is shown schematically in FIG.
It includes a thin layer of liquid crystal disposed between two transparent sheets.
For screens that function by the transmission of light, the assembly thus formed is provided between the polarizer and the analyzer. One of the sheets carries a single back electrode which constitutes one of the plates 20 of all capacitors, each of which forms one of the picture elements or "pixels". The other transparent sheet supports the control electrodes 22, each defining one pixel and the back electrode 20.
To form a capacitor in cooperation with. These electrodes may be constituted by a deposit of transparent conductive material. In the following, L × C pixels are L rows, L1, L2, L3, ...
And column C, C1, C2, ...

【0018】図1はまた制御を与える従来の態様を示
す。各ピクセルは薄膜電界効果トランジスタ(一般的に
は略語TFTとして称される)によって制御される。同
じ行、たとえばL1のすべてのトランジスタT11
12、T13は、行L1の対応する導体が予め定められた
電圧(+15ボルト)を取ることによって同時に導電状
態となり、一方で他のすべての行の行導体はトランジス
タ遮断電圧(−15ボルト)を取る。導電したトランジ
スタは対応する列導体の電圧Vcを関連の電極22に伝
える。印加電圧Vcによって構成される情報が1つのフ
レームの持続時間中保持され、キャパシタの放電時定数
はこの目的のために十分に長く選択される。
FIG. 1 also illustrates the conventional manner of providing control. Each pixel is controlled by a thin film field effect transistor (commonly referred to as the abbreviation TFT). All transistors T 11 in the same row, eg L1,
T 12 and T 13 are simultaneously rendered conductive by the corresponding conductors of row L1 taking on a predetermined voltage (+15 volts), while the row conductors of all other rows have transistor cut-off voltages (-15 volts). )I take the. The conducting transistor transmits the voltage Vc of the corresponding column conductor to the associated electrode 22. The information constituted by the applied voltage Vc is held for the duration of one frame and the discharge time constant of the capacitor is chosen long enough for this purpose.

【0019】従来は、列導体は行メモリを構成するシフ
トレジスタ24から制御され、シフトはタイムベース2
6からのクロック信号によって駆動されていた。シフト
レジスタのデータ入力28は、これも同様にタイムベー
ス26によって制御されるサンプルホールド回路を介し
て信号を受取る。行に対応するすべての情報が受取られ
ると、これがバッファメモリ32に転送される。バッフ
ァメモリ内のすべてのセルの内容は、タイムベース26
からのプローブ信号を受信すると、ドライバ341 、3
2 、…を介してそれぞれの列導体C1、C2、…に同
時に与えられる。情報を受取るべき行は、行導体のため
のドライバ36にアドレス指定することによって選択さ
れる。背面電極の電圧は源37によって固定され、一般
的に値+Vceと−Vceとの間で代わる。
Conventionally, the column conductors are controlled from a shift register 24, which constitutes a row memory, and the shifting is done by the time base 2.
It was driven by the clock signal from 6. The data input 28 of the shift register receives the signal via a sample and hold circuit, which is also controlled by the time base 26. When all the information corresponding to the row has been received, it is transferred to the buffer memory 32. The contents of all cells in the buffer memory are
When receiving the probe signal from the driver 34 1 , 3
4 2, each column conductor C1 through ..., C2, simultaneously given to .... The row to receive the information is selected by addressing the driver 36 for the row conductor. The voltage on the back electrode is fixed by the source 37 and typically alternates between the values + V ce and -V ce .

【0020】図1の要素に対応するものは同じ参照符号
で示される図2に示されるこの発明の特定的な実施例で
は、各行ドライバが2つの行を駆動し、行ドライバを接
続するのに最も単純な解決策であるために、これらは典
型的には隣接している。たとえば、ドライバ36の第1
の出力は行L1およびL2のための導体に接続され、第
2の出力が行L3およびL4のための導体に接続され
る。
Corresponding elements of FIG. 1 are designated by the same reference numerals, and in the particular embodiment of the invention shown in FIG. 2 where each row driver drives two rows and connects the row drivers. They are typically contiguous because they are the simplest solution. For example, the first of the drivers 36
Output of is connected to conductors for rows L1 and L2, and a second output is connected to conductors for rows L3 and L4.

【0021】背面電極は、同じ行導体および同じ背面電
極部分の両方を有する2つの行が存在しないような態様
で、行と関連する2つの部分CE1およびCE2に分割
される。
The back electrode is divided into two parts CE1 and CE2 associated with a row in such a way that no two rows having both the same row conductor and the same back electrode portion are present.

【0022】グループがn=2の行しか含まない場合に
は、単一の導電層をエッチングすることによって背面電
極を形成することが可能であり、この場合は、両方の部
分が同じ電気抵抗を有する。
If the group contains only n = 2 rows, it is possible to form the back electrode by etching a single conductive layer, in which case both parts have the same electrical resistance. Have.

【0023】導体および電極の物理的配置、およびこれ
らを形成するために用いるマスクの配置は、図3に概略
的に示されるようなものであってもよい。示される領域
は、赤のピクセルR、緑のピクセルV、および青のピク
セルBのためのものであってもよいピクセル規定電極を
表わす。各電極は、それぞれの薄膜トランジスタのドレ
インを構成するD等の延長部を有する。共通の列導体、
たとえばC1は、単一の列に属する電界効果トランジス
タのS等のソースを駆動する。行導体を形成するトラッ
クは、2つの隣接する行のトランジスタの格子を構成す
る。たとえば、図3に示されるように、共通の行導体L
12は、マトリックスの2つの行L1およびL2におけ
るピクセルの電界効果トランジスタの格子を構成し、こ
れらの行は一般的に隣接している。
The physical placement of the conductors and electrodes, and the placement of the mask used to form them may be as schematically shown in FIG. The area shown represents a pixel defining electrode which may be for red pixel R, green pixel V, and blue pixel B. Each electrode has an extension such as D that constitutes the drain of each thin film transistor. Common column conductors,
For example, C1 drives a source such as S of a field effect transistor belonging to a single column. The tracks forming the row conductors form a grid of transistors in two adjacent rows. For example, as shown in FIG. 3, a common row conductor L
12 constitutes the grid of the field effect transistors of the pixels in the two rows L1 and L2 of the matrix, which rows are generally adjacent.

【0024】背面電極は必ずしも図3に示される態様で
分割されなくてもよい。図5は、図4に示される背面電
極部分および行導体の平面的配置を用いることによって
2つの部分CE1およびCE2をエッチングするのをよ
り簡単にする別の可能な配列を示し、ここで図2の要素
に対応する要素は同じ参照番号が付されている。
The back electrode does not necessarily have to be divided in the manner shown in FIG. FIG. 5 shows another possible arrangement that makes it easier to etch the two parts CE1 and CE2 by using the planar arrangement of back electrode parts and row conductors shown in FIG. 4, where FIG. Elements corresponding to the elements of are given the same reference numbers.

【0025】上述のように、行を、任意の整数n個の行
を有するグループに分割することが可能であり、ここで
nは1を上回る。このような状況下では、背面電極はn
個の部分CE1 、…、CEn に分割される。
As mentioned above, it is possible to divide the rows into groups with any integer number of rows, where n is greater than one. Under these circumstances, the back electrode is n
Number of partial CE 1, ..., it is divided into CE n.

【0026】n=3であれば、図6に示されるように第
3の部分CE3を組格子模様または雷文のパターンにす
ることによって、単一のエッチングされた層を含む背面
電極を用いることがまだ可能である。しかしながら、こ
の方法は、背面電極を覆う絶縁層を介してバイアスの形
態で中間供給物を与えない限り、部分CE3に他の2つ
の部分を上回るインピーダンスを与えるという欠点があ
る。
If n = 3, use a back electrode comprising a single etched layer by forming the third portion CE3 into a braided pattern or a lightning pattern as shown in FIG. Is still possible. However, this method has the disadvantage of giving part CE3 an impedance above the other two parts, unless the intermediate supply is provided in the form of a bias through an insulating layer covering the back electrode.

【0027】3つ連続する行L1、L2におよびL3に
属するが、共通の行導体L123を共有する3つのトラ
ンジスタが、エッチングが図7に示されるような類のも
のであれば、制御され得て、それによって制御トランジ
スタがより小さな総面積にグルーピングされることが可
能となる。これは3つ(およびより一般的にはn個)の
行に対して必要なエッチングされたトラックが1つだけ
であるからである。
Three transistors belonging to three consecutive rows L1, L2 and L3 but sharing a common row conductor L123 can be controlled if the etching is of the kind shown in FIG. This allows the control transistors to be grouped into a smaller total area. This is because only one etched track is needed for three (and more generally n) rows.

【0028】C1等の各列導体は延長部を有し、その各
々は所与の列および3つの連続する行に属する3つのト
ランジスタの共通のソースを構成する。3つの対応する
ピクセルの電極は、制御薄膜トランジスタのドレインD
1、D2、およびD3を構成する延長部を有する。
Each column conductor, such as C1, has an extension, each of which constitutes the common source of three transistors belonging to a given column and three consecutive rows. The electrodes of the three corresponding pixels are the drain D of the control thin film transistor.
It has extensions that make up 1, D2, and D3.

【0029】ドライバの数を大きく減らすために、3を
上回る数のnを用いることがしばしば適切である。特
に、3色スクリーンの場合には、n=6、すなわち各行
導体が2組のR、VおよびBピクセルと関連することが
しばしば適切である。
It is often appropriate to use a number of n greater than 3 in order to significantly reduce the number of drivers. Especially in the case of a three-color screen, it is often appropriate that n = 6, ie each row conductor is associated with two sets of R, V and B pixels.

【0030】nが4以上の場合にも、図6に示されるよ
うな方法に至ることがまだ可能であるが、いくつかの部
分の抵抗がより高くなることを伴なう。背面電極の部分
について2層の配置を採用することも可能であり(この
層は一般的に「ITO」として知られるインジウム酸化
第1錫で形成される)、この層は薄い絶縁膜で分離され
る。n=4の場合には、背面電極部分CE1、CE2、
CE3およびCE4といくつかの行および列導体の相対
的配置は図8に示すようなものであってもよい。
With n greater than or equal to 4, it is still possible to arrive at the method as shown in FIG. 6, but with higher resistance in some parts. It is also possible to adopt a two-layer arrangement for the part of the back electrode (this layer is made of stannous indium oxide, commonly known as "ITO"), which is separated by a thin insulating film. It When n = 4, the back electrode portions CE1, CE2,
The relative placement of CE3 and CE4 and some row and column conductors may be as shown in FIG.

【0031】上述のものとは別の組合せ、および別のト
ランジスタ形成方法も可能である。n=6行のグループ
を用いた構造、および装置の電気的部分の可能な構成を
以下に説明する。
Combinations other than those described above and other transistor formation methods are possible. The structure with groups of n = 6 rows and the possible configurations of the electrical parts of the device are described below.

【0032】背面電極の各部分は、単一の導電層にエッ
チングされた別個のタイルのモザイクによって構成され
て、絶縁層を介してVIAホールによってそれぞれの導
体に接続されてもよい。
Each part of the back electrode may be constituted by a mosaic of individual tiles etched in a single conductive layer and connected to their respective conductors by VIA holes through an insulating layer.

【0033】大型の表示スクリーンを複数の矩形の領域
に分割し、各領域で上述のような配置のうちの1つを用
いることも可能である。
It is also possible to divide a large display screen into a plurality of rectangular areas and use one of the above arrangements in each area.

【0034】上述のように、行をグルーピングする代わ
りに列をグルーピングすることも可能である。装置の電
気的部分の特定の構造を説明する際に、これらのグルー
ピングの例を挙げる。3列のグループでの可能な相対的
配置の1つが図9に示される。
As mentioned above, instead of grouping the rows, it is also possible to group the columns. Examples of these groupings will be given in describing the specific structure of the electrical part of the device. One of the possible relative arrangements for a group of three rows is shown in FIG.

【0035】列導体が光透過を決定する電圧を受け、行
導体は単にスイッチ制御として作用することを考慮に入
れている。
It is taken into account that the column conductors receive a voltage which determines the light transmission and the row conductors merely act as a switch control.

【0036】列のグループを行のグループと組合せるこ
とも可能であるが、これは必要な背面電極部分の数を増
やしてしまう。より厳密には、背面電極部分の数は1グ
ループについての行の数と1グループについての列の数
との積に等しい。
It is possible to combine column groups with row groups, but this increases the number of back electrode portions required. More precisely, the number of back electrode parts is equal to the product of the number of rows for one group and the number of columns for one group.

【0037】以下に例として説明する電気回路は、制御
素子がトランジスタによって構成される場合に用いるこ
とができる。このような状況下では、トランジスタと関
連する行導体が可能化電圧にもたらされるとき(トラン
ジスタは導電状態にある)、ピクセル電極は列導体の電
圧を取り、かつ行導体が遮断電圧にもたらされるときに
は、電極は分離され、キャパシタの端子にかかる電圧が
保持され、キャパシタの漸進的放電による低減を伴な
う。
The electric circuit described as an example below can be used when the control element is constituted by a transistor. Under these circumstances, when the row conductor associated with the transistor is brought to the enabling voltage (transistor is in the conducting state), the pixel electrode takes the voltage of the column conductor and when the row conductor is brought to the blocking voltage. , The electrodes are separated and the voltage on the terminals of the capacitor is held, with a reduction due to the gradual discharge of the capacitor.

【0038】行のグループ 列kとの交点に配置されるn個の行からなるグループg
のj番目の行に属するピクセルに係数ajgk で表わされ
る透過値を与えることが望ましい一般的な場合について
考える。特に、n=6の場合、すなわち、各グループが
6つの行からなり、背面電極が6つの部分からなってい
る場合に注目する。
A group g of n rows located at the intersection of a row group column k
Consider the general case where it is desirable to give the pixels belonging to the j-th row of x to the transmission value represented by the coefficient a jgk . In particular, attention is paid to the case of n = 6, that is, each group consists of six rows and the back electrode consists of six parts.

【0039】特に有利な解決法では、フレーム持続時間
r を画面中の行の数で除算した値に等しい時間の間
(その後、フレーム持続時間の残りを表わす保持持続時
間が続く)、各行に関して別々に個々の制御を行なわ
ず、その代わりに各グループを順に全体的に制御する。
各フレーム持続時間Tr の間、考慮しているグループ中
のすべてのトランジスタは、そのグループに割当られた
期間Ta の間を除いて遮断される。図10に示されるよ
うに、他のすべてのグループの期間Tm に属する持続時
間の間、行のグループの各々をアドレス指定することが
可能である。
A particularly advantageous solution is for each row for a period of time equal to the frame duration T r divided by the number of rows in the screen (followed by a hold duration representing the rest of the frame duration). Instead of providing individual control separately, each group is in turn globally controlled.
During each frame duration T r , all transistors in the group under consideration are shut off except during the period T a assigned to that group. As shown in FIG. 10, it is possible to address each group of rows for a duration belonging to the period T m of every other group.

【0040】グループ中の行は少なくともn個の連続す
る持続時間Ti のシーケンスを有し、その各々は、キャ
パシタ電極がそのそれぞれの列導体の電位を取るよう
に、グループ中のすべての行のトランジスタが導通状態
にされる第1の部分Ta と、考慮しているグループ中の
すべてのトランジスタが遮断される、Ta よりもはるか
に長い第2の部分Tm とを含む。
The rows in the group have a sequence of at least n consecutive durations T i , each of which is the same for all rows in the group so that the capacitor electrode takes the potential of its respective column conductor. It includes a first part T a in which the transistors are made conductive and a second part T m in which all the transistors in the group under consideration are cut off, which is much longer than T a .

【0041】図10に示されるように、その他の行に共
通の期間Tm の間に行のグループの各々をアドレス指定
することが可能である。
As shown in FIG. 10, it is possible to address each group of rows during the period T m common to the other rows.

【0042】このように制御を行なうことによって、こ
の場合は定められた数の+1項および−1項からなる直
交コード(しばしば、バイナリである)を用いることが
可能となる。直交コードでは、各コードの項の二乗の和
は、規格により1にすることができる、共通の値とな
り、2つのコードからなるいかなる組のコードの項と項
との積の和も0である。
By controlling in this way, it is possible in this case to use an orthogonal code (often binary) consisting of a fixed number of +1 and -1 terms. In an orthogonal code, the sum of the squares of the terms of each code is a common value, which can be 1 according to the standard, and the sum of the products of the terms of any pair of two codes is 0. .

【0043】連続的な部分Ta1、Ta2の間に背面電極の
部分に印加される電圧Vcej は、共通の値Vceと1つの
直交コード中の項との積となる。
The voltage V cej applied to the back electrode portion between the successive portions T a1 and T a2 is the product of the common value V ce and the term in one orthogonal code.

【0044】用いられるコードは一般に、付加的なパラ
メータが利用可能となるように、1グループ当たりの行
の数nよりも多い数の項を有する。背面電極を交互に配
置した場合には連続的な部分の数はn+1となり、そう
でない場合はn+2となる。たとえば、グループが6つ
の行を有し、背面電極が6つの部分からなる特定の場合
を考えると、それぞれ8つの項を有する8つのコードを
用いることが可能であろう。そうすれば、6つのコード
は背面電極の部分に割当られ、もう1つのコードは二乗
誤差を補償するために割当られ、最後のコードは未使用
のままとなり得る。
The codes used generally have more than n terms per row, so that additional parameters are available. When the back electrodes are arranged alternately, the number of continuous portions is n + 1, and otherwise, it is n + 2. For example, given the particular case where the group has 6 rows and the back electrode consists of 6 parts, it would be possible to use 8 codes, each with 8 terms. That way, six codes can be assigned to the back electrode portion, another code to compensate for the squared error, and the last code can be left unused.

【0045】特に、未使用のままのコードf0を除い
て、各々が0の和を有する以下のコードを用いることが
可能である。
In particular, except for the unused code f0, it is possible to use the following codes, each having a sum of 0's.

【0046】[0046]

【表1】 [Table 1]

【0047】Tr が細分される8つの期間T1 〜T8
間、電圧Vcej の値は、項f1 〜f 6 とVceとの積であ
る。たとえば、連続する期間Ta の間の部分CE1にお
ける電圧は以下のようになる。
TrIs divided into eight periods T1~ T8of
Voltage VcejThe value of is the term f1~ F 6And VceIs the product of
It For example, consecutive periods TaIn the part CE1 between
The voltage applied is as follows.

【0048】[0048]

【表2】 [Table 2]

【0049】この配分は、図11に示されているように
なる。
This distribution is as shown in FIG.

【0050】対応する期間Ta の間、グループgがアド
レス指定されている間の順序kの列導体に印加される電
圧Vckは、以下のように示される。
During the corresponding period T a , the voltage V ck applied to the column conductors of order k while the group g is being addressed is given by:

【0051】[0051]

【表3】 [Table 3]

【0052】インデックス1〜8は、単に連続する時間
を表すものである。
Indexes 1 to 8 simply represent consecutive times.

【0053】所与の列kに対応する所与のグループg中
のピクセル1〜nのキャパシタが時間Tの間に適切な放
射測定値(通常、光透過値と呼ばれる)を確実に有する
ようにするためには、列kとの交点にあるグループgの
行jのピクセルを介する光の透過が持続時間Tr の間二
乗平均値(VRMS jgk)2 によって固定されるため、
ピクセルキャパシタに適切な二乗平均電圧を与えなけれ
ばならない。
To ensure that the capacitors of pixels 1-n in a given group g, corresponding to a given column k, have appropriate emission measurements (commonly called light transmission values) during time T. to the order to be fixed by the light transmission duration mean square value between T r (V RMS jgk) 2 via the pixel row j of the group g at the intersection of the column k,
An appropriate root mean square voltage must be applied to the pixel capacitor.

【0054】n=6、すなわち列kに6つのピクセルが
ある場合、少なくとも6つの連続する期間、一般に訂正
を行なうためには6つを上回る連続する期間の間に列k
に異なる電圧を印加することによって、与えるべき透過
値を表わす放射測定パラメータに関する−1〜+1の範
囲内となり得る値a1gk,a2gk,…,a6gkが
決定される。
If n = 6, ie there are 6 pixels in column k, then column k during at least 6 consecutive periods, typically more than 6 consecutive periods to make corrections.
, A6gk, which can be in the range of -1 to +1 for the radiometric parameter representing the transmission value to be given, are determined by applying different voltages to.

【0055】8つの期間が用いられる上述の場合、間隔
a の間に列導体に印加される電圧は、対応する行(お
よび対応する背面電極の部分)に割当られるコードの項
とパラメータとの積のピクセルごとの和と基準電圧Vc
との積となる。
In the above case where eight time periods are used, the voltage applied to the column conductors during the interval T a is dependent on the code term and the parameter assigned to the corresponding row (and corresponding back electrode part). Pixel-wise sum of products and reference voltage V c
And the product.

【0056】すなわち、二乗誤差を無視すると、送られ
る信号は以下のようになる。 Vc×(+a1gk+a2gk+a3gk+a4gk+a5gk+a6gk) Vc×(+a1gk+a2gk-a3gk-a4gk-a5gk-a6gk) Vc×(-a1gk-a2gk+a3gk-a4gk+a5gk-a6gk) Vc×(-a1gk-a2gk-a3gk+a4gk-a5gk+a6gk) (1) Vc×(+a1gk-a2gk+a3gk+a4gk-a5gk-a6gk) Vc×(+a1gk-a2gk-a3gk-a4gk+a5gk+a6gk) Vc×(-a1gk+a2gk+a3gk-a4gk-a5gk+a6gk) Vc×(-a1gk+a2gk-a3gk+a4gk+a5gk-a6gk) ここで、×は乗算の記号である。
That is, ignoring the squared error, the signal sent is as follows: Vc × (+ a1gk + a2gk + a3gk + a4gk + a5gk + a6gk) Vc × (+ a1gk + a2gk-a3gk-a4gk-a5gk-a6gk) Vc × (-a1gk-a2gk + a3gk-a4kkaag (-A1gk-a2gk-a3gk + a4gk-a5gk + a6gk) (1) Vc x (+ a1gk-a2gk + a3gk + a4gk-a5gk-a6gk) Vc x (+ a1gk-a2gk-a3gk-a4kk6a5gk + a4gk6a5gk × (-a1gk + a2gk + a3gk-a4gk-a5gk + a6gk) Vc × (-a1gk + a2gk-a3gk + a4gk + a5gk-a6gk) where × is a symbol for multiplication.

【0057】行グループg中の行(または背面電極)j
と列kとの交点にあるピクセルに見られる電圧(Vpi
x)jckが(Vpix)jgk(t)=VCEj−V
Ckから得られるとすると、最初の行のピクセルに関し
て値a1が得られる、等となる。この電圧は、Taの間
に行なわれる新たなアドレス指定によって各期間Tiの
間に再調整される。これは、その後の期間Tmの間、調
整された値のままである。これは、フレーム期間Trの
間、n+2回、すなわち8回連続して生じる。
Rows in row group g (or back electrodes) j
And the voltage (Vpi) seen at the pixel at the intersection of column k
x) jck is (Vpix) jgk (t) = VCEj-V
If it is obtained from Ck, the value a1 is obtained for the pixels in the first row, and so on. This voltage is readjusted during each period Ti by the new addressing performed during Ta. It remains at the adjusted value for the subsequent period Tm. This occurs n + 2 times, that is, eight times in succession during the frame period Tr.

【0058】しかし、あるグループの1つのピクセルが
受取る情報はそのグループの他のピクセルが受取る情報
に依存するため、透過値を左右する関係の二乗の法則の
本質により生じる信号(1)の誤差の訂正を行なわなけ
ればならない。理論的には、エラーは以下の式によって
示される。
However, since the information received by one pixel in a group depends on the information received by other pixels in the group, the error in the signal (1) caused by the essence of the square law of the relation governing the transmission value is You have to make corrections. Theoretically, the error is given by:

【0059】[0059]

【数1】 [Equation 1]

【0060】これにより、以下の式が成り立つ。As a result, the following equation holds.

【0061】Ta1 の間、Vc1gk =Vc×(+a1gk+a2gk+a3g
k+a4gk+a5gk+a6gk+S) Ta2 の間、Vc2gk =Vc×(+a1gk+a2gk-a3gk-a4gk-a5gk-
a6gk+S) Ta3 の間、Vc3gk =Vc×(-a1gk-a2gk+a3gk-a4gk+a5gk-
a6gk+S) Ta4 の間、Vc4gk =Vc×(-a1gk-a2gk-a3gk+a4gk-a5gk+
a6gk+S) Ta5 の間、Vc5gk =Vc×(+a1gk-a2gk+a3gk+a4gk-a5gk-
a6gk-S) Ta6 の間、Vc6gk =Vc×(+a1gk-a2gk-a3gk-a4gk+a5gk+
a6gk-S) Ta7 の間、Vc7gk =Vc×(-a1gk+a2gk+a3gk-a4gk-a5gk+
a6gk-S) Ta8 の間、Vc8gk =Vc×(-a1gk+a2gk-a3gk+a4gk+a5gk-
a6gk-S) これらの8つの電圧値Vc1gk,…,Vc8gkは、
グループgおよび列kの6つのピクセルを充電するため
に、8つの期間Taの各々の間に、考慮している列kに
印加しなければならない電圧値である。
During Ta1, Vc1gk = Vc × (+ a1gk + a2gk + a3g
k + a4gk + a5gk + a6gk + S) While Ta2, Vc2gk = Vc × (+ a1gk + a2gk-a3gk-a4gk-a5gk-
a6gk + S) During Ta3, Vc3gk = Vc × (-a1gk-a2gk + a3gk-a4gk + a5gk-
a6gk + S) During Ta4, Vc4gk = Vc × (-a1gk-a2gk-a3gk + a4gk-a5gk +
a6gk + S) During Ta5, Vc5gk = Vc × (+ a1gk-a2gk + a3gk + a4gk-a5gk-
a6gk-S) During Ta6, Vc6gk = Vc × (+ a1gk-a2gk-a3gk-a4gk + a5gk +
a6gk-S) During Ta7, Vc7gk = Vc × (-a1gk + a2gk + a3gk-a4gk-a5gk +
a6gk-S) During Ta8, Vc8gk = Vc × (-a1gk + a2gk-a3gk + a4gk + a5gk-
a6gk-S) These eight voltage values Vc1gk, ..., Vc8gk are
The voltage value that must be applied to the considered column k during each of the eight periods Ta in order to charge the six pixels of group g and column k.

【0062】グループg中の行j、列kのピクセルが常
に以下に示す電圧を有することがわかる。
It can be seen that the pixels in row j, column k in group g always have the voltages shown below.

【0063】 (Vpix)jgk=VCExfj −Vcgk 上述のコードがすべて、期間Trにわたって0の平均値
を有することがわかるであろう。したがって、Trにわ
たる平均値(Vpix)jgkは0である。コードの平
均値が0でなければ、薄膜トランジスタ(またはTF
T)をアドレス指定するための従来的な方法である「交
互」法を用いることができる。そのような状況下では、
本発明を実現するためにn+1個の直交関数を有する必
要がある。例示的には、グループgの4番目の行と列k
との交点にあるピクセルの二乗平均値は以下のようにな
ることがわかる。
[0063] (Vpix) jgk = V CE xf j -Vcgk code above all, will be seen to have an average value of 0 over a period Tr. Therefore, the average value (Vpix) jgk over Tr is 0. If the average value of the code is not 0, the thin film transistor (or TF
The "alternating" method, which is the conventional method for addressing T), can be used. Under such circumstances,
It is necessary to have n + 1 orthogonal functions to implement the invention. Illustratively, the fourth row and column k of group g
It can be seen that the root mean square value of the pixels at the intersection with is as follows.

【0064】(VRMS jgk)2 =Vce2 +6×Vc
2 −2×a4gk×Vce×Vc ここで、a4gkは−1〜+1の範囲内にあり、白黒ま
たは不飽和色でグレー値を表示することが望ましい場合
にはいかなる中間値を取ることも可能である。したがっ
て、VcおよびVceを選択することによって、対応す
る点の光の透過を、そのオフ状態とオン状態との間のい
かなる値を有するようにも変調することができる、すな
わち(VRMS jgk)2 は、Vce2 +6×Vc2 −2
×Vce×VcないしVce2 +6×Vc2 +2×Vc
e×Vcの範囲内のいかなる値をも取ることが可能であ
る。
(V RMS jkg) 2 = Vce 2 + 6 × Vc
2 −2 × a4gk × Vce × Vc where a4gk is in the range of −1 to +1 and can take any intermediate value when it is desirable to display gray values in black and white or unsaturated colors. is there. Therefore, by selecting Vc and Vce, the transmission of light at the corresponding point can be modulated to have any value between its off and on states, ie (V RMS jgk) 2 Is Vce 2 + 6 × Vc 2 -2
× Vce × Vc or Vce 2 + 6 × Vc 2 + 2 × Vc
It can take any value within the range of e × Vc.

【0065】列のグループ n個の列からなるグループを構成することも可能であ
り、この解決法により、行ドライバよりも複雑である列
ドライバの数を低減することができる。
Group of Columns It is also possible to construct a group of n columns, and this solution makes it possible to reduce the number of column drivers, which is more complicated than the row drivers.

【0066】n個の列1,…,k,…,nからなるグル
ープgについて、特に、グループg中の列kと行jとの
交点にあるピクセルの制御について考える。ここでも、
背面電極はn個の別々の部分または素子CEkに細分さ
れる。第1の素子CE1は、規定されたグループの各々
において1として番号が付けられた列に面するように配
置される。第2の素子CE2は、規定されたグループの
各々において2として番号が付けられた列に面し、n番
目の背面電極素子CEnは、規定されたグループの各々
においてnとして番号が付けられた列に面する。この場
合も、同じグループ内の列がアクティブマトリックスプ
レートにおいて隣接する必要はない。
Consider a group g consisting of n columns 1, ..., K, ..., N, and in particular control of pixels at the intersections of columns k and rows j in group g. even here,
The back electrode is subdivided into n separate parts or elements CEk. The first element CE1 is arranged to face the column numbered as 1 in each of the defined groups. The second element CE2 faces the column numbered 2 in each of the defined groups, and the nth back electrode element CEn is the column numbered n in each of the defined groups. Face. Again, the columns in the same group need not be adjacent in the active matrix plate.

【0067】背面電極の部分または素子CE1は、背面
電極プレートにおいて互いに電気的に接続される。上述
の構成のうちの1つである配置において、背面電極素子
CE2は背面電極プレートにおいて互いに電気的に接続
され、これはCEnまで同様である。
The parts of the back electrode or element CE1 are electrically connected to each other in the back electrode plate. In an arrangement that is one of the configurations described above, the back electrode elements CE2 are electrically connected to each other at the back electrode plate, as well as up to CEn.

【0068】図12は、6つの列からなるグループを有
する装置の一部分を例示的に示している。6つの行と、
n個、すなわち6つの列からなる1つのグループとに対
応するピクセルのみを示している。図12の右側に示し
ている直交コードは、上述の直交コードと同じものであ
る。
FIG. 12 exemplarily shows a portion of a device having a group of six columns. 6 lines,
Only the pixels corresponding to n, i.e. one group of 6 columns are shown. The orthogonal code shown on the right side of FIG. 12 is the same as the above-described orthogonal code.

【0069】ここでも、フレーム期間Trは期間Tiに
細分される(上述のコードを用いた場合、6つの有用な
期間と二乗誤差を補償する役割を果たす1つの期間とを
含む8つの期間に細分される)。
Again, the frame period Tr is subdivided into periods Ti (using the code above, eight periods, including six useful periods and one period which serves to compensate for squared errors). Be done).

【0070】各行jのトランジスタが遮断される期間T
mの間、一度に1つずつ、表示画面の他のいかなる行も
アドレス指定することができる。
The period T during which the transistors in each row j are cut off
During m, any other row of the display screen can be addressed, one at a time.

【0071】ここでも、6つのピクセルに、この場合
は、列グループgおよび行jによって規定されるピクセ
ルに6つの光透過値を与える必要があり、これらの光透
過値はピクセルの各々に印加される電圧の二乗平均値で
表わされる。そのような電圧の二乗平均値は、強度パラ
メータajg1,ajg2,ajg3,ajg4,af
g5、afg6(−1<ajgk<+1)の関数として
変化する。
Here again, it is necessary to provide six pixels, in this case six light transmission values, to the pixel defined by column group g and row j, these light transmission values being applied to each of the pixels. It is represented by the root mean square value of the voltage. The root mean square values of such voltages are intensity parameters ajg1, ajg2, ajg3, ajg4, af.
It changes as a function of g5 and afg6 (-1 <ajgk <+1).

【0072】理論上の二乗誤差の訂正を行なわずに8つ
の期間Tiの各々の間にグループgの列に与えられる信
号は、以前に説明したものと同じようにして規定され
る。したがって、以下のようになる。
The signals applied to the columns of group g during each of the eight periods Ti without theoretical square error correction are defined in the same way as previously described. Therefore, it becomes as follows.

【0073】 Ta1 の間=Vc×(+ajg1+ajg2+ajg3+ajg4+ajg5+ajg6) Ta2 の間=Vc×(+ajg1+ajg2-ajg3-ajg4-ajg5-ajg6) ──────────────────────── Ta3 の間=Vc×(-ajg1+ajg2-ajg3+ajg4+ajg5-ajg6) 二乗平均誤差を訂正するためには、行がグループ分けさ
れる場合と同じ項Sを加えることが必要であり、したが
って、列kに印加するべき連続的な電圧は、以下のよう
になる。
During Ta1 = Vc × (+ ajg1 + ajg2 + ajg3 + ajg4 + ajg5 + ajg6) During Ta2 = Vc × (+ ajg1 + ajg2-ajg3-ajg4-ajg5-ajg6) ──────── ───────────────── During Ta3 = Vc × (-ajg1 + ajg2-ajg3 + ajg4 + ajg5-ajg6) To correct the root mean square error, the rows are grouped. It is necessary to add the same term S as in the split case, so the continuous voltage to be applied to column k is

【0074】Ta1 の間、Vcjg1 =Vc×(+ajg1+ajg2+ajg
3+ajg4+ajg5+ajg6+S) Ta2 の間、Vcjg2 =Vc×(+ajg1+ajg2-ajg3-ajg4-ajg5-
ajg6+S) Ta3 の間、Vcjg3 =Vc×(-ajg1-ajg2+ajg3-ajg4+ajg5-
ajg6+S) Ta4 の間、Vcjg4 =Vc×(-ajg1-ajg2-ajg3+ajg4-ajg5+
ajg6+S) Ta5 の間、Vcjg5 =Vc×(+ajg1-ajg2+ajg3+ajg4-ajg5-
ajg6-S) Ta6 の間、Vcjg6 =Vc×(+ajg1-ajg2-ajg3-ajg4+ajg5+
ajg6-S) Ta7 の間、Vcjg7 =Vc×(-ajg1+ajg2+ajg3-ajg4-ajg5+
ajg6-S) Ta8 の間、Vcjg8 =Vc×(-ajg1+ajg2-ajg3+ajg4+ajg5-
ajg6-S) 実際に、これらの8つの電圧値は、行jの6つのピクセ
ルを電気的に充電するために各期間Taの間に、考慮し
ているグループgのすべての列に与えなければならない
電圧の値である。
During Ta1, Vcjg1 = Vc × (+ ajg1 + ajg2 + ajg
3 + ajg4 + ajg5 + ajg6 + S) While Ta2, Vcjg2 = Vc × (+ ajg1 + ajg2-ajg3-ajg4-ajg5-
ajg6 + S) During Ta3, Vcjg3 = Vc × (-ajg1-ajg2 + ajg3-ajg4 + ajg5-
ajg6 + S) During Ta4, Vcjg4 = Vc × (-ajg1-ajg2-ajg3 + ajg4-ajg5 +
ajg6 + S) During Ta5, Vcjg5 = Vc x (+ ajg1-ajg2 + ajg3 + ajg4-ajg5-
ajg6-S) During Ta6, Vcjg6 = Vc x (+ ajg1-ajg2-ajg3-ajg4 + ajg5 +
ajg6-S) During Ta7, Vcjg7 = Vc x (-ajg1 + ajg2 + ajg3-ajg4-ajg5 +
ajg6-S) During Ta8, Vcjg8 = Vc x (-ajg1 + ajg2-ajg3 + ajg4 + ajg5-
ajg6-S) In fact, these eight voltage values have to be given to all columns of the group g under consideration during each period Ta to electrically charge the six pixels of row j. It is the value of the voltage that does not become.

【0075】所与のグループ中のすべての列が全く同じ
電気信号を受取るため、列ドライバの数はファクタn、
この場合は6で除算されることがわかる。これにより、
列ドライバの数、およびこれらのドライバと画面の表示
部との間の電気的な接続点の数が低減される。
Since all columns in a given group receive exactly the same electrical signal, the number of column drivers is a factor n,
In this case, it can be seen that division is by 6. This allows
The number of column drivers and the number of electrical connection points between these drivers and the display of the screen are reduced.

【0076】これらの8つの期間の間、6つの背面電極
素子に印加されるような電圧VCEkは、(コードが同
じであるとすると)列ではなく行がグループ分けされる
場合と同じ表で示される。
The voltage VCEk as applied to the six back electrode elements during these eight periods is shown in the same table as if the rows were grouped rather than columns (assuming the same code). Be done.

【0077】たとえば、行jをアドレス指定している
間、上述の電圧は以下のようになる。
For example, while addressing row j, the above voltages are:

【0078】[0078]

【表4】 [Table 4]

【0079】二乗誤差の訂正および制御は、行のグルー
プの場合と同じであるため、これ以上は言及しない。
The correction and control of the squared error is the same as for the group of rows and will not be discussed further.

【図面の簡単な説明】[Brief description of drawings]

【図1】アクティブマトリックス液晶モノクロームスク
リーンの一部分の既知の構造を簡略化して示した図であ
る。
FIG. 1 is a simplified view of a known structure of a portion of an active matrix liquid crystal monochrome screen.

【図2】背面電極が2つの部分しか持たない本発明の特
定の実施例を構成する第1の装置を示す、図1と類似し
た図である。
2 is a view similar to FIG. 1 showing a first device which constitutes a particular embodiment of the invention in which the back electrode has only two parts.

【図3】図2に示される種類の画面を作るために用いら
れるマスクの1つの可能な外観を示す、画面の一部分の
平面図である。
3 is a plan view of a portion of a screen showing one possible appearance of a mask used to make a screen of the type shown in FIG.

【図4】図5に示した装置に用いるのに適切な背面電極
を互いに噛み合わせた構造を示す図である。
4 is a diagram showing a structure in which back electrodes suitable for use in the apparatus shown in FIG. 5 are intermeshed with each other.

【図5】2つの部分を有する背面電極の部分の別の可能
な配置を示す、図3と類似した図である。
FIG. 5 is a view similar to FIG. 3, showing another possible arrangement of the parts of the back electrode with two parts.

【図6】3つの部分からなる、背面電極の構造を示す、
図4と類似した図である。
FIG. 6 shows the structure of the back electrode, which consists of three parts,
It is a figure similar to FIG.

【図7】図5に示される種類の3つの部分からなる背面
電極と協働するように用いるのに適切なマスクを示す、
図4と類似した図である。
7 shows a mask suitable for use with a three-part back electrode of the type shown in FIG.
It is a figure similar to FIG.

【図8】各々が4つの行からなるグループを用いること
ができるようにする2レベルの背面電極のための可能な
構造を示す、図4および図6と類似した図である。
FIG. 8 is a view similar to FIGS. 4 and 6, showing a possible structure for a two-level back electrode that allows the use of groups of four rows each.

【図9】各々が3つの列からなるグループとともに用い
るのに適切なマスクを示す、図7と類似した図である。
FIG. 9 is a view similar to FIG. 7, showing a suitable mask for use with groups of three columns each.

【図10】列のグループのための制御信号のタイミング
図である。
FIG. 10 is a timing diagram of control signals for a group of columns.

【図11】6つの行からなるグループの回路図と、背面
電極の対応する部分に印加する電圧のタイミング図とを
横に並べて示した図である。
FIG. 11 is a side-by-side view showing a circuit diagram of a group of six rows and a timing diagram of a voltage applied to a corresponding portion of the back electrode.

【図12】6つの列を含むグループの回路図と、背面電
極の対応する部分に印加する電圧のタイミング図とを横
に並べて示した図である。
FIG. 12 is a diagram showing a circuit diagram of a group including six columns and a timing diagram of a voltage applied to a corresponding portion of the back electrode side by side.

【符号の説明】[Explanation of symbols]

24 シフトレジスタ 32 バッファメモリ 34 ドライバ 36 ドライバ 24 shift register 32 buffer memory 34 driver 36 driver

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 アクティブマトリックス液晶表示装置で
あって、互いに直交してかつ行および列を構成する第1
および第2の方向に沿って配向されるラインに配置され
るピクセルのアレイを規定する表示スクリーンを含み、
前記表示スクリーンは複数の互いに絶縁される部分に分
割される平面の背面電極手段と、 前記背面電極手段から間隔を空けられた平面に規則的に
配置される制御電極のアレイとを有し、前記制御電極の
各々は前記ピクセルの1つを規定し、各々が前記背面電
極手段とキャパシタを構成し、さらに前記背面電極手段
と前記制御電極のアレイとの間の液晶の薄い層と、 各々が前記制御電極の1つに接続される複数のアクティ
ブ制御素子と、 複数の行導体とを有し、前記行導体の各々は同じ前記行
にあるすべてのアクティブ制御素子に共通であり、各々
が、行におけるそれぞれのアクティブ制御素子を遮断す
る電圧と前記アクティブ制御を導電させる可能化電圧と
のいずれの1つにももたらされる傾向があり、さらに複
数の列導体を有し、その各々が同じ前記列のすべてのア
クティブ制御素子に共通であり、各々が、導電するアク
ティブ制御素子に接続される制御素子に伝えることがで
きる調整可能な電圧にもたらされる傾向があり、 第1の方向の前記ラインのうちの1つに割当られた各導
体はn個のラインのグループに共通であり、ここでnは
1を上回る整数であり、各導体はスクリーン書込サイク
ルの間に連続して複数の電圧を印加するように構成され
る単一の共通ドライバ回路に接続され、一方で第2の方
向のピクセルのラインに割当られる各導体は一度に前記
第2の方向のラインを1つだけ駆動し、 背面電極のnの部分の各々は電圧スイッチ素子を与える
ように接続され、各部分は前記ラインのグループの各々
のライン1つだけと関連し、 前記スイッチ素子の各々は、背面電極の前記部分のそれ
ぞれの1つを、n個のラインのうちの1つのラインを制
御するために必要な時間期間の間、予め定められた可能
化電圧にもたらすように設計され、 1つの第1のラインのピクセルに割当られた導体のうち
の1つに重み付けされた直交コードの項を構成する連続
した電圧を印加し、かつ同じピクセルと関連する他方の
方向の導体に直交コードの項を表わす電圧を印加するた
めの手段が設けられる、アクティブマトリックス液晶表
示装置。
1. An active matrix liquid crystal display device, comprising: a first and a plurality of rows and columns which are orthogonal to each other.
And a display screen defining an array of pixels arranged in lines oriented along a second direction,
The display screen has a planar back electrode means divided into a plurality of mutually insulated parts, and an array of control electrodes regularly arranged on a plane spaced from the back electrode means, Each of the control electrodes defines one of the pixels, each of which constitutes a capacitor with the back electrode means, and further comprises a thin layer of liquid crystal between the back electrode means and the array of control electrodes; A plurality of active control elements connected to one of the control electrodes and a plurality of row conductors, each of the row conductors being common to all active control elements in the same row, each of which is a row In each of the active shut-off elements of the active control element and the enabling voltage for conducting the active control, each of which has a plurality of column conductors, Are common to all active control elements of the same column, each tending to result in an adjustable voltage that can be transmitted to a control element connected to a conducting active control element, in the first direction Each conductor assigned to one of the lines is common to a group of n lines, where n is an integer greater than 1 and each conductor has a plurality of consecutive numbers during a screen write cycle. Each conductor connected to a single common driver circuit configured to apply a second voltage, while each conductor assigned to a line of pixels in the second direction drives only one line in the second direction at a time. And each of the n portions of the back electrode is connected to provide a voltage switching element, each portion being associated with only one line of each of the groups of lines, each of the switching elements being Is designed to bring each one of said portions of the said to a predetermined enabling voltage for a period of time required to control one of the n lines, one first Of successive conductors that make up the weighted orthogonal code term on one of the conductors assigned to the pixels of the line of pixels and represent the orthogonal code term on the conductor in the other direction associated with the same pixel. An active matrix liquid crystal display device, wherein means for applying a voltage are provided.
【請求項2】 前記制御電極の各々が、それぞれの薄膜
トランジスタのドレインまたはソースを構成する導電性
延長部を有し、共通の列導体が同じ1つのグループに属
する薄膜トランジスタのソースまたはドレインのすべて
を駆動し、行導体を形成するトラックが、グループのn
個のトランジスタの格子を構成する、請求項1に記載の
アクティブマトリックス液晶表示装置。
2. Each of the control electrodes has a conductive extension forming a drain or a source of the respective thin film transistor, and a common column conductor drives all the sources or drains of the thin film transistors belonging to the same group. And the tracks forming the row conductors are n
The active matrix liquid crystal display device according to claim 1, which constitutes a lattice of individual transistors.
【請求項3】 前記グループの各々がn個の前記行によ
って構成され、nは前記行の総数よりも小さい予め定め
られた整数であり、 スクリーン書込サイクルの間に、グループの電極のすべ
てが対応する列の電位をとる第1の部分(Ta )と前の
電位がそのまま保持される第2の部分(Tm )とを含
む、少なくともn個の連続する持続時間(Ti )のシー
ケンスを実行するようにn個の行に共通のドライバ回路
が設計され、 背面電極部分のスイッチ素子は、同じサイクル内の前記
連続するシーケンスの間に2つの値(+Vce)と(−V
ce)の一方または他方を有する連続した電圧を印加する
ように設計され、各背面電極部分に与えられる値のシー
ケンスは、他の背面電極部分コードのすべてに直交する
ゼロ平均値のコードを表わし、 列は、その各々がサイクルの第1の部分の間に連続して
連続した電圧にもたらされるように制御され、その各々
は各列において、行に割当られたコードの1つの連続し
た重み付けされた項と列およびグループの両方に属する
ピクセルに与えられるべき放射測定値を表わすパラメー
タを表わす値の積の和によって表わされる、請求項1に
記載のアクティブマトリックス液晶表示装置。
3. Each of said groups is constituted by n said rows, n being a predetermined integer less than the total number of said rows, such that during a screen writing cycle all of the electrodes of a group are A sequence of at least n consecutive durations (T i ) comprising a first part (T a ) taking the potential of the corresponding column and a second part (T m ) in which the previous potential is retained. A common driver circuit for n rows is designed to perform the following, and the switch element of the back electrode portion has two values (+ V ce ) and (-V ce ) during the continuous sequence in the same cycle.
ce )) designed to apply a continuous voltage with one or the other, the sequence of values given to each back electrode part represents a code of zero mean value orthogonal to all other back electrode part codes, The columns are controlled such that each of them is brought to a continuous and continuous voltage during the first part of the cycle, each of which is in each column one continuous weighted of the code assigned to the row. 2. An active matrix liquid crystal display device as claimed in claim 1, characterized by the sum of the products of the values representing the parameters representing the emission measurements to be given to the pixels belonging to both the term and the columns and groups.
【請求項4】 前記コードは少なくともn+1のコード
であり、これらが少なくともn+1の項を含み、各列ド
ライバは項を前記積の和の各々に加えるように設計さ
れ、この項は、(n+1)番目の項と二乗誤差(square
law error)訂正項の積で構成され、かつ他のコードに
直交するゼロ平均値の付加的なバイナリコードの連続す
る項と前記値の積の和で構成される電圧を前記それぞれ
の列導体が取る(n+1)番目のシーケンスを実行する
ように各列ドライバが設計される、請求項3に記載のア
クティブマトリックス液晶表示装置。
4. The code is at least n + 1 codes, which include at least n + 1 terms, and each column driver is designed to add a term to each of the sums of products, which term is (n + 1). The second term and the squared error (square
law error) a voltage consisting of the product of the correction terms and the sum of the products of the successive terms of an additional binary code of zero mean value orthogonal to another code and the value 4. The active matrix liquid crystal display device according to claim 3, wherein each column driver is designed to execute a (n + 1) th sequence.
JP17632895A 1994-07-12 1995-07-12 Active matrix liquid crystal display Withdrawn JPH0854603A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
BR9506384A BR9506384A (en) 1994-09-16 1995-09-18 Ring loom

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9408644 1994-07-12
FR9408644A FR2722603B1 (en) 1994-07-12 1994-07-12 LIQUID CRYSTAL, ACTIVE MATRIX AND FRACTIONAL COUNTER ELECTRODE DISPLAY DEVICE

Publications (1)

Publication Number Publication Date
JPH0854603A true JPH0854603A (en) 1996-02-27

Family

ID=9465308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17632895A Withdrawn JPH0854603A (en) 1994-07-12 1995-07-12 Active matrix liquid crystal display

Country Status (5)

Country Link
EP (1) EP0692780A1 (en)
JP (1) JPH0854603A (en)
CA (1) CA2153744A1 (en)
FR (1) FR2722603B1 (en)
TW (1) TW274607B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527787A (en) * 2008-07-03 2011-11-04 アップル インコーポレイテッド Display with dual function capacitive element

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10124010A (en) * 1996-10-22 1998-05-15 Hitachi Ltd Liquid crystal panel and liquid crystal display device
TWI282539B (en) 2003-05-01 2007-06-11 Hannstar Display Corp A control circuit for a common line
JP6801630B2 (en) * 2017-11-06 2020-12-16 カシオ計算機株式会社 Electronic devices, electronic clocks, display control methods, and programs
CN114999411A (en) * 2022-07-26 2022-09-02 京东方科技集团股份有限公司 Display driving method, display substrate and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455576A (en) * 1981-04-07 1984-06-19 Seiko Instruments & Electronics Ltd. Picture display device
JPS61126595A (en) * 1984-11-26 1986-06-14 キヤノン株式会社 Active matrix circuit substrate
JPH0367220A (en) * 1989-08-07 1991-03-22 Sharp Corp Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527787A (en) * 2008-07-03 2011-11-04 アップル インコーポレイテッド Display with dual function capacitive element

Also Published As

Publication number Publication date
FR2722603A1 (en) 1996-01-19
FR2722603B1 (en) 1996-09-27
EP0692780A1 (en) 1996-01-17
TW274607B (en) 1996-04-21
CA2153744A1 (en) 1996-01-13

Similar Documents

Publication Publication Date Title
US4716403A (en) Liquid crystal display device
EP0261898B1 (en) Display device
US4114070A (en) Display panel with simplified thin film interconnect system
EP0500085B1 (en) Method of fabricating an Electro-optical device
US6703994B2 (en) Active matrix array devices
TWI401640B (en) Display device and driving method thereof
KR100522980B1 (en) Light modulating devices
US5193018A (en) Active matrix liquid crystal display system using complementary thin film transistors
US5519520A (en) AC plasma address liquid crystal display
KR20040081347A (en) Display device
US6700562B1 (en) Active matrix liquid crystal display devices
JP2008139882A (en) Display device and its driving method
EP1049955B1 (en) Active matrix liquid crystal display devices
JPH0854603A (en) Active matrix liquid crystal display
EP1116207B1 (en) Driving of data lines in active matrix liquid crystal display
JPH04265930A (en) Image display device
EP0224388A2 (en) Active matrix liquid crystal display device
EP0345887B1 (en) Matrix display devices
JPS6039620A (en) Image display device
EP0423887A2 (en) Active matrix-addressed display devices
US6483488B1 (en) Display apparatus and method of driving the display apparatus
JPS61217021A (en) Image display device
JPH0527218A (en) Liquid crystal display device
JP2712218B2 (en) Image display device
EP0406975A2 (en) Active matrix-addressed display devices

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021001