JPH0854283A

JPH0854283A - 画像入力装置

Info

Publication number: JPH0854283A
Application number: JP6187643A
Authority: JP
Inventors: Kazuo Kimura; 一夫木村; Shigeto Koda; 成人幸田; Noriyoshi Yamauchi; 規義山内
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1994-08-10
Filing date: 1994-08-10
Publication date: 1996-02-27

Abstract

(57)【要約】【目的】画像処理装置等において、演算処理装置の処
理速度が超高速でなくとも、超高速な画像処理、特に、
画像の前処理である画像の平滑化、２値化、特徴抽出等
を実現可能とする画像入力装置を提供する。【構成】複数の光検出器であるフォトダイオード１０
１を２次元アレイ状に配列する。また、複数の抵抗体１
０２を２次元網目状に接続して２次元抵抗回路網を構成
する。この抵抗回路網の各ノード部１０３に少なくとも
１個のフォトダイオード１０１を接続する。これによ
り、フォトダイオード１０１から出力される信号出力の
２次元空間平均値を、該抵抗回路網の各ノードの平衡電
圧より瞬時に検出することで、超高速の画像信号の平滑
化を実現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ロボット制御のための
画像入力装置や、セキュリティチェックのための指紋画
像入力装置等において、特に背景光の空間分布を補償
し、取り込む画像の特徴を、実時間で、かつ、良好に入
力するための画像入力装置に関するものである。

【０００２】

【従来の技術】従来の画像処理装置では、入力されたア
ナログ画像信号は、アナログ／ディジタル変換され、デ
ィジタルの画像データとして一旦画像メモリ内に記憶さ
れる。そして、その後に、ディジタルマイクロプロセッ
サにて画像処理する手法が一般的であった。例えば、参
考文献、三池秀敏、古賀和利編著、“パソコンによる動
画像処理”、森北出版１９９３年７月１４日第１版、ｐ
ｐ１−１６．記載の画像処理装置では、オプティカルフ
ロー検出、パタンマッチング、フィルタリング等のいづ
れの画像処理においても、一旦画像メモリ内に取り込ん
だ画像データを、各種画像処理ソフトウェアにて処理す
る手法を採用している。しかし、このような画像処理方
法では、その処理速度向上のために超高速な演算処理装
置（マイクロプロセッサ等）が必要であったり、また、
高精細な画像を処理するには膨大な画像メモリが必要で
あったりすると言った問題点があった。

【０００３】これらの問題点を解決するために、画像信
号を取り込む際に、その画像入力装置部に設置した専用
ハードウェアで高速に処理しようとする技術が提案され
ている。このような構成を採用すれば、アナログ／ディ
ジタル変換器や画像メモリが不要になり、ハードウエア
量を大幅に削減できるばかりでなく、高速動作も実現可
能となる。

【０００４】例えば、参考文献Ｐ．Ｃ．Ｙｕｅｔ．ａ
ｌ，“ＣＭＯＳＲｅｓｉｓｔｉｖｅＦｕｓｅｓｆ
ｏｒＩｍａｇｅＳｍｏｏｔｈｉｎｇａｎｄＳｅ
ｇｍｅｎｔａｔｉｏｎ”，ＩＥＥＥＪ．ｏｆＳｏｌ
ｉｄ−ｓｔａｔｅＣｉｒｃｕｉｔｓ，ｖｏｌ．２７，
ｎｏ．４，ｐｐ．５４５−５５３，１９９２．では、各
画素に相当する点をノードとし、その各隣接ノード間を
抵抗で結線した２次元抵抗回路網を構成し、アナログ信
号のままで画像を平滑化する専用デバイスの検討を行っ
ている。具体的には、前記参考文献中には、前記抵抗回
路網の回路シミュレーション結果と、それを実現するた
めのＣＭＯＳトランジスタを用いた抵抗フューズ回路の
試作結果について記述されている。しかしながら、前記
参考文献中には、撮像のための光センサについての記述
はない。

【０００５】同様に、参考文献Ｄ．Ｌ．Ｓｔａｎｄｌｅ
ｙ，“ＡｎＯｂｊｅｃｔＰｏｓｉｔｉｏｎａｎｄ
ＯｒｉｅｎｔａｔｉｏｎＩＣｗｉｔｈＥｍｂｅ
ｄｄｅｄＩｍａｇｅｒ”，ＩＥＥＥＪ．ｏｆＳｏ
ｌｉｄ−ｓｔａｔｅＣｉｒｕｉｔｓ，ｖｏｌ．２６，
ｎｏ．１２，ｐｐ．１８５３−１８５９．１９９１．で
は、受光素子を抵抗格子回路網の各格子点に設置して、
光センサで検出した物体の位置、及び、方位を検出する
集積回路について述べている。その内容は、光センサ付
の抵抗格子回路網の周辺電流値から、撮像物体の０次、
１次、２次モーメントの値が計算できることを示してい
る。しかしながら、前記参考文献中には、画像の平滑化
や２値化に関する記載はない。

【０００６】上記以外の従来技術の例として、参考文献
Ｍｅａｄ．Ｃ：“ＡｎａｌｏｇＶＬＳＩａｎｄＮ
ｅｕｒａｌＳｙｓｔｅｍｓ”，Ａｄｄｉｔｉｏｎ−Ｗ
ｅｓｌｅｙ，Ｒｅａｄｉｎｇ，ＭＡ（１９８９）．記載
の生体の網膜をモデルにしたアルゴリズムを大規模アナ
ログ集積回路上に実現しようとするビジョンチップの試
みもある。前記ビジョンチップは、アナログ超並列抵抗
回路網をＣＭＯＳ技術で実現したものであり、画像処理
にあたる計算は、超並列抵抗回路網の物理現象、具体的
には前記超並列回路網に流れる電流、電圧のダイナミク
スで実行する。出力は、その超並列抵抗回路網の平衡電
圧として出力するものである。

【０００７】

【発明が解決しようとする課題】撮像画像、及び、処理
対象となる画像の高精細化に伴い、そのデータ量が膨大
となっている。これに対し、従来の撮像素子、マイクロ
プロセッサ等の演算処理装置、及び、画像メモリを組み
合わせた画像処理装置では、特に、実時間あるいは、超
高速で処理すべき応用分野では、前記マイクロプロセッ
サ等の演算処理装置の処理速度がボトルネックとなり、
超高速な画像処理、特に、画像の前処理である画像の平
滑化、及び、２値化、及び、特徴抽出等が、実現不可能
であった。

【０００８】そこで、本発明は、撮像素子、マイクロプ
ロセッサ等の演算処理装置、及び、画像メモリを組み合
わせた画像処理装置において、前記演算処理装置の処理
速度が超高速でない場合でも、超高速な画像処理、特
に、画像の前処理である画像の平滑化、及び、２値化、
及び、特徴抽出等を実現可能とする画像入力装置を提供
することを目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の第１例では、複数の光検出器を２次元アレ
イ状に配列して構成した画像入力装置において、複数の
電気抵抗体を２次元網目状に接続して抵抗回路網を構成
し、前記抵抗回路網の各ノード部に少なくとも１個の前
記光検出器を接続し、前記光検出器から出力される電気
信号を、前記抵抗回路網を介して該抵抗回路網の各ノー
ドの平衡電圧より検出する構成により、検出された画像
信号の平滑化を実現した。

【００１０】また、本発明の第２例では、複数の光検出
器を２次元アレイ状に配列して構成した画像入力装置に
おいて、複数の電気抵抗体を２次元網目状に接続して抵
抗回路網を構成し、前記抵抗回路網の各ノード部に少な
くとも１個の第１の光検出器を接続するとともに、前記
各ノード部に対応して少なく１個の第２の光検出器と少
なくとも１個の電圧比較回路を設け、前記抵抗回路網の
各ノード部の平衡電圧から得られる前記第１の光検出器
の電気信号の出力と前記各ノード部に対応して設置した
前記第２の光検出器から得られる電気信号とを前記電圧
比較回路で比較し、その結果を出力とする構成により、
画像信号の前処理、特に撮像画像の背景に重畳された背
景光の補償、及び、２値化処理を瞬時に実行することを
可能とした。

【００１１】また、本発明の第３例では、上記構成にお
いて、抵抗回路網を構成する電気抵抗体の一部または全
部を非線形電気抵抗体とする構成により、検出された画
像信号の線形抵抗では実現できない画像処理機能を実現
した。

【００１２】また、本発明の第４例では、電源端子膜と
光導電膜と入射光に対して透明な絶縁膜とが積層され、
前記透明絶縁膜の上面に薄膜集積回路が具備されている
画像入力装置であって、前記薄膜集積回路が、複数のス
イッチ素子と、該スイッチ素子を交点に持つマトリクス
電極回路とを具備しており、前記光導電膜から得られる
電気信号を前記マトリクス電極回路の交点のスイッチ素
子で選択し、出力する構成により、前記抵抗回路網に相
当する２次元平滑化機能と光検出機能の両方の機能を、
前記光導電膜によって同時に実現可能とした。

【００１３】さらに、本発明の第５例では、電源端子膜
と光導電膜と入射光に対して透明な絶縁膜とが積層さ
れ、前記透明絶縁膜の上面に薄膜集積回路が具備されて
いる画像入力装置であって、前記薄膜集積回路が、複数
のスイッチ素子と、該スイッチ素子を交点に持つマトリ
クス電極回路と、該マトリクス電極回路の各交点に、少
なくとも１つの光検出器と少なくとも１つの電圧比較回
路とを具備しており、前記光導電膜から得られる電気信
号と、前記光検出器から得られる電気信号を前記電圧比
較回路で比較し、その出力を前記マトリクス電極回路の
交点のスイッチ素子で選択し、出力する構成により、撮
像画像の背景に重畳された背景光の補償、及び、２値化
処理を瞬時に実行可能とした。

【００１４】

【作用】本発明の画像入力装置では、２次元アレイ状に
配列した各光検出器からの電気信号出力を、２次元網目
状の抵抗回路網を介して出力することにより、抵抗回路
網のダイナミクスで光検出器の電気信号出力を平均化す
ることで、画像信号を瞬時に平滑化して出力可能とす
る。また、光導電膜で２次元分布状に変換された電気信
号出力をスイッチマトリクス回路を用いて外部に取り出
すことにより、光検出機能と、光導電膜のシート抵抗に
よって形成される抵抗回路網による超高速の平滑化機能
とを実現する。

【００１５】上記の抵抗回路網のノード部、あるいはス
イッチマトリクス回路のマトリクス電極回路の交点に対
応して第２の光検出器を設け、この第２の光検出器の出
力信号電圧と、もともとの光検出器（第１の光検出器）
あるいは光導電膜の出力信号電圧とを比較して出力を得
ることにより、撮像画像の背景に重畳された背景光の補
償、及び、２値化処理を瞬時に実行可能とする。

【００１６】さらに、上記の抵抗回路網を構成している
電気抵抗体の一部あるいは全部を非線形電気抵抗体とす
ることにより、検出された画像信号に対し線形抵抗では
実現できない画像処理機能を実現する。

【００１７】

【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。

【００１８】（実施例１）図１（ａ）に本発明の第１の
実施例を示す。本実施例は、本発明の最も基本的な構成
例である。図１（ａ）において、１０１はフォトダイオ
ードであり、入力光強度に比例した電気信号（電流、及
び、電圧）を発生する。フォトダイオード１０１は、複
数個が２次元アレイ状に配列されている。１０２は抵抗
体であり、配線１０４とともに２次元網目状（図例では
正方格子状）に接続されて２次元抵抗回路網を構成す
る。フォトダイオード１０１のカソードは、それぞれ電
源１０５へ接続され、必要に応じて直流バイアス電圧が
印加される。１０６はアース電位（基準電位）であり、
２次元抵抗回路網（以下、抵抗回路網と記す）の周辺部
は、このアース電位１０６に接続される。フォトダイオ
ード１０１のカソードは、抵抗回路網の各ノード部１０
３に接続される。なお、各ノード部１０３には、１個以
上のフォトダイオード１０１を接続してもよい。

【００１９】以上の構成の作用を説明する。上記のよう
な抵抗回路網では、例えば、そのｉ行ｊ列目のノード電
圧ｖ_i，_jは、そのノード部に接続されたフォトダイオー
ド１０１から出力される電流ｕ_i，_jと、その隣接した４
つのノード電圧ｖ_i-1，_j、ｖ_i+1，_j、ｖ_i，_j-1、ｖ_i，
_j+1、さらに、抵抗回路網を構成する抵抗体１０２の抵
抗値Ｒから決まり、その平衡時の電圧ｖ_i，_jはキルヒホ
ッフ則より、ｖ_i，_j＝（ｖ_i-1，_j＋ｖ_i+1，_j＋ｖ_i，_j-1＋ｖ_i，_j+1）
／４＋Ｒｕ_i，_j／４となる。ここで、上式の第１項は、該当ノード部に隣接
した４ノード部の電圧の平均値であり、また、上式の第
２項のＲｕ_i，_jは、該当ノード部の光入力信号により発
生する起電力に対応する。すなわち、ｉ行ｊ列目の平衡
時のノード電圧ｖ_i，_jは、該当ノード部に発生する起電
力とそれに隣接する４つのノード電圧との単純な加算平
均値に対応することがわかる。この平衡時の各ノード部
の電圧は、抵抗回路網のすべてのノード部に対して成立
するので、入力画像信号の平滑化（平均化）が、上記抵
抗回路網のダイナミクスで瞬時に計算できることにな
る。

【００２０】上記実施例では、抵抗体１０２の抵抗値Ｒ
が一定値で、線形な特性を有する場合について説明した
が、この抵抗値は必ずしも線形でない場合でも実現でき
る。一般に線形でない非線形な抵抗（負性抵抗も含む）
の場合は、ｉ行ｊ列目のノードにおけるキルヒホッフ則
は次式のようになる。

【００２１】ｕ_i，_j−Ｇ（ｖ_i，_j−ｖ_i+1，_j）（ｖ_i，_j
−ｖ_i+1，_j）−Ｇ（ｖ_i，_j−ｖ_i-1，_j）（ｖ_i，_j−ｖ
_i-1，_j）−Ｇ（ｖ_i，_j−ｖ_i，_j+1）（ｖ_i，_j−
ｖ_i，_j+1）−Ｇ（ｖ_i，_j−ｖ_i，_j-1）（ｖ_i，_j−ｖ_i，
_j-1）＝０ここで、Ｇ（ΔＶ）は、抵抗回路網を構成する非線形抵
抗体のコンダクタンスであり、その非線形抵抗の両端子
間の電圧ΔＶの関数となる。また、この値は、非線形抵
抗値Ｒ（ΔＶ）の逆数：１／Ｒ（ΔＶ）に一致する。こ
のような非線形抵抗を用いる場合では、線形抵抗を用い
る場合とは異なり、その機能は、非線形抵抗の電流−電
圧特性を変えることで、各ノード部に対する伝達特性を
フレキシブルに変えることができ、様々な画像処理を実
現できる。例えば、線形抵抗を用いた場合では実現でき
ない隣接ノード間電圧の差分も、非線形抵抗の一例であ
る負性抵抗を用いれば実現可能である。

【００２２】さらに、線形抵抗体と非線形抵抗体の混在
する２次元抵抗回路網も、同様に実現可能であり、画像
処理の内容により使い分けることができる。

【００２３】さらにまた、その抵抗値は、必ずしも一定
値としなくてもよい。抵抗回路網を構成する抵抗体の抵
抗値も、画像処理の内容により変えることができる。

【００２４】図１（ｂ）に、本発明の第１の実施例の別
の構成例を示す。本構成例は、図１（ａ）の実施例のフ
ォトダイオード１０１を光導電体１１０に置き換えた例
である。光導電体１１０は、入力される光信号により電
気抵抗値が変化し、電気信号を発生する。本実施例で
は、電源１０５の電圧は直流バイアス電圧に限らず、交
流バイアス電圧でも同様に実現可能である。

【００２５】さらに、図２に本発明の第１の実施例に係
るもう一つの構成例を示す。本実施例は、図１（ａ），
（ｂ）に示した実施例の２次元抵抗回路網構成を、２次
元正方格子から３角格子に置き換えた実施例である。２
０１は光検出器であり、フォトダイオード、光導電体等
で構成できる。２０２は抵抗体であり、２次元抵抗回路
網を構成する。２０３は前記抵抗回路網のノード部であ
り、この各ノード部に光検出器２０１が接続される。２
０４は配線であり、抵抗体２０２とともに抵抗回路網を
構成する。２０５はバイアス電圧を印加する電源であ
り、光検出器２０１のバイアス電源として用いる。２０
６はアース電位であり、抵抗回路網の周囲はこのアース
電位２０６に接続される。

【００２６】このように、２次元抵抗回路網の構成法
は、図１（ａ），（ｂ）に示した正方格子以外でも実現
可能であり、入力画像の空間サンプリングの手法を変え
ることにより、各種応用に最適な撮像素子配置、及び、
抵抗回路網構成を実現することができる。

【００２７】なお、上記図１（ｂ）及び図２の実施例に
示した抵抗体１０２、及び、２０２も、図１（ａ）で説
明したと同様に、線形の抵抗体であっても、非線形の抵
抗体であっても、さらには両方が混在してもよいことは
言うまでもない。その選択は、目的とする画像処理の種
類によって決定することができる。

【００２８】（実施例２）図３（ａ）に、本発明の第２
の実施例を示す。本実施例は、第１の実施例における２
次元抵抗回路網の機能と光検出器の機能を、光導電膜で
実現したものである。図３（ａ）において、３０１は入
力光３１２を検出する光導電膜である光導電体薄膜、３
０２は光導電体薄膜３０１にバイアス電圧３０５を印加
するための電極膜、３１６はアース電極及びアース電
位、３０３は接続用のスルーホール、３０４は基板であ
る。３０６はスイッチ素子であり、ＭＯＳトランジスタ
等で作製された３端子素子である。３０７は信号線、３
０８は走査線、３０９は走査回路、３１０はセンスアン
プ回路、３１２は入射光である。本実施例では、図１の
実施例における個別の抵抗体１０２を用いて構成した２
次元抵抗回路網を、連続した光導電体薄膜３０１で置き
換えて構成している。また、本実施例では、基板３０４
上に、電極膜３０２、光導電体薄膜３０１、入射光に対
して透明な透明絶縁膜３１１を順に積層し、その透明絶
縁膜３１１上に複数のスイッチ素子３０６を配列し信号
線３０７と走査線３０８とでマトリクス電極回路を形成
して最も単純な薄膜集積回路であるスイッチマトリクス
回路を構成している。

【００２９】この構成の動作及び作用を説明する。図３
（ｂ）に示すように、光導電体薄膜３０１に入射光３１
２により入力された画像パタン３２０は、光導電体薄膜
３０１の光導電効果により２次元分布状の電気信号に変
換されるとともに、その光導電体薄膜３０１固有のシー
ト抵抗により平滑化され、図３（ｂ）に示す信号出力３
２１のようになる。この電圧を、スルーホール３０３を
通しスイッチ素子３０６を介して選択し、信号線３０７
を通して、センスアンプ回路３１０で検出する。ここ
で、走査線３０８は、スイッチ素子３０６を選択するた
めに設置したものであり、走査回路３０９で駆動され、
時分割で信号出力３２１をスイッチ素子３０６を介して
信号線３０７に出力させる。透明絶縁膜３１１は、光導
電体薄膜３０１とスイッチ素子３０３を電気的に絶縁す
る。このため、光導電体薄膜３０１の出力をスイッチ素
子３０６に電気的に接続するスルーホール３０３が設け
られている。また、この絶縁膜３１１は、透明であるこ
とによって入射光３１２を透過させて光導電体薄膜３０
１まで到達させる。

【００３０】このように光導電体薄膜３０１は、入射光
３１２に対しては光検出器として作用し、さらに、それ
自体のシート抵抗が２次元回路網として機能する。すな
わち、図１（ａ）に示した画像の平滑化と同様な動作が
光導電膜３０１で実現でき、スイッチマトリクス回路の
スイッチ素子３０６で、該当する撮像画素を選択するこ
とにより、各撮像画素に対応した画像処理後の電気信号
を検出することができる。しかし、本実施例のように入
射光３１２が図３（ａ）のような方向から入射する場合
では、スイッチ素子３０６や走査線３０８、信号線３０
９が、光導電体薄膜３０１上の影となる。従って、この
影となる薄膜集積回路の面積は、なるべく小さくなるよ
うにしなければならない。

【００３１】本実施例では、光導電体薄膜３０１が、前
記図１の実施例における抵抗回路網と光検出器の両方の
作用を行うため、図１に示した実施例のように特別な抵
抗回路網、及び、光検出器を設ける必要がなく、超高速
な画像前処理機能を小型に実現できる。さらに、本実施
例の画像入力装置では、撮像した画像情報を非破壊で読
み出すことが可能であり、ランダムアクセス走査が適用
できるので、高速動作に適している。

【００３２】図４に、本発明の第２の実施例のもう一つ
の構成例を示す。本構成例では、図３の実施例における
光導電体薄膜３０１を、図１の実施例と同様、抵抗回路
網とした実施例である。４０１は入力光を検出する光検
出器、４０２は光検出器４０１にバイアス電圧を印加す
るための電極線、４０３は接続用のスルーホール、４０
４は基板である。４０６はスイッチ素子であり、ＭＯＳ
トランジスタ等で作製された３端子素子である。４１１
は配線であり、抵抗体４０５を相互に接続し抵抗回路網
を構成する。また、その抵抗回路網の周囲の配線は、図
１と同様に図略のアース電位に接続する。光検出器４０
１に入力された画像パタンは、その光検出器４０１で電
気信号に変換され、さらに抵抗回路網で平滑化され出力
となる。この出力電圧を、スイッチ素子４０６を介して
選択し、信号線４０７を通して、センスアンプ回路４１
０で検出する。４０８は、スイッチ素子４０６を選択し
て動作させるために設置した走査線である。走査線４０
８は、走査回路４０９で駆動され、時分割で信号出力を
スイッチ素子４０６を介して信号線に出力させる機構を
有する。信号線４０７と走査線４０８とは、マトリクス
電極回路を構成している。４１２は透明絶縁膜であり、
抵抗回路網と、スイッチ素子４０６などからなるスイッ
チマトリクス回路とを電気的に絶縁する。このため、光
検出器４０１の出力をスイッチ素子４０６に電気的に接
続するスルーホール４０３が設けられている。透明絶縁
膜４１２は、入射光に対して透明でなければならないこ
とは、前記、図３に示した実施例と同様である。

【００３３】（実施例３）図５に、本発明の第３の実施
例を示す。本実施例は、図１に示したような複数の抵抗
体５０２を２次元網目状（図例では正方格子状）に接続
して構成した２次元抵抗回路網を設け、さらに、この抵
抗回路網の各ノード部に少なくとも１個以上の第１の光
検出器５０１−１を接続し、さらに、前記各ノード部に
対応して、少なくとも１個以上の第２の光検出器５０１
−２と、少なくとも１個以上の電圧比較回路５１０を設
けた構成例である。さらに、前記電圧比較回路５１０か
らの信号電圧出力を選択して外部に取り出すことができ
るように、スイッチ素子５１１を集積した構成例であ
る。第１及び第２の光検出器５０１−１、５０１−２
は、入力光信号を電気信号に変換し、その一方の第１の
光検出器５０１−１は、抵抗体５０２と配線５０４から
構成される２次元抵抗回路網の各ノード部に接続され、
もう片方の第２の光検出器５０１−２は電圧比較回路５
１０に接続される。本実施例においても、２次元抵抗回
路網の周辺部は、図略のアース電位に接続する。また、
本実施例では、光検出器５０１−１，５０１−２や電圧
比較回路５１０のバイアス回路は省略しているが、実際
の回路では図１と同様のバイアス回路が必要である。

【００３４】本実施例での２次元抵抗回路網の構成、及
び、動作は、前述の図１（ａ）で示した第１の実施例の
構成、及び、動作と同様である。この抵抗回路網の各ノ
ード部の平衡電圧から第１の光検出器５０１−１の電気
信号出力の２次元空間平均値を得ることができ、さら
に、このように２次元抵抗回路網を介して得られる平滑
化された電気信号（画像信号）出力と、各ノード部に対
応して設置した第２の光検出器５０１−２の電気信号出
力を、比較回路５１０で比較することにより、撮像画像
の背景に重畳された背景光の除去や補償、及び、２値化
処理を瞬時に実時間で実行可能としている。この処理後
の信号電圧を、スイッチ素子５１１、走査線５１２、信
号線５１３から構成されるスイッチマトリクス回路で選
択することにより、任意の撮像画素の信号を検出するこ
とができる。さらに、本実施例では、撮像した画像情報
の非破壊読み出しが可能であり、高速動作に適してい
る。

【００３５】なお、上記では、図５の実施例の動作を、
図１（ａ）の基本動作と同様に、画像の平滑化について
着目して説明したが、抵抗体５０２の特性を非線形とす
ることにより、平滑化以外の画像処理動作も、前述と同
様に実現可能である。

【００３６】図６に、本発明の第３の実施例のもう一つ
の構成例を示す。本実施例は、図５の実施例における正
方格子状の撮像素子配列を、３角格子状に変更した実施
例である。図６において、６０２は抵抗体、６０４は配
線であり、３角格子状の２次元抵抗回路網を構成する。
６１１はスイッチ素子、６１２は走査線、６１３は信号
線であり、光検出器、及び、電圧比較回路から構成され
る集積回路ユニット６２０から出力される信号電圧を選
択するために設置される。本実施例の動作は、図５の実
施例と基本的に同じである。図６（ａ）と図６（ｂ）の
差異は、信号線６１３の引き回しを行う際に、ノード点
を折れ線的にたどるように行うか（図６（ａ））、直線
的ににたどるように行うか（図６（ｂ））の違いであ
る。本実施例においても、２次元抵抗回路網の周辺部
は、図略のアース電位に接続する。また、本実施例で
は、集積回路ユニット６２０の光検出器や電圧比較回路
のバイアス回路は省略しているが、実際の回路では図１
と同様のバイアス回路が必要である。

【００３７】（実施例４）図７は、本発明の第４の実施
例を示す図である。本実施例では、図３に示した第２の
実施例の各ノード部の薄膜集積回路として、光検出器７
２１と電圧比較回路７２２を追加集積した実施例であ
る。７０１は基板７０４上に形成された光導電体薄膜で
あり、入射光７１２を２次元分布状に電気信号に変換す
る。さらに、前記光導電体薄膜７０１自体が、連続した
２次元抵抗回路網を構成し、入力された画像信号の平滑
化処理を実行する。７０２は、前記光導電体薄膜７０１
にバイアス電圧７０５を印加する電極膜である。一方、
この光導電体薄膜７０１を覆うように形成された透明絶
縁膜７１１上には、スイッチマトリクス回路の他に、光
検出器７２１と電圧比較回路７２２が集積され、電圧比
較回路７２２には光検出器７２１で受光した入力画像そ
のままの信号と、光導電体薄膜７０１からの平滑化され
た信号出力とが接続される。７０３は透明絶縁膜７１１
を通過して光導電体薄膜７０１の信号出力を電圧比較回
路７２２へ電気的に導通させるためのスルーホールであ
る。スイッチマトリクス回路は、スイッチ素子７０６
と、信号線７０７、走査線７０８からなるマトリクス電
極回路とで構成され、走査線７０８は走査回路７０９で
駆動されて、スイッチ素子７０６の横列を選択的に動作
させる。信号線７０７はスイッチ素子の信号出力を縦列
方向にたどるように接続され、信号検出回路７１０の入
力へ接続される。図７の構成では、光検出器７２１や電
圧比較回路７２２のバイアス回路は省略しているが、実
際の回路では図１と同様のバイアス回路が必要である。
また、２次元抵抗回路網の周辺部は、アース電位７１６
に接続される。

【００３８】本実施例では、光導電膜７０１が入射光７
１２を電気信号に変換するとともに、さらに、前記光導
電膜７０１自体が、連続した２次元抵抗回路網を構成
し、入力された画像信号の平滑化処理を実行する。一
方、透明絶縁膜７１１上に集積された光検出器７２１
は、入力画像そのままの信号を受光するので、その出力
と平滑化された光導電膜からの出力を、電圧比較回路７
２２で比較することにより、背景光の補償、及び、２値
化処理が可能となる。背景補償及び２値化された信号電
圧は、走査回路７０９で駆動された走査線７０８により
選択的にスイッチマトリクス回路のスイッチ素子７０６
から信号線７０７に出力され、信号検出回路７１０で検
出される。本実施例においても、撮像した画像情報の非
破壊読み出しが可能であり、高速動作に適している。

【００３９】

【発明の効果】以上説明したように、２次元アレイ状に
配列した複数の光検出器の画像信号出力を抵抗回路網に
接続して取り出す構成の本発明の画像入力装置、あるい
は、光導電膜の信号出力をスイッチマトリクス回路で外
部に取り出す構成の本発明の画像入力装置によれば、抵
抗回路網で平滑化された画像信号が、瞬時に超高速で得
られる。

【００４０】また、上記に加えて第２の光検出器と比較
回路を設け、第２の光検出器の信号電圧と抵抗回路網を
介して出力される第１の光検出器の信号電圧、あるいは
光導電膜の信号電圧とを比較して出力する構成の本発明
の画像入力装置によれば、画像信号の前処理、特に撮像
画像の背景に重畳された背景光の補償や２値化処理を瞬
時に実行できる。

【００４１】さらに、上記において、抵抗回路網を構成
している電気抵抗体の一部あるいは全部に非線形電気抵
抗体を用いた場合では、特に、平滑化以外の様々な画像
処理を超高速に実現できる。

【００４２】従って、本発明によれば、従来困難であっ
た高速な撮像、及び、画像処理が実現可能になるばかり
でなく、従来必須であったＡ／Ｄコンバータや画像メモ
リ等のハードウエアが削減できるメリットがある。すな
わち、高速かつ高度な画像処理機能を付加した画像入力
装置が、容易かつ小型に実現可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す図である。（ａ）
は、光検出器にフォトダイオードを用いて網目状に配列
した構成例である。（ｂ）は、光検出器に光導電体を用
いて網目状に配列した構成例である。

【図２】本発明の第１の実施例の別な構成例を示す図で
ある。本実施例は、光検出器の配置を３角格子状に配列
した構成例である。

【図３】（ａ）は本発明の第２の実施例を示す斜視図、
（ｂ）はその説明図である。

【図４】本発明の第２の実施例のもう一つの構成例を示
す斜視図である。本実施例は、基板上に２次元抵抗回路
網を構成し、その上面に透明絶縁膜を積層し、その透明
絶縁膜上にスイッチマトリクス回路を構成した実施例で
ある。

【図５】本発明の第３の実施例を示す図である。本実施
例は、第１の実施例の２次元抵抗回路網の各ノード部
に、第２の光検出器と電圧比較回路を設置し、電圧比較
回路からの信号電圧出力を選択して外部に取り出すこと
ができように、スイッチ素子を集積した実施例である。

【図６】（ａ）及び（ｂ）は、本発明の第３の実施例の
もう一つの構成例を示す図である。本実施例は配線構成
を３角格子に変更した構成例である。

【図７】本発明の第４の実施例を示す斜視図である。本
実施例は、第２の実施例における各ノード部の薄膜集積
回路として、光検出器と電圧比較回路を集積した実施例
である。

【符号の説明】

１０１…フォトダイオード１０２…抵抗体１０３…ノード部１０４…配線部１０５…電源１０６…アース電位１１０…光導電体２０１…光検出器２０２…抵抗体２０３…ノード部２０４…配線部２０５…電源２０６…アース電位３０１…光導電体薄膜３０２…電極膜３０３…スルーホール３０４…基板３０５…電源３０６…スイッチ素子３０７…信号線３０８…走査線３０９…走査回路３１０…信号検出回路３１１…透明絶縁膜３１２…入射光３１６…アース電極、及び、アース電位３２０…入射光強度分布３２１…信号出力分布４０１…光検出器４０２…電源４０３…スルーホール４０４…基板４０５…抵抗体４０６…スイッチ素子４０７…信号線４０８…走査線４０９…走査回路４１０…信号検出回路４１２…透明絶縁膜５０１−１…第１の光検出器５０１−２…第２の光検出器５０２…抵抗体５０４…配線５１０…電圧比較回路５１１…スイッチ素子５１２…走査線５１３…信号線６０２…抵抗体６０４…配線６１１…スイッチ素子６１２…走査線６１３…信号線６２０…光検出器及び電圧比較回路から構成される集積
回路ユニット７０１…光導電体薄膜７０２…電極膜７０３…スルーホール７０４…基板７０５…電源７０６…スイッチ素子７０７…信号線７０８…走査線７０９…走査回路７１０…信号検出回路７１１…透明絶縁膜７１２…入射光７１６…アース電極、及び、アース電位７２１…光検出器７２２…電圧比較回路

Claims

【特許請求の範囲】

【請求項１】複数の光検出器を２次元アレイ状に配列
して構成した画像入力装置において、複数の電気抵抗体を２次元網目状に接続して抵抗回路網
を構成し、前記抵抗回路網の各ノード部に少なくとも１
個の前記光検出器を接続し、前記光検出器から出力される電気信号を、前記抵抗回路
網を介して該抵抗回路網の各ノードの平衡電圧より検出
することを特徴とする画像入力装置。
【請求項２】複数の光検出器を２次元アレイ状に配列
して構成した画像入力装置において、複数の電気抵抗体を２次元網目状に接続して抵抗回路網
を構成し、前記抵抗回路網の各ノード部に少なくとも１
個の第１の光検出器を接続するとともに、前記各ノード
部に対応して少なくとも１個の第２の光検出器と少なく
とも１個の電圧比較回路を設け、前記抵抗回路網の各ノード部の平衡電圧から得られる前
記第１の光検出器の電気信号の出力と前記各ノード部に
対応して設置した前記第２の光検出器から得られる電気
信号とを前記電圧比較回路で比較し、その結果を出力と
することを特徴とする画像入力装置。
【請求項３】抵抗回路網を構成する電気抵抗体の一部
または全部が非線形電気抵抗体であることを特徴とする
請求項１または請求項２記載の画像入力装置。
【請求項４】電源端子膜と光導電膜と入射光に対して
透明な絶縁膜とが積層され、前記透明絶縁膜の上面に薄
膜集積回路が具備されている画像入力装置であって、前記薄膜集積回路が、複数のスイッチ素子と、該スイッ
チ素子を交点に持つマトリクス電極回路とを具備してお
り、前記光導電膜から得られる電気信号を前記マトリクス電
極回路の交点のスイッチ素子で選択し、出力することを
特徴とする画像入力装置。
【請求項５】電源端子膜と光導電膜と入射光に対して
透明な絶縁膜とが積層され、前記透明絶縁膜の上面に薄
膜集積回路が具備されている画像入力装置であって、前記薄膜集積回路が、複数のスイッチ素子と、該スイッ
チ素子を交点に持つマトリクス電極回路と、該マトリク
ス電極回路の各交点に、少なくとも１つの光検出器と少
なくとも１つの電圧比較回路とを具備しており、前記光導電膜から得られる電気信号と、前記光検出器か
ら得られる電気信号を前記電圧比較回路で比較し、その
出力を前記マトリクス電極回路の交点のスイッチ素子で
選択し、出力することを特徴とする画像入力装置。