JPH08508837A - 冗長チャネル・バスの多重化装置 - Google Patents

冗長チャネル・バスの多重化装置

Info

Publication number
JPH08508837A
JPH08508837A JP7500135A JP50013595A JPH08508837A JP H08508837 A JPH08508837 A JP H08508837A JP 7500135 A JP7500135 A JP 7500135A JP 50013595 A JP50013595 A JP 50013595A JP H08508837 A JPH08508837 A JP H08508837A
Authority
JP
Japan
Prior art keywords
crosspoint
data
channel
channels
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7500135A
Other languages
English (en)
Inventor
ナシイ、マホメッド、メデイ
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH08508837A publication Critical patent/JPH08508837A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 本出願は、冗長チャネル・バス(13)の多重化装置(12、14)に関する。これは、バス(13)の両端に接続された複数のカスケード・クロスポイント・セルからなる2つのアレイ(12、14)を含む。前記アレイのうちの第1のアレイ(12)のクロスポイント・セルはn本の入力データ線から前記n+x個のチャネルのうちのn個のチャネルまでn個のデータ経路を確立する手段を有し、第2のアレイ(14)のクロスポイント・セルはn個のチャネルからn本の出力データ線までn個の対応するデータ経路を確立する手段を有する。さらに、クロスポイントセルは両方のアレイ内のデータ経路を同様に変更する手段を含み、前記手段が障害のあるチャネルを認識する前記手段によって制御される。この多重化装置は、最小限の数のゲートで設計され、したがって、障害のあるチャネルを迂回する高速装置を提供する。これは、高速かつ確実なデータ伝送に有用であり、特に、独立中央演算処理装置間のバックボーン・バス装置として適している。

Description

【発明の詳細な説明】 冗長チャネル・バスの多重化装置 本発明は、冗長チャネル・バスの多重化装置に関する。チャネル・バスとは、 データ送信装置とデータ受信装置との間の少なくとも2本の信号線(チャネル) の物理的配置であって、並列モードで信号を伝送できるものである。冗長チャネ ルとは、バスの通常の動作条件下すなわち妨害のない動作条件下では使用されな いチャネルである。 [発明の背景] 本発明の技術分野は、1本または複数本の光ファイバによって対応するフォト ダイオード・アレイに接続されたレーザ・ダイオード・アレイなど、並列配線接 続または並列光学リンクのいずれかに基づくバス・システムを有するコンピュー タおよび通信システムである。 単一チャネルの障害は、信号線の断裂、線に沿った短絡などにより発生する可 能性がある。光学バスでは、発光素子の1つ、たとえば、レーザ・ダイオードや 、光検出素子の1つが動作を停止する可能性がある。また、伝送ファイバが断線 したり、その伝送特性が劣化する可能性もある。バス障害が発生する可能性は、 接続された装置とそれに対応する信号線の数が増えるにつれて高くなる。 障害のあるチャネルによってデータ伝送が中断する可能性は、正しく伝送して いないチャネルに代わる追加のチャネルを設けることによって対応できることが 分かっている。省略時のチャネルのうちの1つが故障したときは冗長チャネルに よるデータの経路変更だけが行われるので、この技法は動的冗長技法と呼ばれて いる。 この技法は、障害のあるチャネルを検出する機構と、冗長チャネルのうちの1 つを介してデータ・フローを再配置する機構という2つの機構を含んでいる。 障害の原因に応じて、たとえば、レーザ・ダイオードまたは別の伝送構成要素 が障害があると特定された場合にはバスの送信側と受信側で同時に、あるいは受 信側だけで、障害のあるチャネルを認識することができる。後者の場合、バスの 送信側に障害を報告しなければならない。しかし、このような方法は当業者には 既知であり、本発明が関するものではない。 むしろ、本発明は、動的冗長技法の障害マスキング機構、すなわち、冗長チャ ネルのうちの1つによるデータ・フローの経路指定に関する。 このような経路指定技法も、データ伝送の各種分野で広く知られている。たと えば、Batcher-Banyan分類回路のようなカスケード・スイッチ・アーキテクチャ を使用して、伝送されたデータによって伝達された宛先アドレスが識別するチャ ネルにデータを振り向ける。SU-A-1249503(Derwent Abstra ct)およびSU-A-553619(Derwend Abstract)には、障害のあるチャネルを回避 するための他の技法が記載されている。 本発明の目的は、障害のあるチャネルから冗長チャネルへデータ・フローを経 路変更する費用効果の高い装置を提供することにある。より具体的には、この装 置は、高速応用、特に、光学バス・システムに適したものでなければならない。 ゲートはデータ転送の遅延の原因になるので、この新規装置は最小限の数のゲー トで構成しなければならない。 [発明の開示] 本発明によれば、冗長チャネル・バスの新規多重化装置は、xが冗長チャネル の数であるn+x個のチャネルと、障害のあるチャネルを認識する手段と、バス の両端に接続された複数のカスケード・クロスポイント・セルからなる2つのア レイとを含み、前記アレイのうちの第1のアレイのクロスポイント・セルはn本 の入力データ線から前記n+x個のチャネルのうちのn個のチャネルまでn個の データ経路を確立する手段を有し、第2のアレイのクロスポイント・セルは前記 n個のチャネルからn本の出力データ線までn個のデータ経路を確立する手段を 有し、前記クロスポイントセルは両方のアレイ内のデータ経路を同様に変更する 手段を有し、前記手段が障害のあるチャネルを認識する前記手段によって制御さ れる。 それぞれのアレイは本質的に最小限の数のクロスポイント ・セルを備えたn個の分岐ツリーを形成し、n個のツリーのそれぞれは、1本の データ線に接続されたクコスポイント・セルをルートとし、x+1個のチャネル に接続されたx+1個の保留クロスポイント・ツリーを有し、それぞれのクロス ポイント・セルは各アレイを介してデータ線とx+1個のチャネルのうちの1つ のチャネルとの間にデータ経路を確立する手段を含み、前記データ経路はその方 向だけが異なり、前記1つのチャネルまたはいずれかの先行チャネルが障害があ ると認識された場合に前記x+1個のチャネル内の近隣チャネルに前記データ経 路を経路変更する手段をさらに含む。 したがって、各入力データ線および各出力データ線は、バスの複数のチャネル に接続されたツリーでそれぞれ終わるか始まる。この数は、冗長チャネルの数を 1だけ上回る。 ツリーは、頂点としてのクロスポイント・セルと、弧またはエッジとしてのデ ータ線とによって形成される。ルートから保留頂点の方向に見ると、データ線は 拡張点で2つに分かれる、すなわち、分岐する。しかし、ツリーは、最小限の数 のクロスポイント・セルを有するように設計されている。したがって、2つの隣 接する頂点には、4つの頂点ではなく、3つの頂点が続く。n本のデータ線のそ れぞれに割り当てられたn個の個別ツリーを結合するn倍ツリーにも同じことが 当てはまる。このツリー構造のため、同じ長さの複数のデータ経路を介して1本 のデータ線をx+1個のチャネルのそれぞれに接続することが可能である。した がって、省略時経路 をたどる信号と経路変更された信号との間には、経路変更によって必ず遅延が発 生するわけではない。 妨害のない動作条件下では、ツリーの外部エッジの1つをたどり、省略時経路 によってデータが伝送されるが、データを正しく伝送できないものであるとチャ ネルの1つに通知されると、これらのデータ経路は直ちにシフトされる。この経 路変更は、障害のあるチャネルで終わる経路だけでなく、すべての後続経路も含 む。障害のあるチャネルで終わるデータ経路は、元々障害のあるチャネルを使用 していたデータ線に接続されたx+1個のチャネルのうちの次のチャネルに振り 向けられる。しかし、元々新たに占有されたチャネルで終わるデータ経路は、そ の近隣チャネルに宛先変更される。これは、その行のデータ経路のうちの最後の データ経路が前に占有されていない冗長チャネルに振り分けられるまで、繰り返 される。すなわち、障害のあるチャネルは、すべての後続経路の経路変更の原因 となるある種の連鎖反応を引き起こす。別のチャネルが故障した場合も同じ状態 が続く。 ツリーのサイズ、すなわち、分岐レベルの数は、単に冗長チャネルの数に関連 するだけである。 第2のアレイでは、データまたは信号フローの方向が第1のアレイ内のものと 反対になることを考慮して、同じデータ経路が確立される。したがって、冗長チ ャネル・バスの両端に2つの同様のアレイを取り付けると、データ信号が発生し た入力線に対応する出力線に経路変更されたデータ信号を振 り向けなければならないという問題が解決される。 クロスポイント間のデータ信号接続によれば、複数のクロスポイント平面を含 むものとしてアレイを説明することができる。第1の平面はデータ入力線に接続 されたクロスポイントから構成され、アレイの最後の平面はチャネルに接続され る。アレイ内の平面は、同数のステップ、エッジ、または同じ長さの複数のデー タ経路が達するクロスポイント・セルを含むものとして定義される。アレイは、 平面と直角のデータ経路だけを可能にし、単一平面のクロスポイント間のデータ 伝送を除外するように設計されている。しかし、クロスポイントが1つの平面内 で制御信号を交換することは可能である。クロスポイント自体は、高速応用と費 用効果の高い単純化を可能にするように設計されている。クロスポイントは、2 つの方向からデータを受信し、2つの方向にデータを送信する手段、すなわち、 省略時指定として1つの方向を有するデータ交差に対応する手段を含む。さらに 、クロスポイントは、2つの制御信号を受信し、2つの制御信号を送信する手段 を含む。クロスポイントは、少なくとも1つの制御信号を受信した場合に、クロ スポイントを介してデータ・フローの流れを変更し、同一平面の別のクロスポイ ントに制御信号を送信する手段を含む。また、クロスポイントは、少なくとも2 つの制御信号を受信した場合に、隣接平面に属すクロスポイントに制御信号を送 信する手段を含む。第1および第2の平面のクロスポイントならびにエッジに位 置するクロスポイント は、それらが接続されたクロスポイントの数を制限するだけの特殊な制約に従う 。 この手段として、上記の機能に適合するインバータ、ゲート、バイポーラおよ び電界効果トランジスタ・スイッチ、フリップフロップなどが一般に当業者に知 られているが、このような論理素子を最小限必要とするクロスポイントを提供す ることが一目的である。CMOS技術を使用する本発明によるクロスポイント・ セルの好ましい実施例については、実施例の項で説明する。 冗長チャネル・バスによる非同期化データ・フローに本発明を使用することは 可能であるが、好ましい実施例は同期化モードの実施を可能にするものである。 このため、データ信号とともにクロック信号が同時に伝送される。 クロック信号用に予約したもう1本のデータ線とそれに対応するチャネルによ ってクロック信号を伝送する場合について説明するように、新規の装置の拡張は 可能である。しかし、本発明の好ましい実施例では、同期化データ転送にその重 要性を反映する高速伝送を確実にするため、クロック信号がデータ信号と、は区 別して処理される。 このため、上記のデータ経路指定アレイとバスの第1の隣接チャネルとの間に クロック信号用の第2の多重化装置が導入され、第1の隣接チャネルのうちの第 1のチャネルが省略時クロック・チャネルとして機能する。クロック信号に接続 されるチャネルの数は冗長チャネルの数と等しいことが好ま しい。したがって、クロック信号の伝送は、冗長チャネル・バスの完全利用まで 保証される。この多重化装置は、省略時チャネルまたはクロック信号に使用され る先行チャネルの障害の場合に、障害のない次のチャネルを介してクロック信号 を経路指定する手段を含む。より具体的には、多重化装置は、1行に配置された 複数のクロック・クロスポイント・セルから構成される。前に使用したチャネル が故障した場合、クロック信号は、次のクロスポイント・セルまで通過し、接続 されたチャネルを介して送られ、対応するクロック・クロスポイント・セルによ って再収集される。クコック信号用の多重化装置は、省略時チャネルの障害を示 し、すべてのデータ経路をチャネル1つ分だけシフトさせる手段をさらに含む。 したがって、元々データ伝送に使用していた第1のチャネルは、クロック信号を 渡すために解放される。アレイの最後の平面のクロスポイントに制御信号を伝送 することにより、装置のアーキテクチャ全体と一致して、すなわち、クロスポイ ントが同一平面の後続のすべてのクロスポイントに信号を出せる能力を使用する ことによって、シフトを開始することができる。実際には、データ信号をその省 略時チャネルから追い出すので、クロック信号は好ましい方法で処理される。 クロック信号は、装置全体でのデータ転送を制御するために使用することがで きる。同期化モードでは、アレイ内の各クロスポイント・セルは、受信したデー タを格納し、それを次のクロック信号とともに送信するクロック式レジスタを含 むことが好ましい。 [図面の簡単な説明] 以下の添付図面を参照して、本発明を以下に詳しく説明する。 第1図は、本発明による1本のデータ線とそれに接続された構成要素を示す。 第2図は、本発明による多重化装置を備えた冗長チャネル・バス全体の概略ブ ロック図を示す。 第3A図および第3B図は、第2図のクロスポイント・セルの詳細を示す。 第4A図および第4B図は、第2図のクロック・クロスポイント・セルの詳細 を示す。 [発明の好ましい実施例] 第1図では、装置全体で見られるような本発明の詳細の一部を示す。入力デー タ線1は、分岐ツリー2のルートを形成するものとして示されている。ツリーの 頂点またはノードはクロスポイント・セル8aである。その弧またはエッジはデ ータ線9で形成される。ツリー2は、それぞれがチャネル3に接続された4つの 保留端部を有する。もう一方の端部では、チャネル3が別の分岐ツリー4に接続 され、その分岐ツリーが出力データ線5に経路指定する。第3A図および第3B 図に示すように、そのクロスポイント8bは、ツリー2のクロ スポイント8aに比べ、いくらか変更されている。点線6は省略時データ経路を 示し、実線7はデータ経路を示し、チャネル3のうちの第1のチャネルに障害が あると想定する。特に、データ・フローの方向とは無関係に、ツリー4を通るデ ータ経路はツリー2を通る経路と等しい。クロスポイント・セルとデータ線のほ とんどが複数の入力または出力データ線によって供用されているので不明瞭であ るが、第1図のツリー構造は第2図に示す装置では8倍に見える。 第2図の回路では、8本のデータ線を介して入力データが供給される。データ は第1のアレイのクロスポイント・セルであるデータ分散セクション12に入り 、そのセクションは冗長チャネル・バス13のデマルチプレタサとして機能する 。このアレイは、それぞれが4つのチャネルで終わる8つのツリーを含む。これ は、前記8倍ツリー構造を確立するのに必要な最小数のクロスポイント・セルか ら構成される。冗長チャネル・バス13は、データ転送用の8つの省略時チャネ ルと、3つの冗長チャネルと、クロック信号用に予約された1つのチャネルから 構成される。それぞれの光学チャネルはレーザ・ダイオードを含み、光学信号を 電気信号に変換するためにその出力は光ファイバとフォトダイオードによって伝 送される。チャネル・バス13には、第2のアレイのクロスポイントであるデー タ収集セクション14が続き、そのセタションが正しい出力線にデータ信号を経 路変更する。 両方のアレイ12、14からなる基本ツリー構造は、その コンパクトな設計によって不鮮明になっており、動作中の装置を説明するために 以下で使用するクロスポイントの平面は見えるように残っている。それぞれのア レイは4つのクロスポイント平面を含み、そのうちの第1の平面は入力または出 力線に接続され、最後の平面はバス13に接続されている。1つの平面のすべて のクロスポイントには、そのルート、すなわち、データ入力または出力線から始 まるツリーのエッジに沿った同数のステップで到達する。第2図の実線は、デー タ線、すなわち、装置の入力側から出力側にデータを伝送するための線を示して いる。第2図の点線は、クロスポイント間で制御信号を交換するために予約され ている。データ伝送は隣接平面のクロスポイント・セル間でのみ可能であるが、 信号線により、同一平面のあるクロスポイントから隣接クロスポイントに制御信 号を送信することができる。 省略時モードでは、データ分散セクション12またはデータ収集セクション1 4のいずれの制御線も活動状態ではない。したがって、第2の平面(および後続 のすべての平面)のクロスポイントは、第1図では右側のデータ入力線からの信 号だけを受信する。もう一方の線は、以下に記載する手段によってブロックされ る。データ・フローはその方向を保ち、バス13のチャネル13.2〜9に接続 された第4(最後)の平面のクロスポイントによって最終的に受信される。 バス13を通過した後、データ信号はデータ収集セクション14の第4の平面 の最初の8つのクロスポイントに現れ、 省略時には、すなわち、活動状態の制御線がないときは、次の平面の2つの接続 クロスポイントのうちの右側のクロスポイントに送られる。このデータ信号は、 同じ省略時指示によって次の3つの平面を介して経路指定され、入力線に対して 正しい出力線に最終的に供給される。 クロック信号は、クロック挿入セクション16によってバス13を介して別個 に伝送される。次のクロック抽出セクション17は、伝送されたクロック信号を 受け取り、データ収集セクション14をクロックする手段(図示せず)にそれを 転送する。故障したチャネルがない省略時モードでは、クロック信号は、バス1 3のチャネル13.1によりクロック挿入セクション16の第1のクロック・ク ロスポイントと、クロック抽出セクション4の第1のクロック・クロスポイント とを通過する。両方のクロック・セクション16、17は、省略時にはデータ伝 送用に予約されているチャネル13.2〜4に接続されたクロック・クロスポイ ント・セルをさらに含む。このクロック信号用の多重化装置は、クロック信号の 伝送を優先するために、チャネル・バス13と多重化データ・セタション12、 14との間に配置される。チャネル13.2〜4のうちの1つに障害が発生する と、接続されたデータ・クロスポイント・セルとクロック・クロスポイント・セ ルに同時にその障害が報告される。 次に、クロック信号の伝送に使用されていたチャネル13.1と、データ・チ ャネル13.7および13.8に障害があ り、障害検出装置(図示せず)がこのような障害をマスキング・レジスタ18、 19に報告する場合について検討する。マスキング・レジスタは、障害のあるチ ャネルをブロックし、データ分散セクション12とデータ収集セクション14の 前記チャネルに接続されたクロスポイントの制御入力線をそれぞれ活動化する。 チャネル13.1の障害を示す制御信号は、クロック挿入セクション16とク ロック抽出セクション17との第1のクロック・クロスポイントによって受け取 られ、それらによってチャネル13.2に接続された第2のクロック・クロスポ イントへの制御線を活動化し、その結果、クロック信号の伝送用にそれをオープ ンにする。同時に、クロック挿入セクション16とクロック抽出セクション17 からデータ分散セクション12とデータ収集セクション14のクロスポイント・ セルにそれぞれ制御信号が出され、これらのセクション12、14はバス13の チャネル13.2に接続され、これらのセクションを介して第1のデータ線のデ ータ信号が省略時の状態で伝送される。この制御信号は、両方のアレイ12、1 4に対してチャネル13.2の障害と同じ影響を及ぼす。各クロスポイントは、 制御信号を受け取ったときに同一平面の近隣クロスポイントにそれを接続する制 御線を活動化するように設計されている(以下を参照)ので、データ分散セクシ ョン12の最後の平面のすべてのクロスポイントは、省略時にデータ信号の伝送 元になるデータ線を前の平面の第2の接続 クロスポイント(第2図の左側)に切り替える。したがって、バス13のチャネ ル13.2は迂回され、データ信号はチャネル13.3〜10を介してバス13 を通過する。 データ収集セクション14の第1のクロスポイントがクロック抽出セクション 17から出された対応する制御信号を受け取ると、それにより、このセクション の第1の平面のクロスポイントは省略時の方向からデータ信号を送信する方向を 切り替える。すなわち、次の平面の右側クロスポイントから左側クロスポイント に切り替える。実際には、チャネル13.2は、チャネル13.3〜10を介し て供給される出力線のうちの1本にデータ信号を供給できなくなる。 次にチャネル13.7および13.8の障害について考慮すると、マスキング ・レジスタ18は、チャネル13.7に接続されたクロスポイントに至る1本の 制御線を活動化して、障害を示す。したがって、このクロスポイントは2つの制 御信号を受け取る。第2の制御信号は、前述のように、その近隣クロスポイント から出され、チャネル13.1の障害が原因で発生するものである。クロスポイ ントの2つの制御入力線が活動状態になると、そのクロスポイントは、それが接 続されている前の平面のクロスポイントに制御信号を送る。 第1図に示すように、最後(第4)の平面の第6のクロスポイントは、第3の 平面の第5のクロスポイントを活動化し、それにより、これと第3の平面の次の クロスポイントがデータ信号を受け取る方向を切り替える。 チャネル13.7だけの障害について考慮すると、第5の入力線から入るデー タ・フローはチャネル13.8を介して経路変更される。しかし、チャネル13 .8の障害が想定されているため、第3の平面の第6のクロスポイントが第2の 制御入力信号を受け取り、それが第2の平面の第5のクロスポイントを活動化す る。その結果、第5の入力線のデータ信号がチャネル13.9を介して振り向け られ、後続のデータ線がチャネル13.10〜12を介して経路指定される。 データ収集セクション14のクロスポイントは、レジスタ19からの制御信号 を受け取る。すでに述べたように、このセクションでは制御信号により、データ 信号を受け取る方向の変更ではなく、データ信号を伝送する方向の変更が行われ る。しかし、データ経路の変更は、データ分散セクション12内で行われるもの と同じである。したがって、正しい出力線へのデータ信号の経路変更が行われる 。 両方のセクション12、14では、各平面の右端のクロスポイントの制御出力 線によって障害のあるチャネルの数を監視することが好ましい。制御信号を受け 取る平面の数は障害のあるチャネルの数に相当するので、データ分散セクション 12の最後の平面に制御信号があれば、少なくとも1つのチャネルが故障したこ とを示し、第3の平面に制御信号があれば、少なくとも2つのチャネルが故障し たことを示し、以下同様になる。 データ分散セクション12を構成するクロスポイント・セ ルは被呼データ分散クロスポイントであり、第3A図に示す。データ収集セクシ ョン14を構成するクロスポイントは被呼データ収集クロスポイントであり、第 3B図に示す。両方のタイプのクロスポイントは、その要素の配置のみが異なっ ている。これらの要素は、本質的に、2本のデータ線のうちの1本とブロックす るための1つのデータ線ゲート21と、2つの制御ゲート23aと24a、23 bと24bとから構成される。1つのゲート24a、24bは、データ線ゲート 21と、同一平面の近隣クロスポイントに接続された制御線とを同時に制御する ために使用される。これは、着信制御線のいずれか一方から信号を受け取るとき にゲート21を切り替え、制御信号を隣接クロスポイント・セルに渡す。もう一 方の制御ゲート23a、23bは、前の平面の1つのクロスポイント・セルに接 続された制御線を活動化する。 論理ゲートの数を最小限にし、CMOS技術ではNANDゲートやNORゲー トより多くのトランジスタを必要とするANDゲートやORゲートを回避するた め、各平面内では、クロスポイントの制御出力が交互に反転表現と非反転表現に なる。反転したセルは、反転した制御信号を送達することを特徴とする。どの図 でもクロスポイントの配置パターンは、反転したセルの境界を濃く表示すること によって示されているが、それぞれの反転セルは制御線のみによって非反転セル に接続される。 第3B図に示すデータ収集クロスポイントは、データ分散 クロスポイントと同じ要素で構成される。しかし、クロスポイント内の要素の配 置は変更されている。データ・フローの方向が逆転されるので、データ収集セル は、データ分散セル内のように受信線間ではなく、送信線間で切り替えるように 設計されている。 すべてのセルには、データ信号用のレジスタ25が設けられ、このレジスタは クロック信号によって制御される。このレジスタは、同期化モードで多重化装置 を操作するのに必要なものである。 第4A図および第4D図に示すように、クロック挿入クロスポイントとクロッ ク抽出クロスポイントは、クロック・クロスポイントに接続されたチャネルから のクロック信号線32を中断するデータ線ゲート31から構成される。このデー タ線ゲート31は、ゲート33a、bによって制御され、2本の制御入力線のう ちの1本が活動状態である限り、データ伝送を中断し、第2の制御ゲート34a 、bは、クロック信号が伝送されたとき、すなわち、両方の制御入力線が非活動 状態のときに、次のクロック・クロスポイントに接続された制御出力線を活動化 する。 この場合も、この基本設計は、最小限のゲートを達成するために適切なインバ ータを使用することによりCMOS技術向けに変更され、その結果、反転タイプ (濃い境界線で示す)と非反転タイプのクロック・クロスポイントが交互に配置 される。

Claims (1)

  1. 【特許請求の範囲】 1.冗長チャネル・バス(13)の多重化装置において、前記装置が −xが冗長チャネルの数であるn+x個のチャネルと、 −障害のあるチャネルを認識する手段(18、19)と、 −バス(13)の両端に接続された複数のカスケード・クロスポイント・セル からなる2つのアレイ(12、14)であって、前記アレイのうちの第1のアレ イ(12)のクロスポイント・セルはn本の入力データ線から前記n+x個のチ ャネルのうちのn個のチャネルまでn個のデータ経路を確立する手段を有し、第 2のアレイ(14)のクロスポイント・セルは前記n個のチャネルからn本の出 力データ線までn個のデータ経路を確立する手段を有し、前記クロスポイントセ ルは両方のアレイ内のデータ経路を同様に変更する手段を有し、前記手段が障害 のあるチャネルを認識する前記手段によって制御される2つのアレイとを含むこ とを特徴とする、冗長チャネル・バスの多重化装置。 2.それぞれのアレイ(12、14)が最小限の数のクロスポイント・セル(8 a、8b)を備えたn個の分岐ツリー(2、4)を形成し、n個のツリーのそれ ぞれは、1本のデータ線(1、5)に接続されたクロスポイント・セルに定着し 、x+1個のチャネルに接続されたx+1個の保留クロスポイント・ツリーを有 し、それぞれのクコスポイント・セル は各アレイ(12、14)を介してデータ線(1、5)とx+1個のチャネルの うちの1つのチャネルとの間にデータ経路を確立する手段を含み、前記データ経 路はその方向だけが異なり、前記1つのチャネルまたはいずれかの先行チャネル が障害があると認識された場合に前記x+1個のチャネル内の近隣チャネルに前 記データ経路を経路変更する手段をさらに含むことを特徴とする、請求項1に記 載の冗長チャネル・バスの多重化装置。 3.前にクロック信号用に使用したチャネルが障害があると示されている場合に クロック信号用の冗長チャネル・バス(13)のうちの1つのチャネルを占有し 、同時に前記チャネルに振り向けられたデータ経路と後続のすべてのデータ経路 をチャネル1つ分だけシフトする手段(16、17)を有することを特徴とする 、請求項1に記載の装置。 4.クロスポイント・セルが、 −少なくとも2つの方向から制御信号を受け取り、少なくとも2つの異なる方 向に制御信号を伝送する手段(23、24)と、 −少なくとも1つの制御信号を受け取った場合に、第1(省略時)の方向から 第2の方向へデータ経路を切り替え、近隣クロスポイント・セルに制御信号を伝 送する手段(21、24)と、 −少なくとも2つの制御信号を受け取った場合に、第2の近隣クロスポイント ・セルに制御信号を伝送する手段(24) とを含むことを特徴とする、請求項1に記載の装置。 5.クロスポイント・セルが、 −少なくとも2つの方向から制御信号を受け取り、少なくとも2つの異なる方 向に制御信号を伝送する手段(23、24)と、 −少なくとも1つの制御信号を受け取った場合に、第1(省略時)の方向から 第2の方向へデータ経路を切り替え、近隣クロスポイント・セルに制御信号を伝 送する手段(21、24)と、 −少なくとも2つの制御信号を受け取った場合に、第2の近隣クロスポイント ・セルに制御信号を伝送する手段(24)と、 −同期化データ伝送のためにデータ信号を格納するようにクロック信号によっ て制御されるレジスタ(25)とを含むことを特徴とする、請求項1に記載の装 置。 6.反転クロスポイント・セルがその制御信号を動作中の非反転クロスポイント ・セルにのみ伝送するように、それぞれのアレイ(12、14)が制御信号反転 クロスポイント・セルと制御信号非反転クロスポイント・セルを含むことを特徴 とする、請求項4に記載の装置。 7.反転クロスポイント・セルがその制御信号を動作中の非反転クロスポイント ・セルにのみ伝送するように、それぞれのアレイ(12、14)が制御信号反転 クロスポイント・セルと制御信号非反転クロスポイント・セルを含むことを特徴 とする、請求項5に記載の装置。 8.請求項1に記載の装置によって接続されるデータ処理装置。
JP7500135A 1993-06-02 1993-06-02 冗長チャネル・バスの多重化装置 Pending JPH08508837A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP1993/001385 WO1994028484A1 (en) 1993-06-02 1993-06-02 Multiplexing device for a redundant channel bus

Publications (1)

Publication Number Publication Date
JPH08508837A true JPH08508837A (ja) 1996-09-17

Family

ID=8165735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7500135A Pending JPH08508837A (ja) 1993-06-02 1993-06-02 冗長チャネル・バスの多重化装置

Country Status (3)

Country Link
US (1) US5642359A (ja)
JP (1) JPH08508837A (ja)
WO (1) WO1994028484A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09189747A (ja) * 1996-01-10 1997-07-22 Mitsubishi Electric Corp 障害検出手段検査システム
US7415594B2 (en) 2002-06-26 2008-08-19 Coherent Logix, Incorporated Processing system with interspersed stall propagating processors and communication elements
US7505486B2 (en) * 2002-11-19 2009-03-17 Hewlett-Packard Development Company, L.P. Degradable network data path transmission scheme
CN112644690B (zh) * 2020-11-05 2023-10-20 中国航空工业集团公司西安航空计算技术研究所 一种作动器控制计算机的数据交叉传输系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701756A (en) * 1985-09-10 1987-10-20 Burr William E Fault-tolerant hierarchical network
US5274593A (en) * 1990-09-28 1993-12-28 Intergraph Corporation High speed redundant rows and columns for semiconductor memories
US5229990A (en) * 1990-10-03 1993-07-20 At&T Bell Laboratories N+K sparing in a telecommunications switching environment
JP2500743B2 (ja) * 1993-04-23 1996-05-29 日本電気株式会社 ディジタルクロスコネクト装置
US5361249A (en) * 1993-10-26 1994-11-01 Martin Marietta Corp. Fault tolerant switched communication system

Also Published As

Publication number Publication date
US5642359A (en) 1997-06-24
WO1994028484A1 (en) 1994-12-08

Similar Documents

Publication Publication Date Title
US10176063B2 (en) Faulty core recovery mechanisms for a three-dimensional network on a processor array
US4704713A (en) Optical ring network
US4498133A (en) Selector switch for a concurrent network of processors
US6616349B1 (en) Two-fiber interconnected ring architecture
EP0397372B1 (en) Network topology for reduced blocking and photonic system implementation thereof
EP0430569B1 (en) Fault tolerant interconnection networks
US5654695A (en) Multi-function network
JP2000321513A (ja) 障害許容型光学スイッチ
CN110557285B (zh) 一种探测器数据采集系统架构及通讯方法
CN104221396A (zh) 可扩展的光广播互连
US8160061B2 (en) Redundant network shared switch
JP2002094538A (ja) 耐多重障害ネットワーク構造を利用したパケット処理方法
US4488151A (en) Arbiter switch for a concurrent network of processors
US6243512B1 (en) Optical 2-fiber ring network
US5081624A (en) Fault-tolerant serial attachment of remote high-speed i/o busses
JPH08508837A (ja) 冗長チャネル・バスの多重化装置
JPH0831856B2 (ja) 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法
Rolston et al. A hybrid-SEED smart pixel array for a four-stage intelligent optical backplane demonstrator
KR0123064B1 (ko) 노드 또는 링크의 장애 발생시에도 절체없이 패킷 데이타의 전달이 가능한 패킷전달망 시스템
EP1074121B1 (en) Scalable hub
US5778193A (en) Multi-node data processing system
Cloonan et al. Free-space photonic switching architectures based on extended generalized shuffle networks
KR100228309B1 (ko) 광전송시스템의 셀프간 절체장치 및 방법
KR19990050419A (ko) 장애 허용망 구조에서의 장애 처리 방법
JPS59148969A (ja) 計算機間光学的結合方式