JPH08505259A - Flat panel display with triode structure using flat field emission cathode - Google Patents

Flat panel display with triode structure using flat field emission cathode

Info

Publication number
JPH08505259A
JPH08505259A JP6515187A JP51518794A JPH08505259A JP H08505259 A JPH08505259 A JP H08505259A JP 6515187 A JP6515187 A JP 6515187A JP 51518794 A JP51518794 A JP 51518794A JP H08505259 A JPH08505259 A JP H08505259A
Authority
JP
Japan
Prior art keywords
cathode
grid
layer
display
emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6515187A
Other languages
Japanese (ja)
Inventor
クマー，ナリン
シエ，チェンギャング
Original Assignee
エスアイ ダイアモンド テクノロジー，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスアイ ダイアモンド テクノロジー，インコーポレイテッド filed Critical エスアイ ダイアモンド テクノロジー，インコーポレイテッド
Publication of JPH08505259A publication Critical patent/JPH08505259A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J63/00—Cathode-ray or electron-stream lamps
    • H01J63/06—Lamps with luminescent screen excited by the ray or stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J19/00—Details of vacuum tubes of the types covered by group H01J21/00
    • H01J19/02—Electron-emitting electrodes; Cathodes
    • H01J19/24—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30446—Field emission cathodes characterised by the emitter material
    • H01J2201/30453—Carbon types
    • H01J2201/30457—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/319—Circuit elements associated with the emitters by direct integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

(57)【要約】 視覚情報を表示するフラットパネルディスプレイであって、複数の対応する発光アノード（130）と電界放出カソード（170）を具え、各アノードが、対応する各カソードからの放出に応答して光を発し、各カソードは、低仕事関数材料の層を含み、比較的平らな放出表面を有し、局部的に分配された複数の電子放出サイトを具えており、対応するアノードとカソードの間にグリッド装置（102）が配備され、これによって、対応するカソードからアノードまで放出レベルをコントロールできるようにする。 (57) [Summary] A flat panel display for displaying visual information, comprising a plurality of corresponding light emitting anodes (130) and field emission cathodes (170), each anode being responsive to emission from each corresponding cathode. To emit light, each cathode comprising a layer of low work function material, having a relatively flat emission surface and comprising a plurality of locally distributed electron emission sites, corresponding anode and cathode. A grid device (102) is provided in between which allows control of the emission level from the corresponding cathode to the anode.

Description

【発明の詳細な説明】 フラットな電界放出カソードを用いたトライオード構造のフラットパネルディス プレイ関連出願 この出願は1992年３月16日出願された出願番号第07/851,701号、発明の名称「 ダイヤモンド薄膜に基づくフラットパネルディスプレイ」の一部継続出願であり 、この文献の引用を以て本願への記載加入とする。発明の技術分野 この発明は、一般的には、コンピュータ等のフラットパネルディスプレイに関 し、より具体的には、フラットカソードエミッタを具え、画素（pixels）が個々 にアドレスされ得るトライオード（３端子）の画素構造を用いた電界放出（fiel d emission）型フラットパネルディスプレイに関する。発明の背景 電界放出コンピュータディスプレイは、一般的な意味において新規なものでな い。複数の電界放出カソードと、対応するアノードを具えたディスプレイは何年 も前からあり、アノードは対応するカソードからの電子ボンバードに応答して光 を発する。しかし、このディスプレイについて説明する前に、電界放出の性質を 理解することが 有用であると考える。 電界放出は、放出材料の表面近傍の電界が、放出材料の表面に存在するポテン シャル障壁（potential barrier）の幅を狭くするときに起こる現象である。こ れは量子トンネル効果をもたらし、これによって電子はポテンシャル障壁を通過 し、材料から放出される。 特定材料の表面から電子の放出を開始させるのに必要な電界強度（field stre ngth）は、その材料の「仕事関数（work function）」に依存する。多くの材料 は、正の仕事関数を有しており、電界放出をもたらすために比較的強い電界を必 要とする。実際、材料によっては、仕事関数は低く、負のものすらあり、放出を 起こすために強い電界を必要とする。このような材料は、導電体（conductor） の上に薄膜として形成されてもよく、その結果、カソードは、電子の放出を作り 出すのに必要なスレッショルド電圧が比較的低くなる。 従来の装置では、円錐カソード（マイクロチップカソードと称される)のチッ プに、電子放出を単一の比較的尖鋭なポイントに集束させるカソード形状にする ことにより、電子の電界放出を高めることが好ましいとされていた。トライオー ド電界放出ディスプレイにおいて、これらのマイクロチップカソードは、カソー ド近傍の引出しグリッド（extraction grids）と共に何年も前から使用されてき た。 例えば、スピントら（Spindt et al.）に1989年８月15日付で付与された米国 特許第4,857,799号は、マトリックスアドレスされた（matrix-addressed）フラ ットパネルディスプレイに電界放出カソードを用いている。カソードはディスプ レイの裏板構造体の中に入れられ、フェースプレート上の対応するカソードルミ ネセンスの領域を励磁する。フェースプレートは、望ましい実施例のカソード構 造体から４０ミクロン離間しており、プレートとカソードの間の空間は真空にさ れる。画素の間に脚の形態で配備されたスペーサにより、間隔が維持される。ま た、カソードのベース部に対する電気的接続は、裏板構造体を通じて行なわれる 。スピントらは、マトリックス装置の中に複数のマイクロチップ電界放出カソー ドを用いており、カソードのチップは、カソードの上の引出しグリッドの孔の延 長線上にある。アノードを引出しグリッドの上に追加する場合、スピントらに開 示されたディスプレイはトライオードディスプレイ（triode display）ある。 残念ながら、マイクロチップは微細な形態であるから、マイクロチップが採用 する構造は製造が困難である。マイクロチップがディスプレイの全体を通じて一 定の形状でない場合、チップとチップの間の放出に変動が起こり、ディスプレイ の照明（illumination）が不均一な結果となる。さらに、製造公差は比較的厳格 であるから、そのようなマイクロチップは製造コストが高くつく。 マイクロチップカソードの他の実施例が、バーダイら（Bardai et al.）に199 1年８月６日付で付与された米国特許第5,038,070号に記載されている。これは、 トライオードディスプレイに関するもので、モールディング法により成形された 中空で真直ぐな円錐体またはピラミッド形態の複数の電界エミッタが開示されて いる。複数の電界エミッタは電気導電層の表面から伸びている。電気導電性のメ ッシュは、高温ろう付け法により導電層の反対側表面に固着され、導電層と電気 的に接続されている。メッシュは、頑丈な金属のベースに、取付けに良好な熱導 電性をもたらす。電界放出型のトライオードアレイ等を形成するために、ゲート 及びアノード構造体の如き追加の要素が、電界エミッタと同一線上に揃うように 導電層上に形成されてもよい。 バーダイらが開示した電界エミッタ構造は、エミッタ円錐体をフォトリソグラ フィー法によって成長させなければならず、非常に複雑で、高コストとなる欠点 がある。 その他のマイクロチップ構造が、Technical Digest of IVMC,Nagahama,1991に 掲載された”Recent Developments on Microtips Disp1ay at LETI”に示されて いる。著者のアール．メイヤー（R.Meyer）は、次の２つの顕著な特徴をもった マイクロチップディスプレイを記載している：マイクロガン（又はマイクロチ ップ）の大マトリックスアレイからの電界効果による冷電子放出と、（数 百ボルトの)低電圧カソードルミネセンスである。また、メイヤーは前述した欠 点を有するマイクロチップカソードを用いている。 スピントら（Spindt et al.）に1991年５月14日付で付与された別の米国特許 第5,015,912号は、マトリックスアドレスされたフラットパネルディスプレイを 開示しており、電界放出型のマイクロチップカソードを用いている。スピントら は、マイクロチップカソードと共に使用されるグリッド構造を開示している。ス ピントらに開示された発明は、マトリックスアドレッシングの構成をカソード装 置内の全体に設けることに特徴を有している。各カソードは、離間した数多くの 電子放出チップを含んでおり、フェース構造体に向けて上向きに突出している。 電気導電性のゲート又は引出し電極は、チップに隣接して配置され、後者から電 子を発生させて、電子の放出をコントロールする。これらは、ベース片に直交し て配置され、チップによって放出された電子が通過する孔を有している。引出し 電極は、選択された個々のカソードと共にアドレスされ、選択された個々のカソ ードから電子を放出する。タングステン、モリブデン又はシリコンから構成され るマイクロチップのカソードにおいて、グリッドカソードを配置する必要がある が、これは電子を放出させるのに必要な引出し電界が５０MV/mを越えるからであ る。従って、グリッドはマイクロチップカソードに近 いところ（約１μm以内）に配置されなければならない。これらの公差は厳格で あるであるから、ゲート電極は、各画素のゲートを通ベースから電気的に絶縁す る電気絶縁層の上に、光学的フォトリソグラフィーによって作る必要がある。こ のようなフォトリソグラフィー術はコストが高くつき、このディスプレイに必要 な精度を得ることが難しいため、ディスプレイ完成品の不良率が高くなる。さら に、スピントらが開示した抽出グリッドは、マイクロチップカソードと一緒に使 用するように設計されており、その他形状のものと使用することができなかった 。 スピントらが開示した装置は、主として次の２つの問題がある。1）マイクロ チップを形成すること、2）引出し電極をカソードに関して形成及び調整するこ と。スピントらの特許に開示された構造は非常に複雑であり、大面積ディスプレ イを作ることが困難である。 今までは、製造が困難であるにも拘わらず、マイクロチップのカソードに関心 が向けられていたが、それは、トライオード（３端子）構造では、引出しグリッ ドと共に使用されるのが有利であるためである。 トライオード（３端子）の画素構造において、電子引出しグリッド構造体は、 対応するカソードとアノード対の間に介在される。トライオードディスプレイの 場合、グリッドにより、余分のコントロールパラメータ与えら れ、幾つかの利点がもたらされる。第１に、グリッドは、カソードとアノードか ら独立してコントロールされることができ、独立して制御可能なカソード・アノ ード及びカソード・グリッド電界を作り出すことができる。これは、電子放出を 行なうために、カソード・グリッド電界に印加される制御電圧を非常に低くする ことができる。一方、グリッド・アノード電圧を非常に高く（数百〜数千ボルト ）することができ、これによって、ディスプレイの電力効率をより高めることが できる。このため、アノード蛍光物質はより高いポテンシャルから放出される電 子によって励起されることができ、それゆえ、より大きな運動エネルギーを有す る電子によって衝突されることができる。第２に、個々のグリッド・アノード対 にアドレスして励起するために選択的に印加される電圧を低く（４０ボルトのオ ーダ）することができるから、駆動回路に従来の電子装置を用いることができる ことである。最後に、グリッドとアノードの電界を低く（１マイクロメートルあ たり１〜５ボルトのオーダ）することにより、カソードとアノードの組立体を分 離するのに用いられるスペーサ材料の誘電体条件を緩和することができることで ある。従来の引出しグリッド構造は、電子の引出しと放出の制御を高めるために 、マイクロチップと一緒に使用するように設計されていた。 1992年３月16日に出願された特許出願第07/851,701号 「Flat Panel Display Based on Diamond This Fi1ms（ダイヤモンドの薄膜をベ ースにしたフラットパネルディスプレイ)」では、他のカソード構造が初めて開 示された。特許出願第07/851,701号は、比較的平らな電子放出面を有するカソー ドを開示している。その望ましい実施例において、カソードは、有効仕事関数が 比較的低いエミッション材料を使用している。材料は導電層の上に堆積形成され 、複数のエミッションサイトを形成しており、各サイトは、強度が比較的低い電 界の存在下で電子を電界放出することができる。 フラットカソードは、微細なマイクロチップ形状でないから、非常に安価であ るが大量に作ることは難しい。フラットカソード構造の利点は、その中で詳細に 論じられている。その出願の全体は、本願と共に譲り受けられており、引用を以 て本願への記載加入とする。 比較的最近では、材料科学の分野において、アモルフィックダイヤモンド（am orphic diamond）が発見されている。アモルフィックダイヤモンドの構造と特徴 は、Texas Journal of Sciennce，Vol.41，No.4，1989に掲載されたコリンズら （C.Collins et al.）による"Thin-Film Diamond"の中で詳細に論じられており 、この文献の引用を以て、その全体を本願への記載加入とする。コリンズらは、 レーザ積層技術を用いて、アモルフィックダイヤモンド膜を作る方法を記載して いる。そこに記載されて いるように、アモルフィックダイヤモンドは複数の微小結晶（micro-crystallit es）を有しており、その各々は膜の作製方法に応じて、特有の構造を有している 。これら微小結晶の形成方法及びそれら特有の特性は完全に理解されているわけ ではない。 ダイヤモンドは、（111）方向に負電子の親和力を有している。このようにｎ 型ダイヤモンドは負の仕事関数を有している。即ち、ダイヤモンドの表面に存在 するポテンシャル障壁を歪ませるのに、比較的低い電界を必要とするだけである 。従って、ダイヤモンドは、電界放出カソードと共に使用するのに非常に望まし い材料である。実際、マイクロチップカソードの電子放出表面としてダイヤモン ド膜がこれまで使用されてきた。しかし、アモルフィックダイヤモンドは物理的 特性が他の形態のダイヤモンドとは実質的に異なり、特に放出材料として良好で あることは認識されていなかった。特許出願第07/851,701号は、放出材料として アモルフィックダイヤモンド膜を使用することを初めて開示した。実際、その特 許出願に記載された発明の望ましい実施例において、アモルフィックダイヤモン ド膜がフラットカソード構造と共に使用されており、その結果、電界放出力ソー ド構造は根本的に相違する。アモルフィックダイヤモンド膜に存在する微小結晶 は、個々の構造に応じて、電子放出サイトとして機能させるために多少なりとも 配備されている。 それゆえ、比較的平らなカソード放出表面の上では、アモルフィックダイヤモン ドの微小結晶は、その表面の回りに分配され、その何割かは局部的な電子放出サ イトとして作用する。 従来のものは全て、モリブデン、タングステン、シリコン又は同様な材料から 構成されるマイクロチップカソードに基づいたトライオード方式のフラットパネ ルディスプレイを対象としている。従来のものは、マトリックスアドレス可能な フラットパネルディスプレイにおいて、1）比較的構造が簡単である、2）製造費 用が比較的安い、3）局部的に分配された複数の電子放出サイトを具える比較的 平らな放出表面を有するカソードを用いたトライオード（３端子）の画素構造を 用いる、フラットパネルディスプレイを提供することはできなかった。。 従来のものは、適当なグリッド構造をフラットカソードと共に使用に供すると いう問題を扱うことはなかった。 本発明の目的は、アモルフィックダイヤモンド膜を、比較的平坦な電界放出カ ソードの表面に堆積形成するという考え方に基づいており、フラットカソード近 傍に新規な引出しグリッドを用いたトライオードディスプレイ構造を提供するこ とにより、該構造から電子を放出させるようにしたものである。発明の要旨 本発明は、フラットパネルディスプレイ装置に関し、 物理的に薄い形状を維持しつつ、ＣＲＴに用いられるタイプの発光蛍光体（lumi nescent phosphor）の利点を採用するものである。特に、本発明はフラットパネ ルディスプレイを提供するもので、該ディスプレイは、対応する複数の発光ア ノードと電界放出力ソードを具え、各アノードは、対応する各カソードからの放 出に応答して光を発光し、各カソードは、仕事関数が低い材料の層を含んでおり 、比較的平坦な放出表面を有し、分配されて局在化された複数の電子放出サイト を具えており、対応するアノードとカソードの間に散在されたグリッド装置を 具え、これによって、対応するカソードからアノードへの放出レベルを制御でき るようにしており、グリッド装置はその中に孔（apertures）を有し、孔の直径 は対応するカソードに等しくしており、カソードはグリッド装置の下に位置しな いようにしている。 換言すれば、フラットパネルディスプレイはトライオード（３端子）の画素構 造を用いた電界放出型である。ディスプレイは、細片状のグリッド装置とカソー ド装置を互いに直交するように配置することにより、マトリックスアドレス可能 であり、これによって、各グリッド片と各カソード片は、夫々、グリッドとカソ ード電圧ドライバーにより個々にアドレス可能である。「画素（pixel）」は、 グリッド片とカソード片の各交差部に形成するのが効果的である。その結果、デ ィスプレイ内の各画素は個 々に照明されることになる。 グリッド片自体は新規な構造であり、フラットカソードと一緒に使用すること ができる。より具体的には、グリッド片は、望ましくはＳｉＯ2からなる基板を 具えており、その上に、望ましくは金属からなる導電層が堆積形成される。導電 層はエッチングされて孔を形成し、孔は特定のカソード・アノード対に対応し、 孔のエッジは対応するカソードのエッジの略上方に位置している。 カソード装置は、複数のフラットカソードを具えており、本発明の望ましい実 施例では、フォトリソグラフィー法によりパターンが形成される。パターニング は、グリッドの孔を通して形成されてもよいし、グリッドの孔と同一線上に 位置するように形成されてもよい。各カソードは、導電材料が基板に堆積形成さ れ、導電材料の上に抵抗性材料が堆積形成される。有効仕事関数の低い薄膜は、 次に抵抗層の上に堆積形成される。抵抗層は、カソード片の様々な小分割部の間 を、ある程度電気的に絶縁する。 アノード装置は、基板の上に導電材料（望ましい実施例ではインジウム-錫酸 化物）が堆積形成され、低エネルギーの蛍光体（望ましい実施例では酸化亜鉛） が導電層の上に堆積形成されている。本発明の他の実施例では、カラーディスプ レイを提供するために、赤、緑及び青の蛍光体を導電層の上に積層することもで きる。 得られたアノード装置とカソード装置は、周辺にフリットシールを用いて、プ リント回路基板の上に一緒に接合される。装置と装置の間は、グラスファイバー 若しくはガラス球によって、又は代表的な積層技術で作られた固定スペーサによ って適当な間隔に維持される。 装置は密封シールされ、アノード装置とカソード装置の間の空間内は排気チュ ーブを介して真空吸引される。この構造の内部を真空に維持するためのシステム は当該分野において広く知られている。真空内部の残留ガスは、ゲッターと称さ れる装置により、共に集められる。 グリッド片とカソード片は、個々の横列と縦列が、代表的な半導体実装技術に よってもたらされる可撓性コネクターにより、外部にアクセス可能である。これ らのコネクターは、ディスプレイ内部の各画素をアドレス可能性とするために、 グリッドとカソードドライバーに取り付けられる。 個々の画素の照明は、その画素に対応するカソード片及びグリッド片の部分の 電気的ポテンシャル差が、カソードを被覆する放出材料から電子を引き出すのに 十分である、つまり、電子がカソードから放出され、制御グリッドを通り、アノ ードに向けて進むときに行なわれる。電子がアノードに進むと、低エネルギーの 蛍光物質に衝突し、これによって光が発生する。 トライオードのディスプレイにおいて、カソードとグ リッドの間のギャップは、１マイクロメートルのオーダである。間隔はこのよう に小さいから、放出を生じさせるのに約４０ボルトで十分である。４０ボルトの 切換えを行なうのに、市販の装置を用いることができる。これらの電圧ドライバ ーは、グリッドドライバー及びカソードドライバーと呼ばれることもある。画素 はアドレスされ、必要なドライバー電圧が対応するグリッド片及びカソード片に 印加されるときに照明され、グリッド片に隣接するカソード片のその部分から電 子を放出する。対応するカソード片又は対応するグリッド片が、必要なドライバ ー電圧によって駆動されさえすれば、電子は、特定の画素領域に放出されない。 これは、カソードとグリッドの間で必要なスレッショルド電位が得られないから である。 本発明は、制御グリッドに供給される電圧を制御することにより、ディスプレ イをグレイスケールモードで使用できる能力を有している。制御グリッドは、カ ソードからアノードへの電子の放出を調節し、アノードに積層された蛍光体物質 の光子放出を変動させる。 グリッドは誘電性材料の層によって支持される。誘電性材料は、カソードとそ れに対応する孔の間の誘電性材料を排除するために、異方性エッチングされる。 この結果、誘電性材料からなる複数のマッシュルーム形構造体が存在し、グリッ ド層を支持する。他の実施例において、 マッシュルーム形構造体がエッチングにより取り除かれるまで、誘電層は等方性 エッチングされ、グリッドを局部的に浮いた状態にしておく。これにより、空間 ブリッジ構造ができる。 本発明の利点の幾つかには、電力消費が少なく、明るさ（brightness）にすぐ れ、コストが安いことが含まれる。更に、本発明のカソード装置は複雑でなく、 製造費用が安くなるが、これは、望ましいフラットカソード装置とグリッド装置 を作るのに、精巧なフォトリソグラフィー法を用いなくてもよいからである。 前記説明は、以下の発明の詳細な説明をより良く理解できるようにするために 、本発明の特徴及び技術的利点について広くその概要を記載したものである。発 明の請求の範囲の主題を形成する発明の追加の特徴及び利点について、以下に説 明する。当該分野の専門家であれは、記述した概念及び具体的実施例は、本発明 の同じ目的を実行するためのその他構造を構成するための基礎として容易に使用 することができるであろう。当該分野の専門家であれば、そのような均等物の構 造は、添付の請求の範囲に記載された発明の精神及び範囲から逸脱するものでな いことは理解されるであろう。図面の簡単な説明 本発明及びその利点を完全に理解するために、添付の図面を参照しながら以下 に説明する。 図１は、接合されたカソードと引出しグリッドの組合せの平面図である。 図２は、トライオードディスプレイの断面図である。 図３は、図２の接合されたカソードと引出しグリッドの組合せの部分側面図で ある。 図４は、カソードを堆積形成する前で、支持ピラーなしのエミッタアレイの部 分側面図である。 図５は、カソードを堆積形成した後で、支持ピラーなしのエミッタアレイの部 分側面図である。 図６は、カソードを堆積形成する前で、支持ピラーを有するエミッタアレイの 部分側面図である。 図７は、カソードを積層する前で、支持ピラーを有するエミッタアレイの部分 側面図である。 図８は、効果的でないグリッド構造を示す図である。 図９は、接合されたカソードと引出しグリッドの組合せであって、誘電層を介 在させたものを示す斜視図である。発明の詳細な説明 図１を参照すると、本発明の実施例であって、接合されたカソード装置と引出 しグリッド（extraction grid）装置の平面図が示されている。それらの構造と 機能は、図２に関する説明の際に、より完全に記述する。グリッド構造体（102 ）は、電気的に絶縁されて、個々にアドレス可能な細片に分割され、それらはカ ソード片に直交し て配置される。カソード片は、一緒になって、カソード構造体（101）を形成す る。カソード片はアノード片（図示せず）と平行である。この直交配置により、 構造体（101）（102）の細片は垂直方向及び水平方向にアドレス可能な構造をも たらし、フラットパネルディスプレイのベースを形成する。外部コネクター（22 0）により、カソード構造（101）体とグリッド構造体（102）に対して電気的に アクセスできる。本発明の望ましい実施例において、カソード片とグリッド片は 誘電層（dielectric layer）によって分離されている。 図２を参照すると、本発明のトライオード方式のフラットパネルディスプレイ の「画素」（100）の側面図を示している。図１のカソード構造体の各カソード 片（103）は、基板（101）、導電層（150）、抵抗層（160）及びフラットカソー ド（170）を具えている。個々のフラットカソード（170）は互いに離間しており 、それらの分離状態は抵抗層（160）によって維持されている。アノード装置（1 04）は、典型的にはガラスの基板（120）、、典型的にはインジウム-錫酸化物（ ＩＴＯ）の導電層（130）、酸化亜鉛（ＺｎＯ)の如き低エネルギー蛍光体（140 ）から構成される。しかしながら、カラーディスプレイが所望される場合、Ｚｎ Ｏに代えて、赤、緑及び青の蛍光体が使用される。アノード装置（104）は、グ リッド構造体（102）から離間し、複数の誘電性スペーサ（190）によって、アノ ード装置（10 4）とグリッド構造体（102）の間に所望の離間距離が維持される。 カソード片（103）とアノード装置（104）の間には、グリッド構造体（102） が配備される。グリッド構造体（102）の開口を通過する電子は導電層（130）の 方に向けて加速され、低エネルギー蛍光体（140）に衝突し、それに応答して低 エネルギー蛍光体を発光させる。グリッド構造体（102）は、スペーサ（180）に より、カソード片（103）の下の基板と分離される。本発明の望ましい実施例に おいて、スペーサは、望ましくは二酸化シリコン（ＳｉＯ2）の誘電物質の層で ある。後記するように、孔は、グリッド構造体とＳｉＯ2を通してエッチングさ れ（etched）、グリッド体の対応する孔を通じて、カソードから、対応するアノ ードまでチャンネル（channel）を形成する。 画素（100）の照明は、画素（100）に繋がれた導電層（150）と、その特定画 素（100）に対応するグリッド構造体（102）との間に十分なドライバー電圧が印 加されるときに行なわれる。２つのドライバー電圧は、一定のＤＣ電圧と合成さ れて、画素（100）に繋がれたグリッド構造体（102）とカソード構造体（101） （両方とも図１参照）の間に十分なスレッショルドポテンシャルを供給する。ス レッショルドポテンシャルによりフラットカソード（170）から電子が放出され る。 図３は、図２の接合されたカソードと引出しグリッド の組合せを、図２の３−３線に沿って断面した状態を示している。図３に示す実 施例において、スペーサ（180）が配備され、グリッド構造体（102）とカソード 片（103）の下の基板の間に適当な間隔を設けている。また、スペーサ（300）は 、誘電性材料の層であることが望ましい。グリッド構造体（102）は、対応する カソード（図示せず）と同一線上の位置に複数の孔（310）が設けられている。 図４は、カソードを積層する前で、支持ピラー（supporting pillars）なしの エミッタアレイの部分側面図である。エミッタアレイは、基板、カソード導電層 及び抵抗層を具えており、これらは全て、図１中に詳細に示され、記載されてい る。ＳｉＯ2の誘電層（400）は基板の上に堆積形成され、引出しゲートの導電層 （102）のベースを構成している。図４に示される如く、層（102）は既に層（40 0）の上に形成されており、フォトリソグラフィー法によりエッチングした孔が 開設されている。図４は断面図であるから、孔は層（102）の中にスペースとし て示されている。孔が一旦エッチングされた後、ＳｉＯ2層は、層（102）のその 部分の下から、誘電層（400）の間に除去されるまで、等方性エッチング（isotr opically etched）される。特定の画素に対応する複数のゲート孔は、画素の領 域に密に開設されているから、ＳｉＯ2層を等方性エッチングすることにより、 空間ブリッジ構造となり、層（102）はピラーに支持されることなく、局部的に 画素の上 に存在する。特定の画素が、本発明の望ましい実施例の複数のカソードとゲート 孔を具えているときでも、図４に示される如く、層（102）は、画素の周囲の全 ての側部で層（400）によって支持される。しかしながら、ＳｉＯ2 の等方性エッチングにより、層（102）は、種々の孔のエッジから幾分エッチバ ック（etched back）されることに留意されるべきである。これは、本発明の重 要な特徴であり、図５を参照して詳細に説明する。 図５を参照すると、カソードを堆積形成した後、支持ピラーなしのエミッタア レイの部分側面を示している。図示のカソード（500）は、孔の中を通して抵抗 層の上に積層されたものである。カソードは、グリッド構造体の孔と同じ幅寸法 であることに留意することが重要である。カソードが完全に孔の下にあることが 本発明の重要な特徴である。この結果、グリッドにより、カソード周囲に存在す る電界は、カソードの表面に亘って比較的均一である。この結果、表面に均一に 電子が放出される。さらに、カソードのどの部分も直接グリッドの下にないから 、一旦放出された電子は、アノードの代わりにグリッドに衝突するようなことは ない。これは、アノードに衝突しない電子のために電力を消費しなくてすむから 、ディスプレイ効率を向上させる。 図６は、カソードを堆積形成する前であって、支持ピラーを有するエミッタア レイの部分側面図である。グリ ッド層（102）に孔が一旦エッチングされると、その下のＳｉＯ2の誘電層（400 ）は、全てのＳｉＯ2が孔の下から離間してエッチされるまで、異方性エッチン グ（anisotr opically etched）される。これにより、個々の孔の間にマッシュ ルーム形の複数のピラー（600）が残される。 図７は、カソードを堆積形成する前であって、支持ピラーを有するエミッタア レイの部分側面図である。カソードはグリッド層の孔と同じ幅寸法にすることに 留意することが重要である。また、ピラー（600）は、グリッド層の孔のエッジ から幾分エッチバックされることに留意することが重要である。図５と同じよう に、堆積形成されるべきカソードは孔と同径にすることに留意すべきである。誘 電層をカソードに直接接触させることは、（カソード、ＳｉＯ2及び空間の間で 「３箇所接続（triple junction）」を形成することになるから、極めて好まし くない。そうでないと、カソードから発せられた電子は、誘電層の壁を登る傾向 にあり、低抵抗径路を生じさせ、対応するアノードへの電子の放出を抑制するこ とになるからである。これは、前記の場合と同じように、ディスプレイの効率を 悪くする。このため、孔からエッチバックされ、カソードから僅かな距離だけ除 去された誘電層を設けることにより、この現象は最小にされる。 グリッド導電層をマスクとして用いることにより、グリッド導電層の孔を通し てカソードを堆積形成する方法 は、本発明を達成するための望ましい形態である。図４乃至図７に示す他の方法 では、カソードは、グリッド導電層の孔を通してカソードを堆積形成する代わり に、誘電層とグリッド導電層を堆積形成する前に、カソード導電層の上に形成す ることができる。しかし、この他の実施例の方法は、カソードをグリッド導電層 の孔に関する位置を揃えるのに注意を払わねばならない欠点がある。もし、位置 がずれると、ディスプレイの効率が悪く、動作不良が起こるかもしれない。 図８は、効果的でないグリッド構造体を示している。この構造体は、その全体 を符号（801）で示しており、カソード基板（802）を具え、その上にカソード導 電層（803）と、カソード放出材料層（804）の細片が堆積形成されている。誘電 層（805）は、材料層（804）の上に積層され、カソード放出材料の細片に直交す る向きの細片を形成し、エッチングされて孔を形成し、個々にカソード・アノー ド対を構成する。導電材料からなるグリッド層（806）は、次に導電層（805）の 上に堆積形成される。グリッド層（806）は、誘電層（805）の細片に対応する細 片に形成され、その中に対応する孔が設けられている。蛍光層を具えるアノード 装置（807）は、グリッド層（806）の上方に配置され、複数の繊維質の誘電性ス ペーサ（808）により、グリッド層から所定間隔が存するように保持される。 構造（801）はフラットカソードにも適用可能であるが、 幾つかの不都合がある。第１に、グリッド層（806）の下の電界が、グリッド層 （806）の細片の間に存在する電界よりもはるかに高いことである。この結果、 前述したように、エミッタからの電子の多くは、アノード（807）ではなく、グ リッド層（806）に向けられることになる。これらの電子は蛍光体に衝突しない から、それらのエネルギーは無駄になる。 第２に、グリッド層（806）の細片の孔及びその孔の中の電界の比率が、グリ ッド層（806）の孔の直径と、誘電層（805）の肉厚に依存することである。ディ スプレイの動作を良好にするには、孔の直径と誘電層（805）の肉厚を、１対１ に対応させるべきである。本発明の望ましい実施例において、孔の大きさは、直 径約１〜２０μmである。 第３に、放出層（804）は孔を完全に横切って伸びているから、誘電材料近傍 の放出層の部分（３箇所接続位置）から過剰に放出されることである。換言すれ ば、放出層（804）からの放出は、一方の側から他方の側まで均一でないのであ る。これでは、カソードのエッジが非常に強くなる。これは、誘電層（805）の 表面に沿って電流を漏洩させることになり、放出層（804）とグリッド層（806） は誘電層（805）の間で短絡させることになり、画素の動作を妨げたり、動作不 能にしたりする。従って、（801）の構造は満足すべきものではない。 図８の構造と、図５及び図７に示された望ましい構造との重要な違いは、前者 の放出層（804）が３箇所接続部を有する均一層であるのに対し、図５及び図７ に示される個々のカソードは、ゲートの孔を通して堆積形成されているか、或は 孔と同一線上に位置するように先に堆積形成されていることである。どちらの場 合も、カソードは直接孔の下方に位置しており、ゲート導電体の下まで伸びてい ないことである。ゲート導電体まで伸びると、前述した欠点があることは、図８ から明らかである。 さらに、図７のように、マッシュルーム形ＳｉＯ2誘電支持体は、個々のカソ ードの間に位置し、誘電支持体は３箇所接続とならないように、カソードから離 間しており、表面に電流漏洩の発生を少なくすることができる。これらのエミッ タは、グリッド層の中に形成された孔の一方側から他方側まで伸びていないから 、誘電層とは接触せず、漏洩電流の発生を最小にすることができる。カソードを 分離ユニットとする代わりに、導電層の上に分離して堆積形成される。 図９は、誘電層を介在して接合されたカソードと引出しグリッド装置の斜視図 である。前述したように、基板（901）の上に、導電層（902）が堆積形成される 。導電層（902）は、図示の如く、細片状に形成される。誘電層（903）は、導電 層（902）と基板（901）の部分の上に被覆層として堆積形成される。次に、制御 グリッド層（904）は、細片 の形態にて、導電層（902）の細片に関して直交する方向に、誘電層（903）の上 に堆積形成され、誘電層（903）の孔に対応する複数の孔が形成される。複数の 孔（906）は誘電層（903）の中に形成され、導電層（902）に形成された又は形 成されるべきカソードに対応している。グリッド層（904）は駆動回路に連結さ れることのできる複数の端部導電体（905）で終端しており、グリッド層（904） は選択的かつ潜在的に導電層（902）から分離されることができる。図９では、 アノード層と繊維状の離間材料を図示していないが、もし図示するとすれば、グ リッド層（904）の上である。 前記の説明から明らかなように、複数の対応する発光アノードと電界放出カ ソードを具え、各アノードは、対応する各カソードからの放出に応答して光を発 光し、各カソードは、仕事関数が低い材料の層を含んでおり、比較的平坦な放出 表面を有し、分配されて局所化された複数の電子放出サイトを具えており、対 応するアノードとカソードの間にグリッド装置を配備し、これによって、対応す るカソードからアノードへの放出レベルを制御できるようにした、フラットパネ ルディスプレイは、本発明が最初のものであることは明白である。 本発明とその利点を詳細に説明したが、添付の請求の範囲に規定された発明の 精神及び範囲から逸脱することなく、種々の変更、置換え、改変をなすことはで きる。Description: Flat panel display with triode structure using flat field emission cathode. Related application This application is a continuation-in-part application of application number 07 / 851,701, filed on Mar. 16, 1992, and the title of the invention, "Flat panel display based on diamond thin film". And TECHNICAL FIELD OF THE INVENTION The present invention relates generally to flat panel displays for computers and the like, and more specifically to using a triode (3 terminal) pixel structure with a flat cathode emitter in which pixels can be individually addressed. The present invention relates to a field emission flat panel display. Background of the Invention Field emission computer displays are not new in the general sense. Displays with multiple field emission cathodes and corresponding anodes have been around for many years, and the anodes emit light in response to electron bombardment from the corresponding cathodes. However, before describing this display, it is helpful to understand the nature of field emission. Field emission is a phenomenon that occurs when an electric field near the surface of an emitting material narrows the width of a potential barrier existing on the surface of the emitting material. This results in quantum tunneling, which causes electrons to pass through the potential barrier and be ejected from the material. The field strength required to initiate the emission of electrons from the surface of a particular material depends on the "work function" of that material. Many materials have a positive work function and require a relatively strong electric field to provide field emission. In fact, some materials have low work functions, even negative ones, and require a strong electric field to cause emission. Such materials may be formed as a thin film on a conductor so that the cathode has a relatively low threshold voltage needed to produce electron emission. In conventional devices, it is preferable to enhance the field emission of electrons by making the tip of a conical cathode (referred to as a microtip cathode) into a cathode shape that focuses the electron emission to a single relatively sharp point. Was said. In triode field emission displays, these microtip cathodes have been used for many years with extraction grids near the cathode. For example, US Pat. No. 4,857,799 issued to Spindt et al. On Aug. 15, 1989 uses field emission cathodes for matrix-addressed flat panel displays. The cathode is encased in the backing structure of the display and excites the corresponding area of cathodoluminescence on the faceplate. The face plate is spaced 40 microns from the cathode structure of the preferred embodiment and the space between the plate and the cathode is evacuated. The spacing is maintained by spacers arranged in the form of legs between the pixels. The cathode is electrically connected to the base through the back plate structure. Spindt et al. Use multiple microtip field emission cathodes in a matrix device, the tip of the cathode being on an extension of the holes in the extraction grid above the cathode. If an anode is added above the extraction grid, the display disclosed in Spindt et al. Is a triode display. Unfortunately, because the microchip is in a fine form, the structure employed by the microchip is difficult to manufacture. If the microchip is not of a uniform shape throughout the display, the emission between the chips will vary, resulting in non-uniform display illumination. In addition, manufacturing tolerances are relatively tight and such microchips are expensive to manufacture. Another example of a microtip cathode is described in US Pat. No. 5,038,070 issued to Bardai et al. On Aug. 6, 1991. This relates to a triode display and discloses a plurality of field emitters in the form of hollow, straight cones or pyramids formed by a molding method. A plurality of field emitters extend from the surface of the electrically conductive layer. The electrically conductive mesh is fixed to the opposite surface of the conductive layer by high temperature brazing and is electrically connected to the conductive layer. The mesh provides a sturdy metal base with good thermal conductivity for attachment. Additional elements, such as gate and anode structures, may be formed on the conductive layer to align with the field emitters to form field emission triode arrays or the like. The field emitter structure disclosed by Bardi et al. Has the drawback of being very complicated and costly because the emitter cone has to be grown by photolithography. Other microchip structures are shown in "Recent Developments on Microtips Disp1ay at LETI" published in Technical Digest of IVMC, Nagahama, 1991. The author Earl. R. Meyer describes a microchip display with two distinctive features: cold electron emission by field effect from a large matrix array of microguns (or microchips), and Low voltage cathodoluminescence (at 100 volts). Also, Meyer uses a microtip cathode having the above-mentioned drawbacks. Another US Pat. No. 5,015,912 issued May 14, 1991 to Spindt et al. Discloses a matrix addressed flat panel display using a field emission microtip cathode. ing. Spindt et al. Disclose a grid structure for use with a microtip cathode. The invention disclosed in Spindt et al. Is characterized in that the matrix addressing structure is provided in the entire cathode device. Each cathode includes a number of spaced-apart electron emitting tips, which project upward toward the face structure. An electrically conductive gate or extraction electrode is located adjacent to the chip and generates electrons from the latter to control electron emission. These are arranged orthogonal to the base piece and have holes through which the electrons emitted by the chip pass. The extraction electrode is addressed with the selected individual cathode to emit electrons from the selected individual cathode. In a microchip cathode made of tungsten, molybdenum or silicon, it is necessary to arrange the grid cathode because the extraction electric field required to emit electrons exceeds 50 MV / m. Therefore, the grid must be placed close to the microtip cathode (within about 1 μm). Since these tolerances are tight, the gate electrode must be made by optical photolithography on an electrically insulating layer that electrically insulates the gate of each pixel from the base. Since such a photolithography technique is expensive, it is difficult to obtain the precision required for this display, and thus the defective rate of the finished display product increases. Moreover, the extraction grid disclosed by Spindt et al. Was designed for use with microtip cathodes and could not be used with other geometries. The device disclosed by Spindt et al. Has the following two main problems. 1) Forming the microchip, 2) Forming and adjusting the extraction electrode with respect to the cathode. The structure disclosed in the Spindt et al. Patent is very complex and difficult to make large area displays. So far, attention has been focused on microchip cathodes, despite their difficulty in manufacturing, because the triode (3 terminal) structure is advantageous for use with the extraction grid. is there. In a triode (3 terminal) pixel structure, an electron extraction grid structure is interposed between a corresponding cathode and anode pair. In the case of triode displays, the grid provides extra control parameters and offers some advantages. First, the grid can be controlled independently of the cathode and anode, creating independently controllable cathode-anode and cathode-grid electric fields. This allows the control voltage applied to the cathode grid field to be very low in order to cause electron emission. On the other hand, the grid anode voltage can be very high (hundreds to thousands of volts), which can make the display more power efficient. Thus, the anode phosphor can be excited by the electrons emitted from the higher potential and therefore can be bombarded by the electrons with the higher kinetic energy. Second, it allows the use of conventional electronic devices in the drive circuit because the voltage applied selectively to address and excite individual grid anode pairs can be low (on the order of 40 volts). It is possible. Finally, lowering the electric field of the grid and anode (on the order of 1-5 volts per micrometer) can relax the dielectric requirements of the spacer material used to separate the cathode and anode assembly. It is possible. Conventional extraction grid structures have been designed for use with microchips to provide enhanced control of electron extraction and emission. Other cathode structures were first disclosed in patent application No. 07 / 851,701, "Flat Panel Display Based on Diamond This Fi 1ms," filed March 16, 1992. . Patent application 07 / 851,701 discloses a cathode having a relatively flat electron emitting surface. In its preferred embodiment, the cathode uses an emission material with a relatively low effective work function. The material is deposited on the conductive layer to form a plurality of emission sites, each site capable of field emission of electrons in the presence of a relatively low strength electric field. The flat cathode is very inexpensive because it is not a fine microchip shape, but it is difficult to make it in large quantities. The advantages of flat cathode structures are discussed in detail therein. The entire application is assigned together with the present application and is incorporated herein by reference. Relatively recently, in the field of material science, amorphic diamonds have been discovered. The structure and characteristics of amorphic diamonds are discussed in detail in "Thin-Film Diamond" by Collins et al., Published in Texas Journal of Sciennce, Vol.41, No.4, 1989. All of which is incorporated herein by reference to this document. Collins et al. Describe a method for making an amorphous diamond film using a laser deposition technique. As described therein, amorphic diamond has a plurality of micro-crystallites, each of which has a unique structure depending on the method of making the film. The method of forming these microcrystals and their unique properties are not completely understood. Diamond has a negative electron affinity in the (111) direction. Thus, n-type diamond has a negative work function. That is, it only requires a relatively low electric field to distort the potential barrier present on the surface of the diamond. Therefore, diamond is a highly desirable material for use with field emission cathodes. In fact, diamond films have hitherto been used as electron emitting surfaces for microtip cathodes. However, it has not been recognized that amorphic diamond is substantially different in physical properties from other forms of diamond and is particularly good as a release material. Patent application 07 / 851,701 first disclosed the use of an amorphous diamond film as the emissive material. In fact, in the preferred embodiment of the invention described in that patent application, an amorphous diamond film is used with a flat cathode structure so that the field emission sword structure is fundamentally different. The microcrystals present in the amorphous diamond film are more or less arranged to function as electron emission sites depending on the individual structure. Therefore, on a relatively flat cathode emission surface, the amorphous diamond crystallites are distributed around that surface, some of which act as local electron emission sites. All prior art are directed to triode flat panel displays based on microtip cathodes composed of molybdenum, tungsten, silicon or similar materials. The prior art is a matrix-addressable flat panel display with 1) relatively simple structure, 2) relatively low manufacturing cost, and 3) comparison with locally distributed electron emission sites. It has not been possible to provide a flat panel display using a triode (3 terminal) pixel structure with a cathode having an electrically flat emission surface. . The prior art did not address the problem of providing a suitable grid structure for use with a flat cathode. The object of the present invention is based on the idea of depositing an amorphous diamond film on the surface of a relatively flat field emission cathode, and provides a triode display structure using a novel extraction grid near the flat cathode. Thus, electrons are emitted from the structure. Summary of the invention The present invention relates to a flat panel display device, and adopts an advantage of a luminous phosphor of a type used for a CRT while maintaining a physically thin shape. In particular, the present invention provides a flat panel display, the display comprising a plurality of corresponding light emitting anodes and a field emission power sword, each anode emitting light in response to emission from a respective corresponding cathode. However, each cathode includes a layer of a low work function material, has a relatively flat emission surface, and has a plurality of distributed and localized electron emission sites, and a corresponding anode. It comprises a grid device interspersed between the cathodes, which allows to control the emission level from the corresponding cathode to the anode, the grid device having apertures in it, the diameter of the holes being It is equal to the corresponding cathode and the cathode is not located under the grid device. In other words, the flat panel display is a field emission type using a triode (3 terminal) pixel structure. The display is matrix-addressable by arranging the strip-shaped grid device and the cathode device orthogonally to each other, whereby each grid strip and each cathode strip is individually driven by the grid and the cathode voltage driver. Addressable to. "Pixels" are effectively formed at each intersection of the grid and cathode pieces. As a result, each pixel in the display will be individually illuminated. The grid piece itself is a novel structure and can be used with a flat cathode. More specifically, the grid pieces are preferably SiO 2. 2 And a conductive layer, preferably made of metal, is deposited and formed thereon. The conductive layer is etched to form a hole, the hole corresponding to a particular cathode-anode pair, the edge of the hole being located generally above the edge of the corresponding cathode. The cathode device includes a plurality of flat cathodes, and in a preferred embodiment of the present invention, the pattern is formed by a photolithography method. The patterning may be formed through the holes of the grid or may be formed so as to be collinear with the holes of the grid. Each cathode has a conductive material deposited on a substrate and a resistive material deposited on the conductive material. A thin film with a low effective work function is then deposited on the resistive layer. The resistive layer provides some electrical isolation between the various subdivisions of the cathode strip. The anode device has a conductive material (indium-tin oxide in a preferred embodiment) deposited on a substrate and a low energy phosphor (zinc oxide in a preferred embodiment) deposited on a conductive layer. . In another embodiment of the present invention, red, green and blue phosphors may be laminated on the conductive layer to provide a color display. The resulting anode and cathode devices are bonded together on a printed circuit board with a frit seal around. Proper spacing is maintained between the devices by fiberglass or glass spheres, or by fixed spacers made by typical lamination techniques. The device is hermetically sealed, and the space between the anode device and the cathode device is vacuumed through an exhaust tube. Systems for maintaining a vacuum inside this structure are well known in the art. The residual gas inside the vacuum is collected together by a device called a getter. The grid and cathode strips are individually accessible in rows and columns to the outside through flexible connectors provided by typical semiconductor packaging technology. These connectors are attached to the grid and cathode drivers to make each pixel inside the display addressable. Illumination of an individual pixel is such that the electrical potential difference between the portion of the cathode strip and the grid strip corresponding to that pixel is sufficient to extract electrons from the emissive material coating the cathode, i.e. electrons are emitted from the cathode. , Through the control grid and towards the anode. As the electrons travel to the anode, they strike a low energy phosphor, which produces light. In triode displays, the gap between the cathode and the grid is on the order of 1 micrometer. Since the spacing is so small, about 40 volts is sufficient to cause the emission. Commercially available equipment can be used to effect the 40 volt switch. These voltage drivers are sometimes called grid drivers and cathode drivers. The pixel is addressed and illuminated when the required driver voltage is applied to the corresponding grid strip and cathode strip, emitting electrons from that portion of the cathode strip that is adjacent to the grid strip. As long as the corresponding cathode strip or the corresponding grid strip is driven by the required driver voltage, no electrons will be emitted to the particular pixel area. This is because the required threshold potential cannot be obtained between the cathode and the grid. The present invention has the ability to use the display in grayscale mode by controlling the voltage supplied to the control grid. The control grid regulates the emission of electrons from the cathode to the anode and varies the photon emission of the phosphor material laminated to the anode. The grid is supported by a layer of dielectric material. The dielectric material is anisotropically etched to exclude the dielectric material between the cathode and its corresponding hole. As a result, there are multiple mushroom-shaped structures of dielectric material that support the grid layer. In another embodiment, the dielectric layer is isotropically etched leaving the grid locally floating until the mushroom-shaped structure is etched away. This creates a spatial bridge structure. Some of the advantages of the present invention include low power consumption, excellent brightness, and low cost. In addition, the cathode device of the present invention is less complex and less expensive to manufacture, because elaborate photolithography methods are not used to make the desired flat cathode and grid devices. The above description broadly outlines the features and technical advantages of the present invention in order that the detailed description of the invention that follows may be better understood. Additional features and advantages of the invention will be described hereinafter which form the subject of the claims of the invention. Those skilled in the art will readily be able to use the concepts and specific embodiments described as a basis for constructing other structures for carrying out the same purpose of the invention. Those skilled in the art will appreciate that the construction of such equivalents does not depart from the spirit and scope of the invention as set forth in the appended claims. Brief description of the drawings For a full understanding of the present invention and its advantages, the following description is made with reference to the accompanying drawings. FIG. 1 is a plan view of a bonded cathode and extraction grid combination. FIG. 2 is a sectional view of the triode display. FIG. 3 is a partial side view of the bonded cathode and extraction grid combination of FIG. FIG. 4 is a partial side view of an emitter array without support pillars before depositing and forming a cathode. FIG. 5 is a partial side view of an emitter array without support pillars after the cathode has been deposited. FIG. 6 is a partial side view of an emitter array with support pillars before the cathode is deposited. FIG. 7 is a partial side view of an emitter array with support pillars before stacking the cathodes. FIG. 8 is a diagram showing an ineffective grid structure. FIG. 9 is a perspective view showing a combined cathode and extraction grid with a dielectric layer interposed. Detailed Description of the Invention Referring to FIG. 1, there is shown a plan view of a bonded cathode device and an extraction grid device, which is an embodiment of the present invention. Their structure and function will be described more fully in the description relating to FIG. The grid structure (102) is electrically isolated and divided into individually addressable strips, which are arranged orthogonal to the cathode strips. The cathode strips together form the cathode structure (101). The cathode strip is parallel to the anode strip (not shown). This orthogonal arrangement causes the strips of structures (101) (102) to provide vertically and horizontally addressable structures that form the base of a flat panel display. The external connector (220) allows electrical access to the cathode structure (101) body and the grid structure (102). In the preferred embodiment of the invention, the cathode strip and the grid strip are separated by a dielectric layer. Referring to FIG. 2, there is shown a side view of the "pixel" (100) of the triode type flat panel display of the present invention. Each cathode strip (103) of the cathode structure of FIG. 1 comprises a substrate (101), a conductive layer (150), a resistive layer (160) and a flat cathode (170). The individual flat cathodes (170) are separated from each other, and their separated state is maintained by the resistance layer (160). The anode device (104) is typically a glass substrate (120), typically a conductive layer (130) of indium-tin oxide (ITO), a low energy phosphor such as zinc oxide (ZnO). (140). However, if a color display is desired, ZnO is replaced with red, green and blue phosphors. The anode device (104) is spaced from the grid structure (102) and a plurality of dielectric spacers (190) maintain a desired separation distance between the anode device (104) and the grid structure (102). It A grid structure (102) is arranged between the cathode piece (103) and the anode device (104). The electrons passing through the openings of the grid structure (102) are accelerated toward the conductive layer (130) and collide with the low energy phosphor (140), causing the low energy phosphor to emit light in response thereto. The grid structure (102) is separated from the substrate under the cathode piece (103) by the spacer (180). In the preferred embodiment of the present invention, the spacer is preferably silicon dioxide (SiO 2). 2 ) Is a layer of dielectric material. As will be described later, the holes are formed in the grid structure and SiO 2. 2 Etched through to form a channel from the cathode to the corresponding anode through corresponding holes in the grid body. In the illumination of the pixel (100), a sufficient driver voltage is applied between the conductive layer (150) connected to the pixel (100) and the grid structure (102) corresponding to the specific pixel (100). Sometimes done. The two driver voltages are combined with a constant DC voltage to generate a sufficient threshold potential between the grid structure (102) and the cathode structure (101) connected to the pixel (100) (both see FIG. 1). To supply. Electrons are emitted from the flat cathode (170) by the threshold potential. FIG. 3 illustrates the bonded cathode and extraction grid combination of FIG. 2 taken along section line 3-3 of FIG. In the embodiment shown in FIG. 3, spacers (180) are provided to provide a suitable spacing between the grid structure (102) and the substrate under the cathode strip (103). Also, the spacer (300) is preferably a layer of dielectric material. The grid structure (102) is provided with a plurality of holes (310) at positions collinear with corresponding cathodes (not shown). FIG. 4 is a partial side view of an emitter array without supporting pillars prior to stacking the cathodes. The emitter array comprises a substrate, a cathode conductive layer and a resistive layer, all of which are shown and described in detail in FIG. SiO 2 A dielectric layer (400) is deposited on the substrate and constitutes the base of the conductive layer (102) of the extraction gate. As shown in FIG. 4, the layer (102) has already been formed on the layer (400), and the holes etched by the photolithography method are opened. Since FIG. 4 is a cross-sectional view, the holes are shown as spaces in the layer (102). Once the holes have been etched, SiO 2 The layer is isotropically etched from below that portion of layer (102) until it is removed between dielectric layers (400). Since the plurality of gate holes corresponding to specific pixels are densely formed in the pixel region, SiO 2 2 By isotropically etching the layer, a spatial bridge structure is formed, and the layer (102) is locally supported on the pixel without being supported by the pillar. Even when a particular pixel comprises multiple cathodes and gate holes of the preferred embodiment of the present invention, as shown in FIG. 4, layer (102) is layer (400) on all sides around the pixel. ) Supported by. However, SiO 2 It should be noted that the isotropic etching of layer (102) causes some etching back from the edges of the various holes. This is an important feature of the present invention and will be described in detail with reference to FIG. Referring to FIG. 5, a partial side view of the emitter array without support pillars is shown after the cathode is deposited. The illustrated cathode (500) is one that is laminated through the holes onto the resistive layer. It is important to note that the cathode has the same width dimension as the holes in the grid structure. It is an important feature of the present invention that the cathode is completely under the hole. As a result, due to the grid, the electric field existing around the cathode is relatively uniform over the surface of the cathode. As a result, electrons are uniformly emitted on the surface. Furthermore, since no part of the cathode is directly below the grid, the emitted electrons will not hit the grid instead of the anode. This improves display efficiency as it does not consume power due to electrons not striking the anode. FIG. 6 is a partial side view of an emitter array with support pillars prior to cathode deposition. Once the holes have been etched in the grid layer (102), the SiO 2 underneath 2 The dielectric layer (400) is made of all SiO 2 Is anisotropically etched until it is etched away from under the hole. This leaves a plurality of mushroom shaped pillars (600) between the individual holes. FIG. 7 is a partial side view of an emitter array with support pillars prior to cathode deposition. It is important to note that the cathode has the same width dimension as the holes in the grid layer. It is also important to note that the pillars (600) are somewhat etched back from the edges of the grid layer holes. It should be noted that, as in FIG. 5, the cathode to be deposited has the same diameter as the hole. Direct contact of the dielectric layer to the cathode (cathode, SiO 2 This is extremely undesirable because it forms a "triple junction" between the space and the space. Otherwise, the electrons emitted from the cathode will tend to climb the walls of the dielectric layer, creating a low resistance path and suppressing the emission of electrons to the corresponding anode. This makes the display less efficient, as in the previous case. Therefore, this phenomenon is minimized by providing a dielectric layer that is etched back from the holes and removed a small distance from the cathode. A method of depositing a cathode through the holes of the grid conductive layer by using the grid conductive layer as a mask is a desirable form for achieving the present invention. 4-7, the cathode is formed on the cathode conductive layer prior to depositing the dielectric layer and the grid conductive layer instead of depositing the cathode through the holes in the grid conductive layer. be able to. However, the method of this alternative embodiment has the disadvantage that care must be taken to align the cathode with respect to the holes in the grid conductive layer. If misaligned, the display may be inefficient and malfunction may occur. FIG. 8 shows an ineffective grid structure. This structure is generally designated by (801) and comprises a cathode substrate (802) on which a cathode conductive layer (803) and strips of cathode emissive material layer (804) are deposited. ing. A dielectric layer (805) is laminated over the material layer (804) to form strips oriented perpendicular to the strips of cathode emissive material and etched to form holes, individually for cathode-anode pairs. Configure. A grid layer (806) of conductive material is then deposited over the conductive layer (805). The grid layer (806) is formed into strips that correspond to the strips of the dielectric layer (805) and have corresponding holes therein. An anode device (807) comprising a fluorescent layer is disposed above the grid layer (806) and is held in place by a plurality of fibrous dielectric spacers (808) from the grid layer. The structure (801) is also applicable to flat cathodes, but has some disadvantages. First, the electric field below the grid layer (806) is much higher than the electric field present between the strips of the grid layer (806). As a result, as described above, most of the electrons from the emitter are directed to the grid layer (806) rather than the anode (807). Since these electrons do not collide with the phosphor, their energy is wasted. Second, the holes in the strips of the grid layer (806) and the ratio of the electric field in the holes depend on the diameter of the holes in the grid layer (806) and the wall thickness of the dielectric layer (805). . For good display operation, there should be a one-to-one correspondence between the hole diameter and the dielectric layer (805) wall thickness. In the preferred embodiment of the invention, the pore size is about 1 to 20 .mu.m in diameter. Third, since the emissive layer (804) extends completely across the hole, it is over-emitted from the portion of the emissive layer near the dielectric material (three connection locations). In other words, the emission from the emission layer (804) is not uniform from one side to the other. This makes the edge of the cathode very strong. This will cause current to leak along the surface of the dielectric layer (805) and the emission layer (804) and the grid layer (806) will be shorted between the dielectric layer (805), resulting in pixel operation. Interfere with or disable it. Therefore, the structure of (801) is not satisfactory. An important difference between the structure of FIG. 8 and the preferred structures shown in FIGS. 5 and 7 is that the former emissive layer (804) is a uniform layer with three connections, whereas the structure of FIG. The individual cathodes shown at 7 are either deposited through the holes in the gate or previously deposited so as to be collinear with the holes. In both cases, the cathode is directly below the hole and does not extend below the gate conductor. It is clear from FIG. 8 that the above-mentioned drawbacks exist when extending to the gate conductor. Furthermore, as shown in FIG. 7, mushroom-shaped SiO 2 2 The dielectric support is located between the individual cathodes, and the dielectric support is separated from the cathode so as not to be connected at three points, so that the occurrence of current leakage on the surface can be reduced. Since these emitters do not extend from one side of the holes formed in the grid layer to the other side, they do not make contact with the dielectric layer and leakage current can be minimized. Instead of using the cathode as a separation unit, it is separately deposited on the conductive layer. FIG. 9 is a perspective view of a cathode and an extraction grid device that are joined together with a dielectric layer interposed therebetween. As described above, the conductive layer (902) is deposited and formed on the substrate (901). The conductive layer (902) is formed in a strip shape as illustrated. A dielectric layer (903) is deposited and formed as a cover layer on the conductive layer (902) and a portion of the substrate (901). The control grid layer (904) is then deposited in the form of strips on the dielectric layer (903) in a direction orthogonal to the strips of the conductive layer (902) to form the dielectric layer (903). A plurality of holes corresponding to the holes are formed. A plurality of holes (906) are formed in the dielectric layer (903) and correspond to the cathode formed or to be formed in the conductive layer (902). The grid layer (904) terminates in a plurality of end conductors (905) that can be coupled to drive circuitry, the grid layer (904) being selectively and potentially separated from the conductive layer (902). You can In FIG. 9, the anode layer and the fibrous spacing material are not shown, but if they are, they are above the grid layer (904). As is apparent from the above description, there are a plurality of corresponding light emitting anodes and field emission cathodes, each anode emitting light in response to the emission from each corresponding cathode, and each cathode having a low work function. Comprising a layer of material, having a relatively flat emissive surface and comprising a plurality of distributed and localized electron emission sites, deploying a grid device between corresponding anodes and cathodes, It is clear that the present invention is the first such flat panel display, by which the corresponding cathode to anode emission level can be controlled. While the invention and its advantages have been described in detail, various changes, substitutions and alterations can be made without departing from the spirit and scope of the invention as defined by the appended claims.

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，Ｈ Ｕ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＭＧ，ＭＮ ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ， ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＶＮ─────────────────────────────────────────────────── ─── Continued front page    (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, PT, SE), OA (BF, BJ, CF, CG , CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AT, AU, BB, BG, BR, BY, CA, CH, CZ, DE, DK, ES, FI, GB, H U, JP, KP, KR, KZ, LK, LU, MG, MN , MW, NL, NO, NZ, PL, PT, RO, RU, SD, SE, SK, UA, VN

Claims (1)

【特許請求の範囲】 １． フラットパネルディスプレイであって： 複数の対応する発光アノードと電界放出カソードを具え、各アノードは、対 応する各カソードからの放出に応答して光を発し、各カソードは、仕事関数が低 い材料の層を含み、比較的平坦な放出表面を有し、分配されて局所化された複数 の電子放出サイトを具えており； 対応するアノードとカソードの間にグリッド装置が配備され、これによって 、対応するカソードからアノードへの放出レベルを制御できるようにしている。 ２． 仕事関数の低い材料の層はアモルフィックダイヤモンド膜である請求項１ に記載のディスプレイ。 ３． カソードはカソード装置に接合されている請求項１に記載のディスプレイ 。 ４． カソード装置は複数のカソード片を具えている請求項３に記載のディスプ レイ。 ５． グリッド装置は複数のグリッド片を具えている請求項４に記載のディスプ レイ。 ６．グリッド片は、カソード片と直交して配置される請求項５に記載のディスプ レイ。 ７． 誘電層は、グリッド装置とカソード装置の間を所定間隔に維持するために 、グリッド装置とカソード装 置の間に配備される請求項３に記載のディスプレイ。 ８． カソードの各々は： 基板； 基板に堆積形成された電子抵抗層；及び 抵抗層の上に堆積形成された低仕事関数の材料の層； を具えている請求項１に記載のディスプレイ。 ９． グリッド装置は、個々にアドレス可能な複数のグリッド要素を具え、グリ ッド要素の各々は、特定の対応するカソード及びアノードに対応している請求項 １に記載のディスプレイ。 １０．グリッド要素には、電気ポテンシャルが選択的に配備される請求項９に記 載のディスプレイ。 １１．平面パネルディスプレイであって： 複数の電界放出カソードが互いに離間して配備され、各カソードは、比較的 フラットな放出表面を形成するために堆積形成された低仕事関数材料の層を含ん でおり； 導電層が複数のカソードの上に堆積形成され、導電層はその中に孔が形成さ れ、各孔は個々のカソードに対応しており、孔のエッジは個々のカソードのエッ ジの略上方に位置している。 １２．低仕事関数材料の層はアモルフィックダイヤモンドである請求項１１に記 載のディスプレイ。 １３．個々のカソードはカソード装置の中に接合されている請求項１１に記載の ディスプレイ。 １４．カソード装置は複数のカソード片を具えている請求項１３に記載のディス プレイ。 １５．導電層はグリッド装置として作られ、複数のグリッド片を具えている請求 項１４に記載のディスプレイ。 １６．グリッド片は、カソード片と直交するように配置される請求項１４に記載 のディスプレイ。 １７．誘電層は、グリッド装置とカソード装置の間を所望間隔に維持するために 、グリッド装置とカソード装置の間に配備される請求項１５に記載のディスプレ イ。 １８．カソードの各々は： 基板； 基板に堆積形成された電子抵抗層；及び 抵抗層の上に堆積形成された低仕事関数の材料の層； を具えている請求項１１に記載のディスプレイ。[Claims] 1. A flat panel display:     It comprises a plurality of corresponding light emitting anodes and field emission cathodes, each anode being a pair. It emits light in response to the emission from each responsive cathode and each cathode has a low work function. A plurality of distributed and localized materials that have a relatively flat emission surface, including a layer of It has an electron emission site of     A grid device is placed between the corresponding anode and cathode, which allows , The corresponding cathode to anode emission level can be controlled. 2. The layer of low work function material is an amorphous diamond film. Display described in. 3. The display of claim 1, wherein the cathode is bonded to the cathode device. . 4. The display of claim 3, wherein the cathode device comprises a plurality of cathode strips. Ray. 5. 5. The display according to claim 4, wherein the grid device comprises a plurality of grid pieces. Ray. 6. The display according to claim 5, wherein the grid piece is arranged orthogonal to the cathode piece. Ray. 7. The dielectric layer is to maintain a certain spacing between the grid device and the cathode device. , Grid equipment and cathode equipment A display according to claim 3, wherein the display is deployed during storage. 8. Each of the cathodes is:     substrate;     An electronic resistance layer deposited and formed on a substrate; and     A layer of low work function material deposited over the resistive layer; A display according to claim 1, comprising: 9. A grid device comprises multiple individually addressable grid elements, Each of the saddle elements corresponds to a particular corresponding cathode and anode. The display according to 1. 10. An electrical potential is selectively provided to the grid elements according to claim 9. Display. 11. A flat panel display:     A plurality of field emission cathodes are spaced apart from each other, each cathode being relatively Includes a layer of low work function material deposited to form a flat emission surface Out;     A conductive layer is deposited and formed on the plurality of cathodes, and the conductive layer has holes formed therein. Each hole corresponds to an individual cathode and the edge of the hole is the edge of the individual cathode. It is located above Ji. 12. The layer of low work function material is amorphic diamond according to claim 11. Display. 13. The individual cathodes of claim 11, wherein the individual cathodes are joined in a cathode device. display. 14. 14. The disk device of claim 13, wherein the cathode device comprises a plurality of cathode strips. play. 15. The conductive layer is made as a grid device and comprises a plurality of grid pieces. Item 15. The display according to Item 14. 16. The grid piece is arranged so as to be orthogonal to the cathode piece. Display. 17． The dielectric layer maintains the desired spacing between the grid and cathode devices. 16. The display according to claim 15, which is arranged between the grid device and the cathode device. I. 18. Each of the cathodes is:     substrate;     An electronic resistance layer deposited and formed on a substrate; and     A layer of low work function material deposited over the resistive layer; The display according to claim 11, comprising:
JP6515187A 1992-12-23 1993-12-06 Flat panel display with triode structure using flat field emission cathode Pending JPH08505259A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US99386392A 1992-12-23 1992-12-23
US07/993,863 1992-12-23
PCT/US1993/011791 WO1994015352A1 (en) 1992-12-23 1993-12-06 Triode structure flat panel display employing flat field emission cathodes

Publications (1)

Publication Number Publication Date
JPH08505259A true JPH08505259A (en) 1996-06-04

Family

ID=25540013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6515187A Pending JPH08505259A (en) 1992-12-23 1993-12-06 Flat panel display with triode structure using flat field emission cathode

Country Status (7)

Country Link
EP (2) EP0676084B1 (en)
JP (1) JPH08505259A (en)
KR (1) KR100284830B1 (en)
AU (1) AU5897494A (en)
CA (1) CA2152472A1 (en)
DE (2) DE69328977T2 (en)
WO (1) WO1994015352A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028391A (en) * 1996-10-18 2000-02-22 Nec Corporation Field emission device having spherically curved electron emission layer and spherically recessed substrate

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2141698C1 (en) * 1993-11-04 1999-11-20 Микроэлектроникс энд Компьютер Текнолоджи Корпорейшн Process of manufacture of systems of display with planar screen and of their components
FR2713394B1 (en) * 1993-11-29 1996-11-08 Futaba Denshi Kogyo Kk Field emission type electron source.
US5578901A (en) * 1994-02-14 1996-11-26 E. I. Du Pont De Nemours And Company Diamond fiber field emitters
EP0675519A1 (en) * 1994-03-30 1995-10-04 AT&T Corp. Apparatus comprising field emitters
EP0716438A1 (en) * 1994-12-06 1996-06-12 International Business Machines Corporation Field emission device and method for fabricating it
DE69608284T2 (en) * 1995-08-14 2000-12-21 Du Pont DISPLAY PANEL USING FIBER-LIKE FIELD EFFECT EMITTERS
EP0861499B1 (en) * 1995-11-15 1999-10-27 E.I. Du Pont De Nemours And Company Process for making a field emitter cathode using a particulate field emitter material
DE69604930T2 (en) 1995-11-15 2000-05-18 Du Pont FIELD EMITTERS MADE OF ANNEALED CARBON RUSSI AND FIELD EMISSION CATHODES MADE THEREOF
JP3186578B2 (en) * 1996-04-09 2001-07-11 双葉電子工業株式会社 Field emission device and method of manufacturing the same
GB2312322B (en) * 1996-04-20 2000-06-14 Eev Ltd Electron guns
DE69730851T2 (en) * 1996-10-17 2005-09-22 The Regents Of The University Of California, Oakland CONNECTION METHOD FOR FIELD EMISSIONS FROM FIBERS AND FIELD EMISSION CATEGORY PRODUCED THEREOF
US6020677A (en) * 1996-11-13 2000-02-01 E. I. Du Pont De Nemours And Company Carbon cone and carbon whisker field emitters
WO1998043268A1 (en) 1997-03-25 1998-10-01 E.I. Du Pont De Nemours And Company Field emitter cathode backplate structures for display panels
WO1998044527A1 (en) 1997-04-02 1998-10-08 E.I. Du Pont De Nemours And Company Metal-oxygen-carbon field emitters
DE69829502T2 (en) 1997-12-15 2006-02-09 The Regents Of The University Of California, Oakland ION-SHAPED GRAPHITE COATED WIRE ELECTRON MIXER
US6409567B1 (en) 1997-12-15 2002-06-25 E.I. Du Pont De Nemours And Company Past-deposited carbon electron emitters
KR20010033106A (en) 1997-12-15 2001-04-25 메리 이. 보울러 Ion Bombarded Graphite Electron Emitters
US6255772B1 (en) 1998-02-27 2001-07-03 Micron Technology, Inc. Large-area FED apparatus and method for making same
JP3494583B2 (en) 1999-01-13 2004-02-09 松下電器産業株式会社 Method for manufacturing electron-emitting device
JP2000268706A (en) 1999-03-18 2000-09-29 Matsushita Electric Ind Co Ltd Electron emitting element and image drawing device using the same
US7449081B2 (en) 2000-06-21 2008-11-11 E. I. Du Pont De Nemours And Company Process for improving the emission of electron field emitters
US7276844B2 (en) 2001-06-15 2007-10-02 E. I. Du Pont De Nemours And Company Process for improving the emission of electron field emitters
FR2836279B1 (en) * 2002-02-19 2004-09-24 Commissariat Energie Atomique CATHODE STRUCTURE FOR EMISSIVE SCREEN
US7317277B2 (en) 2002-04-24 2008-01-08 E.I. Du Pont De Nemours And Company Electron field emitter and compositions related thereto
FR2873852B1 (en) * 2004-07-28 2011-06-24 Commissariat Energie Atomique HIGH RESOLUTION CATHODE STRUCTURE
JP2006286567A (en) * 2005-04-05 2006-10-19 Fuji Heavy Ind Ltd Light emitting device
KR101176728B1 (en) 2007-12-21 2012-08-23 이 아이 듀폰 디 네모아 앤드 캄파니 Resinates containing acqueous developable photoimageable carbon nanotube pastes with enhanced performance
US8252165B2 (en) 2008-08-22 2012-08-28 E I Du Pont De Nemours And Company Method for the electrochemical deposition of carbon nanotubes
US8414757B2 (en) 2009-02-27 2013-04-09 E I Du Pont De Nemours And Company Process for improving the oxidation resistance of carbon nanotubes
US10811212B2 (en) 2017-07-22 2020-10-20 Modern Electron, LLC Suspended grid structures for electrodes in vacuum electronics
US10424455B2 (en) 2017-07-22 2019-09-24 Modern Electron, LLC Suspended grid structures for electrodes in vacuum electronics
US10658144B2 (en) 2017-07-22 2020-05-19 Modern Electron, LLC Shadowed grid structures for electrodes in vacuum electronics
EP3933881A1 (en) 2020-06-30 2022-01-05 VEC Imaging GmbH & Co. KG X-ray source with multiple grids

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857799A (en) * 1986-07-30 1989-08-15 Sri International Matrix-addressed flat panel display
JP2622842B2 (en) * 1987-10-12 1997-06-25 キヤノン株式会社 Electron beam image display device and deflection method for electron beam image display device
JP2981751B2 (en) * 1989-03-23 1999-11-22 キヤノン株式会社 Electron beam generator, image forming apparatus using the same, and method of manufacturing electron beam generator
US4990766A (en) * 1989-05-22 1991-02-05 Murasa International Solid state electron amplifier
FR2650119A1 (en) * 1989-07-21 1991-01-25 Thomson Tubes Electroniques Individual current regulating device for a tip in a field-effect microcathode planar array, and method of production
US5019003A (en) * 1989-09-29 1991-05-28 Motorola, Inc. Field emission device having preformed emitters
US5142184B1 (en) * 1990-02-09 1995-11-21 Motorola Inc Cold cathode field emission device with integral emitter ballasting
US5216324A (en) * 1990-06-28 1993-06-01 Coloray Display Corporation Matrix-addressed flat panel display having a transparent base plate
US5141460A (en) * 1991-08-20 1992-08-25 Jaskie James E Method of making a field emission electron source employing a diamond coating
US5138237A (en) * 1991-08-20 1992-08-11 Motorola, Inc. Field emission electron device employing a modulatable diamond semiconductor emitter
US5278475A (en) * 1992-06-01 1994-01-11 Motorola, Inc. Cathodoluminescent display apparatus and method for realization using diamond crystallites

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028391A (en) * 1996-10-18 2000-02-22 Nec Corporation Field emission device having spherically curved electron emission layer and spherically recessed substrate

Also Published As

Publication number Publication date
KR950704802A (en) 1995-11-20
EP0971386A3 (en) 2000-05-17
AU5897494A (en) 1994-07-19
EP0676084A4 (en) 1997-02-19
DE69333555D1 (en) 2004-07-22
DE69328977D1 (en) 2000-08-10
EP0971386A2 (en) 2000-01-12
EP0971386B1 (en) 2004-06-16
DE69333555T2 (en) 2005-08-18
DE69328977T2 (en) 2000-12-28
WO1994015352A1 (en) 1994-07-07
EP0676084B1 (en) 2000-07-05
CA2152472A1 (en) 1994-07-07
EP0676084A1 (en) 1995-10-11
KR100284830B1 (en) 2001-04-02

Similar Documents

Publication Publication Date Title
JPH08505259A (en) Flat panel display with triode structure using flat field emission cathode
US5548185A (en) Triode structure flat panel display employing flat field emission cathode
US5552659A (en) Structure and fabrication of gated electron-emitting device having electron optics to reduce electron-beam divergence
JP2003263951A (en) Field emission type electron source and driving method
KR100699799B1 (en) Field emision device derived by bipolar pulse
US7327080B2 (en) Hybrid active matrix thin-film transistor display
US6958499B2 (en) Triode field emission device having mesh gate and field emission display using the same
KR100556740B1 (en) The matrix structure of surface conduction electron emitting device
JPH09306396A (en) Field emission type display device
KR100556747B1 (en) Field emission device
JP2000285836A (en) Flat-plate display
US20050140268A1 (en) Electron emission device
KR100556745B1 (en) Field emission device
JP3964600B2 (en) Field emission display
JP3899741B2 (en) Driving method of image display device
JP2795184B2 (en) Display device
JP2004087158A (en) Display device
KR100556744B1 (en) Carbon nanotube field emission device and manufacturing method thereof
KR101049821B1 (en) Electron-emitting device
JPH0836974A (en) Display device
KR19990032988A (en) Field emission device and image display device using same
JP2976136B2 (en) Electron beam generator, method of manufacturing the same, and image forming apparatus
JP2007227348A (en) Electron emission device, electron emission display device using electron emission device
JP2003100200A (en) Electron emission element, electron source, and image forming device
JP2003016917A (en) Electron emitting element, electron source and image forming device