JPH0846668A - Normal system immediate selection circuit - Google Patents
Normal system immediate selection circuitInfo
- Publication number
- JPH0846668A JPH0846668A JP6177901A JP17790194A JPH0846668A JP H0846668 A JPH0846668 A JP H0846668A JP 6177901 A JP6177901 A JP 6177901A JP 17790194 A JP17790194 A JP 17790194A JP H0846668 A JPH0846668 A JP H0846668A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- signal
- output
- processing means
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、通信システムなどで用
いられる正常系即時選択回路に係わり、同一の信号に対
して処理を行う２つの処理系から、正常に機能する方の
処理系を選択する正常系即時選択回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a normal system immediate selection circuit used in a communication system or the like, and selects a processing system that works normally from two processing systems that process the same signal. The present invention relates to a normal system immediate selection circuit.
【０００２】[0002]
【従来の技術】データ伝送を行うシステムには、処理回
路が２系統用意されており、正常に機能する方の処理回
路でデータ処理が行われるように構成されているものが
ある。このようなシステムでは、各処理回路によって処
理が施された信号の内容を検査することにより、処理回
路に障害が発生したか否かが判断され、その判断結果に
応じて処理回路の選択が行われている。2. Description of the Related Art In some data transmission systems, two processing circuits are provided, and one of the normally functioning processing circuits is configured to perform data processing. In such a system, it is determined whether or not a failure has occurred in the processing circuit by inspecting the content of the signal processed by each processing circuit, and the processing circuit is selected according to the result of the determination. It is being appreciated.
【０００３】たとえば、特開平３−５２４３１号公報記
載の技術では、以下のような手順で、処理された信号の
内容を検査することにより、処理回路に障害が発生した
か否かが判断されている。For example, in the technique disclosed in Japanese Patent Laid-Open No. 3-52431, the contents of the processed signal are inspected in the following procedure to determine whether or not a failure has occurred in the processing circuit. There is.
【０００４】図２に、特開平３−５２４３１号公報記載
の選択回路の概略構成を示す。この選択回路は、同一構
成の２系統のデータ処理部３１0 、３１2 を備えてお
り、各データ処理部３１には、入力信号に対して、所定
の処理を施すための受信論理処理回路３２と、受信論理
回路３２の動作内容を監視するための監視回路３３と、
受信論理回路３２0 、３２1 のいずれか一方の出力を選
択的に外部装置に対して出力する無瞬断切換回路３４が
設けられている。FIG. 2 shows a schematic configuration of the selection circuit described in Japanese Patent Laid-Open No. 3-52431. This selection circuit includes two systems of data processing units 31 0 and 31 2 having the same configuration. Each data processing unit 31 has a reception logic processing circuit 32 for performing a predetermined process on an input signal. And a monitoring circuit 33 for monitoring the operation content of the reception logic circuit 32,
A hitless switching circuit 34 is provided for selectively outputting the output of either the reception logic circuit 32 0 or 32 1 to an external device.
【０００５】無瞬断切換回路３４への出力信号の切換指
示は、監視回路３３によって行われ、監視回路３３は、
受信論理処理回路３２による処理を受けた信号の誤り
を、単位データ毎に検出するとともに、誤りが生じた回
数をカウントし、そのカウント値が所定時間内に所定値
を上回った場合に、受信論理処理回路３２に障害が発生
したものと判断して、無瞬断切換回路３４へ切換指示を
出力するよう構成されている。An instruction to switch the output signal to the non-instantaneous-interruption switching circuit 34 is given by the monitoring circuit 33.
An error in the signal processed by the reception logic processing circuit 32 is detected for each unit data, and the number of times an error has occurred is counted. If the count value exceeds a predetermined value within a predetermined time, the reception logic It is configured to determine that a failure has occurred in the processing circuit 32 and output a switching instruction to the hitless switching circuit 34.
【０００６】[0006]
【発明が解決しようとする課題】以上説明したように、
従来の選択回路は、誤りが所定回数生じたときに、処理
回路に障害が発生したものと判断するように構成されて
おり、偶発的な誤りが信号に発生しても、処理回路に障
害が発生したものと誤って判断されることはない。しか
しながら、その誤りが所定回数生ずるまでは、切り換え
が行われないものであったため、実際に処理回路に障害
が発生したときにも、ある程度の量の誤ったデータが出
力されてしまうという問題があった。As described above,
The conventional selection circuit is configured to judge that a failure has occurred in the processing circuit when an error occurs a predetermined number of times, and even if an accidental error occurs in the signal, the processing circuit fails. It cannot be mistakenly determined to have occurred. However, since the switching is not performed until the error occurs a predetermined number of times, there is a problem that a certain amount of erroneous data is output even when the processing circuit actually fails. It was
【０００７】そこで本発明の目的は、処理回路の障害を
確実に判定でき、かつ、誤ったデータが出力されること
がない正常系即時選択回路を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a normal system immediate selection circuit which can surely determine a failure of a processing circuit and which does not output erroneous data.
【０００８】[0008]
【課題を解決するための手段】請求項１記載の発明は、
（イ）入力信号に所定の処理を施す第１処理手段と、
（ロ）この第１処理手段が出力する信号の状態を所定単
位ごとに検査して、異常を検出したときに異常検出信号
を出力する第１検査手段と、（ハ）第１処理手段によっ
て処理が施された信号を所定時間遅延する第１遅延手段
と、（ニ）前記した入力信号に所定の処理を施す第２処
理手段と、（ホ）この第２処理手段が出力する信号の状
態を所定の単位ごとに検査して、異常を検出したときに
異常検出信号を出力する第２検査手段と、（ヘ）第２処
理手段によって処理が施された信号を所定時間遅延する
第２遅延手段と、（ト）第１処理手段と第２処理手段の
いずれか一方を運用系処理手段に特定する特定手段と、
（チ）第１遅延手段と第２遅延手段のうち、運用系処理
手段に対応する遅延手段によって遅延された信号を選択
的に出力する選択出力手段と、（リ）第１検査手段と第
２検査手段が出力する異常検出信号を監視して、運用系
処理手段に対応した検査手段が異常検出信号を出力した
場合には、その検査手段によって次に信号の状態の検査
が行われるまで、選択出力手段が出力する信号を運用系
処理手段とは異なる処理手段に対応する遅延手段によっ
て遅延された信号に切り換える第１切換手段と、（ヌ）
第１検査手段と第２検査手段が出力する異常検出信号を
監視して、運用系処理手段に対応した検査手段が所定回
数以上連続して異常検出信号を出力した場合に、運用系
処理手段に特定されている処理手段に障害が発生してい
ると判定するとともに、特定手段を制御して運用系処理
手段を他方の処理手段に切り換える第２切換手段とを具
備する。According to the first aspect of the present invention,
(A) First processing means for performing a predetermined process on the input signal,
(B) First inspection means for inspecting the state of the signal output by the first processing means for each predetermined unit and outputting an abnormality detection signal when an abnormality is detected; and (c) Processing by the first processing means. The first delay means for delaying the signal subjected to the predetermined time for a predetermined time, (d) the second processing means for performing the predetermined processing on the input signal, and (e) the state of the signal output by the second processing means. Second inspection means for inspecting every predetermined unit and outputting an abnormality detection signal when an abnormality is detected, and (f) second delay means for delaying the signal processed by the second processing means for a predetermined time. And (g) specifying means for specifying one of the first processing means and the second processing means as the active processing means,
(H) Of the first delay means and the second delay means, the selective output means for selectively outputting the signal delayed by the delay means corresponding to the active system processing means, and (ii) the first inspection means and the second When the abnormality detection signal output from the inspection means is monitored and the inspection means corresponding to the operation system processing means outputs the abnormality detection signal, the selection is made until the next inspection of the signal state is performed by the inspection means. A first switching means for switching the signal output by the output means to a signal delayed by a delay means corresponding to a processing means different from the active processing means;
The abnormality detection signals output from the first inspection means and the second inspection means are monitored, and when the inspection means corresponding to the operation system processing means continuously outputs the abnormality detection signal a predetermined number of times or more, the operation system processing means is notified. A second switching unit that determines that a failure has occurred in the specified processing unit and controls the specifying unit to switch the active processing unit to the other processing unit is provided.
【０００９】すなわち、請求項１記載の発明は、第１処
理手段および第２処理手段の出力をそれぞれ第１遅延手
段、第２遅延手段によって遅延した後に、いずれか一方
を選択出力手段で出力させるように構成されており、ま
た、選択出力手段に対して、出力する信号の切換を行わ
せる２つの切換手段を設けられている。第１切換手段
は、信号に偶発的に生じた誤りに対処するために、選択
出力手段に信号の切換を行わせ、第２切換手段は、処理
手段に障害に発生した誤りに対処するために、運用系処
理手段を変更することによって信号の切換を行わせる。That is, in the invention described in claim 1, after the outputs of the first processing means and the second processing means are delayed by the first delay means and the second delay means, respectively, either one of them is output by the selection output means. Further, there are provided two switching means for causing the selective output means to switch the signal to be output. The first switching means causes the selective output means to switch the signal in order to deal with an error that occurs accidentally in the signal, and the second switching means causes the processing means to deal with the error caused by the failure. , The signal is switched by changing the operating system processing means.
【００１０】請求項２記載の発明は、（イ）入力信号に
所定の処理を施す第１処理手段と、（ロ）この第１処理
手段が出力する信号の状態を所定単位ごとに検査して、
異常を検出したときに異常検出信号を出力する第１検査
手段と、（ハ）第１処理手段によって処理が施された信
号を所定時間遅延する第１遅延手段と、（ニ）前記した
入力信号に所定の処理を施す第２処理手段と、（ホ）こ
の第２処理手段が出力する信号の状態を所定の単位ごと
に検査して、異常を検出したときに異常検出信号を出力
する第２検査手段と、（ヘ）第２処理手段によって処理
が施された信号を所定時間遅延する第２遅延手段と、
（ト）第１処理手段と第２処理手段のいずれか一方を運
用系処理手段に特定する特定手段と、（チ）第１遅延手
段と第２遅延手段のうち、運用系処理手段に対応する遅
延手段によって遅延された信号を選択的に出力する選択
出力手段と、（リ）第１検査手段と第２検査手段が出力
する異常検出信号を監視して、運用系処理手段に対応し
た検査手段が異常検出信号を出力した場合に、特定手段
を制御して運用系処理手段を他方の処理手段に切り換え
る切換手段と、（ヌ）第１検査手段と第２検査手段が出
力する異常検出信号を監視して、いずれか一方の検査手
段が所定回数以上連続して異常検出信号を出力した場合
に、その検査手段に対応する処理手段に障害が発生した
と判定する判定手段とを具備する。According to a second aspect of the invention, (a) first processing means for subjecting the input signal to predetermined processing, and (b) the state of the signal output by the first processing means is inspected for each predetermined unit. ,
First inspection means for outputting an abnormality detection signal when an abnormality is detected, (c) first delay means for delaying the signal processed by the first processing means for a predetermined time, and (d) the input signal described above. And (e) a second processing means for inspecting the state of the signal output by the second processing means for each predetermined unit and outputting an abnormality detection signal when an abnormality is detected. Inspection means, and (f) second delay means for delaying the signal processed by the second processing means for a predetermined time,
(G) A specifying means for specifying one of the first processing means and the second processing means as the active processing means, and (h) corresponding to the active processing means of the first delay means and the second delay means. Selective output means for selectively outputting the signal delayed by the delay means, and (i) the abnormality detection signals output by the first inspection means and the second inspection means, and the inspection means corresponding to the operation system processing means. Switching means for controlling the specifying means to switch the operation system processing means to the other processing means when the abnormality detection signal is output, and (e) the abnormality detection signals output by the first inspection means and the second inspection means. The monitoring means is provided with a judging means for judging that a failure has occurred in the processing means corresponding to the inspection means when any one of the inspection means continuously outputs the abnormality detection signal a predetermined number of times or more.
【００１１】すなわち、請求項２記載の発明は、第１処
理手段および第２処理手段の出力をそれぞれ第１遅延手
段、第２遅延手段によって遅延した後に、いずれか一方
を選択出力手段で出力させるように構成されており、選
択出力手段の出力する信号は、各処理手段に障害が発生
したか否かの判断とは別個の条件が満たされたときに切
換手段によって切り換えられる。That is, according to the second aspect of the invention, after the outputs of the first processing means and the second processing means are delayed by the first delay means and the second delay means, respectively, either one of them is output by the selection output means. The signal output by the selective output means is switched by the switching means when a condition different from the determination as to whether or not a failure has occurred in each processing means is satisfied.
【００１２】なお、請求項１または請求項２記載の発明
における第１検査手段および第２検査手段としては、パ
リティを利用したものを用いることができ、入力信号が
パリティを含まないものである場合には、入力信号を基
にパリティを作成し、そのパリティと、第１処理手段お
よび第２処理手段の出力する信号を基に作成されたパリ
ティの比較を行うことにより、信号の状態の検査を行う
ものを用いることができる。As the first checking means and the second checking means in the invention described in claim 1 or 2, it is possible to use one using parity, and the input signal does not include parity. , The parity is created based on the input signal, and the parity is compared with the parity created based on the signals output from the first processing means and the second processing means to check the state of the signal. Anything that does can be used.
【００１３】[0013]
【実施例】以下、実施例につき本発明を詳細に説明す
る。EXAMPLES The present invention will be described in detail below with reference to examples.
【００１４】図１に、本発明の一実施例による正常系即
時選択回路の概略構成を示す。図示したように、実施例
の正常系即時選択回路は、同一の信号が入力される０系
データ処理部１１0 および１系データ処理部１１1 と、
これら２つのデータ処理部の出力の一方を外部に対して
選択的に出力する系セレクタ１２と、系セレクタ１２に
対して、出力信号の切換指示を行う系選択制御部１３
と、いずれの信号処理部が運用系であるか、また、信号
処理部に障害が生じているか否かなど信号処理部の状態
の監視および管理を行う監視制御部１４とで構成されて
いる。FIG. 1 shows a schematic configuration of a normal system immediate selection circuit according to an embodiment of the present invention. As shown in the figure, the normal system immediate selection circuit of the embodiment includes a 0 system data processing section 110 and a 1 system data processing section 11 1 to which the same signal is input,
A system selector 12 that selectively outputs one of the outputs of these two data processing units to the outside, and a system selection control unit 13 that instructs the system selector 12 to switch the output signal.
And a monitoring control unit 14 that monitors and manages the state of the signal processing unit, such as which signal processing unit is the active system and whether the signal processing unit has a failure.
【００１５】２つのデータ処理部１１は、同一構成を有
しており、入力信号は、それぞれのデータ処理部１１内
の信号処理部２１とパリティ発生部２２に入力されてい
る。信号処理部２１は、入力信号に対して、所定の処理
を施すための回路であり、その処理結果は、パリティ検
査部２３と、入力された信号を所定時間遅延した後に出
力する回路である遅延部２４に出力されている。パリテ
ィ発生部２２は、入力信号の単位データごとにパリティ
を算出する回路であり、算出したパリティはパリティ検
査部２３に出力されている。The two data processing units 11 have the same configuration, and the input signal is input to the signal processing unit 21 and the parity generation unit 22 in each data processing unit 11. The signal processing unit 21 is a circuit for performing a predetermined process on an input signal, and the processing result is a parity check unit 23 and a delay that is a circuit that outputs the input signal after delaying it for a predetermined time. It is output to the unit 24. The parity generation unit 22 is a circuit that calculates the parity for each unit data of the input signal, and the calculated parity is output to the parity check unit 23.
【００１６】パリティ検査部２３は、パリティ発生部２
２からのパリティ情報と、信号処理部２１が出力するデ
ータを基に、信号処理部２１の処理によって、パリティ
の変化が生じたか否かを検査し、パリティの変化が生じ
ていた場合には、エラー発生位相生成部２５に対して、
エラー検出パルスを出力する回路である。The parity check unit 23 is a parity generation unit 2
On the basis of the parity information from 2 and the data output by the signal processing unit 21, it is checked whether or not a parity change has occurred by the processing of the signal processing unit 21, and if the parity change has occurred, For the error occurrence phase generator 25,
This is a circuit that outputs an error detection pulse.
【００１７】エラー発生位相生成部２５は、エラー検出
パルスが入力された場合には、その入力タイミングを基
に、エラーが生じている単位データが、系セレクタ１２
に入力されるタイミングを算出し、算出したタイミング
に応じて、切換を行わせるための制御信号と、元に戻す
ための制御信号を系選択制御部１３に出力するように構
成された回路であり、切換を行わせるための制御信号
は、監視制御部１４に対しても出力されている。When an error detection pulse is input, the error generation phase generator 25 determines the unit data in which an error has occurred, based on the input timing, as the system selector 12.
Is a circuit configured to calculate the timing input to the system selection control unit 13 and output a control signal for switching and a control signal for returning to the original according to the calculated timing. The control signal for switching is also output to the monitoring controller 14.
【００１８】系選択制御部１３は、運用系とは異なる系
から制御信号の入力がなされたときに、系セレクタ１２
を制御して、系セレクタ１２の出力の切換を行う制御回
路であり、監視制御部１４からの信号によって、０系デ
ータ処理部１１0 および１系データ処理部１１1 のいず
れが運用系であるかを判断するように構成されている。The system selection control unit 13 receives the control signal from a system different from the active system when the system selector 12 receives the control signal.
Is a control circuit for switching the output of the system selector 12 by controlling the signal output from the system selector 12, and either the 0-system data processing unit 110 or the 1-system data processing unit 11 1 is the active system in response to a signal from the monitoring control unit 14. It is configured to judge whether or not.
【００１９】エラー発生位相生成部２５から監視制御部
１４に対して出力されている信号は、監視制御部１４に
おいて、その頻度がカウントされ、監視制御部１４は、
エラー発生位相生成部２５からの制御信号の入力が所定
数以上連続したなされたときに、そのエラー発生位相生
成部２５に接続されている信号処理部２１に障害が発生
したものと判断し、その信号処理部２１が運用系であっ
た場合には、他系の信号処理部２１を運用系に変更を行
うようになっている。The frequency of the signal output from the error occurrence phase generator 25 to the monitor controller 14 is counted by the monitor controller 14, and the monitor controller 14
When the control signal input from the error generation phase generation unit 25 is continuously performed for a predetermined number of times or more, it is determined that the signal processing unit 21 connected to the error generation phase generation unit 25 has a failure, and When the signal processing unit 21 is the active system, the signal processing unit 21 of the other system is changed to the active system.
【００２０】以上のように構成された実施例の正常系即
時選択回路では、たとえば、運用系データ処理部が０系
データ処理部であり、０系データ処理部のパリティ検査
部２３において、パリティ異常が観測された場合には、
そのパリティが異常な単位データが、系セレクタに入力
される間だけ、系セレクタが１系データ処理部の出力を
選択するように制御される。信号処理部２１の出力は、
遅延部２４によって遅延された後に系セレクタ１２に入
力されているため、パリティ異常の検出とそのパリティ
異常の生じている単位データの系セレクタ１２への入力
には、時間的なずれがあり、系セレクタ１２の切換によ
って、異常が生じている単位データが、外部に対して出
力されないことになる。In the normal system immediate selection circuit of the embodiment configured as described above, for example, the operating system data processing section is the 0 system data processing section, and the parity check section 23 of the 0 system data processing section has an abnormal parity. If is observed,
The system selector is controlled so as to select the output of the 1-system data processing unit only while the unit data having the abnormal parity is input to the system selector. The output of the signal processing unit 21 is
Since it is input to the system selector 12 after being delayed by the delay unit 24, there is a time lag between the detection of the parity abnormality and the input of the unit data having the parity abnormality to the system selector 12, and By switching the selector 12, the abnormal unit data is not output to the outside.
【００２１】そして、そのパリティ異常が連続して観測
されたときに、初めて、運用系データ処理部が、１系デ
ータ処理部に切り換えられ、０系データ処理部は、障害
が生じているデータ処理部であると判断されることにな
る。When the parity abnormality is continuously observed, the active data processing unit is first switched to the 1-system data processing unit, and the 0-system data processing unit processes the faulty data process. It will be judged as a department.
【００２２】このように、実施例の正常系即時選択回路
では、入力信号に所定の遅延を加えた後に出力するよう
に構成されており、また、系の切換を行う条件と、処理
部（処理回路）に障害が発生したと判定する条件を異な
るものとしてあるので、障害の有無が間違って判定され
ることもなく、誤りが生じているデータが外部に対して
出力されてしまうことがない。As described above, the normal system immediate selection circuit of the embodiment is constructed so as to output the input signal after adding a predetermined delay, and the conditions for switching the system and the processing unit (processing). The conditions for determining that a failure has occurred in the circuit) are different, so that the presence or absence of a failure is not erroneously determined, and the erroneous data is not output to the outside.
【００２３】なお、実施例の正常系即時選択回路では、
単発的な誤りが検出された場合には、そのデータが出力
される間だけ、系を切換るように構成してあるが、系の
切換を行う条件と、処理部（処理回路）に障害が発生し
たと判定する条件が異なるものとなるようにしてあれ
ば、たとえば、誤りが検出された際に、運用系を切り換
えるように構成しても、誤りが生じているデータが外部
に対して出力されてしまうことと、偶発的に生ずる誤り
によって、処理部における障害の有無が間違って判定さ
れることを防止することができる。In the normal system immediate selection circuit of the embodiment,
When a single error is detected, the system is switched only while the data is output. However, the condition for switching the system and the failure in the processing unit (processing circuit) occur. If the conditions for determining that an error has occurred are different, for example, even if the operating system is switched when an error is detected, the data in error is output to the outside. It is possible to prevent the presence / absence of a fault in the processing unit from being erroneously determined due to the error and the accidental error.
【００２４】[0024]
【発明の効果】以上説明したように、請求項１ないし請
求項４記載の正常系即時選択回路によれば、誤りが生じ
ているデータが外部に対して出力されてしまうことと、
偶発的に生ずる誤りによって、処理部における障害の有
無が間違って判定されることを防止することができる。As described above, according to the normal system immediate selection circuit according to any one of claims 1 to 4, the erroneous data is output to the outside.
It is possible to prevent the presence or absence of a fault in the processing unit from being erroneously determined due to an accidental error.
【００２５】また、請求項３および請求項４記載の発明
のように、信号に生じた誤りをパリティを用いて検出す
るように構成すれば、正常系即時選択回路の回路構成を
簡単なものとすることができる。If the error in the signal is detected by using the parity as in the invention according to claims 3 and 4, the circuit configuration of the normal system immediate selection circuit can be simplified. can do.
【図１】本発明の一実施例による正常系即時選択回路の
概略構成図である。FIG. 1 is a schematic configuration diagram of a normal system immediate selection circuit according to an embodiment of the present invention.
【図２】従来の選択回路の概略構成図である。FIG. 2 is a schematic configuration diagram of a conventional selection circuit.
１１ データ処理部 １２ 系セレクタ １３ 系選択制御部 １４ 監視制御部 ２１ 信号処理部 ２２ パリティ発生部 ２３ パリティ検査部 ２４ 遅延部 ２５ エラー発生位相生成部 11 data processing unit 12 system selector 13 system selection control unit 14 monitoring control unit 21 signal processing unit 22 parity generation unit 23 parity checking unit 24 delay unit 25 error generation phase generation unit
Claims (4)
段と、 この第１処理手段が出力する信号の状態を所定単位ごと
に検査して、異常を検出したときに異常検出信号を出力
する第１検査手段と、 前記第１処理手段によって処理が施された信号を所定時
間遅延する第１遅延手段と、 前記入力信号に所定の処理を施す第２処理手段と、 この第２処理手段が出力する信号の状態を前記所定単位
ごとに検査して、異常を検出したときに異常検出信号を
出力する第２検査手段と、 前記第２処理手段によって処理が施された信号を前記所
定時間遅延する第２遅延手段と、 前記第１処理手段と第２処理手段のいずれか一方を運用
系処理手段に特定する特定手段と、 前記第１遅延手段と第２遅延手段のうち、運用系処理手
段に対応する遅延手段によって遅延された信号を選択的
に出力する選択出力手段と、 前記第１検査手段と第２検査手段が出力する異常検出信
号を監視して、運用系処理手段に対応した検査手段が異
常検出信号を出力した場合には、その検査手段によって
次に信号の状態の検査が行われるまで、前記選択出力手
段が出力する信号を運用系処理手段とは異なる処理手段
に対応する遅延手段によって遅延された信号に切り換え
る第１切換手段と、 前記第１検査手段と第２検査手段が出力する異常検出信
号を監視して、運用系処理手段に対応した検査手段が所
定回数以上連続して異常検出信号を出力した場合に、運
用系処理手段に特定されている処理手段に障害が発生し
ていると判定するとともに、前記特定手段を制御して運
用系処理手段を他方の処理手段に切り換える第２切換手
段とを具備することを特徴とする正常系即時選択回路。1. A first processing means for performing a predetermined processing on an input signal, and a state of a signal output by the first processing means is inspected for each predetermined unit, and an abnormality detection signal is output when an abnormality is detected. First inspecting means, first delaying means for delaying the signal processed by the first processing means for a predetermined time, second processing means for applying a predetermined processing to the input signal, and second processing means Second inspection means for inspecting the state of the signal output by the predetermined unit for each predetermined unit and outputting an abnormality detection signal when an abnormality is detected; and a signal processed by the second processing means for the predetermined time. A second delay means for delaying; a specifying means for specifying one of the first processing means and the second processing means as an active processing means; and an active processing of the first delay means and the second delay means By the delay means corresponding to the means Selective output means for selectively outputting the extended signal and the abnormality detection signal output by the first inspection means and the second inspection means are monitored, and the inspection means corresponding to the operation system processing means outputs the abnormality detection signal. When the signal is output, the signal output from the selective output means is delayed by the delay means corresponding to the processing means different from the active processing means until the inspection means next checks the state of the signal. And a first switching means for switching to the first inspection means and an abnormality detection signal output from the first inspection means and the second inspection means, and the inspection means corresponding to the operation system processing means continuously outputs the abnormality detection signal a predetermined number of times or more. In this case, it is determined that the processing means specified by the active processing means has a failure, and the second switching means for controlling the specifying means to switch the active processing means to the other processing means. Normal system immediate selection circuit, characterized in that it comprises and.
段と、 この第１処理手段が出力する信号の状態を所定単位ごと
に検査して、異常を検出したときに異常検出信号を出力
する第１検査手段と、 前記第１処理手段によって処理が施された信号を所定時
間遅延する第１遅延手段と、 前記入力信号に所定の処理を施す第２処理手段と、 この第２処理手段が出力する信号の状態を前記所定単位
ごとに検査して、異常を検出したときに異常検出信号を
出力する第２検査手段と、 前記第２処理手段によって処理が施された信号を前記所
定時間遅延する第２遅延手段と、 前記第１処理手段と第２処理手段のいずれか一方を運用
系処理手段に特定する特定手段と、 前記第１遅延手段と第２遅延手段のうち、運用系処理手
段に対応する遅延手段によって遅延された信号を選択的
に出力する選択出力手段と、 前記第１検査手段と第２検査手段が出力する異常検出信
号を監視して、運用系処理手段に対応した検査手段が異
常検出信号を出力した場合に、前記特定手段を制御して
運用系処理手段を他方の処理手段に切り換える切換手段
と、 前記第１検査手段と第２検査手段が出力する異常検出信
号を監視して、いずれか一方の検査手段が所定回数以上
連続して異常検出信号を出力した場合に、その検査手段
に対応する処理手段に障害が発生したと判定する判定手
段とを具備することを特徴とする正常系即時選択回路。2. A first processing means for performing a predetermined processing on an input signal, and a state of a signal output by the first processing means is inspected for each predetermined unit, and an abnormality detection signal is output when an abnormality is detected. First inspecting means, first delaying means for delaying the signal processed by the first processing means for a predetermined time, second processing means for applying a predetermined processing to the input signal, and second processing means Second inspection means for inspecting the state of the signal output by the predetermined unit for each predetermined unit and outputting an abnormality detection signal when an abnormality is detected; and a signal processed by the second processing means for the predetermined time. A second delay means for delaying; a specifying means for specifying one of the first processing means and the second processing means as an active processing means; and an active processing of the first delay means and the second delay means By the delay means corresponding to the means Selective output means for selectively outputting the extended signal and the abnormality detection signal output by the first inspection means and the second inspection means are monitored, and the inspection means corresponding to the operation system processing means outputs the abnormality detection signal. When outputting, the switching means for controlling the specifying means to switch the operation system processing means to the other processing means, and the abnormality detection signal output by the first inspection means and the second inspection means are monitored, and either Immediate normal system characterized by comprising a judging means for judging that a failure has occurred in the processing means corresponding to the inspection means when one of the inspection means continuously outputs the abnormality detection signal a predetermined number of times or more. Selection circuit.
が、パリティを用いて信号の状態の検査を行うものであ
ることを特徴とする請求項１または請求項２記載の正常
系即時選択回路。3. The normal system immediate selection circuit according to claim 1, wherein the first checking means and the second checking means perform checking of a signal state using parity. .
が、それぞれ第１処理手段および第２処理手段の出力す
る信号のパリティと、入力信号を基に作成したパリティ
の比較を行うことにより、信号の状態の検査を行うもの
であることを特徴とする請求項１または請求項２記載の
正常系即時選択回路。4. The first checking means and the second checking means compare the parity of the signals output from the first processing means and the second processing means with the parity created based on the input signal, respectively. The normal system immediate selection circuit according to claim 1 or 2, which is for inspecting a signal state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6177901A JP2677200B2 (en) | 1994-07-29 | 1994-07-29 | Normal system immediate selection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6177901A JP2677200B2 (en) | 1994-07-29 | 1994-07-29 | Normal system immediate selection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846668A true JPH0846668A (en) | 1996-02-16 |
| JP2677200B2 JP2677200B2 (en) | 1997-11-17 |
Family
ID=16039049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6177901A Expired - Lifetime JP2677200B2 (en) | 1994-07-29 | 1994-07-29 | Normal system immediate selection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677200B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272917A (en) * | 1989-04-14 | 1990-11-07 | Nec Corp | Reception circuit switching system |
| JPH0352431A (en) * | 1989-07-20 | 1991-03-06 | Fujitsu Ltd | Method for controlling no-hit switching circuit |
| JPH0454738A (en) * | 1990-06-22 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | Receiving end switching transmission system |
| JPH0454737A (en) * | 1990-06-22 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | Transmission system |
| JPH04291844A (en) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | Twin path changeover device |
-
1994
- 1994-07-29 JP JP6177901A patent/JP2677200B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272917A (en) * | 1989-04-14 | 1990-11-07 | Nec Corp | Reception circuit switching system |
| JPH0352431A (en) * | 1989-07-20 | 1991-03-06 | Fujitsu Ltd | Method for controlling no-hit switching circuit |
| JPH0454738A (en) * | 1990-06-22 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | Receiving end switching transmission system |
| JPH0454737A (en) * | 1990-06-22 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | Transmission system |
| JPH04291844A (en) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | Twin path changeover device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2677200B2 (en) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0778039A (en) | Clock selection control system | |
| KR101902577B1 (en) | Method for checking functions of control system with components | |
| JPH0846668A (en) | Normal system immediate selection circuit | |
| JP4225925B2 (en) | Digital controller | |
| US5963545A (en) | Fault evaluating system for transmission apparatus | |
| JP2626484B2 (en) | System switching test method | |
| JPH07147572A (en) | Transmitter and its protection system | |
| JP2569892B2 (en) | Switching control monitoring circuit | |
| JP2737294B2 (en) | Duplex receiver | |
| JP2591470B2 (en) | Signal processing device | |
| JP2970164B2 (en) | Switching circuit | |
| KR0161163B1 (en) | The duplex architecture for global bus about duplex gate-way mode in the full electronic switching system | |
| JP2750165B2 (en) | Method and apparatus for selecting a normal trunk line in a duplex trunk line | |
| JP2003218744A (en) | Duplexing transmission device | |
| JP2859086B2 (en) | Path monitoring device | |
| JPH10262098A (en) | Line protection system | |
| JP2731594B2 (en) | Parity error detection monitoring system | |
| JPH06252901A (en) | Transmission line switching controller | |
| JP2890611B2 (en) | Switching circuit | |
| JP2531372B2 (en) | Fault detection circuit | |
| JPH08163153A (en) | Bus type duplex transmission device | |
| JPH11353293A (en) | Failure detector | |
| JPS62206602A (en) | Controller containing multiplexed detector | |
| JP2007028488A (en) | Selector unit | |
| JPH03283739A (en) | Network changeover device and network control system |