JPH0846510A - ファジィ制御型位相同期回路、およびそれを制御するための方法 - Google Patents

ファジィ制御型位相同期回路、およびそれを制御するための方法

Info

Publication number
JPH0846510A
JPH0846510A JP7161856A JP16185695A JPH0846510A JP H0846510 A JPH0846510 A JP H0846510A JP 7161856 A JP7161856 A JP 7161856A JP 16185695 A JP16185695 A JP 16185695A JP H0846510 A JPH0846510 A JP H0846510A
Authority
JP
Japan
Prior art keywords
signal
phase
input
fuzzy
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7161856A
Other languages
English (en)
Other versions
JP2807810B2 (ja
Inventor
Frederico Travaglia
フェデリコ・トラバグリア
Rosa Maria Grazia La
マリア・グラツィア・ラ・ローサ
Guido Giarrizzo
グイド・ジアリッツォ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno, SGS Thomson Microelectronics SRL filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of JPH0846510A publication Critical patent/JPH0846510A/ja
Application granted granted Critical
Publication of JP2807810B2 publication Critical patent/JP2807810B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 ファジィ制御を備えた位相同期ループ回路を
提供する。 【構成】 この位相同期ループ回路（１）は、位相比較
器（２）を含み、その出力は電圧制御発振器（４）を駆
動するローパスフィルタ（３）に接続される。位相比較
器は、発振器によって発生された信号と入力信号との位
相差を表わす信号を発生する。本発明の発振器はさら
に、ファジィ制御によって発生された制御信号によって
駆動される。ファジィ制御の入力は、位相差を表わす信
号である。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】この発明はファジィ制御を備えた位相同
期ループ（ＰＬＬ）に関する。
【０００２】
【関連技術の説明】知られているように、位相同期ルー
プ（ＰＬＬ）は入力信号の位相を局所的に発生された信
号の位相と一致させ、これに追従することを可能にする
電子システムである。
【０００３】この機能を与えるのに、入力信号の位相の
変動と、したがってその周波数の変動とに適合する特定
の負帰還構成で接続されるローパスフィルタ、位相比較
器、および電圧制御発振器（ＶＣＯ）等の単純な回路が
用いられている。
【０００４】従来のＰＬＬの構造が図８に示される。従
来のＰＬＬは本質的には、位相比較器２と、電圧制御発
振器４とローパスフィルタ３とからなる。
【０００５】位相比較器２の目的は、電圧制御発振器４
によってＰＬＬ内部で発生された出力信号ｙと入力信号
ｘとの位相差に関する情報を提供することである。
【０００６】位相比較器２の伝達曲線の典型例が図９に
示される。位相比較器２の第１の基本的特性は、位相比
較器の入力と出力とに関連する基準ｈの周期的性質、す
なわちｚ＝ｈ（Δφ）であり、ここでｚは比較器２の出
力信号であり、Δφは２つの入力信号ｘとｙとの位相差
である。
【０００７】位相比較器の第２の基本的特性は、各期間
内のｈの非線形性である。電圧制御発振器４は、出力信
号ｙ（ｔ）を発生する役割を果たし、これが位相比較器
２の入力に与えられる。発振器４の周波数は単一入力電
圧によって駆動される。フィルタ３から生ずる入力信号
の値と発振器４の出力周波数との関係は非線形であり得
ることに注目されたい。
【０００８】ローパスフィルタ３は、帰還ループを閉
じ、ＰＬＬの静および動特性を永久的に設定する基本的
目的を有する。ＰＬＬの動作は実際に、使用するフィル
タのタイプおよび次数に主に依存する。
【０００９】参照番号１で示される従来のロック回路の
簡略化されたレイアウトが図７に示される。ＰＬＬ１へ
の典型的な入力波形は以下の関数（１）によって与えら
れ、典型的な出力波形は以下の関数（２）によって与え
られる。
【００１０】
【数１】
【００１１】従来のＰＬＬ回路の目的は、２つの信号の
位相および／または周波数を平均化することである。
【００１２】２つの信号の初期周波数差に従って、異な
る状況が生じ得る。 ｜ｗf −ｗg ｜＞ΔｗL （ここでΔｗL はＰＬＬのロッ
ク範囲である）であれば、回路は徐々にロックする傾向
にあり、サイクルを飛ばす。この状況は一般に過度に長
くなる欠点を有する。ループが収束しなければ、この状
況は無限に長くなってしまう。したがって、通常の動作
条件においてこの状態を完全に避けなくてはならない。
【００１３】しかしながら、｜ｗf −ｗg ｜＜ΔｗL で
あれば、ＰＬＬ回路の出力信号は入力信号の位相および
／または周波数の変動に正しく追従する。これが最適な
動作条件である。
【００１４】このような位相同期回路の特定のファクタ
は、そのロックイン範囲、すなわちＰＬＬが入力信号の
いかなる位相および／または周波数変動をも追従するよ
うに正しく動作する周波数範囲である。通常、この範囲
ができるだけ広いことが望ましい。
【００１５】この点から、この範囲をできるだけ広く保
つ必要があることが明らかである。ロックイン範囲をで
きるだけ広くする目標は、ＰＬＬの他の重要なファクタ
に関する問題を伴うおそれがある。特に重大な問題は、
雑音に関する位相同期ループの動作である。
【００１６】本発明のある目的は、既知の位相同期ルー
プ回路と比較してそのロックイン範囲を大きく拡げる、
ファジィ制御を備えた位相同期回路を提供することであ
る。
【００１７】本発明の別の目的は、使用する位相比較器
のタイプに依存しない制御を可能にする回路を提供する
ことである。
【００１８】本発明のさらに別の目的は、既知の回路に
関してロック時間を削減できる回路を提供することであ
る。
【００１９】本発明のさらに別の目的は、信頼性が高
く、比較的製造が容易であり、低コストの回路を提供す
ることである。
【００２０】
【発明の概要】これらのおよび他の目的および利点は、
出力がローパスフィルタに接続される位相比較器を含
み、ローパスフィルタが電圧制御発振器を駆動するのに
適切である、ファジィ論理制御を備えた位相同期回路を
提供することによって達成される。位相比較器は、発振
器によって発生された信号と入力信号との位相差を表わ
す信号を発生するのに適している。発振器はさらに、位
相差を表わす信号を受取るファジィ論理制御によって駆
動される。
【００２１】本発明のさらなる特徴および利点は、添付
の図面に非制限的な例として示される、好ましいがこれ
に限られるわけではない実施例の説明から明らかになる
であろう。
【００２２】
【詳細な説明】本発明の進歩的な概念をよりよく説明す
るために、本発明に従う回路およびプロセスで用いられ
るようなファジィ論理制御の入門的な原理を以下に説明
する。
【００２３】古典的な論理と比較すると、ファジィ論理
は、人間の頭では典型的な思考方法をモデルとし、不確
か、かつ不正確な環境で機械が合理的判断を行なうこと
を可能にしようとするものである。
【００２４】ファジィ論理は厳密ではない事実を処理す
るための１組のルールを与える。これらの規則は言語方
法の意味論を用いて表わされる。
【００２５】ファジィ論理の基本的概念は言語変数とフ
ァジィ集合であり、後者はメンバシップ関数によって特
徴付けられる。
【００２６】ファジィ論理は現実の言語記述を用いて動
作する。すなわち、問題が厳密に（数学的モデルを用い
た場合のように）特徴付けられるのではなく、アルゴリ
ズムの言語記述によって与えられる。言語変数として知
られる特定の種類の変数が、言語記述ステップの間に利
用可能となる情報を表わすのに用いられる。言語変数
は、これらに割当られ得る値のタイプに基づいて特徴付
けられる。値のタイプは、何らかの自然言語または人工
言語における語または文を含み得る。
【００２７】したがって、言語変数は、問題をモデル化
するのに用いられる文の意味論的な意味を含む。統語論
的にいえば、選択された変数に依存する値の組が各言語
変数について見出される。この組は用いられる文脈に従
って異なる意味を取り得る。
【００２８】言語変数の各々について、言語変数が取り
得るすべての値を要約する表を与えることができる。こ
れらの値は一般に、変数を表わす主要語またはその反対
語に適切な修飾語を付けることによって得られる。以下
の表がこの考えを表わしている。
【００２９】
【表１】
【００３０】ファジィ集合および関連のメンバシップ関
数は、上の言語変数と密に関連する。言語変数に割当ら
れる各値は、実際にファジィ集合によって表わされる。
【００３１】ファジィ集合は、言語変数の特定の値を定
義領域（議論の領域）に結び付ける可能性の分布として
考えられる。ファジィ集合がチャートにプロットされる
と、メンバシップ（または真）の程度が縦座標にプロッ
トされ、議論の領域、すなわちファジィ変数の定義領域
（この場合、温度およびその関連のファジィ集合）が横
座標にプロットされる。
【００３２】この領域は連続した空間｛ｘ｝または離散
的表現｛ｘ１…ｘ２｝であり得る。たとえば、Ｘが温度
であれば、｛ｘ｝はその可変範囲（変域）を表わし、
｛ｘ１…ｘ２｝はそれを特徴付ける離散的値を表わす。
【００３３】メンバシップ関数μ（ｘ）は、言語変数の
特徴である議論の領域内のファジィ集合を識別し、所与
の値のメンバシップ度を定義領域（議論の領域）の各点
についてのファジィ集合と関連付け、したがって区間
［０，１］で議論の領域をマッピングする関数である。
【００３４】メンバシップ値μ（ｘ）＝０は、点ｘが、
関数μによって識別される考慮中のファジィ集合のメン
バではないことを示し、メンバシップ値μ（ｘ）＝１
は、値ｘが確実にファジィ集合のメンバであることを示
している。
【００３５】メンバシップ関数は、ファジィ解析が行な
われるものである。この解析は、メンバシップ関数によ
って表わされる集合に対する適切な演算によって行なわ
れる。
【００３６】言語変数のすべてのファジィ集合の集まり
は「項集合」として知られる。図１は先に挙げた定義を
要約するものである。図示を簡潔にするために、図１
は、任意の線形または非線形関数によって一般に表わさ
れ得る三角形型メンバシップ関数μcold、μmediumおよ
びμwarmをプロットする。
【００３７】特定の計算モデルの採用は、装置の性能に
影響を及ぼすファクタの１つである。しかしながら、本
発明に従う位相同期回路のファジィ制御プロセスは、い
かなるファジィ計算モデルででも実現され得る。これら
の計算モデルの例を以下に説明する。
【００３８】ハイレベルにおいて、ファジィプログラム
はＩＦ−ＴＨＥＮタイプのルールの組である。以下の例
は２つの入力（ＡおよびＢ）と２つの出力（Ｃおよび
Ｄ）を有する３つのルールの組を示す。種々の項Ａ１、
Ａ２…Ｄ３は、メンバシップ関数の形態で専門家等から
得られたシステムの知識を表わす。
【００３９】 ルール１：ＩＦ［（Ａ＝Ａ１）］ ＡＮＤ （Ｂ＝Ｂ１）］ ＴＨＥＮ ［（Ｃ１＝Ｃ1 ） ＡＮＤ （Ｄ１＝Ｄ1 ）］ ルール２：ＩＦ［（Ａ＝Ａ２）］ ＡＮＤ （Ｂ＝Ｂ２）］ ＴＨＥＮ ［（Ｃ２＝Ｃ2 ） ＡＮＤ （Ｄ２＝Ｄ2 ）］ ルール３：ＩＦ［（Ａ＝Ａ３）］ ＡＮＤ （Ｂ＝Ｂ３）］ ＴＨＥＮ ［（Ｃ３＝Ｃ3 ） ＡＮＤ （Ｄ３＝Ｄ3 ）］ 各ルールのＴＨＥＮに先立つ部分は、一般に「左部」ま
たは「前件部」と称され、ＴＨＥＮに続く部分は、「後
件部」または「右部」と称する。
【００４０】適切にファジィ化される、すなわちメンバ
シップ関数に変換された後、入力ＡおよびＢはルールに
送られて、制御装置のメモリに記憶された前提（ＩＦの
部分）と比較される。複数のルールが、単に、各ルール
の結果であるメンバシップ関数に対するファジィ合併演
算によって組合される。
【００４１】概念的には、記憶されたルールのメンバシ
ップ関数と入力の平均化がよりよく行なわれるほど、計
算全体に対するこのルールの影響が大きくなる。
【００４２】この平均化を判断するために、特に指標と
なる値を識別する重み関数が決定される。これらの重み
関数のうちの１つは、入力命題（Ａ１，Ｂ１）が記憶さ
れた前提（Ａ，Ｂ）に一致する程度を示す関数αであ
る。上述の例のルールでは、関数αは以下のように表わ
される。
【００４３】
【数２】
【００４４】第２の重み関数はΩi であり、ルールのＩ
Ｆ部分の「一般的な類似度」を示す。上述の例について
は、関数Ωi は、Ωi ＝ＭＩＮ（αi Ａ、αi Ｂ、…）
として計算され、ここでｉはルールの番号に等しく、ま
た括弧内には各ルールの前提（ＩＦ部分）と同じ数の項
が存在する。上述のメンバシップ関数の代替例として、
個々のメンバシップ値の積に等しい重み関数が通常用い
られる。
【００４５】Ωi ＝αi Ａ×αi Ｂ 実用においてはファジィ推論の前件部の活性値を規定す
るこれらの値は、次に後件部（すなわち右部）の活性値
を計算するのに用いられる。
【００４６】この主題に関する限り、一般に、２つの異
なる推論法、ＭＡＸ／ＤＯＴおよびＭＡＸ／ＭＩＮが考
慮される。本質的に、いずれの方法とも、前件部によっ
て与えられたしきい値によって後件部のメンバシップ関
数を変更することによって作用する。
【００４７】ＭＡＸ／ＭＩＮ方法は、図２に示される態
様で後件部に関するメンバシップ関数をクリップするこ
とによって作用する。図２のファジィ推論のルールは以
下のとおりである。
【００４８】アルファがローかつデルタがハイのとき、
ガンマは中位である。入力における値「アルファ」およ
び「デルタ」に関しては、出力「ガンマ」のメンバシッ
プ関数がそれでクリップされる関連の下側（しきい値）
メンバシップ値を用いる。実用において、出力における
メンバシップ関数はしきい値よりも高い値は有さない。
【００４９】ＭＡＸ／ＤＯＴ方法は、その代わりに右部
（後件部）のメンバシップ関数を変更するように作用
し、できるだけその原型を維持しながら出力のメンバシ
ップ関数が「圧縮される」ようにする。上と同じルール
のためのＭＡＸ／ＤＯＴ方法は図３に示される。
【００５０】ファジィ制御の場合には、重みαの計算を
簡略化することが可能である。入力変数がファジィ集合
（曖昧な値）ではなく、一般にセンサから生じ、したが
って確定した数値である変数である、ファジィ解析の縮
退の場合を扱っていると仮定することによって、計算量
をかなり低減することが可能である。入力データはファ
ジィ集合ではなく、はっきりした値（クリスプ値）であ
る。
【００５１】ファジィシステム内でこれらの値を表わす
ためには、これらをはっきりしたメンバシップ関数、す
なわち入力で与えられる値に対応する点で１（「真」）
の活性値を有する特定のメンバシップ関数に変換しなく
てはならない。同じように、これらのはっきりした値は
定義範囲の残りの部分で０（「偽」）の値を有する。こ
の概念は図４に示される。
【００５２】たとえば外部センサ等によって与えられる
物理的値をファジィ値に変換するために、システムの特
徴である最大の真の値を、測定される値によって識別さ
れる定義範囲の点に割当てると十分である。計算に関し
ては、これは図５に示されるケースが常に起こることを
意味している。
【００５３】物理的値を制御する機械の場合等に起こる
ようなはっきりした値がある、図５の特定の場合での重
みαの計算は、項集合ＡおよびＢによって課せられるメ
ンバシップ関数で入力変数の交点αB およびαA を見出
すこととなる。
【００５４】このように計算された重みを、ファジィ推
論の後件部（すなわちファジィルール）の計算に用い
る。
【００５５】本発明の場合のような制御システムに関し
ては、ファジィ調整器の出力は制御基準の確定した物理
的値でなくてはならないことに注目されたい。一般に、
ファジィルールの右部に推論が行なわれると、ファジィ
集合が得られる。したがって、確定した数値を脱ファジ
ィ化、すなわち計算されたファジィ集合から抽出するこ
とが必要である。セントロイド法、最大高さ法等の種々
の非ファジィ化方法がある。実用において、数値の精度
に関する理由のため、最も広く用いられている方法はセ
ントロイド法であり、これに従えば以下のようになる。
【００５６】
【数３】
【００５７】ここでｎはルールの番号であり、ＣはＭＡ
Ｘ／ＭＩＮまたはＭＡＸ／ＤＯＴ法を用いて適切に変更
された各ルールの後件部のメンバシップ関数のセントロ
イド（重心）を表わす。関数Ωは、関数αまたはその積
の最小値を用いることによって上述のように決定され
る。この計算モデルは、ＭＡＭＤＡＮＩ計算モデルと称
される。その代わりに、ＳＵＧＥＮＯモデルとして称さ
れる別の代替的なファジィ計算モデルを用いることも可
能であり、この場合には脱ファジィ化は単純に以下のル
ールによって行なわれる。
【００５８】
【数４】
【００５９】上の等式では、Ω0 は常に１に等しい。実
用において、非ファジィ化された値は、各値の活性値の
線形組合せによって決定される。
【００６０】図６を参照して、ファジィコントローラの
場合には、入力値はセンサから生じる数値（入力１−
ｎ）である。この場合には、これらの値をファジィ化し
てファジィ値αを得て、ファジィ推論（ルール）を適用
してファジィ値の重み関数を得て、最後に出力で確定し
た数値ｙを得るようにこれらの重み関数Ωを非ファジィ
化することが必要である。
【００６１】位相同期ループ回路の簡略化されたブロッ
ク図が図１０に示される。ファジィコントローラ５が従
来のＰＬＬ１の構造に加えられ、位相誤差ｚを受取る。
【００６２】ファジィコントローラ５の出力は注入信号
Ｖinj と称する信号である。本発明に従う回路の詳細な
構造が図１１に示される。この回路はＰＬＬの従来の要
素、すなわち位相比較器２と、ローパスフィルタ３と、
電圧制御発振器４とを含む。
【００６３】ファジィコントローラ５の入力は比較器２
の出力に接続されて、入力として位相誤差信号ｚを受取
る。ファジィコントローラ５の出力は、ローパスフィル
タ３と電圧制御発振器４との間に介在する加算器ノード
６に接続される。この態様で、ファジィコントローラ５
の出力信号がローパスフィルタ３の出力に加えられる。
【００６４】この態様で、電圧制御発振器４の入力は、
ファジィコントローラ５によって発生された注入電圧と
ローパスフィルタ３からの出力の電圧の和である信号を
受取る。
【００６５】位相比較器２によって生成された位相差に
比例した電圧ｚを入力として受取ることによって、ファ
ジィコントローラ５は注入信号Ｖinj を発生し、これが
フィルタ３から生じる信号に加えられる。２つの信号の
和が電圧制御発振器４を駆動し、ＰＬＬのロック解除を
引起こす傾向にある位相誤差ｚの大きく危険な変動を補
償するように作用する。
【００６６】その関係Ｖinj −ｚが典型的には非線形で
あるファジィコントローラ５は、上述の方法に従ってフ
ァジィルールに基づく信号処理を用いて動作する。
【００６７】ファジィコントローラの単一の入力、すな
わち位相誤差ｚと、ローパスフィルタ３から出力電圧に
加えられる注入電圧Ｖinj によって構成される単一の出
力とが存在するので、２つのファジィ変数が導入され
る。
【００６８】メンバシップ関数の例が図１３に示され
る。入力信号ｚに関して、３つの台形メンバシップ関
数、すなわち正常、異常および臨界が存在し、これらは
位相差ｚの種々の状態を表わす。
【００６９】その代わりに３つの三角形型メンバシップ
関数、ロー、中位およびハイが、電圧注入信号Ｖinj に
関しては展開される。
【００７０】メンバシップ関数はファジィコントローラ
５のファジィ化手段に記憶される。得られる回路の動作
の特徴である一連のファジィルールが展開される。
【００７１】これらのルールの一例は以下のとおりであ
る。 ルール１：位相誤差が正常のとき、電圧注入はローであ
る。
【００７２】ルール２：位相誤差が異常のとき、電圧注
入は中位である。 ルール３：位相誤差が臨界のとき、電圧注入はハイであ
る。
【００７３】これらのルールはファジィコントローラ５
のファジィ推論ユニットに記憶される。
【００７４】ファジィ推論ユニットは、上述の態様でフ
ァジィルールに位相差ｚの測定値および対応するメンバ
シップ関数を当てはめて、ファジィルールの後件部を得
る。前件部の重みΩが、上述の態様でファジィコントロ
ーラ５の重み計算ユニットによって計算される。
【００７５】ファジィコントローラ５の脱ファジィ化手
段は、計算された重みΩおよびルールの結果に基づいて
電圧注入信号Ｖinj のはっきりした値を抽出する。
【００７６】非ファジィ化方法は上述したもの（ＭＡＸ
／ＭＩＮ、ＭＡＸ／ＤＯＴ）のうちいずれであってもよ
い。
【００７７】はっきりとした値は、上述のセントロイド
法によって計算され得る。本発明に従って実行される回
路は、ロックイン範囲ΔｗL を大きく向上させる。行な
われた実用テストではさらに、上述の従来の構造よりも
ロック時間が短いことを示した。
【００７８】新規な構造の動作原理をよりよく理解する
ために、ここで図１２を参照して、この図は従来のＰＬ
Ｌおよび本発明に従うＰＬＬの周波数スペクトルをプロ
ットしたものである。
【００７９】図１２ａ、１２ｂおよび１２ｃは従来のＰ
ＬＬ構造に関し、図１２ｄ、１２ｅおよび１２ｆは、本
発明に従う回路に関連する。
【００８０】図１２ａおよび１２ｂに示されるロック状
態は、これらが最適なロック状態に真に対応するもので
あるので、いずれの場合も一致しているのに比べ、図１
２ｅでは、入力周波数ｗg における変化が、本発明に従
う回路の場合にはロックイン範囲ΔｗL のシフトを伴う
ことが明らかである。これが起こるのは、入力周波数が
ロックイン範囲内に保たれるからである。これは従来の
ＰＬＬでは起こらず、この場合にはロック範囲は図１２
ｂに示されるように元の位置に固定されたままである。
【００８１】図１２ｃと１２ｆを比較すると大きな改良
点が明らかである。図１２ｃの場合には、入力周波数ｗ
g はロック範囲ΔｗL の外にある。したがって、後続の
ロッキングはサイクルを飛ばして起こり（もし可能であ
れば）、比較的長く起こる。図１２ｆの場合には、本発
明に従う回路を用いることによって、入力周波数が常に
挙げられたロックイン範囲内にあるので、毎回、かつ非
常に迅速にロッキングが起こる。
【００８２】本発明はしたがって、意図した目的および
目標を完全に達成する。本発明に従う回路は、従来のＰ
ＬＬと比較して、特に高い値でロックイン範囲を大きく
増大させることができる。
【００８３】ファジィ論理の導入によって、制御面の簡
単なハードウェアの実現を可能にするだけでなく、用い
られる位相比較器のタイプに従って制御を最適化するこ
とも可能にする。この構造はさらに、雑音が存在する場
合にも同様に効果的である。
【００８４】実現が簡単であることは、特定の制御面を
もたらすのに適した非線形曲線を与えることが、所望の
曲線を実現する難しさをもたらすことに結び付けられ
る。これは、曲線がアナログ方法を用いて得られると、
十分に広い範囲にわたって所望の機能を行なう構成要素
（素子）を見出すのが難しいからである。その代わりに
デジタルの手法が用いられれば、Ａ／ＤおよびＤ／Ａ変
換が必要であるために回路が複雑になり、応答速度を結
果として低減しなくてはならず、ほとんどのＰＬＬが動
作しなくてはならない非常に高速の応用（遠隔通信）に
は不十分であるおそれがある。これらの問題は、本発明
に従う回路および関連のファジィ制御で回避される。
【００８５】このように考案された発明には、種々の変
形および変更が可能であり、これらはすべて発明の概念
の範囲内である。
【００８６】最後に、あらゆる詳細は、他の技術的に等
価なものと変えることができる。実用において、用いら
れる材料、形状および寸法は、前掲の特許請求の範囲の
保護範囲を逸脱することなく、要件に従ういかなるもの
であってもよい。
【００８７】本発明の例示的な実施例を少なくとも１つ
説明したが、種々の変更、変形および改良点が当業者に
は容易に明らかになるであろう。これらの変形、変更お
よび改良点は、本発明の精神および範囲内であると意図
される。したがって、上述の説明は単に例示するもので
あり、制限するものではない。本発明は、前掲の特許請
求の範囲およびその均等物によって規定されるように制
限されるにすぎない。
【図面の簡単な説明】
【図１】メンバシップ関数度およびファジィ集合の例を
示す図である。
【図２】ＭＡＸ／ＭＩＮファジィ推論の一例を示す図で
ある。
【図３】ＭＡＸ／ＤＯＴファジィ推論の一例を示す図で
ある。
【図４】はっきりとしたタイプのメンバシップ関数の一
例を示す図である。
【図５】はっきりとした値についてのファジィ解析の一
例を示す図である。
【図６】ファジィ計算モデルの一例を示す図である。
【図７】既知の位相同期回路の簡略化された図である。
【図８】既知の位相同期回路のブロック図である。
【図９】位相比較器の伝達曲線をプロットした図であ
る。
【図１０】本発明に従う回路の簡略化されたブロック図
である。
【図１１】本発明に従う回路のブロック図である。
【図１２】既知の位相同期回路と本発明に従う回路との
周波数スペクトルの比較をプロットした図である。
【図１３】本発明に従う回路のファジィメンバシップ関
数をプロットした図である。
【符号の説明】
１ 位相同期回路 ２ 位相比較器 ３ ローパスフィルタ ４ 電圧制御発振器 ５ ファジィコントローラ ６ 加算器ノード
───────────────────────────────────────────────────── フロントページの続き (71)出願人 594193265 コンソルツィオ ペル ラ リセルカ ス ーラ ミクロエレットロニカ ネル メツ ォジョルノ ＣＯＮＳＯＲＺＩＯ ＰＥＲ ＬＡ ＲＩ ＣＥＲＣＡ ＳＵＬＬＡ ＭＩＣＲＯＥＬ ＥＴＴＲＯＮＩＣＡ ＮＥＬ ＭＥＺＺＯ ＧＩＯＲＮＯ イタリー国， 95121 カターニャ， ス トラダレ プリモソーレ 50番地 (72)発明者 フェデリコ・トラバグリア イタリア、20154 ミラン、コルソ・セン ピオーネ、100 (72)発明者 マリア・グラツィア・ラ・ローサ イタリア、95121 カターニア、ビア・シ エナ、18 (72)発明者 グイド・ジアリッツォ イタリア、95125 カターニア、ビア・サ ンタ・アグネス、８

Claims (37)

    【特許請求の範囲】
  1. 【請求項１】 ファジィ制御を備えた位相同期回路であ
    って、 位相同期ループへの入力信号である第１の入力信号と第
    ２の入力信号とを受取り、第１および第２の入力信号の
    位相差を表わす位相差信号を与える位相比較器と、 位相比較器の出力に結合されて、フィルタ処理された信
    号を与えるローパスフィルタと、 フィルタ処理された信号を受取る入力と、出力信号を与
    える出力とを有する電圧制御発振器と、 位相比較器に結合されて位相差信号を受取り、電圧制御
    発振器の入力に結合されて電圧制御発振器をさらに駆動
    するファジィ制御出力信号を与えるファジィ制御手段と
    を含む、位相同期回路。
  2. 【請求項２】 前記ローパスフィルタと前記電圧制御発
    振器との間に結合される加算器回路をさらに含み、前記
    加算器回路は、ファジィ制御出力信号とフィルタ処理さ
    れた信号とを加算して、電圧制御発振器の入力に結合さ
    れる合成信号を与えるのに適切である、請求項１に記載
    の位相同期回路。
  3. 【請求項３】 前記ファジィ制御手段が、前記位相差信
    号に関するメンバシップ関数を発生させるためのファジ
    ィ化手段を含む、請求項１に記載の位相同期回路。
  4. 【請求項４】 前記ファジィ制御手段が、メンバシップ
    関数を発生し、かつファジィ制御出力信号を与えるため
    のファジィ化手段を含む、請求項１に記載の位相同期回
    路。
  5. 【請求項５】 前記ファジィ制御手段が、ファジィ推論
    ルールを記憶しかつ前記ファジィ推論ルールを前記メン
    バシップ関数および前記位相差信号に適用して推論値を
    発生するためのファジィ推論手段をさらに含む、請求項
    ４に記載の位相同期回路。
  6. 【請求項６】 前記ファジィ制御手段が、推論値から真
    の値を抽出してファジィ制御出力信号を発生するための
    脱ファジィ化手段をさらに含む、請求項５に記載の位相
    同期回路。
  7. 【請求項７】 位相比較器と、ローパスフィルタと、電
    圧制御発振器とを含む位相同期回路を制御するための方
    法であって、前記位相比較器は、前記電圧制御発振器に
    よって発生された信号と入力信号との位相差を表わす位
    相差信号を発生することができ、前記ローパスフィルタ
    は入力として前記位相差信号を受取り、出力として第１
    の制御信号を与えて前記電圧制御発振器を駆動し、前記
    方法は前記位相差信号を測定するステップと、 前記位相差信号にファジィ制御を適用して、第２の制御
    信号を発生するステップと、 前記第２の制御信号を前記第１の制御信号に加えて、前
    記電圧制御発振器を駆動するステップとを含む、方法。
  8. 【請求項８】 前記適用するステップが、前記第２の制
    御信号および前記位相差信号に関する少なくとも１つの
    メンバシップ関数を発生するステップを含む、請求項７
    に記載の方法。
  9. 【請求項９】 前記適用するステップが、前記位相差信
    号および前記少なくとも１つのメンバシップ関数にファ
    ジィ推論ルールを適用して少なくとも１つの推論信号を
    与えるステップをさらに含む、請求項８に記載の方法。
  10. 【請求項１０】 前記適用するステップが、少なくとも
    １つの推論信号から前記第２の制御信号の真の値を抽出
    するように脱ファジィ化するステップを施すステップを
    さらに含む、請求項９に記載の方法。
  11. 【請求項１１】 位相同期ループであって、 第１および第２の入力信号を受取り、第１の入力信号と
    第２の入力信号との位相差を表わす位相差信号を与える
    出力を有する位相比較器と、 位相差信号を受取るように位相比較器の出力に結合され
    る入力と、フィルタ処理された位相差信号を与える出力
    とを有するフィルタと、 位相差信号を受取るように位相比較器の出力に結合され
    る入力と、注入信号を与える出力とを有するファジィ論
    理コントローラと、 注入信号およびフィルタ処理された位相差信号を受取
    り、制御信号を発生させる加算回路と、 制御信号を受取って、位相同期ループの出力信号を与え
    る発振器とを含み、前記位相同期ループの出力信号は、
    位相比較器の第２の入力信号を与える、位相同期ルー
    プ。
  12. 【請求項１２】 ファジィ論理コントローラが、ファジ
    ィコントローラの入力に結合されて位相差信号を表わす
    入力命題信号を発生するセンサを含む、請求項１１に記
    載の位相同期ループ。
  13. 【請求項１３】 入力命題信号を受取るようにセンサに
    結合されて、入力命題信号に対して少なくとも１つのフ
    ァジィ論理演算を行ない、重み信号を発生する少なくと
    も１つのファジィ化モジュールをさらに含む、請求項１
    ２に記載の位相同期ループ。
  14. 【請求項１４】 重み信号を受取り、重み信号から確定
    した数値を抽出して、注入信号を発生する非ファジィ化
    モジュールをさらに含む、請求項１３に記載の位相同期
    ループ。
  15. 【請求項１５】 少なくとも１つのファジィ化モジュー
    ルが、 入力命題信号を受取るようにセンサに結合され、第１の
    重み関数を入力命題信号に与えて、入力命題信号が少な
    くとも１つの記憶された前提に一致する程度を表わす一
    致信号を発生する第１のファジィ化モジュールと、 第１のファジィ化モジュールに結合されて一致信号を受
    取り、第２の重み関数を一致信号に与えて一般的類似度
    信号を発生する第２のファジィ化モジュールとの２つの
    ファジィ化モジュールを含む、請求項１２に記載の位相
    同期ループ。
  16. 【請求項１６】 ロックイン範囲を有する位相同期ルー
    プであって、 入力信号およびフィードバック信号をそれぞれ受取る第
    １および第２の入力と、フィードバック信号と入力信号
    との位相差を表わす位相差信号を与える出力とを有する
    位相比較器と、 位相比較器の出力に結合される入力と、フィードバック
    信号を与える出力とを有する発振器とを含み、フィード
    バック信号は位相差信号に応答して変動する周波数で与
    えられ、さらに位相比較器および発振器に結合され、発
    振器に調整信号を与えて、位相差信号の大きさに応答し
    て位相同期ループのロックイン範囲を調整する調整回路
    を含む、位相同期ループ。
  17. 【請求項１７】 調整回路がファジィ論理コントローラ
    を含む、請求項１６に記載の位相同期ループ。
  18. 【請求項１８】 ファジィ論理コントローラが、ファジ
    ィコントローラの入力に結合されて位相差信号を表わす
    入力命題信号を発生するセンサを含む、請求項１７に記
    載の位相同期ループ。
  19. 【請求項１９】 ファジィ論理コントローラが、入力命
    題信号を受取るようにセンサに結合されて入力命題信号
    に対して少なくとも１つのファジィ論理演算を行なって
    重み信号を発生する少なくとも１つのファジィ化モジュ
    ールをさらに含む、請求項１８に記載の位相同期ルー
    プ。
  20. 【請求項２０】 ファジィ論理コントローラが、重み信
    号を受取り重み信号から確定した数値を抽出して注入信
    号を発生する非ファジィ化モジュールをさらに含む、請
    求項１９に記載の位相同期ループ。
  21. 【請求項２１】 少なくとも１つのファジィ化モジュー
    ルが、 入力命題信号を受取るようにセンサに結合されて、第１
    の重み関数を入力命題信号に与えて、入力命題信号が少
    なくとも１つの記憶された前提に一致する程度を示す一
    致信号を発生する第１のファジィ化モジュールと、 一致信号を受取るように第１のファジィ化モジュールに
    結合されて、第２の重み関数を一致信号に与え、一般的
    類似度信号を発生する第２のファジィ化モジュールとの
    ２つのファジィ化モジュールを含む、請求項１９に記載
    の位相同期ループ。
  22. 【請求項２２】 位相同期ループであって、 入力信号およびフィードバック信号を受取るそれぞれ第
    １および第２の入力と、入力信号とフィードバック信号
    との位相差を示す位相差信号を与える出力とを有する位
    相比較器と、 位相比較器の出力に結合される入力と、フィードバック
    信号を与える出力とを有する発振器とを含み、フィード
    バック信号は位相差信号に応答して変動する周波数で与
    えられ、さらに前記位相同期ループの周波数のロックイ
    ン範囲が入力信号の周波数における変化に追随するよう
    に、電圧制御発振器の入力を調整するためのファジィ論
    理手段を含む、位相同期ループ。
  23. 【請求項２３】 ファジィ論理手段が、位相差信号を感
    知して位相差信号を表わす入力命題信号を発生する感知
    手段を含む、請求項２２に記載の位相同期ループ。
  24. 【請求項２４】 ファジィ論理手段が、入力命題信号を
    受取るように感知手段に結合されて、入力命題信号に対
    して少なくとも１つのファジィ論理演算を行なって重み
    信号を発生するファジィ化手段をさらに含む、請求項２
    ３に記載の位相同期ループ。
  25. 【請求項２５】 ファジィ論理手段が、重み信号から確
    定した数値を抽出して注入信号を発生させるための非フ
    ァジィ化手段をさらに含む、請求項２４に記載の位相同
    期ループ。
  26. 【請求項２６】 ファジィ化手段が、 入力命題信号を受取るように感知手段に結合され、第１
    の重み関数を入力命題信号に適用して、入力命題信号が
    少なくとも１つの記憶された前提に一致する程度を示す
    一致信号を発生する第１のファジィ化手段と、 一致信号を受取るように第１のファジィ化手段に結合さ
    れて、第２の重み関数を一致信号に適用して一般的類似
    度信号を発生する第２のファジィ化手段とを含む、請求
    項２４に記載の位相同期ループ。
  27. 【請求項２７】 位相同期ループのロックイン範囲を拡
    張するための方法であって、 Ａ．位相同期ループの位相比較器の出力信号をモニタす
    るステップと、 Ｂ．位相比較器のモニタされる出力信号に応答してその
    値が変動する調整信号を発生するステップと、 Ｃ．位相同期ループの発振器の入力に調整信号を与え
    て、ロックイン範囲を動かすステップとを含む、方法。
  28. 【請求項２８】 調整信号を発生する前記ステップが、
    出力信号に対して少なくとも１つのファジィ論理演算を
    行ない、調整信号を発生するステップを含む、請求項２
    ７に記載の方法。
  29. 【請求項２９】 少なくとも１つのファジィ論理演算を
    行なうステップが、位相比較器の出力信号を表わす入力
    命題信号を発生するステップを含む、請求項２８に記載
    の方法。
  30. 【請求項３０】 少なくとも１つのファジィ論理演算を
    行なうステップが、入力命題信号に対して少なくとも１
    つのファジィ論理演算を行なって、重み信号を発生する
    ステップをさらに含む、請求項２９に記載の方法。
  31. 【請求項３１】 少なくとも１つのファジィ論理演算を
    行なうステップが、重み信号から確定した数値を抽出し
    て調整信号を発生するステップをさらに含む、請求項３
    ０に記載の方法。
  32. 【請求項３２】 出力位相を有する出力信号を入力位相
    を有する入力信号にロックする方法であって、 Ａ．出力位相と入力位相とを比較するステップと、 Ｂ．少なくとも１つのファジィ推論を行なって、入力お
    よび出力位相の比較に基づいて調整信号を発生するステ
    ップと、 Ｃ．入力および出力位相の比較および調整信号に基づい
    て出力信号を発生するステップとを含む、方法。
  33. 【請求項３３】 ステップＡが、入力位相と出力位相と
    の位相差に従って変動する位相差信号を発生するステッ
    プを含む、請求項３２に記載の方法。
  34. 【請求項３４】 ステップＣが、位相差信号と調整信号
    とを組合せて、合成信号を与えるステップを含む、請求
    項３３に記載の方法。
  35. 【請求項３５】 前記組合せるステップが、位相差信号
    を調整信号に加えて合成信号を与えるステップを含む、
    請求項３３に記載の方法。
  36. 【請求項３６】 ステップＣが、合成信号の変動に応答
    して出力信号の周波数を変化させるステップをさらに含
    む、請求項３４に記載の方法。
  37. 【請求項３７】 ステップＣが、調整信号における変動
    に基づいて出力信号の周波数を変化させるステップを含
    む、請求項３２に記載の方法。
JP7161856A 1994-07-01 1995-06-28 ファジィ制御型位相同期回路、およびそれを制御するための方法 Expired - Fee Related JP2807810B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP94830326A EP0690582B1 (en) 1994-07-01 1994-07-01 Phase-lock loop circuit with fuzzy control
IT94830326:8 1994-07-01

Publications (2)

Publication Number Publication Date
JPH0846510A true JPH0846510A (ja) 1996-02-16
JP2807810B2 JP2807810B2 (ja) 1998-10-08

Family

ID=8218483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7161856A Expired - Fee Related JP2807810B2 (ja) 1994-07-01 1995-06-28 ファジィ制御型位相同期回路、およびそれを制御するための方法

Country Status (4)

Country Link
US (1) US5805649A (ja)
EP (1) EP0690582B1 (ja)
JP (1) JP2807810B2 (ja)
DE (1) DE69400916T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5842154A (en) * 1997-09-15 1998-11-24 Eni Technologies, Inc. Fuzzy logic tuning of RF matching network
US6859509B1 (en) 2000-02-04 2005-02-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Wide bandwidth phase-locked loop circuit
CN101582692B (zh) * 2009-06-12 2012-02-22 东南大学 一种提高数字锁相环性能的方法
CN107294527B (zh) * 2016-04-13 2023-01-10 中兴通讯股份有限公司 同步旋转坐标系锁相环及其测试方法、装置
CN112039520A (zh) * 2020-09-08 2020-12-04 西安建筑科技大学 一种基于模糊rbf自适应控制的数字锁相环

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100348U (ja) * 1989-01-26 1990-08-09
EP0536494A1 (de) * 1991-10-05 1993-04-14 Fritz Studer AG Linear-Führung für eine Werkzeugmaschine

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538656B1 (fr) * 1982-12-23 1985-06-07 Thomson Csf Procede et circuit d'asservissement en frequence et en phase d'un oscillateur local en television
DE4031939A1 (de) * 1990-10-09 1992-05-07 Rohde & Schwarz Verfahren zum voreinstellen eines phasengeregelten oszillators auf einen vorgegebenen frequenzwert

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100348U (ja) * 1989-01-26 1990-08-09
EP0536494A1 (de) * 1991-10-05 1993-04-14 Fritz Studer AG Linear-Führung für eine Werkzeugmaschine

Also Published As

Publication number Publication date
US5805649A (en) 1998-09-08
JP2807810B2 (ja) 1998-10-08
DE69400916T2 (de) 1997-04-03
EP0690582B1 (en) 1996-11-13
DE69400916D1 (de) 1996-12-19
EP0690582A1 (en) 1996-01-03

Similar Documents

Publication Publication Date Title
US5696439A (en) Fuzzy control process for switching power supplies, and device for performing it
US4864490A (en) Auto-tuning controller using fuzzy reasoning to obtain optimum control parameters
US5663626A (en) Applied-voltage fuzzy control process for induction motors and device for performing it
Raha et al. Similarity-based approximate reasoning: methodology and application
US5251124A (en) Fuzzy controller apparatus and method for steady state control
JPH0846510A (ja) ファジィ制御型位相同期回路、およびそれを制御するための方法
Eksin et al. A new methodology for deriving the rule-base of a fuzzy logic controller with a new internal structure
Jafarian et al. Synchronization of Kuramoto oscillators in a bidirectional frequency-dependent tree network
Dvořák On linguistic approximation in the frame of fuzzy logic deduction
Szczuka Refining classifiers with neural networks
Yamamoto et al. Intelligent tuning PID controllers
Rutkowska et al. Fuzzy inference neural networks and their applications to medical diagnosis
Ohashi et al. Knowledge Acquisition Using Fuzzy Inference Unified Max Operation and Its Application to a Medical Diagnosis System
Hammell II et al. An adaptive hierarchical fuzzy model
US5546501A (en) Defuzzification system for shifting and scaling centroid values
Arnould et al. Algorithms for fuzzy inference and tuning in the fuzzy inference software FINEST
CA2254763A1 (en) Multi grade fuzzy logic controller
KR100338312B1 (ko) 퍼지제어루프에서의퍼지추론방법
Harb et al. Chaos control using fuzzy controllers (Mamdani model)
US5572626A (en) Fuzzy membership function generator using resonant tunneling diodes
Lewis INDIRECT ADAPTIVE FUZZY LOGIC CONTROL SYSTEMS
Halliwell et al. Towards temporal linguistic variables
Gao et al. DFSLIF: dynamical fuzzy system with linguistic information feedback
Er et al. A novel self-organizing neural fuzzy network for automatic generation of fuzzy inference systems
do Carmo Nicoletti et al. A Fuzzified Nested Generalized Exemplar Theory

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980609

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees