JPH0836020A - Method and device for evaluating characteristic of mosfet - Google Patents
Method and device for evaluating characteristic of mosfetInfo
- Publication number
- JPH0836020A JPH0836020A JP17234394A JP17234394A JPH0836020A JP H0836020 A JPH0836020 A JP H0836020A JP 17234394 A JP17234394 A JP 17234394A JP 17234394 A JP17234394 A JP 17234394A JP H0836020 A JPH0836020 A JP H0836020A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- source
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＭＯＳＦＥＴの特性評
価方法及び評価装置に係わり、特にＭＯＳＦＥＴの反転
層モビリティの測定に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MOSFET characteristic evaluation method and an evaluation apparatus, and more particularly to measurement of inversion layer mobility of MOSFET.
【０００２】[0002]
【従来の技術】ＭＯＳＦＥＴの電気的特性を評価するた
めには、反転層中の電子及び正孔のモビリティが非常に
重要な物理量である。反転層モビリティを高精度に測定
することは、ＭＯＳＦＥＴのモデル化を行う際に必要で
あるばかりでなく、製品の特性を検査する評価技術とし
ても、その需要は大きい。2. Description of the Related Art The mobility of electrons and holes in an inversion layer is a very important physical quantity for evaluating the electrical characteristics of a MOSFET. Highly accurate measurement of the inversion layer mobility is not only necessary when modeling a MOSFET, but is also in great demand as an evaluation technique for inspecting product characteristics.
【０００３】従来、反転層モビリティμeff は、ＭＯＳ
ＦＥＴの３極管領域（ドレイン電圧Ｖd <<１Ｖ）におけ
るドレイン電流−ゲート電圧（Ｉd-Ｖg ）特性と、ゲー
ト・チャネル容量−ゲート電圧（Ｃgc−Ｖg ）特性とか
ら、次式を使って測定されていた。Conventionally, the inversion layer mobility μ eff is
Measured from the drain current-gate voltage (Id-Vg) characteristics and the gate / channel capacitance-gate voltage (Cgc-Vg) characteristics of the FET in the triode region (drain voltage Vd << 1V) using the following formula It had been.
【０００４】 μeff ＝（Ｌ／Ｗ）（１／ｑＮs(Vg))（Ｉd ／Ｖd ） … (1) ここで、ＬはＭＯＳＦＥＴのチャネル長、Ｗはチャネル
幅である。また、Ｎs は表面誘起キャリア密度で、ｑは
素電荷である。Μ eff = (L / W) (1 / qNs (Vg)) (Id / Vd) (1) Here, L is the channel length of the MOSFET, and W is the channel width. Ns is the surface-induced carrier density and q is the elementary charge.
【０００５】この方法は、反転層中キャリアのモビリテ
ィを精度良く測定する手法として非常に優れているもの
の、一つの大きな問題がある。それは、Ｉd-Ｖg 特性を
得るときには有限のドレイン電圧（例えばＶｄ＝１００
ｍＶ）で測定しているのに対して、Ｃgc−Ｖg 特性を得
るときにはドレイン電圧は印加されていない、という点
である。Although this method is very excellent as a method for accurately measuring the mobility of carriers in the inversion layer, it has one major problem. It is a finite drain voltage (eg Vd = 100) when Id-Vg characteristics are obtained.
mV), whereas the drain voltage is not applied when the Cgc-Vg characteristic is obtained.
【０００６】従来のゲート・チャネル間容量Ｃgcの測定
系の回路例を図６に示す。このようにソースとドレイン
は短絡されており、ドレイン電圧は印加されていない。
Ｃgcの測定データから、(2) 式を使ってＮs が見積もら
れるわけであるが、図６の測定方法では、有限のドレイ
ン電圧が印加されたときのＮs が正確に求められていな
いことになる。そのため、有限のドレイン電圧を印加し
て測定したＩd-Ｖg 特性と組み合わせてモビリティを求
めると、測定の誤差が生じることになる。FIG. 6 shows a circuit example of a conventional measurement system for the gate-channel capacitance Cgc. In this way, the source and drain are short-circuited, and the drain voltage is not applied.
Although Ns can be estimated from the measured data of Cgc by using the equation (2), Ns when the finite drain voltage is applied is not accurately obtained by the measuring method of FIG. . Therefore, if the mobility is obtained by combining with the Id-Vg characteristic measured by applying a finite drain voltage, a measurement error will occur.
【０００７】実際にドレイン電圧を変えてモビリティを
測定した結果を、図７に示す。表面キャリア密度Ｎs の
低い領域で、ドレイン電圧と共にモビリティμeff の値
が非常にばらついている。ドレイン電圧が高いときほ
ど、Ｎs の見積もり誤差は大きくなるので、モビリティ
μeff の誤差は大きくなっている。逆に、ドレイン電圧
が低いときには、Ｎs の見積もり誤差は小さくなるの
で、モビリティ曲線は真の曲線に近付いていると考えら
れる。The results of actually measuring the mobility by changing the drain voltage are shown in FIG. In the region where the surface carrier density Ns is low, the value of mobility μ eff varies greatly with the drain voltage. The higher the drain voltage is, the larger the estimation error of Ns becomes, and the larger the error of mobility μ eff becomes. On the contrary, when the drain voltage is low, the estimation error of Ns becomes small, and therefore the mobility curve is considered to be close to the true curve.
【０００８】しかしながら、ドレイン電圧を印加せずに
Ｉd-Ｖg 特性を測定することは不可能である。何故な
ら、測定される電流が非常に小さいため、ノイズ電流に
よって隠れてしまうからである。従って、図６に示す測
定方法では、モビリティを高精度に測定することはでき
ない。However, it is impossible to measure the Id-Vg characteristic without applying the drain voltage. This is because the measured current is so small that it is hidden by the noise current. Therefore, the measurement method shown in FIG. 6 cannot measure mobility with high accuracy.
【０００９】これに対して、ドレイン電圧を印加したと
きのＣgc−Ｖg 特性を測定する方法が提案されている
（C.L.Huang et al.:IEEE Trans.,ED-40,p.1134,199
3）。図８に、この測定系の概略を示す。ここでは、ゲ
ート・チャネル容量Ｃgc(Vg)が、ソースの寄与する分Ｃ
gs(Vg)と、ドレインの寄与する分Ｃgd(Vg)とに分けて測
定される。On the other hand, a method of measuring the Cgc-Vg characteristic when a drain voltage is applied has been proposed (CLHuang et al .: IEEE Trans., ED-40, p. 1134, 199).
3). FIG. 8 shows an outline of this measurement system. Here, the gate / channel capacitance Cgc (Vg) is the amount C contributed by the source.
It is measured by dividing it into gs (Vg) and Cgd (Vg) which contributes to the drain.
【００１０】 Ｃgc(Vg)＝Ｃgs(Vg)＋Ｃgd(Vg) … (3) 図８はＣgd(Vg)の測定回路に相当している。Cgc (Vg) = Cgs (Vg) + Cgd (Vg) (3) FIG. 8 corresponds to a Cgd (Vg) measuring circuit.
【００１１】しかしながら、この測定方法にも問題があ
る。それは、電流計がソース若しくはドレインに接続さ
れている、という点である。一般に、容量測定では、一
定の周波数を持つ交流の微小電圧に応答する微小の交流
電流を測定することにより、容量が求められる。図８の
測定系では、この微小の交流電流を測定するための電流
計がソース若しくはドレインに接続されているが、この
ときには、有限のドレイン電圧が印加されているため
に、これに相当するドレイン電流も流れている。つま
り、電流計には、交流の微小電流以外に、ドレイン電流
という大きな直流電流も流れ込んでしまうことになる。However, this measuring method also has a problem. That is, the ammeter is connected to the source or drain. Generally, in the capacity measurement, the capacity is obtained by measuring a minute alternating current that responds to an alternating minute voltage having a constant frequency. In the measurement system of FIG. 8, an ammeter for measuring this minute alternating current is connected to the source or the drain, but at this time, since a finite drain voltage is applied, the drain corresponding to this is connected. The current is also flowing. That is, a large direct current such as a drain current will flow into the ammeter in addition to the minute alternating current.
【００１２】そこで、ドレイン電流を取り除く作業が必
要になるが、これは単に測定系を複雑にするばかりでな
い。大きな電流の中から、微小な電流を引き出すため
に、当然、測定の誤差も大きくなる。従って、図８に示
す測定方法でも、モビリティを高精度に測定することは
できない。Therefore, it is necessary to remove the drain current, but this not only complicates the measurement system. Since a minute current is drawn from a large current, the error in measurement naturally increases. Therefore, even with the measuring method shown in FIG. 8, it is not possible to measure mobility with high accuracy.
【００１３】[0013]
【発明が解決しようとする課題】以上のように、従来の
モビリティ測定技術では、ゲート・チャネル間容量Ｃgc
の測定に際して大きな測定誤差をもたらす要因があっ
て、正確なモビリティを測定することが困難であった。As described above, in the conventional mobility measurement technique, the gate-channel capacitance Cgc
It was difficult to measure accurate mobility because there were factors that caused a large measurement error in the measurement of.
【００１４】本発明は、上記の事情を考慮してなされた
もので、その目的とするところは、ＭＯＳＦＥＴのゲー
ト・チャネル間容量Ｃgcを高精度に測定することがで
き、反転層モビリティを高精度に測定することのできる
ＭＯＳＦＥＴの特性評価方法及び評価装置を提供するこ
とにある。The present invention has been made in consideration of the above circumstances, and an object thereof is to be able to measure the gate-channel capacitance Cgc of a MOSFET with high accuracy and to achieve inversion layer mobility with high accuracy. An object of the present invention is to provide a MOSFET characteristic evaluation method and evaluation apparatus that can be measured.
【００１５】[0015]
【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。In order to solve the above problems, the present invention employs the following configurations.
【００１６】即ち本発明は、ＭＯＳＦＥＴの特性を評価
する方法又は装置において、ゲート端子とソース又はド
レイン端子間の容量を測定するに際し、ＭＯＳＦＥＴの
ソース端子とゲート端子の間に電圧可変の第１の直流電
圧源と交流電流計を直列に接続し、ソース端子とドレイ
ン端子の間に第２の直流電圧源を接続し、かつソース端
子側又はドレイン端子側に交流電圧源を挿入し、第１の
直流電圧源の電圧を調整しながらゲート端子とソース・
ドレインの一方の端子間の容量を測定することを特徴と
する。That is, according to the present invention, in a method or apparatus for evaluating the characteristics of a MOSFET, in measuring the capacitance between the gate terminal and the source or drain terminal, a first voltage varying between the source terminal and the gate terminal of the MOSFET is provided. A direct current voltage source and an alternating current ammeter are connected in series, a second direct current voltage source is connected between a source terminal and a drain terminal, and an alternating current voltage source is inserted on the source terminal side or the drain terminal side. Gate terminal and source while adjusting the voltage of the DC voltage source
It is characterized in that the capacitance between one terminals of the drain is measured.
【００１７】ここで、本発明の望ましい実施態様として
は、次のものが考えられる。Here, the following may be considered as preferable embodiments of the present invention.
【００１８】(1) ゲート端子は交流電流計及び第１の直
流電圧源を介して接地され、ソースは交流電圧源を介し
て又は直接接地され、ドレインは第２の直流電圧源を介
して又は交流電圧源及び第２の直流電圧源を介して接地
されること。(1) The gate terminal is grounded via an AC ammeter and a first DC voltage source, the source is grounded directly or via an AC voltage source, and the drain is grounded via a second DC voltage source or Grounded via an AC voltage source and a second DC voltage source.
【００１９】(2) ゲート端子を接地電位とし、その分だ
け他の端子の電位をシフトさせる。具体的には、ゲート
端子と接地端間に交流電流計を接続し、ソース端子と接
地端間にゲート電圧印加のための電圧可変の第１の直流
電圧源を接続し、ドレイン端子と接地端間にドレイン電
圧印加のための、第１の直流電圧源と連動する電圧可変
の第２の直流電圧源を接続し、基板端子と接地端間に第
１の直流電圧源と連動する電圧可変の第３の直流電圧源
を接続し、かつソース・ドレインの一方の端子と接地端
間に第１又は第２の直流電圧源と直列に交流電圧源を接
続し、第１〜第３の直流電圧源を調整しながら、ゲート
端子とソース・ドレインの一方の端子間の容量を測定す
ること。(2) The gate terminal is set to the ground potential, and the potentials of the other terminals are shifted by that amount. Specifically, an AC ammeter is connected between the gate terminal and the ground terminal, a first DC voltage source with variable voltage for applying a gate voltage is connected between the source terminal and the ground terminal, and the drain terminal and the ground terminal are connected. A variable voltage second DC voltage source, which is interlocked with the first DC voltage source for applying a drain voltage, is connected in between, and a voltage variable interlocked with the first DC voltage source is connected between the substrate terminal and the ground terminal. A third DC voltage source is connected, and an AC voltage source is connected in series with one of the source / drain terminals and the ground terminal in series with the first or second DC voltage source. While adjusting the source, measure the capacitance between the gate terminal and one of the source / drain terminals.
【００２０】(3) ゲート・ソース間容量Ｃgs及びゲート
・ドレイン間容量Ｃgdを測定した後、これらを加算して
ゲート・チャネル間容量Ｃgcを求めること。(3) After measuring the gate-source capacitance Cgs and the gate-drain capacitance Cgd, add them to obtain the gate-channel capacitance Cgc.
【００２１】(4) ゲート電圧とドレイン電流の関係（Ｉ
d-Ｖg 特性）と、ゲート・チャネル間容量Ｃgcとに基づ
いて、前記 (1)及び (2)式からＭＯＳＦＥＴの反転層モ
ビリティを測定すること。(4) Relationship between gate voltage and drain current (I
d-Vg characteristic) and the gate-channel capacitance Cgc, the inversion layer mobility of the MOSFET is measured from the equations (1) and (2).
【００２２】(5) スイッチの切り替えにより、Ｉd-Ｖg
特性とゲート・チャネル間容量Ｃgcの測定を行うこと。
具体的には、ソース・ドレインの一方の端子と接地端間
に、第１のモードでは交流電圧源と電圧可変の第１の直
流電圧源を接続し、第２のモードでは第１の直流電圧源
と直流電流計を接続する第１のスイッチ回路と、ゲート
端子と接地端間に、第１のモードでは交流電流計を接続
し、第２のモードでは短絡線を接続する第２のスイッチ
回路と、ソース・ドレインの他方と接地端間に接続され
る、第１の直流電圧源と連動する電圧可変の第２の直流
電圧源と、基板端子と接地端間に接続される、第１の直
流電圧源と連動する電圧可変の第３の直流電圧源とを具
備してなり、各スイッチ回路の第１のモードでゲート・
チャネル間容量Ｃgcの測定を行い、第２のモードでゲー
ト電圧とドレイン電流の関係（Ｉd-Ｖg 特性）を測定す
ること。(5) By switching the switch, Id-Vg
Measure the characteristics and gate-channel capacitance Cgc.
Specifically, between the one terminal of the source / drain and the ground terminal, an AC voltage source and a variable first DC voltage source are connected in the first mode, and a first DC voltage source is connected in the second mode. A first switch circuit for connecting the source and the DC ammeter, and a second switch circuit for connecting the AC ammeter in the first mode and the short-circuit line in the second mode between the gate terminal and the ground terminal. A second DC voltage source, which is connected between the other of the source / drain and the ground terminal, and which is variable in voltage in conjunction with the first DC voltage source; and a first DC voltage source connected between the substrate terminal and the ground terminal. A DC voltage source and a variable DC voltage source interlocking with the DC voltage source.
Measure the capacitance Cgc between channels and measure the relationship between the gate voltage and the drain current (Id-Vg characteristic) in the second mode.
【００２３】[0023]
【作用】本発明によれば、ソース・ドレイン間に直流電
圧を印加した状態で、ゲートとソース及びドレイン間の
容量を測定することができる。そしてこの場合、交流電
流計にはドレイン電流が流れることはなく、ゲートとソ
ース又はドレイン間の容量に相当する交流電流が流れる
のみであるから、測定精度が極めて高い。このため、こ
れらを加算することによりゲート・チャネル間の容量を
高精度に測定することができる。従って、反転層モビリ
ティを高精度に測定することができ、ＭＯＳトランジス
タの特性評価を精度良く行うことができる。According to the present invention, the capacitance between the gate and the source / drain can be measured with a DC voltage applied between the source / drain. In this case, the drain current does not flow through the AC ammeter, and only the AC current corresponding to the capacitance between the gate and the source or the drain flows, so that the measurement accuracy is extremely high. Therefore, the capacitance between the gate and the channel can be measured with high accuracy by adding these. Therefore, the inversion layer mobility can be measured with high accuracy, and the characteristics of the MOS transistor can be evaluated with high accuracy.
【００２４】[0024]
【実施例】以下、本発明の実施例を図面を用いて説明す
る。Embodiments of the present invention will be described below with reference to the drawings.
【００２５】（実施例１）図１は、本発明の第１の実施
例に係わる容量測定原理を説明するための回路構成図で
ある。(Embodiment 1) FIG. 1 is a circuit configuration diagram for explaining the principle of capacitance measurement according to the first embodiment of the present invention.
【００２６】図１（ａ）は、ゲート・ソース間容量Ｃgs
を見積もるための測定系である。ＭＯＳトランジスタの
ソース端子と接地端間には、微小電圧を発生する交流電
圧源１１が接続されている。ゲート端子と接地端間に
は、交流電流計１２とゲート電圧を印加するための可変
電圧源（第１の直流電圧源）２１が直列に接続されてい
る。また、ドレイン端子と接地端間には、ソース・ドレ
イン間に所定のドレイン電圧を印加するためのドレイン
電圧源（第２の直流電圧源）２２が接続されている。FIG. 1A shows the gate-source capacitance Cgs.
Is a measurement system for estimating. An AC voltage source 11 that generates a minute voltage is connected between the source terminal of the MOS transistor and the ground terminal. An AC ammeter 12 and a variable voltage source (first DC voltage source) 21 for applying a gate voltage are connected in series between the gate terminal and the ground terminal. A drain voltage source (second DC voltage source) 22 for applying a predetermined drain voltage between the source and drain is connected between the drain terminal and the ground terminal.
【００２７】これによって、ソースの交流電圧変調に応
答するゲートの交流電流を正確に測定できる。何故な
ら、ソース・ドレイン間には直流電流が流れ続けるもの
の、ゲートには直流電流は全く流れないからである。従
って、ドレイン電圧を印加したときのＣgsが正確に測定
できることになる。This allows accurate measurement of the gate AC current in response to the source AC voltage modulation. This is because a direct current continues to flow between the source and drain, but no direct current flows in the gate. Therefore, Cgs when the drain voltage is applied can be accurately measured.
【００２８】図１（ｂ）は、ゲート・ドレイン間容量Ｃ
gdを見積もるための測定系である。図１（ａ）と比較し
て、交流電圧源１１がドレイン側に挿入されているのみ
で、他は基本的に同じである。これにより、ドレイン電
圧を印加したときのゲート・ドレイン間容量Ｃgdが正確
に測定できることになる。FIG. 1B shows the gate-drain capacitance C.
This is a measurement system for estimating gd. Compared to FIG. 1A, the AC voltage source 11 is only inserted on the drain side, and the other points are basically the same. As a result, the gate-drain capacitance Cgd when the drain voltage is applied can be accurately measured.
【００２９】従って、前記 (3)式によりゲート・チャネ
ル間容量Ｃgcが正しく求められ、最終的に、ドレイン電
圧を印加したときの表面キャリア密度Ｎs が正確に求め
られることになる。これにより、反転層モビリティを高
精度に測定することができ、ＭＯＳＦＥＴの特性評価を
精度良く行うことができる。Therefore, the gate-channel capacitance Cgc can be correctly obtained by the equation (3), and finally the surface carrier density Ns when the drain voltage is applied can be accurately obtained. As a result, the inversion layer mobility can be measured with high accuracy, and the characteristics of the MOSFET can be evaluated with high accuracy.
【００３０】（実施例２）図２は、本発明の第２の実施
例に係わる容量測定原理を説明するための回路構成図で
ある。(Embodiment 2) FIG. 2 is a circuit configuration diagram for explaining the principle of capacitance measurement according to the second embodiment of the present invention.
【００３１】図２（ａ）はＣgsの測定系、図２（ｂ）は
Ｃgdの測定系である。図１と異なるのは、ゲートが交流
電流計１２に接続されて、そのまま接地されていること
である。FIG. 2A shows a Cgs measurement system, and FIG. 2B shows a Cgd measurement system. The difference from FIG. 1 is that the gate is connected to the AC ammeter 12 and grounded as it is.
【００３２】即ち、図２（ａ）に示すＣgsの測定系で
は、ソース端子と接地端間に交流電圧源１１と可変電圧
源（第１の直流電圧源）３１が直列に接続され、ドレイ
ン端子と接地端間に可変電圧源（第２の直流電圧源）３
２が接続され、基板端子と接地端間に可変電圧源（第３
の直流電圧源）３３が接続されている。図２（ｂ）に示
すＣgdの測定系では、ドレイン端子と接地端間に交流電
圧源１１と可変電圧源３２が直列に接続され、ソース端
子と接地端間には可変電圧源３１が接続されている。That is, in the Cgs measurement system shown in FIG. 2A, the AC voltage source 11 and the variable voltage source (first DC voltage source) 31 are connected in series between the source terminal and the ground terminal, and the drain terminal is connected. Variable voltage source (second DC voltage source) 3 between the
2 is connected, and a variable voltage source (3rd terminal) is connected between the substrate terminal and the ground terminal.
DC voltage source 33) is connected. In the Cgd measurement system shown in FIG. 2B, the AC voltage source 11 and the variable voltage source 32 are connected in series between the drain terminal and the ground terminal, and the variable voltage source 31 is connected between the source terminal and the ground terminal. ing.
【００３３】この場合には、ソース，ドレイン，基板の
各々に接続された可変電圧源３１，３２，３３の接続関
係を図２のように調整することによって、実効的にゲー
トにＶg の電圧を印加することができる。ここで、実際
には、上記可変電圧源３１，３２，３３の電圧値を図２
のように調整することにより、ソース・ドレインの交流
電圧源に対する接続関係を切り替えることが容易に可能
となる。そして、第１の実施例と同様に、Ｃgs及びＣgd
を高精度に測定することが可能となる。In this case, the voltage Vg is effectively applied to the gate by adjusting the connection relationship of the variable voltage sources 31, 32 and 33 connected to the source, drain and substrate, respectively, as shown in FIG. Can be applied. Here, in reality, the voltage values of the variable voltage sources 31, 32, and 33 are shown in FIG.
By adjusting as described above, it becomes possible to easily switch the connection relation between the source / drain and the AC voltage source. Then, as in the first embodiment, Cgs and Cgd
Can be measured with high accuracy.
【００３４】これまで、ソースと基板の間の電圧は０Ｖ
で考えているが、基板に接続される可変電圧源３３の値
を−Ｖg ＋Ｖsub とすることで、基板バイアスＶsub を
印加したときの容量測定も、勿論可能である。最終的に
得られる測定結果は、図１と全く同じであることは言う
までもない。Up to now, the voltage between the source and the substrate is 0V.
As described above, by setting the value of the variable voltage source 33 connected to the substrate to −Vg + Vsub, it is of course possible to measure the capacitance when the substrate bias Vsub is applied. It goes without saying that the finally obtained measurement results are exactly the same as those in FIG.
【００３５】図３は、本発明に係わるモビリティ測定で
得られる特性の一例である。図３（ａ）はＩd-Ｖg 特
性、図３（ｂ）はＣgc−Ｖg 特性である。ドレイン電圧
は１００ｍＶである。図３（ｂ）では、比較のために、
ドレイン電圧を印加していない場合（Ｖd ＝０Ｖ）も示
されている。ドレイン電圧を印加することにより、Ｃgc
−Ｖg 特性の立上がり方が緩やかになっている。これ
は、ドレイン電圧の効果を無視するとＮs の見積もりを
過大評価してしまうことを意味し、その結果、図６のよ
うにモビリティは過少評価される。FIG. 3 shows an example of characteristics obtained by the mobility measurement according to the present invention. 3A shows the Id-Vg characteristic, and FIG. 3B shows the Cgc-Vg characteristic. The drain voltage is 100 mV. In FIG. 3B, for comparison,
The case where no drain voltage is applied (Vd = 0V) is also shown. By applying drain voltage, Cgc
The rise of the −Vg characteristic is gradual. This means that if the effect of the drain voltage is ignored, the estimation of Ns will be overestimated, and as a result, the mobility will be underestimated as shown in FIG.
【００３６】図４は、本発明に係わるモビリティ測定の
結果例である。図６と異なり、ドレイン電圧によらず同
一のモビリティ曲線が得られていることが分かる。これ
は、各ドレイン電圧に対して、表面キャリア密度Ｎs が
正確に見積もられた結果に他ならない。さらに、この曲
線に図６のモビリティ曲線がドレイン電圧の低下と共に
漸近していることから、図４の曲線は真のモビリティ曲
線を与えていると断定できる。換言すれば、反転層中キ
ャリアのモビリティの高精度な測定が実現できたことに
なる。FIG. 4 shows an example of the result of the mobility measurement according to the present invention. It can be seen that unlike FIG. 6, the same mobility curve is obtained regardless of the drain voltage. This is the result of the accurate estimation of the surface carrier density Ns for each drain voltage. Furthermore, since the mobility curve of FIG. 6 is asymptotic to this curve as the drain voltage decreases, it can be concluded that the curve of FIG. 4 gives a true mobility curve. In other words, highly accurate measurement of carrier mobility in the inversion layer could be realized.
【００３７】（実施例３）図５は、本発明の第３の実施
例に係わる高精度モビリティ評価装置を示す回路構成図
である。この実施例は、第２の実施例の構成に加えて、
Ｉd-Ｖg 特性も測定できる構成を付加したものである。(Embodiment 3) FIG. 5 is a circuit configuration diagram showing a high precision mobility evaluation apparatus according to a third embodiment of the present invention. In this embodiment, in addition to the configuration of the second embodiment,
The configuration is such that Id-Vg characteristics can also be measured.
【００３８】ＭＯＳトランジスタのソース端子には、交
流電圧源１１，可変電圧源３１，直流電流計１３及び第
１のスイッチ回路４１が接続されるが、スイッチ回路４
１により、第１のモード（Ｘ）ではソース端子と接地端
間に交流電圧源１１と可変電圧源３１が直列に接続さ
れ、第２のモード（Ｙ）ではソース端子と接地端間に可
変電圧源３１と直流電流計１３が直列に接続されるもの
となっている。The source terminal of the MOS transistor is connected to the AC voltage source 11, the variable voltage source 31, the DC ammeter 13 and the first switch circuit 41.
1, the AC voltage source 11 and the variable voltage source 31 are connected in series between the source terminal and the ground terminal in the first mode (X), and the variable voltage source is connected between the source terminal and the ground terminal in the second mode (Y). The source 31 and the DC ammeter 13 are connected in series.
【００３９】ゲート端子には交流電流計１２と第２のス
イッチ回路４２が接続されるが、このスイッチ回路４２
により、第１のモード（Ｘ）ではゲート端子と接地端間
に交流電流計１２が接続され、第２のモード（Ｙ）では
ゲート端子が直接接地されるものとなっている。また、
ドレイン端子と接地端間には可変電圧源３２が接続さ
れ、基板端子と接地端間には可変電圧源３３が接続され
ている。The alternating current ammeter 12 and the second switch circuit 42 are connected to the gate terminal.
Thus, the AC ammeter 12 is connected between the gate terminal and the ground terminal in the first mode (X), and the gate terminal is directly grounded in the second mode (Y). Also,
The variable voltage source 32 is connected between the drain terminal and the ground terminal, and the variable voltage source 33 is connected between the substrate terminal and the ground terminal.
【００４０】このような構成であれば、Ｃgc−Ｖg 特性
の測定とＩd-Ｖg 特性の測定とが、スイッチ４１，４２
の切り替えにより、同じ評価装置で行える。つまり、Ｃ
gc−Ｖg 測定では、スイッチ４１，４２をＸにする。ま
た、Ｉd-Ｖg 測定では、スイッチ４１，４２をＹにす
る。通常、ＭＯＳＦＥＴのソース／ドレインは対象であ
るので、一方の端子のみ交流電流計１２が接続されるよ
うにして、ＣgsとＣgdとを同時に測定することができ
る。このときには、各々の可変直流電圧源を適宜、調整
すればよい。また、直流電流計１３の位置は、図５に限
定されるものではなく、図５とは反対側の端子に接続す
ることも、勿論可能である。With such a configuration, the switches 41 and 42 are used to measure the Cgc-Vg characteristic and the Id-Vg characteristic.
The same evaluation device can be used by switching. That is, C
In the gc-Vg measurement, the switches 41 and 42 are set to X. Further, in the Id-Vg measurement, the switches 41 and 42 are set to Y. Since the source / drain of the MOSFET is usually the target, Cgs and Cgd can be measured simultaneously by connecting the AC ammeter 12 to only one terminal. At this time, each variable DC voltage source may be adjusted appropriately. Further, the position of the DC ammeter 13 is not limited to that shown in FIG.
【００４１】図５のように、Ｃgc−Ｖg 特性の評価方法
とＩd-Ｖg 特性の評価方法とを統合し、一つの評価シス
テムを構築することによって、従来困難であった、モビ
リティ測定の自動化が実現可能となる。これは、大量生
産される製品を検査する評価技術としても十分に対応で
きるものである。As shown in FIG. 5, by integrating the Cgc-Vg characteristic evaluation method and the Id-Vg characteristic evaluation method and constructing one evaluation system, automation of mobility measurement, which has been difficult in the past, can be achieved. It becomes feasible. This can be sufficiently applied as an evaluation technique for inspecting mass-produced products.
【００４２】なお、本発明は上述した各実施例に限定さ
れるものではない。図１、図２に示した回路の接続関係
は必ずしもこれらに限るものではなく、仕様に応じて適
宜変更可能である。要は、ゲートに交流電流計が接続さ
れ、容量測定すべきソース側又はドレイン側に交流電圧
源が接続され、ソース・ドレイン間に直流電圧を印加し
た状態で、交流電流計にゲートとソース又はドレイン間
の容量に対応する交流電流のみが流れる構成であればよ
い。さらに、図５におけるスイッチ回路の構成もこれに
限るものではなく、仕様に応じて適宜変更可能である。
また本発明は、反転層モビリティの測定に限らず、ゲー
ト・チャネル間の容量測定を必要とする各種の特性評価
に適用することが可能である。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施することができ
る。The present invention is not limited to the above embodiments. The connection relationships of the circuits shown in FIGS. 1 and 2 are not necessarily limited to these, and can be changed as appropriate according to the specifications. The point is that an AC ammeter is connected to the gate, an AC voltage source is connected to the source side or the drain side where the capacitance is to be measured, and a DC voltage is applied between the source and drain. It suffices if only the alternating current corresponding to the capacitance between the drains flows. Further, the configuration of the switch circuit in FIG. 5 is not limited to this, and can be appropriately changed according to the specifications.
Further, the present invention can be applied not only to the measurement of the inversion layer mobility but also to various characteristic evaluations requiring the capacitance measurement between the gate and the channel. In addition, various modifications can be made without departing from the scope of the present invention.
【００４３】[0043]
【発明の効果】以上詳述したように本発明によれば、Ｍ
ＯＳトランジスタのソース又はドレイン端子に交流電圧
源を接続し、ゲートに交流電流計を接続することによ
り、ＭＯＳトランジスタのゲート・チャネル間容量を高
精度に測定することができ、反転層モビリティを高精度
に測定することのできるＭＯＳトランジスタの特性評価
方法及び評価装置を実現することが可能となる。As described above in detail, according to the present invention, M
By connecting an AC voltage source to the source or drain terminal of the OS transistor and connecting an AC ammeter to the gate, the gate-channel capacitance of the MOS transistor can be measured with high accuracy, and the inversion layer mobility can be measured with high accuracy. Therefore, it is possible to realize a MOS transistor characteristic evaluation method and an evaluation apparatus that can be measured.
【図１】第１の実施例に係わる容量測定原理を説明する
ための回路構成図。FIG. 1 is a circuit configuration diagram for explaining a capacitance measurement principle according to a first embodiment.
【図２】第２の実施例に係わる容量測定原理を説明する
ための回路構成図。FIG. 2 is a circuit configuration diagram for explaining a capacitance measurement principle according to a second embodiment.
【図３】本発明に係わる評価方法を用いて得られるＩd
−Ｖg 特性及びＣgc−Ｖg 特性を示す図。FIG. 3 is an Id obtained by using the evaluation method according to the present invention.
The figure which shows -Vg characteristic and Cgc-Vg characteristic.
【図４】本発明に係わる評価方法を用いて得られるモビ
リティ曲線を示す図。FIG. 4 is a diagram showing a mobility curve obtained by using the evaluation method according to the present invention.
【図５】第３の実施例に係わる高精度モビリティ評価装
置を示す回路構成図。FIG. 5 is a circuit configuration diagram showing a high precision mobility evaluation device according to a third embodiment.
【図６】従来のゲート・チャネル間容量測定系を示す回
路構成図。FIG. 6 is a circuit configuration diagram showing a conventional gate-channel capacitance measuring system.
【図７】従来の評価方法を用いて得られるモビリティ曲
線を示す図。FIG. 7 is a diagram showing a mobility curve obtained by using a conventional evaluation method.
【図８】従来のＣgc−Ｖg 特性を測定する評価方法を示
す回路構成図。FIG. 8 is a circuit configuration diagram showing an evaluation method for measuring a conventional Cgc-Vg characteristic.
１１…交流電圧源 １２…交流電流計 １３…直流電流計 ２１…可変電圧源（第１の直流電圧源） ２２…ドレイン電圧源（第２の直流電圧源） ３１…可変電圧源（第１の直流電圧源） ３２…可変電圧源（第２の直流電圧源） ３３…可変電圧源（第３の直流電圧源） ４１…第１のスイッチ回路 ４２…第２のスイッチ回路 11 ... AC voltage source 12 ... AC ammeter 13 ... DC ammeter 21 ... Variable voltage source (first DC voltage source) 22 ... Drain voltage source (second DC voltage source) 31 ... Variable voltage source (first DC voltage source) 32 ... Variable voltage source (second DC voltage source) 33 ... Variable voltage source (third DC voltage source) 41 ... First switch circuit 42 ... Second switch circuit
Claims (5)
て、ゲート端子とソース又はドレイン端子間の容量を測
定するに際し、 ＭＯＳＦＥＴのソース端子及びドレイン端子の一方とゲ
ート端子との間に電圧可変の第１の直流電圧源，交流電
流計及び交流電圧源を直列に接続し、前記ソース端子と
ドレイン端子との間に第２の直流電圧源を接続し、かつ
前記ソース端子及びドレイン端子の一方に前記交流電圧
源を第２の直流電圧源と直列に挿入し、 第１の直流電圧源の電圧を調整しながら前記容量を測定
することを特徴とするＭＯＳＦＥＴの特性評価方法。1. A method for evaluating the characteristics of a MOSFET, wherein when measuring a capacitance between a gate terminal and a source or drain terminal, a first variable voltage is applied between one of a source terminal and a drain terminal of the MOSFET and a gate terminal. , A DC voltage source, an AC ammeter and an AC voltage source are connected in series, a second DC voltage source is connected between the source terminal and the drain terminal, and the AC voltage is applied to one of the source terminal and the drain terminal. A method for evaluating characteristics of a MOSFET, characterized in that a voltage source is inserted in series with a second DC voltage source, and the capacitance is measured while adjusting the voltage of the first DC voltage source.
て、ゲート端子とソース又はドレイン端子間の容量を測
定するに際し、 ＭＯＳＦＥＴのゲート端子と接地端間に交流電流計を接
続し、ソース端子及びドレイン端子の一方と接地端間に
ゲート電圧印加のための電圧可変の第１の直流電圧源を
接続し、ソース端子及びドレイン端子の他方と接地端間
にドレイン電圧印加のための、第１の直流電圧源と連動
する電圧可変の第２の直流電圧源を接続し、基板端子と
接地端間に第１の直流電圧源と連動する電圧可変の第３
の直流電圧源を接続し、かつ前記ソース端子及びドレイ
ン端子の一方と接地端間に第１の直流電圧源と直列に交
流電圧源を接続し、 第１〜第３の直流電圧源を調整しながら前記容量を測定
することを特徴とするＭＯＳＦＥＴの特性評価方法。2. A method for evaluating the characteristics of a MOSFET, wherein when measuring the capacitance between the gate terminal and the source or drain terminal, an AC ammeter is connected between the gate terminal and the ground terminal of the MOSFET, and the source terminal and the drain terminal are connected. A first DC voltage source with a variable voltage for applying a gate voltage is connected between one of them and a ground terminal, and a first DC voltage for applying a drain voltage between the other of the source and drain terminals and the ground terminal. A variable DC second voltage source that is interlocked with the voltage source, and a voltage variable third interlocked with the first DC voltage source between the substrate terminal and the ground terminal.
The DC voltage source is connected, and an AC voltage source is connected in series with the first DC voltage source between one of the source terminal and the drain terminal and the ground terminal to adjust the first to third DC voltage sources. A method for evaluating the characteristics of a MOSFET, characterized in that the capacitance is measured.
との関係と、ゲート・チャネル間容量に基づいてＭＯＳ
ＦＥＴの反転層モビリティを測定するＭＯＳＦＥＴの特
性評価方法において、前記ゲート・チャネル間容量を測
定するに際し、 ＭＯＳＦＥＴのソース端子及びドレイン端子の一方とゲ
ート端子との間に電圧可変の第１の直流電圧源，交流電
流計及び交流電圧源を直列に接続し、前記ソース端子と
ドレイン端子との間に第２の直流電圧源を接続し、かつ
前記ソース端子及びドレイン端子の一方に前記交流電圧
源を第２の直流電圧源と直列に挿入し、第１の直流電圧
源の電圧を調整しながら前記ソース端子及びドレイン端
子の一方と前記ゲート端子との間の容量を測定し、 次いで前記交流電圧源が前記ソース端子及びドレイン端
子の他方の端子側に接続されるように切り替えを行い、
第１の直流電圧源の電圧を調整しながら前記ソース端子
及びドレイン端子の他方と前記ゲート端子との間の容量
を測定し、 しかるのち得られたゲート端子とソース端子間及びゲー
ト端子とドレイン端子間の各容量を加算してゲート・チ
ャネル間容量を求めることを特徴とするＭＯＳＦＥＴの
特性評価方法。3. A MOS based on the relationship between the gate voltage and drain current of a MOSFET and the gate-channel capacitance.
In a MOSFET characteristic evaluation method for measuring inversion layer mobility of an FET, in measuring the gate-channel capacitance, a first DC voltage with a variable voltage between one of a source terminal and a drain terminal of the MOSFET and a gate terminal. Source, an AC ammeter and an AC voltage source are connected in series, a second DC voltage source is connected between the source terminal and the drain terminal, and the AC voltage source is connected to one of the source terminal and the drain terminal. The second DC voltage source is inserted in series, and the capacitance between one of the source terminal and the drain terminal and the gate terminal is measured while adjusting the voltage of the first DC voltage source, and then the AC voltage source. Is switched to be connected to the other terminal side of the source terminal and the drain terminal,
The capacitance between the other of the source terminal and the drain terminal and the gate terminal is measured while adjusting the voltage of the first DC voltage source, and then the obtained gate terminal and the source terminal and between the gate terminal and the drain terminal are obtained. A method for evaluating the characteristics of a MOSFET, characterized in that the capacitance between gate and channel is obtained by adding the respective capacitances between the two.
圧可変の第１の直流電圧源と交流電流計が直列に接続さ
れ、ソース端子及びドレイン端子の一方と接地端間に交
流電圧源が接続され、かつソース端子及びドレイン端子
の他方と接地端間に電圧可変の第２の直流電圧源が接続
されており、第１及び第２の直流電圧源の少なくとも一
方の電圧を調整しながら、ゲート端子とソース端子間及
びゲート端子とドレイン端子間の容量を測定する手段
と、 前記ゲート端子とソース端子間及びゲート端子とドレイ
ン端子間の各容量を加算してゲート・チャネル間の容量
を求める手段と、を具備してなることを特徴とするＭＯ
ＳＦＥＴの特性評価装置。4. A first DC voltage source of variable voltage and an AC ammeter are connected in series between the gate terminal and the ground terminal of the MOSFET, and the AC voltage source is connected between one of the source terminal and drain terminal and the ground terminal. A second DC voltage source having a variable voltage is connected between the other of the source terminal and the drain terminal and the ground terminal, and the gate is adjusted while adjusting the voltage of at least one of the first and second DC voltage sources. Means for measuring the capacitance between the terminal and the source terminal and between the gate terminal and the drain terminal; and means for adding the respective capacitances between the gate terminal and the source terminal and between the gate terminal and the drain terminal to obtain the capacitance between the gate and the channel. An MO characterized by comprising:
SFET characteristics evaluation device.
との関係と、ゲート・チャネル間容量と、に基づいてＭ
ＯＳＦＥＴの反転層モビリティを評価するＭＯＳＦＥＴ
の特性評価装置において、 ＭＯＳＦＥＴのソース端子及びドレイン端子の一方と接
地端間に、第１のモードでは交流電圧源と電圧可変の第
１の直流電圧源を接続し、第２のモードでは第１の直流
電圧源と直流電流計を接続する第１のスイッチ回路と、 ゲート端子と接地端間に、第１のモードでは交流電流計
を接続し、第２のモードでは短絡線を接続する第２のス
イッチ回路と、 ソース端子及びドレイン端子の他方と接地端間に接続さ
れる、第１の直流電圧源と連動する電圧可変の第２の直
流電圧源と、 基板端子と接地端間に接続される、第１の直流電圧源と
連動する電圧可変の第３の直流電圧源とを具備してな
り、 前記各スイッチ回路の第１のモードでゲート・チャネル
間容量の測定を行い、第２のモードでゲート電圧とドレ
イン電流との関係を測定することを特徴とするＭＯＳＦ
ＥＴの特性評価装置。5. M based on the relationship between the gate voltage and drain current of the MOSFET and the gate-channel capacitance.
MOSFET for evaluating inversion layer mobility of OSFET
In the characteristic evaluation device, the AC voltage source and the voltage-variable first DC voltage source are connected between the source terminal and the drain terminal of the MOSFET and the ground terminal in the first mode, and the first mode in the second mode. A first switch circuit for connecting the DC voltage source and the DC ammeter, and a second switch circuit for connecting the AC ammeter in the first mode and the short-circuit wire in the second mode between the gate terminal and the ground terminal. And a second DC voltage source, which is connected between the other of the source terminal and the drain terminal and the ground terminal, and which is variable in voltage in conjunction with the first DC voltage source, and is connected between the substrate terminal and the ground terminal. A first DC voltage source and a variable DC voltage source that is interlocked with the first DC voltage source. The gate-channel capacitance is measured in the first mode of each switch circuit, and the second DC voltage source is connected to the second DC voltage source. Mode with gate voltage and drain current MOSF characterized by measuring the relationship
ET characteristic evaluation device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17234394A JPH0836020A (en) | 1994-07-25 | 1994-07-25 | Method and device for evaluating characteristic of mosfet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17234394A JPH0836020A (en) | 1994-07-25 | 1994-07-25 | Method and device for evaluating characteristic of mosfet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0836020A true JPH0836020A (en) | 1996-02-06 |
Family
ID=15940155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17234394A Pending JPH0836020A (en) | 1994-07-25 | 1994-07-25 | Method and device for evaluating characteristic of mosfet |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0836020A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005033057A (en) * | 2003-07-08 | 2005-02-03 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| WO2006099518A2 (en) * | 2005-03-15 | 2006-09-21 | The Goverment of the United States of America, as represented by the Secretary of the Navy | Capacitance-based sensing of molecular absorbates on the surface of single walled carbon nanotubes |
| KR100744939B1 (en) * | 2006-08-16 | 2007-08-01 | 동부일렉트로닉스 주식회사 | Calculation method of capacitance for ldmos transistor |
| KR100850140B1 (en) * | 2006-12-27 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Test structure for sampling overlap capacitance of metal-oxide semiconductor field effect transistor and method therefor |
| KR100945512B1 (en) * | 2003-02-26 | 2010-03-09 | 삼성전자주식회사 | Gate capacitance measurement method with dissipation factor error correction |
| WO2020136469A1 (en) * | 2018-12-27 | 2020-07-02 | 株式会社半導体エネルギー研究所 | Transistor model, method for creating transistor model, simulation device, program, and recording medium |
-
1994
- 1994-07-25 JP JP17234394A patent/JPH0836020A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945512B1 (en) * | 2003-02-26 | 2010-03-09 | 삼성전자주식회사 | Gate capacitance measurement method with dissipation factor error correction |
| JP2005033057A (en) * | 2003-07-08 | 2005-02-03 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP4593891B2 (en) * | 2003-07-08 | 2010-12-08 | パナソニック株式会社 | Semiconductor device |
| WO2006099518A2 (en) * | 2005-03-15 | 2006-09-21 | The Goverment of the United States of America, as represented by the Secretary of the Navy | Capacitance-based sensing of molecular absorbates on the surface of single walled carbon nanotubes |
| WO2006099518A3 (en) * | 2005-03-15 | 2009-04-23 | Goverment Of The United States | Capacitance-based sensing of molecular absorbates on the surface of single walled carbon nanotubes |
| US7776269B2 (en) * | 2005-03-15 | 2010-08-17 | The United States Of America As Represented By The Secretary Of The Navy | Capacitive based sensing of molecular adsorbates on the surface of single wall nanotubes |
| KR100744939B1 (en) * | 2006-08-16 | 2007-08-01 | 동부일렉트로닉스 주식회사 | Calculation method of capacitance for ldmos transistor |
| KR100850140B1 (en) * | 2006-12-27 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Test structure for sampling overlap capacitance of metal-oxide semiconductor field effect transistor and method therefor |
| WO2020136469A1 (en) * | 2018-12-27 | 2020-07-02 | 株式会社半導体エネルギー研究所 | Transistor model, method for creating transistor model, simulation device, program, and recording medium |
| JPWO2020136469A1 (en) * | 2018-12-27 | 2020-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Grotjohn et al. | A parametric short-channel MOS transistor model for subthreshold and strong inversion current | |
| Ortiz-Conde et al. | A review of recent MOSFET threshold voltage extraction methods | |
| US7404157B2 (en) | Evaluation device and circuit design method used for the same | |
| US9170308B2 (en) | Circuit and method for biasing a plate-shaped sensor element of semiconductor material | |
| US10901024B2 (en) | Method for measuring current-voltage characteristic | |
| JP3269459B2 (en) | MISFET overlap length measuring method, measuring device, and recording medium recording extraction program | |
| Jang et al. | A new experimental method to determine the saturation voltage of a small-geometry MOSFET | |
| Rios et al. | A three-transistor threshold voltage model for halo processes | |
| JPH0836020A (en) | Method and device for evaluating characteristic of mosfet | |
| WO2019146460A1 (en) | Method for measuring current-voltage characteristic | |
| Smedes et al. | An analytical model for the non-quasi-static small-signal behaviour of submicron MOSFETs | |
| Fan et al. | Nonlinear parasitic capacitance modelling of high voltage power MOSFETs in partial SOI process | |
| Sánchez et al. | On the extraction of the source and drain series resistances of MOSFETs | |
| JP2000216258A (en) | Method and instrument for measuring overlapping length and overlapping capacitance of mosfet and recording medium | |
| CN205080180U (en) | Electric current sensing apparatus | |
| JP2005038930A (en) | Simulator of transistor, its parameter extractor, simulation method, parameter extraction method, and its program and record medium | |
| US7615991B2 (en) | Method for measuring analog channel resistance of a semiconductor device having a gate, a source, a drain, a drain sense and a source sense | |
| Kim et al. | Modeling and extraction of gate bias-dependent parasitic source and drain resistances in MOSFETs | |
| JP2001338986A (en) | Method and device for overlapping length extraction of misfet, and record medium storing extraction program | |
| Ashton et al. | Modeling and characterization of MOSFET width dependencies | |
| Yan et al. | Adopting the bsim3 model with thermal extension for a si vertical power mosfet | |
| Sheu et al. | An analytical model for intrinsic capacitances of short-channel MOSFETs | |
| JPH08298274A (en) | Evaluation method of interface level density of semiconductor element in lateral distribution | |
| JP2002353440A (en) | Method and device for simulating characteristics of semiconductor element | |
| Blaum et al. | A simple physical extraction method for R/sub D/-R/sub S/of asymmetric MOSFETs |