JPH08340130A - Compound semiconductor device and method of manufacturing the same - Google Patents

Compound semiconductor device and method of manufacturing the same

Info

Publication number
JPH08340130A
JPH08340130A JP14610195A JP14610195A JPH08340130A JP H08340130 A JPH08340130 A JP H08340130A JP 14610195 A JP14610195 A JP 14610195A JP 14610195 A JP14610195 A JP 14610195A JP H08340130 A JPH08340130 A JP H08340130A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
plane
cubic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14610195A
Other languages
Japanese (ja)
Other versions
JP3685838B2 (en
Inventor
Kazuhiko Horino
和彦 堀野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14610195A priority Critical patent/JP3685838B2/en
Publication of JPH08340130A publication Critical patent/JPH08340130A/en
Application granted granted Critical
Publication of JP3685838B2 publication Critical patent/JP3685838B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE: To improve the productivity while forming a flat semiconductor film in relation to the title compound semiconductor device including wultzite structure compound semiconductors. CONSTITUTION: The title compound semiconductor device is composed of a semiconductor substrate 11 in cubic system crystalline structure, a cubic system semiconductor layer 12 formed on a main surface of the semiconductor substrate 11 and wultzite structure crystalline semiconductors 13-16 in the same group as that of the cubic system semiconductor layer 12 formed on said layer 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、化合物半導体装置及び
その製造方法に関し、より詳しくは、ウルツ鉱型構造の
化合物半導体を含む化合物半導体装置及びその製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor device and a method of manufacturing the same, and more particularly to a compound semiconductor device including a compound semiconductor having a wurtzite structure and a method of manufacturing the same.

【0002】[0002]

【従来の技術】GaN を含むウルツ鉱型構造の化合物半導
体を発光層(活性層)として使用する発光ダイオードは
例えば図3(a) に示すような構造をしており、その発光
波長は350〜500nmの範囲内である。図3(a) にお
いて、α結晶サファイア(α−Al2O3 )基板1の上に
は、有機金属成長(MOVPE)法を用いてGaN バッフ
ァ層2、n型GaN クラッド層3、アンドープInGaN 活性
層4、p型GaN クラッド層5が順に形成されている。ま
た、p型GaN クラッド層5の上にはp側電極6、n型Ga
N クラッド層3の露出部分にはn側電極7が形成されて
いる。
2. Description of the Related Art A light emitting diode using a wurtzite type compound semiconductor containing GaN as a light emitting layer (active layer) has, for example, a structure as shown in FIG. It is in the range of 500 nm. In FIG. 3 (a), on the α-crystal sapphire (α-Al 2 O 3 ) substrate 1, a GaN buffer layer 2, an n-type GaN clad layer 3, and an undoped InGaN active layer are formed by using a metal organic growth (MOVPE) method. The layer 4 and the p-type GaN cladding layer 5 are formed in this order. In addition, on the p-type GaN cladding layer 5, a p-side electrode 6 and an n-type Ga are formed.
An n-side electrode 7 is formed on the exposed portion of the N cladding layer 3.

【0003】この発光ダイオードの共振器面は、各化合
物半導体層が成長されたサファイア基板1を所望の大き
さに切断して形成される。
The cavity facet of this light emitting diode is formed by cutting the sapphire substrate 1 on which each compound semiconductor layer has been grown to a desired size.

【0004】[0004]

【発明が解決しようとする課題】ところで、サファイア
基板1は絶縁体なので、n側電極7をn型GaN クラッド
層3に接続する場合に、部分的にp型GaN クラッド層5
からn型GaN クラッド層3の上層部までをエッチングし
てn型GaN クラッド層3を露出しているので、生産性を
十分に高めることができないといった問題がある。
By the way, since the sapphire substrate 1 is an insulator, when the n-side electrode 7 is connected to the n-type GaN clad layer 3, the p-type GaN clad layer 5 is partially formed.
Since the n-type GaN clad layer 3 is exposed by etching from to the upper part of the n-type GaN clad layer 3, there is a problem that the productivity cannot be sufficiently enhanced.

【0005】これに対して、不純物を含有させて導電性
を付与できるシリコン基板をサファイア基板1の代わり
に使用し、シリコン基板の(111)面上に化合物半導
体層を結晶成長させたものがある。その(111)面
は、ウルツ鉱型構造の(0001)面に対応している。
しかし、主面が(111)面のシリコン基板では、主面
に垂直方向への劈開は不可能なのでスクライブやダイシ
ングにより共振器面を形成する工程が必要となって、手
間がかかる。
On the other hand, in some cases, a silicon substrate containing impurities to impart conductivity is used instead of the sapphire substrate 1, and a compound semiconductor layer is crystal-grown on the (111) plane of the silicon substrate. . The (111) plane corresponds to the (0001) plane of the wurtzite structure.
However, a silicon substrate having a (111) main surface cannot be cleaved in a direction perpendicular to the main surface, and thus a step of forming a resonator surface by scribe or dicing is required, which is troublesome.

【0006】また、図3(b) に示すように、500〜6
00℃程度の低温でGaN をシリコン基板8上に成長する
と、GaN 9が粒状に成長して平坦な膜が得られないとい
った問題がある。さらに、サファイア基板1にはGaAs基
板やInP 基板のような劈開性がなく、ダイシングやスク
ライビングにより共振器面を形成する方法が採られ、し
かもサファイア基板1自体が非常に硬いので、一旦サフ
ァイア基板1を研摩により薄くした後でなければダイシ
ングやスクライビングを行えず、これによりスループッ
トが一層低下する。
Further, as shown in FIG.
When GaN is grown on the silicon substrate 8 at a low temperature of about 00 ° C., there is a problem that the GaN 9 grows granularly and a flat film cannot be obtained. Further, the sapphire substrate 1 does not have the cleavage property unlike a GaAs substrate or an InP substrate, and a method of forming a resonator surface by dicing or scribing is adopted. Moreover, since the sapphire substrate 1 itself is extremely hard, Dicing and scribing can be performed only after thinning by polishing, which further reduces the throughput.

【0007】本発明はこのような問題に鑑みてなされた
ものであって、生産性を向上するとともに、平坦な半導
体膜を得ることができる化合物半導体装置及びその製造
方法を提供することを目的とする。
The present invention has been made in view of the above problems, and an object thereof is to provide a compound semiconductor device capable of improving productivity and obtaining a flat semiconductor film, and a manufacturing method thereof. To do.

【0008】[0008]

【課題を解決するための手段】上記した課題は、図2
(c) に例示するように、結晶構造が立方晶系に属する半
導体基板11と、前記半導体基板11の主面の上方に形
成されたウルツ鉱型結晶系半導体層13〜16と、前記
半導体基板11の主面と前記ウルツ鉱型結晶系半導体層
13との間に形成され且つ前記ウルツ鉱型結晶系半導体
層13と同じ化合物族の立方晶系半導体層12とを有す
ることを特徴とする化合物半導体装置により解決する。
[Means for Solving the Problems]
As illustrated in (c), a semiconductor substrate 11 having a cubic crystal structure, a wurtzite crystal semiconductor layer 13 to 16 formed above the main surface of the semiconductor substrate 11, and the semiconductor substrate. 11. A compound, which is formed between the main surface of the wurtzite-type crystal-based semiconductor layer 13 and the wurtzite-type crystal-based semiconductor layer 13 and has a cubic semiconductor layer 12 of the same compound group as the wurtzite-type crystal-based semiconductor layer 13. The solution is a semiconductor device.

【0009】または、(111)面に垂直な面又は(1
11)面に等価な面に垂直な面が主面であり、且つ結晶
構造が立方晶系に属する半導体基板11と、前記半導体
基板11の主面の上方に形成されたウルツ鉱型結晶系半
導体よりなる能動層15とを有することを特徴とする化
合物半導体装置によって解決する。この場合の主面の表
面と前記ウルツ鉱型結晶系半導体との間には、立方晶系
半導体層13が形成されていることを特徴とする。
Alternatively, a plane perpendicular to the (111) plane or (1
11) A semiconductor substrate 11 whose main surface is a surface perpendicular to a surface equivalent to the surface and which has a cubic crystal structure, and a wurtzite crystal semiconductor formed above the main surface of the semiconductor substrate 11. And a compound semiconductor device characterized by having an active layer 15 of. In this case, a cubic semiconductor layer 13 is formed between the surface of the main surface and the wurtzite crystal semiconductor.

【0010】前記立方晶系半導体層13は、AlZ Ga1-Z
P 層(0≦Z≦1)であることを特徴とする。前記半導
体基板11は、シリコン、ゲルマニウムからなることを
特徴とする。前記ウルツ鉱型結晶系半導体層13、16
は、AlW Ga1-W N 層(0≦W≦1)又はAlX Ga1-X-Y In
Y N 層(0≦X≦1、0≦Y≦1、0≦1−X−Y≦
1)であることを特徴とする。
The cubic semiconductor layer 13 is made of Al Z Ga 1-Z.
It is characterized in that it is a P layer (0 ≦ Z ≦ 1). The semiconductor substrate 11 is made of silicon or germanium. The wurtzite crystalline semiconductor layers 13 and 16
Is an Al W Ga 1-W N layer (0 ≦ W ≦ 1) or Al X Ga 1-XY In
Y N layer (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ 1-X−Y ≦
It is characterized in that it is 1).

【0011】または、図1、図2に例示するように、結
晶構造が立方晶系に属する半導体基板11の主面に立方
晶系半導体層12を成長する工程と、前記立方晶系半導
体層12の上に低温でバッファ層13を形成する工程
と、前記バッファ層13を加熱して結晶化する工程と、
結晶化された前記バッファ層13の上に高温でウルツ鉱
型結晶系半導体層14〜16を形成する工程とを有する
ことを特徴とする化合物半導体装置の製造方法によって
解決する。
Alternatively, as illustrated in FIGS. 1 and 2, a step of growing a cubic semiconductor layer 12 on a main surface of a semiconductor substrate 11 having a cubic crystal structure, and the cubic semiconductor layer 12 Forming a buffer layer 13 on the above at a low temperature; heating the buffer layer 13 to crystallize;
And a step of forming wurtzite type crystal-based semiconductor layers 14 to 16 on the crystallized buffer layer 13 at a high temperature.

【0012】または、前記半導体基板11の前記主面
は、(111)面に垂直な面又は(111)面に等価な
面に垂直な面であり、前記ウルツ鉱型結晶系半導体層1
4〜16を形成した後に前記半導体基板を(111)面
又は(111)面に等価な面に劈開することを特徴とす
る化合物半導体装置の製造方法によって解決する。
Alternatively, the main surface of the semiconductor substrate 11 is a surface perpendicular to the (111) surface or a surface equivalent to the (111) surface, and the wurtzite crystal-based semiconductor layer 1
This is solved by a method for manufacturing a compound semiconductor device, which comprises cleaving the semiconductor substrate to (111) plane or a plane equivalent to the (111) plane after forming 4 to 16.

【0013】[0013]

【作 用】本発明によれば、結晶構造が立方晶系に属す
る半導体基板の主面の上に立方晶系化合物半導体層を形
成し、立方晶系半導体層の上にウルツ鉱型結晶系化合物
半導体層を形成している。半導体基板はその結晶中に不
純物を含有させると低抵抗化するので、不純物を含む半
導体基板を介して半導体基板上のウルツ鉱型結晶系化合
物半導体層に電流を流すことができる。このため、電極
を接続するために半導体層をエッチングする必要はな
く、スループットが向上する。
[Operation] According to the present invention, a cubic compound semiconductor layer is formed on a main surface of a semiconductor substrate whose crystal structure belongs to the cubic system, and a wurtzite crystal compound is formed on the cubic semiconductor layer. A semiconductor layer is formed. If the crystal of the semiconductor substrate contains impurities, the resistance of the semiconductor substrate is lowered. Therefore, a current can flow through the wurtzite crystal compound semiconductor layer on the semiconductor substrate through the semiconductor substrate containing the impurities. Therefore, it is not necessary to etch the semiconductor layer to connect the electrodes, and the throughput is improved.

【0014】また、その半導体基板の上には同じ立方晶
系の化合物半導体層を平坦に形成することが容易であ
り、その化合物半導体の極性によってその上に同じ族の
ウルツ鉱型結晶系半導体層を平坦に形成することが容易
になるさらに、シリコン等の立方晶系の半導体基板に半
導体レーザなどを作成できるので、同一基板にシリコン
能動素子を別工程で形成することが可能になり、電子デ
バイスと光デバイスとを高集積化することができる。
Further, it is easy to flatly form the same cubic compound semiconductor layer on the semiconductor substrate, and depending on the polarity of the compound semiconductor, a wurtzite crystal semiconductor layer of the same group can be formed thereon. Further, since it is possible to form a semiconductor laser or the like on a cubic semiconductor substrate such as silicon, it is possible to form a silicon active element on the same substrate in a separate process And the optical device can be highly integrated.

【0015】また、本発明によれば、劈開が容易な(1
11)面又はこれに等価な面に垂直となる面を主面とし
た立方晶系の半導体基板を使用し、その上に中間層、バ
ッファ層などの化合物半導体層を形成しているので、そ
れらの化合物半導体層を形成した後に半導体基板を垂直
方向に劈開すると、それらの化合物半導体層も同時に劈
開され、これにより半導体基板上に形成される発光ダイ
オードの共振面が容易に得られ、しかも、基板分割が容
易になる。
Further, according to the present invention, cleavage is easy (1
11) Since a cubic semiconductor substrate having a plane perpendicular to the plane or an equivalent plane as a main surface is used and a compound semiconductor layer such as an intermediate layer and a buffer layer is formed thereon, When the semiconductor substrate is cleaved in the vertical direction after the compound semiconductor layer is formed, the compound semiconductor layers are also cleaved at the same time, whereby the resonance surface of the light emitting diode formed on the semiconductor substrate can be easily obtained, and Easy to split.

【0016】[0016]

【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。図1及び図2は、本発明の第1実施例の
発光ダイオードの製造工程を示す断面図である。本実施
例では、図1(a) に示すように、半導体レーザを構成す
る基板としてn型のシリコン基板11を使用し、(11
1)面又はこれに等価な面に垂直な面を主面とする。
Embodiments of the present invention will be described below with reference to the drawings. 1 and 2 are cross-sectional views showing a manufacturing process of a light emitting diode according to a first embodiment of the present invention. In this embodiment, as shown in FIG. 1A, an n-type silicon substrate 11 is used as a substrate forming a semiconductor laser, and (11
1) The main surface is a surface perpendicular to the surface or an equivalent surface.

【0017】(111)面に等価な面としては(11
1)面、(11−1)面、(1−11)などがあり、ま
た、(111)面に等価な面に垂直な面としては(1−
10)面、(211)面、(2−1−1)面などがあ
る。なお、結晶面を示す指数のうち「−1」は、頭部に
負号を付した1、即ち「1バー」を示している。そし
て、シリコン基板11の主面上に化合物半導体層を成長
する際の前処理としてシリコン基板11の主面を有機洗
浄し、さらにフッ酸系のエッチング液を用いて主面をさ
らに清浄化する。
A plane equivalent to the (111) plane is (11
There are (1) plane, (11-1) plane, (1-11) plane, and the plane perpendicular to the plane equivalent to (111) plane is (1-
10) plane, (211) plane, (2-1-1) plane and the like. In the index indicating the crystal plane, "-1" indicates 1 with a negative sign on the head, that is, "1 bar". Then, as a pretreatment for growing a compound semiconductor layer on the main surface of the silicon substrate 11, the main surface of the silicon substrate 11 is organically cleaned, and the main surface is further cleaned using a hydrofluoric acid-based etching solution.

【0018】次に、シリコン基板11を反応炉(不図
示)に入れ、その表面を水素雰囲気中で1100℃、1
0分間加熱し、これにより自然酸化膜を除去する。この
後に、図1(b) に示すように、シリコン基板11の主面
上にシリコンに近い格子定数を持ち且つ同じ立方晶のII
I-V族化合物半導体中間層、例えばn型のAlz Ga1-z P
中間層12を100nmの厚さに形成する(0≦Z≦
1)。このn型のAlz Ga1-z P 中間層12は電気双極子
(極性)を持っている。
Next, the silicon substrate 11 is placed in a reaction furnace (not shown), and the surface thereof is placed in a hydrogen atmosphere at 1100 ° C.
Heat for 0 minutes to remove the native oxide film. After that, as shown in FIG. 1 (b), on the main surface of the silicon substrate 11, a cubic crystal having a lattice constant close to that of silicon and the same cubic II
I-V group compound semiconductor intermediate layer, for example, n-type Al z Ga 1-z P
The intermediate layer 12 is formed to a thickness of 100 nm (0 ≦ Z ≦
1). The n-type Al z Ga 1-z P intermediate layer 12 has an electric dipole (polarity).

【0019】Alz Ga1-z P 中間層12は極性を有し、そ
の表面には同じIII-V族の元素が付着し易いので、その
上にAlw Ga1-w N を500〜600℃の低温で30nmの
厚さに成長すると、平坦なAlw Ga1-w N バッファ層13
がほぼ一様の厚さに形成される。続いて、図1(d) に示
すように1000〜1100℃の高温でAlw Ga1-w N バ
ッファ層13を結晶化し、その上面をウルツ鉱型結晶構
造にする。
Since the Al z Ga 1-z P intermediate layer 12 has polarity and the same III-V group element is easily attached to the surface of the Al z Ga 1-z P intermediate layer 12, Al w Ga 1-w N of 500 to 600 is deposited thereon. When grown to a thickness of 30 nm at a low temperature of ℃, a flat Al w Ga 1-w N buffer layer 13 was formed.
Are formed to have a substantially uniform thickness. Subsequently, as shown in FIG. 1D, the Al w Ga 1-w N buffer layer 13 is crystallized at a high temperature of 1000 to 1100 ° C., and the upper surface thereof is made to have a wurtzite crystal structure.

【0020】その後に、図2(a) に示すようにAlw Ga
1-w N バッファ層13の上に1000〜1100℃の温
度で、n型のAlx Ga1-x-y Iny N クラッド層14を2μ
m、アンドープのGaN 活性層(能動層)15を50nm、
p型のAlx Ga1-x-y Iny N クラッド層16を500nmの
厚さに順に形成する(0≦W≦1、0≦X≦1、0≦Y
≦1、0≦1−X−Y≦1)。
After that, as shown in FIG. 2 (a), Al w Ga
An n-type Al x Ga 1-xy In y N clad layer 14 having a thickness of 2 μm is formed on the 1-w N buffer layer 13 at a temperature of 1000 to 1100 ° C.
m, an undoped GaN active layer (active layer) 15 of 50 nm,
The p-type Al x Ga 1-xy In y N cladding layer 16 is formed in order with a thickness of 500 nm (0 ≦ W ≦ 1, 0 ≦ X ≦ 1, 0 ≦ Y
≦ 1, 0 ≦ 1−X−Y ≦ 1).

【0021】結晶化したAlw Ga1-w N バッファ層13の
上では成長核の形成が促進されるので、2次元成長が容
易になり、平坦なAlx Ga1-x-y Iny N クラッド層14,
16とGaN 活性層15が得られる。以上のようなシリコ
ン基板11の上の化合物半導体層は例えば有機金属気相
成長(MOVPE)法によって形成される。低温で成長
されたAlz Ga1-z P 中間層12、Alw Ga1-w N バッファ
層13と、高温で成長されるAlx Ga1-x-y Iny N クラッ
ド層14,16、GaN 活性層15のそれぞれの成長温
度、成長原料、原料ガス流量の条件の一例を示すと表1
のようになる。なお、表1で示したガスはキャリアガス
(例えば水素ガス)とともに反応炉内に導入され、成長
時の反応炉内の圧力は200Torrとなるように調整され
る。なお、クラッド層14はAlx Ga1-xN であってもよ
い。
On the crystallized Al w Ga 1-w N buffer layer 13, the formation of growth nuclei is promoted, so that the two-dimensional growth is facilitated and the flat Al x Ga 1-xy In y N cladding layer is formed. 14,
16 and the GaN active layer 15 are obtained. The compound semiconductor layer on the silicon substrate 11 as described above is formed by, for example, a metal organic chemical vapor deposition (MOVPE) method. Al z Ga 1-z P intermediate layer 12 and Al w Ga 1-w N buffer layer 13 grown at low temperature, Al x Ga 1-xy In y N clad layers 14 and 16 grown at high temperature, and GaN activity Table 1 shows an example of the conditions of the growth temperature, the growth raw material, and the raw material gas flow rate for each of the layers 15.
become that way. The gases shown in Table 1 are introduced into the reaction furnace together with a carrier gas (for example, hydrogen gas), and the pressure in the reaction furnace during growth is adjusted to 200 Torr. The cladding layer 14 may be Al x Ga 1-x N.

【0022】[0022]

【表1】 [Table 1]

【0023】上記した各化合物半導体層の成長を終えた
後に、p型のAlx Ga1-x-y Iny N クラッド層16の上に
絶縁膜(不図示)を形成し、その絶縁膜に開口部(不図
示)を形成した後に、図2(b) に示すように絶縁膜上と
開口部内にp側電極17を形成する。また、シリコン基
板11の底面にはn側電極18を形成する。この後に、
図2(c) に示すように、シリコン基板11の主面に垂直
となる(111)面又はこれに等価な面で劈開すると、
シリコン基板11及びその上のAlxGa1-x-y Iny N クラ
ッド層14、GaN 活性層15、Alx Ga1-x-y Iny N クラ
ッド層16にも劈開面が得られ、これにより共振器面が
確保される。
After the growth of each of the compound semiconductor layers described above is completed, an insulating film (not shown) is formed on the p-type Al x Ga 1-xy In y N cladding layer 16, and an opening is formed in the insulating film. After forming (not shown), a p-side electrode 17 is formed on the insulating film and in the opening as shown in FIG. 2 (b). Further, the n-side electrode 18 is formed on the bottom surface of the silicon substrate 11. After this,
As shown in FIG. 2 (c), when cleaving on the (111) plane perpendicular to the main surface of the silicon substrate 11 or a plane equivalent thereto,
Cleavage planes are also obtained in the silicon substrate 11 and the Al x Ga 1-xy In y N clad layer 14, the GaN active layer 15, and the Al x Ga 1-xy In y N clad layer 16 on the silicon substrate 11 and thereby the resonator surface. Is secured.

【0024】以上のように、劈開が容易な(111)面
又はこれに等価な面に垂直となる面を主面としたシリコ
ン基板11を使用し、その上に中間層12、バッファ層
13などの化合物半導体層を形成しているので、それら
の化合物半導体層を形成した後にシリコン基板11を主
面に対して垂直方向に劈開すると、それらの化合物半導
体層も同時に劈開されて共振面が容易に得られる。
As described above, the silicon substrate 11 whose main surface is the (111) plane which is easy to cleave or the plane perpendicular to the plane equivalent thereto is used, and the intermediate layer 12, the buffer layer 13 and the like are formed thereon. Since the compound semiconductor layers are formed, if the silicon substrate 11 is cleaved in the direction perpendicular to the main surface after the compound semiconductor layers are formed, those compound semiconductor layers are also cleaved at the same time, and the resonance plane is easily formed. can get.

【0025】しかも、シリコン基板11は不純物を含有
させることによって低抵抗化するので、化合物半導体層
をエッチングすることなくn型Alx Ga1-x-y Iny N クラ
ッド層14に導通するシリコン基板11の底面に電極1
8を形成すると、電極18とn型Alx Ga1-x-y Iny N ク
ラッド層14の電気的接続が容易になり、これによりス
ループットが向上する。
Moreover, since the silicon substrate 11 is made low in resistance by containing impurities, the silicon substrate 11 which conducts to the n-type Al x Ga 1-xy In y N clad layer 14 without etching the compound semiconductor layer. Electrode 1 on the bottom
Forming 8 facilitates electrical connection between the electrode 18 and the n-type Al x Ga 1-xy In y N cladding layer 14, thereby improving throughput.

【0026】また、そのシリコン基板11の上に、シリ
コンと同じ立方晶のAlz Ga1-z P 中間層12を平坦な膜
に形成し、その極性によって中間層12の上にAlw Ga
1-w Nバッファ層13を平坦な膜に形成し、そのバッフ
ァ層13を高温でウルツ鉱型構造に結晶化した後に、ウ
ルツ鉱型のクラッド層14,16及び活性層15を形成
するようにしている。
On the silicon substrate 11, a cubic Al z Ga 1-z P intermediate layer 12 having the same crystal structure as that of silicon is formed into a flat film, and Al w Ga is formed on the intermediate layer 12 depending on its polarity.
The 1-w N buffer layer 13 is formed into a flat film, and the buffer layer 13 is crystallized into a wurtzite structure at high temperature, and then the wurtzite cladding layers 14 and 16 and the active layer 15 are formed. ing.

【0027】さらに、シリコン基板11に半導体レーザ
が作成できるので、同一基板にシリコン能動素子を別工
程で形成することが可能になり、半導体集積回路と半導
体レーザを集積化することができる。なお、上記した実
施例では、シリコン基板11の主面を(111)面又は
これに等価な面に垂直な面を主面としているが、(11
1)面又はこれに等価な面を主面にしてもよい。この場
合には、シリコン基板の主面に垂直な方向に劈開するこ
とはできないが、電極の接続を容易にしたり、シリコン
能動素子と半導体レーザとを集積化したり、シリコン基
板上にウルツ鉱型の平坦な化合物半導体層を形成するこ
とは可能である。
Further, since a semiconductor laser can be formed on the silicon substrate 11, it becomes possible to form a silicon active element on the same substrate in a separate process, and a semiconductor integrated circuit and a semiconductor laser can be integrated. In the above-described embodiment, the main surface of the silicon substrate 11 is the (111) surface or a surface perpendicular to the surface equivalent to the (111) surface.
1) The surface or a surface equivalent thereto may be the main surface. In this case, it is not possible to cleave in the direction perpendicular to the main surface of the silicon substrate, but it is easy to connect the electrodes, integrate the silicon active element and the semiconductor laser, or wurtzite type on the silicon substrate. It is possible to form a flat compound semiconductor layer.

【0028】なお、上記した実施例ではn型のシリコン
基板を使用しているが、p型のシリコン基板を形成し、
その上の化合物半導体層のp型とn型を反対になるよう
に不純物導入を調整してもよい。また、上記した実施例
では発光ダイオードを例に挙げて説明したが、その他の
電子デバイスに適用してもよい。
Although the n-type silicon substrate is used in the above embodiment, a p-type silicon substrate is formed,
The impurity introduction may be adjusted so that the p-type and n-type of the compound semiconductor layer thereabove are opposite. Further, in the above-described embodiment, the light emitting diode is described as an example, but it may be applied to other electronic devices.

【0029】さらに、上記説明ではシリコン基板を使用
しているが、シリコン基板の代わりにゲルマニウムなど
の立方晶系基板を適用してもよい。
Further, although the silicon substrate is used in the above description, a cubic substrate such as germanium may be applied instead of the silicon substrate.

【0030】[0030]

【発明の効果】以上述べたように本発明によれば、結晶
構造が立方晶系に属する半導体基板の主面の上に立方晶
系化合物半導体層を形成し、立方晶系半導体層の上にウ
ルツ鉱型結晶系化合物半導体層を形成しているので、不
純物を含有させることによって半導体基板を低抵抗化で
きるので、半導体基板に電極を形成することによりウル
ツ鉱型結晶系化合物半導体層に電流を流すことができ、
電極の接続が容易となってスループットを向上できる。
As described above, according to the present invention, a cubic compound semiconductor layer is formed on the main surface of a semiconductor substrate whose crystal structure belongs to the cubic system, and the cubic compound semiconductor layer is formed on the cubic semiconductor layer. Since the wurtzite crystal compound semiconductor layer is formed, it is possible to reduce the resistance of the semiconductor substrate by containing impurities.Therefore, by forming an electrode on the semiconductor substrate, a current is supplied to the wurtzite crystal compound semiconductor layer. Can be drained,
The electrodes can be easily connected to improve the throughput.

【0031】また、その半導体基板の上には同じ立方晶
系の化合物半導体層を平坦に形成することが容易であ
り、その化合物半導体の極性によってさらにその上に同
じ族のウルツ鉱型結晶系半導体層を平坦に形成できる。
さらに、シリコン等の立方晶系の半導体基板に半導体レ
ーザなどが作成されるので、同一基板にシリコン能動素
子を別工程で形成することが可能になり、電子デバイス
と光デバイスとを高集積化することができる。
Further, it is easy to flatly form the same cubic compound semiconductor layer on the semiconductor substrate, and depending on the polarity of the compound semiconductor, a wurtzite crystal semiconductor of the same group may be further formed thereon. The layer can be formed flat.
Furthermore, since a semiconductor laser or the like is formed on a cubic semiconductor substrate made of silicon or the like, it becomes possible to form a silicon active element on the same substrate in a separate process, and electronic devices and optical devices are highly integrated. be able to.

【0032】また、本発明によれば、劈開が容易な(1
11)面又はこれに等価な面に垂直となる面を主面とし
た立方晶系の半導体基板を使用し、その上に中間層、バ
ッファ層などの化合物半導体層を形成しているので、そ
れらの化合物半導体層を形成した後に半導体基板を垂直
方向に劈開すると、それらの化合物半導体層も同時に劈
開され、半導体基板上に形成される発光ダイオードの共
振面が容易に得られ、しかも、基板分割が容易になる。
Further, according to the present invention, cleavage is easy (1
11) Since a cubic semiconductor substrate having a plane perpendicular to the plane or an equivalent plane as a main surface is used and a compound semiconductor layer such as an intermediate layer and a buffer layer is formed thereon, When the semiconductor substrate is cleaved in the vertical direction after forming the compound semiconductor layer of, the compound semiconductor layers are also cleaved at the same time, and the resonance surface of the light emitting diode formed on the semiconductor substrate can be easily obtained, and the substrate division can be performed. It will be easier.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の半導体装置の製造工程を示
す断面図(その1)である。
FIG. 1 is a cross-sectional view (1) showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図2】本発明の一実施例の半導体装置の製造工程を示
す断面図(その2)である。
FIG. 2 is a cross-sectional view (2) showing the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図3】従来の半導体装置を示す断面図である。FIG. 3 is a cross-sectional view showing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

11 シリコン基板(立方晶系半導体基板) 12 Alz Ga1-z P 中間層 13 Alw Ga1-w N バッファ層 14 Alx Ga1-x-y Iny N クラッド層 15 GaN 活性層(能動層) 16 Alx Ga1-x-y Iny N クラッド層 17 p側電極 18 n側電極11 silicon substrate (cubic semiconductor substrate) 12 Al z Ga 1-z P intermediate layer 13 Al w Ga 1-w N buffer layer 14 Al x Ga 1-xy In y N clad layer 15 GaN active layer (active layer) 16 Al x Ga 1-xy In y N Cladding layer 17 p-side electrode 18 n-side electrode

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】結晶構造が立方晶系に属する半導体基板
と、 前記半導体基板の主面の上方に形成されたウルツ鉱型結
晶系半導体層と、 前記半導体基板の主面と前記ウルツ鉱型結晶系半導体層
との間に形成され且つ前記ウルツ鉱型結晶系半導体層と
同じ化合物族の立方晶系半導体層とを有することを特徴
とする化合物半導体装置。
1. A semiconductor substrate having a cubic crystal structure, a wurtzite crystal-based semiconductor layer formed above a main surface of the semiconductor substrate, a main surface of the semiconductor substrate, and the wurtzite crystal. And a cubic semiconductor layer of the same compound group as that of the wurtzite type crystal semiconductor layer formed between the wurtzite type crystal semiconductor layer and the wurtzite type crystal semiconductor layer.
【請求項2】(111)面に垂直な面又は(111)面
に等価な面に垂直な面が主面であり、且つ結晶構造が立
方晶系に属する半導体基板と、 前記半導体基板の主面の上方に形成されたウルツ鉱型結
晶系半導体よりなる能動層とを有することを特徴とする
化合物半導体装置。
2. A semiconductor substrate having a principal plane that is a plane perpendicular to the (111) plane or a plane equivalent to the (111) plane and having a cubic crystal structure. A compound semiconductor device, comprising: an active layer made of a wurtzite type crystal semiconductor formed above the surface.
【請求項3】前記主面の表面と前記ウルツ鉱型結晶半導
体との間には、立方晶系半導体層が形成されていること
を特徴とする請求項2記載の化合物半導体装置。
3. The compound semiconductor device according to claim 2, wherein a cubic semiconductor layer is formed between the surface of the main surface and the wurtzite crystal semiconductor.
【請求項4】前記立方晶系半導体層は、AlZ Ga1-Z P 層
(0≦Z≦1)であることを特徴とする請求項1又は3
記載の化合物半導体装置。
4. The cubic semiconductor layer is an Al Z Ga 1 -Z P layer (0≤Z≤1).
The compound semiconductor device described.
【請求項5】前記半導体基板は、シリコン、ゲルマニウ
ムからなることを特徴とする請求項1又は2記載の化合
物半導体装置。
5. The compound semiconductor device according to claim 1, wherein the semiconductor substrate is made of silicon or germanium.
【請求項6】前記ウルツ鉱型結晶系半導体層は、AlW Ga
1-W N 層(0≦W≦1)又はAlX Ga1-X-Y InY N 層(0
≦X≦1、0≦Y≦1、0≦1−X−Y≦1)であるこ
とを特徴とする請求項1又は2記載の化合物半導体装
置。
6. The wurtzite crystal semiconductor layer is Al W Ga
1-W N layer (0 ≦ W ≦ 1) or Al X Ga 1-XY In Y N layer (0
≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ 1−X−Y ≦ 1), The compound semiconductor device according to claim 1 or 2.
【請求項7】結晶構造が立方晶系に属する半導体基板の
主面に立方晶系半導体層を成長する工程と、 前記立方晶系半導体層の上に低温でバッファ層を形成す
る工程と、 前記バッファ層を加熱して結晶化する工程と、 結晶化された前記バッファ層の上に高温でウルツ鉱型結
晶系半導体層を形成する工程とを有することを特徴とす
る化合物半導体装置の製造方法。
7. A step of growing a cubic semiconductor layer on a main surface of a semiconductor substrate whose crystal structure belongs to the cubic system, a step of forming a buffer layer on the cubic semiconductor layer at a low temperature, A method of manufacturing a compound semiconductor device, comprising: a step of heating a buffer layer for crystallization; and a step of forming a wurtzite crystal semiconductor layer on the crystallized buffer layer at a high temperature.
【請求項8】前記半導体基板の前記主面は、(111)
面に垂直な面又は(111)面に等価な面に垂直な面で
あり、前記ウルツ鉱型結晶系半導体層を形成した後に前
記半導体基板を(111)面又は(111)面に等価な
面に劈開することを特徴とする請求項7記載の化合物半
導体装置の製造方法。
8. The main surface of the semiconductor substrate is (111)
A plane perpendicular to the plane or a plane equivalent to the (111) plane, which is the plane equivalent to the (111) plane or the (111) plane after the wurtzite crystal semiconductor layer is formed. The method of manufacturing a compound semiconductor device according to claim 7, wherein the cleavage is performed.
JP14610195A 1995-06-13 1995-06-13 Compound semiconductor device and manufacturing method thereof Expired - Lifetime JP3685838B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14610195A JP3685838B2 (en) 1995-06-13 1995-06-13 Compound semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14610195A JP3685838B2 (en) 1995-06-13 1995-06-13 Compound semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH08340130A true JPH08340130A (en) 1996-12-24
JP3685838B2 JP3685838B2 (en) 2005-08-24

Family

ID=15400174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14610195A Expired - Lifetime JP3685838B2 (en) 1995-06-13 1995-06-13 Compound semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3685838B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016455A1 (en) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Semiconductor luminous element and semiconductor laser

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016455A1 (en) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Semiconductor luminous element and semiconductor laser

Also Published As

Publication number Publication date
JP3685838B2 (en) 2005-08-24

Similar Documents

Publication Publication Date Title
US6824610B2 (en) Process for producing gallium nitride crystal substrate, and gallium nitride crystal substrate
US6617668B1 (en) Methods and devices using group III nitride compound semiconductor
CN111095483B (en) Method for removing substrate by cutting technology
JP4259591B2 (en) Group III nitride crystal manufacturing method, group III nitride crystal substrate, and group III nitride semiconductor device
US8664687B2 (en) Nitride semiconductor light-emitting device and process for producing the same
JP3153153B2 (en) Gallium nitride based semiconductor laser and method of manufacturing the same
JPH10321911A (en) Method for manufacturing epitaxial layer of compound semiconductor on single-crystal silicon and light-emitting diode manufactured therewith
KR20020084193A (en) Group iii nitride compound semiconductor and method for manufacturing the same
JP2001342100A (en) Manufacturing method of substrate for epitaxial growth and manufacturing method of semiconductor device using substrate for this epitaxial growth
JPH11135832A (en) Gallium nitride group compound semiconductor and manufacture therefor
JP2000357663A (en) Method of manufacturing iii nitride base compound semiconductor substrate
JP2001284314A (en) Method of manufacturing nitride-based semiconductor layer
JPH06140346A (en) Manufacture of heteroepitaxial thin layer and of electronic device
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP2003017420A (en) Gallium nitride compound semiconductor substrate and method of manufacturing the same
US6881261B2 (en) Method for fabricating semiconductor device
JP3094965B2 (en) Crystal growth method of gallium nitride thick film
JP2002053399A (en) Nitride semiconductor substrate and method for producing the same
JP2004083319A (en) Diboride single crystal substrate, semiconductor laser diode and semiconductor device using the same and their production method
JPH10275955A (en) Semiconductor laser diode and manufacture thereof
JP4561784B2 (en) Method for producing group III nitride crystal
JP3685838B2 (en) Compound semiconductor device and manufacturing method thereof
JP2003332244A (en) Method for manufacturing nitride semiconductor substrate
JP4720914B2 (en) Group III nitride crystal manufacturing method, group III nitride crystal substrate, and group III nitride semiconductor device
JPH10173228A (en) Compound semiconductor substrate and semiconductor light-emitting element

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050601

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 9

EXPY Cancellation because of completion of term