JPH08336072A - Wipe pattern generating device - Google Patents

Wipe pattern generating device

Info

Publication number
JPH08336072A
JPH08336072A JP14048995A JP14048995A JPH08336072A JP H08336072 A JPH08336072 A JP H08336072A JP 14048995 A JP14048995 A JP 14048995A JP 14048995 A JP14048995 A JP 14048995A JP H08336072 A JPH08336072 A JP H08336072A
Authority
JP
Japan
Prior art keywords
graphic
data
wipe pattern
rom
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14048995A
Other languages
Japanese (ja)
Inventor
Yoshiro Sasaki
嘉 郎 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14048995A priority Critical patent/JPH08336072A/en
Publication of JPH08336072A publication Critical patent/JPH08336072A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To reduce the circuit scale and the cost by generating a specific wipe pattern inside a graphic ROM and using a data interpolation device to a less part than accessed part in the graphic ROM. CONSTITUTION: An address generator 11 generates continuously an orthogonal coordinate of a wipe pattern based on a picture element reference CLK, a horizontal reference pulse HD and a vertical reference pulse VD primarily and outputs the generated address to a graphic ROM 12. The graphic ROM 12 stores the wipe pattern as data and outputs graphic data corresponding to an address signal outputted from an address generator 11 to a data interpolation device 13. The data interpolation device 13 interpolates areas of the graphic ROM 12 less than the access time when the graphic data are used for a graphic on a television receiver to smooth edges and the resulting data are outputted to a comparator 14. The comparator 14 provides a wipe pattern with a different size by varying a threshold level outputted from a controller 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画像の特殊効果技術に
関し、特にハート形等のように極座標となる得る図形を
発生するワイプパターン発生装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a special effect technique for an image, and more particularly to a wipe pattern generator for generating a graphic such as a heart shape which can be polar coordinates.

【0002】[0002]

【従来技術】従来、極座標となり得る図形の発生装置に
は、直交座標を極座標に変換する座標変換回路、演算回
路、図形ROMを備えており、それらの並列的な組み合
わせによりワイプパターンを実現している。図6は従来
のワイプパターン発生装置の構成を示しており、直交座
標を発生するアドレス発生器1と、直交座標を極座標に
変換する座標変換回路2、演算を行なう演算回路3、4
と、図形データを記憶している図形ROM5と、図形R
OM5と演算回路4の出力を比較して出力図形を得る比
較器6とを備えている。
2. Description of the Related Art Conventionally, a graphic generator capable of becoming polar coordinates is provided with a coordinate conversion circuit for converting rectangular coordinates into polar coordinates, an arithmetic circuit, and a graphic ROM, and a wipe pattern is realized by a parallel combination of them. There is. FIG. 6 shows the configuration of a conventional wipe pattern generator, which includes an address generator 1 for generating Cartesian coordinates, a coordinate conversion circuit 2 for converting Cartesian coordinates into polar coordinates, and arithmetic circuits 3, 4 for performing arithmetic operations.
And a graphic ROM 5 storing graphic data and a graphic R
It is provided with a comparator 6 for comparing the outputs of the OM 5 and the arithmetic circuit 4 to obtain an output figure.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来のワイプパターン発生装置では、ワイプパターンに応
じた複数の演算回路が必要であり、図形が複雑になるほ
ど、演算回路を再構築する必要があり、回路規模が大き
くなるとともに、コストが増加するという問題があっ
た。
However, the above-mentioned conventional wipe pattern generator requires a plurality of arithmetic circuits according to the wipe pattern, and the more complicated the figure is, the more the arithmetic circuits need to be reconstructed. There is a problem in that the cost increases as the circuit scale increases.

【0004】本発明は、このような従来の問題を解決す
るものであり、回路規模の縮小およびコストの低減を図
ることのできるワイプパターン発生装置を提供すること
を目的とする。
An object of the present invention is to solve such conventional problems, and an object thereof is to provide a wipe pattern generator capable of reducing the circuit scale and the cost.

【0005】[0005]

【課題を解決するための手段】本発明は、上記目的を達
成するために、直交座標を発生するアドレス発生器と、
図形データを記憶している図形ROMと、図形を滑らか
にするデータ補間器と、予め定めたしきい値を可変する
ことにより図形の大きさを可変する比較器とを備えたも
のである。
In order to achieve the above object, the present invention comprises an address generator for generating Cartesian coordinates, and
A graphic ROM storing graphic data, a data interpolator for smoothing the graphic, and a comparator for varying the size of the graphic by varying a predetermined threshold value are provided.

【0006】[0006]

【作用】したがって、本発明によれば、図形ROMの内
部にz=f(x,y)の2項からなる演算表を基にする
3次関数データを設けてワイプパターンを発生すること
により、またデータ補間器により図形ROMのアクセス
時間に満たない部分を補間することにより、図形ROM
の変更によって極座標の図形に関係なく所定のワイプパ
ターンを発生することができ、回路規模の縮小およびコ
ストの低減を図ることができる。
Therefore, according to the present invention, the wipe pattern is generated by providing the cubic ROM with the cubic function data based on the operation table consisting of the two terms of z = f (x, y). The data interpolator is used to interpolate the portion of the graphic ROM that is less than the access time,
By changing the above, a predetermined wipe pattern can be generated irrespective of the polar coordinate figure, and the circuit scale and cost can be reduced.

【0007】[0007]

【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は本発明の一実施例におけるワイプパターン
発生装置の構成を示すものである。図1において、11
は直交座標を発生するアドレス発生器、12は図形デー
タを記憶している図形ROM、13は図形を滑らかにす
るデータ補間器、14は予め定めたしきい値を可変する
ことにより図形の大きさを可変する比較器、15は予め
定めたしきい値を発生する制御器である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of a wipe pattern generator according to an embodiment of the present invention. In FIG. 1, 11
Is an address generator that generates rectangular coordinates, 12 is a figure ROM that stores figure data, 13 is a data interpolator that smooths the figure, and 14 is the size of the figure by varying a predetermined threshold value. , 15 is a controller for generating a predetermined threshold value.

【0008】次に上記実施例の動作について説明する。
アドレス発生器11は、画素基準CLK、水平基準パル
スHD、垂直基準パルスVDを基にワイプパターンの直
交座標を1次的に連続で発生させ、発生したアドレスを
図形ROM12へ出力する。図形ROM12は、ワイプ
パターンをデータとして記憶するとともに、アドレス発
生器11から出力されたアドレス信号に対応した図形デ
ータをデータ補間器13へ出力する。データ補間器13
は、図形ROM12から出力された図形データをテレビ
ジョン上の図形とする際に、図形ROM12のアクセス
時間に満たない部分を補間することによって、エッジを
滑らかにして比較器14に出力する。比較器14は、制
御器15から出力されたしきい値を可変することによっ
て、大きさの異なるワイプパターンを連続的に出力す
る。
Next, the operation of the above embodiment will be described.
The address generator 11 primarily and continuously generates orthogonal coordinates of the wipe pattern based on the pixel reference CLK, the horizontal reference pulse HD, and the vertical reference pulse VD, and outputs the generated address to the graphic ROM 12. The graphic ROM 12 stores the wipe pattern as data and outputs graphic data corresponding to the address signal output from the address generator 11 to the data interpolator 13. Data interpolator 13
When the graphic data output from the graphic ROM 12 is converted to a graphic on a television, the edge of the graphic ROM 12 is smoothed by interpolating a portion less than the access time, and the graphic data is output to the comparator 14. The comparator 14 continuously outputs the wipe patterns having different sizes by varying the threshold value output from the controller 15.

【0009】次に本実施例における図形ROM12の作
成方法について説明する。図2は本実施例における図形
ROMの作成方法を示すものである。図2において、ハ
ート形ワイプパターンデータは、左右対称と考えられる
ので、アドレス信号を左右対称に発生すれば、図形RO
Mのデータは、左右どちらか1つのデータを記憶してお
けばよい。直交座標の(x0 ,y0 )からx軸に対して
30度、半径rだけ移動した点(x1 ,y1 )における
円の方程式は、 (x−x1 2 +(y−y1 2 =r2 ・・・(1) で表わされる。
Next, a method of creating the graphic ROM 12 in this embodiment will be described. FIG. 2 shows a method of creating a graphic ROM in this embodiment. In FIG. 2, since the heart-shaped wipe pattern data is considered to be bilaterally symmetric, if the address signals are bilaterally symmetric, the pattern RO
As the data of M, one of the left and right data may be stored. The equation of the circle at the point (x 1 , y 1 ) moved by 30 degrees from the (x 0 , y 0 ) in the Cartesian coordinates with respect to the x axis by the radius r is (x−x 1 ) 2 + (y−y 1 ) 2 = r 2 ... (1)

【0010】そこで、最大のアドレスをx方向256、
y方向256として、直交座標上のyが正の部分すなわ
ちハート形の上半分を方程式から導くと、ピタゴラスの
定理から、x1 =√3/2r、y1 =128+r/2で
あり、高さzは、rで表わすと、最大を256と仮定す
れば、 r=(256−z)/√3 ・・・(2) となる。x1 、y1 を式(1)に代入すると、 (x−√3r/2)2 +(y−128−r/2)2 =r2 ・・・(3) となるので、 r=(x2 +y2 −256y+128)2 /(√3x+y−128) ・・・(4) と整理することができる。
Therefore, the maximum address is 256 in the x direction,
If we derive the positive part of Cartesian coordinate y as the y direction 256, that is, the upper half of the heart shape from the equation, from the Pythagorean theorem, x 1 = √3 / 2r, y 1 = 128 + r / 2, and the height is When z is represented by r, assuming that the maximum is 256, r = (256-z) / √3 (2) Substituting x 1 and y 1 into the equation (1) gives (x−√3r / 2) 2 + (y−128−r / 2) 2 = r 2 (3), so r = ( x 2 + y 2 -256y + 128) 2 / (√3x + y-128) (4).

【0011】ここで式(4)をz=f(x,y)の関数
にするために式(2)に代入すると、
Substituting equation (4) into equation (2) to make it a function of z = f (x, y),

【数1】 により、xおよびyの2つの直交座標変数によりハート
形の上半分を導くことができる。
[Equation 1] Allows the upper half of the heart shape to be derived by two Cartesian coordinate variables x and y.

【0012】ハート形の下半分すなわちyが負の部分に
ついては、(x1 ,y1 )から円の交点(x2 ,y2
に沿って、4rの半径の(x4 ,y4 )における円の方
程式 (x−x4 2 +(y−y4 2 =(4r)2 ・・・(6) により、2次方程式の解を導くと、 r=[−(2√3x−2y+512)+{(2√3−2y+512)2 +36 (x2 +y2 −256y+16284)}1/2 ]/−18 ・・・(7) となり、z=256−√3rから、
For the lower half of the heart shape, that is, the portion where y is negative, the intersection (x 2 , y 2 ) of the circle from (x 1 , y 1 )
Along by 4r radius (x 4, y 4) of the circle in equation (x-x 4) 2 + (y-y 4) 2 = a (4r) 2 ··· (6) , 2 quadratic equation Then, the solution of r = [-(2√3x-2y + 512) + {(2√3-2y + 512) 2 +36 (x 2 + y 2 -256y + 16284)} 1/2 ] /-18 (7) From z = 256-√3r,

【数2】 により導くことができる。[Equation 2] Can be guided by.

【0013】図3にハート形データ作成の立式図を示
す。上記式(5)および式(8)により、コンピュータ
等においてx,yの2つの変数を演算表により求め、そ
の結果をDECIMALからHEXに変換することによ
り、図形ROM12に記憶するデータを作成することが
できる。
FIG. 3 shows a formula for creating heart-shaped data. Using the equations (5) and (8) above, two variables x and y are obtained from a calculation table in a computer or the like, and the result is converted from DECIMIN to HEX to create data to be stored in the graphic ROM 12. You can

【0014】なお、本実施例では、ハート形を例に説明
しているが、x,yのそれぞれの逆正接関数により、渦
巻状のワイプパターンデータを作成することもでき、ハ
ードウエア部分の再構築なしに、図形ROMの変更だけ
で新たなパターンを実現することができる。
In this embodiment, the heart shape is described as an example, but the spiral wipe pattern data can be created by the arctangent function of each of x and y. A new pattern can be realized only by changing the graphic ROM without construction.

【0015】次に、本実施例におけるデータ補間器13
について説明する。図4はデータ補間器13における水
平方向データ補間器の構成を示すものである。図4にお
いて、21はDフリップフロップ、22、23は加算
器、24、25、26はセレクタである。Dフリップフ
ロップ21は、図形ROM12のアドレスの下から2ビ
ット目(H1  ̄)でデータをラッチする。図形ROMデ
ータは、アドレスが確定した後の150〜250ns後
に確定するため、画素基準CLK70nsの4倍程度す
なわち図形ROMデータの間に3つのデータを補間する
ように、加算器22および23は、遅延したデータと元
のデータを平均化する。2つのデータを加算した後、ビ
ットシフトすることにより、1対1、3/4対1/4、
1/2対1/2、1/4対3/4の比率のデータを得る
ことができ、セレクタ24、25、26によって図形R
OMのアドレス順に並べることにより、水平方向の線形
補間を実現することができる。
Next, the data interpolator 13 in this embodiment.
Will be described. FIG. 4 shows the configuration of the horizontal data interpolator in the data interpolator 13. In FIG. 4, 21 is a D flip-flop, 22 and 23 are adders, and 24, 25 and 26 are selectors. The D flip-flop 21 latches data at the second bit (H 1 − ) from the bottom of the address of the graphic ROM 12. Since the figure ROM data is decided 150 to 250 ns after the address is decided, the adders 22 and 23 delay so that three data are interpolated between about 4 times the pixel reference CLK 70 ns, that is, the figure ROM data. The averaged data and the original data. By adding two data and then bit-shifting, 1: 1, 3/4: 1/4,
It is possible to obtain data with a ratio of 1/2 to 1/2 and 1/4 to 3/4.
By arranging in the order of OM addresses, horizontal linear interpolation can be realized.

【0016】図5はデータ補間器13における垂直方向
データ補間器の構成を示すものである。図5において、
31は1H遅延器、32は加算器、33はセレクタであ
る。1H遅延器31は、1ライン遅延したデータを得る
ための手段であり、図形ROM12からのデータを垂直
のフレーム間で補間するために、Vアドレスの下位2ビ
ット目(V1 )で、順次ライン間で加算器32により平
均化されたデータを、セレクタ33で切り替えることに
より、2ライン間のそれぞれの1/2の比率で垂直補間
することができる。
FIG. 5 shows the configuration of the vertical data interpolator in the data interpolator 13. In FIG.
Reference numeral 31 is a 1H delay device, 32 is an adder, and 33 is a selector. The 1H delay device 31 is a means for obtaining data delayed by one line, and in order to interpolate the data from the graphic ROM 12 between vertical frames, the lower 2nd bit (V 1 ) of the V address sequentially By switching the data averaged by the adder 32 between two lines by the selector 33, it is possible to perform vertical interpolation at a ratio of 1/2 of each of the two lines.

【0017】そして、図形ROM12をテレビジョン上
の図形とする際に、図4および図5の水平、垂直データ
補間器を直列に接続して、図形ROM12のアクセス時
間に満たない部分を補間することにより、図形のエッジ
部分を滑らかにすることができる。
When the graphic ROM 12 is converted to a graphic on a television, the horizontal and vertical data interpolators shown in FIGS. 4 and 5 are connected in series to interpolate a portion of the graphic ROM 12 which is shorter than the access time. This makes it possible to smooth the edge portion of the figure.

【0018】[0018]

【発明の効果】本発明は、上記実施例から明らかなよう
に、極座標の図形に関係なく、座標変換回路および演算
回路をROMで実現したものであり、新たな演算回路を
再構築することなしに、ROMの変更だけで新たなパタ
ーンを実現することができ、また従来よりも回路規模を
縮小できることから、コストを低減できる効果を有す
る。
As is apparent from the above embodiment, the present invention realizes the coordinate conversion circuit and the arithmetic circuit by the ROM regardless of the polar coordinate figure, and does not reconstruct a new arithmetic circuit. In addition, a new pattern can be realized only by changing the ROM, and the circuit scale can be reduced as compared with the conventional one, so that the cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例におけるワイプパターン発生
装置のブロック図
FIG. 1 is a block diagram of a wipe pattern generator according to an embodiment of the present invention.

【図2】本発明の一実施例におけるハート形ワイプパタ
ーン用図形のROM算出図
FIG. 2 is a ROM calculation diagram of a figure for a heart-shaped wipe pattern in one embodiment of the present invention.

【図3】本発明の一実施例におけるハート形ワイプパタ
ーン用図形のROM立式図
FIG. 3 is a ROM stand-up diagram of a figure for a heart-shaped wipe pattern in one embodiment of the present invention.

【図4】本発明の一実施例における水平方向データ補間
器のブロック図
FIG. 4 is a block diagram of a horizontal data interpolator according to an embodiment of the present invention.

【図5】本発明の一実施例における垂直方向データ補間
器のブロック図
FIG. 5 is a block diagram of a vertical direction data interpolator according to an embodiment of the present invention.

【図6】従来例におけるワイプパターン発生装置のブロ
ック図
FIG. 6 is a block diagram of a wipe pattern generator in a conventional example.

【符号の説明】[Explanation of symbols]

11 アドレス発生器 12 図形ROM 13 データ補間器 14 比較器 15 制御器 21 Dフリップフロップ 22、23 加算器 24、25、26 セレクタ 31 1H遅延器 32 加算器 33 セレクタ 11 address generator 12 graphic ROM 13 data interpolator 14 comparator 15 controller 21 D flip-flop 22, 23 adder 24, 25, 26 selector 31 1H delay device 32 adder 33 selector

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 直交座標を発生するアドレス発生器と、
図形データを記憶して前記アドレス発生器からのアドレ
ス信号に対応した図形データを出力する図形ROMと、
前記図形ROMから出力された図形データを表示に適し
たように滑らかに補間するデータ補間器と、予め定めた
しきい値を可変することにより前記データ補間器からの
図形の大きさを可変する比較器とを備えたワイプパター
ン発生装置。
1. An address generator for generating Cartesian coordinates,
A graphic ROM for storing the graphic data and outputting the graphic data corresponding to the address signal from the address generator;
A data interpolator for smoothly interpolating the graphic data output from the graphic ROM so as to be suitable for display, and a comparison for varying the size of the graphic from the data interpolator by changing a predetermined threshold value. Pattern generating device with a container.
【請求項2】 図形ROMが、方程式の解が極となるよ
うな図形をz=f(x,y)の3次関数によって立式
し、方程式を解いた結果のデータをDECIMALから
HEXに変換することにより記憶する請求項1記載のワ
イプパターン発生装置。
2. The graphic ROM formulates a graphic in which the solution of the equation is a pole by a cubic function of z = f (x, y), and converts the data resulting from the solution of the equation into DECIMAL to HEX. The wipe pattern generator according to claim 1, wherein the wipe pattern generator stores the wipe pattern.
【請求項3】 データ補間器が、図形ROMのアクセス
時間に満たない部分を補間することによりエッジ部分を
滑らかにする請求項1または2記載のワイプパターン発
生装置。
3. The wipe pattern generator according to claim 1, wherein the data interpolator smoothes an edge portion by interpolating a portion less than the access time of the graphic ROM.
【請求項4】 データ補間器が、水平方向データ補間器
と垂直方向データ補間器とを直列に接続したなる請求項
3記載のワイプパターン発生装置。
4. The wipe pattern generator according to claim 3, wherein the data interpolator comprises a horizontal data interpolator and a vertical data interpolator connected in series.
JP14048995A 1995-06-07 1995-06-07 Wipe pattern generating device Pending JPH08336072A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14048995A JPH08336072A (en) 1995-06-07 1995-06-07 Wipe pattern generating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14048995A JPH08336072A (en) 1995-06-07 1995-06-07 Wipe pattern generating device

Publications (1)

Publication Number Publication Date
JPH08336072A true JPH08336072A (en) 1996-12-17

Family

ID=15269810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14048995A Pending JPH08336072A (en) 1995-06-07 1995-06-07 Wipe pattern generating device

Country Status (1)

Country Link
JP (1) JPH08336072A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052771A1 (en) * 2005-11-07 2007-05-10 Matsushita Electric Industrial Co., Ltd. Wipe pattern generation device
JP2010140181A (en) * 2008-12-10 2010-06-24 Nec Corp Wipe shape producing device, wipe shape producing method, and program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052771A1 (en) * 2005-11-07 2007-05-10 Matsushita Electric Industrial Co., Ltd. Wipe pattern generation device
US8022946B2 (en) 2005-11-07 2011-09-20 Panasonic Corporation Wipe pattern generation apparatus
JP2010140181A (en) * 2008-12-10 2010-06-24 Nec Corp Wipe shape producing device, wipe shape producing method, and program

Similar Documents

Publication Publication Date Title
JP2550530B2 (en) Video signal processing method
JP4209599B2 (en) Two-dimensional nonlinear interpolation system and interpolation method, and two-dimensional mixed interpolation system and mixed interpolation method
US4694407A (en) Fractal generation, as for video graphic displays
CN104732479B (en) Resizing an image
JP2000056743A (en) Adaptive scanning raster conversion method and device
JPH1186007A (en) Method for finding rate of pixel covered with primitive
JPH01160264A (en) Method and apparatus for processing picture
JPH0752925B2 (en) Video signal processor
JPH11514809A (en) Method and apparatus for non-interlacing a video field into progressively scanned video frames
JP2000339449A (en) Picture processor and picture processing method
US6181347B1 (en) Selectable mode smoothing texture filter for computer graphics
JPH1049666A (en) Fragment generator and fragment generating method
US6546157B1 (en) Number-of-pixels conversion apparatus and display apparatus using the same
JPH08336072A (en) Wipe pattern generating device
JP3026706B2 (en) Image processing device
KR20080046276A (en) Wipe pattern generation device
JPH064679A (en) Image processor
KR100335502B1 (en) 2-dimensional non-linear interpolation system based on edge information and method thereof
US7253821B2 (en) Special effect device, address signal generating device, address signal generating method and address signal generating program
Safinaz et al. VLSI realization of Lanczos interpolation for a generic video scaling algorithm
US7697817B2 (en) Image processing apparatus and method, and recorded medium
KR100283071B1 (en) Fast Texture Mapping Method
JP2970607B2 (en) Wipe pattern generator
JPH04500747A (en) Formation of digital video effects and related improvements
JPS61184687A (en) Control system of multilevel image magnification and reduction