JPH08335173A - Numerical controller and memory card - Google Patents

Numerical controller and memory card

Info

Publication number
JPH08335173A
JPH08335173A JP14167495A JP14167495A JPH08335173A JP H08335173 A JPH08335173 A JP H08335173A JP 14167495 A JP14167495 A JP 14167495A JP 14167495 A JP14167495 A JP 14167495A JP H08335173 A JPH08335173 A JP H08335173A
Authority
JP
Japan
Prior art keywords
storage means
address
memory card
update
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14167495A
Other languages
Japanese (ja)
Inventor
Kunitaka Komaki
邦孝 小槇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP14167495A priority Critical patent/JPH08335173A/en
Publication of JPH08335173A publication Critical patent/JPH08335173A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

PURPOSE: To improve a numerical controller and memory card with which the decrease of reliability is eliminated by unnecessitating labor for updating an integrated software. CONSTITUTION: This numerical controller is provided with a central processing unit(CPU) 1, first storage means 2, second storage means 3, memory card interface 7 for reading information recorded in a third storage means 61 inside a memory card 6 and address allocating means 4 with which an address to be accessed by the CPU 1 is allocated to an area previously decided on the third storage means 61 and started from an update start address corresponding to whether an update signal inputted from the outside is turned on or off when that signal is turned on at the canceling the reset of the CPU 1 but the address to be accessed by the CPU 1 is allocated to an area previously decided on the first storage means 2 and developing from a start address when that update signal is turned off, and an access signal is transmitted to the storage means to which the address is allocated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、数値制御装置とメモリ
カードとに関する。特に、従来はイレーサブルプログラ
マブルROM(以下EPROMと云う。)に記憶させて
いるシステム起動プログラムまたはイニシャルプログラ
ムローダーを更新するときの手間を不要にし、信頼性の
低下をなくしうる改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a numerical controller and a memory card. In particular, the present invention relates to an improvement that eliminates the trouble of updating the system start-up program or the initial program loader stored in an eraseable programmable ROM (hereinafter referred to as EPROM) in the related art and can prevent deterioration of reliability.

【0002】[0002]

【従来技術】[Prior art]

図2参照 図2は、従来技術に係る数値制御装置のブロック図であ
り、メモリカードも同時に示す。図2において、1は中
央演算処理装置(以下CPUと云う。)であり、2はフ
ラッシュROM(以下FROMと云う。)等プリント基
板に実装されている状態でも書込が可能で且つ読取専用
の不揮発性記憶手段で構成される第1の記憶手段であ
り、3はDRAM等RAMで構成される第2の記憶手段
であり、8はイレーサブルプログラマブルROM(以下
EPROMと云う。)で構成される第4の記憶手段であ
る。第1の記憶手段2と第4の記憶手段8とは、共に、
情報を書き換えることが可能な読取専用の不揮発性の記
憶手段であり、電源が落とされた状態においても、情報
を記憶したまま保持する機能を有している。第1の記憶
手段2と第2の記憶手段3と第4の記憶手段8とは、デ
ータバス11を介して、CPU1と情報の授受を行って
いる。
See FIG. 2. FIG. 2 is a block diagram of a numerical control device according to the related art, and also shows a memory card. In FIG. 2, reference numeral 1 is a central processing unit (hereinafter referred to as CPU), and 2 is writable and read-only even when mounted on a printed circuit board such as a flash ROM (hereinafter referred to as FROM). A first storage means composed of a non-volatile storage means, 3 is a second storage means composed of a RAM such as DRAM, and 8 is an eraseable programmable ROM (hereinafter referred to as an EPROM). It is a fourth storage means. Both the first storage means 2 and the fourth storage means 8 are
It is a read-only non-volatile storage device capable of rewriting information, and has a function of holding the stored information even when the power is turned off. The first storage unit 2, the second storage unit 3, and the fourth storage unit 8 exchange information with the CPU 1 via the data bus 11.

【0003】4はアドレス割付手段であり、第1、第
2、第3(後述する。)、第4それぞれの記憶手段につ
いてアドレスを割付けている。アドレスバス12を介し
てCPU1よりアドレスを受けると、そのアドレスを割
付けた記憶手段にアクセス信号を発する。このアクセス
信号を受信した記憶手段は、そのアドレスに記録されて
いる情報をデータバスに乗せるか、データバス上の情報
をそのアドレスに書込む。数値制御装置に電源が印加さ
れたとき、CPU1が先ずアクセスするアドレスである
開始アドレスは第4の記憶手段8上の予め定められてい
るアドレスに割付けられている。
Reference numeral 4 is an address allocating means for allocating an address to each of the first, second, third (described later) and fourth memory means. When an address is received from the CPU 1 via the address bus 12, an access signal is issued to the storage means to which the address is assigned. The storage means that has received this access signal either puts the information recorded at that address on the data bus or writes the information on the data bus at that address. When power is applied to the numerical controller, the start address, which is the address that the CPU 1 first accesses, is assigned to a predetermined address on the fourth storage means 8.

【0004】5は更新信号発生器であり、数値制御装置
を操作する人が第1の記憶手段2上に記憶されているシ
ステムソフトウェアを更新する必要が生じたときに、更
新信号発生器5にある押しボタン等を押圧することによ
り、更新信号をアドレス割付手段4に発する機能を有し
ている。6は半導体記憶装置をもって構成された第3の
記憶手段61を有するメモリカードである。7はメモリ
カード6を挿入されて、第3の記憶手段61に記録され
ている情報を読み取るメモリカードインターフェースで
ある。そして、データバス11を介して、CPU1と情
報の授受を行っている。
An update signal generator 5 is provided to the update signal generator 5 when an operator of the numerical control device needs to update the system software stored in the first storage means 2. It has a function of issuing an update signal to the address allocating means 4 by pressing a push button or the like. Reference numeral 6 is a memory card having a third storage means 61 constituted by a semiconductor storage device. Reference numeral 7 denotes a memory card interface into which the memory card 6 is inserted and which reads the information recorded in the third storage means 61. Information is exchanged with the CPU 1 via the data bus 11.

【0005】数値制御装置には、大別して三つのソフト
ウェアが使用されている。第1はシステム起動プログラ
ムと呼ばれているソフトウェアであり、第2はイニシャ
ルプログラムローダーと呼ばれているソフトウェアであ
る。システム起動プログラムもイニシャルプログラムロ
ーダーも、共に、数値制御装置の製作時にEPROMに
記録され、第4の記憶手段8に搭載されている。特に、
システム起動プログラムは第4の記憶手段8の開始アド
レスから始まる領域に記録されている。第3は数値制御
装置が工作機械を駆動する際等に実行されるシステムソ
フトウェアと呼ばれているソフトウェアであり、第1の
記憶手段2上に記憶されている。
Three types of software are roughly used for the numerical control device. The first is software called a system boot program and the second is software called an initial program loader. Both the system start-up program and the initial program loader are recorded in the EPROM when the numerical control device is manufactured, and are installed in the fourth storage means 8. In particular,
The system start-up program is recorded in the area starting from the start address of the fourth storage means 8. The third is software called system software that is executed when the numerical controller drives a machine tool or the like, and is stored in the first storage means 2.

【0006】数値制御装置に電源を印加すると、CPU
1は先ず開始アドレスにアクセスする。そして、開始ア
ドレスにあるシステム起動プログラムを実行し、第1の
記憶手段2に記憶されているシステムソフトウェアを第
2の記憶手段3に展開させる。そして、第2の記憶手段
3上のシステムソフトウェアが待機状態となり、操作員
の指示にしたがって、第2の記憶手段3上のシステムソ
フトウェアが走ることゝなる。
When power is applied to the numerical controller, the CPU
1 first accesses the starting address. Then, the system boot program at the start address is executed, and the system software stored in the first storage means 2 is expanded in the second storage means 3. Then, the system software on the second storage means 3 enters a standby state, and the system software on the second storage means 3 runs according to the instruction of the operator.

【0007】システムソフトウェアを更新する必要が生
じたときは、メモリカード6の第3の記憶手段61に更
新されたシステムソフトウェアを記録し、更新されたシ
ステムソフトウェアが記録されているメモリカード6を
メモリカードインターフェース7に挿入する。そして、
数値制御装置に電源が印加されている状態で、更新信号
発生器5を使用して更新信号をオンにする。CPU1
は、アドレス割付手段4を介して更新信号を検知し、イ
ニシャルプログラムローダーを起動する。CPU1は、
イニシャルプログラムローダーを実行し、イニシャルプ
ログラムローダーにおいて指定されているアドレスから
始まる領域にあるソフトウェアを読込み、イニシャルプ
ログラムローダーにおいて指定されているアドレスから
始まる領域にロードする。前者のアドレスは第3の記憶
手段61上のアドレスとされており、このアドレスに更
新されたシステムソフトウェアが記録されているように
してある。後者のアドレスは、第1の記憶手段2上のア
ドレスで、システム起動プログラムが第1の記憶手段2
から第2の記憶手段3にシステムソフトウェアを展開さ
せるときに、アクセスするアドレスと同一とされてい
る。このようにされているので、イニシャルプログラム
ローダーが実行されると、メモリカード6に記録されて
いる更新されたシステムソフトウェアは第1の記憶手段
2上の更新前のシステムソフトウェアの上に上書きさ
れ、更新されたシステムソフトウェアが利用可能の状態
になる。
When it becomes necessary to update the system software, the updated system software is recorded in the third storage means 61 of the memory card 6, and the memory card 6 in which the updated system software is recorded is stored in the memory. Insert into the card interface 7. And
With the power applied to the numerical controller, the update signal generator 5 is used to turn on the update signal. CPU1
Detects the update signal via the address allocating means 4 and activates the initial program loader. CPU1
The initial program loader is executed, the software in the area starting from the address specified in the initial program loader is read, and the software is loaded into the area starting from the address specified in the initial program loader. The former address is an address on the third storage means 61, and the updated system software is recorded at this address. The latter address is an address on the first storage means 2, and the system start program is the first storage means 2.
When the system software is loaded into the second storage means 3, the address is the same as the address to be accessed. Since this is done, when the initial program loader is executed, the updated system software recorded in the memory card 6 is overwritten on the system software before the update on the first storage means 2, The updated system software is ready for use.

【0008】更新されたシステムソフトウェアを使用す
るには、一旦、電源を落とし、再び電源を印加すれば、
前述したように、システム起動プログラムが実行され、
第1の記憶手段2にある更新されたシステムソフトウェ
アが第2の記憶手段3に展開され、以降、第2の記憶手
段3上で更新されたシステムソフトウェアが走ることゝ
なる。
To use the updated system software, turn off the power and then turn it on again.
As mentioned above, the system startup program is executed,
The updated system software stored in the first storage means 2 is expanded in the second storage means 3, and thereafter, the updated system software runs on the second storage means 3.

【0009】[0009]

【発明が解決しようとする課題】ところで、システム起
動プログラムとイニシャルプログラムローダーとは、シ
ステムソフトウェアほど更新を必要とするソフトウェア
ではないが、システムの設定を行っているので、更新を
必要とする場合がある。この場合には、システム起動プ
ログラムとイニシャルプログラムローダーの記録されて
いる半導体記憶装置の種類が何であれ、必ず、その半導
体記憶装置を数値制御装置より取り出して、更新したシ
ステム起動プログラムと更新したイニシャルプログラム
ローダーとを記録し、再び数値制御装置に組み込む必要
があり、FROM2に記録されているシステムソフトウ
ェアのようにFROM2を数値制御装置に実装させたま
ま更新することは、DRAMにロードされたシステムソ
フトウェアなら、FROMを書き替えられるので、危険
である。なぜなら、更新されたシステム起動プログラム
と更新されたイニシャルプログラムローダーを記録した
メモリカード6は作製できても、そのメモリカード6か
らFROMにロードしようとする途中で、数値制御装置
の電源が落とされると、FROMに記録されていた更新
前のプログラムが更新後のプログラムに部分的に更新さ
れ、更新前と更新後とが混ざり合ったプログラムでは動
かなくなるからである。
By the way, the system boot program and the initial program loader are not the software that needs updating as much as the system software, but since the system is set up, the updating may be necessary. is there. In this case, regardless of the type of the semiconductor memory device in which the system boot program and the initial program loader are recorded, the semiconductor memory device is always taken out from the numerical controller, and the updated system boot program and updated initial program are taken. It is necessary to record the loader and to incorporate it into the numerical control device again, and it is not necessary for the system software loaded in the DRAM to update the FROM2 while it is mounted in the numerical control device like the system software recorded in the FROM2. , FROM can be rewritten, which is dangerous. This is because even if the memory card 6 in which the updated system boot program and the updated initial program loader are recorded can be manufactured, the power of the numerical controller is turned off while the memory card 6 is being loaded into the FROM. , The program before update recorded in the FROM is partially updated to the program after update, and a program in which the pre-update and the post-update are mixed does not work.

【0010】そこで、システム起動プログラムとイニシ
ャルプログラムローダーとを更新する場合には、数値制
御装置の筐体のカバーを開き、EPROM8が実装され
ているプリント基板を引出し、プリント基板より実装さ
れているEPROM8を取外し、EPROM専用の書込
装置に挿入し、更新されたソフトウェアを書込み、逆の
手順により再実装・再組立をする必要がある。このよう
に、更新のための手間と時間がかかる。また、EPRO
M8単品の取外し、移送、再実装等の作業に伴う信頼性
の低下が懸念される。
Therefore, when updating the system start-up program and the initial program loader, the cover of the housing of the numerical control device is opened, the printed circuit board on which the EPROM 8 is mounted is pulled out, and the EPROM 8 mounted on the printed circuit board. It is necessary to remove it, insert it into a writing device dedicated to EPROM, write the updated software, and re-mount and re-assemble by the reverse procedure. In this way, it takes time and effort for updating. Also, EPRO
There is concern that the reliability of the M8 alone may decrease due to work such as removal, transfer, and remounting.

【0011】本発明の目的は、これらの欠点を解消する
ことにあり、システム起動プログラムまたはイニシャル
プログラムローダーを更新するとき、手間と時間とをか
けずに更新することができ、信頼性の低下を防止しうる
数値制御装置とメモリカードとを提供することにある。
An object of the present invention is to eliminate these drawbacks, and when updating the system boot program or the initial program loader, it can be updated without time and effort, and the reliability is lowered. It is to provide a numerical control device and a memory card which can be prevented.

【0012】[0012]

【課題を解決するための手段】上記の目的の内、数値制
御装置は、中央演算処理装置(1)と、前記の中央演算
処理装置(1)とデータバスを介して接続され、フラッ
シュROM等プリント基板に実装されている状態で書込
が可能で且つ読取専用の不揮発性記憶手段で構成される
第1の記憶手段(2)と、前記の中央演算処理装置
(1)とデータバスを介して接続され、DRAM等RA
Mで構成される第2の記憶手段(3)と、前記の中央演
算処理装置(1)とデータバスを介して接続され、メモ
リカード(6)中の第3の記憶手段(61)に記録され
ている情報を読み取るメモリカードインタフェース
(7)と、前記の中央演算処理装置(1)とアドレスバ
スを介して接続され、電源が印加されて、前記の中央演
算処理装置(1)のリセットが解除される時において、
外部から入力される更新信号がオンであるかオフである
かに対応して、更新信号がオンのときは前記の中央演算
処理装置(1)がアクセスするアドレスを前記の第3の
記憶手段(61)上の予め定められている更新時開始ア
ドレスから始まる領域に割付け、更新信号がオフのとき
は前記の中央演算処理装置(1)がアクセスするアドレ
スを前記の第1の記憶手段(2)上の予め定められてい
る開始アドレスから始まる領域に割付け、割付けた記憶
手段にアクセス信号を発するアドレス割付手段(4)と
を有する数値制御装置によって達成される。
Among the above-mentioned objects, a numerical controller is connected to a central processing unit (1) and the central processing unit (1) via a data bus, and a flash ROM or the like. Via the first storage means (2), which is writable and read-only non-volatile storage means mounted on the printed circuit board, the central processing unit (1), and the data bus. Connected by RA, DRAM, etc.
The second storage means (3) composed of M is connected to the central processing unit (1) described above via a data bus, and is recorded in the third storage means (61) in the memory card (6). The memory card interface (7) for reading the stored information is connected to the central processing unit (1) via the address bus, power is applied, and the central processing unit (1) is reset. When released,
Depending on whether the update signal input from the outside is on or off, when the update signal is on, the address accessed by the central processing unit (1) is the third storage means ( 61) Allocation to an area starting from a predetermined update start address above, and when the update signal is off, the address accessed by the central processing unit (1) is the first storage means (2). This is achieved by a numerical control device having address allocation means (4) for allocating to an area starting from a predetermined start address and issuing an access signal to the allocated storage means.

【0013】上記の目的の内、メモリカードは、上述す
る数値制御装置の前記のメモリカードインタフェース
(7)に挿入されて使用され、半導体記憶装置をもって
構成された前記の第3の記憶手段(61)を有し、前記
の第3の記憶手段(61)上の予め定められているロー
ド用アドレスから始まる領域に記録されているソフトウ
ェアを前記の第1の記憶手段(2)上の予め定められた
ロード先アドレスから始まる領域にロードするイニシャ
ルプログラムローダーが前記の第3の記憶手段(61)
の前記の更新時開始アドレスから始まる領域に記憶され
ているメモリカードによって達成される。
Among the above objects, the memory card is used by being inserted into the memory card interface (7) of the numerical controller described above, and the third memory means (61) having a semiconductor memory device is used. ), The software recorded in the area starting from the predetermined load address on the third storage means (61) is stored in the predetermined storage area on the first storage means (2). The initial program loader for loading in the area starting from the load destination address is the third storage means (61).
This is achieved by the memory card stored in the area starting from the above update start address.

【0014】[0014]

【作用】本発明に係る数値制御装置は、CPU1と、書
込可能で且つ読取専用の不揮発性のメモリーであるFR
OMで構成された第1の記憶手段2と、DRAMで構成
された第2の記憶手段3と、メモリカード6が挿入され
るメモリカードインタフェース7と、第1の記憶手段2
と第2の記憶手段3とメモリカード6の第3の記憶手段
61とにアドレスを割り付けているアドレス割付手段4
とを有している。
The numerical control device according to the present invention includes a CPU 1 and a FR which is a writable and read-only nonvolatile memory.
A first storage means 2 composed of an OM, a second storage means 3 composed of a DRAM, a memory card interface 7 into which a memory card 6 is inserted, and a first storage means 2
And an address assigning means 4 which assigns addresses to the second storing means 3 and the third storing means 61 of the memory card 6.
And have.

【0015】CPU1は、電源が印加されると、一旦リ
セットされ、各回路の電圧が安定した後リセットが解除
され、仕事を開始する。アドレス割付手段4は、CPU
1のリセット解除時に、外部から入力される更新信号が
既にオンになっているか、オフのままであるかによっ
て、CPU1がリセット解除時にアクセスするアドレス
を更新時開始アドレスから始まる領域と、開始アドレス
から始まる領域とに分けてアクセスするようにしてい
る。そして、更新時開始アドレスをメモリカード6上の
予め定められているアドレスに割付け、開始アドレスを
第1の記憶手段2上の予め定められているアドレスに割
付けている。
When power is applied to the CPU 1, the CPU 1 is reset once, and after resetting the voltage of each circuit, the reset is released and the work is started. The address assigning means 4 is a CPU
Depending on whether the update signal input from the outside is already turned on or remains off when the reset of 1 is released, the address accessed by the CPU 1 at the time of release of the reset from the update start address and the start address I try to access it separately from the starting area. Then, the update start address is assigned to a predetermined address on the memory card 6, and the start address is assigned to a predetermined address on the first storage means 2.

【0016】一方、本発明に係るメモリカード6の半導
体記憶装置で構成された第3の記憶手段61には、更新
時開始アドレスから始まる領域にイニシャルプログラム
ローダーが記録されている。そして、上述した数値制御
装置のメモリカードインタフェース7に挿入されるとさ
れている。
On the other hand, the initial program loader is recorded in the area starting from the update start address in the third storage means 61 constituted by the semiconductor storage device of the memory card 6 according to the present invention. Then, it is said to be inserted into the memory card interface 7 of the numerical control device described above.

【0017】そこで、更新信号をオンにした状態で、数
値制御装置に電源を印加すれば、CPU1は更新時開始
アドレスにアクセスすることゝなる。更新時開始アドレ
スにはイニシャルプログラムローダーが記憶されている
から、CPU1はイニシャルプログラムローダーを実行
し、ロード用アドレスにアクセスし、ロード用アドレス
から始まる領域にあるソフトウェアを第1の記憶手段2
にロードする。
Therefore, if power is applied to the numerical controller with the update signal turned on, the CPU 1 will access the update start address. Since the initial program loader is stored in the update start address, the CPU 1 executes the initial program loader, accesses the load address, and stores the software in the area starting from the load address as the first storage means 2.
To load.

【0018】そこで、システム起動プログラムを更新す
るときは、メモリカード6の第3の記憶手段61の更新
時開始アドレスから始まる領域に更新されたイニシャル
プログラムローダーを記録し、ロード用アドレスから始
まる領域に更新されたシステム起動プログラムを記録す
る。このとき、イニシャルプログラムローダーはロード
先アドレスとして開始アドレスを指定しておく。更新信
号をオンにした状態で、数値制御装置に電源を印加する
と、更新されたイニシャルプログラムローダーが実行さ
れ、第1の記憶手段2の開始領域から始まる領域に更新
されたシステム起動プログラムがロードされることゝな
る。メモリカード6の着脱は容易であり、メモリカード
6から第1の記憶手段2へのロードも、更新信号をオン
したままで数値制御装置に電源を投入するだけであり、
更新のための手間も時間もかからない。さらに、数値制
御装置は何も分解・組立作業がないので、信頼性の低下
はあり得ない。
Therefore, when updating the system start-up program, the updated initial program loader is recorded in the area starting from the update start address of the third storage means 61 of the memory card 6, and the area starting from the loading address is recorded. Record the updated system boot program. At this time, the initial program loader specifies the start address as the load destination address. When power is applied to the numerical controller with the update signal turned on, the updated initial program loader is executed, and the updated system boot program is loaded into the area starting from the start area of the first storage means 2. It will be different. The memory card 6 can be easily attached and detached, and the loading from the memory card 6 to the first storage means 2 can be achieved by simply turning on the power to the numerical controller with the update signal still on.
It takes neither time nor effort to update. Further, since the numerical control device does not require any disassembling / assembling work, the reliability cannot be deteriorated.

【0019】なお、数値制御装置の電源を一旦遮断した
後、更新信号をオフした状態で再び電源を印加すれば、
CPU1は、開始アドレスにアクセスし、開始アドレス
にロードされたばかりのシステム起動プログラムを実行
する。システム起動プログラムは、第1の記憶手段2に
ある情報を第2の記憶手段3に転送し、数値制御装置は
従来と変わることなく動作する。
If the power of the numerical controller is once shut off and then the power is reapplied with the update signal turned off,
The CPU 1 accesses the start address and executes the system boot program just loaded at the start address. The system start-up program transfers the information stored in the first storage means 2 to the second storage means 3, and the numerical control device operates as before.

【0020】[0020]

【実施例】以下、図面を参照して、本発明の1実施例に
係る数値制御装置とメモリカードとについてさらに詳細
に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A numerical controller and a memory card according to an embodiment of the present invention will be described below in more detail with reference to the drawings.

【0021】図1参照 図1は、本発明の1実施例に係る数値制御装置のブロッ
ク図であり、メモリカードも同時に示す。図1におい
て、1はCPUであり、2はフラッシュROM等プリン
ト基板に実装されている状態でも書込が可能で且つ読取
専用の不揮発性記憶手段で構成される第1の記憶手段で
あり、3はDRAM等RAMで構成される第2の記憶手
段である。6はメモリカードであり、FROM等の半導
体記憶装置をもって構成された第3の記憶手段61を有
している。7は挿入されたメモリカード6の第3の記憶
手段61に記録されているソフトウェアを読み取るメモ
リカードインターフェースである。第1の記憶手段2と
第2の記憶手段3とメモリカードインターフェース7と
は、データバス11を介して、CPU1とデータの授受
を行っている。
FIG. 1 is a block diagram of a numerical controller according to one embodiment of the present invention, showing a memory card at the same time. In FIG. 1, reference numeral 1 is a CPU, 2 is a first storage means composed of a read-only nonvolatile storage means capable of writing even when mounted on a printed circuit board such as a flash ROM, and 3 Is a second storage means composed of RAM such as DRAM. Reference numeral 6 denotes a memory card, which has a third storage means 61 configured by a semiconductor storage device such as FROM. Reference numeral 7 is a memory card interface for reading the software recorded in the third storage means 61 of the inserted memory card 6. The first storage unit 2, the second storage unit 3, and the memory card interface 7 exchange data with the CPU 1 via the data bus 11.

【0022】5は更新信号発生器であり、更新信号を発
する機能を有している。(たゞのスイッチでよく、別の
電源を必要としない。)そして、更新信号発生器5は、
従来と異なり、システムソフトウェアの更新だけでな
く、システム起動プログラムを更新するときにも使用す
る。
An update signal generator 5 has a function of issuing an update signal. (A separate switch is sufficient and does not require a separate power source.) And the update signal generator 5 is
Unlike the conventional method, it is used not only for updating system software but also for updating the system startup program.

【0023】4はアドレス割付手段であり、第1の記憶
手段2と第2の記憶手段3と第3の記憶手段61とのそ
れぞれについてアドレスを割付けている。そして、アド
レスバス12を介してCPU1よりアドレスを受ける
と、そのアドレスを割付けた記憶手段にアクセス信号を
発する。このアクセス信号を受信した記憶手段は、その
アドレスに記録されている情報をデータバスを介して、
CPU1に読取られるか、データバス上の情報をそのア
ドレスに書込まれるかする。数値制御装置に電源が印加
されたとき、CPU1が先ずアクセスするアドレスであ
る開始アドレスは第1の記憶手段2上の予め定められて
いる開始アドレスに割付けられている。
Reference numeral 4 is an address allocating means for allocating an address to each of the first storage means 2, the second storage means 3 and the third storage means 61. When it receives an address from the CPU 1 via the address bus 12, it issues an access signal to the storage means to which the address is assigned. The storage means that has received this access signal transfers the information recorded at that address via the data bus,
It is read by the CPU 1 or the information on the data bus is written to the address. When power is applied to the numerical controller, the start address, which is the address that the CPU 1 first accesses, is assigned to the predetermined start address on the first storage means 2.

【0024】ところで、数値制御装置に電源が印加され
る前に更新信号発生器5より更新信号がアドレス割付手
段4に発せられていると、アドレス割付手段4は、数値
制御装置に電源が印加された後、CPU1のリセットが
解除されてアドレスバスを介してCPU1から最初のア
ドレス指令を受信したタイミングで、更新処理と判断
し、CPU1が指定するアドレスと異なる更新時アドレ
スに信号を発する。アドレス割付手段4は、更新時にC
PU1が先ずアクセスするアドレスである更新時開始ア
ドレスを第3の記憶手段61上の予め定められているア
ドレスに割付けている。そして、このCPU1が指定す
るアドレスと異なる更新時アドレスにアクセス信号を発
する動作は、数値制御装置への電源が遮断されるまで継
続し、第3の記憶手段61は、更新時アドレスへのアク
セス信号を受信する都度、更新時アドレスの情報をメモ
リカードカードインターフェース7とデータバスとを介
して、CPU1に読取られる。
By the way, when an update signal is issued from the update signal generator 5 to the address allocating means 4 before power is applied to the numerical control device, the address allocating means 4 applies power to the numerical control device. After that, at the timing when the reset of the CPU 1 is released and the first address command is received from the CPU 1 via the address bus, it is determined that the update processing is performed, and a signal is issued to an address at update different from the address designated by the CPU 1. The address assigning means 4 is C when updating
The update start address, which is the address that PU1 first accesses, is assigned to a predetermined address on the third storage means 61. The operation of issuing an access signal to an update address different from the address designated by the CPU 1 continues until the power supply to the numerical control device is cut off, and the third storage means 61 causes the update address access signal. Each time the address is received, the information of the update address is read by the CPU 1 via the memory card interface 7 and the data bus.

【0025】数値制御装置において使用されるソフトウ
ェアのうちシステムソフトと呼ばれる数値制御装置が工
作機械を駆動する際等に実行されるソフトウェアと、シ
ステムソフトを第2の記憶手段3に展開させる等、数値
制御装置の起動時に使用されるシステム起動プログラム
と呼ばれているソフトウェアとは第1の記憶手段2に記
憶されている。特に、システム起動プログラムは第1の
記憶手段2の開始アドレスから始まる領域に記憶されて
おり、更新信号がオフの状態で数値制御装置に電源が印
加されたとき、CPU1によって最初に実行することが
できるようにされている。
Among the software used in the numerical control device, the software executed when the numerical control device called system software drives the machine tool, and the system software is expanded in the second storage means 3, and the numerical value is set. Software called a system start-up program used when starting the control device is stored in the first storage means 2. In particular, the system start-up program is stored in the area starting from the start address of the first storage means 2, and may be executed first by the CPU 1 when power is applied to the numerical controller with the update signal off. It is made possible.

【0026】システム起動プログラムそして/またはシ
ステムソフトを第1の記憶手段2にロードするために使
用されるイニシャルプログラムローダーは、第3の記憶
手段61に記憶されている。イニシャルプログラムロー
ダーは第3の記憶手段61上で予め定められたロード用
アドレスから始まる領域にあるソフトウェアを予め定め
られたロード先アドレスである前述した開始アドレスか
ら始まる領域にロードし、第3の記憶手段61上で予め
定められた第2のロード用アドレスから始まる領域にあ
るソフトウェアを第1の記憶手段2上で予め定められた
第2のロード先アドレスから始まる領域にロードする。
第2のロード先アドレスは、システム起動プログラムが
実行されるときにアクセスするアドレスとする。
The initial program loader used to load the system start-up program and / or system software into the first storage means 2 is stored in the third storage means 61. The initial program loader loads the software in the area starting from the predetermined loading address on the third storage means 61 into the area starting from the above-mentioned start address which is the predetermined load destination address, and the third storage The software in the area starting from the predetermined second loading address on the means 61 is loaded onto the area starting from the predetermined second loading destination address on the first storage means 2.
The second load destination address is an address accessed when the system boot program is executed.

【0027】第1の記憶手段2にある現ソフトウェアを
更新するとき、メモリカード6を使用する。更新のため
に、イニシャルプログラムローダーを更新時開始アドレ
スから始まる領域に記録し、更新されたシステム起動プ
ログラムをこのイニシャルプログラムローダーが指定す
るロード用アドレスから始まる領域に記録し、更新され
たシステムソフトをこのイニシャルプログラムローダー
が指定する第2のロード用アドレスから始まる領域に記
録したメモリカード6を製作する。そして、このメモリ
カード6をメモリカードインターフェース7に挿入し、
更新信号発生器5により更新信号をオンしてから、数値
制御装置に電源電圧を印加する。
When updating the current software in the first storage means 2, the memory card 6 is used. For the update, the initial program loader is recorded in the area starting from the start address at the time of update, the updated system startup program is recorded in the area starting from the loading address specified by this initial program loader, and the updated system software is recorded. The memory card 6 recorded in the area starting from the second loading address designated by the initial program loader is manufactured. Then, insert this memory card 6 into the memory card interface 7,
After the update signal is turned on by the update signal generator 5, the power supply voltage is applied to the numerical controller.

【0028】アドレス割付手段4は、CPU1からリセ
ット解除後の最初のアドレス指定を受けたとき、更新信
号を検知して更新時開始アドレスにあるイニシャルプロ
グラムローダーにアクセスする。CPU1はイニシャル
プログラムローダーを実行し、更新されたシステム起動
プログラムを開始アドレスから始まる領域にロードし、
更新前のシステム起動プログラムに上書きする。そし
て、更新されたシステムソフトを第2のロード先アドレ
スから始まる領域にロードし、更新前のシステムソフト
に上書きする。かくして、更新されたシステム起動プロ
グラムと更新されたシステムソフトとは、それぞれ、利
用可能の状態になる。
When receiving the first address designation after reset release from the CPU 1, the address allocating means 4 detects the update signal and accesses the initial program loader at the update start address. The CPU 1 executes the initial program loader, loads the updated system boot program into the area starting from the start address,
Overwrite the system startup program before update. Then, the updated system software is loaded into the area starting from the second load destination address, and the system software before the update is overwritten. Thus, the updated system start-up program and the updated system software are available.

【0029】更新されたシステム起動プログラムと更新
されたシステムソフトとを使用するには、一旦、電源を
落とし、更新信号をオフとし、再び電源を数値制御装置
に印加すれば、更新されたシステム起動プログラムが実
行され、第1の記憶手段2にある更新されたシステムソ
フトは第2の記憶手段3に展開され、以降、DRAM3
で構成されている第2の記憶手段上で更新されたシステ
ムソフトが走ることゝなる。
To use the updated system start-up program and the updated system software, once the power is turned off, the update signal is turned off, and the power is applied to the numerical controller again, the updated system start-up is started. The program is executed, the updated system software in the first storage means 2 is expanded in the second storage means 3, and thereafter the DRAM 3
The updated system software runs on the second storage means composed of.

【0030】なお、更新がシステム起動プログラムのみ
であれば、イニシャルプログラムローダーと更新された
システム起動プログラムとがそれぞれ所定の領域に記録
されているメモリカード6をメモリカードインターフェ
ース7に挿入し、更新信号をオンしてから、数値制御装
置に電源電圧を印加すればよい。更新がシステムソフト
のみであれば、イニシャルプログラムローダーと更新さ
れたシステムソフトとがそれぞれ所定の領域に記録され
ているメモリカード6をメモリカードインターフェース
7に挿入し、更新信号をオンしてから、数値制御装置に
電源電圧を印加すればよい。
If the update is only the system boot program, the memory card 6 in which the initial program loader and the updated system boot program are recorded in predetermined areas is inserted into the memory card interface 7, and the update signal is sent. After turning on, the power supply voltage may be applied to the numerical controller. If only the system software is updated, insert the memory card 6 in which the initial program loader and the updated system software are recorded in predetermined areas into the memory card interface 7, turn on the update signal, and then set the numerical value. A power supply voltage may be applied to the control device.

【0031】システム起動プログラムそして/またはシ
ステムソフトを更新するとき、イニシャルプログラムロ
ーダーも更新する必要があれば、そのとき、イニシャル
プログラムローダーを更新すればよい。
When it is necessary to update the initial program loader when updating the system start-up program and / or system software, the initial program loader may be updated at that time.

【0032】[0032]

【発明の効果】以上説明したように、本発明に係る数値
制御装置ならびにメモリカードによれば、アドレス割付
手段がCPUのリセットが解除される時点で更新信号が
オンであるかオフであるかに対応して、CPUがアクセ
スするアドレスをメモリカードの第3の記憶手段上に割
付けた更新時アドレスか、FROM等で構成された第2
の記憶手段上に割付けたアドレスかに切り分けている。
第3の記憶手段の更新時開始アドレスにはイニシャルプ
ログラムローダーが記録されることとされている。そこ
で、更新信号をオンしてから数値制御装置に電源を印加
すれば、CPUはイニシャルプログラムローダーにアク
セスし、これを実行して、ロード用アドレスから始まる
領域に記録されているソフトウェアを第1の記憶手段上
の予め定められたロード先アドレスから始まる領域にロ
ードする。すなわち、更新されたソフトウェアを記録し
たメモリカードを作製し、これをメモリカードインター
フェースに挿入し、更新信号をオンしてから電源を印加
すれば、更新が完了する。更新のための手間と所要時間
とは大幅に引き下げられる。また、何らの取付取り外し
作業も不要であるので、信頼性の低下はない。
As described above, according to the numerical controller and the memory card of the present invention, whether the update signal is on or off when the address allocating means releases the reset of the CPU. Correspondingly, an address for update assigned by the CPU to the third storage means of the memory card, or a second address composed of FROM or the like.
It is divided into the addresses assigned to the storage means.
The initial program loader is recorded at the update start address of the third storage means. Therefore, if the power supply is applied to the numerical controller after turning on the update signal, the CPU accesses the initial program loader, executes it, and executes the software recorded in the area starting from the load address to the first program loader. The data is loaded into an area starting from a predetermined load destination address on the storage means. That is, the update is completed by producing a memory card in which the updated software is recorded, inserting the memory card into the memory card interface, turning on the update signal, and applying the power. The time and effort required for renewal are greatly reduced. Further, since no attachment / detachment work is required, the reliability is not deteriorated.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る数値制御装置のブロック図であ
る。
FIG. 1 is a block diagram of a numerical control device according to the present invention.

【図2】従来技術に係る数値制御装置のブロック図であ
る。
FIG. 2 is a block diagram of a numerical control device according to a conventional technique.

【符号の説明】[Explanation of symbols]

1 CPU 2 第1の記憶手段 3 第2の記憶手段 4 アドレス割付手段 5 更新信号発生器 6 メモリカード 7 メモリカードインターフェース 8 第4の記憶手段 11 データバス 12 アドレスバス 61 第3の記憶手段 1 CPU 2 1st storage means 3 2nd storage means 4 Address allocation means 5 Update signal generator 6 Memory card 7 Memory card interface 8 4th storage means 11 Data bus 12 Address bus 61 3rd storage means

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 中央演算処理装置(1)と、 該中央演算処理装置(1)とデータバスを介して接続さ
れ、フラッシュROM等プリント基板に実装されている
状態で書込が可能で且つ読取専用の不揮発性記憶手段で
構成される第1の記憶手段(2)と、 前記中央演算処理装置(1)とデータバスを介して接続
され、DRAM等RAMで構成される第2の記憶手段
(3)と、 前記中央演算処理装置(1)とデータバスを介して接続
され、メモリカード(6)中の第3の記憶手段(61)
に記録されている情報を読み取るメモリカードインタフ
ェース(7)と、 前記中央演算処理装置(1)とアドレスバスを介して接
続され、電源が印加されて、前記中央演算処理装置
(1)のリセットが解除される時において、外部から入
力される更新信号がオンであるかオフであるかに対応し
て、更新信号がオンのときは前記中央演算処理装置
(1)がアクセスするアドレスを前記第3の記憶手段
(61)上の予め定められている更新時開始アドレスか
ら始まる領域に割付け、更新信号がオフのときは前記中
央演算処理装置(1)がアクセスするアドレスを前記第
1の記憶手段(2)上の予め定められている開始アドレ
スから始まる領域に割付け、割付けた記憶手段にアクセ
ス信号を発するアドレス割付手段(4)とを有すること
を特徴とする数値制御装置。
1. A central processing unit (1), which is connected to the central processing unit (1) via a data bus and is writable and readable while mounted on a printed circuit board such as a flash ROM. A first storage means (2) composed of a dedicated non-volatile storage means, and a second storage means (RAM) such as a DRAM connected to the central processing unit (1) via a data bus ( 3) and the central processing unit (1) via a data bus, and third storage means (61) in the memory card (6).
A memory card interface (7) for reading information recorded in the central processing unit (1) is connected to the central processing unit (1) via an address bus, power is applied, and the central processing unit (1) is reset. When the update signal is turned on, the address to be accessed by the central processing unit (1) corresponds to the third address depending on whether the update signal input from the outside is on or off. Is allocated to an area on the storage means (61) starting from a predetermined update start address, and when the update signal is off, the address accessed by the central processing unit (1) is assigned to the first storage means (61). 2) Address allocation means (4) for allocating to an area starting from a predetermined start address above and issuing an access signal to the allocated storage means. Numerical control device.
【請求項2】 請求項1に記載の数値制御装置の前記メ
モリカードインタフェース(7)に挿入されて使用さ
れ、 半導体記憶装置をもって構成された前記第3の記憶手段
(61)を有し、 前記第3の記憶手段(61)上の予め定められているロ
ード用アドレスから始まる領域に記録されているソフト
ウェアを前記第1の記憶手段(2)上の予め定められた
ロード先アドレスから始まる領域にロードするイニシャ
ルプログラムローダーが前記第3の記憶手段(61)の
前記更新時開始アドレスから始まる領域に記憶されてい
ることを特徴とするメモリカード。
2. The numerical storage device according to claim 1, further comprising: a third storage means (61) which is used by being inserted into the memory card interface (7) and which comprises a semiconductor storage device, The software recorded in the area starting from a predetermined load address on the third storage means (61) is stored in the area starting from a predetermined load destination address on the first storage means (2). A memory card, wherein an initial program loader to be loaded is stored in an area of the third storage means (61) starting from the update start address.
JP14167495A 1995-06-08 1995-06-08 Numerical controller and memory card Pending JPH08335173A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14167495A JPH08335173A (en) 1995-06-08 1995-06-08 Numerical controller and memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14167495A JPH08335173A (en) 1995-06-08 1995-06-08 Numerical controller and memory card

Publications (1)

Publication Number Publication Date
JPH08335173A true JPH08335173A (en) 1996-12-17

Family

ID=15297568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14167495A Pending JPH08335173A (en) 1995-06-08 1995-06-08 Numerical controller and memory card

Country Status (1)

Country Link
JP (1) JPH08335173A (en)

Similar Documents

Publication Publication Date Title
KR100415371B1 (en) Computer
JPH04315253A (en) Electronic equipment
US6598137B1 (en) Microcomputer having built-in nonvolatile memory for simultaneous use as a program area and a data area
JP2008533574A (en) Method and apparatus for rewriting semiconductor memory means erasable in sector units into first sector
US6738887B2 (en) Method and system for concurrent updating of a microcontroller's program memory
US6000005A (en) Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks
JPH08335173A (en) Numerical controller and memory card
JP2001117780A (en) Information storage device and its downloading method
JPH11282690A (en) Method for writing control program, information processor and information processing system
JP2000276461A (en) Microcomputer
JPH08286948A (en) Device and method for supporting software development
JPH05298217A (en) Information processor
JP3442972B2 (en) Information processing apparatus and rewritable nonvolatile memory rewriting method
JPH06139064A (en) Countermeasure device against bug for electronic equipment
JPH11259308A (en) Programmable controller
WO1999057691A1 (en) Automatic vending machine
JPH08101794A (en) Rewriting system for firmware program
JPH05143315A (en) Version up method for firmware
JPH1050086A (en) Microcomputer having eeprom and its rewriting method
JPH08138005A (en) Data write system for flash memory card
JP3037136B2 (en) Download program backup device
JP2001184255A (en) Electronic equipment, and storage medium with memory control program recorded thereon
JPH11143782A (en) Rewriting device of non-volatile memory in information processor and method therefor
JPH1153488A (en) Image system controller
JPH08221110A (en) Numerical controller

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040427

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040907