JPH08334787A - Display device - Google Patents

Display device

Info

Publication number
JPH08334787A
JPH08334787A JP5384596A JP5384596A JPH08334787A JP H08334787 A JPH08334787 A JP H08334787A JP 5384596 A JP5384596 A JP 5384596A JP 5384596 A JP5384596 A JP 5384596A JP H08334787 A JPH08334787 A JP H08334787A
Authority
JP
Japan
Prior art keywords
substrate
driving
display device
counter
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5384596A
Other languages
Japanese (ja)
Inventor
Yuko Inoue
Hisashi Kadota
Masabumi Kunii
Shinji Nakamura
Takenobu Urazono
真治 中村
祐子 井上
正文 国井
丈展 浦園
久志 門田
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP10474995 priority Critical
Priority to JP7-104749 priority
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP5384596A priority patent/JPH08334787A/en
Publication of JPH08334787A publication Critical patent/JPH08334787A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE: To provide a metal black matrix structure which is suppressed in capacitor coupling and shorting defects while the margins at the joints between a counter substrate and a driving substrate are decreased.
CONSTITUTION: This display device has the panel structure provided with the driving substrate contg. pixels arranged in a matrix form, the counter substrate joined to the driving substrate including counter electrodes and joined to the driving substrate via a prescribed spacing and liquid crystals held in the spacing between both. The driving substrate has pixel electrodes 1 arranged by every pixel, color filters arranged by matching to the respective pixel electrodes 1, TFTs driving the respective pixel electrodes 1 and metallic wiring patterns 6 for supplying image signals to TFTs in column units arranged along the column direction of the pixels. As against the arrangement, the counter substrate has light shielding patterns 13 arranged along the row direction of the pixels. The metallic wiring patterns 6 and the light shielding parts 13 intersect with each other across the liquid crystal, thereby constituting a grid-like black matrix in combination and shielding the light around the individual pixel electrodes 1. If driving circuits are formed around the screen contg. the pixel electrodes 1 and the TFTs, these circuits are preferably provided with a black matrix on the counter substrate side.
COPYRIGHT: (C)1996,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明はアクティブマトリクス型の表示装置に関する。 The present invention relates to relates to an active matrix display device. より詳しくは、画素電極を駆動するスイッチング素子が形成された駆動基板に周辺駆動回路やカラーフィルタ等を備えた構造を有するアクティブマトリクス型の表示装置における遮光構造に関する。 More particularly, to a light shielding structure in the active matrix display device having a structure with a peripheral driver circuit and a color filter or the like to the driving board switching element for driving the pixel electrodes are formed.

【0002】 [0002]

【従来の技術】薄膜トランジスタ(以下、TFTと称する)を画素電極駆動用のスイッチング素子として用いるアクティブマトリクス型の表示装置は近年その開発が活発に行なわれている。 BACKGROUND ART TFT active matrix display device using a (hereinafter, referred to as TFT) as a switching element for driving pixel electrodes that developed in recent years have been actively. 従来、この種の表示装置では、ガラス等からなる透明な駆動基板上に同じく透明な画素電極を駆動する為のTFTが集積形成されている。 Conventionally, in this type of display device, TFT for driving the same transparent pixel electrode on a transparent driving substrate made of glass or the like are integrally formed. TFT TFT
は半導体薄膜を活性層とし、その上にはゲート絶縁膜を介してゲート電極がパタニング形成されている。 The semiconductor thin film as an active layer, a gate electrode is formed patterned via a gate insulating film thereon. 半導体薄膜にはソース領域とドレイン領域が設けられている。 A source region and a drain region is provided on the semiconductor thin film.
かかる構成を有するTFTは第1層間絶縁膜により被覆されている。 TFT having such a configuration is covered with a first interlayer insulating film. この上には金属配線パタンが設けられており、コンタクトホールを介してソース領域に電気接続している。 On this is provided with a metal wiring pattern are electrically connected to the source region via the contact hole. 金属配線パタンは第2層間絶縁膜により被覆されている。 Metal wiring pattern is covered with the second interlayer insulating film. その上には画素電極がパタニング形成されている。 The pixel electrode is formed thereon patterned. この画素電極は第2層間絶縁膜及び第1層間絶縁膜に形成したコンタクトホールを介してTFTのドレイン領域に電気接続している。 The pixel electrode is electrically connected to the drain region of the TFT through a contact hole formed in the second interlayer insulating film and the first interlayer insulating film. この駆動基板に対して所定の間隙を介してガラス等からなる対向基板が接合している。 Opposing substrate made of glass or the like are bonded via a predetermined gap with respect to the driving substrate. 対向基板の内表面には透明な対向電極が形成されている。 Transparent counter electrodes are formed on the inner surface of the counter substrate. 駆動基板と対向基板の間に液晶等の電気光学物質が保持されている。 Electro-optical material such as liquid crystal between the drive substrate and the counter substrate is held. 対向基板の内表面には画素電極をR The pixel electrode on the inner surface of the counter substrate R
GB三原色に着色する為カラーフィルタが形成されている。 The color filter for coloring in GB three primary colors are formed. 又、個々の画素電極の周囲を遮光する為ブラックマトリクスも形成されており、光漏れを防止して表示コントラストの改善を図っている。 Also, a black matrix for shielding the periphery of each pixel electrode is formed, thereby achieving an improvement in display contrast by preventing light leakage. この従来構造では、対向基板側にカラーフィルタとブラックマトリクスが形成されている。 In this conventional structure, a color filter and a black matrix is ​​formed on the counter substrate side. この為、対向基板と駆動基板を精密にアライメントする必要がある。 Therefore, precisely there is a need to align the counter substrate and the driving substrate. しかしながら、画素の高精細化が進むにつれ精密なアライメントが困難になっている。 However, precise alignment is difficult as the high definition of pixels proceeds.
そこで、カラーフィルタを駆動基板側に形成した、所謂オンチップカラーフィルタ構造が開発されている。 Therefore, a color filter is formed on the driving substrate side, it has been developed a so-called on-chip color filter structure. このオンチップカラーフィルタ構造は、例えば特開平2−5 The on-chip color filter structure, for example, JP-A-2-5
4217号公報、特開平3−237432号公報、特開平3−72322号公報、特開平3−119829号公報、特開平4−253028号公報、特開平2−153 4217, JP-A No. 3-237432, JP-A No. 3-72322, JP-A No. 3-119829, JP-A No. 4-253028, JP-A No. 2-153
325号公報、特開平5−5874号公報等に開示されている。 325 JP, disclosed in JP-A 5-5874 Patent Publication. 駆動基板側にカラーフィルタを設けた構造は、 Structure in which a color filter on the driving substrate side,
対向基板側にカラーフィルタを形成した構造に比べ種々の利点を有している。 It has various advantages compared to the structure where a color filter is formed on the counter substrate side. 例えば、カラーフィルタが個々の画素電極と重なっている為、両者の間に視差が生ぜず画素部の実効開口率を大きくとれる。 For example, since the color filters are overlapped with each pixel electrode, it made large effective aperture ratio of the pixel portion not occur parallax therebetween. 又、画素電極とカラーフィルタのアライメント誤差が殆どなくなるので、画素部が微細化しても高開口率を維持できる。 In addition, since the pixel electrode and the color filter alignment error almost disappears, the pixel portion can also maintain a high aperture ratio is miniaturized. 又、従来のアクティブマトリクス型表示装置では、画素電極やこれを駆動するTFTからなるスイッチング素子に加え、周辺部に垂直駆動回路や水平駆動回路等も内蔵されている。 Further, in the conventional active matrix type display device, in addition to the switching element comprising a TFT for driving the pixel electrodes and which are also incorporated vertical driving circuit and a horizontal drive circuit in a peripheral portion. TFTとして多結晶シリコン薄膜トランジスタを用いた場合、画素電極を駆動するスイッチング素子に加え、このスイッチング素子を駆動する周辺の駆動回路も同一基板上に形成できるので有利である。 When using polycrystalline silicon thin film transistor as a TFT, in addition to the switching element for driving the pixel electrode, the driving circuit of the peripheral driving the switching element is also advantageously be formed on the same substrate. 周辺駆動回路は行列状に配置された画素電極からなる画面の周辺に配され、表示には直接寄与しない。 The peripheral drive circuit disposed on the periphery of the screen consisting of pixel electrodes arranged in a matrix, the display does not directly contribute. そこで、従来周辺駆動回路の上に絶縁膜を介して金属膜等からなる遮光パタンを設けていた。 Accordingly, it has been provided a light shielding pattern made of a metal film or the like via an insulating film on a conventional peripheral driving circuit. これにより、アクティブマトリクス型の表示装置の周辺部からの光漏れを防止している。 This prevents leakage of light from the periphery of the active matrix display device.

【0003】 [0003]

【発明が解決しようとする課題】ところで、実際にはオンチップカラーフィルタ構造のみの採用では、対向基板側にブラックマトリクスが残されている限り重ね合わせマージンはあまり減らず、開口率はそれほど向上しない。 [SUMMARY OF THE INVENTION Incidentally, in practice, the adoption of the on-chip color filter structure only, margin superimposed as long as the black matrix is ​​left on the counter substrate side is not reduced so much, it does not significantly increase the aperture ratio . そこで、ブラックマトリクスも駆動基板側に形成したオンチップブラックマトリクス構造との併用が必須となる。 Accordingly, a black matrix is ​​also used in combination with on-chip black matrix structure formed on the driving substrate side is indispensable. この場合、カラーフィルタの上に重ねてブラックマトリクスを形成する構造が考えられる。 In this case, the structure of forming a black matrix on top of the color filter can be considered. この様にすれば、ブラックマトリクスを金属膜で形成しても金属配線パタンとの短絡欠陥やゲート配線との容量カップリング等の心配は殆どない。 If in this manner, worry of the capacitive coupling and the like of the black matrix and the short-circuit defect and the gate wiring of the metal wiring pattern be formed of a metal film is little. しかしながら、カラーフィルタ上のブラックマトリクス形成は金属膜剥離等の問題があり製造技術的に極めて困難である。 However, a black matrix formed on the color filter is a metal film peeling has problems production technically difficult. これに対し、カラーフィルタの下方に金属膜からなるブラックマトリクスを形成する構造も考えられる。 In contrast, the structure is also conceivable to form the black matrix made of a metal film below the color filter. しかしながら、この構造ではゲート配線との容量カップリングが大きくなる。 However, capacitive coupling of the gate wiring in this structure increases. さらに、信号線等金属配線パタンとの交差部で短絡欠陥の危険がある。 Furthermore, there is a risk of a short circuit defect at the intersection between the signal line and metal wiring pattern. これを防ぐ為には金属ブラックマトリクスを電気的にフローティング状態にする事が必要である。 In order to prevent this it is necessary to electrically floating state of the metal black matrix. しかしながら、これでは画素電極とスイッチング素子とのコンタクト部からメタルブラックマトリクスを部分的に除去する必要が生じ、コンタクト部周りの遮光が不完全となり光漏れが生ずる。 However, this partially becomes necessary to remove the metal black matrix from the contact portion between the pixel electrode and the switching element, the light-shielding around the contact portion is light leakage occurs incomplete. 従って、メタルブラックマトリクスをフローティングにする事も困難である。 Therefore, it is also difficult to make the metal black matrix in floating. 容量カップリングの問題は周辺駆動回路の上部に金属膜等からなる遮光パタンのブラックマスクを形成した場合にも発生する。 Capacitive coupling problems also occur in the case of forming a black mask of the light shielding pattern made of a metal film or the like on top of the peripheral driver circuits. 周辺駆動回路の上部を金属膜で被覆すると容量が増加し駆動能力が低下する。 Capacity When the top of the peripheral driver circuits are coated with a metal film is lowered increased driving capability.

【0004】 [0004]

【課題を解決するための手段】上述した従来の技術の課題に鑑み、本発明はオンチップカラーフィルタ構造を採用した表示装置において駆動基板と対向基板の重ね合わせマージンを増加させる事なく、且つ金属配線パタンとの短絡欠陥や容量カップリングを抑制可能なメタルブラックマトリクス構成を提供する事を目的とする。 In view of the problems of the prior art described above SUMMARY OF THE INVENTION The present invention without increasing the margin superposition drive substrate and the counter substrate in a display device employing the on-chip color filter structure, and a metal an object of the present invention to provide a possible metal black matrix configuration suppress the short-circuit defects and capacitive coupling with the wiring pattern. 又、画素電極やそのスイッチング素子を集積形成した画面に加えてその周辺に配された駆動回路を同時に内蔵した表示装置において、容量カップリングを生じることなく周辺の駆動回路を遮光可能なブラックマスク構成を提供することを目的とする。 Further, in a display device incorporating the same time the driver circuit arranged on the periphery thereof in addition to the screen that integrates a pixel electrode and the switching components, the black mask structure capable shield the drive circuit around without causing capacitive coupling an object of the present invention is to provide a. かかる目的を達成する為に以下の2 2 or less in order to achieve the above object
通りの手段を講じた。 It took measures of the street. 第1の手段によれば、本発明にかかる表示装置は基本的な構成として、行列状に配置した画素を含む駆動基板と、対向電極を含み所定の間隙を介して該駆動基板に接合した対向基板と、該間隙に保持された電気光学物質とを備えている。 According to the first means, the opposite as the display device the basic configuration according to the present invention, in which a drive substrate including pixels arranged in a matrix, via a predetermined gap includes a counter electrode was bonded to the drive substrate a substrate, and an electro-optical material held in the gap. 前記駆動基板は、画素毎に配された画素電極と、各画素電極に整合して設けたカラーフィルタと、各画素電極を駆動するスイッチング素子と、画素の列方向に沿って配され列単位で各スイッチング素子に信号を供給する金属配線パタンとを有する。 The driving substrate has a pixel electrode disposed for each pixel, and a color filter provided in alignment with each pixel electrode, a switching element for driving each pixel electrode, on a column basis arranged along the column direction of the pixel and a metal wiring pattern for supplying a signal to each switching element. これに対し、前記対向基板は画素の行方向に沿って配された遮光パタンを有する。 In contrast, the opposite substrate having a light-shielding pattern disposed along the row direction of the pixels. 前記列方向の金属パタンと行方向の遮光パタンは電気光学物質を挟んで互いに交差し、格子状のブラックマトリクスを複合的に構成して個々の画素電極の周囲を遮光する。 Shielding pattern of the column direction of the metal pattern in the row direction intersect each other with an electro-optical material, a lattice black matrix with compositely configured to shield the periphery of each pixel electrode. 好ましくは、前記遮光パタンは行方向に沿ってストライプ状に形成された金属フィルムからなる。 Preferably, the light-shielding pattern is made of a metal film formed in stripes in the row direction. 又好ましくは、対向基板側の前記遮光パタンは画素の行方向に沿って配列した各スイッチング素子に整合してパタニング形成され、電気光学物質の上から各スイッチング素子を遮光する。 Also preferably, the light-shielding pattern on the opposing substrate side is patterned formed in alignment with each of the switching elements arranged along a row direction of the pixels, for shielding the switching elements from the top of the electro-optical material. これに応じて、該駆動基板側には各スイッチング素子の直上に遮光パタンを設けない様にしている。 In response to this, the said drive substrate side in the manner not the light-shielding pattern is provided directly on the switching elements. 第2の手段によれば、 According to the second means,
本発明にかかる表示装置は基本的な構成として、行列状に配置した画素からなる画面を有する駆動基板と、対向電極を含み所定の間隙を介して該駆動基板に接合した対向基板と、該間隙に保持された電気光学物質とを備えたパネル構造を有する。 As a display device the basic configuration according to the present invention, a drive substrate having a screen consisting of pixels arranged in a matrix, a counter substrate bonded to said drive substrate via the predetermined gap includes a counter electrode, the gap It has a panel structure having an electro-optical material held. 前記駆動基板は、画素毎に配された画素電極と、各画素電極を駆動するスイッチング素子と、画面の周辺部に配され該スイッチング素子を駆動する周辺駆動回路とを有する。 The driving substrate has a pixel electrode disposed for each pixel, a switching element for driving each pixel electrode, and a peripheral drive circuit disposed on the periphery of the screen for driving the switching element. これに対し、前記対向基板は該駆動基板に配された周辺駆動回路のみを遮光するようにパタニングされた遮光パタン(ブラックマスク)を有する。 In contrast, the counter substrate having a patterned light shade pattern (black mask) so as to shield only the peripheral driving circuits arranged on the driving substrate.

【0005】本発明の一側面によれば、対向基板は画素の行方向に沿って配された遮光パタンを有する一方、駆動基板は画素の列方向に沿って配された金属パタンを有している。 According to one aspect of the [0005] present invention, the opposite substrate while having a light-shielding pattern disposed along the row direction of the pixels, the drive substrate including the metal pattern disposed along the column direction of the pixel there. 行方向の遮光パタンと列方向の金属配線パタンは電気光学物質を挟んで互いに交差し格子状のブラックマトリクスを複合的に構成して、個々の画素電極の周囲を遮光する。 Shielding pattern in the column direction of the metal wiring pattern in the row direction by compositely configured of lattice-shaped black matrix to intersect each other with an electro-optical material, for shielding the periphery of each pixel electrode. この際、対向基板と駆動基板は互いに二次元的にアライメントする必要はなく、行方向の遮光パタンが駆動基板側に形成したスイッチング素子の行に整合する様に一次元方向(列方向)に関してのみ精密なアライメントを行なえば良い。 At this time, the driving substrate facing the substrate does not need to be two-dimensionally aligned with each other, only with respect to the row direction of the light shielding pattern is one-dimensional direction so as to match the line switching element formed on the drive substrate side (column direction) it may be carried out a precise alignment. 従って、駆動基板と対向基板の重ね合わせマージンは比較的小さな量で済む。 Therefore, the margin superposition drive substrate and the counter substrate requires only relatively small amounts. 即ち、本発明によればブラックマトリクスの行と列とを対向基板と駆動基板とで分割したヘテロ構造を採用する事により、両基板のアライメント精度を緩和している。 That is, by the rows and columns of a black matrix according to the present invention employing a divided heterostructure in the counter substrate and the driving substrate to relax the alignment accuracy of the substrates. 対向基板側の遮光パタンは画素の行方向に沿って配列した各スイッチング素子に整合してこれを完全に遮光している。 Shielding pattern on the opposing substrate side is completely shielded it in alignment with each of the switching elements arranged along a row direction of the pixels. 従って、駆動基板側には各スイッチング素子の直上に別途金属遮光パタンを設ける必要がない。 Thus, the driving substrate side is not necessary to provide a separate metal light-shielding pattern directly on the switching elements. この為、駆動基板側において従来生じていた金属遮光膜と金属配線間の短絡欠陥や容量カップリングを除去する事が可能になる。 Therefore, it becomes possible to eliminate the short-circuit defects and the capacitive coupling between a conventional occur were the metal light-shielding film and the metal wiring in the driving substrate side. 又、本発明の他の側面によれば、駆動基板側に周辺駆動回路が形成されている一方、これを遮光するブラックマスクとしての遮光パタンは対向基板側に形成されている。 Further, according to another aspect of the present invention, while the peripheral driving circuit is formed on the driving substrate side, the light blocking pattern of a black mask for shielding which is formed on the counter substrate side. 従って、従来の様に駆動回路とブラックマスクとの間での容量カップリングが生じない為、駆動回路の駆動能力を低下させる惧れがない。 Thus, since the capacitive coupling between the conventional driving circuit and the black mask as in does not occur, there is no a fear of lowering the driving capability of the drive circuit. 又、対向基板側に形成されるブラックマスクは単純なパタンを有しており、 Moreover, a black mask formed on the counter substrate side has a simple pattern,
駆動基板側に対する対向基板側の重ね合わせマージンを余分にとる必要はない。 It is not necessary to take extra margin superposition counter substrate side with respect to the drive substrate side.

【0006】 [0006]

【発明の実施の形態】以下図面を参照して本発明の好適な実施例を詳細に説明する。 Referring to DETAILED DESCRIPTION OF THE INVENTION The accompanying drawings illustrating a preferred embodiment of the invention in detail. 図1は本発明にかかる表示装置の第1実施例を示す模式的な部分平面図である。 Figure 1 is a schematic partial plan view showing a first embodiment of a display device according to the present invention. 本表示装置は基本的な構成として、行列状に配置した画素を含む駆動基板と、対向電極を含み所定の間隙を介して駆動基板に接合した対向基板と、この間隙に保持された液晶等の電気光学物質とを備えたパネル構造を有している。 As the display device the basic configuration, the drive substrate including pixels arranged in a matrix, a counter substrate joined to the drive substrate via the predetermined gap includes a counter electrode, such as a liquid crystal held in the gap It has a panel structure having an electro-optical material. 駆動基板は画素毎に配された画素電極1と、各画素電極に整合して設けたカラーフィルタと、各画素電極1 Driving substrate from the pixel electrodes 1 arranged for each pixel, and a color filter provided in alignment with the respective pixel electrodes, each pixel electrode 1
を駆動するスイッチング素子としてのTFTと、画素の列方向に沿って配され列単位で各TFTに画像信号を供給する金属配線パタン(信号線)6とを有する。 Driving a has a TFT as a switching element, and a metal wiring pattern (signal lines) 6 for supplying an image signal to each TFT in column units arranged along the column direction of the pixels. このT The T
FTは半導体薄膜2を活性層として形成されており、ゲート電極3を備えている。 FT is a semiconductor thin film 2 as an active layer, and a gate electrode 3. このゲート電極3は画素の行方向に沿って形成されたゲート線3aの一部を構成している。 The gate electrode 3 constitute a part of the gate line 3a is formed along the row direction of the pixels. 加えて、画素の行方向に沿って補助容量線20もパタニング形成されており、半導体薄膜2との間で補助容量Csを構成している。 In addition, an auxiliary capacitor line 20 along the row direction of the pixels have also been patterned formed to constitute an auxiliary capacitance Cs between the semiconductor thin film 2.

【0007】一方、対向基板は画素の行方向に沿って配された遮光パタン13を有している。 On the other hand, the counter substrate has a light shielding pattern 13 arranged in the row direction of the pixels. この行方向の遮光パタン13は駆動基板側に形成された列方向の金属配線パタン6と電気光学物質を挟んで互いに交差しており、 Shielding pattern of the row 13 intersect each other across the column direction of the metal wiring pattern 6 and the electro-optical material formed on the driving substrate side,
格子状のブラックマトリクスを複合的に構成して個々の画素電極1の周囲を遮光している。 A grid-like black matrix was compositely configured that shields the periphery of each pixel electrode 1. 遮光パタン13は行方向に延在している為、金属配線パタン6に対し行方向のアライメントをとる必要はない。 Since extending in the light-shielding pattern 13 row direction, there is no need to take the row direction of alignment relative to the metal wiring pattern 6. 列方向について一次元的なアライメントをとれば足りるので、従来に比し重ね合わせマージンを縮小しても問題が生じない。 It is sufficient to take the one-dimensional alignment in the column direction, it does not occur problem by reducing the superposition compared with the conventional margin. 本例では、この遮光パタン13は行方向に沿ってストライプ状に形成された金属フィルムからなる。 In this example, it consists of a metal film formed in a stripe shape along the light shielding pattern 13 in the row direction. 対向基板側の遮光パタン13は画素の行方向に沿って配列したTFTに整合してパタニング形成され、電気光学物質の上から各T Shielding pattern 13 of the counter substrate side is patterned formed in alignment with TFT arrayed along the row direction of the pixels, each T from above the electro-optical material
FTを完全に遮光している。 It is completely shield the FT. 従って、駆動基板側には各TFTの直上に遮光パタンを別途設ける必要がない。 Thus, the driving substrate side is not necessary to separately provide a light-shielding pattern directly above the each TFT. この為、従来問題となっていた金属遮光膜と金属配線との間の短絡欠陥を防止する事ができる。 Therefore, it is possible to prevent a short circuit defect between a conventional problem which has been a metal light-shielding film and the metal wire. 又、金属遮光膜と信号線やゲート線との間で生じていた容量カップリングも除去する事ができる。 Further, it is possible also to remove the capacitive coupling that occurs between the metal light-shielding film and the signal line and the gate line.

【0008】図2及び図3は、図1に示したカラー表示装置の断面構造を示す模式図である。 [0008] Figures 2 and 3 are schematic views showing the cross-sectional structure of the color display unit shown in FIG. 図2は、図1に示したA−A線に沿って切断した断面図であり、図3は同じく図1に示したB−B線に沿って切断した断面図である。 Figure 2 is a sectional view taken along the line A-A shown in FIG. 1, FIG. 3 is a likewise cross-sectional view taken along the line B-B shown in FIG. 図2及び図3に示す様に、ガラス等の透明材料からなる駆動基板0には、例えば多結晶シリコン等からなる半導体薄膜2が成膜されている。 As shown in FIGS. 2 and 3, the drive substrate 0 made of a transparent material such as glass, for example, a semiconductor thin film 2 made of polycrystalline silicon or the like is deposited. この上にはゲート絶縁膜を介してゲート電極3がパタニング形成されており、 The gate electrode 3 through the gate insulating film is formed on is formed patterned,
前述した画素スイッチング用のTFTが形成される。 TFT for pixel switching described above is formed.
又、この半導体薄膜2を一方の電極とし、補助容量線2 Further, the semiconductor thin film 2 as one electrode, the auxiliary capacitance line 2
0を他方の電極として補助容量Csが形成されている。 Auxiliary capacitance Cs 0 as the other electrode is formed.
これらの薄膜素子TFT及びCsはPSG等からなる第1層間絶縁膜4により被覆されている。 These thin film devices TFT and Cs is covered with a first interlayer insulating film 4 made of PSG or the like. その上にはアルミニウム等からなる金属配線パタン(信号線)6が形成されており、コンタクトホールを介してTFTのソース領域に接続している。 The metal wiring pattern (a signal line) made of aluminum or the like on which 6 is formed, connected to the source region of the TFT via a contact hole. この金属配線パタン6は同じくP The metal wiring pattern 6 is also P
SG等からなる第2層間絶縁膜5により被覆されている。 It is covered with a second interlayer insulating film 5 made of SG or the like. この第2層間絶縁膜5の上には画素毎に配されたカラーフィルタ8,9,10がパタニング形成されている。 The second interlayer insulating film 5 color filter 8, 9, 10 arranged in each pixel are formed patterned. カラーフィルタ8は例えば赤色に着色され、カラーフィルタ9は緑色に着色され、カラーフィルタ10は青色に着色されている。 The color filter 8 is colored red for example, a color filter 9 is colored green, the color filter 10 are colored blue. これらのカラーフィルタ8,9, These color filters 8, 9,
10は平坦化膜11により被覆されている。 10 are covered by the planarization film 11. その上には画素電極1がパタニング形成され、平坦化膜11に開口したコンタクトホールを介してTFTのドレイン領域に電気接続する。 The pixel electrode 1 is formed on is formed patterned, electrically connected to the drain region of the TFT through the opened contact holes in the planarizing film 11.

【0009】かかる構成を有する駆動基板0に対し、所定の間隙を介して同じくガラス等の透明材料からなる対向基板12が接合している。 [0009] with the driving substrate 0 having such a configuration, a counter substrate 12 made of a transparent material also such as glass through a predetermined gap is bonded. 対向基板12の内表面には金属フィルムからなる遮光パタン13が形成されている。 On the inner surface of the counter substrate 12 is light-shielding pattern 13 made of a metal film is formed. この遮光パタン13は駆動基板0側の金属配線パタン6と交差して複合的にブラックマトリクスを構成する。 The light shielding pattern 13 constituting the composite to the black matrix to intersect the metal wiring pattern 6 of the drive substrate side 0. 遮光パタン13は平坦化膜14により被覆されており、その上には同じくITO等の透明導電材料からなる対向電極15が全面的に形成されている。 Shielding pattern 13 is covered, the opposing electrode 15 similarly made of a transparent conductive material such as ITO is formed on is entirely formed by flattening film 14. 両基板0,1 Both substrates 0,1
2の間隙には液晶16等の電気光学物質が封入されており、アクティブマトリクス型のカラー表示装置を構成する。 The second gap has an electro-optical material such as liquid crystal 16 is sealed, constitutes an active matrix type color display device.

【0010】引き続き図2及び図3を参照して、図1に示した本発明にかかるカラー表示装置の第1実施例の製造方法を詳細に説明する。 [0010] With continued reference to FIGS. 2 and 3, the manufacturing method of the first embodiment of a color display device according to the present invention will be described in detail shown in FIG. 先ず、ガラス等からなる駆動基板0の上に半導体薄膜2、例えば多結晶シリコンを7 First, the semiconductor thin film 2 on the driving substrate 0 made of glass or the like, for example, polycrystalline silicon 7
0〜100nmの厚みで成膜する。 It is formed to a thickness of 0~100nm. 必要ならば、Si +イオンを打ち込み非晶質化した後、600℃程度で加熱処理(アニール)して大粒径化を図る。 If necessary, after the amorphous implanted Si + ions, achieve large grain size by heat treatment (annealing) at about 600 ° C.. あるいは、エキシマレーザ光を照射してアニールを行なっても良い。 Alternatively, it may be subjected to annealing by irradiation of excimer laser light. この半導体薄膜2は所定の形状にパタニングされる。 The semiconductor thin film 2 is patterned into a predetermined shape. この上に熱酸化法あるいはLPCVD法等の手段を用いてゲート絶縁膜を10〜100nmの厚みで成膜する。 Using means such as a thermal oxidation method or the LPCVD method on the a gate insulating film in 10~100nm thick. 次いで、 Then,
多結晶シリコンあるいはMoSi,WSi,Al,T Polycrystalline silicon or MoSi, WSi, Al, T
a,Mo/Ta,Mo,W,Ti,Cr等の金属を成膜し、パタニングしてゲート電極3及びゲート線3aに加工する。 a, Mo / Ta, is deposited Mo, W, Ti, a metal such as Cr, is processed to the gate electrode 3 and the gate lines 3a is patterned. なお、ゲート電極3として多結晶シリコンを用いた場合は低抵抗化を図る為、P等を熱拡散する工程が入る事がある。 In the case of using the polycrystalline silicon as the gate electrode 3 for to reduce the resistance of, sometimes step of thermally diffusing P or the like from entering. この後、ゲート電極3をマスクとしてイオンインプランテーションあるいはイオンドーピングにより不純物イオンを打ち込み、ソース領域及びドレイン領域を形成する。 Thereafter, implanted impurity ions by ion implantation or ion doping of the gate electrode 3 as a mask to form a source region and a drain region. 多結晶シリコンからなるゲート構造を採用した場合、1000℃程度の熱アニールを加え不純物の活性化を図る。 When employing a gate structure made of polycrystalline silicon, revitalize the impurity added thermal annealing at about 1000 ° C.. 金属ゲート構造を採用した場合、耐熱性の観点から低温アニール又はレーザアニールを加え不純物の活性化を図る。 When employing the metal gate structure, revitalize the impurity added low temperature anneal or laser anneal in view of heat resistance.

【0011】続いて、PSG,NSG等を約600nmの厚みで常圧CVD法により成膜し第1層間絶縁膜4とする。 [0011] Then, PSG, and the first interlayer insulating film 4 is formed by atmospheric pressure CVD in a thickness of about 600nm the NSG like. これにソース領域に連通するコンタクトホールを開口する。 To this, a contact hole communicating with the source region. 次いで、アルミニウム等の導電性薄膜をスパッタ等により400〜600nmの厚みで成膜する。 Then, depositing a conductive thin film of aluminum or the like by sputtering or the like to a thickness of 400 to 600 nm. これを所定の形状にパタニングし、金属配線パタン(信号線) It is patterned into a predetermined shape, a metal wiring pattern (signal line)
6に加工する。 Processed into 6. この上に、例えばPSG等を常圧CVD Atmospheric pressure CVD on this, for example, a PSG or the like
法により約400nmの厚みで堆積し、第2層間絶縁膜5 By law deposited at a thickness of about 400 nm, a second interlayer insulating film 5
を形成する。 To form. この後、TFTの性能を改善する為水素化工程を行なう。 Thereafter, performing the hydrogenation step to improve the performance of the TFT. この水素化工程では、例えば水素プラズマ中に駆動基板0を曝露する。 In the hydrogenation step, for example, exposing the drive substrate 0 in the hydrogen plasma. あるいはP−SiN x膜を成膜し、アニールして水素を半導体薄膜2に拡散させる。 Or forming a P-SiN x film, and annealed to diffuse the hydrogen into the semiconductor thin film 2. この水素化工程後、画素電極との電気接続をとる為の開口を第1層間絶縁膜4及び第2層間絶縁膜5に設ける。 After the hydrogenation step, an opening for making electrical connection between the pixel electrode on the first interlayer insulating film 4 and the second interlayer insulating film 5.

【0012】この第2層間絶縁膜5の上に、例えば顔料を分散した有機感光材料からなるカラーレジストを0. [0012] On the second interlayer insulating film 5, for example, a color resist comprising an organic photosensitive material dispersed pigment 0.
5〜3.0μm程度の膜厚で塗布し、露光、現像、焼成を行ない、カラーフィルタ8,9,10を形成する。 Was coated to a thickness of about 5~3.0Myuemu, exposure, development, it performs baked to form a color filter 8, 9 and 10. この工程は赤、緑、青毎に異なったカラーレジストを用い、上述した露光、現像、焼成を3回繰り返し、RGB This process red, green, using different color resist for each blue, above exposed, developed, repeated 3 times firing, RGB
三原色のカラーフィルタ8,9,10を集積形成する。 A color filter 8, 9 and 10 of the three primary colors is integratedly formed.
このカラーフィルタ8,9,10の上に有機透明材料からなる平坦化膜11をスピンコートし、1.0〜3.0 The planarization film 11 made of a transparent organic material over the color filter 8, 9 and 10 by spin coating, 1.0 to 3.0
μm程度の膜厚で成膜する。 It formed to the film with a film thickness of about μm. この有機透明材料としてはアクリル樹脂やポリイミド樹脂を用いる事ができる。 As the organic transparent material can be an acrylic resin or a polyimide resin. この工程で、駆動基板0上の凹凸が平坦化され、液晶16 In this step, irregularities on the driving substrate 0 is planarized, LCD 16
の配向性に優れた基板構造が得られる。 Excellent substrate structure orientation are obtained. 同時に、カラーフィルタ8,9,10中に含まれる不純物が液晶16に拡散する事を防止できる。 At the same time, it is possible to prevent the impurities contained in the color filter 8, 9 and 10 is diffused to the liquid crystal 16. この後、平坦化膜11にコンタクトホールを開口する。 Thereafter, a contact hole in the planarization film 11. 次いで、例えばITO等からなる透明導電膜を50〜200nmの厚みでスパッタ等により成膜し、所定の形状にパタニングして画素電極1に加工する。 Then, for example, a transparent conductive film made of ITO or the like is deposited by sputtering or the like to a thickness of 50 to 200 nm, is processed to the pixel electrode 1 is patterned into a predetermined shape. 以上で駆動基板0の積層構造が完成する。 Layered structure of the driving substrate 0 is completed above.

【0013】これに対し、ガラス等の透明材料からなる対向基板12に、画素の行方向(横方向)の遮光を行なう為、金属フィルム製の遮光パタン13をストライプ状にパタニング形成する。 [0013] In contrast, the opposing substrate 12 made of a transparent material such as glass, for performing shading of the pixel row direction (lateral direction), is patterned forming a light-shielding pattern 13 of the metal film in stripes. この遮光パタン13と合わせてアライメントマークも対向基板12の周辺に形成する。 Alignment marks together with the light-shielding pattern 13 is also formed in the periphery of the counter substrate 12.
その上に平坦化膜14を塗布した後、ITO等からなる透明導電膜を全面的に形成して対向電極15を設ける。 After application of the planarizing film 14 thereon, a transparent conductive film made of ITO or the like formed over the entire surface to provide a counter electrode 15.
この後、両基板0,12に配向膜を塗布し、ラビング処理後両基板をアライメントマークに従って互いに接合する。 Thereafter, an alignment film is coated on the substrates 0,12, joined together in accordance with the alignment mark the substrates after the rubbing treatment. この位置合わせは、従来の上下左右方向に関する二次元的なアライメントとは異なり、上下方向のみのアライメントで済む事から、重ね合わせマージンは従来に比べて少なくて済む。 This alignment, unlike the two-dimensional alignment for a conventional vertical and horizontal directions, since it requires only the vertical direction only of the alignment, the overlay margin requires less than before. 最後に、両基板0,12の間に液晶16を注入して、アクティブマトリクス型のカラー表示装置が完成する。 Finally, by injecting the liquid crystal 16 between the substrates 0,12, an active matrix type color display device is completed.

【0014】図4及び図5は本発明にかかる表示装置の第2実施例を示す模式的な部分断面図である。 [0014] FIGS. 4 and 5 are schematic partial sectional view showing a second embodiment of a display device according to the present invention. 基本的には図1,図2及び図3に示した第1実施例と同様であり、対応する部分には対応する参照番号を付して理解を容易にしている。 Figure 1 is basically the same as the first embodiment shown in FIGS. 2 and 3, corresponding parts to facilitate understanding are denoted by corresponding reference numerals. 異なる点は、第1実施例がトップゲート型のTFTを採用したのに対し、本実施例はボトムゲート型のTFTを画素電極駆動用のスイッチング素子に用いている。 The difference, whereas the first embodiment has adopted the top gate type TFT, this embodiment uses a bottom-gate type TFT switching element for driving pixel electrodes. なお、図4は図1に示したA−A線に沿って切断した断面構造に対応し、図5はB−B線に沿って切断した断面構造に対応している。 Incidentally, FIG. 4 corresponds to the cut cross-sectional structure along the line A-A shown in FIG. 1, FIG. 5 corresponds to the cross-sectional structure taken along the line B-B. 換言すると、図4は図2に対応し、図5は図3に対応している。 In other words, FIG. 4 corresponds to FIG. 2, FIG. 5 corresponds to FIG. この構造を作成する場合には以下の工程を行なう。 It performs the following steps when creating this structure. 先ず、駆動基板0上に多結晶シリコンあるいはMoSi,WSi,A First, polycrystalline silicon or MoSi on the driving substrate 0, WSi, A
l,Ta,Mo/Ta,Mo,W,Ti,Cr等の金属を成膜し、所定の形状にパタニングしてゲート電極3、 l, Ta, Mo / Ta, Mo, W, Ti, and forming a metal such as Cr, a gate electrode 3 is patterned into a predetermined shape,
ゲート線3a、補助容量線20等に加工する。 Gate lines 3a, processed to the auxiliary capacitance line 20 and the like. このゲート電極形成後SiO 2 ,SiO xy等をスパッタ法又はプラズマCVD法等により約100〜500nmの厚みで成膜し、ゲート絶縁膜とする。 After this the gate electrode forming a SiO 2, SiO x N y or the like is deposited to a thickness of about 100~500nm by a sputtering method or a plasma CVD method or the like, a gate insulating film. 場合によっては、金属ゲート電極3の陽極酸化膜をゲート絶縁膜に用いても良い。 Optionally, the anodic oxide film of the metal gate electrode 3 may be used for the gate insulating film. あるいは、陽極酸化膜とSiO 2 ,SiO xy等を重ねてゲート絶縁膜にしても良い。 Alternatively, it may be a gate insulating film overlapping the anodic oxide film and SiO 2, SiO x N y or the like. 続いて、多結晶シリコン、非晶質シリコン等をスパッタ法、プラズマCV Then, polycrystalline silicon, sputtering amorphous silicon, etc., plasma CV
D法等により約30〜100nmの厚みで成膜し、活性層となる半導体薄膜2を設ける。 It was deposited in a thickness of about 30~100nm by D method, providing the semiconductor thin film 2 serving as an active layer. 必要ならば、エキシマレーザ光等を照射し結晶化させる。 If necessary, to crystallize irradiated with excimer laser light or the like. プラズマCVD法を用いる場合は、ゲート絶縁膜と半導体薄膜2を連続的に成膜できる。 In the case of using a plasma CVD method, the gate insulating film and the semiconductor thin film 2 can be continuously formed. 半導体薄膜2を形成した後、SiO 2を成膜し所定の形状にパタニングして保護膜17とする。 After forming the semiconductor thin film 2, the protective film 17 is patterned into a predetermined shape by forming a SiO 2. これをマスクとしてイオンドーピング又はイオンインプランテーションにより不純物を半導体薄膜2に打ち込みソース/ドレイン領域を形成する。 This forms the source / drain regions implanted impurities into the semiconductor thin film 2 by ion doping or ion implantation as a mask. イオン打ち込みに代え、 Instead of the ion implantation,
プラズマCVDで形成したドープト非晶質シリコン等を用い不純物拡散を行なっても良い。 Doped was formed by plasma CVD may be performed impurity diffusion using the amorphous silicon or the like. この様にして完成したボトムゲート型のTFTを第1層間絶縁膜4で被覆する。 The bottom gate TFT completed such a manner is coated with a first interlayer insulating film 4. これにコンタクトホールを開口した後、Al等の金属膜を形成し、所定の形状にパタニングして金属配線パタン(信号線)6に加工する。 After this a contact hole, forming a metal film such as Al, is patterned into a predetermined shape is processed into a metal wiring pattern (signal line) 6. 次いで、常圧CVD法により第2層間絶縁膜5を形成する。 Then, a second interlayer insulating film 5 by atmospheric pressure CVD. この第2層間絶縁膜5にも予めコンタクトホールを開口する。 Also opened beforehand contact hole in the second interlayer insulating film 5. この第2層間絶縁膜5の上にカラーフィルタ8,9,10を格子状にパタニング形成する。 A color filter 8, 9 and 10 on the second interlayer insulating film 5 is patterned in a lattice shape. この形成方法は第1実施例と同様である。 This forming method is the same as the first embodiment. さらに、カラーフィルタ8,9,10を被覆する様に平坦化膜11を成膜する。 Furthermore, forming the planarization layer 11 so as to cover the color filter 8, 9 and 10. この平坦化膜11を透明な有機感光材料で構成した場合、精密なフォトリソグラフィによりコンタクトホールを開口できる。 When configured this flattening film 11 of a transparent organic photosensitive materials, can contact holes by precision photolithography. この後、 After this,
平坦化膜11の上に透明導電膜を成膜し、格子状にパタニングして画素電極1を形成する。 A transparent conductive film on the planarization layer 11 to form the pixel electrode 1 is patterned in a lattice.

【0015】これに対し、対向基板12の内表面に横方向の遮光を行なう為、金属フィルムをストライプ状にパタニングして遮光パタン13を設ける。 [0015] By contrast, for performing shading of laterally inner surface of the counter substrate 12, providing a light shielding pattern 13 is patterned metal films in stripes. 同時に、対向基板12の周辺部に合わせマークをパタニングする。 At the same time, patterned the alignment mark on the periphery of the counter substrate 12. その上に、平坦化膜14を介して対向電極15を全面的に形成する。 Thereon, is formed over the entire surface of the counter electrode 15 through the planarization film 14. この後、両基板12,0に各々配向膜を塗布し、ラビング処理した後、両基板12,0を合わせマークにより互いに接合する。 Thereafter, each alignment layer is coated on the substrates 12, 0, after rubbing, joined together by the alignment mark of the substrates 12,0. このアライメントは従来の上下左右方向の二次元的な位置合わせとは異なり、上下方向のみの一次元的な位置合わせである事から、重ね合わせマージンは従来に比べて少なくて済む。 This alignment is different from the two-dimensional positioning of a conventional vertical and horizontal directions, since it is a one-dimensional alignment of only the vertical direction, the overlay margin requires less than before. 最後に、両基板12,0のパネル構造の間隙に液晶16を注入封止する。 Finally, injecting sealing the liquid crystal 16 in the gap between the panel structure of the substrates 12,0.

【0016】図6は、本発明にかかる表示装置の第3実施例を示す模式的な平面図である。 [0016] Figure 6 is a schematic plan view showing a third embodiment of a display device according to the present invention. 基本的な構成は図1 The basic configuration Figure 1
に示した第1実施例と同様であり、対応する部分には対応する参照番号を付して理解を容易にしている。 It is the same as those of the first embodiment shown in, and corresponding parts to facilitate understanding are denoted by corresponding reference numerals. 異なる点は、画素電極1がデルタ配列している事であり、図1 The difference is that the pixel electrode 1 is delta arrangement, Figure 1
の配列に比べ見掛け上色解像度が改善される。 Is apparent color resolution compared to the sequence are improved. 本例においても、列方向の金属配線パタン6と行方向の遮光パタン13は液晶を挟んで互いに交差しており、格子状のブラックマトリクスを複合的に構成して、個々の画素電極1の周囲を遮光している。 In this example, the column direction of the metal wiring pattern 6 and the row direction of the light shielding pattern 13 intersect each other across the liquid crystal, the lattice-shaped black matrix was compositely configuration, the periphery of each pixel electrode 1 It is shielded. なお、駆動基板側に形成した金属配線パタン6は、図1に示した実施例と異なり、画素電極1のデルタ配列に応じて蛇行配線されている。 The metal wiring pattern 6 formed on the drive substrate side, unlike the embodiment shown in FIG. 1, are meander line according to the delta arrangement of pixel electrodes 1.

【0017】図7,図8及び図9は表示装置の第1参考例を示す模式図である。 [0017] FIGS. 7, 8 and 9 are schematic views illustrating a first reference example of the display device. 図9は、図1と対応した平面図であり、図7は図9に示したA−A線に沿って切断した部分断面図であり、図8は同じく図9に示したB−B線に沿って切断した部分断面図である。 Figure 9 is a plan view corresponding to FIG. 1, FIG. 7 is a partial cross-sectional view taken along the line A-A shown in FIG. 9, FIG. 8 is also line B-B shown in FIG. 9 is a partial cross-sectional view taken along. この参考例は基本的に図1に示した第1実施例と類似の構成を有しており、対応する部分には対応する参照番号を付して理解を容易にしている。 This reference example has basically similar configuration as that of the first embodiment shown in FIG. 1, and corresponding parts to facilitate understanding are denoted by corresponding reference numerals. 異なる点は、ブラックマトリクスの一部を構成する遮光パタンが対向基板12側に形成されておらず、駆動基板0側に遮光パタン7が形成されている事である。 The difference, the light shielding pattern which constitutes a part of the black matrix is ​​not formed on the counter substrate 12 side is that the light shielding pattern 7 on the driving substrate 0 side. 即ち、この第1参考例は完全なオンチップブラックマトリクス構造となっている。 That is, the first reference example has a complete on-chip black matrix structures. この金属からなる遮光パタン7は第2層間絶縁膜5の上にパタニング形成されている。 Shielding pattern 7 made of metal is patterned formed on the second interlayer insulating film 5. その上にはカラーフィルタ8,9,10が重ねて形成されている。 The thereon are formed overlapping the color filters 8, 9 and 10. しかしながら、この第1参考例では金属遮光パタン7を介した信号線6と画素電極1間の容量カップリングやゲート線3aと画素電極1間の容量カップリングが大きく、表示品位が損なわれる。 However, a large capacitive coupling between the capacitive coupling and the gate line 3a and the pixel electrode 1 between the signal line 6 and pixel electrode 1 via a metal light-shielding pattern 7 in the first reference example, impair the display quality. 又、 or,
金属遮光パタン7と信号線6とは第2層間絶縁膜5により互いに絶縁されているが、場合によっては第2層間絶縁膜のカバレッジが悪い部分や信号線6の変形が生じた部分で短絡欠陥が発生する危険性がある。 Although the metal light-shielding pattern 7 and the signal line 6 are insulated from each other by a second interlayer insulating film 5, as the case shorting defects deformation occurs part of the second interlayer insulating film coverage is poor portions and the signal lines 6 but there is a risk of occurrence. これに対し、 On the other hand,
本発明では金属遮光パタンを対向基板側に移しているので、容量カップリングや短絡欠陥の心配はなくなる。 Since the present invention is transferred to the metal light-shielding pattern on the opposing substrate side, fear of capacitive coupling or short-circuit defect is eliminated.

【0018】図10及び図11は表示装置の第2参考例を示す模式的な部分断面図である。 FIG. 10 and FIG. 11 is a schematic partial sectional view showing a second reference example of the display device. この第2参考例は第1参考例と基本的に類似しており、図10は図7に対応する一方図11は図8に対応している。 The second reference example is basically similar to the first reference example, FIG. 10 while FIG. 11 corresponding to FIG. 7 corresponds to FIG. 又、両参考例で対応する部分には対応する参照番号を付して理解を容易にしている。 Further, to facilitate understanding are denoted by corresponding reference numerals have the corresponding parts in both the reference example. 異なる点は、図7,図8,図9に示した第1参考例がトップゲート型のTFTをスイッチング素子として採用しているのに対し、図10及び図11に示した第2参考例ではボトムゲート型のTFTを採用している事である。 The difference, 7, 8, while the first reference example shown in FIG. 9 employs a top-gate type TFT as a switching element, the second reference example shown in FIGS. 10 and 11 it is that the have adopted a bottom-gate type TFT. この第2参考例でも、金属遮光パタン7が対向基板12側ではなく駆動基板0側に形成されており、オンチップカラーフィルタ構造と組み合わせて完全なオンチップブラックマトリクス構造となっている。 The even second reference example, the metal light-shielding pattern 7 is formed on the driving substrate side 0 rather than the opposed substrate 12 side, in combination with the on-chip color filter structure has a fully on-chip black matrix structures. しかしながら、この参考例では容量カップリングや短絡欠陥等の不具合を生じる惧れがある。 However, in this reference example is a fear causing problems such as capacitive coupling or short-circuit defects.

【0019】図12は表示装置の第3参考例を表わしており、基本的には図7に示した第1参考例と類似している。 [0019] Figure 12 represents a third reference example of the display device, it is basically similar to the first reference example shown in FIG. 対応する部分には対応する参照番号を付して理解を容易にしている。 The corresponding parts to facilitate understanding are denoted by corresponding reference numerals. 図7に示した第1参考例と異なる点は、金属遮光パタン7が第2層間絶縁膜5の上ではなく、カラーフィルタ8,9,10の上にパタニング形成されている事である。 The first reference example differs from that shown in FIG. 7, the metal light-shielding pattern 7 is not on the second interlayer insulating film 5, it is that the are patterned formed on the color filter 8, 9 and 10. この様にすれば、第1参考例及び第2参考例で問題となっていた容量カップリングや短絡欠陥の問題はある程度低減可能である。 If in this manner, the problem of capacitive coupling or short-circuit defect, which has been a problem the first reference example and the second reference example can be reduced to some extent. しかしながら、 However,
実際には膜剥離等が多発する為、カラーフィルタ8, In fact in order to film peeling occurs frequently, color filter 8,
9,10の上に安定した金属遮光パタン7を成膜する事は製造プロセス上非常に困難である。 That forming a stable metal light-shielding pattern 7 on the 9 and 10 are very difficult in a manufacturing process.

【0020】次に、本発明の第2側面に関連した第4実施例を図13に基づいて説明する。 Next, a fourth embodiment relating to a second aspect of the present invention will be described with reference to FIG. 13. 図示する様に、駆動基板101は画素電極104及びそのスイッチング駆動用の薄膜トランジスタ106を包含する画面113と、 As shown, the driving substrate 101 to cover the screen 113 of the pixel electrode 104 and the thin film transistor 106 of the switching drive,
この画面113を動作させる垂直駆動回路114及び水平駆動回路115を包含する周辺部116とに区分されている。 Is divided into a peripheral portion 116 includes vertical drive circuits 114 and horizontal drive circuit 115 to operate the screen 113. なお、画面113には信号線Xとゲート線Yも互いに直交して設けられている。 Incidentally, it is provided also orthogonal to each other signal line X and the gate lines Y on the screen 113. 又、駆動基板101の上端部には外部接続用の端子117も設けられている。 Further, the upper end portion of the driving substrate 101 is also provided terminals 117 for external connection.
かかる構成において、駆動基板101の画面113上には薄膜トランジスタ106等を遮光するブラックマトリクスが形成されている(図示省略)。 In such a configuration, on the screen 113 of the driving substrate 101 has a black matrix is ​​formed to shield the TFT 106 or the like (not shown). 一方、対向基板1 On the other hand, the counter substrate 1
02側には金属膜を枠状にパタニングした遮光パタン1 The 02 light-shielding pattern 1 was patterned metal film in a frame shape
12からなるブラックマスクが形成されている。 Black mask is formed consisting of 12. この対向基板102側に設けられたブラックマスクは垂直駆動回路114及び水平駆動回路115の領域のみを選択的に遮光している。 Black mask provided on the counter substrate 102 side is selectively shields only the region of the vertical driving circuit 114 and the horizontal driving circuit 115. 今仮に、表面の凹凸が激しい垂直駆動回路114や水平駆動回路115を駆動基板101側のブラックマトリクスで遮光すると、短絡不良や静電ダメージが発生しやすく欠陥につながる。 Suppose, the roughness of the surface is shielded by vigorous vertical driving circuit 114 and the horizontal driving circuit 115 to drive the substrate 101 side black matrix, short circuits or electrostatic damage leading to likely defects occur. 又、これらの周辺駆動回路の直上に金属膜を遮光パタンとして成膜した場合容量カップリングが生じ駆動能力が低下する。 Further, if the capacity coupling by forming a metal film as the light shielding pattern directly on these peripheral drive circuit occurs drivability is lowered. この点に鑑み、本実施例では垂直駆動回路114及び水平駆動回路115の領域のみを対向基板102側のブラックマスクで遮蔽している。 In view of this, in the present embodiment shields only the region of the vertical drive circuit 114, the horizontal driving circuit 115 in the counter substrate 102 side of the black mask.

【0021】図14は、図13に示した表示装置の断面構造を表わしている。 [0021] Figure 14 represents a cross-sectional structure of the display device shown in FIG. 13. 本表示装置はガラス等からなる駆動基板101と同じくガラス等からなる対向基板102 This display counter substrate 102 made of same glass and the driving substrate 101 made of glass or the like
とを所定の間隙を介して接合したパネル構造を有している。 It has the panel structure joining the door via a predetermined gap. 両基板101,102の間隙には電気光学物質として例えば液晶103が保持されている。 For example, a liquid crystal 103 as an electro-optical material in a gap between the substrates 101 and 102 are held. 駆動基板101 Driving substrate 101
には画素電極104がマトリクス状にパタニング形成されている。 Pixel electrodes 104 are patterned in a matrix on. 画素電極104は例えばITO等の透明導電膜からなる。 Pixel electrodes 104 made of a transparent conductive film such as ITO. 一方、対向基板102の内表面には同じく透明導電膜からなる対向電極105が全面的に形成されている。 On the other hand, the counter electrode 105 made of a same transparent conductive film on the inner surface of the counter substrate 102 is entirely formed. ここで、駆動基板101には画素電極104を個々にスイッチング駆動する複数の薄膜トランジスタ1 Here, the driving substrate 101 a plurality of thin film transistors 1 for switching driving the pixel electrodes 104 individually
06と、この薄膜トランジスタ106を被覆する第1層間絶縁膜107と、その上にパタニング形成され且つ薄膜トランジスタ106に接続する配線電極108と、この配線電極108を被覆する第2層間絶縁膜109と、 And 06, a first interlayer insulating film 107 covering the thin film transistor 106, a wiring electrode 108 that connects to the patterned formed and the thin film transistor 106 thereon, a second interlayer insulating film 109 covering the wiring electrode 108,
その上にパタニング形成され下方の薄膜トランジスタ1 The thin film transistor 1 of the lower are patterned formed thereon
06を遮光するブラックマトリクス110とが形成されている。 06 and a black matrix 110 for shielding is formed the. さらに、ブラックマトリクス110は平坦化膜111により被覆されている。 Further, the black matrix 110 are covered with the planarization film 111. 前述した画素電極104 Pixel electrode 104 described above
はこの平坦化膜111の上にパタニング形成されている。 It is patterned formed on the planarization film 111. ブラックマトリクス110は前述した様に薄膜トランジスタ106を外光から遮光している。 The black matrix 110 is shielded thin film transistor 106 as described above from the outside light. 画素電極10 Pixel electrodes 10
4はブラックマトリクス110を介してドレイン領域D 4 through the black matrix 110 drain region D
側の配線電極108に接続している。 It is connected to the wiring electrode 108 side. 一方、ソース領域S側の配線電極108は信号線を構成する。 On the other hand, the wiring electrode 108 of the source region S side constituting the signal line. この様に、 In this way,
駆動基板101は画素電極104及びそのスイッチング駆動用の薄膜トランジスタ106を包含する画素アレイ部(画面)を備えている。 Driving substrate 101 includes a pixel array section including pixel electrodes 104 and the thin film transistor 106 of the switching TFT driving (screen). これに加え、画素アレイ部を動作させる周辺駆動回路を備えている。 Additionally, a peripheral driver circuit for operating the pixel array portion. 図示の例ではこの駆動回路は薄膜トランジスタ106aを構成要素としている。 The drive circuit in the illustrated example is a component of the thin film transistor 106a. 本実施例ではこの周辺駆動回路を遮光する様に、対向基板102側に金属膜等からなる遮光パタン1 As to shield the peripheral driving circuit in the present embodiment, the light-shielding pattern 1 formed of a metal film or the like on the counter substrate 102 side
12を設けている。 It is provided with a 12. この遮光パタン112からなるブラックマスクは駆動基板101側に設けられたブラックマトリクス110と一部重なっている。 The black mask made of light-shielding pattern 112 partially overlap the black matrix 110 provided on the driving substrate 101 side. 両者は比較的大きなマージンを持って互いに重ねる事ができ、駆動基板1 Both can overlap each other with a relatively large margin, the drive substrate 1
01と対向基板102を高精度で位置合わせする必要がない。 There is no need to align with the 01 and the counter substrate 102 with high accuracy.

【0022】 [0022]

【発明の効果】以上説明した様に、本発明の一側面によれば、対向基板側に横方向の遮光パタンを形成する一方、駆動基板側に縦方向の金属配線パタンを形成している。 As it has been described above, according to one aspect of the present invention, while forming a light shielding pattern in the lateral direction on the counter substrate side to form a longitudinal direction of the metal wiring pattern on the drive substrate side. 両者は液晶を挟んで互いに交差し、格子状のヘテロブラックマトリクスを構成して、個々の画素電極の周囲を遮光している。 Both cross each other across the liquid crystal, constitute a lattice-shaped hetero black matrix, and shielding the periphery of each pixel electrode. この様に、ブラックマトリクスの一部を対向基板側に配置する事で、駆動基板と対向基板の重ね合わせマージンを極端に増やす事なく、簡便な構造で実用的なメタルブラックマトリクス構造が得られる。 Thus, by arranging the portion of the black matrix on the counter substrate side, without extremely increasing the margin superposition drive substrate and the counter substrate, a practical metal black matrix structure is obtained a simple structure.
又、横方向の金属遮光パタンを基板側から分離して対向基板側に移動したので、従来問題となっていた金属遮光パタンと下地の配線パタンとの短絡欠陥や容量カップリングを抑制する事ができる。 In addition, since the lateral metal shielding patterns moves to the counter substrate is separated from the substrate side, possible to suppress the short-circuit defects and the capacitive coupling between the wiring pattern of the metal light-shielding pattern and the underlying that has conventionally been a problem it can. 又、本発明の他の側面によれば、周辺の駆動回路を遮光するブラックマスクを駆動基板側から切り離し対向基板側に設けている。 Further, according to another aspect of the present invention, there is provided a black mask for shielding the periphery of the driving circuit on the counter substrate side separated from the driving substrate side. これにより、周辺の駆動回路を金属膜等で被覆する必要がなくなり、容量カップリングが顕著に抑制できる。 Thus, the peripheral driving circuit eliminates the need to coat with a metal film or the like, the capacitive coupling can be remarkably suppressed.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明にかかる表示装置の第1実施例を示す模式的な部分平面図である。 1 is a schematic partial plan view showing a first embodiment of a display device according to the present invention.

【図2】図1に示したA−A線に沿った部分断面図である。 2 is a partial cross-sectional view taken along the line A-A shown in FIG.

【図3】図1に示したB−B線に沿って切断した部分断面図である。 3 is a partial cross-sectional view taken along the line B-B shown in FIG.

【図4】本発明にかかる表示装置の第2実施例を示す模式的な部分断面図である。 4 is a schematic partial sectional view showing a second embodiment of a display device according to the present invention.

【図5】同じく第2実施例を示す部分断面図である。 5 is a likewise partially sectional view showing a second embodiment.

【図6】本発明にかかる表示装置の第3実施例を示す模式的な平面図である。 6 is a schematic plan view showing a third embodiment of a display device according to the present invention.

【図7】表示装置の第1参考例を示す部分断面図である。 7 is a partial cross-sectional view of a first reference example of the display device.

【図8】同じく第1参考例を示す部分断面図である。 8 is a same partial cross-sectional view showing the first embodiment.

【図9】同じく第1参考例を示す部分平面図である。 [9] which is also a partial plan view showing the first embodiment.

【図10】表示装置の第2参考例を示す部分断面図である。 10 is a partial cross-sectional view showing the second reference example of the display device.

【図11】同じく第2参考例を示す部分断面図である。 [11] which is also a partial cross-sectional view showing the second reference example.

【図12】表示装置の第3参考例を示す部分断面図である。 12 is a partial cross-sectional view of a third reference example of the display device.

【図13】本発明にかかる表示装置の第4実施例を示す模式的な平面図である。 13 is a schematic plan view showing a fourth embodiment of a display device according to the present invention.

【図14】同じく第4実施例を示す模式的な部分断面図である。 [14] which is also a schematic partial sectional view showing a fourth embodiment.

【符号の説明】 DESCRIPTION OF SYMBOLS

0…駆動基板、1…画素電極、2…半導体薄膜、3…ゲート電極、3a…ゲート線、4…第1層間絶縁膜、5… 0 ... driving substrate, 1 ... pixel electrode, 2 ... semiconductor thin film, 3 ... gate electrode, 3a ... gate lines, 4 ... first interlayer insulating film, 5 ...
第2層間絶縁膜、6…金属配線パタン(信号線)、8… The second interlayer insulating film, 6 ... metal wiring pattern (signal line), 8 ...
カラーフィルタ、9…カラーフィルタ、10…カラーフィルタ、11…平坦化膜、12…対向基板、13…遮光パタン、15…対向電極、16…液晶 Color filters, 9 ... color filter, 10 ... color filter, 11 ... flattening film, 12 ... counter substrate 13 ... light shielding pattern, 15 ... counter electrode, 16 ... liquid crystal

フロントページの続き (72)発明者 井上 祐子 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 国井 正文 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Of the front page Continued (72) inventor Yuko Inoue Tokyo, Shinagawa-ku, Kita 6-chome No. 7 No. 35 Sony over within Co., Ltd. (72) inventor Masafumi Kunii Shinagawa-ku, Tokyo Kita 6-chome No. 7 No. 35 Sony over stock within the company

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 行列状に配置した画素を含む駆動基板と、対向電極を含み所定の間隙を介して該駆動基板に接合した対向基板と、該間隙に保持された電気光学物質とを備えたパネル構造を有し、 前記駆動基板は、画素毎に配された画素電極と、各画素電極に整合して設けたカラーフィルタと、各画素電極を駆動するスイッチング素子と、画素の列方向に沿って配され列単位で各スイッチング素子に信号を供給する金属配線パタンとを有する一方、 前記対向基板は、画素の行方向に沿って配された遮光パタンを有し、 前記列方向の金属配線パタンと行方向の遮光パタンは電気光学物質を挟んで互いに交差し格子状のブラックマトリクスを複合的に構成して個々の画素電極の周囲を遮光する事を特徴とする表示装置。 [1 claim: a drive substrate including pixels arranged in a matrix, comprising: a counter substrate joined to the drive substrate via the predetermined gap includes a counter electrode, and an electro-optical material held in said gap has a panel structure, the driving substrate includes a pixel electrode disposed for each pixel, and a color filter provided in alignment with each pixel electrode, a switching element for driving each pixel electrode, along the column direction of the pixel while having a disposed is metallic wiring pattern for supplying a signal to each of the switching elements in units of columns Te, the counter substrate includes a light-shielding pattern disposed along the row direction of the pixels, the column direction of the metal wiring pattern a light shielding pattern in the row direction display device, characterized in that in combination to constitute a lattice-shaped black matrix to intersect each other with an electro-optical material for shielding the periphery of each pixel electrode.
  2. 【請求項2】 前記遮光パタンは行方向に沿ってストライプ状に形成された金属フィルムからなる事を特徴とする請求項1記載の表示装置。 Wherein said light shielding pattern is a display device according to claim 1, characterized in that consists of metallic film formed in stripes in the row direction.
  3. 【請求項3】 対向基板側の前記遮光パタンは画素の行方向に沿って配列した各スイッチング素子に整合してパタニング形成され電気光学物質の上から各スイッチング素子を遮光する一方、該駆動基板側には各スイッチング素子の直上に遮光パタンを設けない事を特徴とする請求項1記載の表示装置。 Wherein said light shielding pattern on the opposing substrate side while shielding the switching elements from the top of the electro-optical material is patterned formed in alignment with each of the switching elements arranged along a row direction of the pixels, the drive substrate side display device according to claim 1, wherein a is not provided a light shielding pattern directly on the switching elements in the.
  4. 【請求項4】 前記駆動基板は、行列状に配置した画素を囲む周辺部に配され配線パタンを介して該スイッチング素子を駆動する周辺駆動回路を有しており、 前記対向基板は、該駆動基板の周辺部に配された該周辺駆動回路に整合して枠状にパタニングされた追加の遮光パタンを有している事を特徴とする請求項1記載の表示装置。 Wherein said driving board is disposed in the peripheral portion surrounding the pixels arranged in a matrix through the wiring pattern has a peripheral driver circuit for driving the switching elements, the counter substrate, the drive display device according to claim 1, characterized in that in alignment with the peripheral drive circuits arranged in the periphery of the substrate has a light shielding pattern of the additions is patterned in a frame shape.
  5. 【請求項5】 行列状に配置した画素からなる画面を有する駆動基板と、対向電極を含み所定の間隙を介して該駆動基板に整合した対向基板と、該間隙に保持された電気光学物質とを備えたパネル構造を有し、 前記駆動基板は、画素毎に配された画素電極と、各画素電極を駆動するスイッチング素子と、画面の周辺部に配され該スイッチング素子を駆動する周辺駆動回路とを有する一方、 前記対向基板は、該駆動基板に配された該周辺駆動回路のみを遮光する様にパタニングされた遮光パタンを有する事を特徴とする表示装置。 A driving substrate having a screen consisting of wherein pixels arranged in a matrix, a counter substrate that is aligned to the drive substrate via the predetermined gap includes a counter electrode, an electro-optical material held the gap has a panel structure wherein the drive substrate includes a pixel electrode disposed for each pixel, a switching element for driving each pixel electrode, the peripheral drive circuit disposed on the periphery of the screen for driving the switching element while having bets, the opposite substrate, a display device which is characterized in that it has a patterned light shade pattern so as to shield only the peripheral driving circuits arranged on the driving substrate.
JP5384596A 1995-04-04 1996-02-16 Display device Pending JPH08334787A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10474995 1995-04-04
JP7-104749 1995-04-04
JP5384596A JPH08334787A (en) 1995-04-04 1996-02-16 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5384596A JPH08334787A (en) 1995-04-04 1996-02-16 Display device

Publications (1)

Publication Number Publication Date
JPH08334787A true JPH08334787A (en) 1996-12-17

Family

ID=26394569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5384596A Pending JPH08334787A (en) 1995-04-04 1996-02-16 Display device

Country Status (1)

Country Link
JP (1) JPH08334787A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806926B1 (en) 1999-10-18 2004-10-19 Nec Lcd Technologies, Ltd. Reflection-type color liquid crystal display apparatus and method for manufacturing the same
US7187426B2 (en) 2001-08-09 2007-03-06 Seiko Epson Corporation Liquid crystal panel, liquid crystal device, and electronic apparatus
JP2007256371A (en) * 2006-03-20 2007-10-04 Nec Lcd Technologies Ltd Color filter and its manufacturing method, and liquid crystal display device
JP2009282545A (en) * 1997-10-31 2009-12-03 Seiko Epson Corp Liquid crystal device and electronic apparatus
KR100959366B1 (en) * 2003-07-04 2010-05-24 엘지디스플레이 주식회사 Array Substrate of Liquid Crystal Display Device Having Color Filter on Thin Film Transistor COT Structure and Method for Fabricating the Same
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US7851797B2 (en) 1999-12-14 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device including a color filter or color filters over a pixel portion and a driving circuit for driving the pixel portion
US7948571B2 (en) 1997-03-28 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor with particular drain electrode structure
JP2011215645A (en) * 2011-07-19 2011-10-27 Nec Corp Color filter, method for manufacturing the same, and liquid crystal display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948571B2 (en) 1997-03-28 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor with particular drain electrode structure
US8531619B2 (en) 1997-03-28 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display device with overlapping conductive film and pixel electrode
US8248551B2 (en) 1997-03-28 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including capacitor line parallel to source line
JP2009282545A (en) * 1997-10-31 2009-12-03 Seiko Epson Corp Liquid crystal device and electronic apparatus
US8847316B2 (en) 1999-03-02 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US9153604B2 (en) 1999-03-02 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6806926B1 (en) 1999-10-18 2004-10-19 Nec Lcd Technologies, Ltd. Reflection-type color liquid crystal display apparatus and method for manufacturing the same
US7851797B2 (en) 1999-12-14 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device including a color filter or color filters over a pixel portion and a driving circuit for driving the pixel portion
US7187426B2 (en) 2001-08-09 2007-03-06 Seiko Epson Corporation Liquid crystal panel, liquid crystal device, and electronic apparatus
KR100959366B1 (en) * 2003-07-04 2010-05-24 엘지디스플레이 주식회사 Array Substrate of Liquid Crystal Display Device Having Color Filter on Thin Film Transistor COT Structure and Method for Fabricating the Same
US8139182B2 (en) 2006-03-20 2012-03-20 Nec Corporation Color filter, method of fabricating the same and liquid-crystal display device
JP2007256371A (en) * 2006-03-20 2007-10-04 Nec Lcd Technologies Ltd Color filter and its manufacturing method, and liquid crystal display device
USRE44821E1 (en) 2006-03-20 2014-04-01 Gold Charm Limited Color filter, method of fabricating the same and liquid-crystal display device
JP2011215645A (en) * 2011-07-19 2011-10-27 Nec Corp Color filter, method for manufacturing the same, and liquid crystal display device

Similar Documents

Publication Publication Date Title
KR100905409B1 (en) Liquid Crystal Display Device and Method for fabricating the same
US6768521B2 (en) Method for manufacturing a thin film transistor array panel
US7394097B2 (en) Liquid crystal display
US6091466A (en) Liquid crystal display with dummy drain electrode and method of manufacturing same
US5784132A (en) Display device
JP5466665B2 (en) Thin film transistor substrate and a method of manufacturing the liquid crystal display device
US5943107A (en) Color display device
JP4455840B2 (en) The liquid crystal display device and a method of manufacturing the same
US5835177A (en) Array substrate with bus lines takeout/terminal sections having multiple conductive layers
KR100518051B1 (en) Active-matrix type liquid crystal display device and manufacturing method thereof
US6038003A (en) Liquid crystal display and method of manufacturing the same
JP4619997B2 (en) The liquid crystal display device and a method of manufacturing the same
KR100376080B1 (en) Liquid crystal display device
JP3995159B2 (en) The liquid crystal display device and manufacturing method thereof
KR100212288B1 (en) Thin film transistor and manufacture thereof
KR100443030B1 (en) Color liquid crystal panel and color liquid crystal display device
US20040023425A1 (en) Method of forming a color filter on a substrate having pixel driving elements
CN100445850C (en) Liquid crystal display apparatus and method of forming the same
CN1272663C (en) Liquid crystal display
US6927809B2 (en) Active matrix substrate and display device
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
US20010048491A1 (en) Color liquid crystal display device and manufacturing method of the same
JP3383047B2 (en) Active matrix substrate
JP4700254B2 (en) The liquid crystal display device for color filter substrate and TFT substrate and methods for their preparation
US6163356A (en) Liquid crystal display with enhanced gate pad protection and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110