JPH08330512A - Capacitor and its manufacturing method - Google Patents

Capacitor and its manufacturing method

Info

Publication number
JPH08330512A
JPH08330512A JP15678195A JP15678195A JPH08330512A JP H08330512 A JPH08330512 A JP H08330512A JP 15678195 A JP15678195 A JP 15678195A JP 15678195 A JP15678195 A JP 15678195A JP H08330512 A JPH08330512 A JP H08330512A
Authority
JP
Japan
Prior art keywords
film
capacitor according
capacitor
diffusion layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15678195A
Other languages
Japanese (ja)
Inventor
Kuniaki Negishi
邦明 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15678195A priority Critical patent/JPH08330512A/en
Publication of JPH08330512A publication Critical patent/JPH08330512A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To realize a capacitor with large capacitance and high capacitance accuracy by providing a film consisting of oxygen reducing substance on a diffusion layer provided on a semiconductor substrate. CONSTITUTION: Openings 3a and 3b are provided on a specified part on n<+> type diffusion layer 2 at an insulation film 3 on Si substrate 1 where the heavily doped n<+> type diffusion layer 2 is provided in the Si substrate and TiN/Ti film 4 in a specific shape is provided on the n<+> diffusion layer 2 at the part of the opening 3a with the edge part is extended over the insulation film 3 around the opening 3a. Then, Ta2 O5 film 5 and an electrode 6 are provided on it and a capacitor with the similar structure as that of MIS capacitor is formed by the n<+> type diffusion layer 2, the TiN/Ti film 4, Ta2 O5 film 5, and the electrode 6. On the other hand, an electrode 7 is provided as a take-out electrode on the n<+> type diffusion layer 2 at the part of the opening 3b of the insulation film 3, thus achieving a capacitor with large capacitance and high capacitance accuracy.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、キャパシタおよびそ
の製造方法に関し、特に、半導体装置に用いられるキャ
パシタに適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor and its manufacturing method, and is particularly suitable for application to a capacitor used in a semiconductor device.

【0002】[0002]

【従来の技術】従来、バイポーラ型半導体装置などに用
いられているキャパシタはMIS(Metal-Insulator-Se
miconductor)構造を有し、その誘電体膜としては減圧C
VD法による窒化シリコン(Si3 4 )膜が用いられ
ている。その一例を図10に示す。
2. Description of the Related Art Conventionally, capacitors used in bipolar semiconductor devices are MIS (Metal-Insulator-Se).
miconductor) structure, and the dielectric film is a depressurized C
A silicon nitride (Si 3 N 4 ) film formed by the VD method is used. An example thereof is shown in FIG.

【0003】図10に示すように、この従来のMISキ
ャパシタにおいては、シリコン(Si)基板101中に
高不純物濃度のn+ 型拡散層102が設けられている。
Si基板101上には、二酸化シリコン(SiO2 )膜
のような絶縁膜103が設けられている。この絶縁膜1
03には、n+ 型拡散層102上の所定部分に開口10
3a、103bが設けられている。このうち開口103
aの部分におけるn+型拡散層102上に、自然酸化膜
104を介して、所定形状のSi3 4 膜105が、そ
の縁部がこの開口103aの周囲の絶縁膜103にまた
がった状態で設けられている。そして、このSi3 4
膜105上にアルミニウム(Al)からなる電極106
が設けられている。これらの電極106、Si3 4
105、自然酸化膜104およびn+ 型拡散層102に
より、MISキャパシタが形成されている。一方、開口
103bの部分におけるn+ 型拡散層102上には、A
lからなる電極107が取り出し電極として設けられて
いる。
As shown in FIG. 10, in this conventional MIS capacitor, an n + type diffusion layer 102 having a high impurity concentration is provided in a silicon (Si) substrate 101.
An insulating film 103 such as a silicon dioxide (SiO 2 ) film is provided on the Si substrate 101. This insulating film 1
03, an opening 10 is formed at a predetermined portion on the n + type diffusion layer 102.
3a and 103b are provided. Of these, the opening 103
On the n + type diffusion layer 102 in the portion a, a Si 3 N 4 film 105 having a predetermined shape is formed with a natural oxide film 104 interposed between the edges of the Si 3 N 4 film 105 and the insulating film 103 around the opening 103a. It is provided. And this Si 3 N 4
An electrode 106 made of aluminum (Al) on the film 105
Is provided. These electrodes 106, Si 3 N 4 film 105, natural oxide film 104 and n + type diffusion layer 102 form a MIS capacitor. On the other hand, on the n + type diffusion layer 102 at the opening 103b, A
The electrode 107 composed of 1 is provided as a take-out electrode.

【0004】なお、開口103aの部分におけるn+
拡散層102の表面に存在する自然酸化膜104は、低
濃度のフッ酸溶液を用いた洗浄を行って除去するが、洗
浄の過程で再酸化されて薄く残存しているものである。
The natural oxide film 104 existing on the surface of the n + type diffusion layer 102 in the portion of the opening 103a is removed by washing with a low concentration hydrofluoric acid solution, but is reoxidized in the washing process. It has been thinned and remains thin.

【0005】さて、トランジスタなどの素子の微細化が
進められる中で、MISキャパシタは、その容量がキャ
パシタ面積に依存するため、他の素子に比べて微細化が
進んでいない。このため、MISキャパシタがチップ面
積に占める割合が急増しており、チップ面積縮小の障害
となっている。Si3 4 膜105をより薄膜化して単
位面積当たりの容量を増加させることによりキャパシタ
面積を縮小することも可能であるが、この場合には、S
3 4 膜105と下地のn+ 型拡散層102との間に
存在し、直列容量として働く自然酸化膜104の影響が
増大し、MISキャパシタの実効的な容量の低下および
容量精度の悪化が問題となる。また、Si3 4 膜10
5自体も、薄膜化により耐圧が低下するため、問題であ
る。
While miniaturization of elements such as transistors is progressing, miniaturization of MIS capacitors has not progressed as compared with other elements because the capacitance thereof depends on the capacitor area. For this reason, the ratio of the MIS capacitor to the chip area is rapidly increasing, which is an obstacle to reducing the chip area. It is also possible to reduce the capacitor area by making the Si 3 N 4 film 105 thinner to increase the capacitance per unit area, but in this case, S
The influence of the natural oxide film 104 existing between the i 3 N 4 film 105 and the underlying n + type diffusion layer 102 and acting as a series capacitance is increased, and the effective capacitance of the MIS capacitor is lowered and the capacitance accuracy is deteriorated. Is a problem. In addition, the Si 3 N 4 film 10
5 itself is also a problem because the breakdown voltage is reduced due to the thinning.

【0006】これらの問題を解決するため、比誘電率が
Si3 4 膜に比べて約4倍大きい酸化タンタル(Ta
2 5 )膜をMISキャパシタの誘電体膜に用いる技術
が、最近注目されている。このTa2 5 膜は、従来は
電気的リーク特性が悪いと言われていたが、活性酸素雰
囲気中でのアニール(活性酸素アニール)によって、実
用レベルまで特性が改善されてきている。このようにT
2 5 膜を誘電体膜に用いたMISキャパシタの一例
を図11に示す。図11において、符号108がTa2
5 膜を示す。このMISキャパシタのその他の部分の
構成は、図10に示すMISキャパシタと同様である。
In order to solve these problems, tantalum oxide (Ta) whose relative dielectric constant is about 4 times larger than that of the Si 3 N 4 film is used.
Recently, a technique of using a 2 O 5 ) film as a dielectric film of a MIS capacitor has attracted attention. The Ta 2 O 5 film was conventionally said to have poor electrical leak characteristics, but the characteristics have been improved to a practical level by annealing in an active oxygen atmosphere (active oxygen annealing). Thus T
FIG. 11 shows an example of an MIS capacitor using an a 2 O 5 film as a dielectric film. In FIG. 11, reference numeral 108 is Ta 2
An O 5 film is shown. The configuration of the other parts of this MIS capacitor is similar to that of the MIS capacitor shown in FIG.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、Ta2
5 膜を誘電体膜に用いた上述のMISキャパシタにお
いては、次のような問題がある。すなわち、スパッタリ
ング法やCVD法などによるTa2 5 膜108の堆積
時およびその後の活性酸素アニール時には、n+型拡散
層102の表面にもともと存在する自然酸化膜に加え
て、このn+ 型拡散層102の表面がさらに酸化される
ことにより酸化膜が新たに形成される。図11におい
て、n+ 型拡散層102の表面にもともと存在していた
自然酸化膜とこの新たに形成された酸化膜とからなる酸
化膜を符号109で示す。このn+ 型拡散層102の表
面に新たに形成された酸化膜も直列容量として働くこと
により、MISキャパシタの実効的な容量の低下および
容量精度の悪化が生ずる。その影響度は、Ta2 5
を誘電体膜に用いたこのMISキャパシタにおいては、
Ta2 5 膜の比誘電率が高いため、Si3 4 膜を誘
電体膜に用いたMISキャパシタに比べてはるかに大き
く、深刻である。
However, Ta 2
The above MIS capacitor using the O 5 film as the dielectric film has the following problems. That is, when the sputtering method, a CVD method such as by the Ta 2 O 5 film 108 during deposition and subsequent active oxygen annealing, in addition to the natural oxide film originally present on the surface of the n + -type diffusion layer 102, the n + -type diffusion An oxide film is newly formed by further oxidizing the surface of the layer 102. In FIG. 11, an oxide film composed of the native oxide film originally existing on the surface of the n + type diffusion layer 102 and the newly formed oxide film is denoted by reference numeral 109. The oxide film newly formed on the surface of the n + type diffusion layer 102 also works as a series capacitance, so that the effective capacitance of the MIS capacitor is lowered and the capacitance accuracy is deteriorated. The degree of influence is as follows in this MIS capacitor using the Ta 2 O 5 film as the dielectric film.
Since the Ta 2 O 5 film has a high relative dielectric constant, it is much larger and more serious than an MIS capacitor using a Si 3 N 4 film as a dielectric film.

【0008】したがって、この発明の目的は、容量が大
きく、しかも容量精度が高いキャパシタおよびその製造
方法を提供することにある。
Therefore, an object of the present invention is to provide a capacitor having a large capacitance and a high capacitance accuracy, and a method for manufacturing the same.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、この発明によるキャパシタは、半導体基板と、半導
体基板上に設けられた酸素還元性物質からなる膜と、酸
素還元性物質からなる膜上に設けられた耐酸化性物質か
らなる膜と、耐酸化性物質からなる膜上に設けられた絶
縁膜と、絶縁膜上に設けられた電極とを有することを特
徴とするものである。
In order to achieve the above object, a capacitor according to the present invention comprises a semiconductor substrate, a film made of an oxygen reducing substance and a film made of an oxygen reducing substance provided on the semiconductor substrate. It is characterized in that it has a film made of an oxidation resistant material provided thereon, an insulating film provided on the film made of an oxidation resistant material, and an electrode provided on the insulating film.

【0010】この発明によるキャパシタの典型的な一実
施形態においては、半導体基板中に設けられた拡散層上
に酸素還元性物質からなる膜が設けられる。
In a typical embodiment of the capacitor according to the present invention, a film made of an oxygen reducing substance is provided on the diffusion layer provided in the semiconductor substrate.

【0011】この発明によるキャパシタの製造方法は、
半導体基板上に酸素還元性物質からなる膜を形成する工
程と、酸素還元性物質からなる膜上に耐酸化性物質から
なる膜を形成する工程と、耐酸化性物質からなる膜上に
絶縁膜を形成する工程と、半導体基板を熱処理する工程
と、絶縁膜上に電極を形成する工程とを有することを特
徴とするものである。
A method of manufacturing a capacitor according to the present invention is
A step of forming a film made of an oxygen reducing substance on a semiconductor substrate, a step of forming a film made of an oxidation resistant substance on a film made of an oxygen reducing substance, and an insulating film on the film made of an oxidation resistant substance. And a step of heat-treating the semiconductor substrate, and a step of forming an electrode on the insulating film.

【0012】この発明によるキャパシタの製造方法の典
型的な一実施形態においては、半導体基板中に形成され
た拡散層上に酸素還元性物質からなる膜を形成する。
In a typical embodiment of the method for manufacturing a capacitor according to the present invention, a film made of an oxygen reducing substance is formed on a diffusion layer formed in a semiconductor substrate.

【0013】この発明によるキャパシタの製造方法にお
いて、特に、絶縁膜が酸化タンタル(Ta2 5 )膜で
ある場合には、好適には半導体基板を活性酸素雰囲気中
において熱処理する。
In the method of manufacturing a capacitor according to the present invention, particularly when the insulating film is a tantalum oxide (Ta 2 O 5 ) film, the semiconductor substrate is preferably heat-treated in an active oxygen atmosphere.

【0014】この発明において、酸素還元性物質として
は、例えば、チタン(Ti)や白金シリサイド(PtS
x )などが用いられる。また、耐酸化性物質として
は、例えば、窒化チタン(TiN)やタングステン
(W)などが用いられる。
In the present invention, examples of the oxygen reducing substance include titanium (Ti) and platinum silicide (PtS).
i x ) or the like is used. Further, as the oxidation resistant material, for example, titanium nitride (TiN), tungsten (W), or the like is used.

【0015】この発明において、絶縁膜は、好適には、
窒化シリコン(Si3 4 )膜の比誘電率以上の比誘電
率を有する。この絶縁膜としては、好適には、酸化タン
タル(Ta2 5 )膜が用いられる。
In the present invention, the insulating film is preferably
It has a relative dielectric constant equal to or higher than that of the silicon nitride (Si 3 N 4 ) film. A tantalum oxide (Ta 2 O 5 ) film is preferably used as the insulating film.

【0016】この発明によるキャパシタは、バイポーラ
型半導体装置その他の各種の半導体装置に用いることが
できる。
The capacitor according to the present invention can be used in various types of semiconductor devices such as bipolar semiconductor devices.

【0017】[0017]

【作用】この発明においては、半導体基板上に酸素還元
性物質からなる膜および耐酸化性物質からなる膜を順次
形成した後、半導体基板を熱処理することにより、半導
体基板の表面に存在する自然酸化膜は、酸素還元性物質
からなる膜との反応などにより完全に除去される。ま
た、酸素還元性物質からなる膜上の耐酸化性物質からな
る膜により、酸化タンタル膜などの絶縁膜の堆積時およ
び後工程で行われる熱処理時に半導体基板の表面が酸化
されるのが防止される。
According to the present invention, after a film made of an oxygen reducing substance and a film made of an oxidation resistant substance are sequentially formed on a semiconductor substrate, the semiconductor substrate is heat-treated so that natural oxidation existing on the surface of the semiconductor substrate is caused. The film is completely removed by, for example, reaction with a film made of an oxygen reducing substance. Further, the film made of the oxidation resistant material on the film made of the oxygen reducing material prevents the surface of the semiconductor substrate from being oxidized during the deposition of the insulating film such as the tantalum oxide film and the heat treatment performed in the subsequent process. It

【0018】[0018]

【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。
Embodiments of the present invention will be described below with reference to the drawings. In all the drawings of the embodiments, the same or corresponding parts are designated by the same reference numerals.

【0019】図1はこの発明の第1実施例によるキャパ
シタを示す断面図である。
FIG. 1 is a sectional view showing a capacitor according to a first embodiment of the present invention.

【0020】図1に示すように、この第1実施例による
キャパシタにおいては、Si基板1中に高不純物濃度の
+ 型拡散層2が設けられている。Si基板1上には、
例えばSiO2 膜のような絶縁膜3が設けられている。
この絶縁膜3には、n+ 型拡散層2上の所定部分に開口
3a、3bが設けられている。このうち開口3aの部分
におけるn+ 型拡散層2上に、Ti膜とその上のTiN
膜とからなる所定形状のTiN/Ti膜4が、その縁部
がこの開口3aの周囲の絶縁膜3にまたがった状態で設
けられている。そして、このTiN/Ti膜4上に誘電
体膜としてのTa2 5 膜5が設けられ、このTa2
5 膜5上に例えばAlからなる電極6が設けられてい
る。この場合、n+ 型拡散層2、TiN/Ti膜4、T
2 5 膜5および電極6により、MISキャパシタと
類似の構造のキャパシタが形成されている。一方、絶縁
膜3の開口3bの部分におけるn+ 型拡散層2上には、
例えばAlからなる電極7が取り出し電極として設けら
れている。
As shown in FIG. 1, in the capacitor according to the first embodiment, a Si substrate 1 is provided with an n + type diffusion layer 2 having a high impurity concentration. On the Si substrate 1,
An insulating film 3 such as a SiO 2 film is provided.
The insulating film 3 is provided with openings 3a and 3b at predetermined portions on the n + type diffusion layer 2. Of these, a Ti film and a TiN film formed on the Ti film on the n + type diffusion layer 2 in the opening 3a
A TiN / Ti film 4 having a predetermined shape is formed so that its edge portion extends over the insulating film 3 around the opening 3a. Then, the Ta 2 O 5 film 5 as a dielectric film provided on the TiN / Ti film 4, the Ta 2 O
An electrode 6 made of, for example, Al is provided on the film 5. In this case, the n + type diffusion layer 2, the TiN / Ti film 4, the T
The a 2 O 5 film 5 and the electrode 6 form a capacitor having a structure similar to that of the MIS capacitor. On the other hand, on the n + type diffusion layer 2 in the opening 3b portion of the insulating film 3,
For example, an electrode 7 made of Al is provided as a lead electrode.

【0021】図2〜図5は、この第1実施例によるキャ
パシタの製造方法を工程順に示す断面図である。
2 to 5 are sectional views showing a method of manufacturing the capacitor according to the first embodiment in the order of steps.

【0022】この第1実施例によるキャパシタの製造方
法においては、まず、図2に示すように、Si基板1の
所定部分にヒ素(As)やリン(P)などのn型不純物
をイオン注入法や熱拡散法などによりドープすることに
よりn+ 型拡散層2を形成する。
In the method of manufacturing the capacitor according to the first embodiment, first, as shown in FIG. 2, an n-type impurity such as arsenic (As) or phosphorus (P) is ion-implanted into a predetermined portion of the Si substrate 1. The n + -type diffusion layer 2 is formed by doping with a thermal diffusion method or the like.

【0023】次に、Si基板1上に熱酸化法やCVD法
によりSiO2 膜のような絶縁膜3を形成する。
Next, an insulating film 3 such as a SiO 2 film is formed on the Si substrate 1 by a thermal oxidation method or a CVD method.

【0024】次に、絶縁膜3上に所定形状のレジストパ
ターン(図示せず)をリソグラフィーにより形成した
後、このレジストパターンをマスクとして絶縁膜3をエ
ッチングすることにより、キャパシタ形成領域における
+ 型拡散層2上に開口3aを形成する。この開口3a
を形成した後には、この開口3aの部分に露出したn+
型拡散層2の表面に自然酸化膜8が形成される。
Next, a resist pattern (not shown) having a predetermined shape is formed on the insulating film 3 by lithography, and then the insulating film 3 is etched by using this resist pattern as a mask, whereby the n + -type in the capacitor formation region is formed. The opening 3a is formed on the diffusion layer 2. This opening 3a
After the formation of n, the n + exposed on the opening 3a is formed.
A natural oxide film 8 is formed on the surface of the mold diffusion layer 2.

【0025】次に、開口3aの形成に用いたレジストパ
ターンを除去した後、例えば低濃度のフッ酸溶液を用い
て洗浄を行うことにより、開口3aの部分におけるn+
型拡散層2の表面に形成された自然酸化膜8を除去す
る。
Next, after removing the resist pattern used for forming the opening 3a, cleaning is performed using, for example, a low-concentration hydrofluoric acid solution, so that n + in the portion of the opening 3a is removed.
The natural oxide film 8 formed on the surface of the mold diffusion layer 2 is removed.

【0026】次に、図3に示すように、スパッタリング
法やCVD法などにより全面にTi膜およびTiN膜を
順次堆積させてTiN/Ti膜4を形成する。この場
合、上述のように低濃度のフッ酸溶液を用いて洗浄を行
った後においても、開口3aの部分におけるn+ 型拡散
層2の表面には自然酸化膜8が薄く存在するため、この
開口3aの部分においてはこの薄い自然酸化膜8上にT
iN/Ti膜4が形成される。
Next, as shown in FIG. 3, a Ti film and a TiN film are sequentially deposited on the entire surface by a sputtering method or a CVD method to form a TiN / Ti film 4. In this case, since the natural oxide film 8 exists thinly on the surface of the n + type diffusion layer 2 in the opening 3a even after the cleaning is performed using the low concentration hydrofluoric acid solution as described above. At the opening 3a, T is formed on the thin native oxide film 8.
The iN / Ti film 4 is formed.

【0027】次に、スパッタリング法やCVD法などに
より全面にTa2 5 膜5を堆積させる。この場合、T
iN/Ti膜4中のTiN膜により、このTa2 5
5の堆積時に下地のn+ 型拡散層2の表面が酸化される
のが防止される。
Next, a Ta 2 O 5 film 5 is deposited on the entire surface by sputtering or CVD. In this case, T
The TiN film in the iN / Ti film 4 prevents the surface of the underlying n + type diffusion layer 2 from being oxidized when the Ta 2 O 5 film 5 is deposited.

【0028】次に、オゾン(O3 )発生器で発生された
3 、それに紫外線を照射した紫外線照射O3 、酸素プ
ラズマなどの活性酸素雰囲気中においてアニールを施
し、Ta2 5 膜5の電気的リークを抑制する。
Next, ozone (O 3) O 3 generated by the generator, it ultraviolet irradiation O 3 was irradiated with ultraviolet rays, an annealing in an active oxygen atmosphere such as oxygen plasma, the the Ta 2 O 5 film 5 Suppresses electrical leakage.

【0029】この活性酸素アニール時には、開口3aの
部分におけるn+ 型拡散層2の表面に存在する自然酸化
膜8は、これに接しているTiN/Ti膜4中のTi膜
と反応することにより完全に除去される。また、TiN
/Ti膜4中のTiN膜により、この活性酸素アニール
時に下地のn+ 型拡散層2の表面が酸化されるのが防止
される。これによって、図4に示すように、TiN/T
i膜4は、下地のn+型拡散層2と良好にコンタクトす
る。
During the active oxygen annealing, the natural oxide film 8 existing on the surface of the n + type diffusion layer 2 in the opening 3a reacts with the Ti film in the TiN / Ti film 4 which is in contact with the native oxide film 8. Completely removed. Also, TiN
The TiN film in the / Ti film 4 prevents the surface of the underlying n + type diffusion layer 2 from being oxidized during this active oxygen annealing. As a result, as shown in FIG.
The i film 4 makes good contact with the underlying n + type diffusion layer 2.

【0030】次に、Ta2 5 膜5上に所定形状のレジ
ストパターン(図示せず)をリソグラフィーにより形成
した後、このレジストパターンをマスクとしてTa2
5 膜5およびTiN/Ti膜4を反応性イオンエッチン
グ(RIE)法などによりエッチングする。これによっ
て、図5に示すように、これらのTa2 5 膜5および
TiN/Ti膜4が所定形状にパターニングされる。次
に、このパターニングに用いたレジストパターンを除去
した後、基板表面に所定形状のレジストパターン(図示
せず)をリソグラフィーにより形成し、このレジストパ
ターンをマスクとして絶縁膜3をエッチングすることに
より、n+ 型拡散層2の所定部分の上に開口3bを形成
する。
Next, after forming a lithographic resist pattern (not shown) of a predetermined shape on the Ta 2 O 5 film 5, Ta 2 O using the resist pattern as a mask
The film 5 and the TiN / Ti film 4 are etched by a reactive ion etching (RIE) method or the like. As a result, as shown in FIG. 5, the Ta 2 O 5 film 5 and the TiN / Ti film 4 are patterned into a predetermined shape. Next, after removing the resist pattern used for this patterning, a resist pattern (not shown) having a predetermined shape is formed on the surface of the substrate by lithography, and the insulating film 3 is etched by using this resist pattern as a mask. The opening 3b is formed on a predetermined portion of the + type diffusion layer 2.

【0031】次に、開口3bの形成に用いたレジストパ
ターンを除去した後、スパッタリング法や真空蒸着法な
どにより全面にAl膜を堆積させ、このAl膜をRIE
法などによりエッチングして所定形状にパターニングす
る。これによって、図1に示すように、電極6、7が形
成される。
Next, after removing the resist pattern used for forming the opening 3b, an Al film is deposited on the entire surface by a sputtering method or a vacuum evaporation method, and this Al film is RIE.
Etching is performed by a method or the like to pattern into a predetermined shape. As a result, the electrodes 6 and 7 are formed as shown in FIG.

【0032】以上により、目的とするキャパシタが製造
される。
As described above, the intended capacitor is manufactured.

【0033】以上のように、この第1実施例によるキャ
パシタによれば、n+ 型拡散層2の表面に自然酸化膜な
どの酸化膜が存在しないため、この酸化膜による容量低
下および容量精度の悪化を防止することができる。これ
によって、容量が大きく、しかも容量精度が高いキャパ
シタを実現することができる。
As described above, according to the capacitor of the first embodiment, since no oxide film such as a natural oxide film is present on the surface of the n + type diffusion layer 2, the capacitance decrease due to this oxide film and the capacitance accuracy are reduced. It is possible to prevent the deterioration. As a result, it is possible to realize a capacitor having a large capacity and a high capacity accuracy.

【0034】図6はこの発明の第2実施例によるキャパ
シタを示す。
FIG. 6 shows a capacitor according to the second embodiment of the present invention.

【0035】図6に示すように、この第2実施例による
キャパシタにおいては、絶縁膜3の開口3aの部分にお
けるn+ 型拡散層2上にPtSix 膜9が設けられてい
る。このPtSix 膜9上には、所定形状のTiN膜1
0が、その縁部がこの開口3aの周囲の絶縁膜3にまた
がった状態で設けられている。そして、このTiN膜1
0上に誘電体膜としてのTa2 5 膜5および電極6が
設けられている。この第2実施例によるキャパシタのそ
の他の部分の構成は、第1実施例によるキャパシタと同
様である。
As shown in FIG. 6, in the capacitor according to the second embodiment, the PtSi x film 9 is provided on the n + type diffusion layer 2 in the opening 3a portion of the insulating film 3. A TiN film 1 having a predetermined shape is formed on the PtSi x film 9.
0 is provided such that its edge portion extends over the insulating film 3 around the opening 3a. And this TiN film 1
A Ta 2 O 5 film 5 as a dielectric film and an electrode 6 are provided on the substrate 0. The structure of the other parts of the capacitor according to the second embodiment is similar to that of the capacitor according to the first embodiment.

【0036】次に、この第2実施例によるキャパシタの
製造方法について説明する。
Next, a method of manufacturing the capacitor according to the second embodiment will be described.

【0037】この第2実施例によるキャパシタの製造方
法においては、まず、第1実施例によるキャパシタの製
造方法と同様に工程を進め、絶縁膜3の開口3aの部分
におけるn+ 型拡散層2の表面の自然酸化膜8の除去の
ための洗浄工程まで終了させておく。
In the method of manufacturing the capacitor according to the second embodiment, first, the same steps as those in the method of manufacturing the capacitor according to the first embodiment are performed to form the n + -type diffusion layer 2 in the opening 3a of the insulating film 3. The cleaning process for removing the natural oxide film 8 on the surface is completed.

【0038】次に、図7に示すように、スパッタリング
法や真空蒸着法などにより全面にPt膜11を堆積させ
る。
Next, as shown in FIG. 7, a Pt film 11 is deposited on the entire surface by a sputtering method, a vacuum evaporation method or the like.

【0039】次に、例えば窒素(N2 )雰囲気中におい
て600℃程度の温度でアニールを施す。これによっ
て、図8に示すように、Pt膜11のうちの絶縁膜3の
開口3aの部分におけるn+ 型拡散層2と接した部分が
シリサイド化されてPtSix膜9となる。また、この
シリサイド化の過程で、開口3aの部分におけるn+
拡散層2の表面に存在する自然酸化膜8が完全に除去さ
れるとともに、n+ 型拡散層2に対してPtSix 膜9
が良好にコンタクトするようになる。
Next, for example, annealing is performed at a temperature of about 600 ° C. in a nitrogen (N 2 ) atmosphere. As a result, as shown in FIG. 8, a portion of the Pt film 11 in the opening 3 a of the insulating film 3 which is in contact with the n + type diffusion layer 2 is silicidized to become a PtSi x film 9. In the process of silicidation, the native oxide film 8 existing on the surface of the n + type diffusion layer 2 in the opening 3a is completely removed, and the PtSi x film 9 is formed on the n + type diffusion layer 2.
Will be in good contact.

【0040】次に、例えば王水によってPt膜11をエ
ッチング除去する。このとき、PtSix 膜9は王水に
よってはエッチングされないので、そのまま残る。
Next, the Pt film 11 is removed by etching with, for example, aqua regia. At this time, since the PtSi x film 9 is not etched by aqua regia, remain intact.

【0041】次に、図9に示すように、スパッタリング
法やCVD法などにより全面にTiN膜10を堆積させ
た後、このTiN膜10上にスパッタリング法やCVD
法などによりTa2 5 膜5を堆積させる。このTa2
5 膜5の堆積時には、TiN膜10により、n+ 型拡
散層2の表面およびPtSix 膜9が酸化されるのが防
止される。
Next, as shown in FIG. 9, a TiN film 10 is deposited on the entire surface by a sputtering method, a CVD method or the like, and then the sputtering method or the CVD method is performed on the TiN film 10.
A Ta 2 O 5 film 5 is deposited by a method or the like. This Ta 2
During the deposition of the O 5 film 5, the TiN film 10 prevents the surface of the n + type diffusion layer 2 and the PtSi x film 9 from being oxidized.

【0042】次に、第1実施例によるキャパシタの製造
方法と同様にして、O3 発生器で発生されたO3 、それ
に紫外線を照射した紫外線照射O3 、酸素プラズマなど
の活性酸素雰囲気中においてアニールを施し、Ta2
5 膜5の電気的リークを抑制する。この活性酸素アニー
ル時には、TiN膜10により、n+ 型拡散層2の表面
およびPtSix 膜9が酸化されるのが防止される。
Next, the method of manufacturing the capacitor according to the first embodiment, O 3 generator in the generated O 3, it ultraviolet irradiation O 3 was irradiated with ultraviolet rays, in an active oxygen atmosphere such as oxygen plasma Annealed, Ta 2 O
5 Electric leakage of the film 5 is suppressed. At the time of this active oxygen annealing, the TiN film 10 prevents the surface of the n + type diffusion layer 2 and the PtSi x film 9 from being oxidized.

【0043】この後、第1実施例によるキャパシタの製
造方法と同様に、Ta2 5 膜5およびTiN膜10の
パターニング、絶縁膜3の開口3bの形成、電極6、7
の形成などの工程を経て、目的とするキャパシタを製造
する。
Thereafter, similar to the method of manufacturing the capacitor according to the first embodiment, the Ta 2 O 5 film 5 and the TiN film 10 are patterned, the openings 3b are formed in the insulating film 3, and the electrodes 6 and 7 are formed.
The target capacitor is manufactured through steps such as formation of.

【0044】この第2実施例によるキャパシタによれ
ば、第1実施例によるキャパシタと同様に、n+ 型拡散
層2の表面に自然酸化膜などの酸化膜が存在しないた
め、この酸化膜による容量低下および容量精度の悪化を
防止することができ、これによって容量が大きく、しか
も容量精度が高いキャパシタを実現することができる。
In the capacitor according to the second embodiment, as in the capacitor according to the first embodiment, since no oxide film such as a natural oxide film is present on the surface of the n + type diffusion layer 2, the capacitance due to this oxide film is present. It is possible to prevent the deterioration and the deterioration of the capacitance accuracy, which makes it possible to realize a capacitor having a large capacitance and a high capacitance accuracy.

【0045】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
The embodiments of the present invention have been specifically described above, but the present invention is not limited to the above-mentioned embodiments, and various modifications can be made based on the technical idea of the present invention.

【0046】例えば、上述の第1実施例および第2実施
例において用いられた構造、材料、数値などは、あくま
でも例に過ぎず、必要に応じてこれと異なる構造、材
料、数値などを用いてもよい。
For example, the structures, materials, numerical values, etc. used in the above-described first and second embodiments are merely examples, and different structures, materials, numerical values, etc. may be used as necessary. Good.

【0047】[0047]

【発明の効果】以上説明したように、この発明によれ
ば、半導体基板上に酸素還元性物質からなる膜および耐
酸化性物質からなる膜を設け、その耐酸化性物質からな
る膜上に絶縁膜を設けていることにより、容量が大き
く、しかも容量精度が高いキャパシタを実現することが
できる。
As described above, according to the present invention, a film made of an oxygen reducing substance and a film made of an oxidation resistant substance are provided on a semiconductor substrate, and insulation is performed on the film made of the oxidation resistant substance. By providing the film, it is possible to realize a capacitor having a large capacitance and a high capacitance accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1実施例によるキャパシタを示す
断面図である。
FIG. 1 is a sectional view showing a capacitor according to a first embodiment of the present invention.

【図2】この発明の第1実施例によるキャパシタの製造
方法を説明するための断面図である。
FIG. 2 is a cross-sectional view for explaining the method of manufacturing a capacitor according to the first embodiment of the present invention.

【図3】この発明の第1実施例によるキャパシタの製造
方法を説明するための断面図である。
FIG. 3 is a cross-sectional view for explaining the method of manufacturing the capacitor according to the first embodiment of the present invention.

【図4】この発明の第1実施例によるキャパシタの製造
方法を説明するための断面図である。
FIG. 4 is a cross-sectional view for explaining the method of manufacturing the capacitor according to the first embodiment of the present invention.

【図5】この発明の第1実施例によるキャパシタの製造
方法を説明するための断面図である。
FIG. 5 is a cross-sectional view for explaining the method of manufacturing the capacitor according to the first embodiment of the present invention.

【図6】この発明の第2実施例によるキャパシタを示す
断面図である。
FIG. 6 is a sectional view showing a capacitor according to a second embodiment of the present invention.

【図7】この発明の第2実施例によるキャパシタの製造
方法を説明するための断面図である。
FIG. 7 is a cross-sectional view illustrating the method of manufacturing a capacitor according to the second embodiment of the present invention.

【図8】この発明の第2実施例によるキャパシタの製造
方法を説明するための断面図である。
FIG. 8 is a cross-sectional view for explaining the method of manufacturing the capacitor according to the second embodiment of the present invention.

【図9】この発明の第2実施例によるキャパシタの製造
方法を説明するための断面図である。
FIG. 9 is a cross sectional view for illustrating the method for manufacturing the capacitor according to the second embodiment of the present invention.

【図10】従来のMISキャパシタの一例を示す断面図
である。
FIG. 10 is a cross-sectional view showing an example of a conventional MIS capacitor.

【図11】従来のMISキャパシタの他の例を示す断面
図である。
FIG. 11 is a cross-sectional view showing another example of a conventional MIS capacitor.

【符号の説明】[Explanation of symbols]

1 Si基板 2 n+ 型拡散層 3 絶縁膜 3a、3b 開口 4 TiN/Ti膜 5 Ta2 5 膜 6、7 電極 8 自然酸化膜 9 PtSix 膜 10 TiN膜 11 Pt膜1 Si substrate 2 n + type diffusion layer 3 insulating film 3a, 3b opening 4 TiN / Ti film 5 Ta 2 O 5 film 6, 7 electrode 8 natural oxide film 9 PtSi x film 10 TiN film 11 Pt film

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、 上記半導体基板上に設けられた酸素還元性物質からなる
膜と、 上記酸素還元性物質からなる膜上に設けられた耐酸化性
物質からなる膜と、 上記耐酸化性物質からなる膜上に設けられた絶縁膜と、 上記絶縁膜上に設けられた電極とを有することを特徴と
するキャパシタ。
1. A semiconductor substrate, a film made of an oxygen reducing substance provided on the semiconductor substrate, a film made of an oxidation resistant substance provided on the film made of the oxygen reducing substance, and the acid resistant substance. A capacitor having an insulating film provided on a film made of a chemical substance and an electrode provided on the insulating film.
【請求項2】 上記半導体基板中に設けられた拡散層上
に上記酸素還元性物質からなる膜が設けられていること
を特徴とする請求項1記載のキャパシタ。
2. The capacitor according to claim 1, wherein a film made of the oxygen reducing substance is provided on a diffusion layer provided in the semiconductor substrate.
【請求項3】 上記酸素還元性物質はチタンであること
を特徴とする請求項1記載のキャパシタ。
3. The capacitor according to claim 1, wherein the oxygen reducing substance is titanium.
【請求項4】 上記酸素還元性物質は白金シリサイドで
あることを特徴とする請求項1記載のキャパシタ。
4. The capacitor according to claim 1, wherein the oxygen reducing substance is platinum silicide.
【請求項5】 上記耐酸化性物質は窒化チタンであるこ
とを特徴とする請求項1記載のキャパシタ。
5. The capacitor according to claim 1, wherein the oxidation resistant material is titanium nitride.
【請求項6】 上記耐酸化性物質はタングステンである
ことを特徴とする請求項1記載のキャパシタ。
6. The capacitor according to claim 1, wherein the oxidation resistant material is tungsten.
【請求項7】 上記絶縁膜は窒化シリコン膜の比誘電率
以上の比誘電率を有することを特徴とする請求項1記載
のキャパシタ。
7. The capacitor according to claim 1, wherein the insulating film has a relative dielectric constant equal to or higher than that of a silicon nitride film.
【請求項8】 上記絶縁膜は酸化タンタル膜であること
を特徴とする請求項1記載のキャパシタ。
8. The capacitor according to claim 1, wherein the insulating film is a tantalum oxide film.
【請求項9】 半導体基板上に酸素還元性物質からなる
膜を形成する工程と、 上記酸素還元性物質からなる膜上に耐酸化性物質からな
る膜を形成する工程と、 上記耐酸化性物質からなる膜上に絶縁膜を形成する工程
と、 上記半導体基板を熱処理する工程と、 上記絶縁膜上に電極を形成する工程とを有することを特
徴とするキャパシタの製造方法。
9. A step of forming a film made of an oxygen reducing substance on a semiconductor substrate, a step of forming a film made of an oxidation resistant substance on the film made of the oxygen reducing substance, and the oxidation resistant substance. A method of manufacturing a capacitor, comprising: a step of forming an insulating film on the film made of; a step of heat-treating the semiconductor substrate; and a step of forming an electrode on the insulating film.
【請求項10】 上記半導体基板中に形成された拡散層
上に上記酸素還元性物質からなる膜を形成するようにし
たことを特徴とする請求項9記載のキャパシタの製造方
法。
10. The method of manufacturing a capacitor according to claim 9, wherein a film made of the oxygen reducing substance is formed on the diffusion layer formed in the semiconductor substrate.
【請求項11】 上記酸素還元性物質はチタンであるこ
とを特徴とする請求項9記載のキャパシタの製造方法。
11. The method of manufacturing a capacitor according to claim 9, wherein the oxygen reducing substance is titanium.
【請求項12】 上記酸素還元性物質は白金シリサイド
であることを特徴とする請求項9記載のキャパシタの製
造方法。
12. The method of manufacturing a capacitor according to claim 9, wherein the oxygen reducing substance is platinum silicide.
【請求項13】 上記耐酸化性物質は窒化チタンである
ことを特徴とする請求項9記載のキャパシタの製造方
法。
13. The method of manufacturing a capacitor according to claim 9, wherein the oxidation resistant material is titanium nitride.
【請求項14】 上記耐酸化性物質はタングステンであ
ることを特徴とする請求項9記載のキャパシタの製造方
法。
14. The method of manufacturing a capacitor according to claim 9, wherein the oxidation resistant material is tungsten.
【請求項15】 上記絶縁膜は窒化シリコン膜の比誘電
率以上の比誘電率を有することを特徴とする請求項9記
載のキャパシタの製造方法。
15. The method of manufacturing a capacitor according to claim 9, wherein the insulating film has a relative dielectric constant equal to or higher than that of a silicon nitride film.
【請求項16】 上記絶縁膜は酸化タンタル膜であるこ
とを特徴とする請求項9記載のキャパシタの製造方法。
16. The method of manufacturing a capacitor according to claim 9, wherein the insulating film is a tantalum oxide film.
【請求項17】 上記半導体基板を活性酸素雰囲気中に
おいて熱処理するようにしたことを特徴とする請求項1
6記載のキャパシタの製造方法。
17. The semiconductor substrate is heat-treated in an active oxygen atmosphere.
6. The method for manufacturing a capacitor according to 6.
JP15678195A 1995-05-31 1995-05-31 Capacitor and its manufacturing method Pending JPH08330512A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15678195A JPH08330512A (en) 1995-05-31 1995-05-31 Capacitor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15678195A JPH08330512A (en) 1995-05-31 1995-05-31 Capacitor and its manufacturing method

Publications (1)

Publication Number Publication Date
JPH08330512A true JPH08330512A (en) 1996-12-13

Family

ID=15635178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15678195A Pending JPH08330512A (en) 1995-05-31 1995-05-31 Capacitor and its manufacturing method

Country Status (1)

Country Link
JP (1) JPH08330512A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284587B1 (en) * 1997-10-27 2001-09-04 Oki Electric Industry Co., Ltd. Fabricating method for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284587B1 (en) * 1997-10-27 2001-09-04 Oki Electric Industry Co., Ltd. Fabricating method for semiconductor device

Similar Documents

Publication Publication Date Title
JP2679579B2 (en) Method for manufacturing semiconductor device
JPS5856268B2 (en) Manufacturing method of semiconductor device
JP3255427B2 (en) Method of manufacturing semiconductor device and method of forming metal silicide layer in self-alignment
US6218252B1 (en) Method of forming gate in semiconductor device
JPH06163819A (en) Capacitor structure of semiconductor device
JPH0322692B2 (en)
JPH08330512A (en) Capacitor and its manufacturing method
JP3651160B2 (en) Manufacturing method of semiconductor device
JP3902417B2 (en) Manufacturing method of semiconductor device
JPH1064898A (en) Manufacturing method of semiconductor device
JPH1050701A (en) Semiconductor and forming oxide film on surface of semiconductor substrate
US6897105B1 (en) Method of forming metal oxide gate structures and capacitor electrodes
EP0600505B1 (en) Method of manufacturing a semiconductor device comprising a titanium silicide layer
JPH0846044A (en) Manufacture of semiconductor device
JP3307342B2 (en) Method for manufacturing semiconductor device
JP3071133B2 (en) Manufacturing method of semiconductor integrated circuit
JPH07263574A (en) Semiconductor device
US20010053593A1 (en) Method of forming metal oxide gate structures and capacitor electrodes
JPH07226502A (en) Mos transistor and manufacture thereof
JP3219676B2 (en) Semiconductor integrated circuit, method of manufacturing MIS capacitor, and method of manufacturing semiconductor integrated circuit
KR19980085034A (en) Lower electrode of semiconductor device by nitriding metal silicide and method of manufacturing capacitor including same
KR19980055970A (en) Transistor manufacturing method
JPH0722606A (en) Manufacture of semiconductor device
JPH08236475A (en) Formation of contact window
JPS6158986B2 (en)