JPH08330302A - Preparation of silicon oxide film - Google Patents

Preparation of silicon oxide film

Info

Publication number
JPH08330302A
JPH08330302A JP16010395A JP16010395A JPH08330302A JP H08330302 A JPH08330302 A JP H08330302A JP 16010395 A JP16010395 A JP 16010395A JP 16010395 A JP16010395 A JP 16010395A JP H08330302 A JPH08330302 A JP H08330302A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
forming
ion implantation
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16010395A
Other languages
Japanese (ja)
Inventor
Atsushi Suzuki
篤 鈴木
Kazuhiko Tokunaga
和彦 徳永
Toshihiko Suzuki
利彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16010395A priority Critical patent/JPH08330302A/en
Publication of JPH08330302A publication Critical patent/JPH08330302A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE: To provide a method for preparation a highly reliable silicon oxide film in which the E' center is reduced while enhancing the dielectric breakdown strength. CONSTITUTION: In the method for preparing a silicon oxide, film, a silicon oxide film 11 is prepared on a semiconductor substrate 10 and implanted with ions before being heat-treated in an inert atmosphere containing a halogen element. Preferably, the ion species is at least one kind of element selected from a group of silicon, oxygen, nitrogen, arsenic, phosphorus and halogen or a its compound.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板上にシリコ
ン酸化膜を形成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a silicon oxide film on a semiconductor substrate.

【0002】[0002]

【従来の技術】MOS型半導体装置の製造においては、
シリコン酸化膜から成るゲート酸化膜を半導体基板の表
面上に形成する必要があり、このシリコン酸化膜の特性
がMOS型半導体装置の信頼性を担っているといっても
過言ではない。従って、シリコン酸化膜には、常に高い
絶縁破壊耐圧が要求されている。シリコン酸化膜の絶縁
破壊機構として様々なモデルが提唱されているが、シリ
コン酸化膜中の電子又は正孔トラップが関与していると
いう考え方が一般的であり、特に C. Hu らの正孔トラ
ップによる絶縁破壊モデルは有名である。これに関して
は、I.C. Chen, S. Holland and C. Hu : IEEE Trans.
Electron Devices, pp413-422, 1985 を参照されたい。
2. Description of the Related Art In manufacturing a MOS type semiconductor device,
It is necessary to form a gate oxide film made of a silicon oxide film on the surface of the semiconductor substrate, and it is no exaggeration to say that the characteristics of this silicon oxide film play a role in the reliability of the MOS type semiconductor device. Therefore, the silicon oxide film is always required to have a high breakdown voltage. Various models have been proposed as the dielectric breakdown mechanism of the silicon oxide film, but the general idea is that the electron or hole trap in the silicon oxide film is involved, and in particular, the hole trap of C. Hu et al. The insulation breakdown model by is famous. Regarding this, IC Chen, S. Holland and C. Hu: IEEE Trans.
See Electron Devices, pp413-422, 1985.

【0003】この正孔トラップを評価する場合、電気的
な測定だけでは微視的な情報を得ることが難しいため、
光、X線、電子スピン共鳴(Electron Spin Resonanc
e、以下ESRと略す)等の物理的解析技術を用いた研
究報告が多くなされている。特にESR分析の結果か
ら、シリコン酸化膜中にはE’中心と呼ばれる構造欠陥
が存在することが知られている。
When evaluating this hole trap, it is difficult to obtain microscopic information only by electrical measurement.
Light, X-ray, electron spin resonance (Electron Spin Resonanc
There are many research reports using a physical analysis technique such as e, hereinafter abbreviated as ESR). In particular, it is known from the results of ESR analysis that structural defects called E ′ centers exist in the silicon oxide film.

【0004】E’中心とは酸素空位と関連した3価のシ
リコン欠陥であり、図5に示すような形態をしている。
即ち、1つのSi原子が3つのO原子と結合している
が、かかる1つのSi原子にはダングリングボンドが存
在する状態を指す。このE’中心は正孔の注入やガンマ
線の照射等によって増加することが知られている。図5
には、酸素空位に正孔が捕獲されることによってE’中
心が生成されるモデルを示している。また、E’中心の
密度は、電気的なC−V(容量−電圧)測定から求めた
正孔トラップ密度と一対一に対応していることが知られ
ている。即ち、E’中心こそ、シリコン酸化膜の絶縁破
壊を引き起こす正孔トラップであると考えられている。
尚、図5の出典は、Hideki Sakata and Akira Toriumu,
"Substrate Hole Current Generation and Oxide Brea
kdown in Si MOSFETs under Fowler-Nordheim Electron
Tunneling Injection", IEDM 93, pp337-340 である。
The E'center is a trivalent silicon defect associated with oxygen vacancies and has a form as shown in FIG.
That is, one Si atom is bonded to three O atoms, but a dangling bond exists in such one Si atom. It is known that the E ′ center is increased by injection of holes and irradiation of gamma rays. Figure 5
Shows a model in which E'centers are generated by trapping holes in oxygen vacancies. Further, it is known that the density of the E ′ center has a one-to-one correspondence with the hole trap density obtained from electrical CV (capacitance-voltage) measurement. That is, it is considered that the E ′ center is the hole trap that causes the dielectric breakdown of the silicon oxide film.
The source of Figure 5 is Hideki Sakata and Akira Toriumu,
"Substrate Hole Current Generation and Oxide Brea
kdown in Si MOSFETs under Fowler-Nordheim Electron
Tunneling Injection ", IEDM 93, pp337-340.

【0005】[0005]

【発明が解決しようとする課題】絶縁破壊耐圧が高く信
頼性の優れたシリコン酸化膜を得るためには、絶縁破壊
を引き起こすと考えられている正孔トラップを低減させ
る必要がある。そして、正孔トラップを低減させるため
には、シリコン酸化膜の構造欠陥の一つであるE’中心
を低減させる必要がある。
In order to obtain a highly reliable silicon oxide film having a high breakdown voltage, it is necessary to reduce hole traps which are considered to cause a dielectric breakdown. In order to reduce the hole traps, it is necessary to reduce the E ′ center which is one of the structural defects of the silicon oxide film.

【0006】従って、本発明の目的は、このE’中心が
少なく、絶縁破壊耐圧が高く、信頼性に優れたシリコン
酸化膜を形成するためのシリコン酸化膜の形成方法を提
供することにある。
Therefore, an object of the present invention is to provide a method of forming a silicon oxide film having a small number of E'centers, a high breakdown voltage, and a highly reliable silicon oxide film.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めの本発明のシリコン酸化膜の形成方法は、半導体基板
上にシリコン酸化膜を形成した後、イオン注入法により
イオンを該シリコン酸化膜に注入し、その後、ハロゲン
元素を含有する不活性ガス雰囲気中で該シリコン酸化膜
を熱処理することを特徴とする。
The method of forming a silicon oxide film according to the present invention for achieving the above object comprises forming a silicon oxide film on a semiconductor substrate and then implanting ions by the ion implantation method. And then heat-treating the silicon oxide film in an inert gas atmosphere containing a halogen element.

【0008】本発明のシリコン酸化膜の形成方法におい
ては、前記イオン注入におけるイオン種は、シリコン酸
化膜の特性に対して悪影響を与えないイオン種であれば
如何なるイオン種であってもよく、珪素、酸素、窒素、
ヒ素、リン、ホウ素及びハロゲン元素から成る群から選
ばれた少なくとも1種の元素、あるいはかかる元素から
構成された化合物の形態であることが好ましい。
In the method for forming a silicon oxide film of the present invention, the ion species in the ion implantation may be any ion species that does not adversely affect the characteristics of the silicon oxide film. , Oxygen, nitrogen,
It is preferably in the form of at least one element selected from the group consisting of arsenic, phosphorus, boron and halogen elements, or a compound composed of such an element.

【0009】イオン注入のエネルギーを、投影飛程が、
シリコン酸化膜中、又はシリコン酸化膜と半導体基板と
の界面近傍となるように選ぶことが好ましい。また、イ
オン注入のドーズ量及びエネルギーを、それぞれ、1×
1010乃至1×1016cm-2、及び1乃至50keVと
することが望ましい。尚、イオン注入のエネルギーは、
シリコン酸化膜の厚さ及び用いるイオン種の種類に基づ
き決定すればよい。
The projection range of the energy of ion implantation is
It is preferable to select in the silicon oxide film or near the interface between the silicon oxide film and the semiconductor substrate. In addition, the dose amount and energy of ion implantation are 1 ×
It is desirable that the pressure is 10 10 to 1 × 10 16 cm -2 , and 1 to 50 keV. The energy of ion implantation is
It may be determined based on the thickness of the silicon oxide film and the type of ion species used.

【0010】シリコン酸化膜の形成方法は、如何なる方
法で行うこともできるが、加湿酸化法にて行うことが好
ましく、中でも、パイロジェニック酸化法とすることが
望ましい。
The method for forming the silicon oxide film may be any method, but it is preferable to use the humidification oxidation method, and the pyrogenic oxidation method is particularly preferable.

【0011】不活性ガス雰囲気中に含有されるハロゲン
元素として、塩素、臭素、フッ素を挙げることができる
が、なかでも塩素とすることが望ましい。不活性ガス中
に含有されるハロゲン元素の形態としては、例えば、H
Cl、CCl4、C2HCl3、CH2Cl2、C23
3、Cl2、Br2、HBr、NF3、SF6を挙げるこ
とができる。不活性ガス中のハロゲン元素の含有率は、
分子又は化合物の形態を基準として、0.001〜10
容量%、好ましくは0.005〜10容量%、更に好ま
しくは0.02〜10容量%である。例えば塩酸ガスを
用いる場合、不活性ガス中の塩酸ガス含有率は0.02
〜10容量%であることが望ましい。不活性ガスとして
は、窒素ガス、アルゴンガスを例示することができる。
As the halogen element contained in the inert gas atmosphere, chlorine, bromine and fluorine can be mentioned, and among them, chlorine is preferable. The form of the halogen element contained in the inert gas is, for example, H
Cl, CCl 4 , C 2 HCl 3 , CH 2 Cl 2 , C 2 H 3 C
Examples include l 3 , Cl 2 , Br 2 , HBr, NF 3 and SF 6 . The content rate of halogen element in the inert gas is
0.001 to 10 based on the form of molecule or compound
%, Preferably 0.005 to 10% by volume, more preferably 0.02 to 10% by volume. For example, when using hydrochloric acid gas, the content rate of hydrochloric acid gas in the inert gas is 0.02
It is desirable to be 10% by volume. Examples of the inert gas may include nitrogen gas and argon gas.

【0012】また、熱処理は炉アニール処理であること
が望ましい。熱処理の温度は、700〜1200゜C、
好ましくは700〜1100゜Cである。
Further, the heat treatment is preferably a furnace annealing treatment. The temperature of the heat treatment is 700 to 1200 ° C,
It is preferably 700 to 1100 ° C.

【0013】半導体基板とは、シリコン半導体基板等の
半導体基板そのものだけでなく、半導体基板上にエピタ
キシャル層、多結晶層、あるいは非晶質層が形成された
もの、更には、半導体基板やこれらの層に半導体素子が
形成されたもの等、シリコン酸化膜を形成すべき下地を
意味する。シリコン半導体基板の作製方法はCZ法、M
CZ法、DLCZ法、FZ法等、如何なる方法であって
もよいし、また、予め水素アニールが加えられたもので
もよい。
The semiconductor substrate is not limited to a semiconductor substrate such as a silicon semiconductor substrate itself, but also a semiconductor substrate on which an epitaxial layer, a polycrystalline layer, or an amorphous layer is formed. It means an underlayer on which a silicon oxide film is to be formed, such as a semiconductor layer formed on a layer. The silicon semiconductor substrate is manufactured by the CZ method, M
Any method such as CZ method, DLCZ method and FZ method may be used, or hydrogen annealing may be performed in advance.

【0014】本発明のシリコン酸化膜の形成方法は、例
えばMOS型トランジスタのゲート酸化膜、層間絶縁膜
や素子分離領域の形成、トップゲート型若しくはボトム
ゲート型薄膜トランジスタのゲート酸化膜の形成、フラ
ッシュメモリのトンネル酸化膜の形成等、各種半導体装
置におけるシリコン酸化膜の形成に適用することができ
る。
The method of forming a silicon oxide film according to the present invention includes, for example, forming a gate oxide film of a MOS type transistor, an interlayer insulating film and an element isolation region, forming a gate oxide film of a top gate type or bottom gate type thin film transistor, and a flash memory. The present invention can be applied to the formation of a silicon oxide film in various semiconductor devices such as the formation of a tunnel oxide film.

【0015】[0015]

【作用】本発明の作用を、図2を参照して説明する。シ
リコン酸化膜は非晶質ではあるが、周期的な構造が全く
存在しないわけではなく、局所的には図2の(A)に示
すように1つのシリコン原子に4つの酸素が結合してい
る構造を有すると考えられている。この中には、E’中
心の原因となる酸素空位も含まれている。ここで、イオ
ン注入法によりイオンをシリコン酸化膜に注入すると、
シリコン酸化膜の構造はより乱雑に非晶質化される。次
に、ハロゲン元素を含有する不活性ガス雰囲気中で、イ
オン注入後のシリコン酸化膜を熱処理すると、図2の
(A)に類似した構造が再び形成される。このとき、不
活性ガス雰囲気中にハロゲン元素が存在すると、酸素空
位となるシリコン−シリコン結合が生成する代わりに、
強力なシリコン−塩素結合が生成される(図2の(B)
参照)。その結果、E’中心の生成を、効果的に抑制す
ることができる。
The operation of the present invention will be described with reference to FIG. Although the silicon oxide film is amorphous, it does not mean that a periodic structure does not exist at all, and four oxygen atoms are locally bonded to one silicon atom as shown in FIG. It is believed to have structure. This also includes oxygen vacancies that cause the E'center. Here, when ions are implanted into the silicon oxide film by the ion implantation method,
The structure of the silicon oxide film becomes more disorderly amorphized. Next, when the silicon oxide film after ion implantation is heat-treated in an inert gas atmosphere containing a halogen element, a structure similar to FIG. 2A is formed again. At this time, if a halogen element is present in the inert gas atmosphere, instead of generating a silicon-silicon bond which becomes an oxygen vacancy,
A strong silicon-chlorine bond is generated ((B) of FIG. 2).
reference). As a result, generation of the E ′ center can be effectively suppressed.

【0016】また、イオン注入のエネルギー、あるいは
イオン注入のドーズ量及びエネルギーを規定することに
よって、シリコン酸化膜の構造を確実に非晶質化するこ
とができる。
Further, by defining the energy of ion implantation or the dose and energy of ion implantation, the structure of the silicon oxide film can be surely made amorphous.

【0017】[0017]

【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described based on embodiments with reference to the drawings.

【0018】(実施例1)図1の(A)に模式的な一部
断面図を示すように、シリコン半導体基板から成る半導
体基板10の表面に、加湿酸化法の一種である従来のパ
イロジェニック酸化法によって、厚さ10nmのシリコ
ン酸化膜11を形成した。パイロジェニック酸化法にお
ける基板温度を850゜Cとした。尚、ESR分析時に
生じるマイクロ波の誘電損失の影響を低下させるため、
半導体基板10は、抵抗率が1000Ωcm以上のもの
を用いた。
(Embodiment 1) As shown in the schematic partial cross-sectional view of FIG. 1A, a conventional pyrogenic, which is a kind of humidification oxidation method, is formed on the surface of a semiconductor substrate 10 made of a silicon semiconductor substrate. A silicon oxide film 11 having a thickness of 10 nm was formed by the oxidation method. The substrate temperature in the pyrogenic oxidation method was set to 850 ° C. In order to reduce the effect of microwave dielectric loss that occurs during ESR analysis,
The semiconductor substrate 10 has a resistivity of 1000 Ωcm or more.

【0019】次に、図1の(B)に模式図を示すよう
に、イオン注入法により、珪素イオンをシリコン酸化膜
に注入した。イオン注入の条件を、以下のとおりとし
た。尚、このイオン注入条件における投影飛程は、約
0.011μmである。 イオン種 :Si+ ドーズ量 :1×1013cm-2 注入エネルギー:10keV
Next, as shown in the schematic view of FIG. 1B, silicon ions were implanted into the silicon oxide film by the ion implantation method. The conditions for ion implantation were as follows. The projected range under this ion implantation condition is about 0.011 μm. Ion species: Si + dose: 1 × 10 13 cm -2 Implantation energy: 10 keV

【0020】イオン注入後、図1の(C)に模式図を示
すように、拡散炉を用いて、0.1容量%の塩酸ガスを
含有する窒素ガス雰囲気中で、このシリコン酸化膜を熱
処理した。熱処理の条件を以下のとおりとした。 基板温度 :850゜C 熱処理時間:30分
After the ion implantation, as shown in the schematic view of FIG. 1C, the silicon oxide film is heat-treated in a nitrogen gas atmosphere containing 0.1 vol% hydrochloric acid gas using a diffusion furnace. did. The heat treatment conditions were as follows. Substrate temperature: 850 ° C Heat treatment time: 30 minutes

【0021】(比較例1)比較例1においては、イオン
注入後の熱処理を窒素ガス100%雰囲気中で行った点
が実施例1と異なる。使用したシリコン半導体基板の抵
抗率、パイロジェニック酸化法の条件、イオン注入条件
及び熱処理条件は、実施例1と同様とした。
Comparative Example 1 Comparative Example 1 is different from Example 1 in that the heat treatment after ion implantation was performed in a 100% nitrogen gas atmosphere. The resistivity of the silicon semiconductor substrate used, the conditions of the pyrogenic oxidation method, the ion implantation conditions, and the heat treatment conditions were the same as in Example 1.

【0022】(比較例2)比較例2においては、イオン
注入を行わなかった点が実施例1と異なる。使用したシ
リコン半導体基板の抵抗率、パイロジェニック酸化法の
条件及び熱処理条件は、実施例1と同様とした。
(Comparative Example 2) Comparative Example 2 is different from Example 1 in that ion implantation was not performed. The resistivity of the silicon semiconductor substrate used, the conditions of the pyrogenic oxidation method and the heat treatment conditions were the same as in Example 1.

【0023】[ESR分析方法]実施例1、比較例1及
び比較例2にて得られたシリコン酸化膜を、ESR(電
子スピン共鳴)にて分析した。6×30mm2の短冊状
に切り出したシリコン酸化膜が形成された半導体基板か
ら成る各試料を3枚重ねて、分析器の試料管に挿入し
た。日本電子株式会社製、X−bandESR分析器
(型番:JES−RE2X)を用いて、以下の条件でE
SR分析を行った。 マイクロ波の周波数:約9GHz マイクロ波のパワー:5mW 測定磁場 :320±7.5mT 測定時定数 :0.03sec 試料温度 :室温 変調磁場の周波数 :100kHz 変調磁場の幅 :0.16mT
[ESR Analysis Method] The silicon oxide films obtained in Example 1, Comparative Example 1 and Comparative Example 2 were analyzed by ESR (electron spin resonance). Three samples each made of a semiconductor substrate on which a silicon oxide film was cut, which was cut into a 6 × 30 mm 2 strip shape, were stacked three times and inserted into a sample tube of an analyzer. Using an X-band ESR analyzer (model number: JES-RE2X) manufactured by JEOL Ltd., E under the following conditions
SR analysis was performed. Microwave frequency: about 9 GHz Microwave power: 5 mW Measuring magnetic field: 320 ± 7.5 mT Measuring time constant: 0.03 sec Sample temperature: Room temperature Modulating magnetic field frequency: 100 kHz Modulating magnetic field width: 0.16 mT

【0024】[ESR分析によるE’中心密度の定量結
果]実施例1にて得られた試料のESR微分信号である
ESRスペクトルを図3に示す。ESRスペクトルの両
端にある大きなピークは、スピン量が既知のMn2+によ
るものであり、中央にあるピークは、E’中心と、Pb
中心(シリコン酸化膜とシリコン半導体基板の界面や試
料の劈開面に存在し、1つのSi原子が3つのSi原子
と結合しているが、かかる1つのSi原子にはダングリ
ングボンドが存在する状態を指す)によるものである。
求めるE’中心のスピン密度は、スピン量が既知のMn
2+のピークとの面積比によって得ることができる。
[Quantification Result of E'Center Density by ESR Analysis] FIG. 3 shows the ESR spectrum which is the ESR differential signal of the sample obtained in Example 1. The large peaks at both ends of the ESR spectrum are due to Mn 2+ having a known spin amount, and the central peaks are the E ′ center and Pb.
At the center (at the interface between the silicon oxide film and the silicon semiconductor substrate or at the cleaved surface of the sample, one Si atom is bonded to three Si atoms, but there is a dangling bond in such one Si atom. It means).
The spin density of the E ′ center to be obtained is Mn with a known spin amount.
It can be obtained by the area ratio with the 2+ peak.

【0025】実施例1、比較例1及び比較例2にて得ら
れたシリコン酸化膜中のE’中心密度の定量結果を図4
に示す。実施例1においては、比較例1及び比較例2に
比べて、1桁以上E’中心密度が低減していることが判
る。尚、実施例1が比較例1に比べてE’中心密度が低
い理由は、珪素イオン注入後の熱処理雰囲気中に塩素が
含まれているからであり、E’中心の原因となる酸素空
位に塩素が結合してシリコン−塩素結合を形成している
からであると推測できる。また、実施例1が比較例2に
比べてE’中心密度が低い理由は、実施例1において
は、珪素イオンの注入によってシリコン酸化膜の酸素空
位を有する構造が一度破壊されるのに対し、比較例2に
おいては、シリコン酸化膜形成時に生じた大量の酸素空
位が、熱処理による塩素の結合だけでは低減できないか
らであると推測できる。
FIG. 4 shows the quantitative results of the E ′ center density in the silicon oxide films obtained in Example 1, Comparative Example 1 and Comparative Example 2.
Shown in It can be seen that in Example 1, the E ′ center density is reduced by one digit or more as compared with Comparative Examples 1 and 2. The reason why the E1 center density of Example 1 is lower than that of Comparative Example 1 is that chlorine is contained in the heat treatment atmosphere after silicon ion implantation, and the oxygen vacancies that cause the E'center are present. It is presumed that this is because chlorine is bonded to form a silicon-chlorine bond. Further, the reason why Example 1 has a lower E ′ center density than Comparative Example 2 is that in Example 1, the structure having oxygen vacancies in the silicon oxide film is once destroyed by the implantation of silicon ions. In Comparative Example 2, it can be inferred that a large amount of oxygen vacancies generated during the formation of the silicon oxide film cannot be reduced only by the bond of chlorine by the heat treatment.

【0026】以上のESR分析結果から、本発明のシリ
コン酸化膜の形成方法により、E’中心の生成が飛躍的
に抑制されていることが判る。
From the above ESR analysis results, it can be seen that the formation of E'centers is dramatically suppressed by the method for forming a silicon oxide film of the present invention.

【0027】以上、本発明を好適な実施例に基づき説明
したが、本発明はこれらの実施例に限定されるものでは
ない。加湿酸化法として、酸素、窒素、アルゴン等のキ
ャリアガスに水蒸気を混ぜ、あるいは乾燥酸素を水バブ
ラに通す従来の加湿酸化法を採用することができる。ま
た、珪素イオンの酸素イオンのイオン注入条件はあくま
で例示であり、他のイオン種として、酸素、窒素、ヒ
素、リン、ホウ素及びハロゲン元素から成る群から選ば
れた少なくとも1種の元素、あるいはかかる元素から構
成された化合物の形態を挙げることができる。更には、
イオン注入を一度だけでなく、例えば、珪素イオンと酸
素イオンを連続して注入したり、イオン注入と熱処理と
を数回繰り返す等、本発明の主旨を逸脱しない範囲でイ
オン注入や熱処理の方法、条件を適宜変更することがで
きる。
The present invention has been described above based on the preferred embodiments, but the present invention is not limited to these embodiments. As the wet oxidation method, a conventional wet oxidation method in which water vapor is mixed with a carrier gas such as oxygen, nitrogen, or argon, or dry oxygen is passed through a water bubbler can be employed. Further, the ion implantation conditions of oxygen ions of silicon ions are merely examples, and as other ion species, at least one element selected from the group consisting of oxygen, nitrogen, arsenic, phosphorus, boron and halogen elements, or such The form of a compound composed of elements can be mentioned. Furthermore,
Ion implantation is not limited to once, for example, silicon ions and oxygen ions are continuously implanted, or ion implantation and heat treatment are repeated several times, etc., within a range not departing from the gist of the present invention. The conditions can be changed as appropriate.

【0028】[0028]

【発明の効果】本発明のシリコン酸化膜の形成方法によ
って形成されたシリコン酸化膜においては、E’中心の
生成を効果的に抑制することができるので、欠陥が少な
く、優れた絶縁破壊耐圧特性と信頼性とを有するシリコ
ン酸化膜を形成することができる。
In the silicon oxide film formed by the method for forming a silicon oxide film of the present invention, generation of E'centers can be effectively suppressed, so that there are few defects and excellent dielectric breakdown voltage characteristics. It is possible to form a silicon oxide film having high reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のシリコン酸化膜の形成方法を説明する
ための、半導体基板等の模式的な一部断面図である。
FIG. 1 is a schematic partial cross-sectional view of a semiconductor substrate or the like for explaining a method for forming a silicon oxide film of the present invention.

【図2】本発明の作用を説明するための、シリコン酸化
膜の模式的な構造を示す図である。
FIG. 2 is a diagram showing a schematic structure of a silicon oxide film for explaining the operation of the present invention.

【図3】実施例1におけるESRスペクトルを示す図で
ある。
FIG. 3 is a diagram showing an ESR spectrum in Example 1.

【図4】実施例1並びに比較例1及び比較例2のESR
スペクトルから求めたE’中心密度を示す図である。
FIG. 4 ESR of Example 1 and Comparative Examples 1 and 2
It is a figure which shows E'center density calculated | required from the spectrum.

【図5】正孔注入によるE’中心の生成モデルを示す図
である。
FIG. 5 is a diagram showing a generation model of an E ′ center by hole injection.

【符号の説明】[Explanation of symbols]

10 半導体基板 11 シリコン酸化膜 12 ゲート電極 10 semiconductor substrate 11 silicon oxide film 12 gate electrode

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上にシリコン酸化膜を形成した
後、イオン注入法によりイオンを該シリコン酸化膜に注
入し、その後、ハロゲン元素を含有する不活性ガス雰囲
気中で該シリコン酸化膜を熱処理することを特徴とする
シリコン酸化膜の形成方法。
1. A silicon oxide film is formed on a semiconductor substrate, ions are injected into the silicon oxide film by an ion implantation method, and then the silicon oxide film is heat-treated in an inert gas atmosphere containing a halogen element. A method for forming a silicon oxide film, comprising:
【請求項2】前記イオン注入におけるイオン種は、珪
素、酸素、窒素、ヒ素、リン、ホウ素及びハロゲン元素
から成る群から選ばれた少なくとも1種の元素、あるい
はかかる元素から構成された化合物の形態であることを
特徴とする請求項1に記載のシリコン酸化膜の形成方
法。
2. The ion species in the ion implantation is in the form of at least one element selected from the group consisting of silicon, oxygen, nitrogen, arsenic, phosphorus, boron and halogen elements, or a compound composed of such an element. The method for forming a silicon oxide film according to claim 1, wherein
【請求項3】前記イオン注入のエネルギーを、投影飛程
が、シリコン酸化膜中、又はシリコン酸化膜と半導体基
板との界面近傍となるように選ぶことを特徴とする請求
項1又は請求項2に記載のシリコン酸化膜の形成方法。
3. The energy of the ion implantation is selected so that the projection range is in the silicon oxide film or near the interface between the silicon oxide film and the semiconductor substrate. A method for forming a silicon oxide film according to item 1.
【請求項4】前記イオン注入のドーズ量及びエネルギー
は、それぞれ、1×1010乃至1×1016cm-2、及び
1乃至50keVであることを特徴とする請求項1乃至
請求項3のいずれか1項に記載のシリコン酸化膜の形成
方法。
4. The dose amount and the energy of the ion implantation are 1 × 10 10 to 1 × 10 16 cm −2 and 1 to 50 keV, respectively. 2. The method for forming a silicon oxide film as described in 1 above.
【請求項5】前記シリコン酸化膜の形成方法はパイロジ
ェニック酸化法であることを特徴とする請求項1乃至請
求項4のいずれか1項に記載のシリコン酸化膜の形成方
法。
5. The method for forming a silicon oxide film according to claim 1, wherein the method for forming the silicon oxide film is a pyrogenic oxidation method.
【請求項6】不活性ガス雰囲気中に含有されるハロゲン
元素は塩素であることを特徴とする請求項1乃至請求項
5のいずれか1項に記載のシリコン酸化膜の形成方法。
6. The method for forming a silicon oxide film according to claim 1, wherein the halogen element contained in the inert gas atmosphere is chlorine.
【請求項7】前記塩素は塩酸の形態であり、不活性ガス
雰囲気中に含有される塩酸濃度は0.02乃至10容量
%であることを特徴とする請求項6に記載のシリコン酸
化膜の形成方法。
7. The silicon oxide film according to claim 6, wherein the chlorine is in the form of hydrochloric acid, and the concentration of hydrochloric acid contained in the inert gas atmosphere is 0.02 to 10% by volume. Forming method.
【請求項8】前記熱処理は炉アニール処理であることを
特徴とする請求項1乃至請求項7のいずれか1項に記載
のシリコン酸化膜の形成方法。
8. The method for forming a silicon oxide film according to claim 1, wherein the heat treatment is a furnace annealing treatment.
【請求項9】前記熱処理は700乃至1100゜Cの温
度で行われることを特徴とする請求項1乃至請求項8の
いずれか1項に記載のシリコン酸化膜の形成方法。
9. The method for forming a silicon oxide film according to claim 1, wherein the heat treatment is performed at a temperature of 700 to 1100 ° C.
JP16010395A 1995-06-02 1995-06-02 Preparation of silicon oxide film Pending JPH08330302A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16010395A JPH08330302A (en) 1995-06-02 1995-06-02 Preparation of silicon oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16010395A JPH08330302A (en) 1995-06-02 1995-06-02 Preparation of silicon oxide film

Publications (1)

Publication Number Publication Date
JPH08330302A true JPH08330302A (en) 1996-12-13

Family

ID=15707922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16010395A Pending JPH08330302A (en) 1995-06-02 1995-06-02 Preparation of silicon oxide film

Country Status (1)

Country Link
JP (1) JPH08330302A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204793A (en) * 1997-10-24 1999-07-30 Lsi Logic Corp Electronic device gate oxide hardening method and semiconductor device
US7598559B2 (en) 2005-03-04 2009-10-06 Sharp Kabushiki Kaisha Semiconductor storage device, manufacturing method therefor, and portable electronic equipment
JP2013106019A (en) * 2011-11-17 2013-05-30 Toyota Central R&D Labs Inc Semiconductor device, and method for manufacturing the same
WO2014190771A1 (en) * 2013-05-30 2014-12-04 北京大学 Processing method for gate dielectric deposited on ge-based or iii-v group compound based substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204793A (en) * 1997-10-24 1999-07-30 Lsi Logic Corp Electronic device gate oxide hardening method and semiconductor device
US7598559B2 (en) 2005-03-04 2009-10-06 Sharp Kabushiki Kaisha Semiconductor storage device, manufacturing method therefor, and portable electronic equipment
JP2013106019A (en) * 2011-11-17 2013-05-30 Toyota Central R&D Labs Inc Semiconductor device, and method for manufacturing the same
WO2014190771A1 (en) * 2013-05-30 2014-12-04 北京大学 Processing method for gate dielectric deposited on ge-based or iii-v group compound based substrate

Similar Documents

Publication Publication Date Title
US4931405A (en) Method for manufacturing a semiconductor device and suppressing the generation of bulk microdefects near the substrate surface layer
US6891238B2 (en) Semiconductor device and method of manufacturing the same
JP2012089873A (en) Insulation gate type semiconductor element manufacturing method
EP0419302A1 (en) A method of manufacturing semiconductor on insulator
JPS62113474A (en) Manufacture of semiconductor integrated circuit
JPH08330302A (en) Preparation of silicon oxide film
US20030080389A1 (en) Semiconductor device having a dielectric layer with a uniform nitrogen profile
JPH0629314A (en) Semiconductor device and manufacture thereof
JP2830828B2 (en) Method for manufacturing semiconductor device
JP3256059B2 (en) Method for manufacturing semiconductor device
Hess et al. Effect of nitrogen and oxygen/nitrogen mixtures on oxide charges in MOS structures
JPH03163876A (en) Semiconductor device
JP3372030B2 (en) Method of forming thin film insulating film
JPH01165130A (en) Correction of boundary electric field between dielectric and semiconductor
JPH08107067A (en) Method of forming semiconductor thin film
JPS628512B2 (en)
JP4076638B2 (en) Manufacturing method of semiconductor device
Uchida et al. Enhanced degradation of oxide breakdown in the peripheral region by metallic contamination
JP2002343800A (en) Silicon semiconductor device and its manufacturing method
JP2834344B2 (en) Method for manufacturing insulating film of semiconductor device
JPH0691185B2 (en) Method for forming thin inorganic dielectric layer
US6943125B2 (en) Method for manufacturing semiconductor device
Lo et al. Thickness Dependence of Charge‐Trapping Properties in Ultrathin Thermal Oxides Prepared by Rapid Thermal Oxidation
JP2998540B2 (en) Manufacturing method of nonvolatile semiconductor memory device
Osburn Characterization of thin oxide films for FET applications