JPH0832590A - バッファメモリ読出し順序決定回路及び決定方法 - Google Patents

Abstract

(57)【要約】 【目的】 セルの帯域制限及びＣＤＶの抑圧を確保しつ
つ、セルの読出し遅延を押さえる。 【構成】 各種類のセルの読出し順序を記憶している読
出し順序記憶手段１３を備え、バッファメモリから出力
させるセルの読出し順序を決定するバッファメモリ読出
し順序決定回路１０に関する。読出した読出し順序が空
セル以外のものであるときにそのセル種類のセルを次に
読出すまでの間隔を決定するセル読出し間隔決定手段１
１が、読出し順序読出し制御手段１４、１６によって読
出された読出し順序のセル種類のセルがバッファメモリ
内に存在するか否かに応じてセル読出し間隔を変更す
る。本来同一の順序と決定されたＭ種類のセルの読出し
順序を順次読出したときに、その直後のＮ個（Ｎ≦Ｍ−
１）の読出し順序が空セルに係るものであればこれらＮ
個の読出し順序の読出しを省略させる読出しスキップ手
段１５〜１７を設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バッファメモリ読出し
順序決定回路及び決定方法に関し、特に、非同期転送モ
ード網（以下、ＡＴＭ網と呼ぶ）に設けられているセル
のシェーピング回路（以下、シェーパと呼ぶ）に適用し
て好適なものである。

【０００２】

【従来の技術】

文献『豊島鑑、佐藤陽一著、「ＡＴＭ網におけるＶＰト
ラヒックシェイパの検討」、信学技報、CS93-136,pp23-
29(Nov.1993.) 』 シェーパとは、上記文献にも述べられているように、セ
ルトラヒック制御の一機能であるシェーピング機能を実
現するものである。すなわち、セル流の持つセル遅延揺
らぎ（以下、ＣＤＶと呼ぶ）を除去し、セル流の帯域を
ピークセルレート等で規定される規定値に制限するもの
である。

【０００３】シェーパは、送信ユーザ側の装置（例えば
セル多重化装置）の出力部や、ネットワークへの出力部
や、ネットワークから受信ユーザ側への出力部（例えば
クロスコネクト装置の出力部）等に配備される。

【０００４】シェーパは、シェーパへの入力セルを、単
一又は複数のバーチャルパス（ＶＰ）でなるシェーピン
グ単位毎に分離し、分離したセル流をシェーピングし、
再度多重して送出するものである。具体的には、シェー
パに入力されたセルをそのまま一旦バッファメモリに書
き込み、各シェーピング単位の出力時刻に該当するセル
をバッファメモリから読出すことによってシェーピング
機能を実現する。

【０００５】ＣＤＶを受けたセルはそのセル間隔が変化
している。例えば、大きなＣＤＶを受けたセルは遅延が
大きく、１つ前のセルとのセル間隔が広がり、逆に１つ
後ろとのセル間隔が縮まってしまう。シェーパは、バッ
ファメモリよりセルを読み出す際は一定間隔でセルを読
み出すので、上述のようなセル間隔の変動はバッファメ
モリで吸収される。また、セルを一定間隔で読み出すこ
とはセル流の持つ帯域を制限することにもなる。

【０００６】従来、バッファメモリからセルを読出す方
法としては、上記文献に記述されているように二つの方
法があった。

【０００７】(1) 高速出力法：セルを一旦バッファメモ
リに書き込んだ後、その入力セル流のピークセルレート
よりも高速なセルレートでシェーピング単位毎にバッフ
ァメモリから読出す方法である。セル流の持つＣＤＶ
は、セルの絶対遅延に変換されて除去される。なお、シ
ェーパでの遅延時間は高速なクロックの分だけ後述する
完全除去法より少ない。

【０００８】(2) 完全除去法：セルを一旦バッファメモ
リに書き込んだ後、その入力セル流のピークセルレート
でシェーピング単位毎に読出す方法である。セル流の持
つＣＤＶは高速出力法と同様にセルの絶対遅延に変換さ
れて除去される。

【０００９】

【発明が解決しようとする課題】しかしながら、バッフ
ァメモリからの読出し法として、上述の高速出力法又は
完全除去法を採用しているシェーパは、入力セル流が有
するＣＤＶを除去することができるが、セルの遅延時間
を増加させてしまうことがあるという課題がある。つま
り、バッファメモリから読み出されてしまった直後に、
そのシェーピング単位のセルが到着した場合には、その
セルは次のバッファメモリからの読出しまで待たなけれ
ばならない。帯域の小さなセル流、言い換えると、セル
読出し間隔が大きなセル流にとっては、この遅延時間は
大きな問題となる。

【００１０】また、高速出力法では、バッファメモリの
収容設計を出力速度を考慮して行なう必要があってバッ
ファメモリの容量がかなり大きくなり、その収容率が低
下するという課題もある。

【００１１】そのため、バッファメモリの容量をさほど
大きくすることなく、シェーピングに係る処理遅延時間
を短くできるバッファメモリ読出し順序決定回路及び方
法が望まれている。

【００１２】

【課題を解決するための手段】かかる課題を解決するた
め、第１の本発明においては、セルをその種類毎にバッ
ファリングしているバッファメモリから出力させるセル
の読出し順序を決定するバッファメモリ読出し順序決定
回路であって、空セルの読出し順序を含め、各種類のセ
ルの読出し順序を１個ずつ記憶している読出し順序記憶
手段と、この読出し順序記憶手段から、今回のセルの読
出しタイミングでの空セルを含めたセル種類を読出し順
序として読出す読出し順序読出し制御手段と、読出した
読出し順序が空セル以外のものであるときにそのセル種
類のセルを次に読出すまでの間隔を決定するセル読出し
間隔決定手段と、今回の読出し順序と決定された間隔と
から次に読出す順序を得て読出し順序記憶手段に書込む
次回読出し順序書込み制御手段とを有するバッファメモ
リ読出し順序決定回路において、セル読出し間隔決定手
段が、読出し順序読出し制御手段によって読出された読
出し順序のセル種類のセルがバッファメモリ内に存在す
るか否かに応じて、出力する間隔の値を変更することを
特徴とする。

【００１３】また、第２の本発明は、第１の本発明と同
じバッファメモリ読出し順序決定回路を前提とし、次回
読出し順序書込み制御手段によって本来同一の順序と決
定されたＭ種類のセルの読出し順序を順次読出したとき
に、その直後のＮ個（Ｎ≦Ｍ−１）の読出し順序が空セ
ルに係るものであればこれらＮ個の読出し順序の読出し
を省略させる読出しスキップ手段を設けたことを特徴と
する。

【００１４】第３の本発明は、セルをその種類毎にバッ
ファリングしているバッファメモリから出力させるセル
の読出し順序を決定するバッファメモリ読出し順序決定
方法であって、空セルの読出し順序を含め、各種類のセ
ルの読出し順序を１個ずつ記憶している読出し順序記憶
手段から、今回のセルの読出しタイミングでの空セルを
含めたセル種類を読出し順序として読出し、読出した読
出し順序が空セル以外のものであるときにそのセル種類
のセルを次に読出すまでの間隔を決定し、今回の読出し
順序と決定された間隔とから次に読出す順序を得て読出
し順序記憶手段に書込むバッファメモリ読出し順序決定
方法において、読出し順序記憶手段から読出された読出
し順序のセル種類のセルがバッファメモリ内に存在する
か否かに応じて、上記間隔の値を変更することを特徴と
する。

【００１５】また、第４の本発明は、第３の本発明と同
じバッファメモリ読出し順序決定方法を前提とし、本来
同一の順序と決定されたＭ種類のセルの読出し順序を順
次読出したときに、その直後のＮ個（Ｎ≦Ｍ−１）の読
出し順序が空セルに係るものであればこれらＮ個の読出
し順序の読出しを省略させることを特徴とする。

【００１６】

【作用】第１及び第３の本発明は、物の発明及び方法の
発明という相違はあるが、共に、読出し順序記憶手段か
ら読出された読出し順序のセル種類のセルがバッファメ
モリ内に存在するか否かに応じて、読出された読出し順
序のセル種類のセルを次に読出すまでの間隔を変更する
ことにより、バッファメモリにセルがない状態からセル
が格納された状態に変化したときにも遅延なく読み出せ
るようにする一方、セルがバッファメモリに格納されて
いる際には所定間隔での読出しを可能とし、セルの帯域
制限及びＣＤＶの抑制を達成するものである。

【００１７】第２及び第４の本発明は、物の発明及び方
法の発明という相違はあるが、共に、本来同一の順序と
決定されたＭ種類のセルの読出し順序を順次読出すこと
によりそれ以降の有効なセルの読出しが遅延されること
を防止するため、本来同一の順序と決定されたＭ種類の
セルの読出し順序を順次読出したときに、その直後のＮ
個（Ｎ≦Ｍ−１）の読出し順序が空セルに係るものであ
ればこれらＮ個の読出し順序の読出しを省略させ、それ
以降の有効なセルの読出しを早めることで、セル遅延を
抑制するものである。

【００１８】

【実施例】以下、本発明によるバッファメモリ読出し順
序決定回路の一実施例を図面を参照しながら詳述する。
なお、この実施例においては、説明の簡単化のために、
シェーピング単位がＶＰ毎であるとしている。

【００１９】ここで、図１がこの実施例のバッファメモ
リ読出し順序決定回路の概略構成を示すブロック図であ
り、図２はバッファメモリ読出し順序決定回路のシェー
パ上での位置を示すものである。

【００２０】図２において、シェーピング単位（ＶＰ）
毎に分離されたセルは、そのセルのＶＰＩ（バーチャル
パス識別子）が与えられたバッファメモリ制御部２１に
よって、バッファメモリ２０のそのＶＰＩに係るエリア
の最後尾にキューイングされる。バッファメモリ制御部
２１には、図１に詳細を示すこの実施例のバッファメモ
リ読出し順序決定回路１０からＶＰＩでなるバッファメ
モリ読出し順序（１１５）が与えられ、このとき、バッ
ファメモリ制御部２１は、そのバッファメモリ読出し順
序（ＶＰＩ）が規定するバッファメモリ２０のエリアか
ら最古のセルを出力させ、また、そのエリアにキューイ
ングされているセル数（送出前のセル数）をバッファメ
モリ読出し順序決定回路１０を返送する。バッファメモ
リ読出し順序決定回路１０は、このセル数１０２の情報
をも利用して、今読出し対象となったシェーピング単位
（ＶＰ）について次に読出すタイミング（順序）を決定
する。

【００２１】以上のように、この実施例のバッファメモ
リ読出し順序決定回路１０は、ある時刻でセルをバッフ
ァメモリ２０から読出すシェーピング単位（ＶＰ）を出
力すると共に、そのシェーピング単位（ＶＰ）の次の読
出しタイミングを決定格納するものである。

【００２２】図１において、この実施例のバッファメモ
リ読出し順序決定回路１０は、セル読出し間隔決定部１
１、次回読出し順序書込み制御部１２、読出し順序記憶
部（スケジューラ）１３、現時刻読出し順序読出し制御
部１４、次カウンタ値状態探索部１５、第１メモリユニ
ットアドレスカウンタ（ＣＮＴ）１６、論理和回路１７
より構成される。

【００２３】読出し順序記憶部（スケジューラ）１３
は、各シェーピング単位（ＶＰ）について、次に読出す
タイミング情報を格納するものであり、図３に示す構成
を有するものである。

【００２４】図３において、読出し順序記憶部１３は、
第１メモリユニットアドレスカウンタ１６の一巡周期
（例えば０〜１２７）より大きいアドレス空間（例えば
０〜２００）を有する。

【００２５】第１メモリユニットアドレスカウンタ１６
のカウンタ値が取得るアドレス空間（例えば０〜１２
７）の各ユニット（以下、第１メモリユニットと呼ぶ）
ＭＵ１には、シェーピング単位（ＶＰ）の種類を規定す
る識別情報（以下、ＶＰＩと呼ぶ）と次アドレスと最後
尾アドレスとを適宜格納できるようになされている。

【００２６】後述するように、基本的には、第１メモリ
ユニットアドレスカウンタ１６のカウンタ値が指示する
第１メモリユニットＭＵ１にＶＰＩ値が格納されていれ
ば、そのＶＰＩ値に係るシェーピング単位が今回のセル
送出タイミングにおいてバッファメモリからセルを出力
させるものである。なお、第１メモリユニットアドレス
カウンタ１６のカウンタ値が指示する第１メモリユニッ
トＭＵ１が未使用の場合は、今回のセル送出タイミング
が空セルの送出時であることを意味する。また、この読
出し時には、このシェーピング単位について後述するよ
うに次にセルを読出すタイミングが決定され、その決定
されたタイミング（基本的には、カウンタ１６のカウン
タ値１０９＋所定のセル読出し間隔１０１）に係る第１
メモリユニットＭＵ１にそのＶＰＩが格納される。

【００２７】ここで、決定された次の読出しタイミング
に係る第１メモリユニットＭＵ１に、既に他のシェーピ
ング単位の情報が格納されている場合には、第１メモリ
ユニットアドレスカウンタ１６のカウンタ値が取り得る
値より大きい値の当該読出し順序記憶部１３のアドレス
空間（例えば１２８〜２００）が利用される。このアド
レス空間の各ユニット（以下、第２メモリユニットと呼
ぶ）ＭＵ２には、シェーピング単位（ＶＰ）の種類を規
定する識別情報（以下、ＶＰＩと呼ぶ）と次アドレスと
を適宜格納できるようになされている。

【００２８】以上のように、同一アドレスの第１メモリ
ユニットＭＵ１に対し、複数のシェーピング単位の次の
読出しタイミングを規定する情報を格納しようとする場
合には、第２メモリユニットＭＵ２が利用される。

【００２９】例えば、アドレス「２」の第１メモリユニ
ットＭＵ１に対し次の読出しタイミングを規定する第１
メモリユニットＭＵ１として、ＶＰＩが「＃３」のシェ
ーピング単位、ＶＰＩが「＃５」のシェーピング単位、
ＶＰＩが「＃７」のシェーピング単位の順に決定された
場合であって、２番目のＶＰＩが「＃５」のシェーピン
グ単位に対しアドレス「１５０」の第２メモリユニット
ＭＵ２が利用され、ＶＰＩが「＃７」のシェーピング単
位に対しアドレス「１７０」の第２メモリユニットＭＵ
２が利用されることとなった場合には、図３に示すよう
に、アドレス「２」の第１メモリユニットＭＵ１にはＶ
ＰＩとして「＃３」、次アドレスとして「１５０」、最
後尾アドレスとして「１７０」が格納され、アドレス
「１５０」の第２メモリユニットＭＵ２にはＶＰＩとし
て「＃５」、次アドレスとして「１７０」が格納され、
アドレス「１７０」の第２メモリユニットＭＵ２にはＶ
ＰＩとして「＃７」が格納され、次アドレスにはなんら
格納されない。

【００３０】すなわち、第１メモリユニットＭＵ１のア
ドレス（カウンタ１６が取得る値）が次回の読出し時刻
を規定すると見た場合、図４に示すように、第２メモリ
ユニットＭＵ２が利用されて同一時刻に係る情報（バッ
ファメモリ読出し順序）が繋ぎ合わされるようになされ
ている。

【００３１】なお、この読出し順序記憶部１３は例えば
２ポート構成のメモリでなり、後述する次回読出し順序
書込み制御部１２及び現時刻読出し順序読出し制御部１
４は、別個の入出力ポートを利用する。

【００３２】第１メモリユニットアドレスカウンタ１６
には、論理和回路１７からのイネーブル信号１１７が入
力され、第１メモリユニットアドレスカウンタ１６は、
このイネーブル信号１１７の有意期間（１セル期間でな
る）に到来したセル送出タイミング信号に従って第１メ
モリユニットアドレスカウンタ値１０９を更新させて出
力する。第１メモリユニットアドレスカウンタ値１０９
は、現時刻読出し順序読出し制御部１４、次カウンタ値
状態探索部１５及び次回読出し順序書込み制御部１２に
入力される。

【００３３】現時刻読出し順序読出し制御部１４は、そ
の基本的機能が、以上のような構成の読出し順序記憶部
１３から、今回のセル送出タイミングの読出し順序（Ｖ
ＰＩ）を取出して出力すること、及び、その読出しに応
じて第１メモリユニットＭＵ１及び第２メモリユニット
ＭＵ２のデータを操作することにある。

【００３４】現時刻読出し順序読出し制御部１４は、そ
の内部に次アドレス（第２メモリユニットＭＵ２のアド
レス）の保持部１４ａを有する。現時刻読出し順序読出
し制御部１４は、新たなセルの出力タイミングになる
と、内部の次アドレス保持部１４ａに次アドレスが設定
されているか否かを確認し、設定されている場合には、
そのアドレスをアクセスアドレス１１０として読出し順
序記憶部１３に与えてそのアドレスの第２メモリユニッ
トＭＵ２に格納されているデータ１１１を読出し、内部
の次アドレス保持部１４ａに次アドレスが設定されてい
ない場合には、第１メモリユニットアドレスカウンタ１
６のカウンタ値１０９をアクセスアドレス１１０として
読出し順序記憶部１３に与えてそのアドレスの第１メモ
リユニットＭＵ１に格納されているデータ１１１を読出
す。なお、現時刻読出し順序読出し制御部１４からのラ
イトイネーブル信号１１３が有意でない場合には、読出
し順序記憶部１３は読出し動作する。

【００３５】現時刻読出し順序読出し制御部１４は、こ
のようにして読み出されたデータ１１１におけるＶＰＩ
を、図２に示したバッファメモリ制御部２１にバッファ
メモリ読出し順序１１５として与える。このＶＰＩ（１
１５）は、セル読出し間隔決定部１１及び次回読出し順
序書込み制御部１２にも与えられる。なお、読出しデー
タが、そのメモリユニットが未使用であることを示して
いると（この場合のメモリユニットはＭＵ１）、有効な
バッファメモリ読出し順序（ＶＰＩ）１１５は出力され
ず、空セル送出を指示する。すなわち、今回のセル送出
タイミングではセル送出を行なわないことを指示する無
効なバッファメモリ読出し順序（ＶＰＩ）１１５が出力
される。

【００３６】また、現時刻読出し順序読出し制御部１４
は、この読出し動作後、アクセスアドレス１１０を維持
させたまま、ライトイネーブル信号１１３を有意とする
と共に、例えばオール０やオール１等のメモリユニット
ＭＵ１又はＭＵ２が未使用状態であることを表すライト
データ１１２を読出し順序記憶部１３に与え、読出した
メモリユニットＭＵ１又はＭＵ２を未使用状態にさせ
る。

【００３７】さらに、現時刻読出し順序読出し制御部１
４は、読出しデータ１１１に次アドレスが含まれている
場合には、その次アドレスを内部の次アドレス保持部１
４ａに設定し、一方、読出しデータ１１１に次アドレス
が含まれていない場合には、１セル期間だけ有意となる
カウンタイネーブル信号１１４を出力し、次のセルの送
出タイミングに第１メモリユニットアドレスカウンタ１
６がカウントアップすることを許容させるようにする。

【００３８】図２のバッファメモリ制御部２１は、上述
のように、有効なバッファメモリ読出し順序（ＶＰＩ）
が与えられたときには、バッファメモリ２０のそのＶＰ
Ｉに係るエリアから最古のセルを出力させ、そのエリア
にキューイングされているセル数を当該バッファメモリ
読出し順序決定回路１０を返送する。このセル数１０２
は、セル読出し間隔決定部１１に与えられる。

【００３９】セル読出し間隔決定部１１は、有効なバッ
ファメモリ読出し順序（ＶＰＩ）１１５が与えられたと
きには、セル数１０２に基づいて、バッファメモリ２０
のそのＶＰＩ（シェーピング単位）に係るエリアにセル
が残っているか否かを判断し、それに応じて作成したセ
ル読出し間隔１０１を次回読出し順序書込み制御部１２
に出力するものである。セル読出し間隔決定部１１は、
セルが残っている場合には、セル読出し間隔１０１を予
め設定された第１の値１０３、例えば該シェーピング単
位のピークセルレートとする。一方、セルが存在しない
場合には、セル読出し間隔１０１を予め設定された第２
の値１０３、例えばシェーピング単位毎に設定しておく
許容できる遅延量とする。

【００４０】次回読出し順序書込み制御部１２は、その
基本的機能は、今回セルが読み出されたシェーピング単
位（ＶＰ）について、次回の読出し順序（第１メモリユ
ニットＭＵ１のアドレス）を決定すること、その決定に
応じて読出し順序記憶部１３の第１メモリユニットＭＵ
１及び又は第２メモリユニットＭＵ２のデータを操作す
ること、次カウンタ値状態探索部１５が必要とするデー
タを読出し順序記憶部１３から取出すことにある。

【００４１】次回読出し順序書込み制御部１２は、現時
刻読出し順序読出し制御部１４から有効なバッファメモ
リ読出し順序（ＶＰＩ）１１５が出力されている場合に
は、セル読出し間隔決定部１１から入力されたセル読出
し間隔１０１と、第１メモリユニットアドレスカウンタ
１６から入力されたカウンタ値１０９とを加算し、その
加算値を、バッファメモリ読出し順序（ＶＰＩ）１１５
に係るシェーピング単位（ＶＰ）の次回の読出し順序の
格納位置（第１メモリユニットＭＵ１のアドレス）に決
定する。なお、この値が第１メモリユニットＭＵ１の最
大アドレスＹ（例えば「１２７」）より大きい値Ｘの場
合には、その越えた分を「０」からカウントした値Ｘ−
（Ｙ＋１）とする。そして、決定した格納位置（第１メ
モリユニットＭＵ１のアドレス）をアクセスアドレス１
０４として読出し順序記憶部１３に与え、その格納デー
タ１０５を読出す。なお、次回読出し順序書込み制御部
１２からのライトイネーブル信号１０７が有意でない場
合には、読出し順序記憶部１３は読出し動作する。

【００４２】ここで、読出しデータ１０５がその第１メ
モリユニットＭＵ１の未使用を示していると、ライトイ
ネーブル信号１０７を有意にし、ＶＰＩが「今回の読出
しシェーピング単位の値」で、次アドレスが「無し」、
最後尾アドレス「無し」のデータを書込みデータ１０６
として読出し順序記憶部１３に与え、その第１メモリユ
ニットＭＵ１に格納させる。

【００４３】これに対して、読出しデータ１０５がその
第１メモリユニットＭＵ１の使用を示していると、ライ
トイネーブル信号１０７を非有意にしたまま、アクセス
アドレス１０４を、例えば、第２メモリユニットＭＵ２
に係るアドレスで変化させてデータを読出し、未使用の
第２メモリユニットＭＵ２を見付け出す。そして、ライ
トイネーブル信号１０７を有意にし、ＶＰＩが「今回の
読出しシェーピング単位の値」で、次アドレスが「無
し」のデータを書込みデータ１０６として読出し順序記
憶部１３に与え、その第２メモリユニットＭＵ２に格納
させる。さらに、この第２メモリユニットＭＵ２の追加
に対応して、決定した格納位置に係る第１メモリユニッ
トＭＵ１や、既にこの第１メモリユニットＭＵ１に接続
されている第２メモリユニットＭＵ２のデータを読出し
及び書込み動作を通じて更新させる。

【００４４】また、次回読出し順序書込み制御部１２
は、次カウンタ値状態探索部１５からアドレス１０８が
与えられたときには、ライトイネーブル信号１０７を非
有意にし、そのアドレス１０８をアクセスアドレス１０
４として、読出し順序記憶部１３に与え、そのアドレス
のメモリユニット（第１メモリユニットＭＵ１である）
に格納されているデータ１０５を読出す。

【００４５】なお、読出し順序記憶部１３からの読出し
データ１０５は、次回読出し順序書込み制御部１２及び
次カウンタ値状態探索部１５に与えられるようになされ
ているが、次回読出し順序書込み制御部１２及び次カウ
ンタ値状態探索部１５はそれぞれ、自己が形成した読出
しアドレスに基づいたデータだけを内部に有効に取り込
むようになされている。

【００４６】次カウンタ値状態探索部１５には、現時刻
読出し順序読出し制御部１４から出力されたイネーブル
信号１１４及び第１メモリユニットアドレスカウンタ１
６のカウンタ値１０９が入力されているようになされて
いる。次カウンタ値状態探索部１５は、前回のセル送出
タイミングにおけるイネーブル信号１１４の状態を内部
に保持している。次カウンタ値状態探索部１５は、この
前回のセル送出タイミングにおけるイネーブル信号１１
４が有意であれば（言い換えると、読出し制御部１４が
カウンタ値１０９に基づいてバッファメモリ読出し順序
を取出した場合であれば）、なんら処理を実行せず、一
方、非有意であれば（言い換えると、読出し制御部１４
がカウンタ値を利用しないで次アドレス保持部１４ａに
保持されている次アドレスに基づいてバッファメモリ読
出し順序を取出した場合であれば）、カウンタ値１０９
に１を加算した値をアドレス１０８として、上述したよ
うに、次回読出し順序書込み制御部１２に与えてそのア
ドレスのメモリユニット（第１メモリユニットＭＵ１）
からデータを出力させ、そのメモリユニット（第１メモ
リユニットＭＵ１）が使用中か否かを判別する。使用中
であればなんら処理を実行しない。未使用であれば、有
意なカウンタイネーブル信号１１６を出力し、第１メモ
リユニットアドレスカウンタ１６をカウントアップし得
る状態にする。

【００４７】次に、以上のような各部からなる実施例の
バッファメモリ読出し順序決定回路１０の動作を、図５
のフローチャートをも参照しながら詳述する。なお、図
５に示す一連の処理は、新たなセルの送出タイミングに
なる毎に繰返される。

【００４８】新たなセルの送出タイミングになったとき
に、第１メモリユニットアドレスカウンタ１６に対し
て、イネーブル信号１１７が入力されている場合はカウ
ントアップし、イネーブル信号１１７が入力されていな
い場合にはカウンタ値１０９は更新されない（ステップ
３００）。

【００４９】また、新たなセルの送出タイミングになる
と、現時刻読出し順序読出し制御部１４は、その内部の
次アドレス保持部１４ａに次アドレスが設定されている
か否かを確認し、設定されていれば、読出し順序記憶部
１３のそのアドレスのメモリユニットからデータを読出
し、その内部の次アドレス保持部１４ａに次アドレスが
設定されていなければ、第１メモリユニットアドレスカ
ウンタ１６からのカウンタ値１０９（ステップ３００で
更新されている場合が多い）が指示する読出し順序記憶
部１３のメモリユニットからデータを読出し、その読出
しデータが有効なデータである場合には（そのメモリユ
ニットが使用されている場合には）そのデータ中のＶＰ
Ｉをバッファメモリ読出し順序１１５として出力させる
と共に、書込み動作によってそのメモリユニットを未使
用状態にする（ステップ３０１、３０２）。さらに、読
出したデータに次アドレスが存在するか否かを確認し、
存在しなければカウンタイネーブル信号１１４を出力
し、存在していればその次アドレスを内部の次アドレス
保持部１４ａに設定する（ステップ３０３）。

【００５０】なお、現時刻読出し順序読出し制御部１４
が読出し順序記憶部１３から読出したデータが未使用状
態を示すデータである場合には、図５では分岐経路を示
していないが、上述したステップ３０１のバッファメモ
リ読出し順序の出力動作以降の処理（〜ステップ３１
０）は実行されず、今回のセルの送出タイミングの処理
は直ちに終了する。言い換えると、図５は、現時刻読出
し順序読出し制御部１４が読出し動作したメモリユニッ
トＭＵ１又はＭＵ２が使用状態であることを前提に示し
たものである。

【００５１】有効なバッファメモリ読出し順序（ＶＰ
Ｉ）１１５が出力された場合には、図２のバッファメモ
リ制御部２１から、バッファメモリ２０のそのＶＰＩに
係るエリアのセル送出前のセル数１０２が返送される。
セル読出し間隔決定部１１は、有効なバッファメモリ読
出し順序（ＶＰＩ）１１５が与えられたときには、セル
数１０２に基づいて、バッファメモリ２０のそのＶＰＩ
（シェーピング単位）に係るエリアにセルが残っている
か否かを判断する（ステップ３０４）。そして、セルが
残っている場合には、セル読出し間隔１０１を予め設定
された第１の値（例えば該シェーピング単位のピークセ
ルレート）とし、セルが存在しない場合には、セル読出
し間隔１０１を予め設定された第２の値（例えばシェー
ピング単位毎に設定しておく許容できる遅延量：一般に
は第１の値より小さい）とする（ステップ３０５、３０
６）。

【００５２】次回読出し順序書込み制御部１２は、現時
刻読出し順序読出し制御部１４から有効なバッファメモ
リ読出し順序（ＶＰＩ）１１５が出力されている場合に
は、セル読出し間隔決定部１１から入力されたセル読出
し間隔１０１と、第１メモリユニットアドレスカウンタ
１６から入力されたカウンタ値１０９とを加算し、その
バッファメモリ読出し順序（ＶＰＩ）１１５に係るシェ
ーピング単位（ＶＰ）の次回の読出し情報の格納位置に
決定する（ステップ３０７）。

【００５３】そして、この格納位置に今回のバッファメ
モリ読出し順序（ＶＰＩ）１１５の値を格納する（ステ
ップ３０８）。なお、この位置の第１メモリユニットＭ
Ｕ１が使用されているときには、また、この第１メモリ
ユニットＭＵ１に接続されている第２メモリユニットＭ
Ｕ２が既にあるときには、未使用状態の第２メモリユニ
ットＭＵ２を捜し出して、その捜し出した第２メモリユ
ニットＭＵ２に格納すると共に、第１メモリユニットＭ
Ｕ１や既接続の第２メモリユニットＭＵ２の所定データ
を更新させる。

【００５４】なお、読出し記憶部１３を第１メモリユニ
ットだけの構成とし、次の読出し順序の格納位置の第１
メモリユニットが使用中の場合にはそれ以降の未使用の
第１メモリユニットを捜し出して次の読出し順序を格納
することも考えられるが、未使用状態の第１メモリユニ
ットがかなり遠くにあればそれだけセル遅延が増大し、
また、それ以前の第１メモリユニットに格納されている
シェーピング単位とで読出し順序が逆転する。そのた
め、実施例のように第２メモリユニットを利用すること
が好ましい。

【００５５】このようにして次の読出し順序の格納が終
了すると、次アドレス状態探索部１５によって、前のセ
ル送出タイミングにおいて、現時刻読出し順序読出し制
御部１４から有意なイネーブル信号１１４が出力された
か否かが判断される（ステップ３０９）。言い換える
と、今回のセル送出タイミングにおいて、読出し順序を
取出したメモリユニットが第２メモリユニットＭＵ２で
あったか否かが判断される。さらに、言い換えると、同
一時刻（同一アドレス）を読出しタイミングと決定され
た複数のシェーピング単位が存在しているか否かが判断
される。そして、この前回のセル送出タイミングにおけ
るイネーブル信号１１４が有意であればなんら処理を実
行せずに一連の処理を終了し、一方、非有意であれば、
カウンタ値１０９に１を加算した値をアドレス１０８と
して、上述したように、次回読出し順序書込み制御部１
２に与えてそのアドレスのメモリユニット（第１メモリ
ユニットＭＵ１）からデータを出力させ、そのメモリユ
ニットが使用中か否かを判別し、使用中であればなんら
処理を実行せず、未使用であれば、有意なカウンタイネ
ーブル信号１１６を出力して一連の処理を終了する（ス
テップ３１０）。

【００５６】この次アドレス状態探索部１５による処理
によって、後述する具体例から明らかなように、第２メ
モリユニットＭＵ２からの読出し順序の読出しが連続し
ても、次のカウンタ値１０９のエリアが未使用であれば
カウンタ値１０９の更新を許容し、第１メモリユニット
ＭＵ１からの読出し順序の読出しに戻ったときに効率的
に第１メモリユニットＭＵ１を指示できるようになる。

【００５７】以下、実施例のバッファメモリ読出し順序
決定回路１０の動作を、３個の具体例によって説明す
る。

【００５８】第１例は、図６（Ａ）に示すように、アド
レス「０」の第１メモリユニットＭＵ１にはＶＰＩが
「＃３」のシェーピング単位が読出し順序として規定さ
れ、アドレス「１」の第１メモリユニットＭＵ１が未使
用であり、アドレス「２」の第１メモリユニットＭＵ１
にはＶＰＩが「＃８」のシェーピング単位が読出し順序
として規定されている場合である。

【００５９】新たなセルの送出タイミングになってカウ
ンタ１６のカウンタ値１０９が「０」に変化したとき
に、現時刻読出し順序読出し制御部１４の内部の次アド
レス保持部１４ａに値が設定されていなければカウンタ
値１０９が指示するアドレス「０」のメモリユニットＭ
Ｕ１からＶＰＩ「＃３」が取出され、バッファメモリ読
出し順序として出力され、このメモリユニットＭＵ１は
図６（Ｂ）に示すように未使用とされ、また、イネーブ
ル信号１１４が出力される。ここでバッファメモリのＶ
ＰＩ「＃３」のシェーピング単位のセルが残っている
と、セル読出し間隔として第１の値（例えば２０）が決
定される。そこで、０＋２０の「２０」がＶＰＩ「＃
３」のシェーピング単位の新たな読出し順序の格納位置
に決定される。この「２０」をアドレスとする第１メモ
リユニットＭＵ１が未使用か否か確認されるが、図６
（Ｂ）に示すように未使用であるので、この「２０」を
アドレスとする第１メモリユニットＭＵ１に図６（Ｃ）
に示すようにＶＰＩ「＃３」が格納される。前回のセル
送出タイミングでのイネーブル信号１１４が出力されて
いればここでイネーブル信号１１６は出力されない。

【００６０】次のセルの送出タイミングになってカウン
タ１６のカウンタ値１０９が「１」に変化したときに
は、現時刻読出し順序読出し制御部１４の内部の次アド
レス保持部１４ａに値が設定されていないので、カウン
タ値１０９が指示するアドレス「１」のメモリユニット
ＭＵ１から未使用データが取出され、空きセルを指示す
るバッファメモリ読出し順序が出力され、このメモリユ
ニットＭＵ１は継続して未使用とされるが、イネーブル
信号１１４は出力される。無効なバッファメモリ読出し
順序が出力されたので、セル読出し間隔の決定や新たな
セル読出し順序の出力位置の決定等は実行されず、読出
し順序記憶部１３の格納内容は図６（Ｃ）のままであ
る。

【００６１】次のセルの送出タイミングになってカウン
タ１６のカウンタ値１０９が「２」に変化したときに
は、現時刻読出し順序読出し制御部１４の内部の次アド
レス保持部１４ａに値が設定されていないので、カウン
タ値１０９が指示するアドレス「２」のメモリユニット
ＭＵ１からＶＰＩ「＃８」が取出され、バッファメモリ
読出し順序として出力され、このメモリユニットＭＵ１
は図６（Ｄ）に示すように未使用とされ、また、イネー
ブル信号１１４が出力される。ここでバッファメモリの
ＶＰＩ「＃８」のシェーピング単位のセルがなければ、
セル読出し間隔として第２の値（例えば５）が決定され
る。そこで、２＋５の「７」がＶＰＩ「＃８」のシェー
ピング単位の新たな読出し順序の格納位置に決定され
る。この「８」をアドレスとする第１メモリユニットＭ
Ｕ１が未使用か否か確認されるが、図６に示すように未
使用であるので、この「７」をアドレスとする第１メモ
リユニットＭＵ１に図６（Ｅ）に示すようにＶＰＩ「＃
８」が格納される。前回のセル送出タイミングでイネー
ブル信号１１４が出力されているので、ここでイネーブ
ル信号１１６は出力されない。

【００６２】第２例は、図７（Ａ）に示すように、アド
レス「１」の第１メモリユニットＭＵ１にはＶＰＩが
「＃３」のシェーピング単位が読出し順序として規定さ
れていると共に、次アドレスとして「１５０」が、最後
尾アドレスとして１７０が規定され、この第１メモリユ
ニットＭＵ１に関連してアドレス「１５０」の第２メモ
リユニットＭＵ２にＶＰＩが「＃５」のシェーピング単
位と次アドレスとして「１７０」が規定され、さらに、
アドレス「１７０」の第２メモリユニットＭＵ２にＶＰ
Ｉが「＃７」のシェーピング単位が規定されており、ま
た、アドレス「２」の第１メモリユニットＭＵ１が未使
用であり、アドレス「３」の第１メモリユニットＭＵ１
にはＶＰＩが「＃８」のシェーピング単位が読出し順序
として規定されている場合である。

【００６３】新たなセルの送出タイミングになってカウ
ンタ１６のカウンタ値１０９が「１」に変化したとき
に、現時刻読出し順序読出し制御部１４の内部の次アド
レス保持部１４ａに値が設定されていなければカウンタ
値１０９が指示するアドレス「１」のメモリユニットＭ
Ｕ１からＶＰＩ「＃３」が取出され、バッファメモリ読
出し順序として出力され、このメモリユニットＭＵ１は
図７（Ｂ）に示すように未使用とされ、また、次アドレ
スとして次アドレス保持部１４ａに「１５０」が保持さ
れ、そのため有意なイネーブル信号１１４は出力されな
い。その後、詳述は避けるが、セル読出し間隔の決定や
新たなセル読出し順序の出力位置の決定等がなされる。

【００６４】次のセルの送出タイミングになってもイネ
ーブル信号１１７は出力されていないので、カウンタ１
６のカウンタ値１０９は変化せず、現時刻読出し順序読
出し制御部１４によって、その内部の次アドレス保持部
１４ａに保持されている値「１５０」をアドレスとする
メモリユニットＭＵ２からＶＰＩ「＃５」が取出され、
バッファメモリ読出し順序として出力され、このメモリ
ユニットＭＵ２は図７（Ｃ）に示すように未使用とさ
れ、また、次アドレスとして次アドレス保持部１４ａに
「１７０」が保持され、そのため有意なイネーブル信号
１１４は出力されない。その後、詳述は避けるが、セル
読出し間隔の決定や新たなセル読出し順序の出力位置の
決定等がなされる。ここでは、前回のセルの送出タイミ
ングにおいて、イネーブル信号１１４が出力されていな
いので、カウンタ値「１」の次の値「２」の第１メモリ
ユニットＭＵ１が未使用か否かが次アドレス状態探索部
１５によって確認される。この場合には、未使用である
ので、探索部１５から有意なイネーブル信号１１６が出
力される。

【００６５】次のセルの送出タイミングになるとイネー
ブル信号１１７（１１６）が出力されているので、カウ
ンタ１６のカウンタ値１０９は「２」になるが、現時刻
読出し順序読出し制御部１４によって、その内部の次ア
ドレス保持部１４ａに保持されている値「１７０」をア
ドレスとするメモリユニットＭＵ２からＶＰＩ「＃７」
が取出され、バッファメモリ読出し順序として出力さ
れ、このメモリユニットＭＵ２は図示は省略するが未使
用とされる。このときの第２メモリユニットＭＵ２には
次アドレスが格納されていないので、次アドレス保持部
１４ａに次アドレスが保持されることはなく、そのため
有意なイネーブル信号１１４が出力される。その後、詳
述は避けるが、セル読出し間隔の決定や新たなセル読出
し順序の出力位置の決定等がなされる。ここでも、前回
のセルの送出タイミングにおいて、イネーブル信号１１
４が出力されていないので、カウンタ値「２」の次の値
「３」の第１メモリユニットＭＵ１が未使用か否かが次
アドレス状態探索部１５によって確認される。この場合
には、使用中であるので、探索部１５から有意なイネー
ブル信号１１６は出力されない。

【００６６】次のセルの送出タイミングになるとイネー
ブル信号１１７（１１４）が出力されているので、カウ
ンタ１６のカウンタ値１０９は「３」になり、次アドレ
ス保持部１４ａに次アドレスが保持されていないため、
現時刻読出し順序読出し制御部１４によって、カウンタ
値「３」をアドレスとするメモリユニットＭＵ１からＶ
ＰＩ「＃８」が取出され、バッファメモリ読出し順序と
して出力され、このメモリユニットＭＵ１は図示は省略
するが未使用とされる。以下、第１例におけると同様な
処理が実行される。

【００６７】以上のように、第１メモリユニットＭＵ１
に複数の第２メモリユニットＭＵ２が連結されている場
合には、それら第２メモリユニットＭＵ２からの読出し
が終了したときに、未使用の第１メモリユニット（この
例ではアドレス「２」のメモリユニット）はスキップさ
れる。

【００６８】第３例は、図８（Ａ）に示すように、アド
レス「１」の第１メモリユニットＭＵ１にはＶＰＩが
「＃６」のシェーピング単位が読出し順序として規定さ
れ、アドレス「１９」の第１メモリユニットＭＵ１には
ＶＰＩが「＃１０」のシェーピング単位が読出し順序と
して規定されていると共に、次アドレスとして「１３
０」が、最後尾アドレスとして「１３５」が規定され、
この第１メモリユニットＭＵ１に関連してアドレス「１
３０」の第２メモリユニットＭＵ２にＶＰＩが「＃１
２」のシェーピング単位と次アドレスとして「１３５」
が規定され、さらに、アドレス「１３５」の第２メモリ
ユニットＭＵ２にＶＰＩが「＃１４」のシェーピング単
位が規定されている場合である。

【００６９】新たなセルの送出タイミングになってカウ
ンタ１６のカウンタ値１０９が「１」に変化したとき
に、現時刻読出し順序読出し制御部１４の内部の次アド
レス保持部１４ａに値が設定されていなければカウンタ
値１０９が指示するアドレス「１」のメモリユニットＭ
Ｕ１からＶＰＩ「＃６」が取出され、バッファメモリ読
出し順序として出力され、このメモリユニットＭＵ１は
図８（Ｂ）に示すように未使用とされ、また、イネーブ
ル信号１１４が出力される。ここでバッファメモリのＶ
ＰＩ「＃６」のシェーピング単位のセルがあると、セル
読出し間隔として第１の値（例えば１８）が決定され
る。そこで、１＋１８の「１９」がＶＰＩ「＃６」のシ
ェーピング単位の新たな読出し順序の格納位置に決定さ
れる。

【００７０】この「１９」をアドレスとする第１メモリ
ユニットＭＵ１が未使用か否か確認されるが、図８
（Ｂ）に示すように使用中であるので、未使用の第２メ
モリユニットＭＵ２が捜し出される。ここで、捜し出さ
れた未使用の第２メモリユニットＭＵ２のアドレスが
「１５０」であると、図８（Ｃ）に示すように、アドレ
ス「１９」の第１メモリユニットＭＵ１の最後尾アドレ
スはこの「１５０」に更新され、この第１メモリユニッ
トＭＵ１に関連して最新に追加されたアドレス「１３
５」の第２メモリユニットＭＵ２の次アドレスにはこの
「１５０」が挿入され、そして、アドレス「１５０」の
第２メモリユニットにはＶＰＩ「＃６」及び次アドレス
「無し」が挿入される。この後、次アドレス状態探索部
１５による処理が実行される。

【００７１】以上のように、上記実施例によれば、セル
読出し間隔決定部１１が、バッファメモリ読出し順序１
１５が指定するシェーピング単位に該当するセルがある
が否かに応じて出力するセル間隔を変更するようにした
ので、セルの読出し遅延を押さえることができると共
に、セル間隔を平均化してセル流の帯域を制限し、ＣＤ
Ｖを抑圧することができる。例えば、バッファメモリに
セルがある場合には、ピークセルレートで規定される間
隔でセルを送出することにより、セル流の帯域を制限
し、ＣＤＶを抑圧でき、バッファメモリにセルがなくな
った場合は、各シェーピング単位で許容できる遅延量を
セル読出し間隔とすることで、セルがない状態からセル
がバッファメモリにある状態になっても、そのセル読出
し間隔がピークセルレートで規定される間隔よりも小さ
くなり遅延を抑えることができる。

【００７２】また、上記実施例によれば、次カウンタ値
状態探索部１５によって第２メモリユニットＭＵ２の読
出し時にはそれに対応する第１メモリユニットＭＵ１の
次の第１メモリユニットＭＵ１が未使用状態か否かを確
認し、未使用時には読出し順序の読出しとは無関係に第
１メモリユニットアドレスカウンタ１６を進めるので、
言い換えると、本来同一の順序と決定されたＭ種類のシ
ェーピング単位のセルの読出し順序を順次読出したとき
に、その直後のＮ個（Ｎ≦Ｍ−１）の読出し順序が空セ
ルに係るものであればこれらＮ個の読出し順序の読出し
を省略させるようにしたので、それ以降の有効なセルの
読出しを早めるようになり、遅延を少なくできる。

【００７３】なお、上記実施例においては、読出し順序
記憶部１３が図３に示した構成を有するものであった
が、この構成はこれに限定されない。例えば、シェーピ
ング単位毎にその読出し順序（読出し時刻）を格納した
構成のものであっても良く、これに応じて、読出し順序
読出し制御部１４や次回読出し順序書込み制御部１２の
構成を変更すれば良い。

【００７４】また、上記実施例においては、バッファメ
モリにセルが存在するか否かの情報としてセル数が与え
られるものを示したが、セルが存在するか否かを表すフ
ラグが与えられるものであっても良い。さらに、セル数
の段階によってもセル間隔を切り替えるようにしても良
い。

【００７５】さらに、上記実施例においては、次アドレ
ス状態探索部１５、第１メモリユニットアドレスカウン
タ１６、論理和回路１７等によるスキップ手段を示した
が、スキップ手段の構成はこれに限定されない。例え
ば、スキップ数を計数するカウンタを設け、このカウン
タ値分だけ第１メモリユニットアドレスカウンタ１６の
値を一気に更新させるようにしても良い。

【００７６】さらにまた、上記実施例においては、未使
用の第２メモリユニットＭＵ２を検索するためにそのア
ドレスを変化させて検索するものとしたが、検索方法は
これに限定されない。

【００７７】例えば、ある未使用の第２メモリユニット
ＭＵ２の次アドレスに別の未使用の第２メモリユニット
ＭＵ２のアドレスを書き込んでおくことを次々と行な
い、このようにしてできた一連の未使用の第２メモリユ
ニットＭＵ２の先頭アドレスと最後尾アドレスとを次回
読出し順序書き込み制御部１２と現時刻読出し制御部１
４にそれぞれ保持しておく。

【００７８】新たに未使用の第２メモリユニットＭＵ２
が発生すれば、最後尾アドレスを発生した未使用の第２
メモリユニットＭＵ２に更新し、今まで最後尾アドレス
であったアドレスの次アドレスに更新した最後尾アドレ
スを書き込む。この処理は、現時刻読出し制御部１４が
行なう。

【００７９】また、未使用の第２メモリユニットＭＵ２
が必要となったならば、保持している先頭アドレスが示
す未使用の第２メモリユニットＭＵ２を用い、その未使
用の第２メモリユニットＭＵ２の次アドレスが示してい
る第２メモリユニットＭＵ２のアドレスを新たな先頭ア
ドレスとして保持する。この処理は、次回読出し順序書
き込み制御部１２が行なう。

【００８０】以上のような未使用の第２メモリユニット
ＭＵ２の管理方法を、実施例の検索方法に代えて適用し
ても良い。

【００８１】上記実施例においては、読出し順序記憶部
１３をアクセスする周辺構成がハードウェアのものを示
したが、セルのビットレートにもよるが周辺構成がソフ
トウェアによるものであっても良い。この場合の処理手
順は、上記図５に準じたものとなる。従って、本発明
は、方法の発明としても特徴を有するものである。

【００８２】また、上記実施例は、シェーパにおけるバ
ッファメモリ読出し順序決定回路を示したが、シェーパ
と同様なバッファメモリに対する処理が必要な他の装置
にも本発明を適用することができる。

【００８３】

【発明の効果】以上のように、本発明によれば、読出し
順序記憶手段から読出された読出し順序のセル種類のセ
ルがバッファメモリ内に存在するか否かに応じて、読出
された読出し順序のセル種類のセルを次に読出すまでの
間隔を変更するようにしたので、バッファメモリにセル
がない状態からセルが格納された状態に変化したときに
も遅延なく読み出せることができ、セルがバッファメモ
リに格納されている際には所定間隔での読出しができ、
セル流の帯域を制限し、ＣＤＶを抑圧することができ
る。

【００８４】また、別の本発明によれば、本来同一の順
序と決定されたＭ種類のセルの読出し順序を順次読出し
たときに、その直後のＮ個（Ｎ≦Ｍ−１）の読出し順序
が空セルに係るものであればこれらＮ個の読出し順序の
読出しを省略させるようにしたので、それ以降の有効な
セルの読出しを早めることができ、この面からセルの読
出し遅延を防止することができる。

【図面の簡単な説明】

【図１】実施例回路の構成を示すブロック図である。

【図２】実施例回路の装置での位置を示すブロック図で
ある。

【図３】実施例の読出し順序記憶部の構成を示す説明図
である。

【図４】実施例の読出し順序記憶部の構成を別の観点か
ら示す説明図である。

【図５】実施例回路の動作を示すフローチャートであ
る。

【図６】実施例回路の具体的動作例の説明図（その１）
である。

【図７】実施例回路の具体的動作例の説明図（その２）
である。

【図８】実施例回路の具体的動作例の説明図（その３）
である。

【符号の説明】 １０…バッファメモリ読出し順序決定回路、１１…セル
読出し間隔決定部、１２…次回読出し順序書込み制御
部、１３…読出し順序記憶部（スケジューラ）、１４…
現時刻読出し順序読出し制御部、１５…次アドレス状態
探索部、１６…第１メモリユニットアドレスカウンタ、
１７…論理和回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 セルをその種類毎にバッファリングして
   いるバッファメモリから出力させるセルの読出し順序を
   決定するバッファメモリ読出し順序決定回路であって、
   空セルの読出し順序を含め、各種類のセルの読出し順序
   を１個ずつ記憶している読出し順序記憶手段と、この読
   出し順序記憶手段から、今回のセルの読出しタイミング
   での空セルを含めたセル種類を読出し順序として読出す
   読出し順序読出し制御手段と、読出した読出し順序が空
   セル以外のものであるときにそのセル種類のセルを次に
   読出すまでの間隔を決定するセル読出し間隔決定手段
   と、今回の読出し順序と決定された間隔とから次に読出
   す順序を得て読出し順序記憶手段に書込む次回読出し順
   序書込み制御手段とを有するバッファメモリ読出し順序
   決定回路において、 上記セル読出し間隔決定手段が、上記読出し順序読出し
   制御手段によって読出された読出し順序のセル種類のセ
   ルがバッファメモリ内に存在するか否かに応じて、出力
   する間隔の値を変更することを特徴とするバッファメモ
   リ読出し順序決定回路。
2. 【請求項２】 セルをその種類毎にバッファリングして
   いるバッファメモリから出力させるセルの読出し順序を
   決定するバッファメモリ読出し順序決定回路であって、
   空セルの読出し順序を含め、各種類のセルの読出し順序
   を１個ずつ記憶している読出し順序記憶手段と、この読
   出し順序記憶手段から、今回のセルの読出しタイミング
   での空セルを含めたセル種類を読出し順序として読出す
   読出し順序読出し制御手段と、読出した読出し順序が空
   セル以外のものであるときにそのセル種類のセルを次に
   読出すまでの間隔を決定するセル読出し間隔決定手段
   と、今回の読出し順序と決定された間隔とから次に読出
   す順序を得て読出し順序記憶手段に書込む次回読出し順
   序書込み制御手段とを有するバッファメモリ読出し順序
   決定回路において、 上記次回読出し順序書込み制御手段によって本来同一の
   順序と決定されたＭ種類のセルの読出し順序を順次読出
   したときに、その直後のＮ個（Ｎ≦Ｍ−１）の読出し順
   序が空セルに係るものであればこれらＮ個の読出し順序
   の読出しを省略させる読出しスキップ手段を設けたこと
   を特徴とするバッファメモリ読出し順序決定回路。
3. 【請求項３】 セルをその種類毎にバッファリングして
   いるバッファメモリから出力させるセルの読出し順序を
   決定するバッファメモリ読出し順序決定方法であって、
   空セルの読出し順序を含め、各種類のセルの読出し順序
   を１個ずつ記憶している読出し順序記憶手段から、今回
   のセルの読出しタイミングでの空セルを含めたセル種類
   を読出し順序として読出し、読出した読出し順序が空セ
   ル以外のものであるときにそのセル種類のセルを次に読
   出すまでの間隔を決定し、今回の読出し順序と決定され
   た間隔とから次に読出す順序を得て読出し順序記憶手段
   に書込むバッファメモリ読出し順序決定方法において、 上記読出し順序記憶手段から読出された読出し順序のセ
   ル種類のセルがバッファメモリ内に存在するか否かに応
   じて、上記間隔の値を変更することを特徴とするバッフ
   ァメモリ読出し順序決定方法。
4. 【請求項４】 セルをその種類毎にバッファリングして
   いるバッファメモリから出力させるセルの読出し順序を
   決定するバッファメモリ読出し順序決定方法であって、
   空セルの読出し順序を含め、各種類のセルの読出し順序
   を１個ずつ記憶している読出し順序記憶手段から、今回
   のセルの読出しタイミングでの空セルを含めたセル種類
   を読出し順序として読出し、読出した読出し順序が空セ
   ル以外のものであるときにそのセル種類のセルを次に読
   出すまでの間隔を決定し、今回の読出し順序と決定され
   た間隔とから次に読出す順序を得て読出し順序記憶手段
   に書込むバッファメモリ読出し順序決定方法において、 本来同一の順序と決定されたＭ種類のセルの読出し順序
   を順次読出したときに、その直後のＮ個（Ｎ≦Ｍ−１）
   の読出し順序が空セルに係るものであればこれらＮ個の
   読出し順序の読出しを省略させることを特徴とするバッ
   ファメモリ読出し順序決定方法。