JPH0832066A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0832066A
JPH0832066A JP16649094A JP16649094A JPH0832066A JP H0832066 A JPH0832066 A JP H0832066A JP 16649094 A JP16649094 A JP 16649094A JP 16649094 A JP16649094 A JP 16649094A JP H0832066 A JPH0832066 A JP H0832066A
Authority
JP
Japan
Prior art keywords
layer
film
sio
semiconductor device
wsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16649094A
Other languages
Japanese (ja)
Inventor
Katsuichi Fukui
勝一 福井
Keizo Yamanaka
圭三 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP16649094A priority Critical patent/JPH0832066A/en
Publication of JPH0832066A publication Critical patent/JPH0832066A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To provide a manufacturing method of semiconductor device capable of avoiding abnormal oxidation of a tungsten silicide (WSi) without previously forming an SiO2 film on the surface of a WSi layer as well as improving the flatness of a semiconductor device and the throughput of the semiconductor device manufacture. CONSTITUTION:A polycide layer 23 comprising a polycrystalline silicon layer 2 and a tungsten silicide layer 3 is formed on a semiconductor substrate 1 and after etching away the polycide layer 23 in a specific pattern using a resist pattern 5, the first thermal oxidation process is performed on the semiconductor substrate 1 in the step (d). Next, after the formation of a side wall 7, the second thermal oxidation process is performed in the step (g) and the nitrogen diluted oxygen atmosphere (O2 concentration 10%).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はポリサイドゲ−トを用い
た半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device using a polycide gate.

【0002】[0002]

【従来の技術】半導体装置を製造する場合、酸化シリコ
ン膜などの絶縁膜の除去処理及び熱酸化処理が複数回行
なわれる。熱酸化処理について言えば、例えばポリサイ
ド構造のMOSトランジスタを形成する場合、金属シリ
サイド層の結晶化を図るための熱処理、ポリサイドゲ−
ト層上に保護酸化膜を形成するための熱処理、拡散層へ
のイオン注入用バッファ酸化膜を形成するための熱処
理、注入不純物を活性化させるための熱処理、注入損傷
を回復させることを目的とした熱処理等、半導体装置に
対して複数回の熱処理が施される。その際、前記金属シ
リサイド層に膜剥れや段切れが生じたり、前記金属シリ
サイド層が異常酸化されたりする可能性がある。膜剥が
れは熱処理の際の膜応力変化によって生じ、段切れは同
じく膜応力変化による段差部などでのクラックの発生に
よって生じる。また、異常酸化は以下のようにして生じ
る。
2. Description of the Related Art When manufacturing a semiconductor device, a process of removing an insulating film such as a silicon oxide film and a thermal oxidation process are performed a plurality of times. Speaking of thermal oxidation treatment, for example, in the case of forming a MOS transistor having a polycide structure, heat treatment for crystallizing a metal silicide layer, polycide gate
Heat treatment for forming a protective oxide film on the oxide layer, heat treatment for forming a buffer oxide film for ion implantation into the diffusion layer, heat treatment for activating implanted impurities, and recovery of implantation damage. The semiconductor device is subjected to a plurality of heat treatments such as the above heat treatment. At that time, film peeling or step breakage may occur in the metal silicide layer, or the metal silicide layer may be abnormally oxidized. The film peeling occurs due to the change in the film stress during the heat treatment, and the step breakage similarly occurs due to the generation of cracks at the step portion due to the change in the film stress. Also, abnormal oxidation occurs as follows.

【0003】例えば、前記金属シリサイド層がタングス
テンシリサイド層(WSix:x>2)の場合、WSi
xを一度熱酸化処理すると、 WSix+(x−2)O2 →WSi2 +(x−2)Si
2 の反応式で表される反応により、WSixは結晶化して
WSi2 のストイキオメトリを持ち、グレインを形成す
る。その一方で、WSix中の余剰なシリコンが酸化さ
れて酸化シリコン(SiO2 )となり、これがWSi2
グレイン層表面を被覆する。次に、トランジスタのLD
D(Lightly Doped Drain )構造形成のための最初のイ
オン注入が行われた後、絶縁膜(SiO2 膜)を形成し
てから異方性エッチングを行うことによりスペーサ構造
(サイドウォール)を形成するが、この時前記タングス
テンシリサイド層表面を被覆しているSiO2 膜は異方
性エッチングによりかなり薄いものとなってしまい、次
の熱酸化処理工程(二回目の熱酸化処理工程で、MOS
トランジスタの拡散層上に絶縁膜を形成する工程)でタ
ングステンシリサイド層への酸素の拡散供給を抑制しに
くい膜厚となっている。この状態で、前記二回目の熱酸
化処理を施すと、図3(a)に示したように、タングス
テンシリサイド層表面のSiO2 膜31中を拡散してく
る酸素32と、タングステンシリサイド層の下側にある
多結晶シリコン層から、WSi2 グレイン34のグレイ
ンバンダリーを拡散してくるシリコン35との供給バラ
ンスが保たれている時は、タングステンシリサイド層と
その上のSiO2 膜31との界面付近で、 (正常酸化) Si+O2 →SiO2 の反応式で表される反応のみが進行する。これに対して
前記供給バランスが崩れて酸素32の供給が過剰になる
と、図3(b)に示したように、WSixグレイン34
そのものが酸化され、下式で示される異常酸化反応が生
じる。 (異常酸化)WSi2 +(7/2)O2 →WO3 +2S
iO2 上式に示したように異常酸化反応が生じると、WO3
(酸化タングステン)36が生成される。異常酸化が一
旦生じると、WSi2 グレイン34の破壊による抵抗の
増大、WO3 (酸化タングステン)36の生成による体
積膨張、ひいては、膜剥れや断線などを引き起こす。な
お図3において、符号33はSiO2 分子を示してい
る。
For example, when the metal silicide layer is a tungsten silicide layer (WSix: x> 2), WSi
When x is once thermally oxidized, WSix + (x-2) O 2 → WSi 2 + (x-2) Si
By the reaction represented by the reaction formula of O 2 , WSix is crystallized and has the stoichiometry of WSi 2 , forming grains. On the other hand, excess silicon in WSix is oxidized to silicon oxide (SiO 2 ), which is WSi 2
Cover the surface of the grain layer. Next, the LD of the transistor
After the first ion implantation for forming a D (Lightly Doped Drain) structure is performed, an insulating film (SiO 2 film) is formed and then anisotropic etching is performed to form a spacer structure (sidewall). However, at this time, the SiO 2 film covering the surface of the tungsten silicide layer becomes considerably thin due to anisotropic etching, and the next thermal oxidation treatment step (in the second thermal oxidation treatment step,
In the step of forming an insulating film on the diffusion layer of the transistor), it is difficult to suppress the diffusion supply of oxygen to the tungsten silicide layer. In this state, when the second thermal oxidation treatment is performed, oxygen 32 diffusing in the SiO 2 film 31 on the surface of the tungsten silicide layer and the lower portion of the tungsten silicide layer as shown in FIG. When the supply balance from the polycrystalline silicon layer on the side with the silicon 35 diffusing the grain boundary of the WSi 2 grain 34 is maintained, the interface between the tungsten silicide layer and the SiO 2 film 31 thereabove. In the vicinity, only the reaction represented by the reaction formula of (normal oxidation) Si + O 2 → SiO 2 proceeds. On the other hand, when the supply balance is lost and the supply of oxygen 32 becomes excessive, as shown in FIG.
The substance itself is oxidized, and an abnormal oxidation reaction shown by the following formula occurs. (Abnormal oxidation) WSi 2 + (7/2) O 2 → WO 3 + 2S
iO 2 If an abnormal oxidation reaction occurs as shown in the above formula, WO 3
(Tungsten oxide) 36 is generated. Once the abnormal oxidation occurs, the resistance increases due to the destruction of the WSi 2 grains 34, the volume expansion due to the generation of WO 3 (tungsten oxide) 36, and the film peeling and the wire breakage occur. In FIG. 3, reference numeral 33 indicates SiO 2 molecules.

【0004】これらの現象を回避するため、ポリサイド
層の上層側を構成する金属シリサイド層表面に予めシリ
コン酸化膜、あるいはシリコン窒化膜、あるいはPSG
(Phospho Silicate Glass)膜等の絶縁キャップ層を形
成しておく半導体装置の製造方法(特開平5−2266
71号公報)が提案されている。この場合、熱酸化処理
の前にあらかじめ絶縁キャップ層を形成しておけば、該
絶縁キャップ層が酸素の拡散供給を律速・抑制するの
で、シリコンと酸素との供給バランスを崩すことなく正
常な酸化を行なわせることが可能になる。
In order to avoid these phenomena, a silicon oxide film, a silicon nitride film, or PSG is previously formed on the surface of the metal silicide layer constituting the upper side of the polycide layer.
(Phospho Silicate Glass) film or other insulating cap layer is formed on the semiconductor device.
No. 71) has been proposed. In this case, if the insulating cap layer is formed in advance before the thermal oxidation treatment, the insulating cap layer controls and suppresses the diffusion and supply of oxygen, so that the normal oxidation can be performed without disturbing the supply balance of silicon and oxygen. Can be performed.

【0005】次に、図4に基づいて前記公報に開示され
た半導体装置の製造方法に基づいて半導体装置を製造す
る場合の一例として、MOSトランジスタのゲ−ト電極
をポリサイド構造で形成する場合の各工程を簡単に説明
する。図4は前記各工程を順に示した模式的断面図であ
る。
Next, as an example of manufacturing a semiconductor device based on the method of manufacturing a semiconductor device disclosed in the above publication based on FIG. 4, in the case of forming a gate electrode of a MOS transistor with a polycide structure Each step will be briefly described. FIG. 4 is a schematic cross-sectional view showing the above steps in order.

【0006】工程(a):半導体基板1上に形成された
ゲ−ト酸化膜8上に、減圧CVD装置によりSiH4
スを用いて2000Åの多結晶シリコン層2を形成する
(例えば、SiH4 :250sccm、N2 :500s
ccmの割合の混合ガスを供給し、温度620℃、圧力
0.3Torrの条件で形成する)。次に、コ−ルドウ
ォ−ル型減圧CVD装置によりWF6 、SiH4 の混合
ガスを用いて2000Åのタングステンシリサイド層3
を形成し(例えば、WF6 :1.6sccm、SiH
4 :300sccmの割合の混合ガスを供給し、温度3
80℃、圧力200mTorrの条件で形成し)、ポリ
サイド層23を形成する。その後、絶縁キャップ層とし
てのSiO2 キャップ膜4をCVD装置によりSiH
4 、N2 Oの混合ガスを用いて絶縁キャップ層としての
SiO2 キャップ膜4を形成した後(例えばプラズマC
VD装置を用い、SiH4 :6sccm、N2 O:4s
ccmの割合の混合ガスを供給し、温度400℃、圧力
2.2Torrの条件で形成した後)、SiO2 キャッ
プ膜4上にゲ−ト電極形成用のレジストパタ−ン5をフ
ォトリソグラフィ−技術により形成する。
Step (a): A 2000 Å polycrystalline silicon layer 2 is formed on the gate oxide film 8 formed on the semiconductor substrate 1 by a low pressure CVD apparatus using SiH 4 gas (for example, SiH 4 : 250 sccm, N 2 : 500 s
It is formed under the conditions of a temperature of 620 ° C. and a pressure of 0.3 Torr by supplying a mixed gas of ccm ratio). Next, using a cold wall type low pressure CVD apparatus, a tungsten silicide layer 3 of 2000 Å is formed by using a mixed gas of WF 6 and SiH 4.
(For example, WF 6 : 1.6 sccm, SiH
Supplying mixed gas of 4 : 300sccm, temperature 3
(Formed under the conditions of 80 ° C. and a pressure of 200 mTorr), the polycide layer 23 is formed. After that, the SiO 2 cap film 4 serving as an insulating cap layer is SiH
After forming a SiO 2 cap film 4 as an insulating cap layer using a mixed gas of N 4 and N 2 O (for example, plasma C
With VD apparatus, SiH 4: 6sccm, N 2 O: 4s
After supplying a mixed gas of ccm ratio and forming it at a temperature of 400 ° C. and a pressure of 2.2 Torr), a resist pattern 5 for forming a gate electrode is formed on the SiO 2 cap film 4 by a photolithography technique. Form.

【0007】工程(b):SiO2 キャップ膜4をRI
E(Reactive Ion Etching)によりCF4 ガスを用いて
エッチングし、次に、タングステンシリサイド層3及び
多結晶シリコン層2をRIEによりCl2 、O2 の混合
ガスを用いてエッチングする。
Step (b): The SiO 2 cap film 4 is RI
Etching is performed using CF 4 gas by E (Reactive Ion Etching), and then the tungsten silicide layer 3 and the polycrystalline silicon layer 2 are etched by RIE using a mixed gas of Cl 2 and O 2 .

【0008】工程(c):不要となったレジストパタ−
ン5をO2 プラズマを用いてアッシングする。
Step (c): Resist pattern no longer needed
The ash 5 is ashed with O 2 plasma.

【0009】工程(d):酸素雰囲気中で900℃、6
0分の熱酸化処理を施し、タングステンシリサイド層3
の結晶化を図ると共に、拡散層14へのイオン注入用バ
ッファ酸化膜12を形成した後、LDD構造形成のため
のイオン注入を行う。なおこの時、SiO2 キャップ膜
4が前記熱酸化処理により成長したSiO2 膜11とな
ってタングステンシリサイド層3上に形成される。
Step (d): 900 ° C. in oxygen atmosphere, 6
The tungsten silicide layer 3 was subjected to a thermal oxidation process for 0 minutes.
Is crystallized and the buffer oxide film 12 for ion implantation is formed in the diffusion layer 14, and then ion implantation for forming the LDD structure is performed. At this time, the SiO 2 cap film 4 is formed on the tungsten silicide layer 3 as the SiO 2 film 11 grown by the thermal oxidation process.

【0010】工程(e):サイドウォ−ルを形成するた
めに、SiH4 、N2 Oの混合ガスを用いてシリコン基
板1上に2500ÅのSiO2 膜6を形成する(例え
ば、SiH4 :65sccm、N2 O:3250scc
mの割合の混合ガスを供給し、温度850℃、圧力0.
35mTorrの条件下の減圧CVD法により形成す
る)。
Step (e): To form a sidewall, a 2500 Å SiO 2 film 6 is formed on the silicon substrate 1 using a mixed gas of SiH 4 and N 2 O (for example, SiH 4 : 65 sccm). , N 2 O: 3250 scc
m mixed gas is supplied, the temperature is 850 ° C., and the pressure is 0.1.
It is formed by the low pressure CVD method under the condition of 35 mTorr).

【0011】工程(f):CF4 とCHF3 の混合ガス
などを用いた異方性ドライエッチングによりSiO2
6をエッチングし、サイドウォ−ル7を形成する。なお
この時、タングステンシリサイド層3上に残されている
SiO2 膜を符号13とする。
Step (f): The SiO 2 film 6 is etched by anisotropic dry etching using a mixed gas of CF 4 and CHF 3 , etc. to form side walls 7. At this time, the SiO 2 film left on the tungsten silicide layer 3 is denoted by reference numeral 13.

【0012】工程(g):酸素雰囲気(O2 濃度100
%)で、1050℃、30分の熱酸化処理を施し、Si
2 膜9を形成する。
Step (g): Oxygen atmosphere (O 2 concentration 100
%), Subjected to thermal oxidation treatment at 1050 ° C. for 30 minutes,
The O 2 film 9 is formed.

【0013】[0013]

【発明が解決しようとする課題】特開平5−22667
1号の公報に開示された半導体装置の製造方法に基づい
て半導体装置を製造する場合には、以下に示す課題があ
る。まず、工程(a)で示したように、前もって絶縁キ
ャップ層としてのSiO2キャップ膜4を形成する工程
が必要である。加えて、工程(b)で示したように、S
iO2 キャップ膜4をエッチングするにはフッ素系のガ
スを用い、ポリサイド層23のエッチングには塩素系の
ガスを用いる必要があるので、SiO2 キャップ膜4と
ポリサイド層23を所定のパターンにエッチングするに
はまず上層のSiO2 キャップ膜4をエッチングしてか
ら供給ガス種を切り換えてポリサイド層23をエッチン
グしなければならず、必ず二段階のエッチング工程が必
要となる。この方法では、工程時間・工程数が共に増加
するため、半導体製造スピードが遅くなる(スループッ
トが低くなる)という課題がある。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
In the case of manufacturing a semiconductor device based on the method of manufacturing a semiconductor device disclosed in the publication No. 1, there are the following problems. First, as shown in step (a), a step of forming the SiO 2 cap film 4 as an insulating cap layer in advance is required. In addition, as shown in step (b), S
Since it is necessary to use a fluorine-based gas for etching the iO 2 cap film 4 and a chlorine-based gas for etching the polycide layer 23, the SiO 2 cap film 4 and the polycide layer 23 are etched into a predetermined pattern. In order to do so, first, the upper SiO 2 cap film 4 must be etched, and then the polycide layer 23 must be etched by switching the supply gas species, and a two-step etching process is indispensable. This method has a problem that the semiconductor manufacturing speed becomes slow (throughput becomes low) because both the process time and the number of processes increase.

【0014】さらに、タングステンシリサイド層3上に
形成される絶縁膜(SiO2 膜)は、半導体製造工程中
の絶縁膜除去工程などで膜減りを起こし、ある程度以上
薄くなると熱酸化工程で異常酸化を引き起こしてしまう
ので、例えば、工程(f)におけるSiO2 膜13の膜
厚が所定以上に薄くなっている場合には、工程(g)に
おける熱酸化処理でタングステンシリサイド層3に異常
酸化反応が生じる可能性があるので、最初にSiO2
ャップ膜4をかなり厚めに形成しておく必要がある。こ
のためゲ−ト電極の高さが高くなり、半導体装置の平坦
性を損なうという課題がある。
Furthermore, the insulating film (SiO 2 film) formed on the tungsten silicide layer 3 is thinned in the insulating film removing process in the semiconductor manufacturing process, and when it becomes thin to a certain extent, it is abnormally oxidized in the thermal oxidation process. For example, when the thickness of the SiO 2 film 13 in the step (f) is smaller than a predetermined value, an abnormal oxidation reaction occurs in the tungsten silicide layer 3 by the thermal oxidation process in the step (g). Since there is a possibility, the SiO 2 cap film 4 must first be formed to be quite thick. Therefore, the height of the gate electrode becomes high, and the flatness of the semiconductor device is impaired.

【0015】本発明は上記課題に鑑みなされたものであ
り、金属シリサイド層上にSiO2膜等の絶縁キャップ
層を形成しなくとも前記金属シリサイド層の異常酸化を
防止することができ、また従来の半導体装置の製造方法
に比べ、半導体装置の平坦性及び半導体装置製造のスル
−プットを向上させることができる半導体装置の製造方
法を提供することを目的としている。
The present invention has been made in view of the above problems, and it is possible to prevent abnormal oxidation of the metal silicide layer without forming an insulating cap layer such as a SiO 2 film on the metal silicide layer. It is an object of the present invention to provide a semiconductor device manufacturing method capable of improving the flatness of the semiconductor device and the throughput of manufacturing the semiconductor device, as compared with the semiconductor device manufacturing method described above.

【0016】[0016]

【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置の製造方法は、ポリサイドゲ
−トを用いた半導体装置の製造方法において、一度熱処
理が施されたポリサイドゲ−トに対して、10%以上の
2 を含むO2 雰囲気下で2回目以降の熱処理を施すこ
とを特徴としている。
In order to achieve the above-mentioned object, a method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device using a polycide gate, wherein the polycide gate that has been heat treated once is used. On the other hand, it is characterized in that the second and subsequent heat treatments are performed in an O 2 atmosphere containing 10% or more of N 2 .

【0017】[0017]

【作用】図2及び図3に基づいて作用を説明する。図3
(a)は酸化反応が正常に進行している場合における金
属シリサイド層とSiO2 膜との界面の状態を示した模
式図であり、図3(b)は異常な酸化反応が進行してい
る場合における金属シリサイド層とSiO2 膜との界面
の状態を示した模式図である。以下、金属シリサイド層
がタングステンシリサイド(WSi)層である場合につ
いて説明する。
The operation will be described with reference to FIGS. 2 and 3. FIG.
FIG. 3A is a schematic diagram showing the state of the interface between the metal silicide layer and the SiO 2 film when the oxidation reaction is proceeding normally, and FIG. 3B is the abnormal oxidation reaction proceeding. FIG. 6 is a schematic diagram showing a state of an interface between a metal silicide layer and a SiO 2 film in a case. Hereinafter, a case where the metal silicide layer is a tungsten silicide (WSi) layer will be described.

【0018】半導体基板上に金属シリサイド層として形
成されたWSi層は、通常、形成直後はアモルファス状
態であるが、一旦熱処理を行うと正方晶構造のWSi2
結晶になる。そして、その後の工程で熱酸化処理する場
合、WSi表層部分のWSi2 −SiO2 膜31界面で
酸化反応が進行するわけであるが、多結晶シリコン層
(図示せず)から拡散されたシリコン35の供給と、雰
囲気から表面SiO2 膜31中を拡散した酸素32の供
給とによって反応は維持される。しかし、WSi層表面
のSiO2 膜31がない場合、あるいは非常に薄い場
合、多結晶シリコン層(図示せず)からのシリコン35
の供給に比べて酸素32の供給が相対的に過剰になり、
反応相手を失った酸素32はWSi2 のWと結合するこ
とになってWO3 (酸化タングステン36)が生成さ
れ、WSiが異常酸化される。
The WSi layer formed as a metal silicide layer on the semiconductor substrate is usually in an amorphous state immediately after formation, but once heat-treated, it has a tetragonal structure WSi 2
Become a crystal. When the thermal oxidation process is performed in the subsequent process, the oxidation reaction proceeds at the WSi 2 —SiO 2 film 31 interface in the WSi surface layer portion, but the silicon 35 diffused from the polycrystalline silicon layer (not shown) is used. And the supply of oxygen 32 diffused in the surface SiO 2 film 31 from the atmosphere maintain the reaction. However, when the SiO 2 film 31 on the surface of the WSi layer is not present or is very thin, the silicon 35 from the polycrystalline silicon layer (not shown) is formed.
The supply of oxygen 32 is relatively excessive compared to the supply of
The oxygen 32 that has lost the reaction partner is bonded to W of WSi 2 to generate WO 3 (tungsten oxide 36), and WSi is abnormally oxidized.

【0019】実際のLSIプロセスではタングステンポ
リサイドゲートの形成後、酸化処理が行われ、さらにイ
オン注入やWSi上のSiO2 膜のエッチングといった
処理が施され、再度熱処理される。この時点で上記異常
酸化が発生することが多く見られる。
In the actual LSI process, after the tungsten polycide gate is formed, an oxidization process is performed, a process such as ion implantation and an etching of the SiO 2 film on WSi are performed, and the heat treatment is performed again. At this point, the abnormal oxidation often occurs.

【0020】従来の技術では、WSi層上に絶縁キャッ
プ層として予めある程度の膜厚のSiO2 キャップ膜を
形成しておき、この酸化膜によって酸素32の供給を律
速させ異常酸化を抑制している。本発明は酸素32の供
給の律速化を前記SiO2 キャップ膜を用いるのではな
く、タングステンポリサイドゲ−トに対する2回目以降
の熱処理雰囲気を工夫することによって実現するもので
ある。すなわち、2回目以降の熱処理雰囲気として10
0%の酸素を用いるのではなく、N2 で希釈した酸素雰
囲気を用いることによって酸素32の供給を律速し、酸
素32とシリコン35との供給バランスをとり、異常酸
化反応の発生を抑制している。
In the prior art, a SiO 2 cap film having a certain thickness is formed in advance as an insulating cap layer on the WSi layer, and the oxide film controls the supply of oxygen 32 to suppress abnormal oxidation. . The present invention realizes the rate control of the supply of oxygen 32 by not devising the SiO 2 cap film but by devising the heat treatment atmosphere for the second and subsequent heat treatments for the tungsten polycide gate. That is, the heat treatment atmosphere for the second and subsequent times is 10
By using an oxygen atmosphere diluted with N 2 instead of using 0% oxygen, the supply of the oxygen 32 is rate-controlled and the supply of the oxygen 32 and the silicon 35 is balanced to suppress the occurrence of abnormal oxidation reaction. There is.

【0021】図2はWSi層上に形成されたSiO2
厚とその後の熱酸化処理(1050℃、30分の熱酸化
処理)によって異常酸化の発生する割合を示したグラフ
である。横軸にSiO2 の膜厚、縦軸に異常酸化率をと
り、○で示したグラフは酸素100%の雰囲気で行った
場合を示し、●で示したグラフは窒素希釈酸素濃度10
%の雰囲気で行った場合を示している。
FIG. 2 is a graph showing the SiO 2 film thickness formed on the WSi layer and the ratio of abnormal oxidation caused by the subsequent thermal oxidation treatment (thermal oxidation treatment at 1050 ° C. for 30 minutes). The SiO 2 film thickness is plotted along the abscissa and the abnormal oxidation rate is plotted along the ordinate. The graphs marked with ○ indicate the case where the atmosphere was 100% oxygen, and the graph marked with ● represents the nitrogen diluted oxygen concentration 10
% Shows the case of performing in an atmosphere.

【0022】図2からわかるように、WSi層上のSi
2 膜厚が薄くなるにつれ異常酸化の発生率が増大して
いる。これはSiO2 膜厚が薄くなると、SiO2 膜中
を拡散してSiO2 膜−WSi界面に到達する酸素32
の量が急激に増加するためである。ここで注目すべき
は、濃度100%の酸素雰囲気を用いるよりもN2 希釈
の濃度10%の酸素雰囲気を用いた方が、WSi層上の
SiO2 膜が薄くなっても異常酸化が発生しにくいとい
うことである。図2のグラフは、従来の半導体装置の製
造方法の場合、異常酸化を防止するにはWSi層上のS
iO2 膜厚が100nm程度必要で、前もってSiO2
キャップ膜を形成しておかなければならないことを示し
ている。しかし本発明に係る半導体装置の製造方法の場
合、WSi層上のSiO2 膜厚が50nmであっても殆
ど異常酸化反応は発生せず、前もってSiO2 キャップ
膜を形成しておかなくとも半導体装置の各熱処理工程で
WSi層上に形成されるSiO2 膜の膜厚で十分異常酸
化反応を抑制することができることを示している。すな
わち本発明に係る半導体装置の製造方法を用いれば、W
Si層上に絶縁キャップ層としてSiO2 キャップ膜を
形成しなくともWSi層の異常酸化を防ぐことが可能で
ある。
As can be seen from FIG. 2, the Si on the WSi layer is
The occurrence rate of abnormal oxidation increases as the O 2 film thickness decreases. This in SiO 2 film thickness decreases, the oxygen 32 to reach the SiO 2 film -WSi surface by diffusing SiO 2 film
This is because the amount of is rapidly increased. It should be noted here that abnormal oxidation occurs even when the SiO 2 film on the WSi layer is thinned by using an N 2 diluted oxygen atmosphere of 10% concentration rather than using an oxygen atmosphere of 100% concentration. It is difficult. In the case of the conventional semiconductor device manufacturing method, the graph of FIG.
iO 2 film thickness is required about 100nm, in advance SiO 2
It indicates that the cap film must be formed. However, in the case of the method for manufacturing a semiconductor device according to the present invention, an abnormal oxidation reaction hardly occurs even if the SiO 2 film thickness on the WSi layer is 50 nm, and the semiconductor device can be formed without forming the SiO 2 cap film in advance. It is shown that the abnormal oxidation reaction can be sufficiently suppressed by the film thickness of the SiO 2 film formed on the WSi layer in each heat treatment step. That is, if the method for manufacturing a semiconductor device according to the present invention is used, W
It is possible to prevent abnormal oxidation of the WSi layer without forming a SiO 2 cap film as an insulating cap layer on the Si layer.

【0023】[0023]

【実施例及び比較例】以下、本発明に係る半導体装置の
製造方法の実施例を図面に基づいて説明する。図1は実
施例に係る半導体装置の製造方法を用いてMOSトラン
ジスタのゲ−ト電極を形成する場合の各工程を順に示し
た模式的断面図である。
EXAMPLES AND COMPARATIVE EXAMPLES Examples of a semiconductor device manufacturing method according to the present invention will be described below with reference to the drawings. FIG. 1 is a schematic cross-sectional view sequentially showing each step in the case of forming a gate electrode of a MOS transistor using the method for manufacturing a semiconductor device according to the embodiment.

【0024】工程(a):半導体基板1上に形成された
ゲート酸化膜8上に減圧CVD装置によりSiH4 、N
2 の混合ガスを用いて2000Åの多結晶シリコン層2
を形成する(例えば、SiH4 :250sccm、N
2 :500sccmの割合の混合ガスを供給し、温度6
20℃、圧力0.3Torrの条件で形成する)。次
に、コールドウォール型減圧CVD装置によりWF6
SiH4 の混合ガスを用いて2000Åのタングステン
シリサイド(WSi)層3を形成する(例えば、WF
6 :1.6sccm、SiH4 :300sccmの割合
の混合ガスを供給し、温度620℃、圧力0.3Tor
rの条件で形成する)。その後、ゲート電極形成用のレ
ジストパターン5をフォトリソグラフィー技術により形
成する。
Step (a): SiH 4 , N is formed on the gate oxide film 8 formed on the semiconductor substrate 1 by a low pressure CVD apparatus.
2000Å polycrystalline silicon layer 2 using 2 mixed gas
(For example, SiH 4 : 250 sccm, N
2 : The mixed gas of 500 sccm was supplied, and the temperature was 6
It is formed under the conditions of 20 ° C. and a pressure of 0.3 Torr). Next, using a cold wall type low pressure CVD apparatus, WF 6 ,
A 2000 Å tungsten silicide (WSi) layer 3 is formed using a mixed gas of SiH 4 (for example, WF
A mixed gas having a ratio of 6 : 1.6 sccm and SiH 4 : 300 sccm is supplied, and the temperature is 620 ° C. and the pressure is 0.3 Tor.
formed under the condition of r). After that, a resist pattern 5 for forming a gate electrode is formed by a photolithography technique.

【0025】工程(b):WSi層3及び多結晶シリコ
ン層2とで構成されるポリサイド層23をRIEにより
Cl2 、O2 の混合ガスを用いてエッチングする。
Step (b): The polycide layer 23 composed of the WSi layer 3 and the polycrystalline silicon layer 2 is etched by RIE using a mixed gas of Cl 2 and O 2 .

【0026】工程(c):不用となったレジストパタ−
ン5をO2 プラズマを用いてアッシングする。
Step (c): Unused resist pattern
The ash 5 is ashed with O 2 plasma.

【0027】工程(d):900℃、60分の熱酸化処
理を行いWSi層3の結晶化を図ると共に、拡散層14
上にイオン注入のためのバッファ酸化膜12を形成した
後、LDD構造形成のためのイオン注入を行う。なおこ
の時、前記熱酸化処理によりWSi層3上にはSiO2
膜15が形成される。
Step (d): The WSi layer 3 is crystallized by performing thermal oxidation treatment at 900 ° C. for 60 minutes, and the diffusion layer 14 is formed.
After forming the buffer oxide film 12 for ion implantation on the top, ion implantation for forming an LDD structure is performed. At this time, SiO 2 is formed on the WSi layer 3 by the thermal oxidation process.
The film 15 is formed.

【0028】工程(e):サイドウォールを形成するた
め、SiH4 ガスとN2 Oガスを用いて半導体基板1上
に2500ÅのSiO2 膜6を形成する(例えば、Si
4:65sccm、N2 O:3250sccmの割合
の混合ガスを供給し、温度850℃、圧力0.35mT
orrの条件下の減圧CVD法により形成する)。
Step (e): To form a sidewall, a 2500 Å SiO 2 film 6 is formed on the semiconductor substrate 1 using SiH 4 gas and N 2 O gas (for example, Si
A mixed gas of H 4 : 65 sccm and N 2 O: 3250 sccm was supplied, and the temperature was 850 ° C. and the pressure was 0.35 mT.
It is formed by the low pressure CVD method under the condition of orr).

【0029】工程(f):異方性エッチング例えばCF
4 とCHF3 の混合ガスを用いた異方性ドライエッチン
グによりSiO2 膜6をエッチングし、サイドウォール
7を形成する。この時、前記エッチングにより除去され
ずにWSi層3上に残っているSiO2 膜を16とす
る。
Step (f): anisotropic etching such as CF
The SiO 2 film 6 is etched by anisotropic dry etching using a mixed gas of 4 and CHF 3 to form sidewalls 7. At this time, the SiO 2 film left on the WSi layer 3 without being removed by the etching is set to 16.

【0030】工程(g):窒素希釈の酸素雰囲気(O2
濃度10%)で、1050℃、30分の熱酸化処理を施
し、拡散層14上にSiO2 膜9を形成する。
Step (g): Oxygen atmosphere diluted with nitrogen (O 2
At a concentration of 10%), thermal oxidation treatment is performed at 1050 ° C. for 30 minutes to form the SiO 2 film 9 on the diffusion layer 14.

【0031】以上説明したように実施例に係る半導体装
置の製造方法にあっては、図4に示した従来の半導体装
置の製造方法に比べ、工程(a)においてSiO2 キャ
ップ膜4を形成する工程を省略することができ、さらに
工程(b)においてSiO2キャップ膜4をエッチング
する工程も省略することができる。図1の工程(d)で
WSi層3の表面上には1000Å程度のSiO2 膜1
5が形成されるが、SiO2 膜15は工程(f)で厚さ
が400Å程度のSiO2膜16になっている。この状
態で工程(g)において前記条件のもとで熱酸化処理を
行った後、断面をSEM観察したがWSi層3の異常酸
化は認められなかった。
As described above, in the method of manufacturing the semiconductor device according to the embodiment, the SiO 2 cap film 4 is formed in the step (a) as compared with the conventional method of manufacturing the semiconductor device shown in FIG. The step can be omitted, and the step of etching the SiO 2 cap film 4 in the step (b) can also be omitted. In the step (d) of FIG. 1, a SiO 2 film 1 of about 1000 Å is formed on the surface of the WSi layer 3.
5 is formed, the SiO 2 film 15 is a SiO 2 film 16 having a thickness of about 400 Å in the step (f). In this state, in step (g), the thermal oxidation treatment was performed under the above-mentioned conditions, and then the cross section was observed by SEM, but no abnormal oxidation of the WSi layer 3 was observed.

【0032】〈比較例〉SiO2 キャップ膜4の膜厚が
約500Å(サンプルa)のものと約1000Å(サン
プルb)のものとの二種類のサンプルに関し、図4に示
した工程に従ってポリサイドゲ−ト電極を有するMOS
トランジスタを製造した。図4(d)の工程においてW
Si層3上面のSiO2 膜11の膜厚は、サンプルaで
は1080Å程度であり、サンプルbでは1330Å程
度であったが、図4(f)の工程になると、WSi層3
上面のSiO2 膜13の膜厚はサンプルaでは490Å
程度、サンプルbでは740Å程度になっていた。この
状態で図4(g)の工程での熱酸化処理をO2 :100
%雰囲気中で施したところ、サンプルbでは異常酸化を
生じなかったが、サンプルaでは異常酸化を生じた。
<Comparative Example> With respect to two kinds of samples of which the film thickness of the SiO 2 cap film 4 is about 500 Å (sample a) and about 1000 Å (sample b), polycide film is formed according to the process shown in FIG. MOS having a gate electrode
A transistor was manufactured. In the process of FIG. 4D, W
The film thickness of the SiO 2 film 11 on the upper surface of the Si layer 3 was about 1080 Å in the sample a and about 1330 Å in the sample b, but in the step of FIG.
The thickness of the SiO 2 film 13 on the upper surface is 490Å in the sample a.
And about 740 Å in sample b. The thermal oxidation treatment in the step of FIG. 4 (g) in this state O 2: 100
%, No abnormal oxidation occurred in sample b, but abnormal oxidation occurred in sample a.

【0033】以上説明したように従来の半導体製造方法
の場合、上記比較例及び図2のグラフに示したように、
異常酸化反応の発生を防止するには、WSi層3の上面
に絶縁キャップ層として1000Å(100nm)程度
のSiO2 キャップ膜4を形成する必要があるのに対
し、実施例に係る半導体装置の製造方法の場合、SiO
2 キャップ膜4等の絶縁キャップ層を形成しなくとも異
常酸化反応の発生を防止することができる。また前記絶
縁キャップ層を形成しなくてよいので、その分、ゲ−ト
電極の高さを抑えることができ半導体装置の平坦性を向
上させることができる(図1(g)及び図4(g)参
照)。
In the case of the conventional semiconductor manufacturing method as described above, as shown in the comparative example and the graph of FIG.
In order to prevent the occurrence of abnormal oxidation reaction, it is necessary to form a SiO 2 cap film 4 of about 1000 Å (100 nm) as an insulating cap layer on the upper surface of the WSi layer 3, while manufacturing the semiconductor device according to the embodiment. In the case of the method, SiO
2 It is possible to prevent the abnormal oxidation reaction from occurring without forming an insulating cap layer such as the cap film 4. Further, since it is not necessary to form the insulating cap layer, the height of the gate electrode can be suppressed accordingly, and the flatness of the semiconductor device can be improved (FIGS. 1G and 4G). )reference).

【0034】[0034]

【発明の効果】以上詳述したように本発明に係る半導体
装置の製造方法にあっては、異常酸化防止用のSiO2
キャップ膜等の絶縁キャップ層を熱酸化処理前にCVD
法などで金属シリサイド層の上面に形成しなくとも、異
常酸化を防止することができる。また、前記絶縁キャッ
プ層を形成しなくてもよいので該形成工程を省くことが
でき、したがって電極パタ−ンを形成する際の前記絶縁
キャップ層のエッチング工程をも省くことができるの
で、従来の半導体装置の製造方法に比べ、半導体装置製
造のスル−プットを向上させることができる。さらに前
記絶縁キャップ層を形成しなくてもよくなる分、素子の
高さを抑えることができ、半導体装置の平坦性を向上さ
せることができる。
As described above in detail, in the method of manufacturing a semiconductor device according to the present invention, SiO 2 for preventing abnormal oxidation is used.
CVD of insulating cap layer such as cap film before thermal oxidation
Abnormal oxidation can be prevented without forming it on the upper surface of the metal silicide layer by the method. Further, since it is not necessary to form the insulating cap layer, the forming step can be omitted. Therefore, the etching step of the insulating cap layer when forming the electrode pattern can also be omitted. Compared with the method of manufacturing a semiconductor device, the throughput of manufacturing a semiconductor device can be improved. Further, since it is not necessary to form the insulating cap layer, the height of the element can be suppressed and the flatness of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る半導体装置の製造方法を
用いて半導体装置を製造する場合の各工程を順に模式的
に示した断面図である。
FIG. 1 is a cross-sectional view schematically showing each step in the order of manufacturing a semiconductor device using a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】タングステンシリサイド(WSi)層上に形成
されたSiO2 膜の膜厚と異常酸化の発生する割合を示
したグラフである。
FIG. 2 is a graph showing a thickness of a SiO 2 film formed on a tungsten silicide (WSi) layer and a ratio of occurrence of abnormal oxidation.

【図3】(a)は正常な酸化反応が進行している場合の
タングステンシリサイド(WSi)層とSiO2 膜との
界面付近の状態を模式的に示した断面図である。(b)
は異常酸化反応が進行している場合のWSi層とSiO
2 膜との界面付近の状態を模式的に示した断面図であ
る。
FIG. 3A is a cross-sectional view schematically showing a state near an interface between a tungsten silicide (WSi) layer and a SiO 2 film when a normal oxidation reaction is in progress. (B)
Is the WSi layer and SiO when the abnormal oxidation reaction is in progress.
FIG. 3 is a cross-sectional view schematically showing a state near the interface with the two films.

【図4】従来の半導体装置の製造方法で半導体装置を製
造する場合の各工程を順に模式的に示した断面図であ
る。
FIG. 4 is a cross-sectional view schematically showing steps in the case of manufacturing a semiconductor device by a conventional method of manufacturing a semiconductor device, in order.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 多結晶シリコン層 3 タングステンシリサイド(WSi)層 23 ポリサイド層 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Polycrystalline silicon layer 3 Tungsten silicide (WSi) layer 23 Polycide layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ポリサイドゲートを用いた半導体装置の
製造方法において、一度熱処理が施されたポリサイドゲ
−トに対して、10%以上のN2 を含むO2雰囲気下で
2回目以降の熱処理を施すことを特徴とする半導体装置
の製造方法。
1. A method of manufacturing a semiconductor device using a polycide gate, wherein the second and subsequent heat treatments are performed in an O 2 atmosphere containing 10% or more of N 2 with respect to the polycide gate that has been heat-treated once. A method of manufacturing a semiconductor device, which comprises:
JP16649094A 1994-07-19 1994-07-19 Manufacture of semiconductor device Pending JPH0832066A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16649094A JPH0832066A (en) 1994-07-19 1994-07-19 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16649094A JPH0832066A (en) 1994-07-19 1994-07-19 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0832066A true JPH0832066A (en) 1996-02-02

Family

ID=15832355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16649094A Pending JPH0832066A (en) 1994-07-19 1994-07-19 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0832066A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975397A (en) * 1985-04-13 1990-12-04 Feldmuehle Aktiengesellschaft Sintered molding, a method for producing it and its use
JP2005045204A (en) * 2003-07-24 2005-02-17 Samsung Electronics Co Ltd Semiconductor element of soi structure provided with recess and its fabricating process
KR100472745B1 (en) * 2002-10-31 2005-03-11 삼성전자주식회사 Method for forming a gate electrode and forming a semiconductor device having the gate electrode and method for oxidation of substrate
KR100465855B1 (en) * 1997-12-27 2005-05-19 주식회사 하이닉스반도체 Gate electrode formation method of semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975397A (en) * 1985-04-13 1990-12-04 Feldmuehle Aktiengesellschaft Sintered molding, a method for producing it and its use
KR100465855B1 (en) * 1997-12-27 2005-05-19 주식회사 하이닉스반도체 Gate electrode formation method of semiconductor device
KR100472745B1 (en) * 2002-10-31 2005-03-11 삼성전자주식회사 Method for forming a gate electrode and forming a semiconductor device having the gate electrode and method for oxidation of substrate
US6881637B2 (en) 2002-10-31 2005-04-19 Samsung Electronics Co., Ltd. Method of forming a gate electrode, method of manufacturing a semiconductor device having the gate electrode, and method of oxidizing a substrate
JP2005045204A (en) * 2003-07-24 2005-02-17 Samsung Electronics Co Ltd Semiconductor element of soi structure provided with recess and its fabricating process

Similar Documents

Publication Publication Date Title
JP6027531B2 (en) MOS transistor including SiON gate dielectric with increased nitrogen concentration at its sidewall
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JPH09172166A (en) Forming method of semiconductor integrated circuit
JP2000243753A (en) Method for forming metal wiring of semiconductor element
JPH0832066A (en) Manufacture of semiconductor device
JP3163996B2 (en) Method for manufacturing semiconductor device
US20030232503A1 (en) Method for manufacturing semiconductor device
JP2698724B2 (en) Thin film transistor and method of manufacturing the same
US7211523B2 (en) Method for forming field oxide
JPH023244A (en) Manufacture of semiconductor device
JP2001036078A (en) Mos-type transistor and manufacture thereof
JP2001015754A (en) Method for forming conductive line of semiconductor device
JP3093600B2 (en) Method for manufacturing semiconductor device
JPH06232155A (en) Manufacture of semiconductor device
US7358197B2 (en) Method for avoiding polysilicon film over etch abnormal
US20040198041A1 (en) Method of manufacturing a semiconductor device
JPH0888198A (en) Manufacture of semiconductor device
KR100219416B1 (en) Method of manufacturing semiconductor device
JP4585205B2 (en) Manufacturing method of semiconductor device
JPH08250717A (en) Manufacture of semiconductor device
JPH0878411A (en) Semiconductor device and its manufacture
JP4301138B2 (en) Manufacturing method of semiconductor device
JPH0629554A (en) Manufacture of semiconductor device
JPH0864808A (en) Semiconductor device and its manufacture
JPH11345871A (en) Manufacture of semiconductor device