JPH08316856A - Converter - Google Patents

Converter

Info

Publication number
JPH08316856A
JPH08316856A JP7121366A JP12136695A JPH08316856A JP H08316856 A JPH08316856 A JP H08316856A JP 7121366 A JP7121366 A JP 7121366A JP 12136695 A JP12136695 A JP 12136695A JP H08316856 A JPH08316856 A JP H08316856A
Authority
JP
Japan
Prior art keywords
circuit
chassis
substrate
converter
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7121366A
Other languages
Japanese (ja)
Inventor
Akihiro Yamazaki
彰弘 山崎
Masakatsu Suzuki
雅勝 鈴木
Hideyuki Iino
秀行 飯野
Hiroaki Ohata
宏明 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yagi Antenna Co Ltd
Original Assignee
Yagi Antenna Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yagi Antenna Co Ltd filed Critical Yagi Antenna Co Ltd
Priority to JP7121366A priority Critical patent/JPH08316856A/en
Publication of JPH08316856A publication Critical patent/JPH08316856A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

PURPOSE: To avoid the adverse effect due to leaked spurious radiation. CONSTITUTION: A chassis 21 whose two sides opposite to each other are mounted with at least two boards, and circuits (high frequency amplifier circuit, frequency mixer circuit and intermediate frequency amplifier circuit) of the frequency mixer amplifier circuit group are provided to the converter using a PLL control circuit. Then the converter is provided with the board 22 fitted to one side of the chassis 21, the board 23 with the PLL control circuit mounted thereon and fitted to the other side opposite to the side on which the board 22 of the chassis 21 is fitted, 1st shield covers 27, 29 covering respectively the boards 22 and 23.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、PLL(phase-locked
loop :位相同期ループ)回路を使用した、例えば放送
衛星(BS:broadcasting satellite)、通信衛星(C
S:communication satellite )用のコンバータに関す
る。
BACKGROUND OF THE INVENTION The present invention relates to a PLL (phase-locked).
loop: For example, a broadcasting satellite (BS: broadcasting satellite), a communication satellite (C:
S: communication satellite) converter.

【0002】[0002]

【従来の技術】従来、PLL(phase-locked loop :位
相同期ループ)回路を使用した、放送衛星(BS:broa
dcasting satellite)、通信衛星(CS:communicatio
n satellite )用のコンバータ(以下、BS・CSコン
バータと称する)は、図2に示すような構造となってい
る。
2. Description of the Related Art Conventionally, a broadcasting satellite (BS: broa) using a PLL (phase-locked loop) circuit is used.
dcasting satellite, communication satellite (CS: communicatio)
A converter for n satellite) (hereinafter referred to as a BS / CS converter) has a structure as shown in FIG.

【0003】BS・CSコンバータは、マイクロ波入力
用導波管部を設けたシャーシ1に、2種類以上の基板が
取り付けられるように形成されている。図2に示す例で
は、シャーシ1の相対する2つの面に2枚の基板2,3
が取り付けられている。一方の基板2には、高周波増幅
回路、周波数混合回路、PLL制御回路(以上の回路は
図示せず)、局部発振器4等が設けられている。他方の
基板3には、中間周波数増幅回路、電源回路等が設けら
れている。基板3は、外部出力用同軸コネクタ5と、接
続部6によって接続されている。
The BS / CS converter is formed so that two or more types of substrates can be attached to a chassis 1 provided with a microwave input waveguide section. In the example shown in FIG. 2, two boards 2 and 3 are provided on two opposite surfaces of the chassis 1.
Is attached. A high frequency amplifier circuit, a frequency mixing circuit, a PLL control circuit (the above circuits are not shown), a local oscillator 4 and the like are provided on one substrate 2. The other substrate 3 is provided with an intermediate frequency amplifier circuit, a power supply circuit and the like. The board 3 is connected to the external output coaxial connector 5 by a connecting portion 6.

【0004】また、シャーシ1には、基板2を覆うよう
にシールド蓋7が、ねじ止め等によって固定されてい
る。シールド蓋7には、図2に示すように、基板2に設
けられた各回路の配置に合わせて仕切板8が設けられて
おり、基板2の各回路ブロックが、シールド蓋7の仕切
板8によって仕切られ、各回路間を相互にシールドする
ようになっている。
A shield cover 7 is fixed to the chassis 1 by screws or the like so as to cover the substrate 2. As shown in FIG. 2, the shield lid 7 is provided with a partition plate 8 according to the arrangement of the circuits provided on the substrate 2, and each circuit block of the substrate 2 is provided with a partition plate 8 of the shield lid 7. It is divided by and is designed to shield each circuit from each other.

【0005】BS・CSコンバータは、局部発振器4か
ら発振される局部発振周波数を、PLL回路を用いて安
定化させている。このため、PLL制御回路部内のスプ
リアスが周波数混合回路や他の回路に漏洩するのを防ぐ
ために、シールド蓋7(仕切板8)が設けられている。
The BS / CS converter stabilizes a local oscillation frequency oscillated from the local oscillator 4 by using a PLL circuit. Therefore, the shield lid 7 (partition plate 8) is provided in order to prevent spurious in the PLL control circuit unit from leaking to the frequency mixing circuit and other circuits.

【0006】[0006]

【発明が解決しようとする課題】このように従来のBS
・CSコンバータでは、1枚の基板2に周波数混合回
路、PLL制御回路が設けられ、シールド蓋7(仕切板
8)によって各回路ブロックをシールドする構成となっ
ていた。
As described above, the conventional BS
In the CS converter, the frequency mixing circuit and the PLL control circuit are provided on one substrate 2, and each circuit block is shielded by the shield lid 7 (partition plate 8).

【0007】しかしながら、周波数混合回路とPLL制
御回路とが、シールド蓋7の仕切板8のみでシールドさ
れる構成のため、シールド蓋7をシャーシ1に取り付け
るねじ止めの緩みや、仕切板8の製造上の精度のばらつ
き等の原因により、シールドが不完全となる場合があっ
た。この場合、基板2と仕切板8との隙間から、PLL
制御回路部内のスプリアスが周波数混合回路に漏洩して
しまうことがあった。
However, since the frequency mixing circuit and the PLL control circuit are shielded only by the partition plate 8 of the shield lid 7, the loosening of the screwing for attaching the shield lid 7 to the chassis 1 and the production of the partition plate 8. The shield may be incomplete due to the above-mentioned variations in accuracy. In this case, from the gap between the substrate 2 and the partition plate 8, the PLL
Spurious in the control circuit section may leak to the frequency mixing circuit.

【0008】また、PLL制御回路内のスプリアスが中
間周波数の帯域であった場合、反対面側にある基板3の
中間周波数増幅回路で増幅されてしまう。この場合、外
部出力用の同軸コネクタ5からは、漏洩したスプリアス
により、例えば40dBくらい増幅された信号が出力さ
れてしまう。
Further, if the spurious in the PLL control circuit is in the intermediate frequency band, it is amplified by the intermediate frequency amplification circuit of the substrate 3 on the opposite surface side. In this case, a signal amplified by, for example, about 40 dB is output from the external output coaxial connector 5 due to the leaked spurious.

【0009】本発明は前記のような事情を考慮してなさ
れたもので、PLL制御回路部からのスプリアスの漏洩
による悪影響を回避することが可能なコンバータを提供
することを目的とする。
The present invention has been made in consideration of the above circumstances, and an object of the present invention is to provide a converter capable of avoiding an adverse effect due to leakage of spurious from the PLL control circuit section.

【0010】[0010]

【課題を解決するための手段】本発明は、PLL制御回
路を使用したコンバータにおいて、少なくとも2枚の基
板を相対する2つの面に取り付けられるように形成され
たシャーシと、周波数混合増幅回路系の回路が設けら
れ、前記シャーシの一方の面に取り付けられた第1の基
板と、PLL制御回路が設けられ、前記シャーシの前記
第1の基板が取り付けられた面と相対する他方の面に取
り付けられた第2の基板と、前記第1の基板と前記第2
の基板のそれぞれを覆うシールド蓋とを具備したことを
特徴とする。
SUMMARY OF THE INVENTION The present invention relates to a converter using a PLL control circuit, including a chassis formed so that at least two substrates are mounted on two opposing surfaces, and a frequency mixing amplifier circuit system. A circuit is provided and a first board is mounted on one surface of the chassis, and a PLL control circuit is provided and is mounted on the other surface of the chassis opposite to the surface on which the first board is mounted. A second substrate, the first substrate and the second substrate
And a shield cover that covers each of the substrates.

【0011】[0011]

【作用】このような構成によれば、周波数混合増幅回路
系の回路(例えば高周波増幅回路、周波数混合回路、中
間周波数増幅回路が含まれる)が設けられた基板と、P
LL制御回路が設けられた基板とが、相互にシャーシを
挟んだ配置となる。すなわち、シャーシがシールド機能
を果たすことになり、PLL制御回路からのスプリアス
が、周波数混合増幅回路系の回路に漏洩しないシールド
特性が得られる。さらに、各基板が、それぞれシールド
蓋によって覆われるため、より一層、安定したシールド
特性が得られる。
According to such a configuration, a substrate provided with a circuit of a frequency mixing amplifier circuit system (including, for example, a high frequency amplifier circuit, a frequency mixing circuit, and an intermediate frequency amplifier circuit),
The board and the board on which the LL control circuit is provided are arranged such that the chassis is sandwiched therebetween. That is, the chassis performs the shield function, and the shield characteristic that the spurious from the PLL control circuit does not leak to the circuit of the frequency mixing amplifier circuit system is obtained. Furthermore, since each substrate is covered by the shield lid, more stable shield characteristics can be obtained.

【0012】[0012]

【実施例】以下、図面を参照して本発明の一実施例を説
明する。図1は本実施例に係わるコンバータの構成を示
す断面図である。図1に示すコンバータは、PLL(ph
ase-locked loop :位相同期ループ)回路を使用した、
放送衛星(BS:broadcasting satellite)、通信衛星
(CS:communication satellite )用のBS・CSコ
ンバータである。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing the configuration of the converter according to this embodiment. The converter shown in FIG.
ase-locked loop: Phase locked loop)
It is a BS / CS converter for a broadcasting satellite (BS: broadcasting satellite) and a communication satellite (CS: communication satellite).

【0013】BS・CSコンバータは、マイクロ波入力
用導波管部を設けたシャーシ21に、2種類以上の基板
が取り付けられるように形成されている。図1に示す例
では、シャーシ21の相対する2つの面に2枚の基板2
2,23が取り付けられている。一方の基板22には、
高周波増幅回路、周波数混合回路、中間周波数増幅回路
(以上の回路(周波数混合増幅回路系の回路)は図示せ
ず)、局部発振器24等が設けられている。基板22
は、外部出力用同軸コネクタ25と、接続部26によっ
て接続されている。他方の基板23には、PLL制御回
路、電源回路等が設けられている。
The BS / CS converter is formed so that two or more types of substrates can be attached to a chassis 21 provided with a microwave input waveguide section. In the example shown in FIG. 1, two boards 2 are provided on two opposite surfaces of the chassis 21.
2, 23 are attached. On one of the substrates 22,
A high frequency amplification circuit, a frequency mixing circuit, an intermediate frequency amplification circuit (the above circuits (the circuits of the frequency mixing amplification circuit system are not shown), a local oscillator 24 and the like are provided. Board 22
Are connected to the external output coaxial connector 25 by a connecting portion 26. The other board 23 is provided with a PLL control circuit, a power supply circuit and the like.

【0014】また、シャーシ21には、基板22を覆う
ように第1のシールド蓋27が、ねじ止め等によって固
定されている。第1のシールド蓋27には、図1に示す
ように、基板22に設けられた各回路の配置に合わせて
仕切板28が設けられており、基板22の各回路ブロッ
クが、第1のシールド蓋27の仕切板28によって仕切
られ、各回路間を相互にシールドするようになってい
る。
A first shield lid 27 is fixed to the chassis 21 by screws or the like so as to cover the substrate 22. As shown in FIG. 1, a partition plate 28 is provided on the first shield lid 27 in accordance with the arrangement of each circuit provided on the substrate 22, and each circuit block on the substrate 22 is provided with a first shield. It is partitioned by a partition plate 28 of the lid 27 so as to mutually shield each circuit.

【0015】さらに、シャーシ21または筐体には、基
板22と相対する面に設けられた基板23を覆うように
第2のシールド蓋29が固定されている。次に、本実施
例の作用効果について説明する。
Further, a second shield lid 29 is fixed to the chassis 21 or the housing so as to cover the substrate 23 provided on the surface facing the substrate 22. Next, the function and effect of this embodiment will be described.

【0016】本実施例のコンバータでは、図1に示すよ
うに、周波数混合増幅回路系の回路に含まれる高周波増
幅回路と周波数混合回路とが設けられた基板22側に中
間周波数増幅回路が設けられ、外部出力用同軸コネクタ
25と接続する接続部26も基板22側に設けられてい
る。一方、PLL制御回路は、周波数混合増幅回路系の
回路が設けられていない基板23側に設けられている。
In the converter of this embodiment, as shown in FIG. 1, the intermediate frequency amplifier circuit is provided on the side of the substrate 22 where the high frequency amplifier circuit and the frequency mixer circuit included in the circuit of the frequency mixture amplifier circuit system are provided. A connection portion 26 for connecting to the external output coaxial connector 25 is also provided on the substrate 22 side. On the other hand, the PLL control circuit is provided on the side of the substrate 23 where the circuit of the frequency mixing amplifier circuit system is not provided.

【0017】すなわち、2枚の基板22,23は、シャ
ーシ21の2つの相対する面に設けられているため、そ
れぞれの基板22,23に設けられたPLL制御回路
と、周波数混合回路とは、基板とシャーシ21を挟んで
分離された配置となる。
That is, since the two boards 22 and 23 are provided on the two facing surfaces of the chassis 21, the PLL control circuit and the frequency mixing circuit provided on the boards 22 and 23 are The circuit board and the chassis 21 are sandwiched between them and separated.

【0018】また、基板22が、基板22に設けられた
各回路間を相互にシールドする第1のシールド蓋27に
よって覆われ、さらに、PLL制御回路が設けられた基
板23が第2のシールド蓋29によって覆われている。
The substrate 22 is covered with a first shield lid 27 that mutually shields the circuits provided on the substrate 22, and the substrate 23 provided with the PLL control circuit is provided with a second shield lid. Covered by 29.

【0019】従って、第1のシールド蓋27をシャーシ
21に取り付けるねじ止めの緩みや、仕切板28の製造
上の精度のばらつきがあったとしても、これらの要因に
左右されない安定したシールド特性が得られる。このた
め、PLL制御回路部内のスプリアスが周波数混合回路
に漏洩してしまうおそれはない。
Therefore, even if there is loosening of the screws for attaching the first shield lid 27 to the chassis 21 and variations in the manufacturing precision of the partition plate 28, stable shield characteristics that are not affected by these factors can be obtained. To be Therefore, there is no possibility that spurious in the PLL control circuit section will leak to the frequency mixing circuit.

【0020】また、中間周波数増幅回路も基板22に設
けられているため、周波数混合回路と同様にして、シャ
ーシ21を挟んで基板23に設けられたPLL制御回路
との間で安定したシールド特性が、PLL制御回路と周
波数混合回路との間で得られる。このため、PLL制御
回路内のスプリアスが中間周波数の帯域であったとして
も、中間周波数増幅回路で増幅されて出力されるおそれ
もない。
Further, since the intermediate frequency amplifier circuit is also provided on the substrate 22, stable shield characteristics can be obtained between the intermediate frequency amplifier circuit and the PLL control circuit provided on the substrate 23 with the chassis 21 interposed therebetween, similarly to the frequency mixing circuit. , PLL control circuit and frequency mixing circuit. Therefore, even if the spurious in the PLL control circuit is in the intermediate frequency band, there is no possibility that the spurious signal is amplified and output by the intermediate frequency amplifier circuit.

【0021】なお、本発明は周波数混合増幅回路系とP
LL制御回路部とを分離する構造であれば良いので、局
部発振器24、及び電源回路は、何れの基板22,23
に設けられていても良い。
In the present invention, the frequency mixing amplifier circuit system and P
The local oscillator 24 and the power supply circuit may be provided on any of the substrates 22 and 23 as long as the structure separates from the LL control circuit unit.
May be provided in.

【0022】[0022]

【発明の効果】以上詳述したように本発明によれば、周
波数混合増幅回路系とPLL制御回路とを、シャーシを
挟んだ位置となる構造にし、各回路が設けられた基板を
覆うシールド蓋を設けることにより、安定したシールド
特性が得られ、スプリアス漏洩による悪影響を回避する
ことが可能となるものである。
As described above in detail, according to the present invention, the frequency mixing / amplifying circuit system and the PLL control circuit are structured so as to be positioned so as to sandwich the chassis, and the shield lid for covering the substrate on which each circuit is provided. By providing the above, it is possible to obtain stable shield characteristics and avoid the adverse effect due to spurious leakage.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係わるBS・CSコンバー
タの構成を示す断面図。
FIG. 1 is a sectional view showing a configuration of a BS / CS converter according to an embodiment of the present invention.

【図2】従来のBS・CSコンバータの構成を示す断面
図。
FIG. 2 is a sectional view showing the structure of a conventional BS / CS converter.

【符号の説明】[Explanation of symbols]

21…シャーシ、22,23…基板、24…局部発振
器、25…外部出力用同軸コネクタ、26…接続部、2
7…第1のシールド蓋、28…仕切板、29…第2のシ
ールド蓋。
21 ... Chassis, 22, 23 ... Board, 24 ... Local oscillator, 25 ... External output coaxial connector, 26 ... Connection part, 2
7 ... 1st shield lid, 28 ... partition plate, 29 ... 2nd shield lid.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大畑 宏明 埼玉県大宮市蓮沼1406番地 八木アンテナ 株式会社大宮工場内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Hiroaki Ohata 1406 Hasunuma, Omiya City, Saitama Yagi Antenna Co., Ltd. Omiya Factory

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 PLL(phase-locked loop :位相同期
ループ)制御回路を使用したコンバータにおいて、 少なくとも2枚の基板を相対する2つの面に取り付けら
れるように形成されたシャーシと、 周波数混合増幅回路系の回路が設けられ、前記シャーシ
の一方の面に取り付けられた第1の基板と、 PLL制御回路が設けられ、前記シャーシの前記第1の
基板が取り付けられた面と相対する他方の面に取り付け
られた第2の基板と、 前記第1の基板と前記第2の基板のそれぞれを覆うシー
ルド蓋とを具備したことを特徴とするコンバータ。
1. A converter using a PLL (phase-locked loop) control circuit, and a chassis formed so that at least two substrates are mounted on two opposing surfaces, and a frequency mixing amplifier circuit. A first circuit board provided with a system circuit and attached to one surface of the chassis, and a PLL control circuit provided on the other surface of the chassis opposite to the surface provided with the first circuit board. A converter comprising: a mounted second substrate; and a shield lid that covers each of the first substrate and the second substrate.
JP7121366A 1995-05-19 1995-05-19 Converter Pending JPH08316856A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7121366A JPH08316856A (en) 1995-05-19 1995-05-19 Converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7121366A JPH08316856A (en) 1995-05-19 1995-05-19 Converter

Publications (1)

Publication Number Publication Date
JPH08316856A true JPH08316856A (en) 1996-11-29

Family

ID=14809475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7121366A Pending JPH08316856A (en) 1995-05-19 1995-05-19 Converter

Country Status (1)

Country Link
JP (1) JPH08316856A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950644B2 (en) 2001-02-21 2005-09-27 Sharp Kabushiki Kaisha Satellite broadcast receiving device having two local oscillation circuits and reduced spurious signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950644B2 (en) 2001-02-21 2005-09-27 Sharp Kabushiki Kaisha Satellite broadcast receiving device having two local oscillation circuits and reduced spurious signal

Similar Documents

Publication Publication Date Title
CA2024142C (en) Balun transformers
US4547901A (en) Microwave receiving apparatus using a waveguide filter
KR20030051275A (en) Dielectric resonance element, dielectric resonator, filter, resonator device, and communication device
JPH08316856A (en) Converter
JPH0423328Y2 (en)
JP3086717B2 (en) Circuit board device
JP3277979B2 (en) Electromagnetic coupling shielding structure
JPH05259713A (en) Coaxial microstrip line converter
JPH0231834Y2 (en)
JPH0352303A (en) High frequency power amplifier
JP2001332919A (en) Gps sensor
JPH0110957Y2 (en)
JP2586191Y2 (en) Downconverter for satellite broadcasting reception
JPS643095B2 (en)
JPH0570001U (en) Microwave converter
JP3506940B2 (en) Composite PLL tuner unit
JPS62219697A (en) Microwave apparatus
JPH075706Y2 (en) BS converter
JPH064625Y2 (en) Case structure
JPH0310246B2 (en)
JPH03266501A (en) Microwave circuit device
JP2000133735A (en) Enclosure for high-frequency integrated circuit
JPH10284905A (en) Structure of printed circuit board for isolator mount
JPH0570002U (en) Microwave converter
JPH0653713A (en) High frequency treating unit and s-u converter