JPH0830345A - Reference voltage circuit - Google Patents

Reference voltage circuit

Info

Publication number
JPH0830345A
JPH0830345A JP19347894A JP19347894A JPH0830345A JP H0830345 A JPH0830345 A JP H0830345A JP 19347894 A JP19347894 A JP 19347894A JP 19347894 A JP19347894 A JP 19347894A JP H0830345 A JPH0830345 A JP H0830345A
Authority
JP
Japan
Prior art keywords
transistor
terminal
circuit
source follower
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19347894A
Other languages
Japanese (ja)
Other versions
JP3343168B2 (en
Inventor
Hitoshi Koyakata
仁 古舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
D V Ii Kk
Original Assignee
D V Ii Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by D V Ii Kk filed Critical D V Ii Kk
Priority to JP19347894A priority Critical patent/JP3343168B2/en
Publication of JPH0830345A publication Critical patent/JPH0830345A/en
Application granted granted Critical
Publication of JP3343168B2 publication Critical patent/JP3343168B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To provide a reference voltage circuit to be used for application fields for which versatility is further required. CONSTITUTION:This circuit is composed of a 1st transistor 1, 2nd transistor 2, 3rd transistor 3, resistor 4, 1st power source 8, 1st output terminal of a reference voltage circuit 9 and 2nd output terminal of a reference voltage circuit 10. The 1st transistor 1 is an N channel depression type MOS transistor, its drain terminal is connected to the plus output of the 1st power source 8 and its source terminal and gate terminal are connected to the drain terminal of the 2nd transistor 2. The 2nd transistor 2 is an N channel enhancement type or depression type MOS transistor of which the absolute value of a threshold voltage is smaller than that of the 1st transistor 1, its source terminal is connected to the minus output of the 1st power source 8 and its gate terminal is connected to the output of a source follower circuit 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は,基準電圧回路を内蔵
する半導体集積回路装置,例えば基準電圧発生用ICや
レギュレータIC、DC−DCコンバータIC、AC−
DCコンバータICといった電圧変換器、電圧検出I
C、ADコンバータ、その他ICにおける基準電圧を発
生するための回路および,定電流回路を内蔵している半
導体集積回路装置の定電流を発生するための基準電圧回
路に関し,特にMOSFET(絶縁ゲート型電界効果ト
ランジスタ)により構成された半導体集積回路装置に内
蔵される基準電圧回路に利用して有効な技術に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device having a built-in reference voltage circuit, for example, a reference voltage generating IC, a regulator IC, a DC-DC converter IC, an AC-
Voltage converter such as DC converter IC, voltage detection I
A reference voltage circuit for generating a constant current in a semiconductor integrated circuit device having a constant current circuit and a circuit for generating a reference voltage in a C, an AD converter, and other ICs, and in particular, a MOSFET (insulated gate type electric field) The present invention relates to a technique effectively used for a reference voltage circuit built in a semiconductor integrated circuit device composed of an effect transistor).

【0002】[0002]

【従来の技術】従来のMOSトランジスタを用いた基準
電圧回路としては、特許公告公報平4−65546にあ
るディプレッションタイプのMOSトランジスタとエン
ハンスタイプのMOSトランジスタを直列に接続した基
準電圧回路が多く使われていた。従来の基準電圧回路は
消費電力も少なくかつ温度係数を調節できるという利点
をもっていたが、消費電力を少なくしようとすると出力
インピーダンスが大きくなるという欠点をもっていた。
つまりCMOSIC等においてその特徴である低消費電
流を生かした構成にしようとすると、ディプレッション
タイプのMOSトランジスタとエンハンスタイプのMO
Sトランジスタに流す電流を少なくする必要があるが、
その場合には出力インピーダンスが高くなってしまう。
具体的に説明すると従来の基準電圧回路の出力端子を例
えばMOS電圧比較器のゲート端子に接続し他の入力電
圧との比較回路を構成すると、他の入力電圧が基準電圧
回路の出力電圧付近になると電圧比較器の出力が反転動
作する電圧検出器となるが、反転動作が起ると、電圧検
出器を構成するMOSトランジスタのゲート端子とドレ
イン端子間に存在する寄生容量の為電圧検出器の出力電
圧の変動が基準電圧回路の出力に伝わり、一時的に基準
電圧回路の出力電圧がずれてしまうという不具合が生ず
る。こういった電圧検出回路は従来電池電圧を検出する
という目的に多く使われ高速動作が必要となる事が少な
かったため大きな問題にはならなかった。しかし近年に
なって携帯機器の小型化と軽量化の為、消費電力の少な
いDC−DCコンバータが多く求められるようになっ
た。このDC−DCコンバータ内部にも基準電圧と他の
入力電圧を比較する電圧検出器が必要となるが、DC−
DCコンバータの場合は高速に比較動作をする必要があ
り、従来の基準電圧回路では実現が難しかった。
2. Description of the Related Art As a conventional reference voltage circuit using a MOS transistor, there is often used a reference voltage circuit in which a depletion type MOS transistor and an enhancement type MOS transistor, which are disclosed in Japanese Patent Publication No. 4-65546, are connected in series. Was there. The conventional reference voltage circuit has an advantage that the power consumption is small and the temperature coefficient can be adjusted, but has a drawback that the output impedance becomes large when the power consumption is reduced.
In other words, when it is attempted to use a low current consumption characteristic of a CMOS IC or the like, a depletion type MOS transistor and an enhanced type MO transistor are required.
It is necessary to reduce the current flowing through the S transistor,
In that case, the output impedance becomes high.
More specifically, if the output terminal of the conventional reference voltage circuit is connected to, for example, the gate terminal of a MOS voltage comparator to form a comparison circuit with another input voltage, the other input voltage will be near the output voltage of the reference voltage circuit. When this happens, the output of the voltage comparator becomes a voltage detector that inverts. However, when the inversion occurs, the output voltage of the voltage detector changes due to the parasitic capacitance existing between the gate and drain terminals of the MOS transistor that constitutes the voltage detector. The variation of the output voltage is transmitted to the output of the reference voltage circuit, and the output voltage of the reference voltage circuit is temporarily deviated. Such a voltage detection circuit has been used for the purpose of detecting the battery voltage in the related art, and since it was rarely necessary to operate at high speed, it was not a big problem. However, in recent years, due to the downsizing and weight saving of portable devices, a lot of DC-DC converters with low power consumption have been demanded. A voltage detector for comparing the reference voltage with another input voltage is also required inside the DC-DC converter.
In the case of the DC converter, it is necessary to perform the comparison operation at high speed, which is difficult to realize with the conventional reference voltage circuit.

【0003】特許公告公報平 4−65546にあるデ
ィプレッションタイプのMOSトランジスタとエンハン
スタイプのMOSトランジスタを直列に接続した、従来
の基準電圧回路では、出力電流を取り出すと出力電圧値
自体が変わってしまうという、致命的欠点をもってい
た。つまり基準電圧回路を半導体集積回路内に形成し、
基準電圧回路出力を半導体集積回路外に取り出すと、抵
抗性の負荷を付ければもちろんのこと、リーク電流によ
ってさえ基準電圧回路の出力電圧が変わってしまうこと
があり、基準電圧回路出力を半導体集積回路外に直接取
り出すことは難しかった。すなわち電圧変換器等におい
て基準電圧出力を半導体集積回路外部に取り出した応用
回路が多く用いられているが、これらの応用を可能にし
ようとすると差動アンプなどのインピーダンス変換回路
を追加し、インピーダンス変換回路の出力を半導体集積
回路外部に取り出す必要かあった。しかし、インピーダ
ンス変換回路の追加はチップ面積の増加や、消費電力の
増加をまねくと同時に、インピーダンス変換回路の誤差
が精度低下をまねくという欠点を生じた。
In a conventional reference voltage circuit in which a depletion type MOS transistor and an enhancement type MOS transistor disclosed in Japanese Patent Publication No. 4-65546 are connected in series, the output voltage value itself changes when the output current is taken out. , Had a fatal flaw. That is, the reference voltage circuit is formed in the semiconductor integrated circuit,
If the reference voltage circuit output is taken out of the semiconductor integrated circuit, the output voltage of the reference voltage circuit may change not only by attaching a resistive load, but also by the leak current. It was difficult to take it out directly. That is, many application circuits in which the reference voltage output is taken out of the semiconductor integrated circuit are used in voltage converters, etc. However, in order to enable these applications, an impedance conversion circuit such as a differential amplifier is added to perform impedance conversion. It was necessary to take the output of the circuit out of the semiconductor integrated circuit. However, the addition of the impedance conversion circuit causes an increase in chip area and power consumption, and at the same time, an error of the impedance conversion circuit causes a decrease in accuracy.

【0004】特許公告公報 平4−65546にあるデ
ィプレッションタイプのMOSトランジスタとエンハン
スタイプのMOSトランジスタを直列に接続した、従来
の基準電圧回路では、基準電圧回路の出力電圧はディプ
レッションタイプのMOSトランジスタとエンハンスタ
イプのMOSトランジスタのスレショールド電圧の和で
決まってしまい、基準電圧回路の出力電圧を調節するこ
とはできなかった。従って、従来の基準電圧回路を電圧
変換器や電圧検出器に応用すると、電圧変換器の出力電
圧、電圧検出器の検出電圧は基準電圧回路の出力電圧と
電圧変換器の出力電圧、電圧検出器の検出電圧との倍率
を調節するという方法でしか調節できなかった。つまり
基準電圧回路とは別に必ず電圧調整回路が必要になり、
チップ面積の増加や消費電力の増加につながるという欠
点を持っていた。さらに、複数の電圧変換器や、複数の
電圧検出器を半導体集積回路内に内蔵した例ではもっと
大きな欠点となった。つまり、従来の基準電圧回路で複
数の電圧変換器や、複数の電圧検出器、の出力電圧や検
出電圧を調節しようよすると、一度基準電圧を調節した
第2の基準電圧出力を作ってさらに各々の電圧変換器や
電圧検出器、に対する倍率を調節する第1の方法と、各
々の電圧変換器や電圧検出器、に対する倍率を個別に調
節する第2の方法がある。しかし、第1の方法では2回
の調節により、調節による誤差が2重になって著しく精
度が低下するという欠点が生じ、第2の方法では調節箇
所が多くなってしまい、より大きなチップ面積の増加や
消費電力の増加につながるという欠点を生じた。
In the conventional reference voltage circuit in which the depletion type MOS transistor and the enhancement type MOS transistor disclosed in Japanese Patent Laid-Open No. 4-65546 are connected in series, the output voltage of the reference voltage circuit is the depletion type MOS transistor and the enhancement type MOS transistor. The output voltage of the reference voltage circuit cannot be adjusted because it is determined by the sum of the threshold voltages of the MOS transistors of the type. Therefore, if the conventional reference voltage circuit is applied to a voltage converter or a voltage detector, the output voltage of the voltage converter and the detection voltage of the voltage detector are the output voltage of the reference voltage circuit, the output voltage of the voltage converter, and the voltage detector. It could only be adjusted by adjusting the magnification with the detection voltage of. In other words, a voltage adjustment circuit must be provided separately from the reference voltage circuit,
It had the drawback of increasing the chip area and power consumption. Furthermore, in the example in which a plurality of voltage converters and a plurality of voltage detectors are built in the semiconductor integrated circuit, it becomes a larger drawback. That is, when the output voltage or the detection voltage of the plurality of voltage converters or the plurality of voltage detectors is adjusted by the conventional reference voltage circuit, the second reference voltage output in which the reference voltage is once adjusted is created and further There is a first method for adjusting the magnification for the voltage converters and the voltage detectors, and a second method for individually adjusting the magnifications for the respective voltage converters and voltage detectors. However, the first method has a disadvantage that the error due to the adjustment is duplicated and the accuracy is remarkably deteriorated by the two adjustments, and the second method has a large number of adjustment points, resulting in a larger chip area. It has the drawback of increasing the power consumption and power consumption.

【0005】また従来の特許公告公報 平4−6554
6にある従来の基準電圧回路では、電圧変換器の出力電
圧や電圧検出器の検出電圧が高い場合、基準電圧出力と
電圧変換器の出力電圧や電圧検出器の検出電圧との倍率
が大きくなる。つまり高い電圧を一旦低い電圧に変換
し、低い電圧で比較動作や、誤差増幅動作をおこなうこ
とになり大きな誤差を生じる、従って電圧変換器の出力
電圧や電圧検出器の検出電圧が高い場合に精度が低下す
るという重大な欠点を生じた。
In addition, the conventional patent publication No. Hei 4-6554
In the conventional reference voltage circuit of 6, when the output voltage of the voltage converter or the detection voltage of the voltage detector is high, the ratio between the reference voltage output and the output voltage of the voltage converter or the detection voltage of the voltage detector increases. . In other words, a high voltage is once converted to a low voltage, and a comparison operation or error amplification operation is performed at a low voltage, which causes a large error. Therefore, the accuracy is high when the output voltage of the voltage converter or the detection voltage of the voltage detector is high. Has the serious drawback of decreasing.

【0006】また従来の特許公告公報 平4−6554
6にあるディプレッションタイプのMOSトランジスタ
とエンハンスタイプのMOSトランジスタを直列に接続
した基準電圧回路では、電源電圧が高くなると電源電圧
のほとんどがディプレッションタイプのMOSトランジ
スタのソース端子とドレイン端子間にかかつてしまうこ
とから電源電圧が高くなるに従って出力電圧がずれてし
まうという欠点を持っていた。この欠点を克服しようと
するとMOSトランジスタのデバイス構造を工夫し、す
なわち望ましくは低い不純物濃度のドレイン拡散層をも
ったLDDとよばれているMOSトランジスタ構造を形
成し得る、より高度なプロセス技術を駆使した生産ライ
ンを構築する必要があった。つまり一般的NチャネルM
OSトランジスタ,例えばゲート酸化膜厚200〜80
0オングストロームのMOSトランジスタにおいてはソ
ース端子、ドレイン端子間に約7V以上の電圧が印加さ
れるとホットエレクトロンの発生による基板電流増加に
より急激な飽和特性の劣化がみられ、従来の基準電圧回
路では9V以上の電圧がかかると良好な出力特性を維持
することは困難であった、従って9V程度以上のICに
おいてもさまざまな工夫を必要とする欠点があった。
[0006] Also, the conventional patent publication No. Hei 4-6554.
In the reference voltage circuit in which the depletion type MOS transistor and the enhancement type MOS transistor are connected in series in 6, when the power supply voltage becomes high, most of the power supply voltage is accumulated between the source terminal and the drain terminal of the depletion type MOS transistor. Therefore, there is a drawback that the output voltage shifts as the power supply voltage increases. In order to overcome this drawback, a device structure of a MOS transistor is devised, that is, a more advanced process technology capable of forming a MOS transistor structure called LDD having a drain diffusion layer having a low impurity concentration is preferably used. Needed to build a production line that did. That is, a general N channel M
OS transistor, eg gate oxide film thickness 200-80
In a 0 angstrom MOS transistor, when a voltage of about 7 V or more is applied between the source terminal and the drain terminal, the saturation current is rapidly deteriorated due to the increase of the substrate current due to the generation of hot electrons. When the above voltage is applied, it is difficult to maintain good output characteristics. Therefore, there is a drawback that various devises are required even in an IC of about 9 V or higher.

【0007】また従来の特許公告公報 平4−6554
6にあるディプレッションタイプのMOSトランジスタ
とエンハンスタイプのMOSトランジスタを直列に接続
した基準電圧回路では、負荷回路に、負荷変動の大きい
すなわち負荷出力が高速にオンオフを繰り返す場合、先
に述べたように基準電圧出力がその影響で短期間変動し
てしまうという欠点を持っていた。従って複数の回路に
基準電圧の出力を供給していてかつ、基準電圧回路の出
力電圧が短期間でも変動してしまうと不都合がある場合
には、供給回路ごとに基準電圧回路を用意する必要があ
った。従来の基準電圧回路は低消費電流、例えば1μA
以下の消費電流で基準電圧を発生させようとすると、デ
ィプレッションタイプのMOSトランジスタとエンハン
スタイプのMOSトランジスタとして、チャネル長10
0μmチャネル幅10μm程度のMOSトランジスタが
必要で、一回路当りでも3000平方ミクロンメーター
程度の面積を必要とし複数回路を形成するには、非常に
多くの半導体集積回路上の面積が必要であった。従っ
て、従来の基準電圧回路を複数個半導体集積回路に内蔵
し、複数の基準電圧出力が供給されている回路を完定に
動作することはすぐにコストの高さに結びつくという欠
点を持っていた。
[0007] Further, the conventional patent publication No. Hei 4-6554.
In the reference voltage circuit in which the depletion type MOS transistor and the enhancement type MOS transistor in 6 are connected in series, when the load circuit has a large load fluctuation, that is, when the load output repeatedly turns on and off at high speed, the reference voltage is changed as described above. It had a drawback that the voltage output fluctuated for a short period due to the influence. Therefore, if the output of the reference voltage is supplied to a plurality of circuits and it is inconvenient if the output voltage of the reference voltage circuit fluctuates even for a short period of time, it is necessary to prepare a reference voltage circuit for each supply circuit. there were. The conventional reference voltage circuit has a low current consumption, for example, 1 μA.
When a reference voltage is generated with the following consumption current, the channel length becomes 10 as a depletion type MOS transistor and an enhancement type MOS transistor.
A MOS transistor having a channel width of about 0 μm and a width of about 10 μm is required, and an area of about 3000 square micrometer is required for one circuit, so that a large number of areas on a semiconductor integrated circuit are required to form a plurality of circuits. Therefore, there is a drawback in that it is immediately costly to incorporate a plurality of conventional reference voltage circuits in a semiconductor integrated circuit and operate a circuit to which a plurality of reference voltage outputs are supplied in a complete manner. .

【0008】さらに従来の特許公告公報 平4−655
46にある従来の基準電圧回路では基準電圧回路の出力
の温度係数を調節することは容易であったが、温度係数
を自由に調節できる定電流回路を実現することが難しか
った。特に温度計数が小さな定電流回路を実現すること
が難しかった。つまり温度係数の小さな基準電圧回路の
出力をMOSトランジスタのゲート端子に接続し定電流
回路を形成するとMOSトランジスタのスレッショール
ド電圧の温度による変化の為、温度により定電流回路の
電流値が変化してしまうという不具合が生ずる。従来の
基準電圧回路でもディプレッションタイプのMOSトラ
ンジスタの導電係数とエンハンスタイプのMOSトラン
ジスタの導電係数を調整して基準電圧回路の出力電圧に
温度係数をつけて基準電圧回路の出力がゲート端子に接
続されたMOSトランジスタのスレッショールド電圧の
温度変化を打ち消すことによってある程度まで温度係数
の小さな定電流回路を作ることはできたが理論的に温度
係数のない定電流回路を実現することは不可能であっ
た。
Further, the prior art patent publication No. 4-655
In the conventional reference voltage circuit of No. 46, it was easy to adjust the temperature coefficient of the output of the reference voltage circuit, but it was difficult to realize a constant current circuit whose temperature coefficient can be adjusted freely. In particular, it has been difficult to realize a constant current circuit with a small temperature coefficient. In other words, if the output of a reference voltage circuit with a small temperature coefficient is connected to the gate terminal of a MOS transistor to form a constant current circuit, the threshold voltage of the MOS transistor changes with temperature, so the current value of the constant current circuit changes with temperature. There is a problem that it will end up. Even in the conventional reference voltage circuit, the conductivity coefficient of the depletion type MOS transistor and the conductivity coefficient of the enhancement type MOS transistor are adjusted to attach a temperature coefficient to the output voltage of the reference voltage circuit and the output of the reference voltage circuit is connected to the gate terminal. By canceling the temperature change of the threshold voltage of the MOS transistor, a constant current circuit with a small temperature coefficient could be made, but it is theoretically impossible to realize a constant current circuit without a temperature coefficient. It was

【0009】[0009]

【発明が解決しようとする課題】この発明が解決しよう
とする第1の課題は、従妄の基準電圧回路の利点であっ
た低消費電力である、基準電圧回路出力電圧の温度係数
が調節できるという特徴を有するとともに、さらに出力
インピーダンスが小さく、基準電圧回路の出力の半導体
集積回路外への取りだしも、基準電圧回路の出力からの
出力電流の取りだしも可能である基準電圧回路を実現
し、従来の基準電圧回路では応用が難しかった電圧変換
器やその他の出力インピーダンスが低い基準電圧回路を
必要とする応用分野にて使用可能で、さらに半導体集積
回路外へ出力端子を取り出したり、基準電圧回路の出力
からの出力電流を取りだしたりできると、より性能が向
上したり、使い易さが増したりする、電圧変換器やその
他の応用分野にて使用可能な基準電圧回路を提供するこ
とである。
The first problem to be solved by the present invention is that the temperature coefficient of the output voltage of the reference voltage circuit can be adjusted, which is the low power consumption which was the advantage of the subordinate reference voltage circuit. In addition to the characteristics of the standard voltage circuit, the output impedance of the standard voltage circuit is small and the output of the reference voltage circuit can be taken out of the semiconductor integrated circuit. It can be used in voltage converters that are difficult to apply with the reference voltage circuit and other application fields that require a reference voltage circuit with a low output impedance. It can be used in voltage converters and other application fields where the ability to extract the output current from the output improves performance and ease of use. To provide a reference voltage circuit capable.

【0010】さらに、この発明が解決しようとする第2
の課題は、この発明では従来の基準電圧回路では困難で
あった基準電圧回路の出力電圧の調節、従来の基準電圧
回路より高い入力電圧での安定動作、相互干渉のない複
数の基準電圧出力端子を従来の基準電圧回路より容易に
消費電流やチップ面積を大きく増やすことなく設ける、
等が可能なことから、より汎用性の求められる応用分野
にて使用可能な基準電圧回路を提供することである。
Further, the second problem to be solved by the present invention
The problems of the present invention are: adjustment of the output voltage of the reference voltage circuit, which is difficult with the conventional reference voltage circuit, stable operation at an input voltage higher than that of the conventional reference voltage circuit, a plurality of reference voltage output terminals without mutual interference. Is provided more easily than the conventional reference voltage circuit without increasing the current consumption and chip area.
Therefore, it is an object of the present invention to provide a reference voltage circuit that can be used in an application field in which more versatility is required.

【0011】さらに、この発明が解決しようとする第3
の課題は、温度係数を調節できる定電流回路や出力電流
を調節できる定電流回路を実現することで、従来の基準
電圧回路の出力電圧から作ることが難しかった低温度係
数定電流回路や、出力電流を調節できる定電流回路を実
現することで、電圧変換器やその他定温度係数定電流回
路、電流調節ができる定電流回路を必要とする応用分野
にて使用可能な定電流回路を構成できる、基準電圧回路
を提供することである。
Further, the third problem to be solved by the present invention
Is to realize a constant current circuit that can adjust the temperature coefficient and a constant current circuit that can adjust the output current, so that it is difficult to make from the output voltage of the conventional reference voltage circuit. By realizing a constant current circuit that can adjust the current, it is possible to configure a constant current circuit that can be used in application fields that require a voltage converter, other constant temperature coefficient constant current circuit, and a constant current circuit that can adjust the current. It is to provide a reference voltage circuit.

【0012】[0012]

【課題を解決するための手段】ディプレッションタイプ
のMOSトランジスタである第1のトランジスタと、第
1のトランジスタと同一導電型のMOSトランジスタで
ある第2のトランジスタと、ソースフォロワー回路と、
第1の電圧供給端子と、第2の電圧供給端子と、ソース
フォロワー回路への電圧供給端子1と、ソースフォロワ
ー回路への電圧供給端子2とを設け、第1のトランジス
タのドレイン端子を第1の電圧供給端子に接続し、第1
のトランジスタのゲート端子と第1のトランジスタのソ
ース端子とを第2のトランジスタのドレイン端子に接続
し、第2のMOSトランジスタのソース端子を第2の電
圧供給端子に接続し、第2のトランジスタのゲート端子
をソースフォロワー回路の出力端子またはソースフォロ
ワー回路の出力電圧を分圧した端子に接続し、ソースフ
ォロワー回路の入力端子を第1のトランジスタと第2の
トランジスタの接続点に接続し、ソースフォロワー回路
の出力端子から基準出力電圧を取り出すことができるよ
うにし、ソースフォロワー回路が、第1のトランジスタ
と同一導電型のMOSトランジスタである第3のトラン
ジスタとソースフォロワー回路の負荷とからなり、第3
のトランジスタのドレイン端子をソースフォロワー回路
への電圧供給端子1に接続し、第3のトランジスタのゲ
ート端子をソースフォロワー回路の入力端子とし、ソー
スフォロワー回路の負荷の第1の端子を第3のトランジ
スタのソース端子に接続し、ソースフォロワー回路の負
荷の第2の端子をソースフォロワー回路への電圧供給端
子2間に接続し、第3のトランジスタとソースフォロワ
ー回路の負荷との接続点をソースフォロワー回路の出力
端子とすることで、低消費電力で出力電圧の温度係数が
調節でき、出力インピーダンスも小さく、基準電圧回路
の出力の半導体集積回路外への取りだしも、基準電圧回
路の出力からの出力電流の取りだしも可能である基準電
圧回路を実現できる。また従来の基準電圧回路では困難
であった基準電圧回路の出力電圧の調節が可能な基準電
圧回路を実現できる。またソースフォロワー回路の負荷
に基準電圧回路外からオンオフ制御される第6トランジ
スタを応用することで動作状態と待機状態で消費電流と
出力インピーダンスの切り換えができる基準電圧回路を
実現できる。
A first transistor which is a depletion type MOS transistor, a second transistor which is a MOS transistor of the same conductivity type as the first transistor, and a source follower circuit,
A first voltage supply terminal, a second voltage supply terminal, a voltage supply terminal 1 to the source follower circuit, and a voltage supply terminal 2 to the source follower circuit are provided, and the drain terminal of the first transistor is the first terminal. Connect to the voltage supply terminal of
The gate terminal of the transistor and the source terminal of the first transistor are connected to the drain terminal of the second transistor, and the source terminal of the second MOS transistor is connected to the second voltage supply terminal. The gate terminal is connected to the output terminal of the source follower circuit or the terminal obtained by dividing the output voltage of the source follower circuit, and the input terminal of the source follower circuit is connected to the connection point of the first transistor and the second transistor, and the source follower is connected. A reference output voltage is taken out from the output terminal of the circuit, and the source follower circuit includes a third transistor, which is a MOS transistor of the same conductivity type as the first transistor, and a load of the source follower circuit.
The drain terminal of the transistor is connected to the voltage supply terminal 1 to the source follower circuit, the gate terminal of the third transistor is used as the input terminal of the source follower circuit, and the first terminal of the load of the source follower circuit is the third transistor. Connected to the source terminal of the source follower circuit, the second terminal of the load of the source follower circuit is connected between the voltage supply terminals 2 of the source follower circuit, and the connection point between the third transistor and the load of the source follower circuit is the source follower circuit. By using the output terminal of, the temperature coefficient of the output voltage can be adjusted with low power consumption, the output impedance is small, and the output of the output of the reference voltage circuit to the outside of the semiconductor integrated circuit can also be output from the output of the reference voltage circuit. It is possible to realize a reference voltage circuit which can be taken out. Further, it is possible to realize a reference voltage circuit capable of adjusting the output voltage of the reference voltage circuit, which is difficult with the conventional reference voltage circuit. Further, by applying the sixth transistor, which is on / off controlled from outside the reference voltage circuit, to the load of the source follower circuit, it is possible to realize a reference voltage circuit capable of switching the consumption current and the output impedance in the operating state and the standby state.

【0013】さらに複数のソースフォロワー回路を追加
して設け、追加した複数のソースフォロワー回路の入力
の全てを第1のトランジスタと第2のトランジスタの接
続点に接続し、追加した複数のソースフォロワー回路の
出力をそれぞれ個別に基準電圧出力端子とすることで、
相互干渉のない複数の基準電圧出力端子を従来の基準電
圧回路より容易に消費電流やチップ面積を大きく増やす
ことなく設けることができる。
Further, a plurality of source follower circuits are additionally provided, and all the inputs of the added plurality of source follower circuits are connected to the connection point of the first transistor and the second transistor, and the plurality of added source follower circuits are added. By individually setting the output of each as the reference voltage output terminal,
A plurality of reference voltage output terminals without mutual interference can be provided more easily than the conventional reference voltage circuit without increasing the current consumption or the chip area.

【0014】さらに、ソースフォロワー回路を,第1の
トランジスタと同一導電型のMOSトランジスタである
第3のトランジスタとソース抵抗とソースフォロワー回
路の負荷とから構成し、第3のトランジスタのドレイン
端子をソースフォロワー回路への電圧供給端子1に接続
し、第3のトランジスタのゲート端子をソースフォロワ
ー回路の入力端子とし、ソース抵抗の第1端子を第3の
トランジスタのソース端子に接続し、ソース抵抗の第2
端子をソースフォロワー回路の負荷の第1の端子に接続
し、ソースフォロワー回路の負荷の第2の端子をソース
フォロワー回路への電圧供給端子2間に接続し、ソース
抵抗とソースフォロワー回路の負荷との接続点をソース
フォロワー回路の出力端子とすることで、従来の基準電
圧回路より高い入力電圧での安定動作が可能な基準電圧
回路を実現できる。
Further, the source follower circuit is composed of a third transistor which is a MOS transistor of the same conductivity type as the first transistor, a source resistance and a load of the source follower circuit, and the drain terminal of the third transistor is the source. It is connected to the voltage supply terminal 1 to the follower circuit, the gate terminal of the third transistor is used as the input terminal of the source follower circuit, the first terminal of the source resistor is connected to the source terminal of the third transistor, and the first terminal of the source resistor is connected. Two
The terminal is connected to the first terminal of the load of the source follower circuit, the second terminal of the load of the source follower circuit is connected between the voltage supply terminal 2 to the source follower circuit, and the source resistance and the load of the source follower circuit are connected. By using the connection point of as the output terminal of the source follower circuit, it is possible to realize a reference voltage circuit capable of stable operation at a higher input voltage than the conventional reference voltage circuit.

【0015】さらに、第1のトランジスタと同一導電型
のMOSトランジスタである第3のトランジスタとソー
スフォロワー回路の負荷からなるソースフォロワー回路
に、第1のトランジスタと異なる導電型のMOSトラン
ジスタである第7のトランジスタまたは、第1のトラン
ジスタと同一導電型のMOSトランジスタである第8の
トランジスタまたは、第7のトランジスタと第8のトラ
ンジスタを追加した構成とし、第7のトランジスタを追
加する際はソースフォロワー回路への電圧供給端子1と
第3のトランジスタの接続を切りはなし、第7のトラン
ジスタのソース端子をソースフォロワー回路への電圧供
給端子1に接続し、第7のトランジスタのドレイン端子
と第7のトランジスタのゲート端子とを第3のトランジ
スタのドレイン端子に接続し、第8のトランジスタを追
加する際はソースフォロワー回路への電圧供給端子2と
ソースフォロワー回路の負荷の接続を切りはなし、第8
のトランジスタのソース端子をソースフォロワー回路へ
の電圧供給端子2に接続し、第8のトランジスタのドレ
イン端子と第8のトランジスタのゲート端子とをソース
フォロワー回路の負荷の第2の端子に接続し、第3のト
ランジスタのドレイン端子と第3のトランジスタとソー
スフォロワー回路の負荷との接続点をソースフォロワー
回路の出力端子とし、第7のトランジスタのゲート端子
を第7のトランジスタのドレイン端子に接続し、第3の
トランジスタと第7のトランジスタとの接続点と、ソー
スフォロワー回路の負荷と第8のトランジスタとの接続
点から定電流回路への出力電圧を取り出せる構成とし、
定電流回路を横成するMOSトランジスタのゲート端子
に定電流回路への出力電圧を供給することで、温度係数
を自由に調整できると同時に、定電流回路の出力電流を
自由に調節できる定電流回路を実現できる。
Further, in the source follower circuit consisting of the third transistor, which is a MOS transistor of the same conductivity type as the first transistor, and the load of the source follower circuit, a seventh MOS transistor of a conductivity type different from that of the first transistor is provided. Or a seventh transistor and an eighth transistor which are MOS transistors of the same conductivity type as the first transistor, or a seventh transistor and an eighth transistor are added, and a source follower circuit is used when the seventh transistor is added. To the voltage supply terminal 1 to the source follower circuit, the drain terminal of the seventh transistor and the seventh transistor are disconnected. The gate terminal of and the drain end of the third transistor Connected to, disconnect the load voltage supply terminal 2 and the source follower circuit to the source follower circuit when adding the eighth transistor is none, 8
The source terminal of the transistor is connected to the voltage supply terminal 2 to the source follower circuit, the drain terminal of the eighth transistor and the gate terminal of the eighth transistor are connected to the second terminal of the load of the source follower circuit, The connection point between the drain terminal of the third transistor, the third transistor and the load of the source follower circuit is used as the output terminal of the source follower circuit, and the gate terminal of the seventh transistor is connected to the drain terminal of the seventh transistor, An output voltage to the constant current circuit can be taken out from a connection point between the third transistor and the seventh transistor and a connection point between the load of the source follower circuit and the eighth transistor,
By supplying the output voltage to the constant current circuit to the gate terminal of the MOS transistor that forms the constant current circuit, the temperature coefficient can be adjusted freely and at the same time the output current of the constant current circuit can be adjusted freely. Can be realized.

【0016】[0016]

【作用と実施例】次に、この発明の実施方法と作用を例
を上げて説明する。
Next, the method and operation of the present invention will be described with reference to examples.

【0017】例1 図1はこの発明の例1の回路図で、1は第1のトランジ
スタ、2は第2のトランジスタ、3は第3のトランジス
タ、4は抵抗、8は第1の電源、9は基準電圧回路の第
1の出力端子、10は基準電圧回路の第2の出力端子で
ある。第1のトランジスタはNチャネルのディプレッシ
ョンタイプのMOSトランジスタでドレイン端子は第1
の電源のプラス出力に、ソース端子とゲート端子は第2
のトランジスタのドレイン端子に接続されている。第2
のトランジスタはNチャネルのエンハンスタイプまたは
第1のトランジスタよりスレショールド電圧の絶対値が
小さいデイプレッションタイプのMOSトランジスタ
で、ソース端子は第1の電源のマイナス出力に、ゲート
端子はソースフォロワー回路の出力に接続されている。
ソースフォロワー回路は第3のトランジスタと抵抗から
なり、第3のトランジスタはNチャネルのMOSトラン
ジスタでドレイン端子は第1の電源のプラス出力に、ソ
ース端子は抵抗に、ゲート端子は第1のトランジスタと
第2のトランジスタの接点に接続されている。抵抗の第
2のトランジスタに接続された端子と異なるもう一方の
端子は第1の電源のマイナス出力に接続されている。第
1の電源電圧が第1のトランジスタのスレショールド電
圧の絶対値と第2のトランジスタのスレショールド電圧
と第3のトランジスタのスレショールド電圧との和より
約0.1V以上高いとすると、第1のトランジスタ、第
2のトランジスタ、第3のトランジスタはそれぞれドレ
イン端子、ソース端子間電圧の方がゲート端子、ソース
端子間電圧からスレショールド電圧を引いた値より高く
なり飽和領域で動作する。図1の回路において、第1の
トランジスタのドレイン端子、ソース端子間に流れる電
流をIM1、第1のトランジスタの導電係数をKM1、
第1のトランジスタのスレショールド電圧をVTM1と
すると第1のトランジスタのゲート端子、ソース端子間
電圧が0ボルトであることより数1が成り立つ。
Example 1 FIG. 1 is a circuit diagram of Example 1 of the present invention. 1 is a first transistor, 2 is a second transistor, 3 is a third transistor, 4 is a resistor, 8 is a first power supply, Reference numeral 9 is a first output terminal of the reference voltage circuit, and 10 is a second output terminal of the reference voltage circuit. The first transistor is an N-channel depletion type MOS transistor and the drain terminal is the first
The positive terminal of the power source of the
Connected to the drain terminal of the transistor. Second
Is a depletion type MOS transistor with an absolute value of the threshold voltage smaller than that of the N-channel enhanced type or the first transistor. The source terminal is the negative output of the first power supply and the gate terminal is the source follower circuit. Connected to the output.
The source follower circuit is composed of a third transistor and a resistor, the third transistor is an N-channel MOS transistor, the drain terminal is the positive output of the first power supply, the source terminal is the resistor, and the gate terminal is the first transistor. It is connected to the contact of the second transistor. The other terminal of the resistor, which is different from the terminal connected to the second transistor, is connected to the negative output of the first power supply. Assume that the first power supply voltage is higher than the sum of the absolute value of the threshold voltage of the first transistor, the threshold voltage of the second transistor and the threshold voltage of the third transistor by about 0.1 V or more. , The first transistor, the second transistor, and the third transistor respectively operate in the saturation region because the voltage between the drain terminal and the source terminal becomes higher than the value obtained by subtracting the threshold voltage from the voltage between the gate terminal and the source terminal. To do. In the circuit of FIG. 1, the current flowing between the drain terminal and the source terminal of the first transistor is IM1, the conductivity coefficient of the first transistor is KM1,
When the threshold voltage of the first transistor is VTM1, the equation 1 holds because the voltage between the gate terminal and the source terminal of the first transistor is 0 volt.

【0018】[0018]

【数1】 [Equation 1]

【0019】図1の回路において、第2のトランジスタ
のドレイン端子、ソース端子間に流れる電流をIM2、
第2のトランジスタの導電係数をKM2、第2のトラン
ジスタのスレショールド電圧をVTM2、第3のトラン
ジスタと抵抗の接点電圧をVOUT1とすると、第2の
トランジスタのゲート端子、ソース端子間電圧がVOU
T1であることより数2が成り立つ。
In the circuit of FIG. 1, the current flowing between the drain terminal and the source terminal of the second transistor is IM2,
When the conductivity coefficient of the second transistor is KM2, the threshold voltage of the second transistor is VTM2, and the contact voltage between the third transistor and the resistor is VOUT1, the voltage between the gate terminal and the source terminal of the second transistor is VOU.
Since it is T1, Equation 2 holds.

【0020】[0020]

【数2】 [Equation 2]

【0021】図1の回路において、第3のトランジスタ
のドレイン端子、ソース端子間に流れる電流をIM3、
第3のトランジスタの導電係数をKM3、第3のトラン
ジスタのスレショールド電圧をVTM3、第1のトラン
ジスタと第2のトランジスタの接点電圧をVOUT2と
すると、第3のトランジスタのゲート端子、ソース端子
間電圧がVOUT1とVOUT2の差であることより数
3が成り立つ。
In the circuit of FIG. 1, the current flowing between the drain terminal and the source terminal of the third transistor is IM3,
When the conductivity coefficient of the third transistor is KM3, the threshold voltage of the third transistor is VTM3, and the contact voltage between the first transistor and the second transistor is VOUT2, the gate terminal and the source terminal of the third transistor are Since the voltage is the difference between VOUT1 and VOUT2, Formula 3 holds.

【0022】[0022]

【数3】 (Equation 3)

【0023】図1の回路において、抵抗に流れる電流を
IR、抵抗値をRとすると、抵抗の両端電圧電圧がVO
UT1であることより数4が成り立つ。
In the circuit of FIG. 1, when the current flowing through the resistor is IR and the resistance value is R, the voltage across the resistor is VO.
Since it is UT1, Formula 4 is established.

【0024】[0024]

【数4】 [Equation 4]

【0025】第1のトランジスタと第2のトランジスタ
のドレイン端子、ソース端子間に流れる電流IM1とI
M2が等しいことから、数1と数2よりVOUT1を求
めると数5のようになる。
Currents IM1 and I flowing between the drain and source terminals of the first and second transistors, respectively.
Since M2 is the same, when VOUT1 is obtained from Equation 1 and Equation 2, Equation 5 is obtained.

【0026】[0026]

【数5】 (Equation 5)

【0027】次に第1のトランジスタの温度25℃にお
けるスレショールド電圧VTM10、第1のトランジス
タのスレショールド電圧の1℃当たりの温度変化量ΔV
TM1、第2のトランジスタの温度25℃におけるスレ
ショールド電圧VTM20、第2のトランジスタのスレ
ショールド電圧の1℃当たりの温度変化量ΔVTM2、
第3のトランジスタの温度25℃におけるスレショール
ド電圧VTM30、第3のトランジスタのスレショール
ド電圧の1℃当たりの温度変化量ΔVTM3とするとV
TM1、VTM2、VTM3は数6、数7、数8のよう
になる。
Next, the threshold voltage VTM10 at the temperature of the first transistor of 25 ° C. and the temperature change ΔV of the threshold voltage of the first transistor per 1 ° C.
TM1, the threshold voltage VTM20 of the second transistor at a temperature of 25 ° C., the temperature change amount ΔVTM2 of the threshold voltage of the second transistor per 1 ° C.,
Assuming that the threshold voltage VTM30 at the temperature of the third transistor 25 ° C. and the temperature change amount ΔVTM3 per 1 ° C. of the threshold voltage of the third transistor V
TM1, VTM2, and VTM3 are as shown in Formula 6, Formula 7, and Formula 8.

【0028】[0028]

【数6】 (Equation 6)

【数7】 (Equation 7)

【数8】 (Equation 8)

【0029】次に第1のトランジスタの温度25℃にお
ける導電係数KM10、第1のトランジスタの導電率の
1℃当たりの温度変化率ΔKM1、第2のトランジスタ
の温度25℃における導電係数KM20、第2のトラン
ジスタの導電率の1℃当たりの温度変化率ΔKM2、第
3のトランジスタの温度25℃における導電係数KM3
0、第3のトランジスタの導電率の1℃当たりの温度変
化率ΔKM3、抵抗の温度25℃における抵抗値RO、
抵抗の抵抗値の1℃当たりの温度変化率ΔRとするとK
M1、KM2、KM3、Rは数9、数10、数11、数
12のようになる。
Next, the conductivity coefficient KM10 of the first transistor at a temperature of 25 ° C., the temperature change rate ΔKM1 of the conductivity of the first transistor per 1 ° C., the conductivity coefficient KM20 of the second transistor at a temperature of 25 ° C., the second Change rate ΔKM2 per 1 ° C. of the conductivity of the above transistor, and the conductivity coefficient KM3 of the third transistor at a temperature of 25 ° C.
0, the temperature change rate ΔKM3 of the conductivity of the third transistor per 1 ° C., the resistance value RO of the resistor at a temperature of 25 ° C.,
If the rate of temperature change per degree Celsius of the resistance value of the resistor is ΔR, then K
M1, KM2, KM3, and R are as shown in Expression 9, Expression 10, Expression 11, and Expression 12.

【0030】[0030]

【数9】 [Equation 9]

【数10】 [Equation 10]

【数11】 [Equation 11]

【数12】 (Equation 12)

【0031】数5に数6から数12を代入し、さらに第
1のトランジスタと第2のトランジスタを同一の半導体
基板に形成した場合は第1のトランジスタの導電率の1
℃当たりの温度変化率ΔKM1と第2のトランジスタの
導電率の1℃当たりの温度変化率ΔKM2はほとんど等
しくなることから、ΔKM1=ΔKM2とすると,VO
UT1は数13のようになる。
When the equations 6 to 12 are substituted into the equation 5 and the first transistor and the second transistor are formed on the same semiconductor substrate, the conductivity of the first transistor is 1
Since the temperature change rate ΔKM1 per degree Celsius and the temperature change rate ΔKM2 per degree Celsius of the conductivity of the second transistor are almost equal, if ΔKM1 = ΔKM2, then VO
UT1 is as shown in Equation 13.

【0032】[0032]

【数13】 (Equation 13)

【0033】数13の結果から基準電圧回路の出力電圧
とその温度変化率は第1のトランジスタと第2のトラン
ジスタのスレショールド電圧と導電係数のみで決まるこ
とがわかる。
From the result of Expression 13, it is understood that the output voltage of the reference voltage circuit and its temperature change rate are determined only by the threshold voltage and the conductivity coefficient of the first transistor and the second transistor.

【0034】MOSトランジスタのスレショールド電圧
の1℃当たりの温度変化量は一般的に−4mVから−1
mVで、さらに同一の半導体基板上に形成した場合はほ
ぼ同じ値になる。トランジスタの導電係数はトランジス
タのチャネル幅とチャネル長を選ぶことで自由に設定で
きるので、第1のトランジスタの温度25℃における導
電係数KM10と第2のトランジスタの温度25℃にお
ける導電係数KM20を選ぶことで、基準電圧回路の出
力電圧VOUT1の1℃当たりの変化量を調節できる。
具体的には第1のトランジスタの温度25℃における導
電係数KM10と第2のトランジスタの温度25℃にお
ける導電係数KM20を等しくした場合は、基準電圧回
路の出力電圧の1℃当たりの温度変化量をほぼ0にする
ことができる。さらに第1のトランジスタの温度25℃
における導電係数KM10を第2のトランジスタの温度
25℃における導電係数KM20より大きくした場合は
基準電圧回路の出力電圧の1℃当たりの温度変化量を正
の値にすることができ、第1のトランジスタの温度25
℃における導電係数KM10を第2のトランジスタの温
度25℃における導電係数KM20より小さくした場合
は基準電圧回路の出力電圧の1℃当たりの温度変化量を
負の値にすることができる。さらに数13の結果から第
3のトランジスタの導電係数と抵抗の値は基準電圧回路
の出力電圧と温度変化量に影響を与えないことがわか
る。従って基準電圧回路の温度特性と無関係に、第3の
トランジスタの導電係数と抵抗の値を自由に選ぶことが
できる。
The temperature change amount of the threshold voltage of the MOS transistor per 1 ° C. is generally from -4 mV to -1.
When it is formed on the same semiconductor substrate with mV, the values are almost the same. Since the conductivity coefficient of the transistor can be freely set by selecting the channel width and the channel length of the transistor, the conductivity coefficient KM10 of the first transistor at a temperature of 25 ° C. and the conductivity coefficient KM20 of the second transistor at a temperature of 25 ° C. should be selected. Thus, the change amount of the output voltage VOUT1 of the reference voltage circuit per 1 ° C. can be adjusted.
Specifically, when the conductivity coefficient KM10 of the first transistor at a temperature of 25 ° C. and the conductivity coefficient KM20 of the second transistor at a temperature of 25 ° C. are made equal, the temperature change amount per 1 ° C. of the output voltage of the reference voltage circuit is calculated. It can be almost zero. Furthermore, the temperature of the first transistor is 25 ° C.
When the conductivity coefficient KM10 of the second transistor is larger than the conductivity coefficient KM20 of the second transistor at a temperature of 25 ° C., the amount of temperature change per 1 ° C. of the output voltage of the reference voltage circuit can be a positive value. Temperature of 25
When the conductivity coefficient KM10 at the temperature of 2 ° C. is made smaller than the conductivity coefficient KM20 at the temperature of the second transistor of 25 ° C., the temperature change amount per 1 ° C. of the output voltage of the reference voltage circuit can be a negative value. Furthermore, it can be seen from the result of Expression 13 that the conductivity coefficient and the resistance value of the third transistor do not affect the output voltage of the reference voltage circuit and the temperature change amount. Therefore, the conductivity coefficient and the resistance value of the third transistor can be freely selected regardless of the temperature characteristics of the reference voltage circuit.

【0035】第3のトランジスタと抵抗からなるソース
フォロワー回路の出力インピーダンスをROUTとする
と、抵抗を第3のトランジスタのオン抵抗に比べて大き
めの値とし基準電圧回路全体の消費電流を低めに設定し
た場合、ソースフォロワー回路の出力インピーダンスR
OUTは数14のようになる。ここで,第3のトランジ
スタの相互コンダクタンスをgm3とすると,gm3>
>1/Rとし,
When the output impedance of the source follower circuit composed of the third transistor and the resistance is ROUT, the resistance is set to a value larger than the on-resistance of the third transistor, and the current consumption of the entire reference voltage circuit is set to be low. , The output impedance R of the source follower circuit
OUT is as shown in Expression 14. If the transconductance of the third transistor is gm3, gm3>
> 1 / R,

【0036】[0036]

【数14】 [Equation 14]

【0037】第3のトランジスタのソース端子、ドレイ
ン端子間に流れる電流と抵抗を流れる電流は等しくなる
ので、基準電圧回路の第1の出力の出力インピーダンス
は第3のトランジスタの導電係数と抵抗の値のみで決ま
る。従って基準電圧回路の出力電圧と温度変化量に無関
係に、さらに第3のトランジスタのソース端子、ドレイ
ン端子間に流れる電流を抵抗の値Rを大きくすることで
少なくしても、第3のトランジスタの導電係数KM3を
大きくすることでソースフォロワー回路の出力インピー
ダンスROUTを小さくできることから、基準電圧回路
の第1の出力の出力インピーダンスを低消費電流を実現
しながら十分低い数値に設定でき、負荷変動に対してき
わめて応答の速い基準電圧回路を実現できる。
Since the current flowing between the source terminal and the drain terminal of the third transistor is equal to the current flowing through the resistor, the output impedance of the first output of the reference voltage circuit is the conductivity coefficient of the third transistor and the resistance value. Determined only by. Therefore, irrespective of the output voltage of the reference voltage circuit and the temperature change amount, even if the current flowing between the source terminal and the drain terminal of the third transistor is reduced by increasing the resistance value R, the third transistor Since the output impedance ROUT of the source follower circuit can be reduced by increasing the conductivity coefficient KM3, it is possible to set the output impedance of the first output of the reference voltage circuit to a sufficiently low value while realizing low current consumption, and to reduce load fluctuations. It is possible to realize a reference voltage circuit with extremely fast response.

【0038】また図1の回路には示さなかったが、第3
のトランジスタのゲート端子とソース端子間にコンデン
サーを接続することで電源電圧変動に対する出力の応答
特性を速くすることができる。この例1では第1のトラ
ンジスタと第3のトランジスタの基板はそれぞれのトラ
ンジスタのソース端子に接続しているが、もちろん第1
の電源のマイナス出力に接続してもよい。この例1では
第3のトランジスタとしてNチャネルのエンハンスタイ
プMOSトランジスタでも、ディプレッションタイプの
MOSトランジスタでもよい。ただし第3のトランジス
タをNチャネルのディプレッションタイプのMOSトラ
ンジスタとした場合は、第2のトランジスタを飽和領域
で動作させるため、第3のトランジスタのゲート端子、
ソース端子間電圧が0V以上になるように抵抗の値Rを
低めに設定することが望ましい。
Although not shown in the circuit of FIG. 1, the third
By connecting a capacitor between the gate terminal and the source terminal of the transistor, the output response characteristics to the power supply voltage fluctuation can be accelerated. In this example 1, the substrates of the first transistor and the third transistor are connected to the source terminals of the respective transistors.
It may be connected to the negative output of the power supply. In this example 1, the third transistor may be an N-channel enhancement type MOS transistor or a depletion type MOS transistor. However, when the third transistor is an N-channel depletion type MOS transistor, the second transistor is operated in the saturation region, so that the gate terminal of the third transistor,
It is desirable to set the resistance value R to be low so that the voltage between the source terminals becomes 0 V or more.

【0039】また出力インピーダンスが低い必要がない
場合は、第2出力端子から出力電圧を取り出すことがで
きる。例えば温度変化量0の基準電圧回路の出力電圧
と、温度変化量が負の値の基準電圧回路の出力電圧が必
要な場合は、基準電圧回路の第1の出力端子を温度変化
量0の基準電圧回路出力となるように第1のトランジス
タの温度25℃における導電係数KM10と第2のトラ
ンジスタの温度25℃における導管係数KM20を調節
すれば、基準電圧回路の第2の出力端子から温度変化量
負の基準電圧回路出力を取り出すことができる。
When the output impedance does not need to be low, the output voltage can be taken out from the second output terminal. For example, when the output voltage of the reference voltage circuit with a temperature change amount of 0 and the output voltage of the reference voltage circuit with a negative temperature change amount are required, the first output terminal of the reference voltage circuit is set to the reference of the temperature change amount of 0. If the conductivity coefficient KM10 of the first transistor at a temperature of 25 ° C. and the conduit coefficient KM20 of the second transistor at a temperature of 25 ° C. are adjusted so that the voltage circuit output is obtained, the amount of temperature change from the second output terminal of the reference voltage circuit is adjusted. The negative reference voltage circuit output can be taken.

【0040】またこの例においてはソースフォロワー回
路の電源を第1のトランジスタ、第2のトランジスタと
共通の第1の電源としているが、第2の電源、第3の電
源を設けて別々に供給するようにしても良い。図12は
例1の変形例の回路図で第1の電源の電源のプラス出力
側、マイナス出力側ともソースフォロワー回路に対する
電圧供給を別にしているが、マイナス側またはプラス側
のどちらか一方を共通にすることもできる。
Further, in this example, the power source of the source follower circuit is the first power source common to the first transistor and the second transistor, but the second power source and the third power source are provided and supplied separately. You may do it. FIG. 12 is a circuit diagram of a modified example of Example 1, in which the positive output side and the negative output side of the power source of the first power source are separately supplied with voltage to the source follower circuit, but either the negative side or the positive side is supplied. It can be shared.

【0041】例2 図2はこの発明の例2の回路図で、1は第1のトランジ
スタ、2は第2のトランジスタ、3は第3のトランジス
タ、5は第4のトランジスタ、8は第1の電源、9は基
準電圧回路の第1の出力端子、10は基準電圧回路の第
2の出力端子である。第1のトランジスタはNチャネル
のディプレッションタイプのMOSトランジスタでドレ
イン端子は第1の電源のプラス出力に、ソース端子とゲ
ート端子は第2のトランジスタのドレイン端子に接続さ
れている。第2のトランジスタはNチャネルのエンハン
スタイプまたは第1のトランジスタよりスレショールド
電圧の絶対値が小さいディプレッションタイプのMOS
トランジスタで、ソース端子は第1の電源のマイナス出
力に、ゲート端子はソースフォロワー回路の出力に接続
されている。ソースフォロワー回路は第3のトランジス
タと第4のトランジスタからなり、第3のトランジスタ
はNチャネルのMOSトランジスタで、第3のトランジ
スタのドレイン端子は第1の電源のプラス出力に、第3
のトランジスタのソース端子は第4のトランジスタのド
レイン端子に、第3のトランジスタのゲート端子は第1
のトランジスタと第2のトランジスタの接点に接続され
ている。第4のトランジスタはNチャネルのディプレッ
ションタイプのMOSトランジスタで第4のトランジス
タのソース端子とゲート端子は第1の電源のマイナス出
力に接続されている。
Example 2 FIG. 2 is a circuit diagram of Example 2 of the present invention, in which 1 is a first transistor, 2 is a second transistor, 3 is a third transistor, 5 is a fourth transistor, and 8 is a first transistor. Power source, 9 is a first output terminal of the reference voltage circuit, and 10 is a second output terminal of the reference voltage circuit. The first transistor is an N-channel depletion type MOS transistor, and the drain terminal is connected to the positive output of the first power supply, and the source terminal and the gate terminal are connected to the drain terminal of the second transistor. The second transistor is an N-channel enhancement type MOS or a depletion type MOS whose absolute value of threshold voltage is smaller than that of the first transistor.
In the transistor, the source terminal is connected to the negative output of the first power supply, and the gate terminal is connected to the output of the source follower circuit. The source follower circuit includes a third transistor and a fourth transistor, the third transistor is an N-channel MOS transistor, and the drain terminal of the third transistor is connected to the positive output of the first power supply and the third output.
The source terminal of the transistor is the drain terminal of the fourth transistor, and the gate terminal of the third transistor is the first terminal.
Connected to the contact between the transistor and the second transistor. The fourth transistor is an N-channel depletion type MOS transistor, and the source terminal and gate terminal of the fourth transistor are connected to the negative output of the first power supply.

【0042】例2において、ても例1同様、数1、数
2、がなり立つことから数5が成り立ち、数6、数7、
数9、数10も例1と同じになり、従って数13も例1
と同様になり立つことから例1と同様、例2においても
基準電圧回路の出力電圧と温度変化量を自由に調節でき
ると同時に、基準電圧回路の第1の出力の出力インピー
ダンスを十分低い数値に設定でき、負荷変動に対してき
わめて応答の速い基準電圧回路を実現できる。例2は例
1の抵抗を第4のトランジスタである第4のトランジス
タに置き換えたもので、例1の抵抗より例2のディプレ
ッションタイプのトランジスタの方が面積の面では有利
な場合もある。
In Example 2, as in Example 1, since Equation 1 and Equation 2 are established, Equation 5 is established, and Equation 6 and Equation 7 are established.
The numbers 9 and 10 are also the same as those in the example 1, and thus the number 13 is also in the example 1.
As in Example 1, the output voltage of the reference voltage circuit and the temperature change amount can be freely adjusted, and at the same time, the output impedance of the first output of the reference voltage circuit is set to a sufficiently low numerical value, as in Example 1. A reference voltage circuit that can be set and has an extremely fast response to a load change can be realized. In Example 2, the resistor of Example 1 is replaced with a fourth transistor which is a fourth transistor. In some cases, the depletion type transistor of Example 2 is more advantageous in area than the resistor of Example 1.

【0043】さらに、例1では電源電圧が第1のトラン
ジスタのスレショールド電圧の絶対値と第2のトランジ
スタのスレショールド電圧と第3のトランジスタのスレ
ショールド電圧との和より高いことで、第1のトランジ
スタ、第2のトランジスタ、第3のトランジスタはそれ
ぞれドレイン端子、ソース端子間電圧の方がゲート端
子、ソース端子間電圧からスレショールド電圧を引いた
値より高く飽和領域で動作することで一定の基準電圧が
得られた。
Furthermore, in Example 1, the power supply voltage is higher than the sum of the absolute value of the threshold voltage of the first transistor, the threshold voltage of the second transistor and the threshold voltage of the third transistor. , The first transistor, the second transistor, and the third transistor operate in the saturation region where the voltage between the drain terminal and the source terminal is higher than the value obtained by subtracting the threshold voltage from the voltage between the gate terminal and the source terminal, respectively. As a result, a constant reference voltage was obtained.

【0044】例2において第3のトランジスタおよび第
4のトランジスタとして、同一の導電係数のNチャネル
のディプレッションタイプのMOSトランジスタを選ぶ
と、基準電圧回路の第1の出力電圧VOUT1と基準電
圧回路の第2の出力電圧VOUT2とが等しくなる。例
1においては、基準電圧回路の出力電圧が一定になる下
限の電源電圧は第1のトランジスタのスレショールド電
圧の絶対値と第2のトランジスタのスレショールド電圧
と第3のトランジスタのスレショールド電圧との和より
約0.1V以上であったが、例2において第3のトラン
ジスタおよび第4のトランジスタとして、同一の導電係
数のNチャネルのディプレッションタイプのMOSトラ
ンジスタを選んだ場合は、基準電圧回路の出力電圧が一
定になる下限の電源電圧は第1のトランジスタのスレシ
ョールド電圧の絶対値と第2のトランジスタのスレショ
ールド電圧との和より約0.1V以上となり、より低電
圧動作に適した基準電圧回路を実現できる。
When an N-channel depletion type MOS transistor having the same conductivity coefficient is selected as the third transistor and the fourth transistor in the example 2, the first output voltage VOUT1 of the reference voltage circuit and the first output voltage VOUT1 of the reference voltage circuit are selected. 2 becomes equal to the output voltage VOUT2. In Example 1, the lower limit power supply voltage at which the output voltage of the reference voltage circuit becomes constant is the absolute value of the threshold voltage of the first transistor, the threshold voltage of the second transistor, and the threshold voltage of the third transistor. It was about 0.1 V or more from the sum of the depletion voltage, but in the case of Example 2, N-channel depletion type MOS transistors having the same conductivity coefficient were selected as the third transistor and the fourth transistor. The lower limit power supply voltage at which the output voltage of the voltage circuit becomes constant is about 0.1 V or more, which is lower than the sum of the absolute value of the threshold voltage of the first transistor and the threshold voltage of the second transistor. A reference voltage circuit suitable for operation can be realized.

【0045】またこの例においてはソースフォロワー回
路の電源を第1のトランジスタ、第2のトランジスタと
共通の第1の電源としているが、例1の変形例同様、第
2の電源、第3の電源を設けて別々に供給するようにし
ても良い。第1の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例1と同
様である。
Further, in this example, the power source of the source follower circuit is the first power source common to the first transistor and the second transistor, but the second power source and the third power source are the same as in the modification of the first example. May be provided and supplied separately. As in Example 1, the positive output side, the negative output side, or both of the first power supply can be separately provided.

【0046】例3 図3はこの発明の例3の回路図で、1は第1のトランジ
スタ、2は第2のトランジスタ、3は第3のトランジス
タ、4は抵抗、8は第1の電源、9は基準電圧回路の第
1の出力端子、10は基準電圧回路の第2の出力端子、
11は定電流回路への出力端子、12は第7のトランジ
スタ、13は第9のトランジスタ、14は定電流回路の
負荷である。例1と同様、第1のトランジスタはNチャ
ネルのディプレッションタイプのMOSトランジスタで
ドレイン端子は第1の電源のプラス出力に、ソース端子
とゲート端子は第2のトランジスタのドレイン端子に接
続されている。第2のトランジスタはNチャネルのエン
ハンスタイプまたは第1のトランジスタよりスレショー
ルド電圧の絶対値が小さいディプレッションタイプのM
OSトランジスタで、ソース端子は第1の電源のマイナ
ス出力に、ゲート端子はソースフォロワー回路の出力に
接続されている。ソースフォロワー回路は第3のトラン
ジスタと抵抗からなり、第3のトランジスタはNチャネ
ルのMOSトランジスタで、ソース端子は抵抗に、ゲー
ト端子は第1のトランジスタと第2のトランジスタの接
点に接続されている。抵抗の第2のトランジスタに接続
された端子と異なるもう一方の端子は第1の電源のマイ
ナス出力に接続されている。
Example 3 FIG. 3 is a circuit diagram of Example 3 of the present invention. 1 is a first transistor, 2 is a second transistor, 3 is a third transistor, 4 is a resistor, 8 is a first power supply, 9 is the first output terminal of the reference voltage circuit, 10 is the second output terminal of the reference voltage circuit,
Reference numeral 11 is an output terminal to the constant current circuit, 12 is a seventh transistor, 13 is a ninth transistor, and 14 is a load of the constant current circuit. As in Example 1, the first transistor is an N-channel depletion type MOS transistor, the drain terminal is connected to the positive output of the first power supply, and the source terminal and the gate terminal are connected to the drain terminal of the second transistor. The second transistor is an N-channel enhancement type or a depletion type M that has a smaller absolute value of the threshold voltage than the first transistor.
In the OS transistor, the source terminal is connected to the negative output of the first power supply, and the gate terminal is connected to the output of the source follower circuit. The source follower circuit is composed of a third transistor and a resistor, the third transistor is an N-channel MOS transistor, the source terminal is connected to the resistor, and the gate terminal is connected to the contact point between the first transistor and the second transistor. . The other terminal of the resistor, which is different from the terminal connected to the second transistor, is connected to the negative output of the first power supply.

【0047】さらに例3では、Pチャネルのエンハンス
タイプのMOSトランジスタである第7のトランジスタ
が設けられ、第7のトランジスタのソース端子は第1の
電源のプラス出力に、第7のトランジスタのゲート端子
とドレイン端子は第3のトランジスタのドレイン端子に
接続され,第3のトランジスタと第7のトランジスタの
接続点が定電流回路への出力端子となる。第9のトラン
ジスタはPチャネルエンハンスタイプの定電流回路のト
ランジスタでソース端子は第1の電源の電源のプラス出
力に接続され、第9のトランジスタのゲート端子は定電
流回路への出力端子に接続されている。さらに定電流回
路の負荷が第9のトランジスタのドレイン端子と第1の
電源のマイナス出力端子間に接続されている。例3の場
合も例1同様、数1から数13がなり立つ。数4に数1
2と数13を代入して抵抗に流れる電流IRを求めると
数15が求められる。
Furthermore, in Example 3, a seventh transistor, which is a P-channel enhanced type MOS transistor, is provided, and the source terminal of the seventh transistor is the positive output of the first power supply and the gate terminal of the seventh transistor. And the drain terminal are connected to the drain terminal of the third transistor, and the connection point of the third transistor and the seventh transistor serves as an output terminal to the constant current circuit. The ninth transistor is a P-channel enhancement type constant current circuit transistor, the source terminal of which is connected to the positive output of the power source of the first power source, and the gate terminal of the ninth transistor is connected to the output terminal of the constant current circuit. ing. Further, the load of the constant current circuit is connected between the drain terminal of the ninth transistor and the negative output terminal of the first power source. In the case of the example 3, as in the case of the example 1, the expressions 1 to 13 stand. Number 1 to number 4
By substituting 2 and the equation 13 into the current IR flowing in the resistor, the equation 15 is obtained.

【0048】[0048]

【数15】 (Equation 15)

【0049】抵抗に流れる電流IRは第7のトランジス
タのソース端子、ドレイン端子間を流れる電流に一致す
る、また第7のトランジスタのソース端子、ドレイン端
子間を流れる電流と、第9のトランジスタのソース端
子、ドレイン端子間を流れる電流との比は第7のトラン
ジスタと第9のトランジスタを同一のスレショールド電
圧のMOSトランジスタで形成すると、各々のトランジ
スタの導電係数の比となるので負荷に流す電流値は導電
係数の比を調節することで自由に設定することができ
る。つまり定電流回路の出力電流である、定電流回路の
負荷を流れる電流を周囲温度に無関係に、抵抗を流れる
電流IRの定数倍とすることができるので、抵抗に流れ
る電流IRの温度特性を自由に制御できれば定電流回路
の出力電流を同様に自由に制御できる。
The current IR flowing through the resistor matches the current flowing between the source terminal and drain terminal of the seventh transistor, and the current flowing between the source terminal and drain terminal of the seventh transistor and the source of the ninth transistor. When the seventh transistor and the ninth transistor are formed by MOS transistors having the same threshold voltage, the ratio of the current flowing between the terminal and the drain terminal becomes the ratio of the conductivity coefficients of the respective transistors, so the current flowing through the load. The value can be freely set by adjusting the ratio of the conductivity coefficients. That is, since the current flowing through the load of the constant current circuit, which is the output current of the constant current circuit, can be set to be a constant multiple of the current IR flowing through the resistor, regardless of the ambient temperature, the temperature characteristic of the current IR flowing through the resistor can be freely set. The output current of the constant current circuit can be freely controlled in the same manner if it can be controlled to.

【0050】図4が数15の計算結果で、抵抗を流れる
電流IRを図5の表に示した3通りのパラメータを使っ
て計算している、ケース2の場合が温度特性がほとんど
0となる。図5の表のパラメータの値は、半導体基板上
に形成されたMOSトランジスタおよび薄膜抵抗の場
合、トランジスタのスレショールド電圧の1℃当たりの
温度変化量は−1.0mVから−4mV、トランジスタ
の導電率の1℃当たりの温度変化率0.3%から0.9
%、抵抗の抵抗値の1℃当たりの温度変化率0.01%
から0.1%である。実験の結果は室温より低い方向で
ずれを生ずる傾向があるがこれはトランジスタの導電係
数の温度変化率が高い温度よりも低い温度側でやや大き
めになる傾向があるためであるが、実用上は全く問題な
い範囲である。
FIG. 4 shows the calculation result of the equation 15, and the current IR flowing through the resistor is calculated using the three parameters shown in the table of FIG. 5. In the case 2, the temperature characteristic becomes almost zero. . The values of the parameters in the table of FIG. 5 are such that, in the case of a MOS transistor and a thin film resistor formed on a semiconductor substrate, the temperature change amount of the threshold voltage of the transistor per 1 ° C. is −1.0 mV to −4 mV. Temperature change rate of conductivity from 1% to 0.3% to 0.9
%, The rate of temperature change of the resistance value of the resistor per 1 ° C 0.01%
To 0.1%. The result of the experiment tends to cause a deviation in the direction lower than room temperature, but this is because the temperature change rate of the conductivity coefficient of the transistor tends to be slightly higher than the high temperature, but in practice, There is no problem at all.

【0051】またこの例においてはソースフォロワー回
路の電源を第1のトランジスタ、第2のトランジスタと
共通の第1の電源としているが、例1の変形例同様、第
2の電源、第3の電源を設けて別々に供給するようにし
ても良い。第1の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例1と同
様である。
In this example, the power source of the source follower circuit is the first power source common to the first transistor and the second transistor, but the second power source and the third power source are the same as in the modification of the first example. May be provided and supplied separately. As in Example 1, the positive output side, the negative output side, or both of the first power supply can be separately provided.

【0052】例4 図6は、この発明の例4の回路図で、1は第1のトラン
ジスタ、2は第2のトランジスタ、3は第3のトランジ
スタ、6は第5のトランジスタ、8は第1の電源、9は
基準電圧回路の第1の出力端子、10は基準電圧回路の
第2の出力端子、17は第10のトランジスタ、18は
電圧検出抵抗1である。例1と同様、第1のトランジス
タはNチャネルのディプレッションタイプのMOSトラ
ンジスタでドレイン端子は第1の電源のプラス出力に、
ソース端子とゲート端子は第2のトランジスタのドレイ
ン端子に接続されている。第2のトランジスタはNチャ
ネルのエンハンスタイプまたは第1のトランジスタより
スレショールド電圧の絶対値が小さいディプレッション
タイプのMOSトランジスタで、ソース端子は第1の電
源のマイナス出力に、ゲート端子はソースフォロワー回
路の出力に接続されている。ソースフォロワー回路は第
3のトランジスタと第5のトランジスタからなり、第3
のトランジスタはNチャネルのMOSトランジスタで、
第3のトランジスタのドレイン端子は第1の電源のプラ
ス出力に、第3のトランジスタのソース端子は第5のト
ランジスタのドレイン端子に、第3のトランジスタのゲ
ート端子は第1のトランジスタと第2のトランジスタの
接点に接続されている。第5のトランジスタはNチャネ
ルエンハンスタイプのMOSトランジスタで、第5のト
ランジスタのドレイン端子は第3のトランジスタのソー
ス端子に、第5のトランジスタのソース端子は第1の電
源のマイナス出力に、第5のトランジスタのゲート端子
はバイアス入力端子である。バイアス回路は電圧検出抵
抗1と第10のトランジスタからなり、第10のトラン
ジスタはNチャネルエンハンスタイプのMOSトランジ
スタで、第10のトランジスタのドレイン端子は電圧検
出抵抗1に、第10のトランジスタのソース端子は第1
の電源のマイナス出力に、第10のトランジスタのゲー
ト端子は第10のトランジスタのドレイン端子に接続さ
れている。電圧検出抵抗1は第1の電源のプラス出力と
第10のトランジスタのドレイン端子との間に接続され
ている。
Example 4 FIG. 6 is a circuit diagram of Example 4 of the present invention, in which 1 is a first transistor, 2 is a second transistor, 3 is a third transistor, 6 is a fifth transistor, and 8 is a fifth transistor. 1 is a power supply, 9 is a first output terminal of the reference voltage circuit, 10 is a second output terminal of the reference voltage circuit, 17 is a tenth transistor, and 18 is a voltage detection resistor 1. As in Example 1, the first transistor is an N-channel depletion type MOS transistor, and the drain terminal is the positive output of the first power supply.
The source terminal and the gate terminal are connected to the drain terminal of the second transistor. The second transistor is an N-channel enhancement type or depletion type MOS transistor having an absolute value of the threshold voltage smaller than that of the first transistor. The source terminal is a negative output of the first power supply and the gate terminal is a source follower circuit. Connected to the output of. The source follower circuit includes a third transistor and a fifth transistor,
Is a N-channel MOS transistor,
The drain terminal of the third transistor is the positive output of the first power supply, the source terminal of the third transistor is the drain terminal of the fifth transistor, and the gate terminal of the third transistor is the first transistor and the second transistor. It is connected to the contact of the transistor. The fifth transistor is an N-channel enhancement type MOS transistor, the drain terminal of the fifth transistor is the source terminal of the third transistor, the source terminal of the fifth transistor is the negative output of the first power supply, and the fifth The gate terminal of the transistor is a bias input terminal. The bias circuit includes a voltage detection resistor 1 and a tenth transistor. The tenth transistor is an N-channel enhancement type MOS transistor. The drain terminal of the tenth transistor is the voltage detection resistor 1 and the source terminal of the tenth transistor. Is the first
The gate terminal of the tenth transistor is connected to the drain terminal of the tenth transistor at the negative output of the power source. The voltage detection resistor 1 is connected between the positive output of the first power supply and the drain terminal of the tenth transistor.

【0053】例4においても例1同様、数1、数2、が
なり立つことから数5が成り立ち、数6、数7、数9、
数10も例1と同じになり、従って数13も例1と同様
になり立つことから例1と同様、例4においても基準電
圧回路の出力電圧と温度変化量を自由に調節できる。基
準電圧回路の出力インピーダンスも例1同様数14の通
りになるが、例4では第3のトランジスタのドレイン端
子、ソース端子間に流れる電流IM3がバイアス回路の
作用により、電源の電圧が増加するとともに増加する。
つまり、電圧検出抵抗1にかかる電圧は、電源電圧の増
加とともに高くなるため電圧検出抵抗1に流れる電流は
増加する、従って第10のトランジスタのソース端子と
ドレイン端子間に流れる電流は電圧検出抵抗1に流れる
電流に等しいため、電源の電圧が増加するとともに増加
する。第5のトランジスタと第10のトランジスタは一
般に電流ミラー回路とよばれる接続となっているため、
例えば第5のトランジスタと第10のトランジスタを同
じ構造で半導体集積回路内に形成し、サイズも同じにす
ると、ソース端子とドレイン端子間に流れる電流も等し
くなる。従ってソースフォロワー回路の出力インピーダ
ンスは例1同様数14の通りであるが、第3のトランジ
スタを流れる電流IM3が電源電圧の増加にともなって
増加するため、ソースフォロワー回路の出力インピーダ
ンスは電源電圧の増加とともにさらに減少する。一般に
CMOSICのスイッチングスピードは電源電圧の増加
とともに増し、基準電圧回路の出力は負荷回路の影響を
受けやすくなり、基準電圧回路にはより低い出力インピ
ーダンスが求められる。例4の回路はこのような要求に
応える回路を実現できる。この例では第5のトランジス
タに流れる電流が電源電圧の増加とともに、増加する構
成としたが、もちろん電源電圧が高いとき消費電流を抑
えたいときは第5のトランジスタのゲート端子に供給す
る電圧を一定としてもよい。
Also in Example 4, as in Example 1, since Equation 1 and Equation 2 are established, Equation 5 is established, and Equation 6, Equation 7, and Equation 9,
Since the expression 10 is also the same as that of the example 1, and the expression 13 is also the same as that of the example 1, the output voltage of the reference voltage circuit and the temperature change amount can be freely adjusted in the example 4 as in the case of the example 1. The output impedance of the reference voltage circuit is as shown in Equation 14 as in Example 1, but in Example 4, the current IM3 flowing between the drain terminal and the source terminal of the third transistor increases the voltage of the power supply due to the action of the bias circuit. To increase.
That is, since the voltage applied to the voltage detection resistor 1 increases as the power supply voltage increases, the current flowing through the voltage detection resistor 1 increases. Therefore, the current flowing between the source terminal and the drain terminal of the tenth transistor is the voltage detection resistor 1 Since it is equal to the current that flows in, it increases as the voltage of the power supply increases. Since the fifth transistor and the tenth transistor are generally connected as a current mirror circuit,
For example, if the fifth transistor and the tenth transistor are formed in the semiconductor integrated circuit with the same structure and have the same size, the currents flowing between the source terminal and the drain terminal are also equal. Therefore, the output impedance of the source follower circuit is as shown in Equation 14 as in Example 1, but the current IM3 flowing through the third transistor increases as the power supply voltage increases, so that the output impedance of the source follower circuit increases. And further decrease. In general, the switching speed of a CMOS IC increases as the power supply voltage increases, the output of the reference voltage circuit is easily affected by the load circuit, and the reference voltage circuit is required to have a lower output impedance. The circuit of Example 4 can realize a circuit that meets such a demand. In this example, the current flowing through the fifth transistor increases as the power supply voltage increases, but of course the voltage supplied to the gate terminal of the fifth transistor is constant when it is desired to suppress the consumption current when the power supply voltage is high. May be

【0054】またこの例においてはソースフォロワー回
路の電源を第1のトランジスタ、第2のトランジスタと
共通の第1の電源としているが、例1の変形例同様、第
2の電源、第3の電源を設けて別々に供給するようにし
ても良い。第1の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例1と同
様である。
In this example, the power source of the source follower circuit is the first power source common to the first transistor and the second transistor, but the second power source and the third power source are the same as in the modification of the first example. May be provided and supplied separately. As in Example 1, the positive output side, the negative output side, or both of the first power supply can be separately provided.

【0055】例5 図7は、この発明の例5の回路図で、1は第1のトラン
ジスタ、2は第2のトランジスタ、3は第3のトランジ
スタ、6は第5のトランジスタ、8は第1の電源、9は
基準電圧回路の第1の出力端子、10は基準電圧回路の
第2の出力端子、17は第10のトランジスタ、18は
電圧検出抵抗1、19はソース抵抗である。例1と同
様、第1のトランジスタはNチャネルのディプレッショ
ンタイプのMOSトランジスタでドレイン端子は第1の
電源のプラス出力に、ソース端子とゲート端子は第2の
トランジスタのドレイン端子に接続されている。第2の
トランジスタはNチャネルのエンハンスタイプまたは第
1のトランジスタよりスレショールド電圧の絶対値が小
さいディプレッションタイプのMOSトランジスタで、
ソース端子は第1の電源のマイナス出力に、ゲート端子
はソースフォロワー回路の出力に接続されている。ソー
スフォロワー回路は第3のトランジスタとソース抵抗と
第5のトランジスタからなり、第3のトランジスタはN
チャネルのMOSトランジスタで、第3のトランジスタ
のドレイン端子は第1の電源のプラス出力に、第3のト
ランジスタのソース端子はソース抵抗に、第3のトラン
ジスタのゲート端子は第1のトランジスタと第2のトラ
ンジスタの接点に接続されている。ソース抵抗は第3の
トランジスタのソース端子と第5のトランジスタのドレ
イン端子との間に接続されている。第5のトランジスタ
はNチャネルエンハンスタイプのMOSトランジスタ
で、第5のトランジスタのソース端子は第1の電源のマ
イナス出力に、第5のトランジスタのゲート端子はバイ
アス入力端子である。バイアス回路は電圧検出抵抗1と
第10のトランジスタからなり、第10のトランジスタ
はNチャネルエンハンスタイプのMOSトランジスタ
で、第10のトランジスタのドレイン端子は電圧検出抵
抗1に、第10のトランジスタのソース端子は第1の電
源のマイナス出力に、第10のトランジスタのゲート端
子は第10のトランジスタのドレイン端子に接続されて
いる。電圧検出抵抗1は第1の電源のプラス出力と第1
0のトランジスタのドレイン端子との間に接続されてい
る。
Example 5 FIG. 7 is a circuit diagram of Example 5 of the present invention. 1 is a first transistor, 2 is a second transistor, 3 is a third transistor, 6 is a fifth transistor, and 8 is a second transistor. 1 is a power supply, 9 is a first output terminal of the reference voltage circuit, 10 is a second output terminal of the reference voltage circuit, 17 is a tenth transistor, 18 is a voltage detection resistor 1, and 19 is a source resistor. As in Example 1, the first transistor is an N-channel depletion type MOS transistor, the drain terminal is connected to the positive output of the first power supply, and the source terminal and the gate terminal are connected to the drain terminal of the second transistor. The second transistor is an N-channel enhancement type or depletion type MOS transistor in which the absolute value of the threshold voltage is smaller than that of the first transistor.
The source terminal is connected to the negative output of the first power supply, and the gate terminal is connected to the output of the source follower circuit. The source follower circuit includes a third transistor, a source resistor and a fifth transistor, and the third transistor is N
In the channel MOS transistor, the drain terminal of the third transistor is the positive output of the first power supply, the source terminal of the third transistor is the source resistance, and the gate terminal of the third transistor is the first transistor and the second transistor. Connected to the contact of the transistor. The source resistor is connected between the source terminal of the third transistor and the drain terminal of the fifth transistor. The fifth transistor is an N-channel enhancement type MOS transistor, the source terminal of the fifth transistor is the negative output of the first power supply, and the gate terminal of the fifth transistor is the bias input terminal. The bias circuit includes a voltage detection resistor 1 and a tenth transistor. The tenth transistor is an N-channel enhancement type MOS transistor. The drain terminal of the tenth transistor is the voltage detection resistor 1 and the source terminal of the tenth transistor. Is connected to the negative output of the first power supply, and the gate terminal of the tenth transistor is connected to the drain terminal of the tenth transistor. The voltage detection resistor 1 is connected to the positive output of the first power supply and the first output.
It is connected to the drain terminal of the 0 transistor.

【0056】例5においても例1同様、数1、数2、が
なり立つことから数5が成り立ち、数6、数7、数9、
数10も例1と同じになり、従って数13も例1と同様
になり立つことから例1と同様、例5においても基準電
圧回路の出力電圧と温度変化量を自由に調節できる。基
準電圧回路の出力インピーダンスは数14の値に対しソ
ース抵抗が直列に入ったことになり、例1よりも大きな
値になってしまう。しかし、例5では例4同様第3のト
ランジスタのドレイン端子、ソース端子間に流れる電流
IM3がバイアス回路の作用により、電源の電圧が増加
するとともに増加し、さらにソース抵抗の作用によっ
て、各トランジスタのソース端子とドレイン端子間にか
かる電圧が適度に分圧される。
Also in Example 5, as in Example 1, since Equation 1 and Equation 2 are established, Equation 5 is established, and Equation 6, Equation 7, and Equation 9,
Since the expression 10 is also the same as that of the example 1, and the expression 13 is also the same as that of the example 1, the output voltage of the reference voltage circuit and the temperature change amount can be freely adjusted in the example 5 as in the case of the example 1. The output impedance of the reference voltage circuit is a value larger than that of the example 1 because the source resistance is connected in series with respect to the value of the equation (14). However, in Example 5, as in Example 4, the current IM3 flowing between the drain terminal and the source terminal of the third transistor increases as the voltage of the power supply increases due to the action of the bias circuit, and further, the action of the source resistance causes the current IM3 to flow in each transistor. The voltage applied between the source terminal and the drain terminal is appropriately divided.

【0057】図8に例5の各トランジスタのソース端子
とドレイン端子間にかかる電圧を示す。特許公告公報
平4−65546にあるディプレッションタイプのMO
SトランジスタとエンハンスタイプのMOSトランジス
タを直列に接続した従来の基準電圧回路では、電源電圧
が高くなると電源電圧のほとんどがディプレッションタ
イプのMOSトランジスタのソース端子とドレイン端子
間にかかってしまい、電源電圧9V以上になると安定な
基準電圧が得られなかった。これに対し例5の基準電圧
回路は各トランジスタのソース端子とドレイン端子間に
かかる電圧が適度に分圧させることから14V以上まで
安定に動作する。すなわち第1のトランジスタ、第2の
トランジスタ、第3のトランジスタに同一構造のトラン
ジスタを使った場合、従来の基準電圧回路より約5V以
上高い電源電圧まで安定な動作を維持できる。
FIG. 8 shows the voltage applied between the source terminal and the drain terminal of each transistor of Example 5. Patent publication
Depletion type MO in 4-65546
In a conventional reference voltage circuit in which an S-transistor and an enhancement-type MOS transistor are connected in series, most of the power-supply voltage is applied between the source terminal and the drain terminal of the depletion-type MOS transistor when the power-supply voltage increases, and the power-supply voltage of 9V In the above cases, a stable reference voltage could not be obtained. On the other hand, the reference voltage circuit of Example 5 operates stably up to 14 V or higher because the voltage applied between the source terminal and the drain terminal of each transistor is appropriately divided. That is, when the transistors having the same structure are used as the first transistor, the second transistor, and the third transistor, stable operation can be maintained up to a power supply voltage higher than the conventional reference voltage circuit by about 5V or more.

【0058】またこの例においてはソースフォロワー回
路の電源を第1のトランジスタ、第2のトランジスタと
共通の第1の電源としているが、例1の変形例同様、第
2の電源、第3の電源を設けて別々に供給するようにし
ても良い。第1の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例1と同
様である。
In this example, the power source of the source follower circuit is the first power source common to the first transistor and the second transistor, but the second power source and the third power source are the same as in the modification of the first example. May be provided and supplied separately. As in Example 1, the positive output side, the negative output side, or both of the first power supply can be separately provided.

【0059】例6 例6は、例1の回路の抵抗を図9のように、2つの抵
抗、抵抗1、抵抗2に分割し分割点に第2のトランジス
タのゲート端子を接続した構成であり基準電圧の出力を
調節することができる。図9はこの発明の例6で、1は
第1のトランジスタ、2は第2のトランジスタ、3は第
3のトランジスタ、9は基準電圧回路の第1の出力端
子、10は基準電圧回路の第2の出力端子、20は抵抗
1、21は抵抗2である。第1のトランジスタはNチャ
ネルのディプレッションタイプのMOSトランジスタで
ドレイン端子は第1の電源のプラス出力に、ソース端子
とゲート端子は第2のトランジスタのドレイン端子に接
続されている。第2のトランジスタはNチャネルのエン
ハンスタイプまたは第1のトランジスタよりスレショー
ルド電圧の絶対値が小さいディプレッションタイプのM
OSトランジスタで、ソース端子は第1の電源のマイナ
ス出力に、ゲート端子はソースフォロワー回路の出力に
接続されている。ソースフォロワー回路は第3のトラン
ジスタと抵抗からなり、第3のトランジスタはNチャネ
ルのMOSトランジスタでドレイン端子は第1の電源の
プラス出力に、ソース端子は抵抗1に、ゲート端子は第
1のトランジスタと第2のトランジスタの接点に接続さ
れている。抵抗1の第2のトランジスタに接続された端
子と異なるもう一方の端子は抵抗2に、抵抗2の抵抗1
に接続された端子と異なるもう一方の端子は、第1の電
源のマイナス出力に接続されている。数1は例1と同じ
になるが、数2は第2のトランジスタのゲート端子が例
1の抵抗を2つに分割した抵抗1と抵抗2の接続点に接
続されていることから、抵抗1の抵抗値をR1、抵抗2
の抵抗値をR2とすると、抵抗の抵抗値は数16で示さ
れる。
Example 6 In Example 6, the resistance of the circuit of Example 1 is divided into two resistors, resistor 1 and resistor 2, as shown in FIG. 9, and the gate terminal of the second transistor is connected to the dividing point. The output of the reference voltage can be adjusted. 9 shows Example 6 of the present invention, 1 is a first transistor, 2 is a second transistor, 3 is a third transistor, 9 is a first output terminal of a reference voltage circuit, and 10 is a first voltage terminal of the reference voltage circuit. 2 is an output terminal, 20 is a resistor 1, and 21 is a resistor 2. The first transistor is an N-channel depletion type MOS transistor, and the drain terminal is connected to the positive output of the first power supply, and the source terminal and the gate terminal are connected to the drain terminal of the second transistor. The second transistor is an N-channel enhancement type or a depletion type M that has a smaller absolute value of the threshold voltage than the first transistor.
In the OS transistor, the source terminal is connected to the negative output of the first power supply, and the gate terminal is connected to the output of the source follower circuit. The source follower circuit is composed of a third transistor and a resistor, the third transistor is an N-channel MOS transistor, the drain terminal is the positive output of the first power supply, the source terminal is the resistor 1, and the gate terminal is the first transistor. And the contact of the second transistor. The other terminal different from the terminal connected to the second transistor of the resistor 1 is the resistor 2 and the resistor 1 of the resistor 2
The other terminal different from the terminal connected to is connected to the negative output of the first power supply. Formula 1 is the same as Example 1, but Formula 2 is because the gate terminal of the second transistor is connected to the connection point of the resistors 1 and 2 obtained by dividing the resistor of Example 1 into two. Resistance value of R1, resistance 2
If the resistance value of R is R2, the resistance value of the resistance is expressed by Equation 16.

【0060】[0060]

【数16】 [Equation 16]

【0061】第2のトランジスタのドレイン端子、ソー
ス端子間に流れる電流IM2は数17のようになる。
The current IM2 flowing between the drain terminal and the source terminal of the second transistor is as shown in Equation 17.

【0062】[0062]

【数17】 [Equation 17]

【0063】数17と数2の差は数17においてはVO
UT1に抵抗2の抵抗値を抵抗1と抵抗2の抵抗値の和
で割った項が追加されただけである。抵抗値の比、すな
わち抵抗2の抵抗値を抵抗1と抵抗2の抵抗値の和で割
った値は、抵抗1と抵抗2が半導体集積回路内に同じ種
類の素子で作られていると温度変化率は0であるので、
数2の代わりに数17を使って計算していくと、基準電
圧回路の第1の出力電圧VOUT1は数18のとうりに
なる。
The difference between equation 17 and equation 2 is that VO in equation 17
Only the term obtained by dividing the resistance value of the resistor 2 by the sum of the resistance values of the resistors 1 and 2 is added to the UT 1. The ratio of the resistance values, that is, the value obtained by dividing the resistance value of the resistance 2 by the sum of the resistance values of the resistance 1 and the resistance 2, indicates that the resistance 1 and the resistance 2 are made of the same kind of element in the semiconductor integrated circuit. Since the rate of change is 0,
When the calculation is performed using the equation 17 instead of the equation 2, the first output voltage VOUT1 of the reference voltage circuit is as shown in the equation 18.

【0064】[0064]

【数18】 (Equation 18)

【0065】つまり例1では、基準電圧回路の出力電圧
は第1のトランジスタと第2のトランジスタのパラメー
ターのみで決まってしまうため、出力電圧を自由に調節
することはできなかったが、例6では抵抗1と抵抗2の
抵抗値の比率を適当に選ぶことで自由に調節することが
できる。
That is, in Example 1, since the output voltage of the reference voltage circuit is determined only by the parameters of the first transistor and the second transistor, the output voltage cannot be freely adjusted, but in Example 6, It can be freely adjusted by appropriately selecting the ratio of the resistance values of the resistors 1 and 2.

【0066】抵抗に半導体基板上に形成した薄膜抵抗用
い、レザートリミング、ヒューズトリミング技術等適当
なトリミング手段や、不揮発性メモリーや揮発性のメモ
リーに保存した数値とこの数値をもとに抵抗に並列また
は直列に供給されたスイッチ素子をオン、オフコントロ
ールする技術を応用して抵抗値を調節すれば基準電圧回
路の出力電圧を希望値に調節することができる。また抵
抗1と抵抗2を半導体集積回路外に設けて調節してもこ
の例の基準電圧回路は十分低い出力インピーダンスであ
るため従来の基準電圧回路と違って全く問題がない。つ
まり、この例においても基準電圧回路の出力インピーダ
ンスは例1同様数14のようになり、低消費電流を実現
しながら十分低い値にすることができる。また抵抗1、
抵抗2を流れる電流は例1では数15であらわされた
が、この例では数19のようになる。
A thin film resistor formed on a semiconductor substrate is used as the resistor, and an appropriate trimming means such as laser trimming and fuse trimming technique, a value stored in a non-volatile memory or a volatile memory, and a value parallel to the resistor based on this value. Alternatively, the output voltage of the reference voltage circuit can be adjusted to a desired value by adjusting the resistance value by applying a technique of turning on / off the switching elements supplied in series. Further, even if the resistors 1 and 2 are provided outside the semiconductor integrated circuit for adjustment, the reference voltage circuit of this example has a sufficiently low output impedance, so there is no problem unlike the conventional reference voltage circuit. In other words, also in this example, the output impedance of the reference voltage circuit is as in the case of Example 1, and can be set to a sufficiently low value while realizing low current consumption. Also the resistance 1,
The current flowing through the resistor 2 is represented by the equation 15 in Example 1, but is represented by the equation 19 in this example.

【0067】[0067]

【数19】 [Formula 19]

【0068】つまり、基準電圧回路の出力電圧同様、定
電流回路の出力電流も、例1、例3に対して抵抗1と抵
抗2の比率だけの影響しか受けないことがわかり、例3
にて説明したように定電流回路の出力電流の温度特性を
自由にコントロールできる。また、この例に、例3のよ
うに第7のトランジスタ、第9のトランジスタを追加し
て、図13に示すような例6の変形例の回路とすること
で、定電流回路の出力電流の温度特性を自由にコントロ
ールできると同時に、基準電圧回路の出力電圧同様、定
電流回路の出力電流も抵抗1と抵抗2の比率を選ぶこと
で自由に調節できるようになる。
That is, it is understood that the output current of the constant current circuit as well as the output voltage of the reference voltage circuit is affected only by the ratio of the resistance 1 and the resistance 2 as compared with Examples 1 and 3.
As described above, the temperature characteristic of the output current of the constant current circuit can be freely controlled. Moreover, by adding a seventh transistor and a ninth transistor to this example as in Example 3 to form a circuit of a modified example of Example 6 as shown in FIG. 13, the output current of the constant current circuit The temperature characteristic can be freely controlled, and at the same time, the output current of the constant current circuit can be freely adjusted by selecting the ratio of the resistor 1 and the resistor 2 as well as the output voltage of the reference voltage circuit.

【0069】またこの例においてはソースフォロワー回
路の電源を第1のトランジスタ、第2のトランジスタと
共通の第1の電源としているが、例1の変形例同様、第
2の電源、第3の電源を設けて別々に共通するようにし
ても良い。第1の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例1と同
様である。
In this example, the power source of the source follower circuit is the first power source common to the first transistor and the second transistor, but the second power source and the third power source are the same as in the modification of the first example. May be provided so as to be commonly used separately. As in Example 1, the positive output side, the negative output side, or both of the first power supply can be separately provided.

【0070】例7 図10はこの発明の例7で、1は第1のトランジスタ、
2は第2のトランジスタ、3は第3のトランジスタ、4
は抵抗,7は第6のトランジスタ、8は第1の電源、9
は基準電圧回路の第1の出力端子、10は基準電圧回路
の第2の出力端子、30はオンオフ制御端子である。第
1のトランジスタはNチャネルのディプレッションタイ
プのMOSトランジスタでドレイン端子は第1の電源の
プラス出力に、ソース端子とゲート端子は第2のトラン
ジスタのドレイン端子に接続されている。第2のトラン
ジスタはNチャネルのエンハンスタイプまたは第1のト
ランジスタよりスレショールド電圧の絶対値が小さいデ
ィプレッションタイプのMOSトランジスタで、ソース
端子は第1の電源のマイナス出力に、ゲート端子はソー
スフォロワー回路の出力に接続されている。ソースフォ
ロワー回路は第3のトランジスタと抵抗と第6のトラン
ジスタとからなり、第3のトランジスタはNチャネルの
MOSトランジスタでドレイン端子は第1の電源のプラ
ス出力に、ソース端子は第6のトランジスタのドレイン
端子に、ゲート端子は第1のトランジスタと第2のトラ
ンジスタの接点に接続されている。第6のトランジスタ
はNチャネルエンハンスタイプのMOSトランジスタ
で、ソース端子は抵抗に接続され、ゲート端子はオンオ
フ制御端子であって基準電圧回路外部からオンオフ制御
電圧が供給される。抵抗は第6のトランジスタのソース
端子と第1の電源のマイナス出力に接続されている。オ
ンオフ制御端子に第6のトランジスタが十分低抵抗でオ
ンする電圧を与えたときは回路動作および特性は例1と
全く同じになる。
Example 7 FIG. 10 shows Example 7 of the present invention, in which 1 is a first transistor,
2 is a second transistor, 3 is a third transistor, 4
Is a resistor, 7 is a sixth transistor, 8 is a first power supply, and 9
Is a first output terminal of the reference voltage circuit, 10 is a second output terminal of the reference voltage circuit, and 30 is an on / off control terminal. The first transistor is an N-channel depletion type MOS transistor, and the drain terminal is connected to the positive output of the first power supply, and the source terminal and the gate terminal are connected to the drain terminal of the second transistor. The second transistor is an N-channel enhancement type or depletion type MOS transistor having an absolute value of the threshold voltage smaller than that of the first transistor. The source terminal is a negative output of the first power supply and the gate terminal is a source follower circuit. Connected to the output of. The source follower circuit is composed of a third transistor, a resistor and a sixth transistor, the third transistor is an N-channel MOS transistor, the drain terminal is the positive output of the first power supply, and the source terminal is the sixth transistor. The drain terminal and the gate terminal are connected to the contacts of the first transistor and the second transistor. The sixth transistor is an N-channel enhancement type MOS transistor, the source terminal is connected to the resistor, the gate terminal is an on / off control terminal, and the on / off control voltage is supplied from the outside of the reference voltage circuit. The resistor is connected to the source terminal of the sixth transistor and the negative output of the first power supply. When a voltage for turning on the sixth transistor with a sufficiently low resistance is applied to the on / off control terminal, the circuit operation and characteristics become exactly the same as in Example 1.

【0071】次にオンオフ制御端子に第6のトランジス
タがオフする電圧を与えたときは抵抗により第1のトラ
ンジスタのゲート端子がソース端子に接続されるためゲ
ート端子とソース端子の電圧が0Vとなってオフし、さ
らに第6のトランジスタもオフしているため基準電圧回
路にはMOSトランジスタのリーク電流以外は,ほとん
ど電流が流れなくなる。つまり一般にスタンバイモード
とよばれる状態にすることができる、また基準電圧回路
の出力端子を第6のトランジスタと第3のトランジスタ
の接続点とした場合は、スタンバイ状態では出力電圧は
第1の電源のプラス出力と同じ電圧になる。スタンバイ
状態のときもし基準電圧回路の出力電圧を第1の電源の
マイナス出力と同じ電圧としたければ基準電圧回路の出
力を第6のトランジスタと抵抗との接続点から取り出せ
ば良い。
Next, when a voltage for turning off the sixth transistor is applied to the on / off control terminal, the gate terminal of the first transistor is connected to the source terminal by the resistor, and the voltage of the gate terminal and the source terminal becomes 0V. Is turned off and the sixth transistor is also turned off, so that almost no current flows into the reference voltage circuit except the leak current of the MOS transistor. That is, it can be generally called a standby mode, and when the output terminal of the reference voltage circuit is the connection point of the sixth transistor and the third transistor, the output voltage of the first power supply is in the standby state. It has the same voltage as the positive output. In the standby state, if the output voltage of the reference voltage circuit is set to the same voltage as the negative output of the first power supply, the output of the reference voltage circuit may be taken out from the connection point of the sixth transistor and the resistor.

【0072】またスタンバイモードを有する基準電圧回
路のおいては動作状態における消費電流を一般的に大き
くできることが多い、すなわち、スタンバイモードがな
い基準電圧回路において抵抗の抵抗値Rを100KΩか
ら50MΩの間にして低消費電流にすることが望ましい
が、スタンバイモードがある場合は抵抗値Rを100Ω
から100KΩの間の適当な数値まで下げても問題が少
ない場合が多い。この場合のソースフォロワー回路の出
力インピーダンスは数20のようになり、より低出力イ
ンピーダンスの基準電圧回路を実現できる。
In the reference voltage circuit having the standby mode, the current consumption in the operating state can generally be increased in many cases, that is, in the reference voltage circuit having no standby mode, the resistance value R of the resistor is between 100 KΩ and 50 MΩ. It is desirable to reduce the current consumption by setting the resistance value R to 100Ω when there is a standby mode.
There are often few problems even if the value is lowered to an appropriate value between 100 KΩ and 100 KΩ. In this case, the output impedance of the source follower circuit is as shown in Expression 20, and a reference voltage circuit having a lower output impedance can be realized.

【0073】[0073]

【数20】 (Equation 20)

【0074】またこの例の抵抗と第6のトランジスタに
並列にスタンバイモード用の、抵抗、ディプレッション
MOSトランジスタ、エンハンスMOSトランジスタな
どの先の例に示したソースフォロワー回路の負荷を接続
しておけば、スタンバイモード時においても正常な、基
準電圧出力を取り出すことができる。
If the load of the source follower circuit shown in the previous example such as a resistor, a depletion MOS transistor, and an enhancement MOS transistor for the standby mode is connected in parallel with the resistor of this example and the sixth transistor, The normal reference voltage output can be taken out even in the standby mode.

【0075】またこの例においてはソースフォロワー回
路の電源を第1のトランジスタ、第2のトランジスタと
共通の第1の電源としているが、例1の変形例同様、第
2の電源、第3の電源を設けて別々に供給するようにし
ても良い。第1の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例1と同
様である。
Further, in this example, the power source of the source follower circuit is the first power source common to the first transistor and the second transistor, but the second power source and the third power source are similar to the modification of the first example. May be provided and supplied separately. As in Example 1, the positive output side, the negative output side, or both of the first power supply can be separately provided.

【0076】例8 図11はこの発明の例8の回路図で、1は第1のトラン
ジスタ、2は第2のトランジスタ、3は第3のトランジ
スタ、4は抵抗、8は第1の電源、9は基準電圧回路の
第1の出力端子、10は基準電圧回路の第2の出力端
子、12は第7のトランジスタ、13は第9のトランジ
スタ、22は第8のトランジスタ、23は第11のトラ
ンジスタ、24は定電流回路の負荷1、25は定電流回
路の負荷2、26は定電流回路への出力端子1、27は
定電流回路への出力端子2、28は第2の電源、29は
第3の電源である。例1と同様、第1のトランジスタは
NチャネルのディプレッションタイプのMOSトランジ
スタでドレイン端子は第1の電源のプラス出力に、ソー
ス端子とゲート端子は第2のトランジスタのドレイン端
子に接続されている。第2のトランジスタはNチャネル
のエンハンスタイプまたは第1のトランジスタよりスレ
ショールド電圧の絶対値が小さいディプレッションタイ
プのMOSトランジスタで、ソース端子は第1の電源の
マイナス出力に、ゲート端子はソースフォロワー回路の
出力に接続されている。ソースフォロワー回路は第3の
トランジスタと抵抗と第7のトランジスタと第8のトラ
ンジスタからなり、第3のトランジスタはNチャネルの
MOSトランジスタで、ソース端子は抵抗に、ゲート端
子は第1のトランジスタと第2のトランジスタの接点に
接続されている。抵抗の第3のトランジスタに接続され
た端子と異なるもう一方の端子は第8のトランジスタの
ドレイン端子と、ゲート端子を接続した端子に接続され
る。第7のトランジスタはPチャネルのエンハンスタイ
プのMOSトランジスタであり、第7のトランジスタの
ソース端子は第2の電源のプラス出力に、第7のトラン
ジスタのゲート端子とドレイン端子は第3のトランジス
タのドレイン端子に接続され,第3のトランジスタと第
7のトランジスタの接続点が定電流回路への出力端子1
となる。第8のトランジスタはNチャネルのエンハンス
タイプのMOSトランジスタであり、第8のトランジス
タのソース端子は第3の電源のマイナス出力に、第8の
トランジスタのゲート端子とドレイン端子は抵抗の第3
のトランジスタとの接続点とは異なる端子に接続され、
抵抗と第8のトランジスタの接続点が定電流回路への出
力端子2となる。第9のトランジスタはPチャネルエン
ハンスタイプの定電流回路のトランジスタでソース端子
は第2の電源の電源のプラス出力に接続され、第9のト
ランジスタのゲート端子は定電流回路への出力端子1に
接続されている。さらに定電流回路の負荷1が第9のト
ランジスタのドレイン端子と第2の電源のマイナス出力
端子間に接続されている。第11のトランジスタはNチ
ャネルエンハンスタイプの定電流回路のトランジスタで
ソース端子は第3の電源の電源のマイナス出力に接続さ
れ、第11のトランジスタのゲート端子は定電流回路へ
の出力端子2に接続されている。さらに定電流回路の負
荷2が第11のトランジスタのドレイン端子と第3の電
源のプラス出力端子間に接続されている。
Example 8 FIG. 11 is a circuit diagram of Example 8 of the present invention. 1 is a first transistor, 2 is a second transistor, 3 is a third transistor, 4 is a resistor, 8 is a first power supply, 9 is a first output terminal of the reference voltage circuit, 10 is a second output terminal of the reference voltage circuit, 12 is a seventh transistor, 13 is a ninth transistor, 22 is an eighth transistor, and 23 is an eleventh transistor. Transistor, 24 is load 1 of constant current circuit, 25 is load 2 of constant current circuit, 26 is output terminal 1 to constant current circuit, 27 is output terminal 2 to constant current circuit, 28 is second power supply, 29 Is a third power supply. As in Example 1, the first transistor is an N-channel depletion type MOS transistor, the drain terminal is connected to the positive output of the first power supply, and the source terminal and the gate terminal are connected to the drain terminal of the second transistor. The second transistor is an N-channel enhancement type or depletion type MOS transistor having an absolute value of the threshold voltage smaller than that of the first transistor. The source terminal is a negative output of the first power supply and the gate terminal is a source follower circuit. Connected to the output of. The source follower circuit includes a third transistor, a resistor, a seventh transistor, and an eighth transistor. The third transistor is an N-channel MOS transistor, the source terminal is the resistor, and the gate terminal is the first transistor and the first transistor. It is connected to the contact of the second transistor. The other terminal of the resistor, which is different from the terminal connected to the third transistor, is connected to the terminal to which the drain terminal and the gate terminal of the eighth transistor are connected. The seventh transistor is a P-channel enhanced type MOS transistor, the source terminal of the seventh transistor is the positive output of the second power supply, and the gate terminal and drain terminal of the seventh transistor are the drain of the third transistor. Connected to the terminal, the connection point of the third transistor and the seventh transistor is the output terminal 1 to the constant current circuit.
Becomes The eighth transistor is an N-channel enhanced type MOS transistor, the source terminal of the eighth transistor is the negative output of the third power source, and the gate terminal and drain terminal of the eighth transistor is the third resistor of the resistance.
Connected to a terminal different from the connection point with the transistor of
The connection point between the resistor and the eighth transistor serves as the output terminal 2 to the constant current circuit. The ninth transistor is a P-channel enhancement type constant current circuit transistor, the source terminal of which is connected to the positive output of the second power source, and the gate terminal of the ninth transistor is connected to the output terminal 1 of the constant current circuit. Has been done. Further, the load 1 of the constant current circuit is connected between the drain terminal of the ninth transistor and the negative output terminal of the second power source. The eleventh transistor is an N-channel enhancement type constant current circuit transistor, the source terminal of which is connected to the negative output of the power source of the third power source, and the gate terminal of the eleventh transistor is connected to the output terminal 2 of the constant current circuit. Has been done. Further, the load 2 of the constant current circuit is connected between the drain terminal of the eleventh transistor and the positive output terminal of the third power source.

【0077】例8の場合も例3同様、抵抗を流れる電流
は数15のとうりになり、定電流回路の出力電流の温度
特性を自由に設定できる。さらに定電流回路の負荷1に
流れる電流を第7のトランジスタと第9のトランジスタ
に同一種類のMOSトランジスタを選んで導電係数を適
当な比率とすることで自由に調節できることは例3と同
様である。さらに定電流回路の負荷2を流れる電流につ
いても、第8のトランジスタと第11のトランジスタを
調節することで自由に設定できる。またこの例は定電流
回路を第1の電源間だけでなく第1の電源とは異なる、
第2の電源間や第3の電源間にも構成できることを示し
ている。つまりこの発明の基準電圧回路を使えば、複数
の電源からなる応用回路において、複数の電源間に温度
特性が自由にコントロールでき、出力電流も自由にコン
トロールできる、定電流回路を設けることができる。
In the case of Example 8 as well, as in Example 3, the current flowing through the resistor is as in equation 15, and the temperature characteristic of the output current of the constant current circuit can be freely set. Further, the current flowing in the load 1 of the constant current circuit can be freely adjusted by selecting MOS transistors of the same type for the seventh transistor and the ninth transistor and setting the conductivity coefficient to an appropriate ratio, as in Example 3. . Further, the current flowing through the load 2 of the constant current circuit can be freely set by adjusting the eighth transistor and the eleventh transistor. Further, in this example, the constant current circuit is different not only between the first power source but also the first power source,
It is shown that it is possible to configure between the second power supply and between the third power supply. That is, by using the reference voltage circuit of the present invention, it is possible to provide a constant current circuit in an application circuit including a plurality of power supplies, in which the temperature characteristics can be freely controlled between the plurality of power supplies and the output current can be freely controlled.

【0078】例9 図14はこの発明の例9の回路図で、1は第1のトラン
ジスタ、2は第2のトランジスタ、8は第1の電源、9
は基準電圧回路の第1の出力端子、10は基準電圧回路
の第2の出力端子、31は第1のソースフォロワー回
路、32は複数のソースフォロワー回路、33はソース
フォロワー回路の電源1、34はソースフォロワー回路
の電源2である。第1のトランジスタはNチャネルのデ
ィプレッションタイプのMOSトランジスタでドレイン
端子は第1の電源のプラス出力に、ソース端子とゲート
端子は第2のトランジスタのドレイン端子に接続されて
いる。第2のトランジスタはNチャネルのエンハンスタ
イプまたは第1のトランジスタよりスレショールド電圧
の絶対値が小さいディプレッションタイプのMOSトラ
ンジスタで、ソース端子は第1の電源のマイナス出力
に、ゲート端子は第1のソースフォロワー回路の出力に
接続されている。第1のソースフォロワー回路の出力は
第2のトランジスタのゲート端子に、複数のソースフォ
ロワー回路の全ての入力は第1のトランジスタと第2の
トランジスタの接続点に接続されている。基準電圧回路
の出力は、第1のトランジスタと第2のトランジスタの
接続点である基準電圧回路の第2の出力端子、第1のソ
ースフォロワー回路の出力端子である基準電圧回路の第
1の出力端子、複竹のソースフォロワー回路の出力端子
から取り出すことができる。
Example 9 FIG. 14 is a circuit diagram of Example 9 of the present invention, in which 1 is a first transistor, 2 is a second transistor, 8 is a first power supply, and 9 is a power supply.
Is a first output terminal of the reference voltage circuit, 10 is a second output terminal of the reference voltage circuit, 31 is a first source follower circuit, 32 is a plurality of source follower circuits, 33 is a power source 1, 34 of the source follower circuit. Is a power supply 2 for the source follower circuit. The first transistor is an N-channel depletion type MOS transistor, and the drain terminal is connected to the positive output of the first power supply, and the source terminal and the gate terminal are connected to the drain terminal of the second transistor. The second transistor is an N-channel enhancement type or depletion type MOS transistor having an absolute value of threshold voltage smaller than that of the first transistor. The source terminal is the negative output of the first power supply and the gate terminal is the first output. It is connected to the output of the source follower circuit. The output of the first source follower circuit is connected to the gate terminal of the second transistor, and all the inputs of the plurality of source follower circuits are connected to the connection point of the first transistor and the second transistor. The output of the reference voltage circuit is the second output terminal of the reference voltage circuit which is the connection point of the first transistor and the second transistor, and the first output of the reference voltage circuit which is the output terminal of the first source follower circuit. It can be taken out from the output terminal of the source follower circuit of Mitsutake.

【0079】第1のソースフォロワー回路ならびに複数
のソースフォロワー回路の電源は第1の電源から供給を
受けてもよいし、あるいは別に電源を設けてもよい。第
1のソースフォロワー回路ならびに複数のソースフォロ
ワー回路は例1から例8までに示したいずれでもよい
が、第1のソースフォロワー回路ならびに複数のソース
フォロワー回路に同一の種類のソースフォロワー回路を
選ぶと、温度特性と出力電圧特性を制御しやすい。すな
わち、第1のソースフォロワー回路ならびに複数のソー
スフォロワー回路の出力から定常的に電流を取り出さな
いか、または同一の電流を取り出している場合は、第1
のソースフォロワー回路ならびに複数のソースフォロワ
ー回路の出力電圧が全て同じになる。
The power source of the first source follower circuit and the plurality of source follower circuits may be supplied from the first power source or may be separately provided. Although the first source follower circuit and the plurality of source follower circuits may be any of those shown in Examples 1 to 8, if the same type of source follower circuit is selected for the first source follower circuit and the plurality of source follower circuits, , Easy to control temperature characteristics and output voltage characteristics. That is, when the current is not constantly taken out from the outputs of the first source follower circuit and the plurality of source follower circuits or the same current is taken out,
The output voltages of the source follower circuit and the plurality of source follower circuits are all the same.

【0080】またこの例の回路のもっとも有利な点は、
複数のソースフォロワー回路の間に相互干渉がほとんど
ないということである。つまり、複数のソースフォロワ
ー回路の出力の内の1つの出力が負荷変動の影響で変動
を生じても、それが他のソースフォロワー回路の出力に
ほとんど影響を与えない。電圧変換器などの応用分野
や、複合電源等においては、アナログ回路部とデジタル
回路部の両方から構成される場合が多く、デジタル回路
部のスイッチング動作の影響をアナログ部が受けやす
い、この例は基準電圧回路をとうしてのデジタル部から
アナログ部への影響を最小限にできる基準電圧回路であ
る。
The most advantageous point of the circuit of this example is that
This means that there is almost no mutual interference between multiple source follower circuits. That is, even if one of the outputs of the plurality of source follower circuits fluctuates due to the load fluctuation, it has almost no effect on the outputs of the other source follower circuits. In application fields such as voltage converters and composite power supplies, it is often composed of both analog and digital circuit sections, and the analog section is easily affected by the switching operation of the digital circuit section. It is a reference voltage circuit that can minimize the influence from the digital section to the analog section through the reference voltage circuit.

【0081】これまでの回路動作説明では,Nチャネル
のMOSトランジスタで基準電圧回路を構成する場合に
ついて述べてきたが,Pチャネルのディプレッションタ
イプのMOSトランジスタとPチャネルのエンハンスタ
イプのMOSトランジスタとが,同一基板上に形成出来
る場合には,これまでの説明において,極性を逆にする
ことで同様の動作が実現出来る事は明らかである。
In the description of the circuit operation up to this point, the case where the reference voltage circuit is configured by N-channel MOS transistors has been described. However, the P-channel depletion type MOS transistor and the P-channel enhancement type MOS transistor are When they can be formed on the same substrate, it is clear that the same operation can be realized by reversing the polarities in the above description.

【0082】また,これまでの回路例のうち,ある1つ
のFETや抵抗を,同種の複数のFETや抵抗の直列や
並列の組み合わせで置き換える事も可能であり,それら
の置き換えを行っても動作原理は変わらない事は明らか
である。
Further, it is possible to replace one FET or resistor of the circuit examples so far with a series or parallel combination of a plurality of FETs or resistors of the same kind, and even if they are replaced, operation is possible. It is clear that the principle does not change.

【0083】[0083]

【発明の効果】例1から例9に示したように、第1のト
ランジスタと第2のトランジスタの導電率を調節するこ
とで基準電圧回路の出力電圧の温度特性を自由に調節で
きると同時に、第3トランジスタとソースフォロワー回
路の負荷である抵抗の抵抗値やトランジスタ導電率を調
節することで出力インピーダンスも温度特性とは無関係
に自由に低い値に調節でき、さらに基準電圧回路を半導
体集積回路内に設けた場合出力を半導体集積回路外に取
り出せると同時に、基準電圧回路の出力から電流を取り
出しても出力電圧が変化しない基準電圧回路を実現でき
る。
As shown in Examples 1 to 9, the temperature characteristics of the output voltage of the reference voltage circuit can be freely adjusted by adjusting the conductivity of the first transistor and the second transistor. By adjusting the resistance value of the load which is the load of the third transistor and the source follower circuit and the transistor conductivity, the output impedance can be freely adjusted to a low value irrespective of the temperature characteristics. In the case of being provided in, the output can be taken out of the semiconductor integrated circuit, and at the same time, the reference voltage circuit in which the output voltage does not change even if the current is taken out from the output of the reference voltage circuit can be realized.

【0084】例3に示したように抵抗の温度変化率に対
して第1のトランジスタと第2のトランジスタの導電率
を調節することで基準電圧回路の出力電圧の温度特性を
調節し、これによって定電圧回路の温度係数を自由に調
節することできる基準電圧回路を実現できる。
As shown in Example 3, the temperature characteristics of the output voltage of the reference voltage circuit are adjusted by adjusting the conductivity of the first transistor and the second transistor with respect to the temperature change rate of the resistance. It is possible to realize a reference voltage circuit in which the temperature coefficient of the constant voltage circuit can be adjusted freely.

【0085】例4に示したように例えば電源電圧など基
準電圧回路外の要因が変化することでより低い出力イン
ピーダンスが基準電圧回路に求められる、CMOSIC
等に対応し得る、基準電圧回路を実現できる。
As shown in Example 4, a CMOS IC in which a lower output impedance is required for the reference voltage circuit due to a change in factors outside the reference voltage circuit such as the power supply voltage
It is possible to realize a reference voltage circuit that can deal with the above.

【0086】例5に示したように、出力電圧の温度特性
を自由に調節できると同時に、同等の性能を持つMOS
トランジスタで回路を構成した場合、従来の基準電圧回
路よりより高い電圧まで安定動作する、すなわち従来の
基準電圧回路に対して動作下限電圧は同等でしかも動作
上限電圧が高い基準電圧回路を実現できる。
As shown in Example 5, a MOS having the same performance as the temperature characteristic of the output voltage can be freely adjusted.
When the circuit is composed of transistors, it is possible to realize a reference voltage circuit that operates stably up to a voltage higher than that of the conventional reference voltage circuit, that is, has a lower operation lower limit voltage and a higher operation upper limit voltage than the conventional reference voltage circuit.

【0087】例6に示したように、ソースフォロワー回
路の負荷の抵抗1、抵抗2の値の比率を調節することに
よって、出力電圧の温度特性を自由に調節できると同時
に、出力電圧も自由に調節できる基準電圧回路を実現で
きる。例6に示したように抵抗の温度変化率に対して第
1のトランジスタと第2のトランジスタの導電率を調節
することで基準電圧回路の出力電圧の温度特性を調節
し、さらにソースフォロワー回路の負荷の抵抗1、抵抗
2の値の比率を調節することによって、定電流回路の温
度係数と、さらに定電流回路の出力電流も自由に調節す
ることできる基準電圧回路を実現できる。
As shown in Example 6, the temperature characteristic of the output voltage can be freely adjusted by adjusting the ratio of the values of the resistance 1 and the resistance 2 of the load of the source follower circuit, and at the same time, the output voltage can be freely adjusted. It is possible to realize an adjustable reference voltage circuit. As shown in Example 6, the temperature characteristics of the output voltage of the reference voltage circuit are adjusted by adjusting the conductivity of the first transistor and the second transistor with respect to the temperature change rate of the resistance. By adjusting the ratio of the values of resistance 1 and resistance 2 of the load, it is possible to realize a reference voltage circuit in which the temperature coefficient of the constant current circuit and the output current of the constant current circuit can be adjusted freely.

【0088】例7に示したようにスタンバイ状態と、動
作状態の切り換えが可能で動作状態においては、スタン
バイ状態よりより低い出力インピーダンスとなる基準電
圧回路を実現できる。
As shown in Example 7, it is possible to switch between the standby state and the operating state, and it is possible to realize a reference voltage circuit having an output impedance lower than that in the standby state in the operating state.

【0089】例8に示したように第1の電源のほかに、
第2の電源、第3の電源を設け、第2の電源間、第3の
電源間に例3、例6の示したような、定電流回路の温度
係数と、さらに定電流回路の出力電流も自由に調節する
ことできる基準電圧回路を実現できる。
In addition to the first power source as shown in Example 8,
The second power source and the third power source are provided, and the temperature coefficient of the constant current circuit and the output current of the constant current circuit as shown in Examples 3 and 6 are provided between the second power source and the third power source. It is possible to realize a reference voltage circuit that can be freely adjusted.

【0090】例9に示したようにこの発明の基準電圧回
路と複数のソースフォロワー回路を用意することで、出
力どうしの相互干渉がほとんどない複数の基準電圧出力
を有する基準電圧回路を構成することができる。
By preparing the reference voltage circuit of the present invention and a plurality of source follower circuits as shown in Example 9, a reference voltage circuit having a plurality of reference voltage outputs with almost no mutual interference between outputs can be constructed. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の例1の回路図FIG. 1 is a circuit diagram of Example 1 of the present invention.

【図2】この発明の例2の回路図FIG. 2 is a circuit diagram of Example 2 of the present invention.

【図3】この発明の例3の回路図FIG. 3 is a circuit diagram of Example 3 of the present invention.

【図4】この発明の例3の抵抗を流れる電流の温度変化
を示すグラフ
FIG. 4 is a graph showing a temperature change of a current flowing through a resistor according to Example 3 of the present invention.

【図5】この発明の例3のトランジスタ、抵抗のパラメ
ータ表
FIG. 5 is a parameter table of transistors and resistors according to Example 3 of the present invention.

【図6】この発明の例4の回路図FIG. 6 is a circuit diagram of Example 4 of the present invention.

【図7】この発明の例5の回路図FIG. 7 is a circuit diagram of Example 5 of the present invention.

【図8】この発明の例5の各トランジスタのソース端子
とドレイン端子間電圧を示したグラフ
FIG. 8 is a graph showing the voltage between the source terminal and the drain terminal of each transistor of Example 5 of the present invention.

【図9】この発明の例6の回路図FIG. 9 is a circuit diagram of Example 6 of the present invention.

【図10】この発明の例7の回路図FIG. 10 is a circuit diagram of Example 7 of the present invention.

【図11】この発明の例8の回路図FIG. 11 is a circuit diagram of Example 8 of the present invention.

【図12】この発明の例1の変形例の回路図FIG. 12 is a circuit diagram of a modified example of Example 1 of the present invention.

【図13】この発明の例6の変形例の回路図FIG. 13 is a circuit diagram of a modified example of Example 6 of the present invention.

【図14】この発明の例9の回路図FIG. 14 is a circuit diagram of Example 9 of the present invention.

【符号の説明】[Explanation of symbols]

1は第1のトランジスタ。2は第2のトランジスタ。3
は第3のトランジスタ。4は抵抗。5は第4のトランジ
スタ。6は第5のトランジスタ。7は第6のトランジス
タ。8は第1の電源。9は基準電圧回路の第1の出力端
子。10は基準電圧回路の第2の出力端子。11は定電
流回路への出力端子。12は第7のトランジスタ。13
は第9のトランジスタ。14は定電流回路の負荷。15
はソースフォロワー回路部分。16は定電流回路部分。
17は第10のトランジスタ。18は電圧検出抵抗。1
9はソース抵抗。20は抵抗1。21は抵抗2。22は
第8のトランジスタ。23は第11のトランジスタ。2
4は定電流回路の負荷1。25は定電流回路の負荷2。
26は定電流回路への出力端子1。27は定電流回路へ
の出力端子2。28は第2の電源。29は第3の電源。
30はオンオフ制御端子。31は第1のソースフォロワ
ー回路。32は複数のソースフォロワー回路。33はソ
ースフォロワー回路の電源1。34はソースフォロワー
回路の電源2。
1 is the first transistor. 2 is the second transistor. Three
Is the third transistor. 4 is resistance. 5 is the fourth transistor. 6 is the fifth transistor. 7 is the sixth transistor. 8 is the first power supply. 9 is the first output terminal of the reference voltage circuit. 10 is the second output terminal of the reference voltage circuit. 11 is an output terminal to the constant current circuit. 12 is a 7th transistor. Thirteen
Is the ninth transistor. 14 is a constant current circuit load. 15
Is the source follower circuit part. 16 is a constant current circuit part.
17 is a tenth transistor. 18 is a voltage detection resistor. 1
9 is a source resistance. 20 is a resistor 1.21, 21 is a resistor 2.22 is an eighth transistor. 23 is the eleventh transistor. Two
4 is a constant current circuit load 1. 25 is a constant current circuit load 2.
26 is an output terminal 1 to the constant current circuit, 27 is an output terminal 2 to the constant current circuit, and 28 is a second power supply. 29 is the third power supply.
30 is an on / off control terminal. 31 is a first source follower circuit. 32 is a plurality of source follower circuits. 33 is a power supply 1 for the source follower circuit, and 34 is a power supply 2 for the source follower circuit.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】ディプレッションタイプのMOSトランジ
スタである第1のトランジスタと、第1のトランジスタ
と同一導電型のMOSトランジスタである第2のトラン
ジスタと、ソースフォロワー回路と、第1の電圧供給端
子と、第2の電圧供給端子と、ソースフォロワー回路へ
の電圧供給端子1と、ソースフォロワー回路への電圧供
給端子2とを設け、第1のトランジスタのドレイン端子
を第1の電圧供給端子に接続し、第1のトランジスタの
ゲート端子と第1のトランジスタのソース端子とを第2
のトランジスタのドレイン端子に接続し、第2のトラン
ジスタのソース端子を第2の電圧供給端子に接続し、第
2のトランジスタのゲート端子をソースフォロワー回路
の出力端子またはソースフォロワー回路の出力電圧を分
圧した端子に接続し、ソースフォロワー回路の入力端子
を第1のトランジスタと第2のトランジスタの接続点に
接続し、第1のトランジスタと第2のトランジスタの接
続点およびソースフォロワー回路の出力端子の両方また
は一方から基準出力電圧を取り出すことができるように
した基準電圧回路。
1. A first transistor which is a depletion type MOS transistor, a second transistor which is a MOS transistor of the same conductivity type as the first transistor, a source follower circuit, and a first voltage supply terminal. A second voltage supply terminal, a voltage supply terminal 1 to the source follower circuit, and a voltage supply terminal 2 to the source follower circuit are provided, and the drain terminal of the first transistor is connected to the first voltage supply terminal, The gate terminal of the first transistor and the source terminal of the first transistor are connected to the second terminal.
Connected to the drain terminal of the transistor, the source terminal of the second transistor to the second voltage supply terminal, and the gate terminal of the second transistor to the output terminal of the source follower circuit or the output voltage of the source follower circuit. The input terminal of the source follower circuit is connected to the connection point of the first transistor and the second transistor, and the connection point of the first transistor and the second transistor and the output terminal of the source follower circuit. A reference voltage circuit that can extract the reference output voltage from both or one side.
【請求項2】ソースフォロワー回路が、第1のトランジ
スタと同一導電型のMOSトランジスタである第3のト
ランジスタとソースフォロワー回路の負荷とからなり、
第3のトランジスタのドレイン端子をソースフォロワー
回路への電圧供給端子1に接続し、第3のトランジスタ
のゲート端子をソースフォロワー回路の入力端子とし、
ソースフォロワー回路の負荷の第1の端子を第3のトラ
ンジスタのソース端子に接続し、ソースフォロワー回路
の負荷の第2の端子をソースフォロワー回路への電圧供
給端子2間に接続し、第3のトランジスタとソースフォ
ロワー回路の負荷との接続点をソースフォロワー回路の
出力端子とした請求項1の基準電圧回路。
2. A source follower circuit comprises a third transistor, which is a MOS transistor of the same conductivity type as the first transistor, and a load of the source follower circuit,
The drain terminal of the third transistor is connected to the voltage supply terminal 1 for the source follower circuit, and the gate terminal of the third transistor is used as the input terminal of the source follower circuit.
The first terminal of the load of the source follower circuit is connected to the source terminal of the third transistor, and the second terminal of the load of the source follower circuit is connected between the voltage supply terminals 2 to the source follower circuit, The reference voltage circuit according to claim 1, wherein a connection point between the transistor and the load of the source follower circuit is an output terminal of the source follower circuit.
【請求項3】ソースフォロワー回路が、第1のトランジ
スタと同一導電型のMOSトランジスタである第3のト
ランジスタとソース抵抗とソースフォロワー回路の負荷
とからなり、第3のトランジスタのドレイン端子をソー
スフォロワー回路への電圧供給端子1に接続し、第3の
トランジスタのゲート端子をソースフォロワー回路の入
力端子とし、ソース抵抗の第1端子を第3のトランジス
タのソース端子に接続し、ソース抵抗の第2端子をソー
スフォロワー回路の負荷の第1の端子に接続し、ソース
フォロワー回路の負荷の第2の端子をソースフォロワー
回路への電圧供給端子2に接続し、ソース抵抗とソース
フォロワー回路の負荷との接続点をソースフォロワー回
路の出力端子とした請求項1の基準電圧回路。
3. A source follower circuit comprises a third transistor which is a MOS transistor of the same conductivity type as the first transistor, a source resistor and a load of the source follower circuit, and the drain terminal of the third transistor is a source follower. It is connected to the voltage supply terminal 1 to the circuit, the gate terminal of the third transistor is used as the input terminal of the source follower circuit, the first terminal of the source resistance is connected to the source terminal of the third transistor, and the second terminal of the source resistance is connected. The terminal is connected to the first terminal of the load of the source follower circuit, the second terminal of the load of the source follower circuit is connected to the voltage supply terminal 2 to the source follower circuit, and the source resistance and the load of the source follower circuit are connected. The reference voltage circuit according to claim 1, wherein the connection point is an output terminal of the source follower circuit.
【請求項4】ソースフォロワー回路の負荷が、抵抗また
は、第1のトランジスタと同一導電型のディプレッショ
ンタイプのMOSトランジスタである第4のトランジス
タまたは、第1のトランジスタと同一導電型のMOSト
ランジスタである第5のトランジスタまたは、第1のト
ランジスタと同一導電型のMOSトランジスタである第
6のトランジスタであって、抵抗の両端を各々第1の端
子と第2の端子とするか、または第4のトランジスタの
ドレイン端子を第1の端子、第4のトランジスタのゲー
ト端子と第4のトランジスタのソース端子とを接続した
端子を第2の端子とするか、または第5のトランジスタ
のドレイン端子を第1の端子、第5のトランジスタのソ
ース端子を第2の端子、第5のトランジスタのゲート端
子を基準電圧回路の外部よりのバイアス電圧入力端子と
するか、または第6のトランジスタのドレイン端子を第
1の端子、第6のトランジスタのソース端子を第2の端
子、第6のトランジスタのゲート端子を基準電圧回路の
外部よりオン、オフ制御電圧入力端子とした請求項1の
基準電圧回路。
4. The load of the source follower circuit is a resistor, a fourth transistor which is a depletion type MOS transistor of the same conductivity type as the first transistor, or a MOS transistor of the same conductivity type as the first transistor. A fifth transistor or a sixth transistor which is a MOS transistor of the same conductivity type as that of the first transistor, wherein both ends of the resistor are respectively a first terminal and a second terminal, or a fourth transistor The drain terminal of the fifth transistor as the first terminal and the gate terminal of the fourth transistor and the source terminal of the fourth transistor as the second terminal, or the drain terminal of the fifth transistor as the first terminal. Terminal, the source terminal of the fifth transistor is the second terminal, and the gate terminal of the fifth transistor is the reference voltage circuit The bias voltage input terminal from the outside is used, or the drain terminal of the sixth transistor is the first terminal, the source terminal of the sixth transistor is the second terminal, and the gate terminal of the sixth transistor is the reference voltage circuit. 2. The reference voltage circuit according to claim 1, wherein the on / off control voltage input terminal is externally applied.
【請求項5】ソースフォロワー回路の負荷が、請求項4
の抵抗、請求項4の第4のトランジスタ、請求項4の第
5のトランジスタ、請求項4の第6のトランジスタから
選んだ素子を組み合わせた複合素子であって、各々の素
子の第1の端子と第2の端子とを接続した直列接続とす
るか、あるいは各々の素子の第1の端子どうし、各々の
素子の第2の端子どうしを接続した並列接続にするか、
あるいは直接続した複合素子をさらに並列接続し直並列
接続とした請求項1の基準電圧回路。
5. The load of the source follower circuit comprises:
5. A composite element in which an element selected from the resistor, the fourth transistor of claim 4, the fifth transistor of claim 4, and the sixth transistor of claim 4 are combined, and the first terminal of each element. And the second terminal are connected in series, or the first terminals of the respective elements are connected in parallel, and the second terminals of the respective elements are connected in parallel,
Alternatively, the reference voltage circuit according to claim 1, wherein the directly connected composite elements are further connected in parallel to be connected in series and parallel.
【請求項6】ソースフォロワー回路が、第1のトランジ
スタと同一導電型のMOSトランジスタである第3のト
ランジスタとソースフォロワー回路の負荷からなる請求
項2のソースフォロワー回路に、第1のトランジスタと
異なる導電型のMOSトランジスタである第7のトラン
ジスタまたは、第1のトランジスタと同一導電型のMO
Sトランジスタである第8のトランジスタまたは、第7
のトランジスタと第8のトランジスタの両方を追加した
回路であって、第7のトランジスタを追加する際はソー
スフォロワー回路への電圧供給端子1と第3のトランジ
スタの接続を切りはなし、第7のトランジスタのソース
端子をソースフォロワー回路への電圧供給素子1に接続
し、第7のトランジスタのドレイン端子と第7のトラン
ジスタのゲート端子とを第3のトランジスタのドレイン
端子に接続し、第8のトランジスタを追加する際はソー
スフォロワー回路への電圧供給端子2とソースフォロワ
ー回路の負荷の接続を切りはなし、第8のトランジスタ
のソース端子をソースフォロワー回路への電圧供給端子
2に接続し、第8のトランジスタのドレイン端子と第8
のトランジスタのゲート端子とをソースフォロワー回路
の負荷の第2の端子に接続するとともに、第3のトラン
ジスタのドレイン端子と第3のトランジスタとソースフ
ォロワー回路の負荷との接続点をソースフォロワー回路
の出力端子とし、第3のトランジスタと第7のトランジ
スタとの接続点と、ソースフォロワー回路の負荷と第8
のトランジスタとの接続点から定電流回路への出力電圧
を取り出せるようにした請求項1の基準電圧回路。
6. The source follower circuit according to claim 2, wherein the source follower circuit includes a third transistor, which is a MOS transistor of the same conductivity type as the first transistor, and a load of the source follower circuit. The seventh transistor, which is a conductive type MOS transistor, or the same conductive type MO as the first transistor.
The eighth transistor, which is an S transistor, or the seventh transistor
In the circuit in which both the transistor and the eighth transistor are added, when the seventh transistor is added, the voltage supply terminal 1 to the source follower circuit is disconnected from the third transistor, and the seventh transistor Is connected to the voltage supply element 1 for the source follower circuit, the drain terminal of the seventh transistor and the gate terminal of the seventh transistor are connected to the drain terminal of the third transistor, and the eighth transistor is connected. When adding, the voltage supply terminal 2 to the source follower circuit and the load of the source follower circuit are not disconnected, the source terminal of the eighth transistor is connected to the voltage supply terminal 2 to the source follower circuit, and the eighth transistor Drain terminal and 8th
The gate terminal of the transistor is connected to the second terminal of the load of the source follower circuit, and the connection point between the drain terminal of the third transistor and the load of the third transistor and the source follower circuit is output from the source follower circuit. The connection point between the third transistor and the seventh transistor, the load of the source follower circuit, and the terminal
The reference voltage circuit according to claim 1, wherein an output voltage to the constant current circuit can be taken out from a connection point with the transistor of.
【請求項7】ソースフォロワー回路への電圧供給端子1
と第1の電圧供給端子、ソースフォロワー回路への電圧
供給端子2と第2の電圧供給端子の組み合わせで両方ま
たは一方を共通にした請求項1の基準電圧回路。
7. A voltage supply terminal 1 for a source follower circuit.
The reference voltage circuit according to claim 1, wherein both or one of the first voltage supply terminal and the combination of the voltage supply terminal 2 for the source follower circuit and the second voltage supply terminal are common.
JP19347894A 1994-07-15 1994-07-15 Reference voltage circuit Expired - Lifetime JP3343168B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19347894A JP3343168B2 (en) 1994-07-15 1994-07-15 Reference voltage circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19347894A JP3343168B2 (en) 1994-07-15 1994-07-15 Reference voltage circuit

Publications (2)

Publication Number Publication Date
JPH0830345A true JPH0830345A (en) 1996-02-02
JP3343168B2 JP3343168B2 (en) 2002-11-11

Family

ID=16308696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19347894A Expired - Lifetime JP3343168B2 (en) 1994-07-15 1994-07-15 Reference voltage circuit

Country Status (1)

Country Link
JP (1) JP3343168B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087821A (en) * 1998-10-07 2000-07-11 Ricoh Company, Ltd. Reference-voltage generating circuit
JP2002176730A (en) * 2000-09-28 2002-06-21 Ricoh Co Ltd Charge/discharge protective circuit, battery pack incorporating the same, and electronic apparatus using the battery pack
JP2007514988A (en) * 2003-10-07 2007-06-07 アナログ・デバイシス・インコーポレーテッド Method and apparatus for compensating temperature drift in semiconductor processes and semiconductor circuits
JP2009294978A (en) * 2008-06-06 2009-12-17 Asahi Kasei Toko Power Device Corp Reference voltage circuit
JP2013054535A (en) * 2011-09-05 2013-03-21 Ricoh Co Ltd Constant voltage generation circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4847103B2 (en) * 2005-11-07 2011-12-28 株式会社リコー Half band gap reference circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087821A (en) * 1998-10-07 2000-07-11 Ricoh Company, Ltd. Reference-voltage generating circuit
JP2002176730A (en) * 2000-09-28 2002-06-21 Ricoh Co Ltd Charge/discharge protective circuit, battery pack incorporating the same, and electronic apparatus using the battery pack
JP2007514988A (en) * 2003-10-07 2007-06-07 アナログ・デバイシス・インコーポレーテッド Method and apparatus for compensating temperature drift in semiconductor processes and semiconductor circuits
JP2009294978A (en) * 2008-06-06 2009-12-17 Asahi Kasei Toko Power Device Corp Reference voltage circuit
JP2013054535A (en) * 2011-09-05 2013-03-21 Ricoh Co Ltd Constant voltage generation circuit

Also Published As

Publication number Publication date
JP3343168B2 (en) 2002-11-11

Similar Documents

Publication Publication Date Title
CN101615049B (en) Reference buffer circuit
US9632521B2 (en) Voltage generator, a method of generating a voltage and a power-up reset circuit
KR101059901B1 (en) Constant voltage circuit
TWI437403B (en) Voltage regulator
US7564225B2 (en) Low-power voltage reference
CN106774595A (en) A kind of current foldback circuit for low pressure difference linear voltage regulator
US8476967B2 (en) Constant current circuit and reference voltage circuit
TWI454032B (en) Charging circuit
US8026756B2 (en) Bandgap voltage reference circuit
JPH04312107A (en) Constant voltage circuit
Far Enhanced gain, low voltage, rail-to-rail buffer amplifier suitable for energy harvesting
KR101485028B1 (en) Reference voltage generation circuit
US20200081477A1 (en) Bandgap reference circuit
JPH10116129A (en) Reference voltage generating circuit
CN108055014B (en) Differential operational amplifier and bandgap reference voltage generating circuit
Wang et al. A sub-1-V 100-mA OCL-LDO regulator with process-temperature-aware design for transient sustainability
JP3343168B2 (en) Reference voltage circuit
US6717451B1 (en) Precision analog level shifter with programmable options
JPH11134049A (en) Reference voltage circuit
WO2021073305A1 (en) Low dropout-voltage linear voltage regulator having high power supply rejection ratio
JP3227711B2 (en) Reference voltage generation circuit
WO2004063827A1 (en) Apparatus and method for making a constant current source
CN116301170B (en) Low-dropout linear voltage regulator capable of reducing subthreshold swing and implementation method thereof
CN114115415B (en) Low dropout linear voltage stabilizing circuit
JP4620522B2 (en) Semiconductor circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090823

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20110823

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20120823

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20120823

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20130823

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term