JPH0829820A - Ultrahigh-speed optical pattern identifying circuit - Google Patents
Ultrahigh-speed optical pattern identifying circuitInfo
- Publication number
- JPH0829820A JPH0829820A JP6165414A JP16541494A JPH0829820A JP H0829820 A JPH0829820 A JP H0829820A JP 6165414 A JP6165414 A JP 6165414A JP 16541494 A JP16541494 A JP 16541494A JP H0829820 A JPH0829820 A JP H0829820A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- optical
- identification
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、超高速光伝送装置にお
けるフレーム同期パタンの検出、あるいは超高速光パケ
ット通信におけるパケットのヘッダの識別に用いる超高
速光パタン識別回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ultrahigh speed optical pattern identification circuit used for detecting a frame synchronization pattern in an ultrahigh speed optical transmission device or for identifying a packet header in an ultrahigh speed optical packet communication.
【０００２】[0002]
【従来の技術】近年の光ファイバ伝送における伝送速度
および伝送距離は、光ファイバアンプを用いた線形増幅
中継技術や光変復調技術その他の進展により飛躍的に向
上している。特に、利得スイッチング法やモードロック
法を用いてパルス幅がサブピコ秒の光短パルス列を比較
的容易に発生でき、そのような光短パルス光源を用いた
100Ｇb/s クラスの超高速光伝送も可能になっている。2. Description of the Related Art In recent years, transmission speeds and transmission distances in optical fiber transmission have been dramatically improved due to advances in linear amplification relay technology using optical fiber amplifiers, optical modulation / demodulation technology and the like. In particular, a short optical pulse train with a pulse width of sub-picoseconds can be generated relatively easily using the gain switching method or mode-locking method.
Ultra-high speed optical transmission of 100 Gb / s class is also possible.
【０００３】光短パルス光源は、パルス幅τ、パルス間
隔１／ｆ秒の光短パルス列を発生する。この光短パルス
列をｎチャネルに分岐し、各チャネルごとに強度変調器
により信号変調を施す。さらに各チャネルの光短パルス
列を時間軸上で等間隔に並ぶように遅延を与えて合成す
ることにより、超高速の多重化光信号を形成することが
できる。この多重化光信号の信号速度はｎｆ b/sとな
る。なお、このとき実現可能な最大信号速度は光短パル
スのパルス幅τの逆数程度である。The light short pulse light source generates a light short pulse train having a pulse width τ and a pulse interval of 1 / f second. This optical short pulse train is branched into n channels, and signal modulation is performed by the intensity modulator for each channel. Furthermore, by adding a delay so that the optical short pulse trains of each channel are arranged at equal intervals on the time axis and combining them, an ultrahigh-speed multiplexed optical signal can be formed. The signal speed of this multiplexed optical signal is nf b / s. The maximum signal speed that can be realized at this time is approximately the reciprocal of the pulse width τ of the optical short pulse.
【０００４】一般に、多重化光信号は時間軸上で複数の
タイムスロットからなるフレームを構成する。受信側で
は、この多重化光信号からクロック抽出回路によりｆHz
のクロックを抽出する。しかし、クロック抽出回路で抽
出されるｆHzのクロックは、このフレーム周期に相当す
るが、フレームの先頭位置を示すフレーム同期信号とし
て用いることはできない。そこで、各フレームの先頭に
複数のビット列からなるフレーム同期パタンを設け、パ
タン識別回路がこのフレーム同期パタンを識別すること
により、フレームの先頭位置を識別すると同時にフレー
ム同期がとれているか否かを判断する。そして、フレー
ムの先頭位置を基点として各タイムスロットの多重分離
を行う。Generally, a multiplexed optical signal constitutes a frame composed of a plurality of time slots on the time axis. On the receiving side, a fHz signal is extracted from this multiplexed optical signal by a clock extraction circuit.
To extract the clock. However, although the fHz clock extracted by the clock extraction circuit corresponds to this frame period, it cannot be used as a frame synchronization signal indicating the head position of the frame. Therefore, a frame synchronization pattern consisting of multiple bit strings is provided at the beginning of each frame, and the pattern identification circuit identifies this frame synchronization pattern to identify the beginning position of the frame and at the same time determine whether or not frame synchronization is established. To do. Then, each time slot is demultiplexed from the start position of the frame.
【０００５】また、パケット通信やＡＴＭ通信では、有
限長のデータ信号とその先頭に付加されたデータ信号の
宛先等を示すヘッダにより構成されたパケット（セル）
が伝送される。通信網を構成する各ノードでは、ヘッダ
情報に基づいてパケット（セル）のスイッチング等を行
っている。このとき、ヘッダ情報を読み出すためにパタ
ン識別処理が必要となる。最近では、パケット通信やＡ
ＴＭ通信にも超高速な光信号が用いられるようになって
おり、パタン識別処理にも高速性が要求されている。Further, in packet communication and ATM communication, a packet (cell) composed of a finite length data signal and a header indicating the destination of the data signal added to the head of the data signal.
Is transmitted. Each node forming the communication network switches packets (cells) based on the header information. At this time, a pattern identification process is required to read the header information. Recently, packet communication and A
Ultra-high-speed optical signals have been used for TM communication, and high speed is required for pattern identification processing.
【０００６】図８は、従来のパタン識別回路の構成を示
す。図において、５１は４ビットの識別パタン（１０１
１）、５２は各タイムスロットのパルスの有無で示され
る入力パタン、５３は４ビットのシフトレジスタ、５４
−１〜５４−４は例えば排他的否定論理和回路を用いた
一致検出回路、５５は論理積回路、５６はパタン識別信
号である。FIG. 8 shows the configuration of a conventional pattern identification circuit. In the figure, 51 is a 4-bit identification pattern (101
1) and 52 are input patterns indicated by the presence or absence of a pulse in each time slot, 53 is a 4-bit shift register, and 54
-1 to 54-4 are, for example, a coincidence detection circuit using an exclusive NOR circuit, 55 is a logical product circuit, and 56 is a pattern identification signal.
【０００７】入力パタン５２はシフトレジスタ５３に順
次入力され、一致検出回路５４−１〜５４−４でシフト
レジスタ５３の各ビット出力と識別パタン５１の各ビッ
トが比較される。論理積回路５５は、すべての一致検出
回路５４−１〜５４−４が一致を検出したとき、すなわ
ち入力パタン５２が４ビットの識別パタン５１に一致し
たときにパタン識別信号５６を出力する。The input pattern 52 is sequentially input to the shift register 53, and the coincidence detection circuits 54-1 to 54-4 compare each bit output of the shift register 53 with each bit of the identification pattern 51. The AND circuit 55 outputs a pattern identification signal 56 when all the match detection circuits 54-1 to 54-4 detect a match, that is, when the input pattern 52 matches the 4-bit identification pattern 51.
【０００８】[0008]
【発明が解決しようとする課題】ところで、図８に示す
従来のパタン識別回路は電気回路で構成されている。し
たがって、光パタンを識別するためには、光信号を一旦
電気信号に変換した後に図８に示すパタン識別回路で処
理する必要があった。しかし、上述したような数十Ｇb/
s を越える超高速光パタンを識別するパタン識別回路を
構成することは、光電気変換処理や電気回路の応答速度
の面から容易ではなかった。The conventional pattern identification circuit shown in FIG. 8 is composed of an electric circuit. Therefore, in order to identify the optical pattern, it was necessary to convert the optical signal into an electric signal once and then process it by the pattern identifying circuit shown in FIG. However, tens of Gb /
It was not easy to construct a pattern discriminating circuit for discriminating ultrafast optical patterns exceeding s from the viewpoint of photoelectric conversion processing and the response speed of electric circuits.
【０００９】一方、光パルス間の非線形相互作用（光カ
ー効果や４光波混合など）を利用することにより、２つ
の光パルスの論理積操作が可能となっている。この非線
形相互作用は、２つの光パルスが同時に入力された時に
のみ光パルスを出力し、それ以外の場合には出力がない
というものである。これを利用することにより、光信号
のままで入力パタンと識別パタンの一致判定が可能であ
る。その方法は、ビットごとに入力パタンと識別パタン
の論理積をとり、その論理積出力をアナログ的に積算
し、パタン全体の積算値が閾値を越えたときにパタン一
致とする。この方法をとれば超高速光パタンの識別が可
能である。On the other hand, it is possible to perform a logical product operation of two optical pulses by utilizing the nonlinear interaction between the optical pulses (optical Kerr effect, four-wave mixing, etc.). This non-linear interaction is such that an optical pulse is output only when two optical pulses are input at the same time, and there is no output otherwise. By utilizing this, it is possible to determine the coincidence between the input pattern and the identification pattern with the optical signal as it is. In this method, the logical product of the input pattern and the identification pattern is calculated for each bit, the logical product outputs are integrated in an analog manner, and the patterns are matched when the integrated value of the entire pattern exceeds a threshold value. By using this method, it is possible to identify ultrafast optical patterns.
【００１０】しかし、光論理積回路はビット値“１”に
対して一致を検出しているだけで、ビット値“０”につ
いては一致判定をしていない。たとえば、図９に示すよ
うに識別パタンを（００１１１）とすると閾値は３とな
る。このとき、(a) のように入力パタンが（０００１
１）であれば積算値は２となり不一致と判定できる。一
方、(b) のように入力パタンが（１０１１１）であれ
ば、ビット値“０”に対する不一致があるにもかかわら
ず、積算値は３となりパタン一致と判定されてしまう。
このように光論理積結果を積算処理し、その積算値に対
して閾値処理するだけでは、完全なパタン識別は困難で
あった。また、閾値についても識別パタンのビット値
“１”の個数に応じて変わることなる。However, the optical AND circuit only detects a match with respect to the bit value "1", and does not make a match determination with respect to the bit value "0". For example, when the identification pattern is (00111) as shown in FIG. 9, the threshold value is 3. At this time, the input pattern is (0001
If it is 1), the integrated value becomes 2 and it can be determined that they do not match. On the other hand, if the input pattern is (10111) as shown in (b), the integrated value becomes 3 and it is determined that the pattern matches, although there is a mismatch for the bit value "0".
As described above, it is difficult to perform complete pattern identification only by integrating the optical logical product results and performing threshold processing on the integrated value. Further, the threshold value also changes according to the number of bit values "1" of the identification pattern.
【００１１】本発明は、論理積操作が可能な光非線形素
子（光論理積回路）を用いた構成において、ビット値
“０”に対する一致判定を実現し、超高速光パタンの識
別を可能とする超高速光パタン識別回路を提供すること
を目的とする。According to the present invention, in a configuration using an optical nonlinear element (optical AND circuit) capable of performing a logical product operation, a coincidence determination for a bit value "0" is realized, and an ultrahigh-speed optical pattern can be identified. It is an object of the present invention to provide an ultrafast optical pattern identification circuit.
【００１２】[0012]
【課題を解決するための手段】請求項１の超高速光パタ
ン識別回路は、１ビットの情報に２つのタイムスロット
を割り当て、光パルスが存在するタイムスロットの位置
で“０”と“１”を表現する有限長時系列光パタンを識
別パタンとして用いる。識別パタン発生回路で発生させ
た識別パタンと入力パタンを光論理積回路に入力し、そ
の論理積をとった光信号を受光素子で電気信号に変換
し、積分回路で識別パタンの時間長にわたって積算して
閾値回路に入力する。そして、積分回路の出力レベル
が、識別パタンのビット数に応じた閾値を越えたときに
光パタン識別信号を出力する。According to another aspect of the present invention, there is provided an ultra-high-speed optical pattern identification circuit, wherein two time slots are assigned to 1-bit information, and "0" and "1" are assigned at time slot positions where an optical pulse exists. A finite-length time-series optical pattern expressing is used as an identification pattern. The identification pattern and the input pattern generated by the identification pattern generation circuit are input to the optical AND circuit, the optical signal obtained by the AND is converted into an electrical signal by the light receiving element, and the integration circuit integrates over the time length of the identification pattern. And input it to the threshold circuit. Then, when the output level of the integrating circuit exceeds a threshold value corresponding to the number of bits of the identification pattern, the optical pattern identification signal is output.
【００１３】請求項２の超高速光パタン識別回路は、第
１の識別パタン発生回路で発生させた識別パタンと入力
パタンを第１の光論理積回路に入力し、第２の識別パタ
ン発生回路で発生させた反転識別パタンと入力パタンを
第２の光論理積回路に入力する。各光論理積回路から出
力される光信号をバランスト受光素子に入力し、そのパ
ワー差に比例した電気信号に変換し、積分回路で識別パ
タンの時間長にわたって積算して閾値回路に入力する。
そして、積分回路の出力レベルが、識別パタンのビット
値“１”の個数に応じた閾値を越えたときに光パタン識
別信号を出力する。According to another aspect of the present invention, there is provided an ultra-high speed optical pattern discriminating circuit, wherein the discriminating pattern and the input pattern generated by the first discriminating pattern generating circuit are input to the first optical AND circuit to generate a second discriminating pattern generating circuit. The inversion identification pattern and the input pattern generated in step 2 are input to the second optical AND circuit. The optical signal output from each optical AND circuit is input to the balanced light receiving element, converted into an electrical signal proportional to the power difference, and integrated by the integration circuit over the time length of the identification pattern and input to the threshold circuit.
Then, when the output level of the integrating circuit exceeds a threshold value corresponding to the number of bit values "1" of the identification pattern, the optical pattern identification signal is output.
【００１４】請求項３の超高速光パタン識別回路は、波
長λ1 の入力パタン、波長λ2 の識別パタン、波長λ3
の反転識別パタンを処理する。合波器でそれらを合波
し、光非線形素子に入力して４光波混合を起こし、波長
λ1 の入力パタンと波長λ2 の識別パタンによって新た
に生じた波長λ4 の光信号と、波長λ1 の入力パタンと
波長λ3 の反転識別パタンによって新たに生じた波長λ
5 の光信号を発生させる。この波長λ4 の光信号と波長
λ5 の光信号は分波器を介してバランスト受光素子に入
力し、各波長の光信号のパワー差に比例した電気信号に
変換し、積分回路で識別パタンの時間長にわたって積算
して閾値回路に入力する。そして、積分回路の出力レベ
ルが、識別パタンのビット値“１”の個数に応じた閾値
を越えたときに光パタン識別信号を出力する。According to another aspect of the present invention, there is provided an ultrafast optical pattern discriminating circuit, which has an input pattern of wavelength λ 1 , an identification pattern of wavelength λ 2 , and a wavelength λ 3.
Process the reverse identification pattern. They are combined by a multiplexer and input to the optical nonlinear element to cause four-wave mixing, and the optical signal of wavelength λ 4 newly generated by the input pattern of wavelength λ 1 and the discrimination pattern of wavelength λ 2 and the wavelength The wavelength λ newly generated by the input pattern of λ 1 and the inversion discrimination pattern of wavelength λ 3.
Generates 5 optical signals. The optical signal of wavelength λ 4 and the optical signal of wavelength λ 5 are input to the balanced photodetector via the demultiplexer, converted into an electrical signal proportional to the power difference between the optical signals of each wavelength, and identified by the integrating circuit. The values are integrated over the time length of the pattern and input to the threshold circuit. Then, when the output level of the integrating circuit exceeds a threshold value corresponding to the number of bit values "1" of the identification pattern, the optical pattern identification signal is output.
【００１５】また、請求項２または請求項３の超高速光
パタン識別回路において、１ビットの情報に２つのタイ
ムスロットを割り当て、光パルスが存在するタイムスロ
ットの位置で“０”と“１”を表現する有限長時系列光
パタンを識別パタンとして用いてもよい。このとき閾値
回路は、積分回路の出力レベルが識別パタンのビット数
に応じた閾値を越えたときに光パタン識別信号を出力す
る構成とする。Further, in the ultrahigh-speed optical pattern identification circuit according to claim 2 or 3, two time slots are assigned to 1-bit information, and "0" and "1" are assigned at the time slot positions where the optical pulse exists. A finite-length time-series optical pattern that expresses may be used as the identification pattern. At this time, the threshold value circuit is configured to output an optical pattern identification signal when the output level of the integration circuit exceeds a threshold value corresponding to the number of bits of the identification pattern.
【００１６】また、請求項１ないし請求項４の超高速光
パタン識別回路において、入力パタン時間長程度の応答
時間を有する受光素子またはバランスト受光素子を用い
て積分回路を省き、その出力信号を積分回路の出力とし
て閾値回路に送出する構成としてもよい。Further, in the ultrahigh-speed optical pattern identification circuit according to any one of claims 1 to 4, the integrating circuit is omitted by using a light receiving element or a balanced light receiving element having a response time of about an input pattern time length, and the output signal thereof is omitted. The output of the integrating circuit may be sent to the threshold circuit.
【００１７】[0017]
【作用】請求項１の超高速光パタン識別回路で使用する
識別パタンは、ビット値“０”および“１”に対する光
パルスが必ず存在する。したがって、光論理積回路では
ビット値“１”ばかりでなく、ビット値“０”について
も一致判定する。すなわち、光論理積回路は入力パタン
と識別パタンの一致したビットに対応する光信号を出力
し、積分回路の出力は入力パタン中の一致ビット数に比
例した値を示す。これにより、全ビットを対象にしたパ
タン識別を行うことができる。In the discrimination pattern used in the ultrahigh-speed optical pattern discrimination circuit according to the first aspect, optical pulses for bit values "0" and "1" always exist. Therefore, the optical AND circuit determines not only the bit value "1" but also the bit value "0". That is, the optical AND circuit outputs the optical signal corresponding to the bit in which the input pattern and the identification pattern match, and the output of the integrating circuit shows a value proportional to the number of matching bits in the input pattern. As a result, pattern identification can be performed for all bits.
【００１８】請求項２の超高速光パタン識別回路では、
第１の光論理積回路が入力パタンと識別パタンの論理積
をとることにより、識別パタンのビット値“１”に対す
る一致を検出する。また、第２の光論理積回路が入力パ
タンと反転識別パタンとの論理積をとることにより、識
別パタンのビット値“０”に対する不一致を検出する。
そして、各光論理積回路の出力をバランスト受光素子で
受光し、その出力を積分回路で積算する。したがって積
分回路の出力は、識別パタンのビット値“１”の一致ビ
ット数から、ビット値“０”の不一致ビット数を差し引
いた数に比例した値を示す。これにより、全ビットを対
象にしたパタン識別が可能となる。In the ultrahigh-speed optical pattern identification circuit of claim 2,
The first optical AND circuit calculates the logical product of the input pattern and the identification pattern to detect the coincidence with the bit value “1” of the identification pattern. In addition, the second optical logical product circuit performs a logical product of the input pattern and the inverted identification pattern to detect a mismatch of the identification pattern with the bit value “0”.
Then, the output of each optical AND circuit is received by the balanced light receiving element, and the output is integrated by the integrating circuit. Therefore, the output of the integration circuit shows a value proportional to the number obtained by subtracting the number of unmatched bits of the bit value "0" from the number of matched bits of the bit value "1" of the identification pattern. This enables pattern identification for all bits.
【００１９】請求項３の超高速光パタン識別回路では、
波長λ2 の識別パタンと波長λ3 の反転識別パタンは相
補関係にあるので時間軸上で重なることはない。したが
って光非線形素子は、識別パタンのビット値“１”に対
して入力パタンが一致したときに、波長λ1 の入力パタ
ンと波長λ2 の識別パタンによって新たに生じた波長λ
4 の光信号を出力する。また、識別パタンのビット値
“０”に対して入力パタンが不一致のときに、波長λ1
の入力パタンと波長λ3 の反転識別パタンによって新た
に生じた波長λ5 の光信号を出力する。この波長λ4 の
光信号と波長λ5の光信号を分波してバランスト受光素
子で受光し、その出力を積分回路で積算する。したがっ
て、積分回路の出力は、識別パタンのビット値“１”の
一致ビット数から、ビット値“０”の不一致ビット数を
差し引いた数に比例した値を示す。これにより、全ビッ
トを対象にしたパタン識別が可能となる。In the ultrahigh-speed optical pattern identification circuit of claim 3,
Since the discrimination pattern of the wavelength λ 2 and the inverted discrimination pattern of the wavelength λ 3 are complementary to each other, they do not overlap on the time axis. Therefore, when the input pattern matches the bit value “1” of the identification pattern, the optical nonlinear element generates a wavelength λ newly generated by the input pattern of the wavelength λ 1 and the identification pattern of the wavelength λ 2.
Outputs 4 optical signals. When the input pattern does not match the bit value “0” of the identification pattern, the wavelength λ 1
The optical signal of wavelength λ 5 , which is newly generated by the input pattern of 1 and the inversion discrimination pattern of wavelength λ 3 , is output. The optical signal of wavelength λ 4 and the optical signal of wavelength λ 5 are demultiplexed, received by the balanced light receiving element, and the output thereof is integrated by the integrating circuit. Therefore, the output of the integration circuit shows a value proportional to the number obtained by subtracting the number of unmatched bits of the bit value "0" from the number of matched bits of the bit value "1" of the identification pattern. This enables pattern identification for all bits.
【００２０】[0020]
【実施例】図１は、本発明の第１実施例の構成および識
別パタン（有限長時系列光パタン）を示す。FIG. 1 shows the configuration and identification pattern (finite length time series optical pattern) of the first embodiment of the present invention.
【００２１】図において、１０は光信号入力端子、１１
は光信号の一部を分岐する光カプラ、１２は光信号から
クロックを抽出するクロック抽出回路、１３は抽出され
たクロックに同期して所定の識別パタンを出力する識別
パタン発生回路、１５は入力パタンと識別パタンを同期
して入力し、光カー効果や４光波混合などの非線形相互
作用によって論理積をとる光論理積回路、１６は光論理
積回路１５から出力される光信号を電気信号に変換する
受光素子、１８は受光素子１６の出力を積分する積分回
路、１９は積分回路１８の出力が閾値を越えたときに所
定のパルス幅の光パタン識別信号を出力する閾値回路、
２０は光パタン識別信号出力端子である。In the figure, 10 is an optical signal input terminal, and 11
Is an optical coupler that branches a part of the optical signal, 12 is a clock extraction circuit that extracts a clock from the optical signal, 13 is an identification pattern generation circuit that outputs a predetermined identification pattern in synchronization with the extracted clock, and 15 is an input An optical AND circuit for synchronously inputting a pattern and an identification pattern and taking a logical product by a nonlinear interaction such as the optical Kerr effect or four-wave mixing, 16 is an optical signal output from the optical AND circuit 15 into an electric signal A light receiving element for conversion, 18 is an integrating circuit for integrating the output of the light receiving element 16, 19 is a threshold circuit for outputting an optical pattern identification signal of a predetermined pulse width when the output of the integrating circuit 18 exceeds a threshold,
Reference numeral 20 is an optical pattern identification signal output terminal.
【００２２】また、本実施例で使用する識別パタンは、
有限長でかつＮビットのパタンを表すのに２Ｎ個のタイ
ムスロットを用いる。図１(b),(c) に示す識別パタン
は、５ビットの２進数（００１１１）を表している。
(b) は、各ビットに隣接する２つのタイムスロットを割
り当て、一方のタイムスロットをビット値“０”を表す
のに使用し、他方のタイムスロットをビット値“１”を
表すのに使用する。(c) は、各ビット値の“０”を表す
タイムスロットと、“１”を表すタイムスロットをそれ
ぞれ時間軸上にまとめて配置している。The identification pattern used in this embodiment is
2N time slots are used to represent a pattern of finite length and N bits. The identification patterns shown in FIGS. 1B and 1C represent a 5-bit binary number (00111).
(b) allocates two adjacent time slots to each bit, one time slot is used to represent the bit value "0" and the other time slot is used to represent the bit value "1" . In (c), a time slot representing “0” and a time slot representing “1” of each bit value are collectively arranged on the time axis.
【００２３】このような識別パタンは、ビット値“０”
および“１”に対する光パルスが必ず存在する。したが
って、光論理積回路１５ではビット値“１”ばかりでな
く、ビット値“０”についても一致判定が可能となる。
すなわち、全ビットを対象にしたパタン識別を行うこと
ができる。また、パタン識別に用いる閾値は識別パタン
のビット数に応じて決まり、識別パタンのビット値
“１”の個数に依存せず一定値にできる。また、閾値を
調整することにより、全ビットが一致したときばかりで
なく、所定数以上の一致があれば光パタン識別信号を出
力させることもできる。Such an identification pattern has a bit value "0".
And there is always a light pulse for "1". Therefore, the optical AND circuit 15 can determine the coincidence not only for the bit value “1” but also for the bit value “0”.
That is, it is possible to perform pattern identification for all bits. Further, the threshold used for pattern identification is determined according to the number of bits of the identification pattern, and can be set to a constant value regardless of the number of bit values "1" of the identification pattern. Further, by adjusting the threshold value, it is possible to output the optical pattern identification signal not only when all the bits match but also when a predetermined number or more match.
【００２４】以下、図２に示すタイミングチャートを参
照して、本実施例のパタン識別動作について説明する。
図２(a) において、は入力パタン（１０１１１）、
は識別パタン（００１１１）、は光論理積回路１５の
出力、は受光素子１６の出力、は積分回路１８の出
力、は閾値回路１９の出力（光パタン識別信号）であ
る。なお、閾値回路１９に設定される閾値は識別パタン
が５ビットであるので５とする。The pattern identifying operation of this embodiment will be described below with reference to the timing chart shown in FIG.
In FIG. 2 (a), is an input pattern (10111),
Is an identification pattern (00111), is an output of the optical AND circuit 15, is an output of the light receiving element 16, is an output of the integrating circuit 18, and is an output of the threshold circuit 19 (optical pattern identification signal). The threshold value set in the threshold circuit 19 is 5 because the identification pattern is 5 bits.
【００２５】入力パタンと識別パタンは、クロック
抽出回路１２で抽出されたクロックに同期してシリアル
に光論理積回路１５に入力される。光論理積回路１５
は、２つの光パルスが同時に入力された時にのみ光パル
スを出力するので、その出力はに示すようになる。す
なわち、入力パタンと識別パタンの一致したビット
に対応する光パルスが出力される。したがって、積分回
路１８の出力は入力パタン中の一致ビット数に比例した
値を示す。ここでは、積分回路１８の出力値は４とな
り、閾値回路１９の閾値５より小さくパタン不一致とな
る。The input pattern and the identification pattern are serially input to the optical AND circuit 15 in synchronization with the clock extracted by the clock extraction circuit 12. Optical AND circuit 15
Outputs an optical pulse only when two optical pulses are input at the same time, the output is as shown in. That is, the optical pulse corresponding to the bit in which the input pattern and the identification pattern match is output. Therefore, the output of the integration circuit 18 shows a value proportional to the number of matching bits in the input pattern. In this case, the output value of the integrating circuit 18 is 4, which is smaller than the threshold value 5 of the threshold circuit 19 and the patterns do not match.
【００２６】一方、入力パタンと識別パタンが一致する
場合には、図２(b) に示すように積分回路１８の出力値
は５となり、閾値回路１９から所定のパルス幅の光パタ
ン識別信号が出力される。On the other hand, when the input pattern coincides with the discrimination pattern, the output value of the integrating circuit 18 becomes 5 as shown in FIG. 2 (b), and the optical circuit discrimination signal of the predetermined pulse width is output from the threshold circuit 19. Is output.
【００２７】図３は、本発明の第２実施例の構成を示
す。図において、１０は光信号入力端子、１１は光信号
の一部を分岐する光カプラ、１２は光信号からクロック
を抽出するクロック抽出回路、１３−１，１３−２は抽
出されたクロックに同期して所定の識別パタンとその補
数に相当する反転識別パタンを出力する識別パタン発生
回路、１４は入力光信号を２分する３dBカプラ、１５−
１，１５−２は入力パタンと識別パタンおよび反転識別
パタンを同期して入力し、光カー効果や４光波混合など
の非線形相互作用によって論理積をとる光論理積回路、
１７は光論理積回路１５−１，１５−２から出力される
光信号のパワー差に比例した電気信号を出力するバラン
スト受光素子、１８はバランスト受光素子１７の出力を
積分する積分回路、１９は積分回路１８の出力が閾値を
越えたときに所定のパルス幅の光パタン識別信号を出力
する閾値回路、２０は光パタン識別信号出力端子であ
る。FIG. 3 shows the configuration of the second embodiment of the present invention. In the figure, 10 is an optical signal input terminal, 11 is an optical coupler that branches a part of the optical signal, 12 is a clock extraction circuit that extracts a clock from the optical signal, and 13-1 and 13-2 are synchronized with the extracted clock. Then, an identification pattern generating circuit for outputting a predetermined identification pattern and an inverted identification pattern corresponding to its complement, 14 is a 3 dB coupler for dividing the input optical signal into two, 15-
Reference numerals 1 and 15-2 are optical AND circuits for inputting an input pattern, an identification pattern, and an inverted identification pattern in synchronization with each other, and performing a logical product by a nonlinear interaction such as the optical Kerr effect or four-wave mixing,
Reference numeral 17 is a balanced light receiving element that outputs an electric signal proportional to the power difference between the optical signals output from the optical AND circuits 15-1 and 15-2, and 18 is an integrating circuit that integrates the output of the balanced light receiving element 17, Reference numeral 19 denotes a threshold circuit which outputs an optical pattern identification signal having a predetermined pulse width when the output of the integrating circuit 18 exceeds the threshold value, and 20 denotes an optical pattern identification signal output terminal.
【００２８】本実施例の特徴は、２つの光論理積回路１
５−１，１５−２で識別パタンおよび反転識別パタンと
入力パタンとの論理積をとり、バランスト受光素子１７
で各光論理積回路から出力される光信号の差分をとると
ころにある。The feature of this embodiment is that two optical AND circuits 1 are provided.
In 5-1 and 15-2, a logical product of the identification pattern and the inverted identification pattern and the input pattern is calculated, and the balanced light receiving element 17
The difference between the optical signals output from the optical AND circuits is taken.
【００２９】以下、図４に示すタイミングチャートを参
照して、本実施例のパタン識別動作について説明する。
なお、ここでは１ビットに１タイムスロットを割り当て
た通常の識別パタンを使用する。The pattern identifying operation of this embodiment will be described below with reference to the timing chart shown in FIG.
Here, a normal identification pattern in which 1 time slot is assigned to 1 bit is used.
【００３０】は入力パタン（１０１１１）、は識別
パタン（００１１１）、は反転識別パタン（１１００
０）、は光論理積回路１５−１の出力、は光論理積
回路１５−２の出力、はバランスト受光素子１７の出
力、は積分回路１８の出力、は閾値回路１９の出力
（光パタン識別信号）である。なお、閾値回路１９に設
定される閾値は識別パタンのビット値“１”の個数が３
個であるので３とする。Is an input pattern (10111), is an identification pattern (00111), is an inversion identification pattern (1100).
0) is the output of the optical AND circuit 15-1, is the output of the optical AND circuit 15-2, is the output of the balanced light receiving element 17, is the output of the integrating circuit 18, and is the output of the threshold circuit 19 (optical pattern). Identification signal). The threshold value set in the threshold circuit 19 is 3 when the number of bit values “1” of the identification pattern is 3.
It is 3 because it is an individual.
【００３１】入力パタンと、識別パタンおよび反転
識別パタンは、クロック抽出回路１２で抽出されたク
ロックに同期してシリアルに光論理積回路１５−１，１
５−２に入力される。光論理積回路１５−１，１５−２
は、２つの光パルスが同時に入力された時にのみ光パル
スを出力するので、その出力は，に示すようにな
る。すなわち、光論理積回路１５−１は、ビット値
“１”について入力パタンと識別パタンの一致ビッ
トに対応する光パルスを出力する。光論理積回路１５−
２は、ビット値“０”について入力パタンと識別パタ
ンの不一致ビットに対応する光パルスを出力する。こ
の光論理積回路１５−１，１５−２の出力をバランスト
受光素子１７に入力することにより、その出力はに示
すようになる。すなわち、ビット値“１”について３ビ
ットが一致しても、ビット値“０”について不一致とな
る１ビットが負の値を示す。したがって、積分回路１８
の出力値は２となり、閾値回路１９の閾値３より小さく
パタン不一致となる。The input pattern, the identification pattern, and the inverted identification pattern are serially synchronized with the clock extracted by the clock extraction circuit 12, and the optical AND circuits 15-1, 1 are serially connected.
Input to 5-2. Optical AND circuit 15-1, 15-2
Outputs an optical pulse only when two optical pulses are input at the same time, the output is as shown in. That is, the optical AND circuit 15-1 outputs an optical pulse corresponding to the coincident bit of the input pattern and the identification pattern for the bit value "1". Optical AND circuit 15-
2 outputs an optical pulse corresponding to a mismatched bit between the input pattern and the identification pattern for the bit value "0". By inputting the outputs of the optical AND circuits 15-1 and 15-2 to the balanced light receiving element 17, the output becomes as shown in. That is, even if 3 bits match for the bit value “1”, 1 bit that does not match for the bit value “0” indicates a negative value. Therefore, the integration circuit 18
Output value of 2 is smaller than the threshold value 3 of the threshold circuit 19 and the patterns do not match.
【００３２】一方、入力パタンと識別パタンが一致する
場合には、図４(b) に示すように光論理積回路１５−２
の出力はないので、積分回路１８の出力値は３となり、
閾値回路１９から所定のパルス幅の光パタン識別信号が
出力される。On the other hand, when the input pattern and the identification pattern match, the optical AND circuit 15-2 as shown in FIG. 4B.
Since there is no output of, the output value of the integrating circuit 18 becomes 3,
The threshold circuit 19 outputs an optical pattern identification signal having a predetermined pulse width.
【００３３】このように、入力パタンと識別パタンの論
理積をとることにより、識別パタンのビット値“１”に
対する一致を検出することができる。また、入力パタン
と反転識別パタンとの論理積をとることにより、識別パ
タンのビット値“０”に対する不一致を検出することが
できる。そして、各光論理積回路の出力をバランスト受
光素子１７で受光し、その出力を積分回路１８で積算す
る。これにより、識別パタンのビット値“１”に対して
一致を〔＋１〕、不一致をAs described above, by calculating the logical product of the input pattern and the identification pattern, it is possible to detect the coincidence with the bit value "1" of the identification pattern. Further, by calculating the logical product of the input pattern and the inverted identification pattern, it is possible to detect a mismatch of the identification pattern with the bit value "0". Then, the output of each optical AND circuit is received by the balanced light receiving element 17, and the output is integrated by the integrating circuit 18. As a result, the bit value “1” of the identification pattern is matched [+1] and mismatched.
〔０〕とし、ビット値“０”
に対して一致を[0] and bit value "0"
Match against
〔０〕、不一致を〔−１〕として積算す
ることができ、全ビットを対象にしたパタン識別が可能
となる。[0] and non-coincidence can be integrated as [-1], and pattern identification for all bits becomes possible.
【００３４】ところで、本実施例で使用する閾値は、識
別パタンのビット値“１”の個数に応じて変わる。そこ
で、第１実施例で使用した識別パタンを用いることによ
り、閾値を識別パタンのビット数に応じた一定値とする
ことができる。By the way, the threshold used in this embodiment changes depending on the number of bit values "1" of the identification pattern. Therefore, by using the identification pattern used in the first embodiment, the threshold value can be made a constant value according to the number of bits of the identification pattern.
【００３５】図５は、第２実施例の構成に第１実施例の
識別パタンを使用したときのタイミングチャートを示
す。光論理積回路１５−１は、入力パタンと識別パタ
ンの一致ビットに対応する光パルスを出力する。光論
理積回路１５−２は、入力パタンと識別パタンの不
一致ビットに対応する光パルスを出力する。したがっ
て、識別パタン（００１１１）に対して入力パタンが
（１０１１１）であれば、光論理積回路１５−１から４
ビットの一致を示す光パルスが出力され、光論理積回路
１５−２から１ビットの不一致を示す光パルスが出力さ
れる。これを同様にバランスト受光素子１７で受光し、
その出力を積分回路１８で積算すると、その出力は入力
パタン中の一致ビット数に比例した値を示す。ここで
は、積分回路１８の出力値が３となり、閾値回路１９の
閾値５より小さくパタン不一致となる。FIG. 5 shows a timing chart when the identification pattern of the first embodiment is used in the configuration of the second embodiment. The optical AND circuit 15-1 outputs an optical pulse corresponding to the coincident bit of the input pattern and the identification pattern. The optical logical product circuit 15-2 outputs an optical pulse corresponding to a mismatched bit between the input pattern and the identification pattern. Therefore, if the input pattern is (10111) with respect to the identification pattern (00111), the optical AND circuits 15-1 to 4
An optical pulse indicating a bit match is output, and an optical AND circuit 15-2 outputs an optical pulse indicating a 1-bit mismatch. This is similarly received by the balanced light receiving element 17,
When the output is integrated by the integrating circuit 18, the output shows a value proportional to the number of matching bits in the input pattern. Here, the output value of the integrating circuit 18 is 3, which is smaller than the threshold value 5 of the threshold circuit 19 and the patterns do not match.
【００３６】一方、入力パタンと識別パタンが一致する
場合には、図２(b) に示す場合と同様に積分回路１８の
出力値は５となり、閾値回路１９から所定のパルス幅の
光パタン識別信号が出力される。On the other hand, when the input pattern and the identification pattern match, the output value of the integrating circuit 18 becomes 5 as in the case shown in FIG. 2B, and the threshold circuit 19 identifies the optical pattern of a predetermined pulse width. The signal is output.
【００３７】なお、第２実施例の構成では、通常の識別
パタンを用いても全ビットを対象にしたパタン識別が可
能であるが、第１実施例の識別パタンを用いることによ
り閾値を一定値にできる特徴がある。In the configuration of the second embodiment, pattern identification for all bits is possible even if a normal identification pattern is used. However, by using the identification pattern of the first embodiment, the threshold value is set to a constant value. There is a feature that can be.
【００３８】図６は、本発明の超高速光パタン識別回路
の第３実施例の構成を示す。図において、１０は波長λ
1 の光信号が入力される光信号入力端子、１１は光信号
の一部を分岐する光カプラ、１２は光信号からクロック
を抽出するクロック抽出回路、２１−１，２１−２は抽
出されたクロックに同期して波長λ2 の識別パタンと、
その補数に相当する波長λ3 の反転識別パタンを出力す
る識別パタン発生回路、２２は波長λ1 の入力光信号
と、波長λ2 の識別パタンと、波長λ3の反転識別パタ
ンを合波する合波器、２３は合波光を入力して４光波混
合を生じさせる光非線形素子、２４は光非線形素子２３
の出力光から波長 2λ1 −λ2 の光信号と、波長 2λ1
−λ3 の光信号を分波する分波器、１７は分波された各
光信号のパワー差に比例した電気信号を出力するバラン
スト受光素子、１８はバランスト受光素子１７の出力を
積分する積分回路、１９は積分回路１８の出力が閾値を
越えたときに所定のパルス幅の光パタン識別信号を出力
する閾値回路、２０は光パタン識別信号出力端子であ
る。FIG. 6 shows the configuration of a third embodiment of the ultrafast optical pattern identification circuit of the present invention. In the figure, 10 is the wavelength λ
An optical signal input terminal into which the optical signal 1 is input, 11 is an optical coupler that branches a part of the optical signal, 12 is a clock extraction circuit that extracts a clock from the optical signal, and 21-1 and 21-2 are extracted An identification pattern of wavelength λ 2 in synchronization with the clock,
An identification pattern generation circuit that outputs an inverted identification pattern of wavelength λ 3 corresponding to the complement thereof, and 22 multiplexes an input optical signal of wavelength λ 1 , an identification pattern of wavelength λ 2 , and an inverted identification pattern of wavelength λ 3. A multiplexer, 23 is an optical non-linear element for inputting the multiplexed light to generate four-wave mixing, and 24 is an optical non-linear element 23.
From the output light of 2λ 1 −λ 2 and 2λ 1
A demultiplexer that demultiplexes the optical signal of −λ 3 , 17 is a balanced photodetector that outputs an electrical signal proportional to the power difference between the demultiplexed optical signals, and 18 is an integrated output of the balanced photodetector 17. An integrating circuit 19 for outputting an optical pattern identifying signal having a predetermined pulse width when the output of the integrating circuit 18 exceeds a threshold value, and 20 an optical pattern identifying signal output terminal.
【００３９】ここで、波長λ2 の識別パタンと波長λ3
の反転識別パタンは相補関係にあるので時間軸上で重な
ることはない。したがって、合波器２２では、波長λ1
の光信号と波長λ2 の識別パタン、波長λ1 の光信号と
波長λ3 の反転識別パタンが合波されることになる。光
非線形素子２３は、波長λ1 の光信号と波長λ2 の識別
パタンが同時に入力されると、波長 2λ1−λ2または 2
λ2−λ1の光信号を出力する。また、波長λ1 の光信号
と波長λ3 の反転識別パタンが同時に入力されると、波
長 2λ1−λ3または 2λ3−λ1の光信号を出力する。Here, the identification pattern of the wavelength λ 2 and the wavelength λ 3
Since the inversion discrimination patterns of are complementary, they do not overlap on the time axis. Therefore, in the multiplexer 22, the wavelength λ 1
The optical signal and the discrimination pattern of the wavelength λ 2 and the optical signal of the wavelength λ 1 and the inverted discrimination pattern of the wavelength λ 3 are multiplexed. When the optical signal of wavelength λ 1 and the identification pattern of wavelength λ 2 are input at the same time, the optical nonlinear element 23 has a wavelength of 2λ 1 −λ 2 or 2
The optical signal of λ 2 −λ 1 is output. When the optical signal of wavelength λ 1 and the inversion discrimination pattern of wavelength λ 3 are simultaneously input, the optical signal of wavelength 2λ 1 −λ 3 or 2λ 3 −λ 1 is output.
【００４０】分波器２４は、光非線形素子２３から出力
される波長 2λ1−λ2 (または2λ2−λ1)の光信号と、
波長 2λ1−λ3 (または 2λ3−λ1) の光信号を分波し
てバランスト受光素子１７に受光させることにより、第
２実施例と同様にしてパタン識別を行うことができる。
第３実施例のタイミングチャートを図７に示す。The demultiplexer 24 is provided with an optical signal of wavelength 2λ 1 -λ 2 (or 2λ 2 -λ 1 ) output from the optical nonlinear element 23,
By demultiplexing the optical signal of wavelength 2λ 1 −λ 3 (or 2λ 3 −λ 1 ) and allowing the balanced light receiving element 17 to receive the light, pattern identification can be performed in the same manner as in the second embodiment.
The timing chart of the third embodiment is shown in FIG.
【００４１】なお、第３実施例の構成でも、通常の識別
パタンを用いて全ビットを対象にしたパタン識別が可能
であるが、第１実施例の識別パタンを用いることにより
閾値を一定値にできる。Even in the configuration of the third embodiment, it is possible to perform pattern identification for all bits by using a normal identification pattern, but by using the identification pattern of the first embodiment, the threshold value is set to a constant value. it can.
【００４２】また、合波器２２は光カプラを用いてもよ
い。また、分波器２４は図６(b) 示すように、光非線形
素子２３の出力を２分岐する３dBカプラ２５と、２分岐
された光信号から波長 2λ1−λ2 (または2λ2−λ1)の
光信号のみを通過させる光フィルタ（ＢＰＦ）２６−１
と、波長 2λ1−λ3 (または 2λ3−λ1) の光信号のみ
を通過させる光フィルタ（ＢＰＦ）２６−２とにより構
成してもよい。The multiplexer 22 may use an optical coupler. Further, as shown in FIG. 6B, the demultiplexer 24 has a wavelength of 2λ 1 −λ 2 (or 2λ 2 −λ 2) from a 3 dB coupler 25 that branches the output of the optical nonlinear element 23 into two and an optical signal that is branched into two. 1 ) Optical filter (BPF) 26-1 that passes only the optical signal
And an optical filter (BPF) 26-2 that passes only an optical signal of wavelength 2λ 1 −λ 3 (or 2λ 3 −λ 1 ).
【００４３】なお、以上示した実施例で用いる電気回路
（積分回路１８，閾値回路１９）は光パタン時間長程度
の応答時間を有していればよいので、超高速光パタンに
対するパタン識別動作が可能である。また、受光素子１
６またはバランスト受光素子１７の応答速度が入力光信
号速度より小さく、光パタン時間長程度の応答時間を有
する場合には、受光素子１６またはバランスト受光素子
１７を積分回路１８として機能させることができる。あ
るいは、積分回路１８に代えて、同様の応答特性を有す
る低域通過フィルタを用いることもできる。Since the electric circuits (integrator circuit 18, threshold circuit 19) used in the above-described embodiments need to have a response time of about the optical pattern time length, the pattern identification operation for the ultrafast optical pattern can be performed. It is possible. In addition, the light receiving element 1
6 or the balanced light receiving element 17 has a response speed lower than the input optical signal speed and has a response time of about the optical pattern time length, the light receiving element 16 or the balanced light receiving element 17 may function as the integrating circuit 18. it can. Alternatively, instead of the integrating circuit 18, a low pass filter having a similar response characteristic can be used.
【００４４】[0044]
【発明の効果】以上説明したように、本発明の超高速光
パタン識別回路は、１ビットに２タイムスロットを割り
当てる特定の識別パタンを用いることにより、ビット値
“１”および“０”について一致判定が可能となる。こ
れにより、論理積操作だけで全ビットを対象にしたパタ
ン識別を行うことができる。さらに、パタン識別に用い
る閾値は識別パタンのビット値“１”の個数に依存せ
ず、識別パタンのビット数に応じた一定値とすることが
できる。As described above, the ultrahigh-speed optical pattern identification circuit of the present invention uses the specific identification pattern for allocating 2 time slots to 1 bit so that the bit values "1" and "0" match. Judgment is possible. As a result, pattern identification targeting all bits can be performed only by the logical product operation. Further, the threshold value used for pattern identification does not depend on the number of bit values "1" of the identification pattern, and can be a constant value according to the number of bits of the identification pattern.
【００４５】また、本発明の超高速光パタン識別回路
は、入力パタンと反転識別パタンの論理積操作を行うこ
とにより、ビット値“０”に対する不一致を検出するこ
とができる。この不一致検出出力と、入力パタンと識別
パタンの論理積結果（ビット値“１”に対する一致検出
出力）をバランスト受光素子で処理することにより、全
ビットを対象にしたパタン識別を行うことができる。ま
た、この構成において、１ビットに２タイムスロットを
割り当てる特定の識別パタンを用いることにより、閾値
を識別パタンのビット数に応じた一定値とすることがで
きる。Further, the ultrahigh-speed optical pattern identification circuit of the present invention can detect a mismatch with respect to the bit value "0" by performing the logical product operation of the input pattern and the inverted identification pattern. By processing the mismatch detection output and the logical product result of the input pattern and the identification pattern (match detection output for the bit value “1”) by the balanced light receiving element, pattern identification for all bits can be performed. . Further, in this configuration, by using a specific identification pattern in which 2 time slots are assigned to 1 bit, the threshold value can be set to a constant value according to the number of bits of the identification pattern.
【００４６】このように、本発明の超高速光パタン識別
回路は、光パルス間の非線形相互作用を利用した論理積
操作を行い、電気回路部分は光パタン時間長程度の応答
時間で対応できるので、超高速光パタンに対するパタン
識別が可能である。As described above, the ultrafast optical pattern discriminating circuit of the present invention performs a logical product operation utilizing the non-linear interaction between optical pulses, and the electric circuit portion can respond with a response time of about the optical pattern time length. It is possible to identify patterns for ultra-high-speed optical patterns.
【図１】本発明の第１実施例の構成および識別パタンを
示す図。FIG. 1 is a diagram showing a configuration and an identification pattern of a first embodiment of the present invention.
【図２】第１実施例のタイミングチャート。FIG. 2 is a timing chart of the first embodiment.
【図３】本発明の第２実施例の構成を示すブロック図。FIG. 3 is a block diagram showing the configuration of a second embodiment of the present invention.
【図４】第２実施例のタイミングチャート。FIG. 4 is a timing chart of the second embodiment.
【図５】第２実施例のタイミングチャート（図１(b) の
識別パタンを使用）。FIG. 5 is a timing chart of the second embodiment (using the identification pattern of FIG. 1 (b)).
【図６】本発明の第３実施例の構成を示すブロック図。FIG. 6 is a block diagram showing the configuration of a third embodiment of the present invention.
【図７】第３実施例のタイミングチャート。FIG. 7 is a timing chart of the third embodiment.
【図８】従来のパタン識別回路の構成を示すブロック
図。FIG. 8 is a block diagram showing a configuration of a conventional pattern identification circuit.
【図９】光論理積回路を用いた従来のパタン識別処理例
を示す図。FIG. 9 is a diagram showing an example of a conventional pattern identification process using an optical logical product circuit.
１０ 光信号入力端子 １１ 光カプラ １２ クロック抽出回路 １３ 識別パタン発生回路 １４ ３dBカプラ １５ 光論理積回路 １６ 受光素子 １７ バランスト受光素子 １８ 積分回路 １９ 閾値回路 ２０ 光パタン識別信号出力端子 ２１ 識別パタン発生回路 ２２ 合波器 ２３ 光非線形素子 ２４ 分波器 ２５ ３dBカプラ ２６ 光フィルタ（ＢＰＦ） 10 optical signal input terminal 11 optical coupler 12 clock extraction circuit 13 identification pattern generation circuit 14 3dB coupler 15 optical AND circuit 16 light receiving element 17 balanced light receiving element 18 integrating circuit 19 threshold circuit 20 optical pattern identification signal output terminal 21 identification pattern generation Circuit 22 Multiplexer 23 Optical non-linear element 24 Demultiplexer 25 3dB coupler 26 Optical filter (BPF)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/04 10/06 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H04B 10/04 10/06
Claims (5)
の識別パタンを識別する超高速光パタン識別回路におい
て、 前記識別パタンは、１ビットの情報に２つのタイムスロ
ットを割り当て、光パルスが存在するタイムスロットの
位置で“０”と“１”を表現する有限長時系列光パタン
であり、 前記識別パタンを前記入力パタンに同期して出力する識
別パタン発生回路と、 前記入力パタンと前記識別パタンを入力し、両者の光パ
ルスが重なったときだけ所定の光信号を出力する光論理
積回路と、 前記光論理積回路から出力される光信号を電気信号に変
換する受光素子と、 前記電気信号を前記識別パタンの時間長にわたって積算
する積分回路と、 前記積分回路の出力レベルが、前記識別パタンのビット
数に応じた閾値を越えたときに光パタン識別信号を出力
する閾値回路とを備えたことを特徴とする超高速光パタ
ン識別回路。1. An ultrafast optical pattern identification circuit for identifying an identification pattern of finite length from an input pattern represented by a binary value, wherein the identification pattern assigns two time slots to 1-bit information, and an optical pulse Is a finite-length time-series optical pattern that expresses “0” and “1” at the position of a time slot in which there is an identification pattern generation circuit that outputs the identification pattern in synchronization with the input pattern, and the input pattern. An optical AND circuit that inputs the identification pattern and outputs a predetermined optical signal only when both optical pulses overlap, and a light receiving element that converts the optical signal output from the optical AND circuit into an electrical signal, An integrating circuit for integrating the electric signal over the time length of the identification pattern; and an optical pattern identification when the output level of the integrating circuit exceeds a threshold value corresponding to the number of bits of the identification pattern. An ultrahigh-speed optical pattern identification circuit, comprising: a threshold circuit that outputs another signal.
の識別パタンを識別する超高速光パタン識別回路におい
て、 前記識別パタンを前記入力パタンに同期して出力する第
１の識別パタン発生回路と、 前記識別パタンの補数に相当する反転識別パタンを前記
入力パタンに同期して出力する第２の識別パタン発生回
路と、 前記入力パタンと前記識別パタンを入力し、両者の光パ
ルスが重なったときだけ所定の光信号を出力する第１の
光論理積回路と、 前記入力パタンと前記反転識別パタンを入力し、両者の
光パルスが重なったときだけ所定の光信号を出力する第
２の光論理積回路と、 前記各光論理積回路から出力される光信号のパワー差に
比例した電気信号を出力するバランスト受光素子と、 前記電気信号を前記識別パタンの時間長にわたって積算
する積分回路と、 前記積分回路の出力レベルが、前記識別パタンのビット
値“１”の個数に応じた閾値を越えたときに光パタン識
別信号を出力する閾値回路とを備えたことを特徴とする
超高速光パタン識別回路。2. An ultra-high-speed optical pattern identification circuit for identifying an identification pattern of finite length from an input pattern represented by a binary value, wherein a first identification pattern is generated which outputs the identification pattern in synchronization with the input pattern. A circuit, a second discrimination pattern generation circuit for outputting an inverted discrimination pattern corresponding to the complement of the discrimination pattern in synchronization with the input pattern, and inputting the input pattern and the discrimination pattern, and the optical pulses of both are overlapped. A first optical AND circuit that outputs a predetermined optical signal only when the second input signal and the second optical signal that inputs the input pattern and the inversion identification pattern and outputs the predetermined optical signal only when the optical pulses of both are overlapped. An optical AND circuit, a balanced photodetector that outputs an electrical signal proportional to the power difference between the optical signals output from the optical AND circuits, and the electrical signal over the time length of the identification pattern. And a threshold circuit that outputs an optical pattern identification signal when the output level of the integration circuit exceeds a threshold value corresponding to the number of bit values “1” of the identification pattern. Characteristic ultra-high-speed optical pattern identification circuit.
から有限長の識別パタンを識別する超高速光パタン識別
回路において、 波長λ2 の識別パタンを前記入力パタンに同期して出力
する第１の識別パタン発生回路と、 波長λ3 で前記識別パタンの補数に相当する反転識別パ
タンを前記入力パタンに同期して出力する第２の識別パ
タン発生回路と、 前記波長λ1 の入力パタンと、前記波長λ2 の識別パタ
ンと、前記波長λ3 の反転識別パタンを合波する合波器
と、 前記各波長の光信号を入力して４光波混合を起こし、前
記波長λ1 の入力パタンと前記波長λ2 の識別パタンに
よって新たに生じた波長λ4 の光信号と、前記波長λ1
の入力パタンと前記波長λ3 の反転識別パタンによって
新たに生じた波長λ5 の光信号を出力する光非線形素子
と、 前記波長λ4 の光信号と前記波長λ5 の光信号を分波す
る分波器と、 前記分波器から出力される各波長の光信号のパワー差に
比例した電気信号を出力するバランスト受光素子と、 前記電気信号を前記識別パタンの時間長にわたって積算
する積分回路と、 前記積分回路の出力レベルが、前記識別パタンのビット
値“１”の個数に応じた閾値を越えたときに光パタン識
別信号を出力する閾値回路とを備えたことを特徴とする
超高速光パタン識別回路。3. An ultra-high-speed optical pattern identifying circuit for identifying an identification pattern of finite length from an input pattern of wavelength λ 1 represented by a binary value, and outputting an identification pattern of wavelength λ 2 in synchronization with the input pattern. A first identification pattern generating circuit, a second identification pattern generating circuit for outputting an inverted identification pattern corresponding to the complement of the identification pattern at a wavelength λ 3 in synchronization with the input pattern, and an input for the wavelength λ 1 . pattern and the identification pattern of the wavelength lambda 2, the multiplexer for multiplexing the inversion identification pattern of the wavelength lambda 3, the cause four-wave mixing to input optical signal of each wavelength, the wavelength lambda 1 The optical signal of the wavelength λ 4 newly generated by the discrimination pattern of the input pattern and the wavelength λ 2 and the wavelength λ 1
, An optical nonlinear element that outputs an optical signal of wavelength λ 5 newly generated by the inversion discrimination pattern of wavelength λ 3 and the input signal of λ 3 , and demultiplexes the optical signal of wavelength λ 4 and the optical signal of wavelength λ 5. A demultiplexer, a balanced photodetector that outputs an electrical signal proportional to the power difference between the optical signals of the respective wavelengths output from the demultiplexer, and an integrating circuit that integrates the electrical signal over the time length of the identification pattern. And a threshold circuit which outputs an optical pattern identification signal when the output level of the integration circuit exceeds a threshold value corresponding to the number of bit values "1" of the identification pattern. Optical pattern identification circuit.
光パタン識別回路において、 １ビットの情報に２つのタイムスロットを割り当て、光
パルスが存在するタイムスロットの位置で“０”と
“１”を表現する有限長時系列光パタンを識別パタンと
して用い、 閾値回路は、積分回路の出力レベルが前記識別パタンの
ビット数に応じた閾値を越えたときに光パタン識別信号
を出力する構成であることを特徴とする超高速光パタン
識別回路。4. The ultrahigh-speed optical pattern identification circuit according to claim 2 or 3, wherein two time slots are assigned to 1-bit information, and "0" and "0" are assigned at a time slot position where an optical pulse exists. A finite-length time-series optical pattern expressing 1 "is used as an identification pattern, and the threshold circuit outputs an optical pattern identification signal when the output level of the integration circuit exceeds a threshold value corresponding to the number of bits of the identification pattern. Ultra-high-speed optical pattern identification circuit characterized by:
載の超高速光パタン識別回路において、 入力パタン時間長程度の応答時間を有する受光素子また
はバランスト受光素子を用いて積分回路を省き、その出
力信号を積分回路の出力として閾値回路に送出する構成
であることを特徴とする超高速光パタン識別回路。5. The ultra-high-speed optical pattern identification circuit according to claim 1, wherein a light receiving element or a balanced light receiving element having a response time of an input pattern time length is used and an integrating circuit is omitted. An ultra-high-speed optical pattern identification circuit having a configuration in which its output signal is sent to a threshold circuit as an output of an integration circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16541494A JP3521357B2 (en) | 1994-07-18 | 1994-07-18 | Ultra-high-speed optical pattern identification circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16541494A JP3521357B2 (en) | 1994-07-18 | 1994-07-18 | Ultra-high-speed optical pattern identification circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0829820A true JPH0829820A (en) | 1996-02-02 |
| JP3521357B2 JP3521357B2 (en) | 2004-04-19 |
Family
ID=15811968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16541494A Expired - Fee Related JP3521357B2 (en) | 1994-07-18 | 1994-07-18 | Ultra-high-speed optical pattern identification circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3521357B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005003846A (en) * | 2003-06-11 | 2005-01-06 | National Institute Of Information & Communication Technology | Optical arithmetic unit |
| JP2006352665A (en) * | 2005-06-17 | 2006-12-28 | Oki Electric Ind Co Ltd | Optical signal receiver unit, and optical signal receiving method |
-
1994
- 1994-07-18 JP JP16541494A patent/JP3521357B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005003846A (en) * | 2003-06-11 | 2005-01-06 | National Institute Of Information & Communication Technology | Optical arithmetic unit |
| JP2006352665A (en) * | 2005-06-17 | 2006-12-28 | Oki Electric Ind Co Ltd | Optical signal receiver unit, and optical signal receiving method |
| JP4548236B2 (en) * | 2005-06-17 | 2010-09-22 | 沖電気工業株式会社 | Optical signal receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3521357B2 (en) | 2004-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003527B1 (en) | Bilateral multichannel optical ring networks using wdm techniques | |
| JP3288023B2 (en) | Optical transmission system | |
| CN101079679B (en) | Optical multiplex communication system and delay quantity adjustment method | |
| WO2001089120A3 (en) | Asymmetric wavelength slicing based dense wavelength division multiplexing | |
| JPH01157138A (en) | Frame synchronization system | |
| EP1081982A3 (en) | Connection verification in optical cross-connect arrangements | |
| US6559989B1 (en) | Optical packet header processing apparatus for optical packet switch | |
| US5959753A (en) | Ultra high bit rate all optical communication system | |
| GB2354919A (en) | Bit-rate independent optical receiver | |
| US6556322B1 (en) | Method of detecting one or more free channels in an optical time-division multiplex, a device for implementing it and the use of the device | |
| KR100516655B1 (en) | Optical channel path supervisory and correction apparatus and method for transparent optical cross-connect | |
| JP2002135209A (en) | Optical signal processor | |
| JP3038378B1 (en) | Optical code division multiplex communication system | |
| CZ90696A3 (en) | Method of optical telecommunication executed by a transmitting and receiving service channel | |
| JP3521357B2 (en) | Ultra-high-speed optical pattern identification circuit | |
| JP4388730B2 (en) | Differential wavelength division multiplexing / separation method and apparatus | |
| JPH07307720A (en) | Optical multiple separating device | |
| CN104301063B (en) | Multiplexer and demultiplexer and multiplexing method and Deplexing method | |
| US6693981B1 (en) | Method and apparatus for identifying bit rate | |
| JP2003209522A (en) | Optical wavelength division multiplex signal monitoring apparatus and method, optical signal quality monitoring apparatus and optical signal waveform measuring apparatus | |
| JPH01144832A (en) | Timing information optical parallel-transmission system | |
| KR100310830B1 (en) | Light packet switching system based on optical time division multiplexing | |
| JP3351141B2 (en) | Optical pattern identification circuit | |
| US20120195595A1 (en) | Improvements in extracting optical labels | |
| JP3201470B2 (en) | Optical regeneration repeater |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |