JP4548236B2 - Optical signal receiver - Google Patents
Optical signal receiver Download PDFInfo
- Publication number
- JP4548236B2 JP4548236B2 JP2005178063A JP2005178063A JP4548236B2 JP 4548236 B2 JP4548236 B2 JP 4548236B2 JP 2005178063 A JP2005178063 A JP 2005178063A JP 2005178063 A JP2005178063 A JP 2005178063A JP 4548236 B2 JP4548236 B2 JP 4548236B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- signal
- clock
- input
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Communication System (AREA)
Description
この発明は、ＯＯＫ（Ｏｎ−ｏｆｆ−Ｋｅｙｉｎｇ）光伝送網で用いられる、光信号受信装置に関するものである。 This invention is used with OOK (On-off-Keying) optical transmission network, but about the optical signal receiving equipment.
光伝送網における通信容量の急速な増加に伴い、伝送速度の高速化が予想される。伝送速度が高速化されると、光伝送網で用いられる光信号受信装置では、受信感度が低下するという課題がある。 Along with the rapid increase in communication capacity in the optical transmission network, the transmission speed is expected to increase. When the transmission speed is increased, the optical signal receiving apparatus used in the optical transmission network has a problem that the reception sensitivity is lowered.
この課題に対して、ＤＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）と呼ばれる変調方法を用いることで、受信感度の改善が実現されている（例えば、非特許文献１参照）。ＤＰＳＫは、２値のデジタル符号を差動符号に変換して、この差動符号によって位相変調された位相変調信号を送受信するものである。ＤＰＳＫ光伝送網で用いられる光信号受信装置では、ＤＰＳＫ変調された信号をバランス検波することで２値デジタル符号に復調している。このバランス検波は、光信号受信装置に設けられている１ビット遅延干渉計から２分岐された相補的な２系統干渉計出力に対して行われる。この結果、ＤＰＳＫ光伝送網では高い受信感度が実現される。 In response to this problem, the reception sensitivity is improved by using a modulation method called DPSK (Differential Phase Shift Keying) (see, for example, Non-Patent Document 1). DPSK converts a binary digital code into a differential code and transmits / receives a phase-modulated signal phase-modulated by the differential code. In an optical signal receiver used in a DPSK optical transmission network, a DPSK-modulated signal is demodulated into a binary digital code by performing balance detection. This balance detection is performed on the complementary two-system interferometer output branched into two from the 1-bit delay interferometer provided in the optical signal receiving apparatus. As a result, high reception sensitivity is realized in the DPSK optical transmission network.
ＤＰＳＫ光伝送網に対して２値デジタル符号で強度変調を行う従来の変調方法は、ＯＯＫ（Ｏｎ−Ｏｆｆ Ｋｅｙｉｎｇ）と呼ばれている。非特許文献１では、１６０Ｇｂｉｔ／ｓの光時分割多重（ＯＴＤＭ：Ｏｐｔｉｃａｌ Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ）光伝送網に、ＤＰＳＫを適用することで、ＯＯＫに比べて光信号受信装置での受信感度が改善されることが実証されている。 A conventional modulation method that performs intensity modulation with a binary digital code on a DPSK optical transmission network is called OOK (On-Off Keying). In Non-Patent Document 1, by applying DPSK to an optical time division multiplexing (OTDM) optical transmission network of 160 Gbit / s, reception sensitivity in an optical signal receiving device is improved compared to OOK. It has been proven.
一方、ＤＰＳＫ光伝送網では、差動符号化するためのプリコーダや、差動符号を２値デジタル符号へ復調するためのデコーダが必要になるため、光信号受信装置の構成は複雑になる。従って、経済的には送受信装置の構成が簡易であるＯＯＫ光伝送網が有利である。 On the other hand, in the DPSK optical transmission network, a precoder for differential encoding and a decoder for demodulating the differential code into a binary digital code are required, so that the configuration of the optical signal receiving apparatus is complicated. Therefore, an OOK optical transmission network having a simple configuration of the transmission / reception apparatus is advantageous from an economical viewpoint.
ＯＯＫ光伝送網においても、搬送波抑圧ＲＺ（ＣＳ−ＲＺ：Ｃａｒｒｉｅｒ Ｓｕｐｐｒｅｓｓｅｄ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）信号等を用いることにより、光ファイバの非線形光学効果に耐性のある良質な１６０Ｇｂｉｔ／ｓ伝送が可能なことが示されている（例えば、非特許文献２参照）。非特許文献２に開示されている光信号受信装置では、ＥＡ変調器を光ゲートとして用いた２値検波を行っている。
ＤＰＳＫ光伝送網は、ＯＯＫ光伝送網に比べて、高い受信感度を達成できるが、その送受信装置構成は複雑になる。一方、ＯＯＫ光伝送網は、送受信装置の構成が簡単にできるため、システム運用のコストや初期投資の観点では、ＤＰＳＫ光伝送網よりも実用的であるが、受信感度が劣るという解決すべき課題がある。 The DPSK optical transmission network can achieve higher reception sensitivity than the OOK optical transmission network, but the configuration of the transmission / reception apparatus is complicated. On the other hand, the OOK optical transmission network is simpler than the DPSK optical transmission network in terms of system operation cost and initial investment because the configuration of the transmission / reception apparatus can be simplified, but the problem to be solved is inferior in receiving sensitivity. There is.
そこで、この出願に係る発明者は、鋭意研究を行ったところ、ＯＯＫ光伝送網においても、従来は適用されていなかったバランス検波を適用することができることを発見した。 Accordingly, the inventors of this application have conducted extensive research and have found that balance detection, which has not been conventionally applied, can also be applied to an OOK optical transmission network.
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、ＯＯＫ光伝送網において、バランス検波を適用することで、受信感度の改善を図ることができる光信号受信装置を提供することにある。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an optical signal receiving apparatus capable of improving reception sensitivity by applying balance detection in an OOK optical transmission network. Is to provide a place.
上述した目的を達成するために、この発明の光信号受信装置は、光論理ゲート、光増幅器、クロック再生装置、光クロック発生器及びバランスレシーバを備えている。光増幅器は、入力された光パルス信号を増幅した後、増幅された光パルス信号を２分岐して、一方の第１の入力光信号を光論理ゲートに送り、及び、他方の第２の入力光信号をクロック再生装置に送る。クロック再生装置は、第２の入力光信号から電気クロック信号を再生した後、電気クロック信号を光クロック発生器に送る。光クロック発生器は、電気クロック信号の周期と同じ周期の光パルス列である光クロック信号を生成した後、光クロック信号を光論理ゲートに送る。光論理ゲートは、入力された光クロック信号を第１の入力光信号に属する光パルスに対して、時間軸上で重なった光パルスを含む正論理光信号、及び、正論理光信号に対して相補的な負論理光信号に分離して、それぞれ第１のパルス信号端子及び第２のパルス信号端子から出力する。バランスレシーバは、正論理光信号と、負論理光信号との差分を、受信電気信号として出力する。 In order to achieve the above object, an optical signal receiving apparatus of the present invention includes an optical logic gate, an optical amplifier, a clock recovery apparatus, an optical clock generator, and a balance receiver. The optical amplifier amplifies the input optical pulse signal, then divides the amplified optical pulse signal into two, sends one first input optical signal to the optical logic gate, and the other second input The optical signal is sent to the clock recovery device. The clock regeneration device regenerates the electrical clock signal from the second input optical signal, and then sends the electrical clock signal to the optical clock generator. The optical clock generator generates an optical clock signal that is an optical pulse train having the same cycle as that of the electrical clock signal, and then sends the optical clock signal to the optical logic gate. The optical logic gate is complementary to the positive logic optical signal including the optical pulse that overlaps the input optical clock signal on the time axis with respect to the optical pulse belonging to the first input optical signal, and to the positive logic optical signal. Are separated into negative logic optical signals and output from the first pulse signal terminal and the second pulse signal terminal, respectively. The balance receiver outputs the difference between the positive logic optical signal and the negative logic optical signal as a received electrical signal.
上述した光信号受信装置の実施にあたり、好ましくは、光論理ゲートとして、第１の入力光信号及び光クロック信号を、光クロック信号の偏波方向を第１の入力光信号に対して４５度傾けて合波する光カプラと、第１の入力光信号及び光クロック信号のそれぞれに属する光パルスが時間軸上で重なると、光クロック信号の、偏波方向が第１の入力光信号と等しい偏波成分の位相を１８０度変化させる非線形光ファイバと、第１の入力光信号を除去する光バンドパスフィルタと、２つの出力端子がそれぞれ第１及び第２のパルス信号端子に接続されていて、光クロック信号の偏波方向に応じて分離する偏波ビームスプリッタとを備える偏波分離スイッチを用いても良い。 In the implementation of the optical signal receiving apparatus described above, it is preferable that the first input optical signal and the optical clock signal are tilted by 45 degrees with respect to the first input optical signal as the optical logic gate. When the optical couplers that are combined together and the optical pulses belonging to the first input optical signal and the optical clock signal overlap on the time axis, the polarization direction of the optical clock signal is the same as that of the first input optical signal. and a nonlinear optical fiber to the phase of the wave component is changed 180 degrees, and the optical band-pass filter for removing a first input optical signal, and two output terminals are connected to the first and second pulse signal terminal, respectively, it may be used polarization separation switch and a polarization beam splitter you separated according to polarization direction of the optical clock signal.
この発明の光信号受信装置によれば、ＯＯＫ光伝送網で光信号を受信するにあたり、バランス検波を適用することで、受信感度の改善を図ることができる。 According to the optical signal receiving equipment of the present invention, upon receiving an optical signal at OOK optical transmission network, by applying the balanced detection, it is possible to improve the reception sensitivity.
以下、図を参照して、この発明の実施の形態について説明するが、構成および配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the configuration and the arrangement relationship are merely schematically shown to the extent that the present invention can be understood. In the following, a preferred configuration example of the present invention will be described. However, numerical conditions and the like are merely preferred examples. Therefore, the present invention is not limited to the following embodiment.
（光信号受信装置の参考例）
図１を参照して、光信号受信装置の参考例について説明する。図１は、光信号受信装置の参考例を説明するための概略構成図である。ここでは、一例として１６０Ｇｂｉｔ／ｓの伝送に用いる光信号受信装置について説明する。
( Reference example of optical signal receiver )
A reference example of the optical signal receiving device will be described with reference to FIG. FIG. 1 is a schematic configuration diagram for explaining a reference example of an optical signal receiving apparatus. Here, as an example, an optical signal receiving apparatus used for 160 Gbit / s transmission will be described.
光信号受信装置１０は、光論理ゲート４０、光増幅器２０、クロック再生装置３１、光クロック発生器３３及びバランスレシーバ６０を備えている。この参考例の光信号受信装置１０では、光論理ゲート４０として非線形光学ループミラー（ＮＯＬＭ：Ｎｏｎｌｉｎｅａｒ Ｏｐｔｉｃａｌ Ｌｏｏｐ Ｍｉｒｒｏｒ）を備えている。以下の説明では、ＮＯＬＭにも光論理ゲートと同じ符号４０を付して説明する。 The optical signal receiver 10 includes an optical logic gate 40, an optical amplifier 20, a clock regenerator 31, an optical clock generator 33, and a balance receiver 60. The optical signal receiving apparatus 10 of this reference example includes a non-linear optical loop mirror (NOLM) as the optical logic gate 40. In the following description, the same reference numeral 40 as that of the optical logic gate is given to NOLM.
光信号受信装置１０が接続されている光伝送網（図示を省略する。）から受信した１６０Ｇｂｉｔ／ｓの光信号（図中、矢印Ｓ１０１で示す。）は、光増幅器２０に入力される。光増幅器２０は、入力された光信号の光強度を増幅して出力する機能を有していて、任意好適な従来周知の光増幅器を用いることができる。 A 160 Gbit / s optical signal (indicated by an arrow S101 in the figure) received from an optical transmission network (not shown) to which the optical signal receiving device 10 is connected is input to the optical amplifier 20. The optical amplifier 20 has a function of amplifying and outputting the light intensity of the input optical signal, and any suitable known optical amplifier can be used.
光増幅器２０の出力は２分岐されていて、一方はＮＯＬＭ４０に接続され、及び、他方はクロック再生装置３１に接続されている。入力された光信号Ｓ１０１が光増幅器２０で増幅された後、２分岐されて生成した一方の第１の入力光信号（図中、矢印Ｓ１０３で示す。）は、ＮＯＬＭ４０に送られ、他方の第２の入力光信号（図中、矢印Ｓ１０５で示す。）はクロック再生装置３１に送られる。 The output of the optical amplifier 20 is branched into two, one connected to the NOLM 40 and the other connected to the clock regeneration device 31. After the input optical signal S101 is amplified by the optical amplifier 20, one of the first input optical signals (indicated by the arrow S103 in the figure) generated by being branched into two branches is sent to the NOLM 40, and the other of the second optical signals S101 is generated. Two input optical signals (indicated by an arrow S105 in the figure) are sent to the clock recovery device 31.
クロック再生装置３１は、１６０Ｇｂｉｔ／ｓの第２の入力光信号Ｓ１０５から、クロック信号を抽出することにより、４０ＧＨｚの電気クロック信号（図中、矢印Ｓ１１１で示す。）を再生する。クロック再生装置３１は、任意好適な従来周知の構成を適用することができ、例えば、位相同期ループ（ＰＬＬ：Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を用いることができる。 The clock regenerator 31 regenerates a 40 GHz electric clock signal (indicated by an arrow S111 in the figure) by extracting a clock signal from the second input optical signal S105 of 160 Gbit / s. As the clock recovery device 31, any suitable and known configuration can be applied. For example, a phase locked loop (PLL) circuit can be used.
クロック再生装置３１で再生された電気クロック信号Ｓ１１１は、光クロック発生器３３へ送られる。光クロック発生器３３は、電気クロック信号Ｓ１１１で駆動されて、光クロック信号（図中、Ｓ１１３で示す。）を生成する機能を有していれば良く、例えば、モード同期半導体レーザ（ＭＬＬＤ：Ｍｏｄｅ−Ｌｏｃｋｅｄ Ｌａｓｅｒ Ｄｉｏｄｅ）を用いることができる。以下、光クロック発生器３３として、ＭＬＬＤを用いた例について説明するが、何ら、ＭＬＬＤに限定されるものではない。また、以下の説明では、ＭＬＬＤにも光クロック発生器３３と同じ符号を付して説明する。 The electric clock signal S111 regenerated by the clock regenerator 31 is sent to the optical clock generator 33. The optical clock generator 33 may be driven by the electrical clock signal S111 and have a function of generating an optical clock signal (indicated by S113 in the figure). For example, a mode-locked semiconductor laser (MLLD: Mode) -Locked Laser Diode) can be used. Hereinafter, an example using the MLLD as the optical clock generator 33 will be described. However, the optical clock generator 33 is not limited to the MLLD. Further, in the following description, MLLD is described with the same reference numerals as those of the optical clock generator 33.
ＭＬＬＤ３３は、例えば、導波路層の長手方向に、変調領域と、誘導光を放出する利得領域とを備えて構成されていて、導波路層の長手方向の両端に劈開で形成された両端面間で共振器が構成される。変調領域に、電気クロック信号Ｓ１１１を印加することで、電気クロック信号Ｓ１１１の周期に対応する周期で、変調領域が光を透過したり遮断したりするシャッタとして動作する。その結果、ＭＬＬＤ３３においては、電気クロック信号の周期と同じ周期の光クロック信号Ｓ１１３を生成することができる。ここでは、ＭＬＬＤ３３は、クロック再生装置３１で再生された電気クロック信号Ｓ１１１の周波数は４０ＧＨｚなので、ＭＬＬＤ３３は、光クロック信号Ｓ１１３として、周期が４０ＧＨｚの光パルス列を発生する。ＭＬＬＤ３３で発生した光クロック信号Ｓ１１３は、ＮＯＬＭ４０に送られる。 The MLLD 33 includes, for example, a modulation region and a gain region that emits guided light in the longitudinal direction of the waveguide layer, and is formed between the both end surfaces formed by cleavage at both ends in the longitudinal direction of the waveguide layer. A resonator is configured. By applying the electrical clock signal S111 to the modulation area, the modulation area operates as a shutter that transmits or blocks light at a period corresponding to the period of the electrical clock signal S111. As a result, the MLLD 33 can generate the optical clock signal S113 having the same cycle as that of the electrical clock signal. Here, since the frequency of the electric clock signal S111 regenerated by the clock regenerator 31 is 40 GHz in the MLLD 33, the MLLD 33 generates an optical pulse train having a period of 40 GHz as the optical clock signal S113. The optical clock signal S113 generated in the MLLD 33 is sent to the NOLM 40.
ＮＯＬＭ４０は、非線形光ファイバ４１、第１の光カプラ４３、及び、第２の光カプラ４５を備えている。非線形光ファイバ４１は、５０：５０の光カプラである第１の光カプラ４３によってループ状に接続されている。ループ状に接続されている非線形光ファイバ４１の両端に、それぞれ、第１及び第２のパルス信号端子４７及び４９が設けられている。第２のパルス信号端子４９には、ＭＬＬＤ３３で発生した光クロック信号Ｓ１１３が、第１の光遅延器３５及び光サーキュレータ３７を経て入力される。なお、第１の光遅延器は、遅延量が可変のものを用いている。 The NOLM 40 includes a nonlinear optical fiber 41, a first optical coupler 43, and a second optical coupler 45. The nonlinear optical fiber 41 is connected in a loop by a first optical coupler 43 which is a 50:50 optical coupler. First and second pulse signal terminals 47 and 49 are respectively provided at both ends of the nonlinear optical fiber 41 connected in a loop. An optical clock signal S113 generated by the MLLD 33 is input to the second pulse signal terminal 49 via the first optical delay device 35 and the optical circulator 37. The first optical delay device uses a variable delay amount.
第２のパルス信号端子４９から入力された光クロック信号Ｓ１１３は、第１の光カプラ４３で、等しい強度に２分割されて、ループ状の非線形光ファイバ４１内を、それぞれ右回り（時計回り）及び左回り（反時計回り）に伝播する。右回りに伝播する光クロック信号（図中、矢印Ｓ１１５で示す。）及び左回りに伝播する光クロック信号（図中、矢印Ｓ１１７で示す。）は、同一光路長を伝播する。従って、第１の光カプラ４３で合流する際には、右回りに伝播する光クロック信号Ｓ１１５及び左回りに伝播する光クロック信号Ｓ１１７の相対的な位相差が０である。第１の光カプラ４３での合流によって得られた光クロック信号は、ＮＯＬＭ４０をミラーとして、当該ミラーで反射されるように、第２のパルス信号端子４９から出力される。なお、以下の説明では、右回りに伝播する光クロック信号Ｓ１１５及び左回りに伝播する光クロック信号Ｓ１１７を、それぞれ、右回り信号及び左回り信号と称することもある。 The optical clock signal S113 input from the second pulse signal terminal 49 is divided into two at equal intensity by the first optical coupler 43, and each loops clockwise (clockwise) in the loop-shaped nonlinear optical fiber 41. And propagates counterclockwise (counterclockwise). An optical clock signal propagating clockwise (indicated by an arrow S115 in the figure) and an optical clock signal propagating counterclockwise (indicated by an arrow S117 in the figure) propagate through the same optical path length. Therefore, when the first optical coupler 43 joins, the relative phase difference between the optical clock signal S115 propagating clockwise and the optical clock signal S117 propagating counterclockwise is zero. The optical clock signal obtained by merging at the first optical coupler 43 is output from the second pulse signal terminal 49 so as to be reflected by the mirror using the NOLM 40 as a mirror. In the following description, the optical clock signal S115 propagating clockwise and the optical clock signal S117 propagating counterclockwise may be referred to as a clockwise signal and a counterclockwise signal, respectively.
ＮＯＬＭ４０に入力される光クロック信号Ｓ１１３は、遅延量が可変である第１の遅延器３５でタイミングが調整される。その結果、右回り信号Ｓ１１５は、第１の入力光信号Ｓ１０３と同期する。 The timing of the optical clock signal S113 input to the NOLM 40 is adjusted by the first delay device 35 whose delay amount is variable. As a result, the clockwise signal S115 is synchronized with the first input optical signal S103.
光増幅器２０から送られた第１の入力光信号Ｓ１０３は、第２の光カプラ４５を経て、ループ状の非線形光ファイバ４１内に入力される。第１の入力光信号Ｓ１０３は、ループ状の非線形光ファイバ４１内を右回りに伝播する。互いに同じ方向に伝播する、４０ＧＨｚの、右回り信号Ｓ１１５と、１６０Ｇｂｉｔ／ｓの第１の入力光信号Ｓ１０３のそれぞれに属する光パルスが時間軸上で重なると、右回り信号Ｓ１１５に属する光パルスは、非線形光ファイバ４１において、相互位相変調（ＸＰＭ）を受けて、位相が左回り信号Ｓ１１７の位相に対して１８０度変化する。第１の光カプラ４３で合流する際に、右回り信号Ｓ１１５の位相が１８０度ずれている場合は、合流した光クロック信号は、第１のパルス信号端子４７から出力される。ここでは、第１の入力光信号Ｓ１０３のビットレートが１６０Ｇｂｉｔ／ｓであり、光クロック信号Ｓ１１３の周期が４０ＧＨｚなので、正論理光信号Ｓ１２１は、ビットレートが４０Ｇｂｉｔ／ｓの光信号、すなわち、１６０Ｇｂｉｔ／ｓの入力光信号を時分割分離した光信号になる。 The first input optical signal S103 sent from the optical amplifier 20 is input into the loop-shaped nonlinear optical fiber 41 through the second optical coupler 45. The first input optical signal S103 propagates clockwise in the loop-shaped nonlinear optical fiber 41. When the optical pulses belonging to each of the 40 GHz clockwise signal S115 and the 160 Gbit / s first input optical signal S103, which propagate in the same direction, overlap on the time axis, the optical pulse belonging to the clockwise signal S115 becomes In the non-linear optical fiber 41, the phase is changed by 180 degrees with respect to the phase of the counterclockwise signal S117 after receiving cross phase modulation (XPM). If the phase of the clockwise signal S115 is shifted by 180 degrees at the time of merging at the first optical coupler 43, the merged optical clock signal is output from the first pulse signal terminal 47. Here, since the bit rate of the first input optical signal S103 is 160 Gbit / s and the period of the optical clock signal S113 is 40 GHz, the positive logic optical signal S121 is an optical signal having a bit rate of 40 Gbit / s, that is, 160 Gbit / s. It becomes an optical signal obtained by time-division separating the input optical signal of s.
一方、右回り信号Ｓ１１５の各パルスの中で、第１の入力光信号Ｓ１０３の光パルスと時間軸上で重ならないものは、非線形光ファイバ４１内で位相変調を受けないため、光カプラ４３での合流の際に、右回り信号Ｓ１１５と左回り信号Ｓ１１７の位相がそろっている。従って、合流して生成された光クロック信号は、第２のパルス信号端子４９から出力される。すなわち、第２のパルス信号端子４９から出力される信号は、第１のパルス信号端子４７から出力される正論理光信号Ｓ１２１と相補的な信号である負論理光信号Ｓ１２３となる。 On the other hand, among the pulses of the clockwise signal S115, those that do not overlap with the optical pulse of the first input optical signal S103 on the time axis are not subjected to phase modulation in the nonlinear optical fiber 41. The phases of the clockwise signal S115 and the counterclockwise signal S117 are aligned. Therefore, the optical clock signal generated by joining is output from the second pulse signal terminal 49. That is, the signal output from the second pulse signal terminal 49 becomes a negative logic optical signal S123 that is complementary to the positive logic optical signal S121 output from the first pulse signal terminal 47.
図２を参照して、入力光信号Ｓ１０１、正論理光信号Ｓ１２１及び負論理光信号Ｓ１２３の信号波形について説明する。図２（Ａ）、（Ｂ）及び（Ｃ）は、それぞれ、入力光信号Ｓ１０１、正論理光信号Ｓ１２１及び負論理光信号Ｓ１２３の信号波形を説明するための図であって、横軸に時間（ｐｓ）を取って示し、及び、縦軸に光信号の強度（ｍＷ）を取って示している。なお、図２（Ａ）は、入力光信号Ｓ１０１の波形を示しているが、第１及び第２の入力光信号Ｓ１０３及びＳ１０５は、その強度は異なるものの、パルスの形状は入力光信号Ｓ１０１と同様なので、波形の説明においては、入力光信号Ｓ１０１、第１及び第２の入力光信号Ｓ１０３及びＳ１０５を区別しない。また、光クロック信号Ｓ１１３、右回り信号Ｓ１１５及び左回り信号Ｓ１１７についても、その強度は異なるものの、パルスの形状は光クロック信号Ｓ１１３と同様なので、波形の説明においては、光クロック信号Ｓ１１３、右回り信号Ｓ１１５及び左回り信号Ｓ１１７を区別しない。 The signal waveforms of the input optical signal S101, the positive logic optical signal S121, and the negative logic optical signal S123 will be described with reference to FIG. 2A, 2B, and 2C are diagrams for explaining the signal waveforms of the input optical signal S101, the positive logic optical signal S121, and the negative logic optical signal S123, respectively. ps), and the vertical axis shows the intensity (mW) of the optical signal. Although FIG. 2A shows the waveform of the input optical signal S101, the first and second input optical signals S103 and S105 have different intensities, but the pulse shape is the same as that of the input optical signal S101. Therefore, in the description of the waveform, the input optical signal S101 and the first and second input optical signals S103 and S105 are not distinguished. Also, the optical clock signal S113, the clockwise signal S115, and the counterclockwise signal S117 are different in intensity, but the pulse shape is the same as that of the optical clock signal S113. Therefore, in the description of the waveform, the optical clock signal S113, clockwise The signal S115 and the counterclockwise signal S117 are not distinguished.
１６０Ｇｂｉｔ／ｓの入力光信号Ｓ１０１に対して、４０ＧＨｚの光クロック信号Ｓ１１３が同期している場合には、光クロック信号Ｓ１１３の光パルスと、入力光信号Ｓ１０１の光パルスとが時間軸上で重なったときに、正論理光信号Ｓ１２１として、約３ｍＷ以上の強度の光パルスが出力される。一方、光クロック信号Ｓ１１３の光パルスと、入力光信号Ｓ１０１の光パルスとが時間軸上で重ならないときは、正論理光信号Ｓ１２１の出力は、ほぼ０ｍＷである（図２（Ｂ）参照）。 When the optical clock signal S113 of 40 GHz is synchronized with the input optical signal S101 of 160 Gbit / s, the optical pulse of the optical clock signal S113 and the optical pulse of the input optical signal S101 overlap on the time axis. When this occurs, an optical pulse having an intensity of about 3 mW or more is output as the positive logic optical signal S121. On the other hand, when the optical pulse of the optical clock signal S113 and the optical pulse of the input optical signal S101 do not overlap on the time axis, the output of the positive logic optical signal S121 is approximately 0 mW (see FIG. 2B).
一方、光クロック信号Ｓ１１３の光パルスと、入力光信号Ｓ１０１の光パルスとが時間軸上で重なったとき、すなわち、正論理光信号Ｓ１２１の出力が３ｍＷ以上のときは、負論理光信号Ｓ１２３の出力は、ほぼ０ｍＷである。一方、光クロック信号Ｓ１１３の光パルスと、入力光信号Ｓ１０１の光パルスとが時間軸上で重ならないとき、すなわち、正論理光信号Ｓ１２１の出力がほぼ０ｍＷのときは、負論理光信号Ｓ１２３の出力は、３ｍＷ以上になる（図２（Ｃ）参照）。 On the other hand, when the optical pulse of the optical clock signal S113 and the optical pulse of the input optical signal S101 overlap on the time axis, that is, when the output of the positive logic optical signal S121 is 3 mW or more, the output of the negative logic optical signal S123. Is approximately 0 mW. On the other hand, when the optical pulse of the optical clock signal S113 and the optical pulse of the input optical signal S101 do not overlap on the time axis, that is, when the output of the positive logic optical signal S121 is approximately 0 mW, the output of the negative logic optical signal S123. Becomes 3 mW or more (see FIG. 2C).
正論理光信号Ｓ１２１は、第１のパルス信号端子４７から出力された後、第１のバンドパスフィルタ５１及び第２の光遅延器５５を経て、バランスレシーバ６０に送られる。第１のバンドパスフィルタ５１は、ＭＬＬＤ３３の出力である光クロック信号Ｓ１１３と等しい波長の光を通過させ、それ以外の波長の光を遮断するように予め設定されている。この設定により、１６０Ｇｂｉｔ／ｓの第１の入力光信号Ｓ１０３は遮断されて、正論理光信号Ｓ１２１だけが、バランスレシーバ６０に入力される。 The positive logic optical signal S121 is output from the first pulse signal terminal 47, and then sent to the balance receiver 60 via the first bandpass filter 51 and the second optical delay device 55. The first band-pass filter 51 is set in advance so as to pass light having the same wavelength as that of the optical clock signal S113 that is the output of the MLLD 33 and to block light having other wavelengths. With this setting, the first input optical signal S103 of 160 Gbit / s is blocked, and only the positive logical optical signal S121 is input to the balance receiver 60.
負論理光信号Ｓ１２３は、第２のパルス信号端子４９から出力された後、光サーキュレータ３７を経て第２のバンドパスフィルタ５３に送られる。第２のバンドパスフィルタ５３は、第１のバンドパスフィルタ５１と同様に予め設定されている。この設定により、１６０Ｇｂｉｔ／ｓの第１の入力光信号Ｓ１０３は遮断されて、負論理光信号Ｓ１２３だけが、バランスレシーバ６０に入力される。 The negative logic optical signal S123 is output from the second pulse signal terminal 49 and then sent to the second bandpass filter 53 via the optical circulator 37. The second band pass filter 53 is set in advance similarly to the first band pass filter 51. With this setting, the first input optical signal S103 of 160 Gbit / s is blocked, and only the negative logic optical signal S123 is input to the balance receiver 60.
第２の光遅延器５５によって、正論理光信号Ｓ１２１と負論理光信号Ｓ１２３とのタイミングが予め調整されている。この結果、正論理光信号Ｓ１２１と負論理光信号Ｓ１２３は、同期してバランスレシーバ６０に入力される。なお、ＮＯＬＭ４０からバランスレシーバ６０までの光路長が、正論理光信号Ｓ１２１が伝播する光路と、負論理光信号Ｓ１２３が伝播する光路とで等しくなる場合は、第２の光遅延器５５を備えない構成にすることも可能である。 The timing of the positive logic optical signal S121 and the negative logic optical signal S123 is adjusted in advance by the second optical delay device 55. As a result, the positive logic optical signal S121 and the negative logic optical signal S123 are input to the balance receiver 60 in synchronization. When the optical path length from the NOLM 40 to the balance receiver 60 is equal between the optical path through which the positive logic optical signal S121 propagates and the optical path through which the negative logic optical signal S123 propagates, a configuration without the second optical delay device 55 It is also possible to make it.
バランスレシーバ６０は、ＤＰＳＫ光伝送網の光信号受信装置で用いられているもの（例えば、非特許文献１の図１中に記載されているｍｏｎｏｌｉｔｈｉｃａｌｌｙ ｉｎｔｅｇｒａｔｅｄ ｂａｌａｎｃｅｄ ｄｅｔｅｃｔｏｒ）と同様のものを用いることができる。バランスレシーバ６０では入力された正論理光信号Ｓ１２１と負論理光信号Ｓ１２３に対してバランス検波して、すなわち、正論理光信号Ｓ１２１と負論理光信号Ｓ１２３との差分を電気信号に変換して、受信電気信号（図１中、矢印Ｓ１２５で示す。）として出力する。 The balance receiver 60 may be the same as that used in the optical signal receiving device of the DPSK optical transmission network (for example, the monolithically integrated balanced detector described in FIG. 1 of Non-Patent Document 1). . The balance receiver 60 performs balance detection on the input positive logic optical signal S121 and negative logic optical signal S123, that is, converts the difference between the positive logic optical signal S121 and the negative logic optical signal S123 into an electrical signal, and receives the received electrical signal. A signal (indicated by an arrow S125 in FIG. 1) is output.
図３を参照して従来のＯＯＫ光伝送網で用いられている２値検波による受信波形と、本発明のバランス検波による受信波形について説明する。図３（Ａ）及び（Ｂ）は、それぞれ、２値検波及びバランス検波を行ったときの受信電気信号のアイダイアグラムを示している。図３（Ａ）及び（Ｂ）は、横軸に時間（ｐｓ）を取って示し、及び、縦軸に信号強度を任意単位（ａ．ｕ．）で示している。従来の２値検波による場合、図２（Ｂ）に示した正論理光信号Ｓ１２１を、例えば、フォトダイオードで変換して受信電気信号としている（図３（Ａ））。これに対して、この参考例の光信号受信装置では、図２（Ｂ）に示した正論理光信号Ｓ１２１及び図２（Ｃ）に示した負論理光信号Ｓ１２３の入力に対してバランス検波を行っている（図３（Ｂ））。バランス検波を行う場合、正論理光信号Ｓ１２１と相補的な負論理光信号Ｓ１２３との差分を取って受信電気信号としているので、アイ開口は２倍程度に大きくなる。すなわち、バランス検波を用いると、２値検波を用いる場合に比べて、受信感度が改善される。 With reference to FIG. 3, a reception waveform by binary detection used in a conventional OOK optical transmission network and a reception waveform by balance detection of the present invention will be described. 3A and 3B show eye diagrams of received electrical signals when binary detection and balance detection are performed, respectively. 3A and 3B, the horizontal axis indicates time (ps), and the vertical axis indicates signal intensity in arbitrary units (au). In the case of the conventional binary detection, the positive logic optical signal S121 shown in FIG. 2B is converted by a photodiode, for example, into a received electrical signal (FIG. 3A). On the other hand, in the optical signal receiving apparatus of this reference example , balance detection is performed on the inputs of the positive logic optical signal S121 shown in FIG. 2B and the negative logic optical signal S123 shown in FIG. (FIG. 3B). When performing balance detection, the difference between the positive logic optical signal S121 and the complementary negative logic optical signal S123 is taken as a received electrical signal, so that the eye opening becomes about twice as large. That is, when balance detection is used, reception sensitivity is improved as compared with the case where binary detection is used.
図４は、符号誤り率の閾値依存性を示す図である。横軸に閾値電圧Ｖｔｈ（ａ．ｕ．）を取って示し、縦軸に、符号誤り率を取って示している。図中、実線Ｉa及びＩbは、バランス検波の場合の符号誤り率を示し、点線ＩＩa及びＩＩbは、従来の２値検波の場合の符号誤り率を示している。また、実線Ｉa及び点線ＩＩaは、符号「１」に対応する符号誤り率の閾値（Ｖｔｈ）依存性を示し、一方、実線Ｉb及び点線ＩＩbは、符号「０」に対応する符号誤り率の閾値（Ｖｔｈ）依存性を示している。バランス検波を用いる場合は、実線Ｉa及びＩbの間に、閾値Ｖｔｈを設定すれば良く、２値検波を用いる場合は、点線ＩＩa及びＩＩbの間に、閾値Ｖｔｈを設定すれば良い。バランス検波の場合は、実線Ｉa及びＩbの横軸方向の間隔が閾値Ｖｔｈの設定可能範囲となり、２値検波の場合は、点線ＩＩa及びＩＩbの横軸方向の間隔が閾値Ｖｔｈの設定可能範囲になる。例えば、符号誤り率が１０-9の場合の閾値Ｖｔｈを比較すると、２値検波の場合は、閾値Ｖｔｈの設定可能範囲が任意の電圧単位で６０（図中、破線表示の矢印参照。）以下であるのに対し、バランス検波の場合は、１２０（図中、実線表示の矢印参照。）以上であり、閾値Ｖｔｈの設定可能範囲は２倍以上の余裕がある。 FIG. 4 is a diagram showing the threshold dependence of the code error rate. The horizontal axis represents the threshold voltage Vth (au), and the vertical axis represents the code error rate. In the figure, the solid line I a and I b show a bit error rate in the case of balanced detection, the dotted line II a and II b show a bit error rate in the case of a conventional binary detection. Further, the solid line I a and the dotted line II a indicate the threshold (Vth) dependency of the code error rate corresponding to the code “1”, while the solid line I b and the dotted line II b are codes corresponding to the code “0”. The threshold value (Vth) dependence of the error rate is shown. When using balance detection, the threshold value Vth may be set between the solid lines I a and I b. When using binary detection, the threshold value Vth may be set between the dotted lines II a and II b. . For balanced detection, the interval of the horizontal axis direction of the solid line I a and I b becomes settable range threshold Vth, in the case of binary detection interval of the horizontal axis direction of the dotted line II a and II b are threshold Vth The settable range. For example, when comparing the threshold value Vth when the code error rate is 10 −9, in the case of binary detection, the settable range of the threshold value Vth is 60 or less in arbitrary voltage units (see the arrow in the broken line in the figure). On the other hand, in the case of balance detection, it is 120 (see the solid line arrow in the figure) or more, and the settable range of the threshold value Vth has a margin of twice or more.
図５は、符号誤り率の受信信号強度依存性を示す図である。図５では、横軸に受信信号強度（ｄＢｍ）を取って示し、縦軸に、符号誤り率を取って示している。図中、実線ＩＩＩはバランス検波の場合の符号誤り率を示し、点線ＩＶは２値検波の場合の符号誤り率を示している。いずれの場合も、受信信号強度が下がると符号誤り率は高くなるが、同じ符号誤り率、例えば、符号誤り率が１０-9の場合の信号強度を比較すると、バランス検波を用いる場合は、２値検波を用いる場合に比べて、４ｄＢ程度受信感度が向上する。 FIG. 5 is a diagram illustrating the dependency of the code error rate on the received signal strength. In FIG. 5, the horizontal axis represents the received signal strength (dBm), and the vertical axis represents the code error rate. In the figure, a solid line III indicates a code error rate in the case of balance detection, and a dotted line IV indicates a code error rate in the case of binary detection. In any case, when the received signal strength decreases, the code error rate increases. However, when the signal strength is compared when the same code error rate, for example, the code error rate is 10 −9 , 2 is used when balance detection is used. Compared with the case where value detection is used, the reception sensitivity is improved by about 4 dB.
（光信号受信装置）
図６を参照して、光信号受信装置の実施形態について説明する。図６は、この実施形態の光信号受信装置を説明するための概略構成図である。なお、光信号受信装置の参考例と重複する説明は省略する。
( Optical signal receiver )
With reference to FIG. 6, an embodiment of an optical signal receiving apparatus will be described. FIG. 6 is a schematic configuration diagram for explaining the optical signal receiving apparatus of this embodiment. In addition , the description which overlaps with the reference example of an optical signal receiver is abbreviate | omitted.
光信号受信装置１２は、光論理ゲートとして偏波分離スイッチ７０、光増幅器２０、クロック再生装置３１、光クロック発生器３３及びバランスレシーバ６０を備えている。 The optical signal receiver 12 includes a polarization separation switch 70, an optical amplifier 20, a clock recovery device 31, an optical clock generator 33, and a balance receiver 60 as optical logic gates.
光信号受信装置１２が接続されている光伝送網（図示を省略する。）から受信した１６０Ｇｂｉｔ／ｓの光信号Ｓ１０１は、光増幅器２０に入力される。 A 160 Gbit / s optical signal S101 received from an optical transmission network (not shown) to which the optical signal receiving device 12 is connected is input to the optical amplifier 20.
光増幅器２０の出力は２分岐されていて、一方は偏波分離スイッチ７０に接続され、及び、他方はクロック再生装置３１に接続されている。入力された光信号Ｓ１０１が光増幅器２０で増幅された後、２分岐されて生成した一方の第１の入力光信号Ｓ１０３は、偏波分離スイッチ７０に送られ、他方の第２の入力光信号Ｓ１０５はクロック再生装置３１に送られる。 The output of the optical amplifier 20 is divided into two branches, one connected to the polarization separation switch 70 and the other connected to the clock recovery device 31. After the input optical signal S101 is amplified by the optical amplifier 20, one first input optical signal S103 generated by being branched into two is sent to the polarization separation switch 70, and the other second input optical signal is generated. S 105 is sent to the clock recovery device 31.
クロック再生装置３１は、１６０Ｇｂｉｔ／ｓの第２の入力光信号Ｓ１０５から、クロック信号を抽出することにより、４０ＧＨｚの電気クロック信号Ｓ１１１を再生する。 The clock regenerator 31 regenerates the 40 GHz electrical clock signal S111 by extracting the clock signal from the 160 Gbit / s second input optical signal S105.
クロック再生装置３１で再生された電気クロック信号Ｓ１１１は、光クロック発生器３３へ送られる。光クロック発生器３３として用いられるＭＬＬＤ３３は、電気クロック信号Ｓ１１１の周期と同じ周期の光パルス列である光クロック信号Ｓ１１３を生成する。 The electric clock signal S111 regenerated by the clock regenerator 31 is sent to the optical clock generator 33. The MLLD 33 used as the optical clock generator 33 generates an optical clock signal S113 that is an optical pulse train having the same cycle as that of the electrical clock signal S111.
ここで、光増幅器２０で増幅された第１の入力光信号Ｓ１０３及びＭＬＬＤ３３で生成された光クロック信号Ｓ１１３はいずれも直線偏波の光信号である。 Here, both the first input optical signal S103 amplified by the optical amplifier 20 and the optical clock signal S113 generated by the MLLD 33 are linearly polarized optical signals.
偏波分離スイッチ７０は、光カプラ７１、非線形光ファイバ７３、光バンドパスフィルタ７５及び偏波ビームスプリッタ７７を備えている。 The polarization separation switch 70 includes an optical coupler 71, a nonlinear optical fiber 73, an optical bandpass filter 75, and a polarization beam splitter 77.
ＭＬＬＤ３３で発生した後、第１の光遅延器３５を経て入力される光クロック信号Ｓ１１３、及び、光増幅器２０から送られた第１の入力光信号Ｓ１０３は、光カプラ７１で合流した後に非線形光ファイバ７３に入力される。 After being generated by the MLLD 33, the optical clock signal S113 inputted through the first optical delay device 35 and the first input optical signal S103 sent from the optical amplifier 20 are combined by the optical coupler 71 and then nonlinear light. Input to the fiber 73.
偏波分離スイッチ７０に入力される光クロック信号Ｓ１１３は、遅延量が可変である第１の遅延器３５でタイミングが調整される。その結果、光クロック信号Ｓ１１３は、第１の入力光信号Ｓ１０３と同期する。 The timing of the optical clock signal S113 input to the polarization separation switch 70 is adjusted by the first delay device 35 having a variable delay amount. As a result, the optical clock signal S113 is synchronized with the first input optical signal S103.
図７を参照して、非線形光ファイバ７３での光クロック信号Ｓ１１３の伝播について説明する。図７は、非線形光ファイバ７３での光クロック信号Ｓ１１３の伝播を説明するための図である。 With reference to FIG. 7, the propagation of the optical clock signal S113 in the nonlinear optical fiber 73 will be described. FIG. 7 is a diagram for explaining propagation of the optical clock signal S113 through the nonlinear optical fiber 73.
非線形光ファイバ７３の伝播方向に直角な方向であって、互いに直交する光学座標としてｘ軸及びｙ軸を設定する。第１の入力光信号Ｓ１０３を、予めその偏波方向をｙ軸の方向に設定して非線形光ファイバ７３に入射し、及び、光クロック信号Ｓ１１３を、その偏波方向を第１の入力光信号Ｓ１０３、すなわち、ｙ軸に対して時計回りに４５度傾けて非線形光ファイバ７３に入射する（図７（Ａ））。なお、非線形光ファイバ７３に入射する際の偏波方向を保証するために、光増幅器２０及びＭＬＬＤ３３の双方またはいずれか一方の出力部に、任意好適な従来周知の偏波コントローラを設けても良い。 An x-axis and a y-axis are set as optical coordinates that are perpendicular to the propagation direction of the nonlinear optical fiber 73 and are orthogonal to each other. The first input optical signal S103 is incident on the nonlinear optical fiber 73 with the polarization direction set in advance in the y-axis direction, and the optical clock signal S113 is input to the first input optical signal. In step S103, that is, the light is incident on the nonlinear optical fiber 73 at 45 degrees clockwise with respect to the y-axis (FIG. 7A). In order to guarantee the polarization direction when entering the nonlinear optical fiber 73, any suitable and well-known conventional polarization controller may be provided at the output section of the optical amplifier 20 and / or the MLLD 33. .
光クロック信号Ｓ１１３は、ｘ軸及びｙ軸方向の偏波成分を有した状態で非線形光ファイバ７３内を伝播する（図７（Ｂ））。なお、図７では、ｘ軸方向の偏波成分を符号Ｓ１１３ａで示し、ｙ軸方向の偏波成分を符号Ｓ１１３ｂで示す。 The optical clock signal S113 propagates through the nonlinear optical fiber 73 in a state having polarization components in the x-axis and y-axis directions (FIG. 7B). In FIG. 7, the polarization component in the x-axis direction is denoted by reference numeral S113a, and the polarization component in the y-axis direction is denoted by reference numeral S113b.
ここで、光クロック信号Ｓ１１３の偏波成分であって、偏波方向が第１の入力光信号Ｓ１０３と等しい偏波成分Ｓ１１３ｂ、すなわち、光クロック信号Ｓ１１３のｙ軸方向の偏波成分Ｓ１１３ｂと、第１の入力光信号Ｓ１０３のそれぞれに属する光パルスが時間軸上で重なると、光クロック信号Ｓ１１３に属する光パルスは、非線形光ファイバ７３において、相互位相変調（ＸＰＭ）を受けて、光クロック信号Ｓ１１３のｙ軸方向の偏波成分Ｓ１１３ｂの位相が１８０度変化する。 Here, the polarization component of the optical clock signal S113, the polarization direction of which is the same as that of the first input optical signal S103, that is, the polarization component S113b of the optical clock signal S113 in the y-axis direction, When the optical pulses belonging to each of the first input optical signals S103 overlap on the time axis, the optical pulses belonging to the optical clock signal S113 undergo cross phase modulation (XPM) in the nonlinear optical fiber 73, and the optical clock signal The phase of the polarization component S113b in the y-axis direction of S113 changes by 180 degrees.
光クロック信号Ｓ１１３のｙ軸方向の偏波成分Ｓ１１３ｂの光パルスが１８０度の位相変化を受けると、ｙ軸方向の偏波成分Ｓ１１３ｂは、−ｙ軸方向の偏波成分Ｓ１１３ｃに変換される。この結果、光クロック信号Ｓ１１３ｄの偏波方向は、ｘ軸方向の偏波成分Ｓ１１３ａと−ｙ軸方向の偏波成分Ｓ１１３ｃとを合波したものとなり、光クロック信号Ｓ１１３ｄは、偏波方向がｙ軸に対して時計回りに１３５度の方向に変換されて出力される（図７（Ｃ））。 When the optical pulse of the polarization component S113b in the y-axis direction of the optical clock signal S113 receives a phase change of 180 degrees, the polarization component S113b in the y-axis direction is converted into a polarization component S113c in the -y-axis direction. As a result, the polarization direction of the optical clock signal S113d is a combination of the polarization component S113a in the x-axis direction and the polarization component S113c in the -y-axis direction, and the polarization direction of the optical clock signal S113d is y It is converted and output in the direction of 135 degrees clockwise with respect to the axis (FIG. 7C).
偏波方向が第１の入力光信号Ｓ１０３と等しい偏波成分Ｓ１１３ｂと、第１の入力光信号Ｓ１０３のそれぞれに属する光パルスが時間軸上で重ならない場合は、非線形光ファイバ７３において、相互位相変調（ＸＰＭ）を受けないので、光クロック信号Ｓ１１３の位相は変化しない。この結果、光クロック信号Ｓ１１３は、その偏波面がｙ軸に対して４５度の方向のまま出力される。 When the polarization component S113b whose polarization direction is equal to that of the first input optical signal S103 and the optical pulse belonging to each of the first input optical signal S103 do not overlap on the time axis, in the nonlinear optical fiber 73, the mutual phase Since it is not subjected to modulation (XPM), the phase of the optical clock signal S113 does not change. As a result, the optical clock signal S113 is output with the plane of polarization kept at 45 degrees with respect to the y-axis.
非線形光ファイバ７３から出力した第１の入力光信号Ｓ１０３と、光クロック信号Ｓ１１３及びＳ１１３ｄとが合波された光信号は、光バンドパスフィルタ７５で第１の入力光信号Ｓ１０３が除去された後、偏波ビームスプリッタ７７に送られる。偏波ビームスプリッタ７７では、偏波方向がｙ軸に対して１３５度の方向の光クロック信号Ｓ１１３ｄを正論理光信号（図６中、矢印Ｓ１３１で示す。）として、及び、偏波面がｙ軸に対して４５度の方向の光クロック信号Ｓ１１３を負論理光信号（図６中、矢印Ｓ１３３で示す。）として、光クロック信号Ｓ１１３及びＳ１１３ｄをその偏波方向に応じて、正論理光信号Ｓ１３１及び負論理光信号Ｓ１３３に分離して出力する。 The optical signal obtained by combining the first input optical signal S103 output from the nonlinear optical fiber 73 and the optical clock signals S113 and S113d is obtained after the first input optical signal S103 is removed by the optical bandpass filter 75. And sent to the polarization beam splitter 77. In the polarization beam splitter 77, the optical clock signal S113d whose polarization direction is 135 degrees with respect to the y axis is a positive logic optical signal (indicated by an arrow S131 in FIG. 6), and the polarization plane is on the y axis. On the other hand, the optical clock signal S113 in the direction of 45 degrees is set as a negative logic optical signal (indicated by an arrow S133 in FIG. 6), and the optical clock signals S113 and S113d are changed in accordance with the polarization direction. Separated and output as a logical optical signal S133.
正論理光信号Ｓ１３１は、偏波分離スイッチ７０の第１のパルス端子７８から出力され、正論理光信号Ｓ１３１と相補的な負論理光信号Ｓ１３３は、偏波分離スイッチ７０の第２のパルス端子７９から出力される。 The positive logic optical signal S131 is output from the first pulse terminal 78 of the polarization separation switch 70, and the negative logic optical signal S133 complementary to the positive logic optical signal S131 is output from the second pulse terminal 79 of the polarization separation switch 70. Is output.
正論理光信号Ｓ１３１及び負論理光信号Ｓ１３３は、バランスレシーバ６０に送られる。バランスレシーバ６０は、ＤＰＳＫ光伝送網の光信号受信装置で用いられているものと同様のものを用いることができ、入力された正論理光信号と負論理光信号との差分を、電気信号に変換して、受信電気信号Ｓ１２５として出力する。 The positive logic optical signal S131 and the negative logic optical signal S133 are sent to the balance receiver 60. The balance receiver 60 can be the same as that used in the optical signal receiver of the DPSK optical transmission network, and converts the difference between the input positive logic optical signal and the negative logic optical signal into an electrical signal. Then, it is output as a received electrical signal S125.
この実施形態の光信号受信装置によれば、波形整形効果を有するＮＯＬＭを用いた、光信号受信装置の参考例に比べて、受信感度がやや劣るものの、光信号受信装置の参考例に比べてさらに簡単な構成になる。 According to the optical signal receiving apparatus of this embodiment, using the NOLM with waveform shaping effect, as compared to the reference example of the optical signal receiving apparatus, although the receiving sensitivity is slightly lower, in comparison with the reference example of the optical signal receiving apparatus Furthermore, it becomes a simple structure.
１０、１２ 光信号受信装置
２０ 光増幅器
３１ クロック再生装置
３３ 光クロック発生器（ＭＬＬＤ）
３５ 第１の光遅延器
３７ 光サーキュレータ
４０ 光論理ゲート（ＮＯＬＭ）
４１、７３ 非線形光ファイバ
４３ 第１の光カプラ
４５ 第２の光カプラ
４７ 第１のパルス信号端子
４９ 第２のパルス信号端子
５１ 第１のバンドパスフィルタ
５３ 第２のバンドパスフィルタ
５５ 第２の光遅延器
６０ バランスレシーバ
７０ 偏波分離スイッチ
７１ 光カプラ
７５ 光バンドパスフィルタ
７７ 偏波ビームスプリッタ
10, 12 Optical signal receiver 20 Optical amplifier 31 Clock recovery device 33 Optical clock generator (MLLD)
35 First optical delay device 37 Optical circulator 40 Optical logic gate (NOLM)
41, 73 Nonlinear optical fiber 43 First optical coupler 45 Second optical coupler 47 First pulse signal terminal 49 Second pulse signal terminal 51 First bandpass filter 53 Second bandpass filter 55 Second Optical delay device 60 Balance receiver 70 Polarization separation switch 71 Optical coupler 75 Optical bandpass filter 77 Polarization beam splitter
Claims (1)
前記光増幅器は、入力された光パルス信号を増幅した後、増幅された当該光パルス信号を２分岐して、一方の第１の入力光信号を前記光論理ゲートに送り、及び、他方の第２の入力光信号を前記クロック再生装置に送り、
前記クロック再生装置は、前記第２の入力光信号から電気クロック信号を再生した後、該電気クロック信号を前記光クロック発生器に送り、
前記光クロック発生器は、前記電気クロック信号の周期と同じ周期の光パルス列である光クロック信号を生成した後、該光クロック信号を前記光論理ゲートに送り、
前記光論理ゲートは、入力された光クロック信号を、前記第１の入力光信号に属する光パルスに対して時間軸上で重なった光パルスを含む正論理光信号と、前記正論理光信号に対して相補的な負論理光信号とに分離して、それぞれ第１のパルス信号端子及び第２のパルス信号端子から出力し、
前記バランスレシーバは、前記正論理光信号と前記負論理光信号との差分を、受信電気信号として出力し、
前記光論理ゲートとして、
前記第１の入力光信号及び前記光クロック信号を、前記光クロック信号の偏波方向を前記第１の入力光信号に対して４５度傾けて合波する光カプラと、
前記第１の入力光信号及び前記光クロック信号のそれぞれに属する光パルスが時間軸上で重なると、前記光クロック信号の、偏波方向が前記第１の入力光信号と等しい偏波成分の位相を１８０度変化させる非線形光ファイバと、
前記第１の入力光信号を除去する光バンドパスフィルタと、
２つの出力端子がそれぞれ前記第１及び第２のパルス信号端子に接続されていて、前記光クロック信号の偏波方向に応じて分離する偏波ビームスプリッタとを備える偏波分離スイッチを用いる
ことを特徴とする光信号受信装置。 An optical logic gate, an optical amplifier, a clock recovery device, an optical clock generator and a balance receiver are provided.
The optical amplifier amplifies the input optical pulse signal, then branches the amplified optical pulse signal into two, sends one first input optical signal to the optical logic gate, and the other first 2 input optical signals are sent to the clock recovery device,
The clock regeneration device regenerates an electrical clock signal from the second input optical signal, and then sends the electrical clock signal to the optical clock generator,
The optical clock generator generates an optical clock signal that is an optical pulse train having the same cycle as the cycle of the electrical clock signal, and then sends the optical clock signal to the optical logic gate,
The optical logic gate outputs an input optical clock signal to a positive logic optical signal including an optical pulse overlapped on the time axis with respect to an optical pulse belonging to the first input optical signal, and to the positive logic optical signal. Separated into complementary negative logic optical signals, respectively output from the first pulse signal terminal and the second pulse signal terminal,
The balance receiver outputs a difference between the positive logic optical signal and the negative logic optical signal as a received electrical signal,
As the optical logic gate,
An optical coupler that combines the first input optical signal and the optical clock signal with a polarization direction of the optical clock signal inclined by 45 degrees with respect to the first input optical signal ;
When optical pulses belonging to each of the first input optical signal and the optical clock signal overlap on the time axis, the phase of the polarization component of the optical clock signal whose polarization direction is equal to that of the first input optical signal A non-linear optical fiber that changes 180 degrees ,
An optical bandpass filter for removing the first input optical signal ;
Two output terminals have been connected to the first and second pulse signal terminals respectively, the use of the polarization splitting switch and a polarization beam splitter separated according to polarization direction of the optical clock signal optical signal receiving apparatus said.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005178063A JP4548236B2 (en) | 2005-06-17 | 2005-06-17 | Optical signal receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005178063A JP4548236B2 (en) | 2005-06-17 | 2005-06-17 | Optical signal receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006352665A JP2006352665A (en) | 2006-12-28 |
| JP4548236B2 true JP4548236B2 (en) | 2010-09-22 |
Family
ID=37647997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005178063A Expired - Fee Related JP4548236B2 (en) | 2005-06-17 | 2005-06-17 | Optical signal receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4548236B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4694301B2 (en) * | 2005-08-09 | 2011-06-08 | 三菱電機株式会社 | Optical demodulation circuit |
| JP5212411B2 (en) * | 2010-03-29 | 2013-06-19 | 沖電気工業株式会社 | Optical signal reproducing apparatus and optical signal reproducing method |
| CN117498951B (en) * | 2023-12-28 | 2024-03-19 | 合肥硅臻芯片技术有限公司 | Toffoli light quantum logic gate |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0829820A (en) * | 1994-07-18 | 1996-02-02 | Nippon Telegr & Teleph Corp <Ntt> | Ultrahigh-speed optical pattern identifying circuit |
| JP2001326380A (en) * | 2000-03-24 | 2001-11-22 | Agilent Technol Inc | Independent polarity optical receiver and its manufacturing method |
| JP2002353941A (en) * | 2001-05-29 | 2002-12-06 | Nec Corp | Wavelength multiplex transmission system and optical fiber transmission method |
| JP2003087201A (en) * | 2001-06-29 | 2003-03-20 | Nippon Telegr & Teleph Corp <Ntt> | Optical transmitter and optical transmission system |
-
2005
- 2005-06-17 JP JP2005178063A patent/JP4548236B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0829820A (en) * | 1994-07-18 | 1996-02-02 | Nippon Telegr & Teleph Corp <Ntt> | Ultrahigh-speed optical pattern identifying circuit |
| JP2001326380A (en) * | 2000-03-24 | 2001-11-22 | Agilent Technol Inc | Independent polarity optical receiver and its manufacturing method |
| JP2002353941A (en) * | 2001-05-29 | 2002-12-06 | Nec Corp | Wavelength multiplex transmission system and optical fiber transmission method |
| JP2003087201A (en) * | 2001-06-29 | 2003-03-20 | Nippon Telegr & Teleph Corp <Ntt> | Optical transmitter and optical transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006352665A (en) | 2006-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7558486B2 (en) | All-optical methods and systems | |
| US7853152B2 (en) | Signal regeneration device, optical receiver, and signal processing method | |
| JP2008233544A (en) | Optical waveform controller, optical signal processor, and optical relay device | |
| JP4548236B2 (en) | Optical signal receiver | |
| US6701049B1 (en) | Optical clock recovery device using non-linear optical waveguides | |
| US6448913B1 (en) | TOAD- based optical data format converter | |
| JP3769623B2 (en) | Optical multilevel transmission system and method, optical transmitter, and multilevel signal light generation method | |
| JP4066588B2 (en) | Optical receiver | |
| JP2006129035A (en) | Method and device for extracting clock | |
| US7783203B2 (en) | System and method for controlling a difference in optical phase and an optical signal transmitter | |
| JP3874242B2 (en) | Optical clock regenerator | |
| US20050047788A1 (en) | Optical pulse demultiplexer | |
| JP3752540B2 (en) | Optical pulse separation method and optical pulse separation device | |
| JP2006060794A (en) | Optical clock signal extracting apparatus | |
| US7519299B2 (en) | Optical signal regenerative repeater, optical gate control method, and optical signal regeneration method | |
| JP2004254242A (en) | Optical transmitter and optical transmitting apparatus | |
| JP4214224B2 (en) | Optical clock extraction apparatus and optical clock extraction method | |
| KR100554225B1 (en) | A Clock Extraction Apparatus and Method of Optical Signal | |
| JPH09102776A (en) | Optical clock signal extraction circuit | |
| JP5212411B2 (en) | Optical signal reproducing apparatus and optical signal reproducing method | |
| JP2010050735A (en) | Differential phase shift keying light transmitting system and light transmitting method thereof | |
| US20080219677A1 (en) | Optical transmitter | |
| CN117978357A (en) | Chaotic secret communication system and method based on full-optical chaotic injection double-ring electro-optical phase chaos | |
| WO2006046435A1 (en) | Optical/electric clock signal extraction device | |
| JPH01241232A (en) | Optical repeater |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |