JPH08294016A - Dynamic focus circuit - Google Patents

Dynamic focus circuit

Info

Publication number
JPH08294016A
JPH08294016A JP9567795A JP9567795A JPH08294016A JP H08294016 A JPH08294016 A JP H08294016A JP 9567795 A JP9567795 A JP 9567795A JP 9567795 A JP9567795 A JP 9567795A JP H08294016 A JPH08294016 A JP H08294016A
Authority
JP
Japan
Prior art keywords
voltage
amplifier circuit
circuit
resistor
focus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9567795A
Other languages
Japanese (ja)
Inventor
Hiroshige Tanaka
浩成 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP9567795A priority Critical patent/JPH08294016A/en
Publication of JPH08294016A publication Critical patent/JPH08294016A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To prevent a waveform distortion due to power fluctuation of a parabolic voltage of a horizontal period and a vertical period or the like superimposed onto a DC focus voltage of a cathode ray tube. CONSTITUTION: A 1st amplifier circuit is made up of an operational amplifier 1 and its DC operating point is set by a voltage obtained by feeding back its output terminal neutral voltage of a 2nd amplifier circuit (TR1, TR2 or the like) and a 1st power supply B1 via a resistor (at its noninverting input terminal). On the other hand, a 2nd amplifier circuit (cascade connection of the TRs 1, 2) as an output circuit is directly coupled with the 1st amplifier circuit in terms of DC and the power supply is supplied from the 2nd power supply B2. When a neutral voltage Vo of the 2nd amplifier circuit is decreased, the voltage at the noninverting input terminal is decreased and the neutral voltage of the output terminal is decreased by the noninverting input. The reduction acts like increasing the neutral voltage of the output circuit coupled directly. Thus, fluctuation in the neutral voltage of the output circuit is compensated and a deformed parabolic wave is prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はダイナミックフォーカス
回路に係り、より詳細には、ブラウン管のフォーカス電
圧に関し、直流フォーカス電圧に重畳する水平周期及び
垂直周期のパラボラ電圧の電源変動等による波形歪みの
防止に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dynamic focus circuit, and more particularly, to a focus voltage of a cathode ray tube, which prevents waveform distortion due to power fluctuations of a horizontal period and a vertical period parabolic voltage superimposed on a DC focus voltage. Regarding

【0002】[0002]

【従来の技術】従来、ブラウン管(CRT)使用のディ
スプレイ装置では、画面中心部及び周辺部の全体につい
て良好なフォーカスを得るためにダイミックフォーカス
回路が多く採用されている。図2は従来使用されている
ダイミックフォーカス回路の一例を示したものである。
ダイミックフォーカスとは、ブラウン管のフォーカス電
極に印加するフォーカス電圧を画面中心に対し上下及び
左右方向についてパラボラ状に変化させるものである。
この場合、周辺部を中心部より高くする。そのため、直
流電圧に水平周期と垂直周期のパラボラ電圧を重畳す
る。従って、パラボラ電圧を増幅する回路が必要となる
が、図2はそのパラボラ電圧の増幅を前置増幅としての
オペアンプ回路(オペアンプ1)と、トランジスタTR
1、TR2とをカスケード接続した出力回路とで行うよう
にしたものである。
2. Description of the Related Art Conventionally, in a display device using a cathode ray tube (CRT), a dime focus circuit is often used in order to obtain a good focus on the entire central portion and peripheral portion of the screen. FIG. 2 shows an example of a conventionally used dimic focus circuit.
The dimic focus is to change the focus voltage applied to the focus electrode of the cathode ray tube in a parabolic shape in the vertical and horizontal directions with respect to the center of the screen.
In this case, the peripheral portion is made higher than the central portion. Therefore, the horizontal and vertical parabolic voltages are superimposed on the DC voltage. Therefore, a circuit for amplifying the parabolic voltage is required, but FIG. 2 shows an operational amplifier circuit (opamp 1) for preamplifying the parabolic voltage and a transistor TR.
This is done by an output circuit in which 1 and TR2 are connected in cascade.

【0003】オペアンプ1の正相入力端(+)には第1
の電源B1より抵抗を介して所要直流電圧(バイアス電
圧)を印加し、直流動作点を定めている。また、同アン
プ1の反転入力端(−)にはパラボラ電圧Vpが入力し、
上記直流動作点を中心として所要レベルに増幅する。パ
ラボラ電圧Vpは図3に示すように、水平周期(1H)と垂
直周期(1V)とを有し、反転入力端(−)への入力極性
は図3に示す極性である。オペアンプ1で増幅したパラ
ボラ電圧はTR1とTR2とがカスケード接続された出力回
路に送られ、更に増幅される。同出力回路は、一般に、
フライバックトランス(FBT)2で発生するパルス電
圧(水平周期)を整流して得た第2の電源B2から電源供
給を受け、TR2とカスケード接続されたTR1のエミッタ
より所要振幅のパラボラ電圧を出力する。なお、フライ
バックトランスを利用するのは第2の電源B2として高い
電圧を必要とするためである。上記出力回路で増幅され
たパラボラ電圧はコンデンサC1を介して直流フォーカス
電圧Vfに重畳され、ブラウン管(CRT)3のフォーカ
ス電極へ印加する。CRT3のフォーカス電極へ印加す
る電圧は図3のようになり、画面周辺(上下、左右)へ
行く程、中心部より電圧を高くする。
The positive phase input terminal (+) of the operational amplifier 1 has a first
A required DC voltage (bias voltage) is applied from a power source B1 of the above through a resistor to determine a DC operating point. Also, the parabola voltage Vp is input to the inverting input terminal (−) of the amplifier 1,
Amplification is performed to a required level centering on the DC operating point. As shown in FIG. 3, the parabola voltage Vp has a horizontal period (1H) and a vertical period (1V), and the input polarity to the inverting input terminal (−) is the polarity shown in FIG. The parabolic voltage amplified by the operational amplifier 1 is sent to an output circuit in which TR1 and TR2 are cascade-connected and further amplified. The output circuit is generally
Power is supplied from the second power supply B2 obtained by rectifying the pulse voltage (horizontal cycle) generated by the flyback transformer (FBT) 2, and the parabolic voltage of the required amplitude is output from the emitter of TR1 cascade-connected with TR2. To do. The flyback transformer is used because a high voltage is required as the second power source B2. The parabolic voltage amplified by the output circuit is superimposed on the DC focus voltage Vf via the capacitor C1 and applied to the focus electrode of the cathode ray tube (CRT) 3. The voltage applied to the focus electrode of the CRT 3 is as shown in FIG. 3, and the voltage is made higher than that at the central portion as it goes to the periphery of the screen (vertical, horizontal).

【0004】[0004]

【発明が解決しようとする課題】前記のように、出力回
路に使用する第2の電源B2は高い電圧を必要とすること
から一般にフライバックトランスのパルスを整流して得
るが、このパルス電圧は映像の輝度変化や、マルチスキ
ャンディスプレイ装置等で映像信号の水平周波数が変わ
った場合等で変動し、そのために整流電圧B2が変動す
る。この電圧B2が変動すると、出力回路の動作中心とな
る電圧(中点電圧Vo)が変動する。また、この中点電圧
VoはトランジスタTR1、TR2のhfe(電流増幅率)のバ
ラツキによっても変動する。この中点電圧Voが変動する
と、出力回路のダイナミックレンジの関係から出力パラ
ボラ電圧に潰れが生じ、波形歪みとなってフォーカス品
位を低下させることとなる。図2の従来の回路はこのよ
うな欠点を有している。本発明はこのような従来におけ
る回路の欠点の改善を図ったものであり、出力回路の中
点電圧を安定化することによりパラボラ出力電圧に歪み
を生じさせないようにしたダイミックフォーカス回路を
提供することを目的とする。
As described above, since the second power source B2 used in the output circuit requires a high voltage, it is generally obtained by rectifying the pulse of the flyback transformer. The rectified voltage B2 fluctuates due to a change in the brightness of the image, a change in the horizontal frequency of the video signal in a multi-scan display device, or the like, which changes the rectified voltage B2. When this voltage B2 changes, the voltage (midpoint voltage Vo) that is the center of operation of the output circuit also changes. Also, this midpoint voltage
Vo also fluctuates due to variations in hfe (current amplification factor) of the transistors TR1 and TR2. When the midpoint voltage Vo fluctuates, the output parabolic voltage is crushed due to the dynamic range of the output circuit, resulting in waveform distortion and deterioration of focus quality. The conventional circuit of FIG. 2 has such drawbacks. The present invention is intended to improve the drawbacks of the conventional circuit as described above, and provides a dimic focus circuit in which the parabolic output voltage is not distorted by stabilizing the midpoint voltage of the output circuit. The purpose is to

【0005】[0005]

【課題を解決するための手段】本発明は、第1の電源に
より所要直流バイアス電圧が印加され、水平周期かつ垂
直周期で変化する入力パラボラ電圧を増幅する第1の増
幅回路と、前記第1の増幅回路と直流的に接続され、第
2の電源より電源供給を受けて同第1の増幅回路よりの
パラボラ電圧を増幅し、同増幅したパラボラ電圧をコン
デンサを介して直流フォーカス電圧に重畳せしめるとと
もに、出力動作中心電圧を抵抗を介して前記第1の増幅
回路の直流バイアス電圧に重畳するように帰還してなる
第2の増幅回路とで構成し、前記第1の増幅回路の直流
動作点を前記第2の増幅回路の出力動作中心電圧の変動
に応じて変化させるようにしたダイミックフォーカス回
路を提供するものである。
According to the present invention, a first amplifier circuit applies a required DC bias voltage from a first power source and amplifies an input parabolic voltage that changes in a horizontal cycle and a vertical cycle, and the first amplifier circuit. Is connected to the amplifier circuit in a DC manner, receives power from the second power source, amplifies the parabolic voltage from the first amplifier circuit, and superimposes the amplified parabolic voltage on the DC focus voltage via the capacitor. And a second amplifying circuit that feeds back the output operation center voltage via a resistor so as to be superimposed on the DC bias voltage of the first amplifying circuit, and the DC operating point of the first amplifying circuit The present invention provides a dimic focus circuit in which is changed according to the fluctuation of the output operation center voltage of the second amplifier circuit.

【0006】[0006]

【作用】第1の増幅回路をオペアンプで構成した場合、
その直流動作点を第1の電源と第2の増幅回路の出力端
中点電圧を抵抗を介して帰還した電圧とにより設定する
(正相入力端)。一方、出力回路としての第2の増幅回
路(カスケード接続出力回路)は第1の増幅回路と直流
的に直結であり、電源は第2の電源より供給される。い
ま、第2の増幅回路の前記中点電圧が低下した場合、正
相入力端の電圧も低下し、その出力端の中心電圧も正相
入力のため低下する。この低下は直結している出力回路
の中点電圧を上昇させるように作用する。即ち、出力回
路の中点電圧の変動を補償するように作用し、パラボラ
波の潰れが防止される。
When the first amplifier circuit is composed of an operational amplifier,
The DC operating point is set by the first power supply and the voltage obtained by feeding back the output terminal midpoint voltage of the second amplifier circuit through the resistor (positive phase input terminal). On the other hand, the second amplifier circuit (cascade connection output circuit) as the output circuit is directly connected to the first amplifier circuit in terms of direct current, and the power is supplied from the second power source. Now, when the midpoint voltage of the second amplifier circuit drops, the voltage at the positive phase input terminal also drops, and the center voltage at the output terminal also drops because of the positive phase input. This decrease acts to increase the midpoint voltage of the output circuit directly connected. That is, it acts so as to compensate for the fluctuation of the midpoint voltage of the output circuit, and the collapse of the parabola wave is prevented.

【0007】[0007]

【実施例】以下、図面に基づき本発明によるダイナミッ
クフォーカス回路を説明する。図1は本発明によるダイ
ナミックフォーカス回路の一実施例を示す要部回路図で
ある。図1において、B1は第1の電源、B2は第2の電
源、1は入力パラボラ電圧Vpを増幅する第1の増幅回路
を構成するオペアンプ(以下、「オペアンプ」と記
す)、TR1及びTR2はパラボラ増幅の出力回路(カスケ
ード接続)を構成する第1のトランジスタ及び第2のト
ランジスタである。また、2は高圧、直流フォーカス電
圧及び第2の電源用パルス等を出力するフライバックト
ランス(FBT)、VR1はフォーカス電圧調整用ボリュ
ーム、3はブラウン管(CRT)である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A dynamic focus circuit according to the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of essential parts showing an embodiment of a dynamic focus circuit according to the present invention. In FIG. 1, B1 is a first power supply, B2 is a second power supply, 1 is an operational amplifier (hereinafter, referred to as “op amp”) that constitutes a first amplifier circuit for amplifying an input parabola voltage Vp, TR1 and TR2 are A first transistor and a second transistor that form an output circuit (cascade connection) for parabolic amplification. Reference numeral 2 is a flyback transformer (FBT) that outputs high voltage, DC focus voltage, second power source pulse, etc., VR1 is a focus voltage adjusting volume, and 3 is a cathode ray tube (CRT).

【0008】次に、本発明の動作について説明する。オ
ペアンプ1の正相入力(+)端には第1の電源B1と、出
力回路の中点電圧Voを抵抗R7を介して帰還させた電圧と
を印加し、所要バイアス電圧の直流動作点を設定する。
パラボラ電圧は同オペアンプ1の反転入力端(−)に入
力する。従って、出力位相は入力位相に対し反転する。
なお、パラボラ電圧は前述したと同様、図3に示すよう
に水平周期(1H)と垂直周期(1V)との合成パラボラ波
でなる。同オペアンプ1の出力は抵抗R4を介して第2の
トランジスタTR2のベースへ入力する。即ち、反転増幅
されたパラボラ電圧とともに直流成分も伝送される。同
TR2と図示のように接続された第1のトランジスタTR1
のコレクタには第2の電源B2が印加される。TR2のベー
スに入力したパラボラ波は位相反転してTR1のエミッタ
から取り出す。
Next, the operation of the present invention will be described. The first power source B1 and the voltage obtained by feeding back the midpoint voltage Vo of the output circuit via the resistor R7 are applied to the positive phase input (+) end of the operational amplifier 1, and the DC operating point of the required bias voltage is set. To do.
The parabola voltage is input to the inverting input terminal (−) of the operational amplifier 1. Therefore, the output phase is inverted with respect to the input phase.
As described above, the parabolic voltage is a combined parabolic wave having a horizontal period (1H) and a vertical period (1V), as shown in FIG. The output of the operational amplifier 1 is input to the base of the second transistor TR2 via the resistor R4. That is, the DC component is transmitted together with the parabola voltage which has been inverted and amplified. same
First transistor TR1 connected to TR2 as shown
The second power source B2 is applied to the collector of the. The parabolic wave input to the base of TR2 is phase-inverted and taken out from the emitter of TR1.

【0009】上記第2の電源B2はフライバックトランス
2で発生する水平周期のパルスを整流ダイオードD2、及
び平滑用コンデンサC4とにより直流化したものである。
同電源B2は、前述したように、映像信号の輝度変化等で
変動する。いま、例えば第2の電源B2が上記原因により
低下すると、帰還抵抗R7が無い場合には、TR1エミッタ
の直流電圧、即ち、中点電圧Voも低下する。この結果、
図3のイ点が下がり、接地電位側へシフトする。この低
下が大きいとついには飽和電圧になり、同イ点から潰れ
始める。しかし、帰還抵抗R7を図示のように設けること
によりオペアンプ1の正相入力端(+)も中点電圧Voの
低下により低下し、その出力端も上記正相入力の関係か
ら低下する。この低下により直結接続のTR2のベース電
圧も低下し、同低下によりTR1のエミッタ電圧を上げる
方向に作用することとなって前記中点電圧Voの低下を補
償することとなる。即ち、出力回路中点電圧Voの変動が
抑えられ、安定化される。これにより、パラボラ波は潰
れることなく増幅されることとなる。同TR1のエミッタ
出力はコンデンサC1等を介し、直流フォーカス電圧Vfに
重畳され、ブラウン管3のフォーカス電極に印加され
る。
The second power source B2 is one in which a pulse having a horizontal period generated in the flyback transformer 2 is converted into a direct current by a rectifying diode D2 and a smoothing capacitor C4.
As described above, the power source B2 fluctuates due to changes in the brightness of the video signal. Now, for example, if the second power source B2 drops due to the above cause, the DC voltage of the TR1 emitter, that is, the midpoint voltage Vo also drops if the feedback resistor R7 is not provided. As a result,
The point A in FIG. 3 is lowered and is shifted to the ground potential side. When this drop is large, it finally reaches a saturation voltage and begins to collapse from the same point. However, by providing the feedback resistor R7 as shown in the figure, the positive-phase input terminal (+) of the operational amplifier 1 also decreases due to the decrease of the midpoint voltage Vo, and the output terminal also decreases due to the relationship of the positive-phase input. Due to this decrease, the base voltage of the direct-connection TR2 also decreases, and the decrease also acts to increase the emitter voltage of TR1 to compensate for the decrease in the midpoint voltage Vo. That is, the fluctuation of the output circuit midpoint voltage Vo is suppressed and stabilized. As a result, the parabolic wave is amplified without being crushed. The emitter output of the TR1 is superimposed on the DC focus voltage Vf via the capacitor C1 and the like and applied to the focus electrode of the cathode ray tube 3.

【0010】上記例とは反対に中点電圧Voが上昇したと
きには上述と反対の関係で動作し、結果として中点電圧
Voが上昇が抑えられる。また、TR1やTR2のhfe(電流
増幅率)のバラツキにより中点電圧Voにバラツキを生じ
うる場合にも抵抗R7の負帰還作用によりこのバラツキを
圧縮し、パラボラ波の上部又は下部の潰れを防止する。
以上のように、出力回路中点電圧を前段増幅回路(オペ
アンプ1)へフィードバックすることにより同中点電圧
の変動を補償することとなる。
Contrary to the above example, when the midpoint voltage Vo rises, it operates in the opposite relationship to the above, and as a result, the midpoint voltage Vo
Vo rise is suppressed. In addition, even if the variation of hfe (current amplification factor) of TR1 or TR2 can cause variation in the midpoint voltage Vo, this variation is compressed by the negative feedback action of the resistor R7 and the collapse of the upper or lower part of the parabola wave is prevented. To do.
As described above, by feeding back the output circuit midpoint voltage to the pre-stage amplifier circuit (the operational amplifier 1), the fluctuation of the midpoint voltage is compensated.

【0011】[0011]

【発明の効果】以上説明したように本発明によれば、ブ
ラウン管ディスプレイ装置で多く使用されるダイナミッ
クフォーカス回路において、電源電圧の変動やトランジ
スタのhfe(電流増幅率)のバラツキ等による出力回路
の動作中心電圧(中点電圧)の変動を抑えることができ
る。その結果、パラボラ波の潰れ現象が防止される。従
って、フォーカス品位が低下することなく、画質劣化を
防止する。以上のように、本発明はブラウン管使用のデ
ィスプレイ装置の性能向上に寄与しうるものである。
As described above, according to the present invention, in the dynamic focus circuit often used in the cathode ray tube display device, the operation of the output circuit due to the fluctuation of the power supply voltage or the variation of hfe (current amplification factor) of the transistor. The fluctuation of the center voltage (midpoint voltage) can be suppressed. As a result, the phenomenon of parabolic wave collapse is prevented. Therefore, deterioration of image quality is prevented without deterioration of focus quality. As described above, the present invention can contribute to improving the performance of a display device using a cathode ray tube.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるダイナミックフォーカス回路の一
実施例の要部回路図である。
FIG. 1 is a circuit diagram of a main part of an embodiment of a dynamic focus circuit according to the present invention.

【図2】従来のダイナミックフォーカス回路の一例を示
す要部回路図である。
FIG. 2 is a main part circuit diagram showing an example of a conventional dynamic focus circuit.

【図3】ダイナミックフォーカスを説明するためのパラ
ボラ電圧波形図である。
FIG. 3 is a parabola voltage waveform diagram for explaining dynamic focus.

【符号の説明】[Explanation of symbols]

1 オペアンプ B1 第1の電源 B2 第2の電源 TR1 第1のトランジスタ TR2 第2のトランジスタ R1 第1の抵抗 R2 第2の抵抗 R3 第3の抵抗 R4 第4の抵抗 R5 第5の抵抗 R6 第6の抵抗 C1 第1のコンデンサ C2 第2のコンデンサ C3 第3のコンデンサ 2 フライバックトランス 3 ブラウン管 1 operational amplifier B1 first power supply B2 second power supply TR1 first transistor TR2 second transistor R1 first resistance R2 second resistance R3 third resistance R4 fourth resistance R5 fifth resistance R6 sixth Resistor C1 1st capacitor C2 2nd capacitor C3 3rd capacitor 2 Flyback transformer 3 CRT

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1の電源により所要直流バイアス電圧
が印加され、水平周期かつ垂直周期で変化する入力パラ
ボラ電圧を増幅する第1の増幅回路と、前記第1の増幅
回路と直流的に接続され、第2の電源より電源供給を受
けて同第1の増幅回路よりのパラボラ電圧を増幅し、同
増幅したパラボラ電圧をコンデンサを介して直流フォー
カス電圧に重畳せしめるとともに、出力動作中心電圧を
抵抗を介して前記第1の増幅回路の直流バイアス電圧に
重畳するように帰還してなる第2の増幅回路とで構成
し、前記第1の増幅回路の直流動作点を前記第2の増幅
回路の出力動作中心電圧の変動に応じて変化させるよう
にしたことを特徴とするダイナミックフォーカス回路。
1. A first amplifier circuit, which applies a required DC bias voltage from a first power supply and amplifies an input parabolic voltage that changes in a horizontal cycle and a vertical cycle, and is connected to the first amplifier circuit in a direct current manner. Then, the power from the second power supply is received, the parabola voltage from the first amplifier circuit is amplified, the amplified parabola voltage is superimposed on the DC focus voltage via the capacitor, and the output operation center voltage is And a second amplifier circuit which is fed back so as to be superimposed on the DC bias voltage of the first amplifier circuit via the DC amplifier, and the DC operating point of the first amplifier circuit is the same as that of the second amplifier circuit. A dynamic focus circuit characterized in that it is changed according to a change in output operation center voltage.
【請求項2】 前記第1の増幅回路を、正相入力端に前
記第1の電源からの電圧と、前記第2の増幅回路からの
抵抗を介した出力動作中心電圧とが印加され、反転入力
端に前記パラボラ電圧が入力されたオペアンプ回路で構
成したことを特徴とする請求項1記載のダイナミックフ
ォーカス回路。
2. The first amplifier circuit is inverted by applying a voltage from the first power supply and an output operation center voltage from a resistor from the second amplifier circuit to a positive phase input terminal of the first amplifier circuit. The dynamic focus circuit according to claim 1, wherein the dynamic focus circuit comprises an operational amplifier circuit to which the parabolic voltage is input at an input end.
【請求項3】 前記第2の増幅回路を、コレクタに前記
第2の電源よりの電圧が印加され、ベースに同第2の電
源より第1の抵抗を介して電圧が印加され、エミッタよ
り前記パラボラ電圧を第1のコンデンサを介してフォー
カス電圧に重畳せしめるNPN型第1のトランジスタ
と、一端を前記第1のトランジスタのベースに接続した
第2のコンデンサと、一端を前記第1のトランジスタの
ベースに接続した第2の抵抗と、一端を前記第1のトラ
ンジスタのエミッタに接続した第3の抵抗と、コレクタ
に前記第2のコンデンサと第2の抵抗及び第3の抵抗そ
れぞれの他端が接続され、ベースに第4の抵抗を介して
前記第1の増幅回路よりのパラボラ電圧が入力され、エ
ミッタを第5の抵抗と第3のコンデンサとからなる直列
回路、及び第6の抵抗それぞれを介して接地したNPN
型第2のトランジスタとで構成したことを特徴とする請
求項1記載のダイナミックフォーカス回路。
3. In the second amplifier circuit, a voltage from the second power source is applied to a collector, a voltage is applied to the base from the second power source through a first resistor, and a voltage is applied from an emitter to the second amplifier circuit. An NPN first transistor that superimposes a parabola voltage on a focus voltage via a first capacitor, a second capacitor whose one end is connected to the base of the first transistor, and one end of which is the base of the first transistor. Connected to the second resistor, a third resistor having one end connected to the emitter of the first transistor, and a collector connected to the other ends of the second capacitor, the second resistor and the third resistor. The parabolic voltage from the first amplifier circuit is input to the base via the fourth resistor, the emitter is connected in series with the fifth resistor and the third capacitor, and the sixth resistor is connected. NPN grounded through each
2. The dynamic focus circuit according to claim 1, wherein the dynamic focus circuit comprises a second transistor.
JP9567795A 1995-04-20 1995-04-20 Dynamic focus circuit Pending JPH08294016A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9567795A JPH08294016A (en) 1995-04-20 1995-04-20 Dynamic focus circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9567795A JPH08294016A (en) 1995-04-20 1995-04-20 Dynamic focus circuit

Publications (1)

Publication Number Publication Date
JPH08294016A true JPH08294016A (en) 1996-11-05

Family

ID=14144141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9567795A Pending JPH08294016A (en) 1995-04-20 1995-04-20 Dynamic focus circuit

Country Status (1)

Country Link
JP (1) JPH08294016A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743433B1 (en) * 2000-01-21 2007-07-30 톰슨 라이센싱 Method for preventing focus flutter in tv receivers and monitors and a kine driver circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743433B1 (en) * 2000-01-21 2007-07-30 톰슨 라이센싱 Method for preventing focus flutter in tv receivers and monitors and a kine driver circuit

Similar Documents

Publication Publication Date Title
US4289994A (en) Vertical drive circuit for video display
JPH09247490A (en) Delay compensating dynamic focus amplifier
US6300731B1 (en) Dynamic focus voltage amplitude controller
JPH08294016A (en) Dynamic focus circuit
US4536682A (en) Circuit for generating a deflection current through the field deflection coil of a picture display device
JPH10112812A (en) Display device
JP3317829B2 (en) Dynamic focus circuit and display device using the same
US4692670A (en) Vertical deflection circuit
JPH08223439A (en) Dynamic focus circuit
US6580232B2 (en) Dynamic focus voltage amplitude controller
US6278246B1 (en) Dynamic focus voltage amplitude controller and high frequency compensation
JP3232726B2 (en) Screen distortion correction circuit
JPH0774976A (en) Dynamic focus device
KR920002648Y1 (en) Dynamic focus circuit
JPH07283959A (en) Horizontal amplitude correction circuit
JP2892705B2 (en) Horizontal output circuit
KR960004977Y1 (en) Dynamic focus output circuit
JPH04117772A (en) Dynamic focus circuit
JP3330806B2 (en) Sound fluctuation prevention circuit
KR0149233B1 (en) Horizontal center compensating circuit for dynamic focus of a monitor
JPS5928315B2 (en) vertical deflection circuit
JPH0556295A (en) Trapezoid distortion correcting circuit
JPS607431B2 (en) cathode ray tube device
JPH0417502B2 (en)
JPS6026349B2 (en) vertical deflection circuit