JP2892705B2 - Horizontal output circuit - Google Patents

Horizontal output circuit

Info

Publication number
JP2892705B2
JP2892705B2 JP25576689A JP25576689A JP2892705B2 JP 2892705 B2 JP2892705 B2 JP 2892705B2 JP 25576689 A JP25576689 A JP 25576689A JP 25576689 A JP25576689 A JP 25576689A JP 2892705 B2 JP2892705 B2 JP 2892705B2
Authority
JP
Japan
Prior art keywords
capacitor
horizontal
circuit
diode
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25576689A
Other languages
Japanese (ja)
Other versions
JPH03117977A (en
Inventor
政司 落合
章 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25576689A priority Critical patent/JP2892705B2/en
Publication of JPH03117977A publication Critical patent/JPH03117977A/en
Application granted granted Critical
Publication of JP2892705B2 publication Critical patent/JP2892705B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はカラーテレビジョン受像機等において再生画
像の内容に応じて生じる受像管高圧回路の高圧負荷電流
(フライバックトランス二次側負荷電流)の変動に起因
した画像歪を補正できるようにした水平出力回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a high-voltage load current (a flyback transformer 2) of a picture tube high-voltage circuit generated according to the content of a reproduced image in a color television receiver or the like. The present invention relates to a horizontal output circuit capable of correcting an image distortion caused by a fluctuation of a secondary load current.

(従来の技術) 従来、カラーテレビジョン受像機の水平偏向回路出力
段は第8図に示すように構成されている。水平出力トラ
ンジスタQ1のコレクタ・エミッタ間にダンパーダイオー
ドDd,共振コンデンサCr1,水平偏向コイルLyとS字補正
コンデンサCsの直列回路を並列に接続し、トランジスタ
Q1のコレクタはフライバックトランスT1の一次巻線Lpを
介して直流電源Eに接続し、トランジスタQ1のベースに
はドライブトランスT2を介して水平周期のドライブパル
スを供給する構成となっている。上記直流電源Eには並
列にリップル除去用コンデンサC2が接続されている。ま
た、上記フライバックトランスT1の二次側には高圧回路
が構成され、二次巻線の一端から受像管(図示せず)の
アノードに対して高圧の直流電圧が供給され、二次巻線
の他端にはABL回路(図示せず)が構成されている。な
お、上記S字補正コンデンサCsは直流電源Eからフライ
バックトランスT1の一次巻線Lpを通して充電され、水平
偏向コイルLyの実質的な直列電源の働きをすると共に、
水平偏向コイルLyと直列共振し、偏向電流に重畳してS
字形に湾曲させ、画面の直線性を改善する機能を有す
る。
(Prior Art) Conventionally, a horizontal deflection circuit output stage of a color television receiver is configured as shown in FIG. A series circuit of a damper diode Dd, a resonance capacitor Cr1, a horizontal deflection coil Ly and an S-shaped correction capacitor Cs is connected in parallel between the collector and emitter of the horizontal output transistor Q1,
The collector of Q1 is connected to the DC power supply E via the primary winding Lp of the flyback transformer T1, and a drive pulse having a horizontal cycle is supplied to the base of the transistor Q1 via the drive transformer T2. A ripple removing capacitor C2 is connected to the DC power supply E in parallel. A high-voltage circuit is formed on the secondary side of the flyback transformer T1, and a high-voltage DC voltage is supplied from one end of the secondary winding to the anode of a picture tube (not shown). An ABL circuit (not shown) is formed at the other end of the. The S-shaped correction capacitor Cs is charged from the DC power supply E through the primary winding Lp of the flyback transformer T1 and functions as a substantial series power supply for the horizontal deflection coil Ly.
Resonates in series with the horizontal deflection coil Ly, and superimposes on the deflection current to S
It has the function of improving the linearity of the screen by bending it into a letter shape.

ところで、上記の回路では、再生画像の内容に応じて
生じるフライバックトランスT1の二次側負荷電流isの変
動に起因して画面上に種々の歪みを生じるという問題が
ある。例えば、白の矩形波信号を受像すると、二次側負
荷電流isが増加し、受像管の高圧が徐々に低下し、時間
と共に水平振幅が大きくなり、その結果画面上に再生さ
れ白の矩形画像は第9図に示すように台形になり歪む。
また、白のクロスハッチ信号を受像すると、第10図に示
すように横線を再生した後の縦線には水平方向に曲がり
を生じる。
By the way, in the above-mentioned circuit, there is a problem that various distortions are generated on the screen due to the fluctuation of the secondary load current is of the flyback transformer T1 generated according to the content of the reproduced image. For example, when a white rectangular wave signal is received, the secondary side load current is increased, the high voltage of the picture tube gradually decreases, the horizontal amplitude increases with time, and as a result, the white rectangular image reproduced on the screen is reproduced. Become trapezoidal as shown in FIG.
When a white crosshatch signal is received, a vertical line after horizontal line reproduction is bent in the horizontal direction as shown in FIG.

(発明が解決しようとする課題) 前記の如く、従来は、白信号を受信した時に台形歪や
水平曲がりを生じるという問題があった。
(Problems to be Solved by the Invention) As described above, conventionally, there has been a problem that trapezoidal distortion and horizontal bending occur when a white signal is received.

そこで、本発明は画面上に発生する上記の台形歪や曲
がり等の画面歪を除くことができる水平出力回路を提供
することを目的としている。
Accordingly, an object of the present invention is to provide a horizontal output circuit capable of eliminating the above-described screen distortion such as trapezoidal distortion or bending generated on the screen.

[発明の構成] (課題を解決するための手段) この水平出力回路に係る第1の発明は、ベース,エミ
ッタ,コレクタを有し、ベースに水平周期のドライブパ
ルスが供給され、コレクタ・エミッタ間に対して並列に
水平偏向コイルとS字補正コンデンサの直列回路,第1
の共振コンデンサ,ダンパーダイオードが接続され、コ
レクタはフライバックトランスの一次巻線の一端に接続
され、エミッタは基準電位点に接続された水平出力トラ
ンジスタと、 前記フライバックトランスの一次巻線の他端と直流電
源間に直流電源側がアノードになるように接続したダイ
オードと、 このダイオードのカソード側と基準電位点間に接続さ
れた第1のコンデンサとこのコンデンサに並列に接続さ
れたコイルと第2のコンデンサの直列回路とから成る並
列回路と、 前記フライバックトランスの一次巻線に並列に接続さ
れた第2の共振コンデンサとを具備して構成される。
[Constitution of the Invention] (Means for Solving the Problems) A first invention according to this horizontal output circuit has a base, an emitter, and a collector, and a drive pulse having a horizontal period is supplied to the base, and a collector-emitter connection is provided. Series circuit of horizontal deflection coil and S-shaped correction capacitor in parallel to
A horizontal output transistor connected to one end of a primary winding of a flyback transformer, an emitter connected to a reference potential point, and the other end of the primary winding of the flyback transformer. A diode connected between the DC power supply and the DC power supply so that the DC power supply side becomes an anode; a first capacitor connected between the cathode side of the diode and a reference potential point; a coil connected in parallel with the capacitor; A parallel circuit comprising a series circuit of capacitors and a second resonance capacitor connected in parallel to a primary winding of the flyback transformer.

また、この水平出力回路に係る第2の発明は、ベー
ス,エミッタ,コレクタを有し、ベースに水平周期のド
ライブパルスが供給され、コレクタ・エミッタ間に対し
て並列に水平偏向コイルとS字補正コンデンサの直列回
路,第1の共振コンデンサ,ダンパーダイオードが接続
され、コレクタはフライバックトランスの一次巻線を介
して直流電源に接続された水平出力トランジスタと、 この水平出力トランジスタのエミッタと基準電位点間
にカソードが基準電位点側になるように接続したダイオ
ードと、 このダイオードに対して、第1のコンデンサと、コイ
ルと第2のコンデンサの直列回路が並列に接続された並
列回路と、 前記水平出力トランジスタのコレクタと基準電位点間
に接続された第2の共振コンデンサとを具備して構成さ
れる。
A second aspect of this horizontal output circuit has a base, an emitter, and a collector, a drive pulse having a horizontal period is supplied to the base, and a horizontal deflection coil and an S-shaped correction are provided in parallel between the collector and the emitter. A series circuit of capacitors, a first resonance capacitor, and a damper diode are connected, and a collector is a horizontal output transistor connected to a DC power supply via a primary winding of a flyback transformer; an emitter of the horizontal output transistor and a reference potential point. A diode connected so that the cathode is on the reference potential point side, a parallel circuit in which a first capacitor, a series circuit of a coil and a second capacitor are connected in parallel to the diode, It comprises a collector of the output transistor and a second resonance capacitor connected between the reference potential point.

(作用) 本発明の回路では、フライバックトランス二次側負荷
電流が変動すると、ダイオードと第1,第2のコンデンサ
とコイルから成る回路により、帰線期間中に偏向ヨーク
両端に生ずる共振パルス電圧の振幅が減少し、偏向ヨー
ク両端電圧(平均値)も減少する。従って、二次側負荷
電流が増加すると高圧が下がり水平振幅が伸びようとす
るが、前述のように偏向ヨーク両端電圧が減少するた
め、水平振幅が伸びるのを抑える方向に働き、画面上の
台形歪や縦線の曲がりを減少させることができる。
(Operation) In the circuit of the present invention, when the load current on the secondary side of the flyback transformer fluctuates, the resonance pulse voltage generated at both ends of the deflection yoke during the flyback period is obtained by the circuit including the diode, the first and second capacitors, and the coil. And the voltage (average value) across the deflection yoke also decreases. Therefore, when the secondary load current increases, the high voltage decreases and the horizontal amplitude tends to increase. However, since the voltage at both ends of the deflection yoke decreases as described above, it acts in a direction to suppress the horizontal amplitude from increasing, and the trapezoidal shape on the screen Distortion and bending of vertical lines can be reduced.

(実施例) 以下、図面に示した実施例に基づいて本発明を説明す
る。
(Examples) Hereinafter, the present invention will be described based on examples shown in the drawings.

第1図は本発明の一実施例の水平出力回路を示す回路
図である。この図で第8図と同一部分には同符号を付し
て説明する。
FIG. 1 is a circuit diagram showing a horizontal output circuit according to one embodiment of the present invention. In this figure, the same parts as those in FIG.

第1図において、水平出力トランジスタQ1のコレクタ
・エミッタ間に、ダンパーダイオードDd,第1の共振コ
ンデンサCr1,水平偏向コイルLyとS字補正コンデンサCs
の直列回路及び第2の共振コンデンサCr2とコンデンサC
1の直列回路を並列に接続し、トランジスタQ1のコレク
タはフライバックトランスT1の一次巻線Lpを介してダイ
オードD1のカソードに接続し、ダイオードD1のアノード
は直流電源Eに接続している。直流電源Eには並列にリ
ップル除去用コンデンサC3を接続している。また、第2
の共振コンデンサCr2とコンデンサC1とダイオードD1の
カソードとの接続点と基準電位点(アース)間には、コ
イルL1とコンデンサC2の直列回路が接続しており、トラ
ンジスタQ1のベースにはドライブトランスT2を介して水
平周期のドライブパルスが供給されるようになってい
る。更に、上記フライバックトランスT1の二次側には高
圧回路が構成され、二次巻線の一端から受像管(図示せ
ず)のアノードに対して高圧の直流電圧が供給され、二
次巻線の他端にはABL回路(図示せず)が構成されてい
る。
In FIG. 1, a damper diode Dd, a first resonance capacitor Cr1, a horizontal deflection coil Ly and an S-shaped correction capacitor Cs are provided between the collector and the emitter of the horizontal output transistor Q1.
Series circuit and second resonance capacitor Cr2 and capacitor C
1 are connected in parallel, the collector of the transistor Q1 is connected to the cathode of the diode D1 via the primary winding Lp of the flyback transformer T1, and the anode of the diode D1 is connected to the DC power supply E. The DC power supply E is connected in parallel with a ripple removing capacitor C3. Also, the second
The series circuit of the coil L1 and the capacitor C2 is connected between the connection point between the resonance capacitor Cr2, the capacitor C1 and the cathode of the diode D1 and the reference potential point (earth), and the drive transformer T2 is connected to the base of the transistor Q1. , A horizontal period drive pulse is supplied. Further, a high voltage circuit is formed on the secondary side of the flyback transformer T1, and a high voltage DC voltage is supplied from one end of the secondary winding to an anode of a picture tube (not shown). An ABL circuit (not shown) is formed at the other end of the.

第2図は第1図の回路各部の波形を示す図であり、第
3図は1周期の水平動作を説明するための図である。第
2図において、(a)はフライバックトランスT1の一次
巻線Lpを流れる電流iLP+iDC、(b)はダイオードD1を
流れる電流iD1、(c)はコイルL1とコンデンサC2の直
列回路を流れる電流i1、(d)はダイオードD1のカソー
ドの電圧V1、(e)は水平偏向コイルLyを流れる電流iy
である。なお、iLPはフライバックトランスT1の一次巻
線Lpを流れる交流電流、iDCは一次巻線Lpを流れる直流
電流、THは1水平周期、Tsは走査期間、Trは帰線期間、
DC=0は直流の零レベル、AC=0は交流成分の平均レベ
ルを示している。
FIG. 2 is a diagram showing waveforms at various parts of the circuit in FIG. 1, and FIG. 3 is a diagram for explaining one cycle of horizontal operation. In FIG. 2, (a) is a current iLP + iDC flowing through the primary winding Lp of the flyback transformer T1, (b) is a current iD1 flowing through the diode D1, and (c) is a current i1 flowing through a series circuit of the coil L1 and the capacitor C2. , (D) is the voltage V1 at the cathode of the diode D1, and (e) is the current iy flowing through the horizontal deflection coil Ly.
It is. Note that iLP is an AC current flowing through the primary winding Lp of the flyback transformer T1, iDC is a DC current flowing through the primary winding Lp, TH is one horizontal cycle, Ts is a scanning period, Tr is a flyback period,
DC = 0 indicates a DC zero level, and AC = 0 indicates an average level of an AC component.

第3図において、(a),(b)はそれぞれ走査期間
前半,後半の電流を示しており、水平出力トランスQ1が
オンしている。走査期間の前半、偏向コイル電流iy,フ
ライバックトランスT1の一次巻線Lpを流れる電流iLP,コ
イルL1とコンデンサC2の直列回路を流れる電流i1,直流
電源Eより流入する直流電流iDCは、それぞれ第3図
(a)に示す方向で流れており、i1+iDC>iLPになるよ
うに予めコイルL1とコンデンサC2の値を決めてあるた
め、ダイオードD1は導通状態にあり、ダイオードD1のカ
ソード電圧V1はV1=Eであり、一定電圧Eが水平出力回
路に加えられる。走査期間の後半、電流iy,iLP,i1は走
査期間前半とは逆向きに第3図(b)のように流れる
が、走査期間前半と同様にダイオードD1は導通状態にあ
り、水平出力回路にはダイオードD1を通して一定電圧E
が加えられる(走査期間後半においては、iLP+iDC>i1
であればD1は導通状態になる。前述したようにi1+iDC
>iLPとなるようにL1,C2の値を選んであるが、iLP+iDC
>i1も成立するような値に選んでおけば、走査期間後半
においてもダイオードD1は導通状態となる)。第3図
(c),(d)はそれぞれ帰線期間の前半,後半の電流
を示しており、水平出力トランジスタQ1はオフしてい
る。この帰線期間に入ると、回路は共振動作に入り、帰
線期間の前半には第3図(c)に示す方向に各電流iy,i
LP,i1が流れる。図において、iy=iy1+iy2,iLP=iLP1
+iLP2,i1=i11+i12である。この時、コンデンサC1に
は、第4図に示す向きに流入電流ic1=iy2−iLP1−i12
の電流が流れ、ダイオードD1のカソードに正の共振パル
スe1が発生する(帰線期間Trにおけるic1,V1の変化は第
5図参照)。帰線期間後半は、第3図(d)に示す方向
に各電流iy,iLP,i1が流れる。この時の各電流は帰線期
間前半と同一のルートで逆向きに流れる。
In FIG. 3, (a) and (b) show the current in the first half and the second half of the scanning period, respectively, and the horizontal output transformer Q1 is turned on. In the first half of the scanning period, the deflection coil current iy, the current iLP flowing through the primary winding Lp of the flyback transformer T1, the current i1 flowing through the series circuit of the coil L1 and the capacitor C2, and the DC current iDC flowing from the DC power source E are 3. Since the current flows in the direction shown in FIG. 3A and the values of the coil L1 and the capacitor C2 are determined in advance so that i1 + iDC> iLP, the diode D1 is in a conductive state, and the cathode voltage V1 of the diode D1 is V1. = E and a constant voltage E is applied to the horizontal output circuit. In the latter half of the scanning period, the currents iy, iLP, i1 flow in the opposite direction to the first half of the scanning period as shown in FIG. 3 (b). However, as in the first half of the scanning period, the diode D1 is in a conducting state, and the horizontal output circuit Is a constant voltage E through a diode D1.
(In the latter half of the scanning period, iLP + iDC> i1
If so, D1 becomes conductive. I1 + iDC as described above
The values of L1 and C2 are selected so that> LP, but iLP + iDC
If a value is selected such that> i1 is also satisfied, the diode D1 will be conductive even in the latter half of the scanning period.) FIGS. 3 (c) and 3 (d) show the current in the first half and the second half of the retrace period, respectively, and the horizontal output transistor Q1 is off. In the retrace period, the circuit enters a resonance operation. In the first half of the retrace period, each current iy, i in the direction shown in FIG.
LP, i1 flows. In the figure, iy = iy1 + iy2, iLP = iLP1
+ ILP2, i1 = i11 + i12. At this time, the inflow current ic1 = iy2-iLP1-i12 is applied to the capacitor C1 in the direction shown in FIG.
And a positive resonance pulse e1 is generated at the cathode of the diode D1 (see FIG. 5 for changes in ic1 and V1 during the flyback period Tr). In the latter half of the flyback period, each current iy, iLP, i1 flows in the direction shown in FIG. Each current at this time flows in the opposite direction on the same route as in the first half of the flyback period.

ここで、第4図において、フライバックトランスT1の
高圧負荷が増え、二次側負荷電流isが増加すると、コン
デンサC1を逆向きに流れるiLP1がisの増加に相当する分
増えるため、トータルでコンデンサC1を流れる電流ic1
(=iy2−iLP1−i12)は第5図(a)に示すように実線
から点線のように減少し、従ってic1を積分した共振パ
ルスe1も第5図(b)に示すように実線から点線のよう
に減少し、その結果偏向ヨーク両端電圧1(=E+▲
▼)も減少し、二次側負荷電流isの増加により水平
振幅が伸びるのを減少する方向に作用する。
Here, in FIG. 4, when the high-voltage load of the flyback transformer T1 increases and the secondary-side load current is increases, the amount of iLP1 flowing in the reverse direction through the capacitor C1 increases by an amount corresponding to the increase of is. Current ic1 flowing through C1
(= Iy2-iLP1-i12) decreases from the solid line to the dotted line as shown in FIG. 5 (a). Therefore, the resonance pulse e1 obtained by integrating ic1 also becomes the dotted line from the solid line as shown in FIG. 5 (b). As a result, the voltage 1 across the deflection yoke (= E + ▲)
▼) also decreases, and acts to decrease the extension of the horizontal amplitude due to the increase in the secondary side load current is.

第6図は二次側負荷電流isの変化に対する偏向ヨーク
両端電圧1の変化を示すものである。前述したように
二次側負荷電流isが増大すると1は減少するため、水
平振幅を小さくするように働く。即ち、isが増大し高圧
が下がった時に、水平振幅が伸びようとするがこれを抑
える方向に作用する。
FIG. 6 shows a change in the voltage 1 across the deflection yoke with respect to a change in the secondary load current is. As described above, since 1 decreases when the secondary side load current is increased, it works to reduce the horizontal amplitude. In other words, when is increases and the high voltage decreases, the horizontal amplitude tends to increase, but acts to suppress this.

従って、第9図に示したような矩形画像の台形歪を抑
えることができると共に、第10図に示したような横白バ
ーの後の縦バーの曲がりに対しても同様の動作で曲がり
を減少させる方向に働く。
Accordingly, the trapezoidal distortion of the rectangular image as shown in FIG. 9 can be suppressed, and the bending of the vertical bar after the horizontal white bar as shown in FIG. Work in the direction of decreasing.

第7図は本発明の他の実施例を示す回路図である。 FIG. 7 is a circuit diagram showing another embodiment of the present invention.

第7図において、水平出力トランジスタQ1のコレクタ
・エミッタ間に、ダンパーダイオードDd,水平偏向コイ
ルLyとS字補正コンデンサCsの直列回路及び第1の共振
コンデンサCr1を並列に接続し、トランジスタQ1のコレ
クタはフライバックトランスT1の一次巻線Lpを介して直
流電源Eに接続している。直流電源Eには並列にリップ
ル除去用コンデンサC3を接続している。また、水平出力
トランジスタQ1のエミッタと基準電位点(アース)間に
は、カソードが基準電位点側になるようにダイオードD1
を接続し、このダイオードD1に対してコイルL1とコンデ
ンサC2の直列回路,コンデンサC1を並列接続し、更に水
平出力トランジスタQ1のコレクタと基準電位点間に第2
の共振コンデンサCr2を接続するように構成している。
その他の構成は、第1図と同様である。このように構成
しても第1図と同様な効果を得ることができる。
In FIG. 7, a series circuit of a damper diode Dd, a horizontal deflection coil Ly and an S-shaped correction capacitor Cs, and a first resonance capacitor Cr1 are connected in parallel between the collector and the emitter of the horizontal output transistor Q1. Is connected to the DC power supply E via the primary winding Lp of the flyback transformer T1. The DC power supply E is connected in parallel with a ripple removing capacitor C3. A diode D1 is connected between the emitter of the horizontal output transistor Q1 and the reference potential point (earth) so that the cathode is on the reference potential point side.
Is connected to the diode D1, a series circuit of the coil L1 and the capacitor C2, and the capacitor C1 are connected in parallel, and a second terminal is connected between the collector of the horizontal output transistor Q1 and the reference potential point.
Is connected to the resonance capacitor Cr2.
Other configurations are the same as those in FIG. Even with such a configuration, the same effect as in FIG. 1 can be obtained.

即ち、第7図において、ダイオードD1のアノードには
第2図(f)に示す電圧V2(負電圧)が生じており、水
平偏向コイルLyの両端にはE−(−▲▼)=E+▲
▼となる電圧が加わっていることになる(尚、▲
▼はV2の平均値)。ここで、第2図(f)のパルスを
e2とすると、▲▼(=▲▼)は第5図に示すe1
と同様にフライバックトンスT1の高圧負荷が増えると減
少する方向に動く。このため水平偏向コイルLyの両端電
圧E+▲▼も減少し、第1図の回路と同様に、高圧
低下により水平振幅が伸びようとするのを防ぐことがで
き、歪みを小さくすることができる。
That is, in FIG. 7, a voltage V2 (negative voltage) shown in FIG. 2 (f) is generated at the anode of the diode D1, and E − (− ▲ ▼) = E + ▲ at both ends of the horizontal deflection coil Ly.
This means that a voltage that becomes ▼ is applied (note that ▲
▼ is the average value of V2). Here, the pulse shown in FIG.
If e2, ▲ ▼ (= ▲ ▼) is e1 shown in FIG.
Similarly, as the high-pressure load of the flyback tons T1 increases, it moves in a direction to decrease. For this reason, the voltage E + ▲ across the horizontal deflection coil Ly also decreases, and as in the circuit of FIG. 1, it is possible to prevent an increase in the horizontal amplitude due to a decrease in high voltage, thereby reducing distortion.

[発明の効果] 以上述べたように本発明によれば、従来の水平出力回
路で発生した台形歪や水平曲がりの少ない、画面の安定
した水平出力回路を得ることができる
[Effects of the Invention] As described above, according to the present invention, it is possible to obtain a horizontal output circuit having a stable screen with less trapezoidal distortion and horizontal bending generated in a conventional horizontal output circuit.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の水平出力回路を示す回路
図、第2図は第1図の回路各部の信号波形を示す波形
図、第3図は第1図の回路の1水平周期の動作を説明す
る等価回路図、第4図乃至第6図はフライバックトラン
スの二次側負荷が変動した時の第1図の動作を説明する
ための説明図、第7図は本発明の他の実施例を示す回路
図、第8図は従来の水平出力回路を示す回路図、第9図
及び第10図は従来の回路によって生じる画面歪を説明す
る説明図である。 Q1……水平出力トランジスタ、Dd……ダンパーダイオー
ド、Ly……水平偏向コイル、Cs……S字補正コンデン
サ、Cr1……第1の共振コンデンサ、Cr2……第2の共振
コンデンサ、T1……フライバックトランス、C1,C2……
コンデンサ、L1……コイル、E……直流電源、Lp……フ
ライバックトランス一次巻線。
FIG. 1 is a circuit diagram showing a horizontal output circuit according to an embodiment of the present invention, FIG. 2 is a waveform diagram showing signal waveforms at various parts of the circuit of FIG. 1, and FIG. 3 is one horizontal cycle of the circuit of FIG. FIGS. 4 to 6 are explanatory diagrams for explaining the operation of FIG. 1 when the secondary load of the flyback transformer fluctuates, and FIG. 7 is a diagram of the present invention. 8 is a circuit diagram showing a conventional horizontal output circuit, and FIGS. 9 and 10 are explanatory diagrams for explaining screen distortion caused by the conventional circuit. Q1: horizontal output transistor, Dd: damper diode, Ly: horizontal deflection coil, Cs: S-shaped correction capacitor, Cr1: first resonance capacitor, Cr2: second resonance capacitor, T1: fly Back transformer, C1, C2 ……
Capacitor, L1 ... Coil, E ... DC power supply, Lp ... Flyback transformer primary winding.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−21777(JP,A) 特開 昭61−174880(JP,A) 特開 昭61−289766(JP,A) 特開 昭64−17574(JP,A) 特開 平2−94963(JP,A) 実開 昭61−174260(JP,U) 特公 昭48−33527(JP,B1) (58)調査した分野(Int.Cl.6,DB名) H04N 3/16 H04N 3/22 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-2-21777 (JP, A) JP-A-61-174880 (JP, A) JP-A-61-289766 (JP, A) JP-A 64-64 17574 (JP, A) JP-A-2-94963 (JP, A) JP-A-61-174260 (JP, U) JP-B-48-33527 (JP, B1) (58) Fields investigated (Int. 6 , DB name) H04N 3/16 H04N 3/22

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ベース,エミッタ,コレクタを有し、ベー
スに水平周期のドライブパルスが供給され、コレクタ・
エミッタ間に対して並列に水平偏向コイルとS字補正コ
ンデンサの直列回路,第1の共振コンデンサ,ダンパー
ダイオードが接続され、コレクタはフライバックトラン
スの一次巻線の一端に接続され、エミッタは基準電位点
に接続された水平出力トランジスタと、 前記フライバックトランスの一次巻線の他端と直流電源
間に直流電源側がアノードになるように接続したダイオ
ードと、 このダイオードのカソード側と基準電位点間に接続され
た第1のコンデンサとこのコンデンサに並列に接続され
たコイルと第2のコンデンサの直列回路とから成る並列
回路と、 前記フライバックトランスの一次巻線に並列に接続され
た第2の共振コンデンサと を具備したことを特徴とする水平出力回路。
The present invention has a base, an emitter, and a collector. A drive pulse having a horizontal period is supplied to the base.
A series circuit of a horizontal deflection coil and an S-shaped correction capacitor, a first resonance capacitor, and a damper diode are connected in parallel between the emitters, a collector is connected to one end of a primary winding of a flyback transformer, and an emitter is connected to a reference potential. A horizontal output transistor connected to a point, a diode connected between the other end of the primary winding of the flyback transformer and the DC power supply so that the DC power supply side is an anode, and between a cathode side of the diode and a reference potential point. A parallel circuit consisting of a connected first capacitor, a series circuit of a coil and a second capacitor connected in parallel to the capacitor, and a second resonance connected in parallel to the primary winding of the flyback transformer A horizontal output circuit comprising: a capacitor;
【請求項2】ベース,エミッタ,コレクタを有し、ベー
スに水平周期のドライブパルスが供給され、コレクタ・
エミッタ間に対して並列に水平偏向コイルとS字補正コ
ンデンサの直列回路,第1の共振コンデンサ,ダンパー
ダイオードが接続され、コレクタはフライバックトラン
スの一次巻線を介して直流電源に接続された水平出力ト
ランジスタと、 この水平出力トランジスタのエミッタと基準電位点間に
カソードが基準電位点側になるように接続したダイオー
ドと、 このダイオードに対して、第1のコンデンサと、コイル
と第2のコンデンサの直列回路が並列に接続された並列
回路と、 前記水平出力トランジスタのコレクタと基準電位点間に
接続された第2の共振コンデンサと を具備したことを特徴とする水平出力回路。
And a base, an emitter, and a collector. A drive pulse having a horizontal period is supplied to the base.
A series circuit of a horizontal deflection coil and an S-shaped correction capacitor, a first resonance capacitor, and a damper diode are connected in parallel between the emitters, and a collector is connected to a DC power supply via a primary winding of a flyback transformer. An output transistor; a diode connected between the emitter of the horizontal output transistor and the reference potential point such that the cathode is on the reference potential point side; and a first capacitor, a coil and a second capacitor for the diode. A horizontal output circuit comprising: a parallel circuit in which series circuits are connected in parallel; and a second resonance capacitor connected between a collector of the horizontal output transistor and a reference potential point.
JP25576689A 1989-09-30 1989-09-30 Horizontal output circuit Expired - Lifetime JP2892705B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25576689A JP2892705B2 (en) 1989-09-30 1989-09-30 Horizontal output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25576689A JP2892705B2 (en) 1989-09-30 1989-09-30 Horizontal output circuit

Publications (2)

Publication Number Publication Date
JPH03117977A JPH03117977A (en) 1991-05-20
JP2892705B2 true JP2892705B2 (en) 1999-05-17

Family

ID=17283322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25576689A Expired - Lifetime JP2892705B2 (en) 1989-09-30 1989-09-30 Horizontal output circuit

Country Status (1)

Country Link
JP (1) JP2892705B2 (en)

Also Published As

Publication number Publication date
JPH03117977A (en) 1991-05-20

Similar Documents

Publication Publication Date Title
US5010281A (en) High voltage stabilization circuit for video display apparatus
US5420483A (en) Television deflection distortion correcting circuit
KR920007156B1 (en) Horizontal output circuit
JP2892705B2 (en) Horizontal output circuit
JPS61134182A (en) Focusing voltage generator
JP3316766B2 (en) Television equipment power supply
JP2519732B2 (en) Horizontal output circuit
US5043638A (en) Dynamic focus adjusting voltage generating circuit
US4390818A (en) Television receiver
US5596249A (en) Horizontal output circuit
GB2278985A (en) Deflection apparatus for raster scanned CRT displays
US20020047653A1 (en) Display apparatus
JP2695849B2 (en) Horizontal output circuit
JPH0427252Y2 (en)
EP0998133A1 (en) Horizontal deflection circuit
JP3082423B2 (en) Horizontal deflection current control circuit, horizontal deflection circuit including the same, high voltage / horizontal deflection integrated circuit, and pincushion distortion correction circuit
JPH0774976A (en) Dynamic focus device
JP2599790B2 (en) Horizontal deflection circuit
JPH0510454Y2 (en)
JP2773323B2 (en) Dynamic focus voltage generation circuit
US4503367A (en) Deflection circuit with linearity correction
JPH01259669A (en) Vertical defecting circuit
JP2519733B2 (en) Horizontal output circuit
JPH04117772A (en) Dynamic focus circuit
JP2528481B2 (en) Left and right pincushion distortion correction circuit