JPH08293503A - Bipolar type semiconductor device and its manufacture - Google Patents

Bipolar type semiconductor device and its manufacture

Info

Publication number
JPH08293503A
JPH08293503A JP9636595A JP9636595A JPH08293503A JP H08293503 A JPH08293503 A JP H08293503A JP 9636595 A JP9636595 A JP 9636595A JP 9636595 A JP9636595 A JP 9636595A JP H08293503 A JPH08293503 A JP H08293503A
Authority
JP
Japan
Prior art keywords
layer
epitaxial layer
conductivity type
semiconductor substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9636595A
Other languages
Japanese (ja)
Inventor
Yoshihiro Motowaki
喜博 本脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9636595A priority Critical patent/JPH08293503A/en
Publication of JPH08293503A publication Critical patent/JPH08293503A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE: To reduce a width of a depletion layer in an interface between a first conductivity type semiconductor substrate and a second conductivity type epitaxial layer by making a carrier concentration of the second conductivity type epitaxial layer between the first conductivity type semiconductor substrate and a second conductivity type buried impurity layer lower than that of the second conductivity type buried impurity layer. CONSTITUTION: Silane compound and phosphorus compound are decomposed and reacted at a high temperature on a P-type semiconductor substrate 10. An insulation film 103 is formed on an N-type epitaxial layer 102 and an insulation film 103 on a buried diffusion layer formation region is removed. The ion implantation of antimony, for example, is performed for the N-type epitaxial layer 102 by using the insulation film 103 as a mask. The N-type epitaxial layer 102 is thermally diffused and an N-layer buried diffusion layer 104 is formed. A width of a depletion layer formed in an interface of the N-type epitaxial layer 102 whose concentration is lower than that of an N-type buried impurity layer below the N-type buried diffusion layer 104 becomes small in this way.

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は半バイポーラ型半導体装
置及びその製造方法に関し、特にバイポーラ型半導体装
置のリーク電流の減少、ラッチアップ防止に関する。 【0002】 【従来の技術】図2 (a )〜(f )に従来技術を用いた
バイポーラ型半導体装置の製造方法を例に示す。例えば
P型半導体基板201 上に熱酸化法により絶縁膜203 を形
成する。次に絶縁膜203 をフォトエッチング法により
に、埋め込みパターン形成予定領域を除去し、半導体基
板201 を露出する。次に半導体基板201 中に例えばアン
チモンをイオン注入後、熱拡散し、N型埋め込み拡散層
204 を形成する。この状態を図2(a)に示めす。 【0003】次に絶縁膜203 を除去し、次に半導体基板
201 及びN型埋め込み拡散層204 上にシラン化合物とリ
ン化合を高温で熱分解し、化学堆積気層法によりN型エ
ピタキシャル層205 を形成する。埋め込み拡散層204 は
熱により、N型エピタキシャル層205 中にも成長する。
この状態を図2(b)に示めす。 【0004】次にN型エピタキシャル層205 上に熱酸化
法により、絶縁膜206 を形成する。次にフォトエッチン
グ法により、絶縁膜206 及びN型エピタキシャル層205
を除去し、半導体基板201 を露出し、素子分離領域207
を形成する。この状態を図2(c)に示めす。 【0005】次に素子分離領域207 表面に絶縁のため、
スパッタ法により絶縁膜208 を形成する。次に絶縁膜20
8 上に化学堆積気層法により多結晶ポリシリコン層209
を形成する。この状態を図2(d)に示めす。 【0006】次にフォトレエッチング法により絶縁膜20
6 を除去する。次に保証拡散層形成予定領域に開孔部を
有する絶縁膜215 を形成する。バイポーラ型半導体装置
では、集積回路上のトランジスタはコレクタ電極を半導
体装置表面から取り出す必要があるため、コレクタ電流
の通路が長くなり、コレクタ直列抵抗が大きくなってト
ランジスタの動作速度が遅くなる。そのため、コレクタ
領域直下埋め込み層とコレクタ電極をつなぐ形で保証拡
散層を形成する必要が生じる。次に絶縁膜215をマスク
にして、N型エピタキシャル層205 中にボロンのイオン
注入し、熱拡散し、N型保証拡散層210 を形成する。こ
の状態を図2(e)に示めす。 【0007】次にフォトエッチング法により、絶縁膜21
5 を除去する。次にベース開孔部をを有するN型エピタ
キシャル層205 上に絶縁膜217 を形成する。次に絶縁膜
をマスクにして、例えばボロンをN型エピタキシャル層
205 中にイオン注入する。次に熱拡散し、ベース拡散層
211 を形成する。次にベース拡散と同様に新たな絶縁膜
にフォトエッチング法により形成し、この絶縁膜中にエ
ミッタ開孔部を形成する。次にこの絶縁膜をマスクにし
て、例えばリンをN型エピタキシャル層205 中にイオン
注入し、熱拡散し、エミッタ拡散層212 を形成する。次
に電極形成領域に開孔部を有する絶縁膜217 を形成す
る。次に電極用金属膜として例えばアルミニウムを蒸着
法により全面に形成し、フォトエッチング法により配線
をパターニングする。次に図示せぬ保護膜形成をし、バ
イポーラ型半導体装置を完成させる。この状態を図2(f)
に示めす。 【0008】従来のバイポーラ型半導体装置は、第1導
電型半導体基板と第2導電型埋め込み拡散層の界面で、
幅の大きい空乏層が形成されてしまう。これは、第2導
電型埋め込み拡散層の濃度が濃いために、第1導電型半
導体基板の界面で電位障壁の大きいPN接合面が形成さ
れてしまうためである。この電位障壁の大きいPN接合
は、バイポーラ型半導体装置に様々な悪影響を及ぼす。 【0009】 【発明が解決しようとする課題】バイポーラ型半導体装
置、バイCMOS型半導体装置の製造プロセスにおいて、微
小電流動作時のNPN 接合、PNP 接合、キャパシタ等の素
子において、半導体基板の寄生容量、及びリーク電流の
発生が問題となる。寄生容量は配線導体- 絶縁膜- 半導
体による容量が半導体基板表面に随所に形成する。これ
は埋め込み不純物層と半導体基板間で形成する空乏層の
幅が大きいことに起因する。そこで空乏層幅を小さくす
るために、キャリア濃度を低くする必要があるが、埋め
込み不純物層はコレクタの抵抗を下げるために濃度を低
くすることが出来ない。また、エピタキシャル層の深さ
を大きくすることも考えられるが、半導体装置の小型化
という面で望ましくない。 【0010】本発明では埋め込み不純物層のキャリアの
濃度を低くすることなく、またエピタキシャル層の深さ
を深くすることなく、埋め込み不純物層と半導体基板間
に形成される、空乏層の幅を小さくすることにより、半
導体基板と埋め込み不純物層間での寄生容量、リーク電
流を減らす。その結果、高速動作、低電流動作をする半
導体装置の製造を製造することを目的とする。 【0011】 【課題を解決するための手段】第1 導電型半導体基板
と、第1 導電型半導体基板上に形成した第2導電型の第
1エピタキシャル層と、第2導電型の第1エピタキシャ
ル層中に形成した2導電型の第1エピタキシャル層より
濃度の濃い第2導電型埋め込み不純物層と、第2導電型
埋め込み不純物層及び前記第2導電型の第1エピタキシ
ャル層上に形成した第2導電型の第2エピタキシャル層
と、第2導電型の第2エピタキシャル層中に形成したバ
イポーラトランジスタとを有する。 【0012】 【作用】第1 導電型半導体基板と、第2導電型埋め込み
不純物層の間に第2導電型エピタキシャル層を有し、第
2導電型エピタキシャル層は第2導電型埋め込み不純物
層より濃度が低いため、第1 導電型半導体基板と第2導
電型エピタキシャル層の界面で生じる空乏層の幅が小さ
くなる。その結果埋め込み不純物層と半導体基板間での
寄生容量及びリーク電流値が小さいバイポーラ型半導体
装置を提供することが出来る。 【0013】 【実施例】図1(a)〜(g)に本発明に示めすバイポ
ーラ型半導体装置を製造方法を例として断面図を順に追
って示す。まず例えばP型半導体基板101 上にシラン化
合物とリン化合物を高温で分解反応させ、化学堆積気層
法によりN型エピタキシャル層102 を形成する。この状
態を図1(a)に示めす。 【0014】次にN型エピタキシャル層102 上に、熱酸
化法により絶縁膜103 を形成し、フォトエッチング法に
より、埋め込み拡散層形成領域上の絶縁膜103 を除去す
る。次に絶縁膜103 をマスクにして、N型エピタキシャ
ル層102 に例えばアンチモンのイオン注入をする。次に
N型エピタキシャル層102 を1200℃程度で熱拡散し、N
層埋め込み拡散層104 を形成する。この状態を図1(b)に
示めす。 【0015】次に絶縁膜103 を除去する。次にN型埋め
込み拡散層104 及びN型エピタキシャル層102 上に、シ
ラン化合物とリン化合物を高温で分解反応し、化学堆積
気層法によりN型エピタキシャル層105 を形成する。N
型埋め込み拡散層104 はN型エピタキシャル層105 を形
成の際、成長してN型エピタキシャル層105 中にも形成
する。この状態を図1(c)に示めす。 【0016】次に熱酸化法により、絶縁膜106 を全面に
形成する。次にフォトエッチング法により、絶縁膜106
、N型エピタキシャル層105 、N型エピタキシャル層1
02 を除去し、半導体基板101 を露出する。このフォト
エッチングにより形成される凹部が素子分離領域107 と
なる。ここで素子分離領域は十分に深く、N型エピタキ
シャル層102 下の半導体基板101 に達するのが望まし
い。素子分離領域が半導体基板101 に達しなければ、N
型エピタキシャル層102 が隣のトランジスタ部分と導通
してしまう。この状態を図1(d)に示めす。 【0017】次に絶縁膜106 をマスクにして、素子分離
領域107 の表面に、スパッタ法により絶縁膜108 を形成
する。次に絶縁膜106 をマスクにして化学堆積気層法に
より、素子分離領域107 上に、多結晶ポリシリコン膜10
9 を形成する。この状態を図1(e)に示めす。 【0018】次に絶縁膜106 を除去する。次に熱酸化法
により絶縁膜115 を形成し、フォトエッチング法により
N型保証拡散層形成領域上を開孔する。バイポーラ型半
導体装置では、集積回路上のトランジスタはコレクタ電
極を半導体装置表面から取り出す必要があるため、コレ
クタ電流の通路が長くなり、コレクタ直列抵抗が大きく
なってトランジスタの動作速度が遅くなる。そのため、
コレクタ領域直下埋め込み層とコレクタ電極をつなぐ形
で保証拡散層を形成する必要が生じる。次に絶縁膜115
をマスクにして、N型エピタキシャル層105 中にボロン
のイオン注入後、N型エピタキシャル層105 を熱拡散
し、N型埋め込み拡散層104 に達するN型保証拡散層11
0 を形成する。この状態を図1(f)に示めす。 【0019】次に絶縁膜115 を除去する。次にN型保証
拡散層形成の場合と同様に、熱酸化法により絶縁膜を形
成し、フォトエッチング法により、トランジスタを形成
する拡散層、例えばベース拡散層形成領域上の絶縁膜を
除去する。トランジスタの素子を形成するごとに表面の
酸化膜を除去し、新たな酸化膜を形成する。絶縁膜をマ
スクにしてアンチモンをN型エピタキシャル層105 中に
イオン注入後、N型エピタキシャル層105 を1200℃程度
で熱し、ベース拡散層となるP型拡散層111 を形成す
る。次にベース拡散と同様に、ベース拡散層を形成した
際の絶縁膜を除去し、新たに絶縁膜を形成する。次にフ
ォトエッチング法によりこの絶縁膜のエミッタ形成領域
上を除去し、絶縁膜をマスクにしてP型エピタキシャル
層105 中に、リンをイオン注入する。次にN型エピタキ
シャル層105 を1200℃程度で熱し、エミッタ拡散層とな
るN型拡散層112 を形成する。次に熱酸化法により絶縁
膜117 を形成し、フォトエッチング法により、電極形成
予定領域を除去する。次に電極として、例えばアルミニ
ウムを絶縁膜117 全面に蒸着法により形成し、フォトエ
ッチング法によりコレクタ、ベース、エミッタ電極を形
成する。この状態を図1(g)に示めす。 【0020】次に図示せぬ層間絶縁膜、コンタクトホー
ル開孔、上層配線パターニング、保護膜形成をし、ボン
ディングを行い、バイポーラ型半導体装置を完成させ
る。本実施例により、N型埋め込み拡散層104 下に、N
型埋め込み不純物層より濃度の低いN型エピタキシャル
層102 を形成したため、半導体基板101 とN型エピタキ
シャル層102 界面で形成される空乏層幅は小さくなる。
よって半導体基板と埋め込み拡散層との寄生容量を小さ
くすることが出来、リーク電流を防ぐことが出来る。そ
の結果、従来問題となっていたバイポーラ型半導体装置
のラッチアップ等の問題を防ぐことが出来る。 【0021】なお、本実施例ではP型半導体基板を用
い、P型のバイポーラ型半導体装置について説明した
が、N型半導体基板を用いた、N型のバイポーラ型半導
体装置も本実施例に示めした技術により、製造すること
が可能である。 【0022】なお、本実施例ではバイポーラ型トランジ
スタを用いたが、電界効果型半導体装置でも用いること
が出来る。具体手的な方法としては、例えばソース・ ド
レイン拡散層と半導体基板の境界で、空乏層が形成され
る。そのため、ソース・ ドレイン拡散層と半導体基板の
間に、ソース・ ドレイン拡散層と同じキャリアをもった
低濃度拡散層を形成する。これにより界面での空乏層の
幅を小さくすることが出来る。 【0023】 【発明の効果】本発明によれば、第1 導電型半導体基板
と、第2導電型埋め込み不純物層の間に第2導電型エピ
タキシャル層を有し、第2導電型エピタキシャル層は第
2埋め込み不純物層より濃度が低いため、第1 導電型半
導体基板と第2導電型エピタキシャル層の界面で生じる
空乏層の幅が小さくなる。その結果埋め込み不純物層と
半導体基板間での寄生容量及びリーク電流値が小さいバ
イポーラ型半導体装置を提供することが出来る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semi-bipolar semiconductor device and a method of manufacturing the same, and more particularly to reduction of leak current and prevention of latch-up in a bipolar semiconductor device. 2. Description of the Related Art FIGS. 2A to 2F show an example of a method of manufacturing a bipolar semiconductor device using a conventional technique. For example, the insulating film 203 is formed on the P-type semiconductor substrate 201 by the thermal oxidation method. Next, the insulating pattern 203 is photoetched to remove the region where the embedded pattern is to be formed to expose the semiconductor substrate 201. Next, for example, antimony is ion-implanted into the semiconductor substrate 201 and then thermally diffused to form an N-type buried diffusion layer.
Form 204. This state is shown in Fig. 2 (a). Next, the insulating film 203 is removed, and then the semiconductor substrate
On the 201 and the N type buried diffusion layer 204, a silane compound and a phosphorus compound are thermally decomposed at a high temperature to form an N type epitaxial layer 205 by a chemical vapor deposition method. The buried diffusion layer 204 also grows in the N-type epitaxial layer 205 by heat.
This state is shown in Fig. 2 (b). Next, an insulating film 206 is formed on the N-type epitaxial layer 205 by a thermal oxidation method. Next, the insulating film 206 and the N-type epitaxial layer 205 are formed by photoetching.
Is removed to expose the semiconductor substrate 201, and the element isolation region 207 is removed.
To form. This state is shown in Fig. 2 (c). Next, for insulation on the surface of the element isolation region 207,
The insulating film 208 is formed by the sputtering method. Next, the insulating film 20
8 Polycrystalline polysilicon layer 209 by chemical vapor deposition method
To form. This state is shown in Fig. 2 (d). Next, the insulating film 20 is formed by the photoetching method.
Remove 6. Next, an insulating film 215 having an opening is formed in the area where the guaranteed diffusion layer is to be formed. In the bipolar semiconductor device, the collector electrode of the transistor on the integrated circuit must be taken out from the surface of the semiconductor device, so that the collector current path becomes long, the collector series resistance becomes large, and the operating speed of the transistor becomes slow. Therefore, it is necessary to form the guarantee diffusion layer in a form of connecting the buried layer immediately below the collector region and the collector electrode. Next, using the insulating film 215 as a mask, boron ions are implanted into the N-type epitaxial layer 205 and thermally diffused to form an N-type guaranteed diffusion layer 210. This state is shown in Fig. 2 (e). Next, the insulating film 21 is formed by photoetching.
Remove 5. Next, the insulating film 217 is formed on the N-type epitaxial layer 205 having the base opening. Next, using the insulating film as a mask, boron is used as an N-type epitaxial layer, for example.
Ion implantation into 205. Next, heat diffusion, base diffusion layer
Form 211. Next, similarly to the base diffusion, a new insulating film is formed by photoetching, and an emitter opening is formed in this insulating film. Next, using this insulating film as a mask, for example, phosphorus is ion-implanted into the N-type epitaxial layer 205 and thermally diffused to form an emitter diffusion layer 212. Next, an insulating film 217 having openings is formed in the electrode formation region. Next, for example, aluminum is formed on the entire surface as a metal film for electrodes by a vapor deposition method, and the wiring is patterned by a photoetching method. Next, a protective film (not shown) is formed to complete the bipolar semiconductor device. This state is shown in Fig. 2 (f).
As shown in. In the conventional bipolar semiconductor device, at the interface between the first conductivity type semiconductor substrate and the second conductivity type buried diffusion layer,
A depletion layer having a large width is formed. This is because the concentration of the second conductivity type buried diffusion layer is high, so that a PN junction surface having a large potential barrier is formed at the interface of the first conductivity type semiconductor substrate. The PN junction having a large potential barrier has various adverse effects on the bipolar semiconductor device. In the manufacturing process of the bipolar type semiconductor device and the bi-CMOS type semiconductor device, the parasitic capacitance of the semiconductor substrate, such as NPN junction, PNP junction, capacitor, etc. during the operation of a small current, Also, the generation of leak current becomes a problem. Parasitic capacitance is formed everywhere on the surface of the semiconductor substrate by the wiring conductor-insulating film-semiconductor. This is because the width of the depletion layer formed between the buried impurity layer and the semiconductor substrate is large. Therefore, in order to reduce the width of the depletion layer, it is necessary to lower the carrier concentration, but the buried impurity layer cannot lower the concentration because it lowers the resistance of the collector. Although it is conceivable to increase the depth of the epitaxial layer, this is not desirable in terms of downsizing the semiconductor device. According to the present invention, the width of the depletion layer formed between the buried impurity layer and the semiconductor substrate is reduced without lowering the carrier concentration of the buried impurity layer and without increasing the depth of the epitaxial layer. This reduces the parasitic capacitance and leak current between the semiconductor substrate and the buried impurity layer. As a result, it is an object to manufacture a semiconductor device which operates at high speed and operates at low current. A first conductivity type semiconductor substrate, a second conductivity type first epitaxial layer formed on the first conductivity type semiconductor substrate, and a second conductivity type first epitaxial layer. A second conductivity type buried impurity layer having a higher concentration than the second conductivity type first epitaxial layer formed therein, and a second conductivity formed on the second conductivity type buried impurity layer and the second conductivity type first epitaxial layer; Type second epitaxial layer and a bipolar transistor formed in the second conductivity type second epitaxial layer. A second conductivity type epitaxial layer is provided between the first conductivity type semiconductor substrate and the second conductivity type buried impurity layer, and the second conductivity type epitaxial layer has a concentration higher than that of the second conductivity type buried impurity layer. Is low, the width of the depletion layer generated at the interface between the first conductivity type semiconductor substrate and the second conductivity type epitaxial layer becomes small. As a result, it is possible to provide a bipolar semiconductor device having a small parasitic capacitance and leak current value between the buried impurity layer and the semiconductor substrate. 1 (a) to 1 (g) are sectional views sequentially showing a bipolar semiconductor device shown in the present invention as an example of a manufacturing method. First, for example, a silane compound and a phosphorus compound are decomposed at a high temperature on a P-type semiconductor substrate 101 to form an N-type epitaxial layer 102 by a chemical vapor deposition method. This state is shown in Fig. 1 (a). Next, an insulating film 103 is formed on the N-type epitaxial layer 102 by a thermal oxidation method, and the insulating film 103 on the buried diffusion layer forming region is removed by a photoetching method. Next, using the insulating film 103 as a mask, the N-type epitaxial layer 102 is ion-implanted with, for example, antimony. Next, the N-type epitaxial layer 102 is thermally diffused at about 1200 ° C.
The layer-embedded diffusion layer 104 is formed. This state is shown in Fig. 1 (b). Next, the insulating film 103 is removed. Next, a silane compound and a phosphorus compound are decomposed at a high temperature on the N-type buried diffusion layer 104 and the N-type epitaxial layer 102 to form an N-type epitaxial layer 105 by a chemical vapor deposition method. N
The type buried diffusion layer 104 is grown and formed in the N type epitaxial layer 105 when the N type epitaxial layer 105 is formed. This state is shown in Fig. 1 (c). Next, the insulating film 106 is formed on the entire surface by a thermal oxidation method. Next, the insulating film 106 is formed by photoetching.
, N type epitaxial layer 105, N type epitaxial layer 1
02 is removed to expose the semiconductor substrate 101. The concave portion formed by this photoetching becomes the element isolation region 107. Here, the element isolation region is preferably deep enough to reach the semiconductor substrate 101 below the N-type epitaxial layer 102. If the element isolation region does not reach the semiconductor substrate 101, N
The type epitaxial layer 102 becomes conductive with the adjacent transistor portion. This state is shown in Fig. 1 (d). Next, using the insulating film 106 as a mask, an insulating film 108 is formed on the surface of the element isolation region 107 by the sputtering method. Next, using the insulating film 106 as a mask, the polycrystalline polysilicon film 10 is formed on the element isolation region 107 by the chemical vapor deposition method.
Forming 9 This state is shown in Fig. 1 (e). Next, the insulating film 106 is removed. Next, an insulating film 115 is formed by a thermal oxidation method, and a hole is formed on the N-type guaranteed diffusion layer forming region by a photo etching method. In the bipolar semiconductor device, the collector electrode of the transistor on the integrated circuit must be taken out from the surface of the semiconductor device, so that the collector current path becomes long, the collector series resistance becomes large, and the operating speed of the transistor becomes slow. for that reason,
It is necessary to form a guaranteed diffusion layer in a form of connecting the buried layer directly below the collector region and the collector electrode. Next, the insulating film 115
Is used as a mask, and after ion implantation of boron into the N-type epitaxial layer 105, the N-type epitaxial layer 105 is thermally diffused and reaches the N-type buried diffusion layer 104.
Form 0. This state is shown in Fig. 1 (f). Next, the insulating film 115 is removed. Next, as in the case of forming the N-type guarantee diffusion layer, an insulating film is formed by the thermal oxidation method, and the diffusion layer forming the transistor, for example, the insulating film on the base diffusion layer forming region is removed by the photoetching method. Each time a transistor element is formed, the oxide film on the surface is removed and a new oxide film is formed. After the antimony is ion-implanted into the N-type epitaxial layer 105 by using the insulating film as a mask, the N-type epitaxial layer 105 is heated at about 1200 ° C. to form the P-type diffusion layer 111 serving as a base diffusion layer. Next, similarly to the base diffusion, the insulating film when the base diffusion layer is formed is removed and a new insulating film is formed. Next, the emitter forming region of this insulating film is removed by photoetching, and phosphorus is ion-implanted into the P-type epitaxial layer 105 using the insulating film as a mask. Next, the N-type epitaxial layer 105 is heated at about 1200 ° C. to form the N-type diffusion layer 112 which will become the emitter diffusion layer. Next, the insulating film 117 is formed by the thermal oxidation method, and the electrode formation planned region is removed by the photoetching method. Next, for example, aluminum is formed as an electrode on the entire surface of the insulating film 117 by a vapor deposition method, and a collector, base, and emitter electrodes are formed by a photoetching method. This state is shown in Fig. 1 (g). Next, an interlayer insulating film (not shown), contact hole openings, upper layer wiring patterning, protective film formation and bonding are performed to complete a bipolar semiconductor device. According to this embodiment, under the N-type buried diffusion layer 104, N
Since the N type epitaxial layer 102 having a lower concentration than the type buried impurity layer is formed, the width of the depletion layer formed at the interface between the semiconductor substrate 101 and the N type epitaxial layer 102 becomes small.
Therefore, the parasitic capacitance between the semiconductor substrate and the buried diffusion layer can be reduced, and the leak current can be prevented. As a result, it is possible to prevent a problem such as a latch-up of a bipolar semiconductor device, which has been a conventional problem. In this embodiment, the P-type semiconductor substrate is used to describe the P-type bipolar semiconductor device, but an N-type bipolar semiconductor device using the N-type semiconductor substrate is also shown in this embodiment. It is possible to manufacture by the technology mentioned above. Although a bipolar transistor is used in this embodiment, a field effect semiconductor device can also be used. As a specific method, for example, a depletion layer is formed at the boundary between the source / drain diffusion layer and the semiconductor substrate. Therefore, a low-concentration diffusion layer having the same carrier as the source / drain diffusion layer is formed between the source / drain diffusion layer and the semiconductor substrate. As a result, the width of the depletion layer at the interface can be reduced. According to the present invention, a second conductivity type epitaxial layer is provided between a first conductivity type semiconductor substrate and a second conductivity type buried impurity layer, and the second conductivity type epitaxial layer is Since the concentration is lower than that of the 2-buried impurity layer, the width of the depletion layer generated at the interface between the first conductivity type semiconductor substrate and the second conductivity type epitaxial layer becomes smaller. As a result, it is possible to provide a bipolar semiconductor device having a small parasitic capacitance and leak current value between the buried impurity layer and the semiconductor substrate.

【図面の簡単な説明】 【図1】図1は本発明の実施例に示すバイポーラ型半導
体装置を製造方法を法を例に示した断面である。 【図2】図2は従来のバイポーラ半導体装置を製造方法
を例に示した断面図図である。 【符号の説明】 101、201 半導体基板 102、105、205 エピタキシャル層 103、203 絶縁膜 104、204 埋め込み拡散層 106、206 絶縁膜 107、207 素子分離 108、208 絶縁膜 109、209 多結晶ポリシリコン 110、210 保証拡散層 111、211 ベース拡散層 112、212 エミッタ拡散層 113、213 配線 115 、215 絶縁膜 117 、217 絶縁膜
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross section showing a method of manufacturing a bipolar semiconductor device according to an embodiment of the present invention as an example. FIG. 2 is a cross-sectional view showing a conventional method for manufacturing a bipolar semiconductor device as an example. [Explanation of reference numerals] 101, 201 Semiconductor substrates 102, 105, 205 Epitaxial layers 103, 203 Insulating films 104, 204 Buried diffusion layers 106, 206 Insulating films 107, 207 Element isolation 108, 208 Insulating films 109, 209 Polycrystalline polysilicon 110, 210 Guaranteed diffusion layer 111, 211 Base diffusion layer 112, 212 Emitter diffusion layer 113, 213 Wiring 115, 215 Insulation film 117, 217 Insulation film

Claims (1)

【特許請求の範囲】 【請求項1 】第1 導電型半導体基板と、この第1 導電型
半導体基板上に形成した第2導電型の第1エピタキシャ
ル層と、この第2導電型の第1エピタキシャル層中に形
成したこの第2導電型の第1エピタキシャル層より濃度
の濃い第2導電型埋め込み不純物層と、この第2導電型
埋め込み不純物層及び前記第2導電型の第1エピタキシ
ャル層上に形成した第2導電型の第2エピタキシャル層
と、この第2導電型の第2エピタキシャル層中に形成し
たバイポーラトランジスタとを有することを特徴とする
バイポーラ型半導体装置。 【請求項2 】前記第2導電型の第2エピタキシャル層中
に形成したバイポーラトランジスタは凹部により素子分
離され、且この凹部は前記第1導電型の半導体基板中に
達していることを特徴とする請求項1 記載の半導体装
置。 【請求項3 】第1導電型半導体基板上に、第2導電型の
第1エピタキシャル層を形成する工程と、 この第2導電型の第1エピタキシャル層中に第2 導電型
埋め込み不純物層を形成する工程と、 この第2 導電型埋め込み不純物層及び前記第2導電型の
第1エピタキシャル層上に第2導電型の第2エピタキシ
ャル層を形成する工程と、 前記第2導電型の第2エピタキシャル層中にバイポーラ
トランジスタを形成する工程とを有することを特徴とす
るバイポーラ型半導体装置の製造方法。 【請求項4 】前記トランジスタは素子分離によりぶんり
され、且この素子分離は前記第1導電型半導体基板中に
達していることを特徴とする請求項3 記載のバイポーラ
型半導体装置の製造方法。
Claims: 1. A semiconductor substrate of the first conductivity type, a first epitaxial layer of the second conductivity type formed on the semiconductor substrate of the first conductivity type, and a first epitaxial film of the second conductivity type. A second conductivity type buried impurity layer having a higher concentration than the second conductivity type first epitaxial layer formed in the layer, and formed on the second conductivity type buried impurity layer and the second conductivity type first epitaxial layer. And a bipolar transistor formed in the second epitaxial layer of the second conductivity type. 2. The bipolar transistor formed in the second epitaxial layer of the second conductivity type is isolated by a recess, and the recess reaches the semiconductor substrate of the first conductivity type. The semiconductor device according to claim 1. 3. A step of forming a second conductive type first epitaxial layer on a first conductive type semiconductor substrate, and a second conductive type buried impurity layer in the second conductive type first epitaxial layer. And a step of forming a second conductive type second epitaxial layer on the second conductive type buried impurity layer and the second conductive type first epitaxial layer, and the second conductive type second epitaxial layer And a step of forming a bipolar transistor therein. 4. The method for manufacturing a bipolar semiconductor device according to claim 3, wherein the transistor is suspended by element isolation, and the element isolation reaches the first conductivity type semiconductor substrate.
JP9636595A 1995-04-21 1995-04-21 Bipolar type semiconductor device and its manufacture Pending JPH08293503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9636595A JPH08293503A (en) 1995-04-21 1995-04-21 Bipolar type semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9636595A JPH08293503A (en) 1995-04-21 1995-04-21 Bipolar type semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH08293503A true JPH08293503A (en) 1996-11-05

Family

ID=14162960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9636595A Pending JPH08293503A (en) 1995-04-21 1995-04-21 Bipolar type semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH08293503A (en)

Similar Documents

Publication Publication Date Title
US4884117A (en) Circuit containing integrated bipolar and complementary MOS transistors on a common substrate
US4892837A (en) Method for manufacturing semiconductor integrated circuit device
US4236294A (en) High performance bipolar device and method for making same
JPS62588B2 (en)
JPH0613643A (en) Optical semiconductor device and its manufacture
US4412378A (en) Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation
KR19980032370A (en) Complementary Bipolar Transistors and Manufacturing Method Thereof
JPH0581058B2 (en)
KR0128339B1 (en) Bipolar transistor fabrication utilizing cmos techniques
US4691436A (en) Method for fabricating a bipolar semiconductor device by undercutting and local oxidation
JP3489265B2 (en) Semiconductor device manufacturing method
JPH04363046A (en) Manufacture of semiconductor device
EP0034341B1 (en) Method for manufacturing a semiconductor device
JPH0148661B2 (en)
JPH02101747A (en) Semiconductor integrated circuit and manufacture thereof
JP2775738B2 (en) Semiconductor device
US5717227A (en) Bipolar junction transistors having insulated gate electrodes
JPH08293503A (en) Bipolar type semiconductor device and its manufacture
KR100774114B1 (en) Semiconductor device for integrated injection logic cell and process for fabricating the same
JP2654011B2 (en) Method for manufacturing semiconductor device
JPS6239538B2 (en)
JPS6120141B2 (en)
JP3186697B2 (en) Manufacturing method of bipolar transistor
JP3164375B2 (en) Method of forming transistor
JPH0927562A (en) Manufacture of integrated circuit