JPH08274643A - Signal conversion circuit - Google Patents
Signal conversion circuitInfo
- Publication number
- JPH08274643A JPH08274643A JP7310995A JP7310995A JPH08274643A JP H08274643 A JPH08274643 A JP H08274643A JP 7310995 A JP7310995 A JP 7310995A JP 7310995 A JP7310995 A JP 7310995A JP H08274643 A JPH08274643 A JP H08274643A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage source
- resistor string
- signal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、信号変換回路に関し、
特に抵抗ストリング型ディジタル・アナログ変換器やこ
のディジタル・アナログ変換器を内蔵する逐次比較型ア
ナログ・ディジタル変換器などを含む信号変換回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal conversion circuit,
In particular, the present invention relates to a signal conversion circuit including a resistor string type digital-analog converter and a successive approximation type analog-digital converter incorporating the digital-analog converter.
【０００２】[0002]
【従来の技術】同一抵抗値の単位抵抗を直列に接続し、
各接続点（タップ）の電圧をスイッチを介して出力す
る、いわゆる抵抗ストリング方式のディジタル・アナロ
グ変換器（以下、Ｄ／Ａ変換器という）は、その構成が
簡単で単調増加特性を確保し易いことから汎用のＤ／Ａ
変換器や逐次比較型アナログ・ディジタル変換器（以
下、Ａ／Ｄ変換器という）などに広く使用されている。
この種の従来技術は、例えば特開昭６１−２６１９２８
号公報に開示されている。2. Description of the Related Art Unit resistors having the same resistance value are connected in series,
A so-called resistor string type digital-analog converter (hereinafter referred to as a D / A converter) that outputs the voltage at each connection point (tap) through a switch has a simple structure and is easy to secure a monotonic increase characteristic. Therefore, general-purpose D / A
It is widely used in converters and successive approximation type analog-digital converters (hereinafter referred to as A / D converters).
A conventional technique of this kind is disclosed in, for example, Japanese Patent Laid-Open No. 61-261928.
No. 6,086,045.
【０００３】図４は、従来の抵抗ストリング方式のＤ／
Ａ変換器の構成図である。FIG. 4 shows a conventional resistor string type D /
It is a block diagram of an A converter.
【０００４】この従来のＤ／Ａ変換器２００は、抵抗ス
トリング１１の第１の端子１２には基準となる電圧Ｖｒ
ｅｆが加えられ、第２の端子１３は接地される構成で、
ＮビットのＤ／Ａ変換器を想定した場合、単位抵抗１４
が２N 個直列に接続され、各タップの電圧を取り出すた
めのスイッチ２０を２N 個有する。図４を参照すると、
このＤ／Ａ変換器２００の各ディジタル入力端子Ｄ0 ，
Ｄ1 ，Ｄ2 ，…，ＤN-1 にディジタルコードが入力され
るとデコード回路１５より各タップを選択するためのタ
ップスイッチ１６に対して選択信号が送出され、入力デ
ィジタルコードに応じた選択動作が行われる。In this conventional D / A converter 200, the reference voltage Vr is applied to the first terminal 12 of the resistor string 11.
ef is added and the second terminal 13 is grounded,
Assuming an N-bit D / A converter, the unit resistance 14
There 2 is connected to the N series and 2 N pieces have a switch 20 for taking out a voltage of each tap. Referring to FIG.
Each digital input terminal D 0 of this D / A converter 200,
When a digital code is input to D 1 , D 2 , ..., D N-1 , a selection signal is sent from the decoding circuit 15 to the tap switch 16 for selecting each tap, and selection according to the input digital code is performed. The action is taken.
【０００５】すなわち、入力ディジタルコードが“０，
０，０，…，０”の場合は、スイッチ１７およびスイッ
チ１８のそれぞれがオンして接地電位がアナログ信号の
出力端子１９へ導出される。また、入力ディジタルコー
ドが“１，１，１，…，１”の場合はスイッチ２０とス
イッチ１８がオンしてタップ２１の電圧、すなわち（Ｖ
ｒｅｆ×（２N −１）／２N ）なる電圧が出力端子１９
へ導出される。That is, the input digital code is "0,
In the case of 0, 0, ..., 0 ", each of the switch 17 and the switch 18 is turned on to derive the ground potential to the analog signal output terminal 19. Further, the input digital code is" 1, 1, 1, ". ..., 1 ", the switch 20 and the switch 18 are turned on, and the voltage of the tap 21, that is, (V
The voltage of ref × (2 N −1) / 2 N ) is output terminal 19
Is derived to
【０００６】図５は、図４に示す従来の抵抗ストリング
型Ｄ／Ａ変換器２００の回路部分の平面配置図である。
図４に示す構成要素と同一部分に対応する部分には同一
の参照符号を付して示してある。図中、基準電圧（Ｖｒ
ｅｆ／２）以上の電圧が加わるスイッチはＰチャネルＭ
ＯＳトランジスタであり、Ｖｒｅｆ／２以下の電圧が加
わるスイッチはＮチャンネルＭＯＳトランジスタで構成
されている。FIG. 5 is a plan layout view of a circuit portion of the conventional resistor string type D / A converter 200 shown in FIG.
Portions corresponding to the same portions as the constituent elements shown in FIG. 4 are designated by the same reference numerals. In the figure, the reference voltage (Vr
ef / 2) or more switches are P-channel M
The switch, which is an OS transistor and to which a voltage of Vref / 2 or less is applied, is composed of an N-channel MOS transistor.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、従来の
抵抗ストリング型Ｄ／Ａ変換器は、ビット数の増加にし
たがって２のべき乗で抵抗本数とスイッチの個数が増加
するため、そのチップ占有面積も２のべき乗で大きくな
る問題点がある。例えば８ビットＤ／Ａ変換器の場合の
チップ面積を１ｍｍ2 とすると、１０ビットＤ／Ａ変換
器の場合４ｍｍ2になってしまう。However, in the conventional resistor string type D / A converter, the number of resistors and the number of switches increase with a power of 2 as the number of bits increases, so that the chip occupying area is also 2. There is a problem that the power of increases. For example, the chip area in the case of 8-bit D / A converter and 1 mm 2, it becomes the case 4 mm 2 in 10-bit D / A converter.
【０００８】そこで、本発明の目的は、抵抗ストリング
型Ｄ／Ａ変換器のチップ面積を小さくして、低コストの
信号変換回路を提供することにある。Therefore, an object of the present invention is to provide a low-cost signal conversion circuit by reducing the chip area of the resistor string type D / A converter.
【０００９】[0009]
【課題を解決するための手段】本発明の信号変換回路
は、両端に所定の電圧値を出力する電圧源を接続しｎビ
ット（ｎは正の整数）のディジタル信号を受けて前記デ
ィジタル信号をアナログ信号に変換する抵抗ストリング
を有する信号変換回路において、前記抵抗ストリングの
一端に第１の電圧源または第２の電圧源を接続する第１
のスイッチ手段と、前記抵抗ストリングの他端に前記第
１の電圧源または前記第２の電圧源のうち前記第１のス
イッチ手段により接続した電圧源とは別の電圧源を接続
する第２のスイッチ手段とを備え、第１の変換時間で前
記第１のスイッチ手段により前記抵抗ストリングの一端
に前記第１の電圧源を接続し前記第２のスイッチ手段に
より前記抵抗ストリングの他端に前記第２の電圧源を接
続して前記ディジタル信号をアナログ信号に変換し、そ
の後第２の変換時間で前記抵抗ストリングの一端に接続
された前記第１の電圧源を前記第２の電圧源に接続し直
し前記抵抗ストリングの他端に接続された前記第２の電
圧源を前記第１の電圧源に接続し直して前記ディジタル
信号をアナログ信号に変換する構成である。In the signal conversion circuit of the present invention, a voltage source for outputting a predetermined voltage value is connected to both ends of the signal conversion circuit to receive an n-bit (n is a positive integer) digital signal and convert the digital signal. In a signal conversion circuit having a resistor string for converting into an analog signal, a first voltage source or a second voltage source is connected to one end of the resistor string.
And a second voltage source different from the voltage source connected to the other end of the resistor string by the first switch means among the first voltage source or the second voltage source. Switch means, wherein the first voltage source is connected to one end of the resistor string by the first switch means at a first conversion time and the second switch means is connected to the other end of the resistor string by the second switch means. Connect two voltage sources to convert the digital signal to an analog signal, and then connect the first voltage source connected to one end of the resistor string to the second voltage source at a second conversion time. In this configuration, the second voltage source connected to the other end of the resistor string is reconnected to the first voltage source to convert the digital signal into an analog signal.
【００１０】また、本発明の信号変換回路は、前記第１
および第２のスイッチ手段を制御する制御回路を備える
構成であることもできる。Further, the signal conversion circuit of the present invention comprises:
Also, a configuration including a control circuit for controlling the second switch means may be employed.
【００１１】さらにまた、本発明の信号変換回路の前記
第１のスイッチ手段は前記第１の電圧源を接続する第１
のスイッチと、前記第２の電圧源を接続する第２のスイ
ッチとを備え、前記第２のスイッチ手段は前記第２の電
圧源を接続する第３のスイッチと、前記第１の電圧源を
接続する第４のスイッチとを備え、前記制御回路の制御
信号により前記第１のスイッチがオンで前記第２のスイ
ッチがオフおよび前記第３のスイッチがオンで前記第４
のスイッチがオフまたは前記第１のスイッチがオフで前
記第２のスイッチがオンおよび前記第３のスイッチがオ
フで前記第４のスイッチがオンとなる排他制御される構
成とすることもできる。Furthermore, the first switch means of the signal conversion circuit of the present invention is a first switch for connecting the first voltage source.
And a second switch for connecting the second voltage source, the second switch means connecting a third switch for connecting the second voltage source and the first voltage source. A fourth switch connected thereto, wherein the first switch is turned on, the second switch is turned off, and the third switch is turned on by the control signal of the control circuit.
It is also possible to adopt an exclusive control configuration in which the switch is turned off or the first switch is turned off, the second switch is turned on, and the third switch is turned off and the fourth switch is turned on.
【００１２】またさらに本発明の信号変換回路は、前記
ｎビットのディジタル信号を受けて前記抵抗ストリング
のタップの各々に前記ディジタル信号をデコードした出
力信号を出力するデコード回路を備える構成とすること
もできる。Furthermore, the signal conversion circuit of the present invention may be configured to include a decoding circuit which receives the n-bit digital signal and outputs an output signal obtained by decoding the digital signal to each of the taps of the resistor string. it can.
【００１３】[0013]
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の信号変換回路の抵抗スト
リング型Ｄ／Ａ変換器の回路図である。図４に示す従来
例と同一構成要素については同一参照符号を付してい
る。The present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of a resistor string type D / A converter of a signal conversion circuit according to an embodiment of the present invention. The same components as those of the conventional example shown in FIG. 4 are designated by the same reference numerals.
【００１４】図１を参照すると、この実施例の信号変換
回路１００は、抵抗ストリング１１の一端１２にＰチャ
ンネルトランジスタで構成されるスイッチＳＷ１，Ｎチ
ャンネルトランジスタで構成されるスイッチＳＷ２が接
続されている。スイッチＳＷ１の他端は基準電圧源Ｖｒ
ｅｆへ接続され、スイッチＳＷ２の他端は接地されてい
る。抵抗ストリングの他端１３にも同様にＮチャンネル
トランジスタで構成されるスイッチＳＷ３とＰチャンネ
ルトランジスタで構成されるスイッチＳＷ４が接続され
ていて、それぞれ基準電圧源Ｖｒｅｆと接地電位に接続
されている。また、タップ電圧を選択するスイッチ１６
は抵抗ストリングの中点、すなわち基準電圧（Ｖｒｅｆ
／２）点より下側（または上側）の半分の各タップに接
続されている。しかも、０Ｖ〜（Ｖｒｅｆ／２）または
（Ｖｒｅｆ／２）〜Ｖｒｅｆの範囲の電圧に確実に動作
するために、スイッチ１６はＰチャンネルとＮチャンネ
ルトランジスタが並列接続された構成になっている。次
に図１に示す本発明の第１の実施例の信号変換回路の動
作について説明する。Referring to FIG. 1, in the signal conversion circuit 100 of this embodiment, one end 12 of a resistor string 11 is connected to a switch SW1 composed of a P-channel transistor and a switch SW2 composed of an N-channel transistor. . The other end of the switch SW1 has a reference voltage source Vr.
ef, and the other end of the switch SW2 is grounded. Similarly, the other end 13 of the resistor string is also connected to a switch SW3 formed of an N-channel transistor and a switch SW4 formed of a P-channel transistor, which are connected to the reference voltage source Vref and the ground potential, respectively. In addition, the switch 16 for selecting the tap voltage
Is the middle point of the resistor string, that is, the reference voltage (Vref
It is connected to each tap on the half below (or above) point / 2). Moreover, the switch 16 has a configuration in which the P-channel and N-channel transistors are connected in parallel in order to reliably operate at a voltage in the range of 0 V to (Vref / 2) or (Vref / 2) to Vref. Next, the operation of the signal conversion circuit according to the first embodiment of the present invention shown in FIG. 1 will be described.
【００１５】まず、ディジタル信号Ｄ0 ，Ｄ1 ，Ｄ2 ，
…，ＤN-1 が入力された時点で、ＭＳＢ（最上位ビッ
ト）に相当する信号Ｄ0 によってデコード回路１５よ
り、スイッチＳＷ１およびＳＷ２の制御信号Φならびに
スイッチＳＷ３およびＳＷ４の制御信号反転Φが出力さ
れる。すなわち、最上位ビットＤ0 が“１”のとき、ア
ナログ出力電圧としては（Ｖｒｅｆ／２）以上の電圧に
なるので、抵抗ストリングのタップスイッチ１６が（Ｖ
ｒｅｆ／２）〜Ｖｒｅｆの範囲の電圧を出力できる様
に、スイッチＳＷ１は開き、スイッチＳＷ２が閉じ、ス
イッチＳＷ３は開き、スイッチＳＷ４が閉じる様な信号
Φ，反転Φが出力される。したがって、この場合信号Φ
は“１”，信号反転Φは“０”になる。First, the digital signals D 0 , D 1 , D 2 ,
, D N-1 is input, the control circuit Φ of the switches SW1 and SW2 and the control signal inversion Φ of the switches SW3 and SW4 are output from the decoding circuit 15 by the signal D 0 corresponding to the MSB (most significant bit). Is output. That is, when the most significant bit D 0 is “1”, the analog output voltage becomes (Vref / 2) or more, so that the tap switch 16 of the resistor string is set to (V
The switch SW1 is opened, the switch SW2 is closed, the switch SW3 is opened and the switch SW4 is closed so that a voltage in the range of ref / 2) to Vref can be output. Therefore, in this case the signal Φ
Is "1" and the signal inversion Φ is "0".
【００１６】次に、タップの選択方法については、従来
例に同じであるが本発明においてはタップスイッチが抵
抗ストリングのタップの半分のみに接続されているた
め、最上位ビットＤ0 が“１”の場合は、ディジタル入
力をすべて反転させ、さらに１ＬＳＢ（最下位ビット）
を加えることによって正しいタップを選択することがで
きる。例えば、ディジタル入力が、（１１１…１１）の
場合、デコード回路１５において、前コードを反転して
（０００…００）とし、さらに１加えて、（０００…０
１）というディジタル値とする。この変換によってスイ
ッチ３０および３１のそれぞれが選択され、出力端子１
９にはＶｒｅｆ×（２N −１）／２N なるアナログ電圧
が出力される。この入力コード変換回路は周知の論理回
路によって、デコード回路の規模を増大させることなく
容易に構成することができる。The tap selection method is the same as in the conventional example, but in the present invention, since the tap switch is connected to only half of the taps of the resistor string, the most significant bit D0 is "1". If this is the case, invert all digital inputs and add 1 LSB (least significant bit)
You can select the correct tap by adding. For example, when the digital input is (111 ... 11), the decoding circuit 15 inverts the previous code to (000 ... 00), and further adds 1 to (000 ... 0).
The digital value is 1). By this conversion, each of the switches 30 and 31 is selected, and the output terminal 1
An analog voltage Vref × (2 N −1) / 2 N is output to 9. This input code conversion circuit can be easily configured by a well-known logic circuit without increasing the scale of the decoding circuit.
【００１７】次に、最上位ビットＤ0 が“０”の場合、
アナログ出力電圧としては（Ｖｒｅｆ／２×（２N −
１）／２N ）以下の電圧になるので、抵抗ストリングの
タップスイッチ１６が（Ｖｒｅｆ／２）〜０の範囲の電
圧を出力できる様にスイッチＳＷ１とスイッチＳＷ３と
が閉じ、スイッチＳＷ２とスイッチＳＷ４が開き信号Φ
を“０”，信号反転Φを“１”として制御信号Φ，反転
Φが出力される。この場合は、図４に示す従来例の回路
と同等の動作となり、ディジタル入力はそのままデコー
ド回路１５でデコードされ所望のタップスイッチを選択
する。図１に示すタップスイッチ１６は下側半分に接続
しているが、上側半分に接続しても同等の機能を果たす
ことは明らかである。Next, when the most significant bit D 0 is "0",
The analog output voltage is (Vref / 2 × (2 N −
1) / 2 N ) or less, the switches SW1 and SW3 are closed and the switches SW2 and SW4 are closed so that the tap switch 16 of the resistor string can output the voltage in the range of (Vref / 2) to 0. Open signal Φ
Is "0" and the signal inversion Φ is "1", the control signal Φ and the inversion Φ are output. In this case, the operation is the same as that of the circuit of the conventional example shown in FIG. 4, and the digital input is directly decoded by the decoding circuit 15 to select a desired tap switch. Although the tap switch 16 shown in FIG. 1 is connected to the lower half, it is clear that the same function can be achieved by connecting it to the upper half.
【００１８】図２は、図１に示す本発明の一実施例の回
路部分の平面配置図である。スイッチ１６の配置領域が
半減しているため、抵抗部とスイッチ部の面積の比率を
同等と仮定すると、チップ面積として約３／４以下に低
減可能である。さらに、デコード回路１５の規模が減少
することと、抵抗ストリング部のうち、スイッチ１６が
接続されていない構成部分３２をチップの構成部分が配
置されていない余白領域やチップの周辺の領域などに配
置することによって、さらにチップの面積を半減するこ
とができる。本発明の構成では、タップ選択スイッチ１
６はＰチャンネルトランジスタとＮチャンネルのトラン
ジスタとを並列に接続しているが、トランジスタの寸法
を最適化することによって、面積の増大は抑えることが
できる。基準電圧切り換えスイッチＳＷ１，ＳＷ２，Ｓ
Ｗ３及びＳＷ４それぞれのオン抵抗がＤ／Ａ変換器のフ
ルスケール誤差やゼロスケール誤差の原因になるが、あ
らかじめ抵抗ストリング側で補正しておくことによって
実質上問題とならない。FIG. 2 is a plan layout view of the circuit portion of the embodiment of the present invention shown in FIG. Since the area where the switch 16 is arranged is halved, the chip area can be reduced to about 3/4 or less, assuming that the area ratios of the resistance portion and the switch portion are equal. Further, the scale of the decoding circuit 15 is reduced, and in the resistor string portion, the constituent portion 32 to which the switch 16 is not connected is arranged in a blank area where the constituent portion of the chip is not arranged or a peripheral area of the chip. By doing so, the area of the chip can be further halved. In the configuration of the present invention, the tap selection switch 1
Although 6 has a P-channel transistor and an N-channel transistor connected in parallel, the increase in area can be suppressed by optimizing the dimensions of the transistor. Reference voltage changeover switches SW1, SW2, S
The on-resistance of each of W3 and SW4 causes a full-scale error or a zero-scale error of the D / A converter, but it does not become a practical problem by performing correction on the resistor string side in advance.
【００１９】本発明による信号変換回路をＤ／Ａ変換器
を内蔵した逐次比較型Ａ／Ｄ変換器に適応した例を図３
に示す。この逐次比較型Ａ／Ｄ変換器の構成およびこの
Ａ／Ｄ変換器の動作については周知なのでその説明は省
略する。An example in which the signal conversion circuit according to the present invention is applied to a successive approximation A / D converter having a built-in D / A converter is shown in FIG.
Shown in Since the structure of the successive approximation A / D converter and the operation of the A / D converter are well known, description thereof will be omitted.
【００２０】[0020]
【発明の効果】以上説明したように本発明によって、抵
抗ストリング型Ｄ／Ａ変換器のタップスイッチ部の面積
を約半分に低減することができ、さらにデコード回路の
縮小と抵抗ストリング部の配置に自由度が増えるため、
チップ内の余白領域を使って効率的な平面配置が可能と
なる。その結果、従来例と比較して、約２５％のチップ
面積の低減が可能である。As described above, according to the present invention, the area of the tap switch portion of the resistor string type D / A converter can be reduced to about half, and further, the decoding circuit can be downsized and the resistor string portion can be arranged. Because you have more freedom,
A blank area in the chip can be used for efficient planar layout. As a result, it is possible to reduce the chip area by about 25% as compared with the conventional example.
【図１】本発明の一実施例の信号変換回路におけるディ
ジタル・アナログ変換器の回路図である。FIG. 1 is a circuit diagram of a digital-analog converter in a signal conversion circuit according to an exemplary embodiment of the present invention.
【図２】本発明の一実施例の信号変換回路におけるディ
ジタル・アナログ変換器の回路部分の平面配置図であ
る。FIG. 2 is a plan layout view of a circuit portion of a digital-analog converter in a signal conversion circuit according to an exemplary embodiment of the present invention.
【図３】本発明の一実施例を逐次比較型アナログ・ディ
ジタル変換器に適応した回路図。FIG. 3 is a circuit diagram in which an embodiment of the present invention is applied to a successive approximation type analog-digital converter.
【図４】従来技術の抵抗ストリング型ディジタル・アナ
ログ変換器の回路図である。FIG. 4 is a circuit diagram of a conventional resistor string type digital-analog converter.
【図５】従来のディジタル・アナログ変換器の回路の部
分の平面配置図である。FIG. 5 is a plan layout view of a circuit portion of a conventional digital-analog converter.
１１ 抵抗ストリング １２ 抵抗ストリングの第１の端子 １３ 抵抗ストリングの第２の端子 １４ 単位抵抗 １５ デコード回路 １６ タップスイッチ群 １９ Ｄ／Ａ変換器の出力端子 ２２ 単位抵抗とスイッチの組合せによる単位ブロッ
ク ３３ 逐次比較レジスタ ３４ 比較器 ３５ サンプル＆ホールド容量 １００，２００ 信号変換回路11 resistance string 12 1st terminal of resistance string 13 2nd terminal of resistance string 14 unit resistance 15 decoding circuit 16 tap switch group 19 output terminal of D / A converter 22 unit block by combination of unit resistance and switch 33 sequential Comparison register 34 Comparator 35 Sample and hold capacity 100, 200 Signal conversion circuit
Claims (4)
接続しｎビット（ｎは正の整数）のディジタル信号を受
けて前記ディジタル信号をアナログ信号に変換する抵抗
ストリングを有する信号変換回路において、前記抵抗ス
トリングの一端に第１の電圧源または第２の電圧源を接
続する第１のスイッチ手段と、前記抵抗ストリングの他
端に前記第１の電圧源または前記第２の電圧源のうち前
記第１のスイッチ手段により接続した電圧源とは別の電
圧源を接続する第２のスイッチ手段とを備え、第１の変
換時間で前記第１のスイッチ手段により前記抵抗ストリ
ングの一端に前記第１の電圧源を接続し前記第２のスイ
ッチ手段により前記抵抗ストリングの他端に前記第２の
電圧源を接続して前記ディジタル信号をアナログ信号に
変換し、その後第２の変換時間で前記抵抗ストリングの
一端に接続された前記第１の電圧源を前記第２の電圧源
に接続し直し前記抵抗ストリングの他端に接続された前
記第２の電圧源を前記第１の電圧源に接続し直して前記
ディジタル信号をアナログ信号に変換することを特徴と
する信号変換回路。1. A signal conversion circuit having a resistor string connected to both ends of a voltage source for outputting a predetermined voltage value to receive an n-bit (n is a positive integer) digital signal and convert the digital signal into an analog signal. In a first switch means for connecting a first voltage source or a second voltage source to one end of the resistor string, and to the other end of the resistor string of the first voltage source or the second voltage source. A second switch means for connecting a voltage source different from the voltage source connected by the first switch means, the second switch means being connected to one end of the resistor string by the first switch means at a first conversion time. A first voltage source is connected and the second voltage source is connected to the other end of the resistor string by the second switch means to convert the digital signal into an analog signal and then the second signal. Re-connecting the first voltage source connected to one end of the resistor string to the second voltage source and converting the second voltage source connected to the other end of the resistor string to the first And a signal conversion circuit for converting the digital signal into an analog signal by reconnecting the voltage source.
御する制御回路を備えることを特徴とする請求項１記載
の信号変換回路。2. The signal conversion circuit according to claim 1, further comprising a control circuit for controlling the first and second switch means.
圧源を接続する第１のスイッチと、前記第２の電圧源を
接続する第２のスイッチとを備え、前記第２のスイッチ
手段は前記第２の電圧源を接続する第３のスイッチと、
前記第１の電圧源を接続する第４のスイッチとを備え、
前記制御回路の制御信号により前記第１のスイッチがオ
ンで前記第２のスイッチがオフおよび前記第３のスイッ
チがオンで前記第４のスイッチがオフまたは前記第１の
スイッチがオフで前記第２のスイッチがオンおよび前記
第３のスイッチがオフで前記第４のスイッチがオンとな
る排他制御されることを特徴とする請求項１または２記
載の信号変換回路。3. The first switch means comprises a first switch for connecting the first voltage source and a second switch for connecting the second voltage source, and the second switch means. Is a third switch connecting the second voltage source,
A fourth switch connecting the first voltage source,
The first switch is turned on and the second switch is turned off and the third switch is turned on and the fourth switch is turned off or the first switch is turned off and the second switch is turned on according to a control signal of the control circuit. 3. The signal conversion circuit according to claim 1, wherein the switch is turned on, the third switch is turned off, and the fourth switch is turned on.
前記抵抗ストリングのタップの各々に前記ディジタル信
号をデコードした出力信号を出力するデコード回路を備
える請求項１，２または３記載の信号変換回路。4. The signal conversion circuit according to claim 1, further comprising a decoding circuit which receives the n-bit digital signal and outputs an output signal obtained by decoding the digital signal to each of the taps of the resistor string.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7310995A JPH08274643A (en) | 1995-03-30 | 1995-03-30 | Signal conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7310995A JPH08274643A (en) | 1995-03-30 | 1995-03-30 | Signal conversion circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274643A true JPH08274643A (en) | 1996-10-18 |
Family
ID=13508798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7310995A Pending JPH08274643A (en) | 1995-03-30 | 1995-03-30 | Signal conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274643A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016134737A (en) * | 2015-01-19 | 2016-07-25 | セイコーエプソン株式会社 | D/a conversion circuit, oscillator, electronic apparatus and mobile object |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62265809A (en) * | 1986-05-13 | 1987-11-18 | Nec Corp | Reference voltage generating circuit |
| JPH02189030A (en) * | 1989-01-17 | 1990-07-25 | Sanyo Electric Co Ltd | Successive comparison type a/d converter |
| JPH0677832A (en) * | 1992-08-25 | 1994-03-18 | Toshiba Corp | D/a converter |
-
1995
- 1995-03-30 JP JP7310995A patent/JPH08274643A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62265809A (en) * | 1986-05-13 | 1987-11-18 | Nec Corp | Reference voltage generating circuit |
| JPH02189030A (en) * | 1989-01-17 | 1990-07-25 | Sanyo Electric Co Ltd | Successive comparison type a/d converter |
| JPH0677832A (en) * | 1992-08-25 | 1994-03-18 | Toshiba Corp | D/a converter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016134737A (en) * | 2015-01-19 | 2016-07-25 | セイコーエプソン株式会社 | D/a conversion circuit, oscillator, electronic apparatus and mobile object |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495245A (en) | Digital-to-analog converter with segmented resistor string | |
| EP0102609B1 (en) | Digital-analog converter | |
| US5459465A (en) | Sub-ranging analog-to-digital converter | |
| US5977898A (en) | Decoding scheme for a dual resistor string DAC | |
| US6567026B1 (en) | Voltage scaling digital-to- analog converter with impedance strings | |
| EP0153778A2 (en) | Multi-step parallel analog-digital converter | |
| JP2001244816A (en) | Digitally switched potentiometer with improved linearity and setting time | |
| US5731775A (en) | Subranging converter with plurality of resistor strings and transistor switches | |
| US6608580B2 (en) | Differential analog-to-digital converter | |
| KR100311043B1 (en) | Digital-to-analog converter capable of fast switching and precision voltage conversion | |
| JP2598138B2 (en) | D / A converter | |
| US6252534B1 (en) | Resistor string DAC with current mode interpolation | |
| US6154165A (en) | Variable clock rate, variable bit-depth analog-to-digital converter | |
| US20030201924A1 (en) | Digital-to-analog converter | |
| KR100514320B1 (en) | Digital-to-analog converter | |
| JPH08274643A (en) | Signal conversion circuit | |
| US6154164A (en) | Variable clock rate analog-to-digital converter | |
| US4580131A (en) | Binarily weighted D to a converter ladder with inherently reduced ladder switching noise | |
| US20040017305A1 (en) | A/D conversion method for serial/parallel A/D converter, and serial/parallel A/D converter | |
| KR19980034656A (en) | High Speed Low Power Digital Analog Converter | |
| JPH07106967A (en) | A/d converter | |
| JPH06132828A (en) | D/a converter | |
| JP2877983B2 (en) | A / D converter circuit | |
| JPH09232961A (en) | D/a converter | |
| JP4630488B2 (en) | Digital / analog conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980331 |