JPH08269711A - Production of semiconductor device - Google Patents

Production of semiconductor device

Info

Publication number
JPH08269711A
JPH08269711A JP7109095A JP7109095A JPH08269711A JP H08269711 A JPH08269711 A JP H08269711A JP 7109095 A JP7109095 A JP 7109095A JP 7109095 A JP7109095 A JP 7109095A JP H08269711 A JPH08269711 A JP H08269711A
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
layer
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7109095A
Other languages
Japanese (ja)
Inventor
Kazuo Eda
和夫 江田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP7109095A priority Critical patent/JPH08269711A/en
Publication of JPH08269711A publication Critical patent/JPH08269711A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PURPOSE: To improve the reliability of the wiring of a semiconductor device. CONSTITUTION: Gaseous oxygen is introduced into a chamber in the final stage of the sputtering to form an Al wiring layer 12 on an insulating film 11 on a semiconductor substrate 10 to oxidize th.e Al as the wiring material, and an aluminum oxide film 13 is formed on the Al wiring layer 12. Since the aluminum oxide film 13 is easily and efficiently formed in optional thickness on the Al wiring layer 12, the stress resistance of the Al wiring layer 12 is improved, and the disconnection of the Al wiring layer 12 due to the stress migration, etc., is obviated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に配線の断線が防止でき信頼性の向上が図れる
半導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device capable of preventing disconnection of wiring and improving reliability.

【0002】[0002]

【従来の技術】従来、半導体装置の配線材料として、低
抵抗で基板との密着性も良好で、安価なAlまたはAl系の
合金が用いられている。しかしながら、AlまたはAl系の
合金で構成される配線は、配線上に形成される絶縁膜
(SiO2等の酸化膜または SiNx 等の窒化膜等)の応力に
より、ストレスマイグレーションが発生し、配線が断線
する等の問題があった。さらに、これらの現象は、Al配
線の微細化、多層化に伴って発生し易くなっている。そ
こで、Al配線が応力に耐えられるように、従来は、Al配
線に酸素イオンの注入を行ったり、Al配線を陽極酸化し
て、Al配線表面を酸化するようにしていた。
2. Description of the Related Art Conventionally, as a wiring material for a semiconductor device, Al or an Al-based alloy, which has low resistance, good adhesion to a substrate and is inexpensive, has been used. However, wiring composed of Al or Al-based alloy causes stress migration due to the stress of the insulating film (oxide film such as SiO 2 or nitride film such as SiN x ) formed on the wiring. There was a problem such as disconnection. Furthermore, these phenomena are likely to occur with the miniaturization and multi-layering of Al wiring. Therefore, in order to withstand the stress of the Al wiring, conventionally, oxygen ions are implanted into the Al wiring or the Al wiring is anodized to oxidize the surface of the Al wiring.

【0003】図5に基づいて酸素イオン注入によってAl
配線パターンの表面を酸化する方法の一例について説明
する。図5は、上面にAl配線パターンを形成した半導体
基板の断面図である。図で、1は半導体基板、2は半導
体基板1上に形成された絶縁膜、3は絶縁膜2上に形成
されたAl配線パターンである。この方法の場合、Al配線
パターン3を形成した後に、酸素イオンをAl配線パター
ン3の表面(上面及び側面)に注入してAl配線パターン
3の表面を酸化していた。
Based on FIG. 5, Al is formed by oxygen ion implantation.
An example of a method of oxidizing the surface of the wiring pattern will be described. FIG. 5 is a sectional view of a semiconductor substrate having an Al wiring pattern formed on the upper surface. In the figure, 1 is a semiconductor substrate, 2 is an insulating film formed on the semiconductor substrate 1, and 3 is an Al wiring pattern formed on the insulating film 2. In this method, after the Al wiring pattern 3 is formed, oxygen ions are injected into the surface (top surface and side surface) of the Al wiring pattern 3 to oxidize the surface of the Al wiring pattern 3.

【0004】次に、図6に基づいて陽極酸化によりAl配
線層の表面を酸化する方法の一例について説明する。図
6は上面にAl配線層を形成した半導体基板をシュウ酸溶
液に浸して陽極酸化する工程を示す断面図である。但
し、図5に示した構成と同等構成については同符号を付
すこととする。図で、1は半導体基板、2は半導体基板
1上に形成された絶縁膜、4は絶縁膜2上に形成された
Al配線層、5は容器、6は容器5内に充たされたシュウ
酸溶液、7は直流電源、8はAl配線層4の上面に取り付
けられ、直流電源7の正極に接続された正電極、9はシ
ュウ酸溶液6中に配置され、直流電源7の負極に接続さ
れた負電極である。図に示すように構成して、シュウ酸
溶液6中で、直流電源7により直流電流をAl配線層4に
流すことによってAl配線層4の表面を酸化していた。
Next, an example of a method of oxidizing the surface of the Al wiring layer by anodic oxidation will be described with reference to FIG. FIG. 6 is a cross-sectional view showing a step of immersing a semiconductor substrate having an Al wiring layer formed on its upper surface in an oxalic acid solution and anodizing it. However, the same components as those shown in FIG. 5 are designated by the same reference numerals. In the figure, 1 is a semiconductor substrate, 2 is an insulating film formed on the semiconductor substrate 1, and 4 is an insulating film formed on the insulating film 2.
Al wiring layer, 5 is a container, 6 is an oxalic acid solution filled in the container 5, 7 is a DC power supply, 8 is a positive electrode attached to the upper surface of the Al wiring layer 4 and connected to the positive electrode of the DC power supply 7. , 9 are negative electrodes arranged in the oxalic acid solution 6 and connected to the negative electrode of the DC power supply 7. As shown in the figure, the surface of the Al wiring layer 4 was oxidized by applying a direct current to the Al wiring layer 4 by the DC power supply 7 in the oxalic acid solution 6.

【0005】[0005]

【発明が解決しようとする課題】ところで、図5に示し
たイオン注入法に関しては、酸素イオンの注入を行った
後、酸素イオンを活性化するため、熱処理を行う必要が
あり、工程数が増加するだけでなく、半導体装置の微細
化に伴うプロセスの低温化への移行という面に対しても
問題があった。
By the way, in the ion implantation method shown in FIG. 5, it is necessary to perform heat treatment to activate oxygen ions after the implantation of oxygen ions, which increases the number of steps. In addition to the above, there is a problem in that the process shifts to lower temperatures due to the miniaturization of semiconductor devices.

【0006】また、陽極酸化を行うには、図6に示した
ように、半導体基板1をシュウ酸溶液6に浸す必要があ
り、陽極酸化工程、陽極酸化工程後の水洗工程、水洗工
程後の乾燥工程を追加する必要があり工程数が増加する
ため、時間及び手間がかかり生産性が低下してしまうと
いう問題点があった。
Further, in order to carry out anodization, as shown in FIG. 6, it is necessary to immerse the semiconductor substrate 1 in the oxalic acid solution 6, and the anodizing step, the washing step after the anodizing step, and the washing step after the anodizing step are performed. Since it is necessary to add a drying step and the number of steps is increased, there is a problem that productivity is reduced due to time and labor.

【0007】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、製造が容易で、配線の信
頼性向上が図れる半導体装置の製造方法を提供すること
にある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device which is easy to manufacture and which can improve reliability of wiring.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の半導体装置の製造方法は、半導体基
板上に配線層を形成する半導体装置の製造方法におい
て、前記配線層を形成するスパッタ工程の最終段階に、
酸素、または、窒素、または、酸素と窒素の混合気体の
雰囲気中で、堆積させる配線材料を、酸化、または、窒
化、または、窒化酸化しながらスパッタを行うことを特
徴とするものである。
In order to achieve the above object, a method of manufacturing a semiconductor device according to claim 1 is a method of manufacturing a semiconductor device, wherein a wiring layer is formed on a semiconductor substrate. At the final stage of the sputtering process,
Sputtering is performed while oxidizing, nitriding, or nitriding and oxidizing the wiring material to be deposited in an atmosphere of oxygen, nitrogen, or a mixed gas of oxygen and nitrogen.

【0009】請求項2記載の半導体装置の製造方法は、
半導体基板上に配線パターンを形成する半導体装置の製
造方法において、前記配線パターンを形成後に、酸素、
または、窒素、または、酸素と窒素の混合気体の雰囲気
中で、堆積させる配線材料を、酸化、または、窒化、ま
たは、窒化酸化しながらスパッタを行うことを特徴とす
るものである。
A method of manufacturing a semiconductor device according to claim 2 is
In a method for manufacturing a semiconductor device in which a wiring pattern is formed on a semiconductor substrate, after forming the wiring pattern, oxygen,
Alternatively, the sputtering is performed while oxidizing, nitriding, or nitriding and oxidizing the wiring material to be deposited in an atmosphere of nitrogen or a mixed gas of oxygen and nitrogen.

【0010】[0010]

【作用】請求項1記載の半導体装置の製造方法では、配
線層を形成するスパッタ工程の最終段階で、酸素ガス
(または、窒素ガス、または、酸素と窒素の混合気体)
をチャンバー内に導入することにより、配線層の上面に
任意の膜厚の金属酸化膜(または、金属窒化膜、また
は、金属窒化酸化膜)を容易に形成することができるの
で配線層にかかる応力を緩和することができる。
In the method of manufacturing a semiconductor device according to claim 1, oxygen gas (or nitrogen gas, or a mixed gas of oxygen and nitrogen) is added at the final stage of the sputtering step for forming the wiring layer.
Of the metal oxide film (or the metal nitride film or the metal oxynitride film) having an arbitrary thickness on the upper surface of the wiring layer by introducing the Can be relaxed.

【0011】請求項2記載の半導体装置の製造方法で
は、配線パターン形成後、酸素ガス(または、窒素ガ
ス、または、酸素と窒素の混合気体)をチャンバー内に
導入しながらスパッタを行うことにより、配線パターン
の表面(上面及び側面)に任意の膜厚の金属酸化膜(ま
たは、金属窒化膜、または、金属窒化酸化膜)を容易に
形成することができるので配線パターンにかかる応力を
緩和することができる。
In the method of manufacturing a semiconductor device according to the second aspect, after the wiring pattern is formed, the sputtering is performed while introducing oxygen gas (or nitrogen gas or a mixed gas of oxygen and nitrogen) into the chamber. Since a metal oxide film (or metal nitride film or metal oxynitride film) having an arbitrary thickness can be easily formed on the surface (top surface and side surface) of the wiring pattern, the stress applied to the wiring pattern can be relaxed. You can

【0012】すなわち、請求項1または請求項2記載の
半導体装置の製造方法によれば、シュウ酸溶液に浸した
り、イオン注入後に熱処理を行う工程等を必要としない
ため、生産性を低下させることなく、配線(配線層また
は配線パターン)の耐応力性を向上させることができ、
容易にストレスマイグレーション等による配線の断線を
防止することができる。
That is, according to the method of manufacturing a semiconductor device according to the first or second aspect, there is no need for a step of immersing the semiconductor device in an oxalic acid solution or performing a heat treatment after ion implantation, so that the productivity is lowered. Can improve the stress resistance of the wiring (wiring layer or wiring pattern),
It is possible to easily prevent disconnection of wiring due to stress migration or the like.

【0013】[0013]

【実施例】図1に基づいて本発明の半導体装置の製造方
法の一実施例について説明する。図は、配線パターンを
上面に形成する半導体基板の断面図である。(a)で、
10は半導体基板、11は半導体基板10上に形成され
た絶縁膜、12は絶縁膜11上に形成された、配線パタ
ーンを形成するための配線層(Al配線層)である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the method for manufacturing a semiconductor device of the present invention will be described with reference to FIG. The figure is a cross-sectional view of a semiconductor substrate on which a wiring pattern is formed. In (a),
Reference numeral 10 is a semiconductor substrate, 11 is an insulating film formed on the semiconductor substrate 10, and 12 is a wiring layer (Al wiring layer) formed on the insulating film 11 for forming a wiring pattern.

【0014】まず、(a)に示すように、半導体基板1
0上に絶縁膜11を形成した後、その絶縁膜11上にス
パッタによりAl配線層12を所望の膜厚になるまで形成
する。ついで、チャンバー内に酸素ガスを導入しながら
引き続きスパッタを行う。これにより、(b)に示すよ
うに、Al配線層12上に酸化Al膜13を任意の厚さに容
易に形成することができる。その後、(c)に示すよう
に、フォトリソグラフィー工程及びエッチング工程を経
て、上面に酸化Al膜13を形成した配線パターン(Al配
線パターン14)を形成することにより配線パターンの
形成工程を完了する。
First, as shown in FIG.
After forming the insulating film 11 on the insulating film 11, the Al wiring layer 12 is formed on the insulating film 11 by sputtering to a desired film thickness. Then, sputtering is continuously performed while introducing oxygen gas into the chamber. Thereby, as shown in (b), the Al oxide film 13 can be easily formed on the Al wiring layer 12 to have an arbitrary thickness. Thereafter, as shown in (c), a wiring pattern (Al wiring pattern 14) having an Al oxide film 13 formed on the upper surface is formed through a photolithography step and an etching step, thereby completing the wiring pattern forming step.

【0015】次に、図1に示した半導体装置の製造方法
を用いて形成した半導体装置の一実施例を図2に基づい
て説明する。図で、15は半導体基板、16は半導体基
板15上に形成された絶縁膜、17は絶縁膜16上に形
成された配線層(第1層目Al配線層)、18は第1層目
Al配線層17上に形成された酸化Al膜、19は酸化Al膜
18上に形成された層間絶縁膜、20は層間絶縁膜19
上に形成された配線層(第2層目Al配線層)、21は第
2層目Al配線層20上に形成された酸化Al膜、22は酸
化Al膜21上に形成されたパッシベーション膜である。
Next, an embodiment of a semiconductor device formed by using the method for manufacturing the semiconductor device shown in FIG. 1 will be described with reference to FIG. In the figure, 15 is a semiconductor substrate, 16 is an insulating film formed on the semiconductor substrate 15, 17 is a wiring layer (first layer Al wiring layer) formed on the insulating film 16, and 18 is a first layer.
An Al oxide film formed on the Al wiring layer 17, 19 is an interlayer insulating film formed on the Al oxide film 18, and 20 is an interlayer insulating film 19.
A wiring layer (second Al wiring layer) formed above, 21 is an Al oxide film formed on the second Al wiring layer 20, and 22 is a passivation film formed on the Al oxide film 21. is there.

【0016】図2に示す実施例では、配線層である、第
1層目Al配線層17または第2層目Al配線層20を形成
する各スパッタ工程の最終段階で、チャンバー内に酸素
ガスを導入してスパッタを継続することによって、容易
に、第1層目Al配線層17または第2層目Al配線層20
の上面に、金属酸化膜である、酸化Al膜18または酸化
Al膜21を形成することができる。
In the embodiment shown in FIG. 2, oxygen gas is introduced into the chamber at the final stage of each sputtering step for forming the first Al wiring layer 17 or the second Al wiring layer 20, which is a wiring layer. By introducing and continuing the sputtering, the first-layer Al wiring layer 17 or the second-layer Al wiring layer 20 can be easily formed.
On the upper surface of the metal oxide film, the Al oxide film 18 or the oxide film.
The Al film 21 can be formed.

【0017】また、絶縁膜16から層間絶縁膜19に達
し第1層目Al配線層17を分割する、絶縁物で構成され
た分離層23、または、第1層目Al配線層17と第2層
目Al配線層20とを接続するための、配線材料であるAl
を内部に堆積させたスルーホール24は、それぞれ、酸
化Al膜18を形成するスパッタ工程(第1層目Al配線層
17を形成するスパッタ工程の最終段階)後、または、
層間絶縁膜19を形成する工程後に、フォトリソグラフ
ィー工程及びエッチング工程を含む通常の半導体プロセ
ス技術によって形成される。
Further, the isolation layer 23 made of an insulating material, which reaches the interlayer insulating film 19 from the insulating film 16 and divides the first layer Al wiring layer 17, or the first layer Al wiring layer 17 and the second layer Al that is a wiring material for connecting to the second layer Al wiring layer 20
The through-holes 24 in each of which are deposited inside are formed after the sputter step of forming the Al oxide film 18 (the final step of the sputter step of forming the first-layer Al wiring layer 17), or
After the step of forming the interlayer insulating film 19, it is formed by a normal semiconductor process technique including a photolithography step and an etching step.

【0018】図3に基づいて本発明の半導体装置の製造
方法の異なる実施例について説明する。図は、配線パタ
ーンを上面に形成する半導体基板の断面図である。但
し、図1に示した構成と同等構成については同符号を付
すこととする。(a)で、10は半導体基板、11は半
導体基板10上に形成された絶縁膜、12は絶縁膜11
上に形成され、配線パターンを形成するための配線層
(Al配線層)である。
A different embodiment of the semiconductor device manufacturing method of the present invention will be described with reference to FIG. The figure is a cross-sectional view of a semiconductor substrate on which a wiring pattern is formed. However, the same components as those shown in FIG. 1 are designated by the same reference numerals. In (a), 10 is a semiconductor substrate, 11 is an insulating film formed on the semiconductor substrate 10, and 12 is an insulating film 11.
A wiring layer (Al wiring layer) formed on the wiring layer for forming a wiring pattern.

【0019】まず、(a)に示すように、半導体基板1
0上に絶縁膜11を形成した後、その絶縁膜11上にス
パッタによりAl配線層12を所望の膜厚になるまで形成
する。ついで、(b)に示すように、Al配線層12を所
望のパターンにエッチングして、配線パターン(Al配線
パターン25)を形成する。その後、(c)に示すよう
に、チャンバー内に酸素ガスを導入しながら、半導体基
板1の上面側の全面にAlのスパッタを行うことにより、
半導体基板10の上面側の全面に酸化Al膜26を形成す
る。これによって、Al配線パターン25の上面及び側面
に、金属酸化膜である酸化Al膜26を任意の厚さに容易
に形成することができる。
First, as shown in FIG.
After forming the insulating film 11 on the insulating film 11, the Al wiring layer 12 is formed on the insulating film 11 by sputtering to a desired film thickness. Then, as shown in (b), the Al wiring layer 12 is etched into a desired pattern to form a wiring pattern (Al wiring pattern 25). After that, as shown in (c), while introducing oxygen gas into the chamber, by performing Al sputtering on the entire upper surface of the semiconductor substrate 1,
An Al oxide film 26 is formed on the entire upper surface of the semiconductor substrate 10. As a result, the Al oxide film 26, which is a metal oxide film, can be easily formed on the upper surface and the side surface of the Al wiring pattern 25 to have an arbitrary thickness.

【0020】次に、図3に示した半導体装置の製造方法
を用いて形成した半導体装置の一実施例を図4に基づい
て説明する。但し、図2に示した構成と同等構成につい
ては同符号を付すこととし詳細な説明を省略する。図
で、15は半導体基板、16は半導体基板15上に形成
された絶縁膜、17は絶縁膜16上に形成された第1層
目Al配線層、18は第1層目Al配線層17及び絶縁膜1
6上に形成された酸化Al膜、19は第1層目Al配線層1
7上に形成された層間絶縁膜、20は層間絶縁膜19上
に形成された第2層目Al配線層、21は第2層目Al配線
層20上に形成された酸化Al膜、22は酸化Al膜21上
に形成されたパッシベーション膜である。
Next, an embodiment of a semiconductor device formed by using the method for manufacturing a semiconductor device shown in FIG. 3 will be described with reference to FIG. However, the same components as those shown in FIG. 2 will be assigned the same reference numerals and detailed explanations thereof will be omitted. In the figure, 15 is a semiconductor substrate, 16 is an insulating film formed on the semiconductor substrate 15, 17 is a first-layer Al wiring layer formed on the insulating film 16, and 18 is a first-layer Al wiring layer 17 and Insulation film 1
Al oxide film formed on 6 and 19 is the first Al wiring layer 1
7 is an interlayer insulating film formed on 7, 20 is a second layer Al wiring layer formed on the interlayer insulating film 19, 21 is an Al oxide film formed on the second layer Al wiring layer 20, and 22 is This is a passivation film formed on the Al oxide film 21.

【0021】また、23は、絶縁膜16から層間絶縁膜
19に達し第1層目Al配線層17を分割してAl配線パタ
ーン27を形成するための分離層である。分離層23の
内部は絶縁物で構成されている。24は、第1層目Al配
線層17と第2層目Al配線層20とを接続するためのス
ルーホールで、その内部は配線材料であるAlで充たされ
ている。
Reference numeral 23 is a separation layer that reaches the interlayer insulating film 19 from the insulating film 16 and divides the first-layer Al wiring layer 17 to form an Al wiring pattern 27. The inside of the separation layer 23 is made of an insulating material. Reference numeral 24 is a through hole for connecting the first-layer Al wiring layer 17 and the second-layer Al wiring layer 20, the inside of which is filled with Al as a wiring material.

【0022】図4に示す実施例では、第1層目Al配線層
17を形成した後に、フォトリソグラフィー工程及びエ
ッチング工程により、第1層目Al配線層17の分離層2
3を形成する箇所に、絶縁膜16に達する開孔部を形成
する。その後、チャンバー内に酸素ガスを導入しながら
Alのスパッタを行って、半導体基板10の上面側の全面
に酸化Al膜18を形成する。これによって、配線パター
ンであるAl配線パターン27の上面及び側面に、金属酸
化膜である酸化Al膜18を任意の厚さに容易に形成する
ことができる。
In the embodiment shown in FIG. 4, after the first layer Al wiring layer 17 is formed, the separation layer 2 of the first layer Al wiring layer 17 is formed by a photolithography process and an etching process.
An opening reaching the insulating film 16 is formed at the location where 3 is formed. After that, while introducing oxygen gas into the chamber
Al sputtering is performed to form an Al oxide film 18 on the entire upper surface of the semiconductor substrate 10. As a result, the Al oxide film 18 which is a metal oxide film can be easily formed to an arbitrary thickness on the upper surface and the side surface of the Al wiring pattern 27 which is a wiring pattern.

【0023】なお、実施例では、配線層または配線パタ
ーンの表面に、金属酸化膜を形成するとして説明した
が、酸素ガスの代わりに、窒素ガス、または、酸素と窒
素の混合気体を導入して、金属窒化膜または金属窒化酸
化膜を、配線層または配線パターンの表面に形成しても
よい。
In the embodiment, the metal oxide film is formed on the surface of the wiring layer or the wiring pattern. However, nitrogen gas or a mixed gas of oxygen and nitrogen is introduced instead of oxygen gas. A metal nitride film or a metal oxynitride film may be formed on the surface of the wiring layer or the wiring pattern.

【0024】[0024]

【発明の効果】請求項1記載の半導体装置の製造方法に
よれば、配線層を形成するためのスパッタ工程の最終段
階で、チャンバー内に酸素ガス等を導入することによ
り、配線層上面に任意の膜厚の金属酸化膜等を容易に効
率良く形成することができるので、配線層の耐応力性が
向上しストレスマイグレーション等による断線を防止す
ることができ信頼性の向上が図れる。
According to the method of manufacturing the semiconductor device of the first aspect, oxygen gas or the like is introduced into the chamber at the final stage of the sputtering step for forming the wiring layer, so that the upper surface of the wiring layer can be arbitrarily formed. Since it is possible to easily and efficiently form a metal oxide film or the like having the above thickness, the stress resistance of the wiring layer is improved, disconnection due to stress migration or the like can be prevented, and reliability can be improved.

【0025】請求項2記載の半導体装置の製造方法によ
れば、酸素ガス等を導入しながらスパッタ工程を行うこ
とにより、配線パターンの上面及び側面に任意の膜厚の
金属酸化膜等を容易に効率良く形成することができるの
で、配線パターンの耐応力性が向上しストレスマイグレ
ーション等による断線を防止することができ信頼性の向
上が図れる。
According to the method of manufacturing a semiconductor device of the second aspect, by performing the sputtering process while introducing oxygen gas or the like, a metal oxide film or the like having an arbitrary thickness can be easily formed on the upper surface and the side surface of the wiring pattern. Since it can be formed efficiently, the stress resistance of the wiring pattern is improved, disconnection due to stress migration or the like can be prevented, and reliability can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の製造方法の一実施例を示
す断面図である。
FIG. 1 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device of the present invention.

【図2】図1に示した半導体装置の製造方法を用いて形
成した半導体装置の一実施例を示す断面図である。
FIG. 2 is a cross-sectional view showing an example of a semiconductor device formed by using the method for manufacturing the semiconductor device shown in FIG.

【図3】本発明の半導体装置の製造方法の異なる実施例
を示す断面図である。
FIG. 3 is a cross-sectional view showing another embodiment of the method for manufacturing a semiconductor device of the present invention.

【図4】図3に示した半導体装置の製造方法を用いて形
成した半導体装置の一実施例を示す断面図である。
FIG. 4 is a cross-sectional view showing an example of a semiconductor device formed by using the method for manufacturing the semiconductor device shown in FIG.

【図5】従来の半導体装置の製造方法の一例を示す断面
図である。
FIG. 5 is a cross-sectional view showing an example of a conventional semiconductor device manufacturing method.

【図6】従来の半導体装置の製造方法の異なる例を示す
断面図である。
FIG. 6 is a cross-sectional view showing a different example of a conventional semiconductor device manufacturing method.

【符号の説明】[Explanation of symbols]

10,15 半導体基板 12 Al配線層(配線層) 14,25,27 Al配線パターン(配線パターン) 17 第1層目Al配線層(配線層) 20 第2層目Al配線層(配線層) 10, 15 semiconductor substrate 12 Al wiring layer (wiring layer) 14, 25, 27 Al wiring pattern (wiring pattern) 17 first layer Al wiring layer (wiring layer) 20 second layer Al wiring layer (wiring layer)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に配線層を形成する半導体
装置の製造方法において、前記配線層を形成するスパッ
タ工程の最終段階に、酸素、または、窒素、または、酸
素と窒素の混合気体の雰囲気中で、堆積させる配線材料
を、酸化、または、窒化、または、窒化酸化しながらス
パッタを行うことを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device in which a wiring layer is formed on a semiconductor substrate, wherein an atmosphere of oxygen, nitrogen, or a mixed gas of oxygen and nitrogen is provided in a final step of a sputtering step for forming the wiring layer. Among them, the method for manufacturing a semiconductor device is characterized in that the wiring material to be deposited is oxidized or nitrided, or is sputtered while being nitrided and oxidized.
【請求項2】 半導体基板上に配線パターンを形成する
半導体装置の製造方法において、前記配線パターンを形
成後に、酸素、または、窒素、または、酸素と窒素の混
合気体の雰囲気中で、堆積させる配線材料を、酸化、ま
たは、窒化、または、窒化酸化しながらスパッタを行う
ことを特徴とする半導体装置の製造方法。
2. A method of manufacturing a semiconductor device for forming a wiring pattern on a semiconductor substrate, the wiring being deposited in the atmosphere of oxygen or nitrogen or a mixed gas of oxygen and nitrogen after forming the wiring pattern. A method of manufacturing a semiconductor device, wherein sputtering is performed while oxidizing, nitriding, or nitriding and oxidizing a material.
JP7109095A 1995-03-29 1995-03-29 Production of semiconductor device Withdrawn JPH08269711A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7109095A JPH08269711A (en) 1995-03-29 1995-03-29 Production of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7109095A JPH08269711A (en) 1995-03-29 1995-03-29 Production of semiconductor device

Publications (1)

Publication Number Publication Date
JPH08269711A true JPH08269711A (en) 1996-10-15

Family

ID=13450498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7109095A Withdrawn JPH08269711A (en) 1995-03-29 1995-03-29 Production of semiconductor device

Country Status (1)

Country Link
JP (1) JPH08269711A (en)

Similar Documents

Publication Publication Date Title
US3988214A (en) Method of fabricating a semiconductor device
US4593454A (en) Process for manufacturing an integrated circuit with tantalum silicide connections utilizing self-aligned oxidation
US3386894A (en) Formation of metallic contacts
US4001871A (en) Semiconductor device
US3827949A (en) Anodic oxide passivated planar aluminum metallurgy system and method of producing
JPH05144811A (en) Thin film semiconductor device and manufacture thereof
JPH11354720A (en) Method of forming capacitors in semiconductor device
US6579753B2 (en) Method of fabricating a semiconductor storage device having a transistor unit and a ferroelectric capacitor
JPH08269711A (en) Production of semiconductor device
JP3954998B2 (en) Semiconductor device and manufacturing method thereof
TW425671B (en) Method of manufacturing ferroelectric memory device
JPH06236880A (en) Forming method of metal wiring
JPH022125A (en) Formation of through hole of semiconductor device
JP2005142330A (en) Semiconductor device and method of manufacturing same
JP4232292B2 (en) Manufacturing method of semiconductor device
JPH01173635A (en) Manufacture of semiconductor device
JPH0494542A (en) Semiconductor device
JPH02277242A (en) Manufacture of semiconductor device
JPH05211242A (en) Semiconductor device and its manufacture
JPH02234431A (en) Anodic oxidation method of thin-film pattern
JPH01191450A (en) Manufacture of semiconductor device
JPS6037150A (en) Manufacture of semiconductor device
JPS5963746A (en) Semiconductor device having multi-layer wiring
JPH09232425A (en) Manufacturing method for semiconductor of multi-step structure
US20020197858A1 (en) Method for fabricating semiconductor devices

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020604