JPH08255110A

JPH08255110A - メモリ管理方法

Info

Publication number: JPH08255110A
Application number: JP5721995A
Authority: JP
Inventors: Shigeki Ono; 繁樹大野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-03-16
Filing date: 1995-03-16
Publication date: 1996-10-01

Abstract

(57)【要約】【目的】本発明の目的は、消去回数に制限があるメモ
リを効率良く使用するメモリ管理方法を提供することに
ある。【構成】メモリの複数ブロックの少なくとも１つのブ
ロックをメモリの記憶内容を管理する管理情報の記憶領
域として使用し、残りの領域をデータの記憶領域に充て
て循環アドレスとして作用する如く使用し、記憶するデ
ータのファイルはその発生順にデータの記憶領域にスタ
ックするとともに、スタックされたファイルの記憶場所
と該ファイルの必要性を示す情報とを該管理情報として
記憶し、少なくとも１つのブロック内に記憶されたデー
タが全て不必要と判定された場合には、そのブロック内
のデータの一括消去動作を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置及び該装置
におけるメモリ管理方法に関し、例えばフラッシュメモ
リやＥＥＰＲＯＭ等のように、そのメモリにおけるデー
タ消去或は書込み回数に制限があるメモリを使用したメ
モリ管理方法に関するものである。

【０００２】

【従来の技術】不揮発性の半導体メモリとして、ＥＥＰ
ＲＯＭ(electrically erasable andprogramable read o
nly memory)や、フラッシュ・メモリが市販されてい
る。これらのメモリは、電気的にデータを書き込んだ
り、その記憶している内容を消去することができ、且つ
そのメモリへの電力供給が遮断されても、そのメモリに
記憶されているデータが保持されるという特性を備えて
いる。そして、そのような利便性のために、長期間デー
タを保持する必要のある装置に多用されている。しかし
ながら、このようなメモリは上述した長所がある反面、
データの消去回数に制限があるという短所も有してお
り、現在市販されているメモリにおける消去可能回数
は、約１０万回程度といわれている。従って、このよう
なメモリを使用する際には、そのメモリの特定のエリア
を集中して繰り返し使用することのないように、全ての
アドレスに亙って均一に使用する必要がある。即ち、そ
のようなメモリの全てのアドレスに亙ってほぼ均等に消
去動作を行って、そのメモリの寿命を使いきるという工
夫が必要となり、そのためのメモリアクセス管理が必要
であった。

【０００３】高速読み出しが可能であり、且つその構造
上の簡易さにより、大容量化が容易なフラッシュメモリ
においては、更にその必要性が高くなる。このようなフ
ラッシュメモリは現在数種のものが市販されており、大
容量である程、例えばデータファイル格納用などとして
需要が大きくなっている。また、そのメモリを使用しや
すくするために、メモリエリアを複数のブロック別に分
けたブロック分割形態となっているものが多い。そし
て、このようなフラッシュメモリにデータを書き込む際
は、予めブロック単位で古いデータを消去した後、バイ
ト単位或はワード単位でデータを書き込む形式のものが
殆どである。

【０００４】従って、前述のメモリエリアを均等に使用
するメモリ管理はブロック単位で行なわれる場合が多
く、そのため、従来はスペアブロックと称する不使用の
ブロックを１個又は複数個用意しておき、使用回数の多
くなったブロック内のデータをスペアブロックに移し変
え、全体的に各ブロックの消去回数をほぼ均等にすると
いう手法が取られていた。又、フラッシュメモリでは、
データの消去と書き込みは別個に行われ、消去について
はブロック単位で行われるため、不要データが発生して
もそのブロック内の他のデータが必要であれば、不要デ
ータを消去することはできない。このためにも、必要デ
ータだけをスペアブロックに移し換える必要が生じてい
た。

【０００５】図７はこの様な従来技術を説明する図であ
り、ここでは、各ブロックが例えば６４ＫＢから成る４
個のブロックを有し、全体として２５６ＫＢのメモリを
構成している場合で説明する。尚、図７において、上部
に書かれた数字は各ブロックの番号を示し、黒色部が不
要データが記憶されている部分、斜線部が必要データ部
分、空白部がデータが記憶されていない空きエリアを示
しており、（４）がスペア・ブロックを示している。
又、各ブロックの下に書かれた各数値は、各ブロックの
過去の消去回数を示している。

【０００６】

【発明が解決しようとする課題】図７（Ａ）を参照する
と、ブロック（２）が空きエリアが少なく、且つ、消去
回数も５５４回と１番少ない。従って、新しい書込みブ
ロックを作るためには、ブロック（２）の不要データを
消去する際は、そのブロック（２）の必要データ部分
を、一旦スペア・ブロック（４）に移した後、ブロック
（２）を消去しなければならない。その結果が同図の
（Ｂ）に示されている。このブロック（２）の消去の結
果、ブロック（２）の消去回数は１回増えて５５５回と
なる。このように従来のメモリ管理方法では、以下に示
すデータを管理しなければならず、そのための制御や管
理データの取り扱いは非常な手間を要するものとなって
いた。（１）各ブロックごとの消去回数（２）各ブロックごとの使用量（３）各ブロックにおける不要データの量（４）ブロック間でデータを移転した場合、旧アドレス
から新アドレスへの変換値又は対応値さらに、従来の方法では、前述したようにメモリの管理
はブロック単位で行なわれ、データを格納する際には、
各ブロック単位でデータ量がオーバーフローしないよう
に考慮する必要がある。従って、ブロックのデータ占有
率がある程度以上になると、そのブロックの必要データ
は早めにスペア・ブロックに転送される。そのため、各
ブロックの上位アドレスの部分は常に使用されず、メモ
リの使用効率の低下を招くといった問題がある。

【０００７】本発明は上記従来例に鑑みてなされたもの
で、簡易で、且つメモリ使用効率の高いメモリ管理方法
を提供することを目的とする。本発明の目的は、消去回
数に制限があるメモリを効率良く使用するメモリ管理方
法を提供することにある。また本発明は、メモリのアド
レス空間をほぼ均等に使用することにより、消去回数に
制限のあるメモリであっても、その限度まで最大限有効
にメモリ空間を均等に使用できるようにしたメモリ管理
方法を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本発明のメモリ管理方法は以下のような工程を備え
る。即ち、メモリ空間を複数個のアドレスからなるブロ
ックに分割し、記憶内容の消去動作を該ブロック単位で
行うメモリを使用する情報処理装置におけるメモリ管理
方法であって、少なくとも１つのブロックをメモリの記
憶内容を管理する管理情報の記憶領域として使用し、残
りの領域をデータの記憶領域に充てて循環アドレスとし
て作用する如く使用し、記憶するデータのファイルはそ
の発生順にデータの記憶領域にスタックするとともに、
スタックされたファイルの記憶場所と該ファイルの必要
性を示す情報とを該管理情報として記憶し、少なくとも
１つのブロック内に記憶されたデータが全て不必要と判
定された場合には、そのブロック内のデータの一括消去
動作を行う。

【０００９】

【作用】以上の構成において、メモリの複数ブロックの
少なくとも１つのブロックをメモリの記憶内容を管理す
る管理情報の記憶領域として使用し、残りの領域をデー
タの記憶領域に充てて循環アドレスとして作用する如く
使用し、記憶するデータのファイルはその発生順にデー
タの記憶領域にスタックするとともに、スタックされた
ファイルの記憶場所と該ファイルの必要性を示す情報と
を該管理情報として記憶し、少なくとも１つのブロック
内に記憶されたデータが全て不必要と判定された場合に
は、そのブロック内のデータの一括消去動作を行う。

【００１０】

【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。尚、本実施例では、１ブロック
が６４ＫＢの大きさを持ち、４つの均等サイズのブロッ
クで構成される２５６ＫＢのメモリを例に説明する。図
１は本実施例を適用可能な通信装置の概略構成を示すブ
ロック図である。尚、本実施例では通信装置の場合で説
明するが、本発明はこれに限定されるものでないことは
もちろんである。

【００１１】図１において、１００は装置全体を制御す
るＣＰＵで、ＲＯＭ１０１に記憶された制御プログラム
や各種データに従って装置全体を制御している。１０２
はＲＡＭで、ＣＰＵ１００のワークエリアとして使用さ
れ、各種データを一時的に保持している。１０３は、例
えばＥＥＰＲＯＭやフラッシュメモリ等のメモリで、前
述の図７の例でも示すように、４つのブロック（ブロッ
ク（１）１１１〜ブロック（４）１１４）に分割されて
使用される。１０４は回線との間でのデータ送受信を制
御する回線制御ユニット（ＮＣＵ）である。１０５は本
通信装置の操作部、１０６は、プリンタ、スキャナ等の
データ入出力部である。

【００１２】図２は、メモリ１０３の各ブロックのアド
レス空間を示す図であり、同図の上部に示した数字がブ
ロック番号を示し、各ブロックの左に書かれた数値が、
そのメモリのアドレスを示している。尚、このメモリア
ドレスは１６進表示としてある。

【００１３】これら４個のメモリブロックのうち、１番
目のブロック１１１に、各ファイルの最後の格納アドレ
スを示すアドレスポインタ（図３（ｂ））、及びファイ
ルの識別内容を示すインデックス（以後、これをファイ
ル・インデックス（図３（ａ））と呼ぶ）や、メモリ１
０３に格納した日時、或はデータ通信装置の場合では、
データを受信した日時や通信相手等のデータに付随する
情報（以後、これを付随情報と呼ぶ）を格納するエリア
（図３（ｃ））とし、残りの２〜４番目のブロック１１
２〜１１４を、実際にデータを格納するエリア（以後、
これを格納エリアと呼ぶ）とする。

【００１４】図３は、ファイル・インデックス、アドレ
スポインタ、付随情報のビット配分を示す図であり、図
３（ａ）がファイル・インデックス、図３（ｂ）がアド
レスポインタ、図３（ｃ）が付随情報を示している（以
後、これら３つのデータをまとめて付加データと呼
ぶ）。

【００１５】図３に示すように、（ａ）のファイル・イ
ンデックスとデータの要、不要の判定と区切りのための
ビットは１１ビット、（ｂ）のアドレスポインタは１８
ビット、（ｃ）の付随情報は２７ビットで構成され、全
部で５６ビット（７バイト）になる。ここで、（ａ）は
メモリ１０３に格納されたファイルの順番を示す番号を
記憶するものとし、２進表示で９ビットを使用する。従
って、表示可能な最大値は“５１２”である。またファ
イル・インデックスの１０ビット目は常に“０”とし、
１１ビット目は必要データか、不要データかを示すビッ
トとして用い（以後、これを判定ビットと呼ぶ）、必要
な場合は“１”が、不要な場合は“０”がそれぞれ格納
される。

【００１６】いまメモリ１０３がフラッシュメモリの場
合で、そのメモリ１０３に書き込む場合は、フローティ
ングゲートに電荷を注入することによって行われる。こ
の場合、“１”→“０”への書き込みはできるが“０”
→“１”への書き込みを行なうことはできない。従っ
て、データを格納した時には、当然その格納されたデー
タは必要なデータであるから判定ビットを“１”にして
おき、データを出力する等の処理を行った後、そのデー
タが不要になった時点で、その判定ビットを“０”に重
ね書きすれば良く、判定ビットを書き込む前のデータ消
去の必要がなくなる。また、１０ビット目を常に“０”
にするのは、“ＦＦＨ”が２バイト連続する状態が発生
しないようにするためである。

【００１７】図３（ｂ）は、ブロック（２）１１２〜ブ
ロック（４）１１４に格納された最終データの格納アド
レス（アドレスポインタ）を示し、次のデータファイル
を格納する時は、このアドレスポインタの値に“１”を
加算したアドレスからデータを書き込めば良い。

【００１８】図３（ｃ）は付随情報の１例を示し、日時
データに対するビット配分を表わすものである。同図に
示す様に、年、月、日、時、分にそれぞれ７ビット、４
ビット、５ビット、５ビット、６ビットを割り当ててあ
る。その数値は全て２進数で、表示可能なビット配分で
ある。但し、年の表示については０〜１２７の範囲だけ
表示が可能であるため、西暦で表わす場合は、例えば１
９９５年を９５年とするように下２桁の表示にすれば良
い。

【００１９】図５及び図６は、本実施例のプログラム動
作を示すフローチャートであり、本実施例の通信装置に
おけるメモリ管理手順を、これらフローチャートを参照
して説明する。尚、この処理を実行する制御プログラム
はＲＯＭ１０１に記憶されており、ＣＰＵ１００の制御
の下に実行される。図４は図５に示すプログラムのスタ
ート時におけるメモリ１０３の状態を示す図であり、同
図に示す様に、第３のブロック１１３のアドレス“２０
０００Ｈ”より“２Ｆ０００Ｈ”迄がデータ格納済み
（斜線部）である。ここで、最後に格納されているファ
イルデータの番号を“５０Ｈ”とし、この番号はブロッ
ク（１）１１１の付加データの内の、このファイルデー
タに対応するファイルインデックスに記憶されている。
また、既に処理済みである不要データ（黒色部）はブロ
ック（２）１１２のアドレス“１００００Ｈ”〜“１Ｆ
Ｆ００Ｈ”に格納されている。また、この不要データの
最後のファイル番号は“２０Ｈ”であるとする。また、
付加データはブロック（１）１１１のアドレス“０Ｈ”
〜“ＦＦＨ”（網掛け部）に格納されているとする。

【００２０】ここでは、データ通信装置の場合を想定し
ており、メモリ１０３へのデータの格納は、データの受
信開始と同時に開始されるものとする。

【００２１】メモリ１０３へのデータ格納に先立って、
メモリの書込み開始アドレスを予め設定しておかなけれ
ばならないが、これは通信に先立つネゴシエーションの
部分で行っても良いが、例えばＣＰＵ１００の仕事量の
少ない電源立ち上げ直後などに行ない、その書込み開始
アドレスを、例えばＣＰＵ１００のレジスタやＲＡＭ１
０２等に蓄えておくのが良い。

【００２２】その書込み開始アドレスの設定は、ブロッ
ク（１）１１１に格納された付加データのうち、アドレ
スポインタの内容に基づいて行われる。いま、ブロック
（１）１１１のデータ内容をアドレス“０Ｈ”から、あ
るいはアドレス“ＦＦＦＦＨ”からのどちらかから順次
アドレスの昇順方向、或は降順方向に検索していき、デ
ータ“ＦＦＨ”が連続しているエリア（消去済みエリ
ア）と、そうでない箇所（既にデータが書込まれている
エリア）とをサーチする。こうして検索された消去済み
エリアと既にデータが書込まれているエリアとの境界
が、最後に書込まれたデータファイルに対する付加デー
タの最後部となる。ここで、付加データは下位アドレス
から昇順方向にファイル・インデックス、アドレスポイ
ンタ、付随データの順に格納されるものと予め定めてお
けば、この境界の端から下位アドレス方向に向かって４
５（付随情報２７ビット＋アドレスポインタ１８ビッ
ト）ビット目が、その最後に書込まれたファイルデータ
のアドレスポインタの先頭ビットとなる。

【００２３】尚、ここで、付加データにおいて、データ
が“ＦＦＨ”になる可能性があるのは、ファイル・イン
デックス部分とアドレスポインタ部分だけである。従っ
て、既に付加データが記憶されているエリアと、未使用
領域（消去済みエリア）との境界の検出時には、本実施
例の配列では、少なくともデータ“ＦＦＨ”が５個以上
連続するかどうかを確認する必要がある。また、これら
３つの付加データの配列において、例えばデータが“Ｆ
ＦＨ”になる可能性のあるアドレスポインタを、付加デ
ータエリアの中央付近に位置させることにより、ブロッ
ク（１）における、既にデータが書き込まれている付加
データエリアと、未使用領域との区別が容易になる。

【００２４】図５は、本実施例の通信装置におけるメモ
リ１０３へのデータ書き込み処理を示すフローチャート
で、この処理は例えば受信動作の開始と共に開始され
る。まずステップＳ１で、前述の手法により、メモリ１
０３のデータ書き込み開始アドレスをセットし、さらに
メモリ１０３における書き込み可能領域の検出と、同領
域のアドレスを、例えばＣＰＵ１００のレジスタにセッ
トする。この書き込み可能領域とは、消去済みの未書き
込み領域を示し、例えば図４の例では、ブロック（３）
のアドレス“２Ｆ００１Ｈ”からブロック（４）のアド
レス“３ＦＦＦＦＨ”である。

【００２５】次にステップＳ２に進み、データを書き込
むアドレスが、ステップＳ１でセットされた書き込み可
能領域にあるか否かを判定し、書込み可能領域外であれ
ば、エラーとし、例えばエラー表示を行なう等のエラー
処理手順を実行して処理を終了する。書込みアドレスが
書込み可能領域内であればステップＳ３に進み、８ビッ
ト単位でメモリ１０３にデータを書き込み、次にステッ
プＳ４で、メモリ１０３の書き込みアドレスを１番地加
算する（＋１する）。次にステップＳ５に進み、その書
込みアドレスがブロック（４）１１４の最終アドレス
“３ＦＦＦＦＨ”以上（オーバーフロー）になったかど
うかを調べ、オーバーフローならばステップＳ６に進
み、その書込みアドレスをブロック（２）１１２の先頭
アドレス“１００００Ｈ”に設定する。こうして、アド
レス“１００００Ｈ”〜“３ＦＦＦＦＨ”内で、サイク
リックにメモリ１０３を使用してデータの書込みを行
う。ここでもしブロック（２）１１２のデータが消去さ
れていなければ書込みは不可能であり、その場合はＳ２
で判定の結果はエラーとなる。そしてステップＳ７で、
書き込みが終了したデータが最終データであったか否か
を判定し、最終データでなければステップＳ２に戻り、
それ以降のデータの書き込みを続行する。そしてステッ
プＳ７で最終データであれば、この書込み処理を終了す
る。

【００２６】尚、このフローチャートでは省略している
が、データファイルの書込み時、ブロック（１）１１１
に、そのファイルのインデックス、例えば前述の例で
は、それまでの最後のファイルインデックスが“５０
Ｈ”であるため、今回は次の番号の“５１Ｈ”がセット
され、付随情報にはその書込み日時、更には最終アドレ
スがアドレスポインタにセットされた付加情報が新たに
追加される。

【００２７】図６は、メモリ１０３に記憶されたデータ
を読み出す処理を示すフローチャートである。このデー
タの読み出しの目的は、データのプリントアウト、加工
処理、他への装置などへの転送等、様々であり、その実
施内容は本実施例とは直接関係ないので詳しくは説明し
ない。尚、ここではデータはファイル単位で読出され、
そのファイルを読出した後に、メモリ１０３に残された
データを破棄するか否かは、例えばこの実施例のデータ
通信装置のオペレータにより指示されるものとする。し
かし、例えばメモリ１０３のデータファイルの内容をプ
リントアウトした後に、自動的に破棄するようにしても
良い。また、読み出すファイルの指定も、ここではオペ
レータによる指示を想定しているが、出た処理終了後に
自動出力するための読み出しも考えられる（その時、読
み出しファイルはＣＰＵが自動的に指定する）。

【００２８】図６において、メモリ１０３に記憶されて
いるデータの読み出し処理が開始された後、まずステッ
プＳ１１で、読出すべきデータがメモリ１０３のどのア
ドレスに記憶されているかを検索するために、ブロック
（１）１１１のファイル・インデックスを検索する。こ
の検索方法としては種々考えられるが、最も早いのは、
電源投入直後に、ブロック（１）１１１の付加データの
中で不要データとなっているもののうち、最上位アドレ
スのを検索しておき（付加データ０Ｈから１１ビット目
ごとの判定ビットが“０”かどうかを調べることにより
判定可能）、ＣＰＵ１００のレジスタ等に記憶してお
く。そして、ステップＳ１１では、そのアドレスの次の
付加データから検索を開始し、その付加データのファイ
ル・インデックスの値を調べれば良い。

【００２９】ステップＳ１２では、その検索された付加
データの直前の付加データのアドレスポインタ（前のデ
ータファイルの最終アドレス）を読み出し、それに
“１”を加算したアドレスを、目的のデータファイルの
先頭アドレスとして、例えばＣＰＵ１００のレジスタ或
はＲＡＭ１０３にセットする。また、そのデータファイ
ルの最終アドレスを、そのデータファイルに対応する付
加データのアドレスポインタより読み出して、ＣＰＵ１
００のレジスタ或はＲＡＭ１０３にセットする。

【００３０】次にステップＳ１３に進み、メモリ１０３
より８ビット単位でデータの読出しを行なう。ステップ
Ｓ１４では、そのデータを読出したメモリ１０３のアド
レスと、ステップＳ１２でセットした最終アドレスと比
較することにより、データの読み出しが終了したか否か
を調べ、データの読出しの終了でない時はステップＳ１
５に進み、読み出しアドレスに“１”を加算しステップ
Ｓ１３での読み出し処理を繰り返す。

【００３１】こうしてステップＳ１４で最終データを読
み出してメモリ１０３よりの読み出しが終了するとステ
ップＳ１６に進み、前述のステップで読み出されたデー
タファイルをメモリ１０３より破棄するか否かを判定す
る。このデータを破棄するか否かの指示は、本実施例で
は、オペレータが入力することを想定しているが、前述
のように自動的に破棄しても良い。この指示は予め設定
されていても良く、或はオペレータの指示を待って次の
ステップに進んでも良い。オペレータにより予め指示さ
れている時は、この指示された内容を、ＲＡＭ１０３或
はＣＰＵ１００のレジスタ等に記憶しておき、ステップ
Ｓ１６では、その記憶されている内容を調べれば良い。
そして、その読み出しが完了したデータを破棄しない場
合は、何もせずに処理を終了する。

【００３２】一方、読み出しが完了したデータを破棄す
る場合はステップＳ１７に進み、その読出が完了したデ
ータファイルに対応する付加データのファイルインデッ
クスの１１ビット目に“０（不要データを示す）”を書
き込む。次にステップＳ１８に進み、そのデータの破棄
を指示されたファイルデータが、ブロック（２）１１２
〜ブロック（４）１１４のいずれかのブロックを越えて
いる（オーバーフロー）か否かを判断し、もしオーバー
フローしていればステップＳ１９で、そのブロックのデ
ータを全部を消去する。一方、オーバーフローしていな
い場合はメモリ１０３のデータを実際に消去することな
く処理を終了する。

【００３３】尚、本実施例では、メモリ１０３がフラッ
シュメモリである場合を例に本実施例を説明したが、他
のメモリ、例えばＥＥＰＲＯＭや、磁気ディスクメモ
リ、光磁気ディスクメモリ等への応用も可能である。

【００３４】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置に本発明
を実施するプログラムを供給することによって達成され
る場合にも適用できる。

【００３５】以上述べたように本実施例によれば、メモ
リの書き込み可能エリアへ、データファイルを発生順に
格納していき、その格納領域とデータファイルに関する
情報を別エリア（別ブロック）に記憶、管理するととも
に、書き込み可能エリアをサイクリックに繰り返し使用
することにより、全メモリエリアを均等に無駄なく使用
できる。

【００３６】

【発明の効果】以上説明したように本発明によれば、簡
易で、且つメモリ使用効率の高いメモリ管理方法を提供
できる。また本発明によれば、使用に制限があるメモリ
を効率良く使用できる効果がある。

【００３７】また本発明によれば、メモリのアドレス空
間をほぼ均等に使用することにより、使用制限のあるメ
モリであっても、その限度まで最大限有効にメモリ空間
を均等に使用できる効果がある。

【００３８】

【図面の簡単な説明】

【図１】本実施例の通信装置の概略構成を示すブロック
図である。

【図２】本実施例の通信装置のメモリのアドレス空間と
ブロックの分割例を示す図である。

【図３】本実施例における付加データのデータ構成を示
す図である。

【図４】本実施例におけるメモリへのデータ書込み開始
前の、メモリの使用状態を表わす図である。

【図５】本実施例の通信装置におけるメモリへのデータ
書き込み処理を示すフローチャートである。

【図６】本実施例の通信装置におけるメモリよりのデー
タ読み出し処理を示すフローチャートである。

【図７】従来のメモリ管理方法を説明する図である。

【符号の説明】

１００ＣＰＵ１０１ＲＯＭ１０２ＲＡＭ１０３メモリ１０４回線制御装置（ＮＣＵ）１１１〜１１４メモリブロック

Claims

【特許請求の範囲】

【請求項１】メモリ空間を複数個のアドレスからなる
ブロックに分割し、記憶内容の消去動作を該ブロック単
位で行うメモリを使用する情報処理装置におけるメモリ
管理方法であって、少なくとも１つのブロックをメモリの記憶内容を管理す
る管理情報の記憶領域として使用し、残りの領域をデー
タの記憶領域に充てて循環アドレスとして作用する如く
使用し、記憶するデータのファイルはその発生順にデー
タの記憶領域にスタックするとともに、スタックされた
ファイルの記憶場所と該ファイルの必要性を示す情報と
を該管理情報として記憶し、少なくとも１つのブロック
内に記憶されたデータが全て不必要と判定された場合に
は、そのブロック内のデータの一括消去動作を行うこと
を特徴とするメモリ管理方法。
【請求項２】記憶されたデータのファイルの読み出し
を行う際には、前記管理情報に含まれる記憶場所に関す
る情報をもとに読み出し動作を行い、１回又は所定回数
の読み出し動作終了後に該ファイルが不必要である旨判
定する情報を、前記ファイルの必要性を示す情報として
前記管理情報に自動的に書き加えることを特徴とする請
求項１に記載のメモリ管理方法。
【請求項３】前記情報処理装置を操作する操作者の指
示により、記憶したデータのファイルが不必要である旨
入力された場合には、不必要と判定できる情報を前記フ
ァイルの必要性を示す情報として前記管理情報に書き加
えることを特徴とする請求項１に記載のメモリ管理方
法。