JPH08251101A - 転送路割り当てシステム - Google Patents

Abstract

(57)【要約】 【課題】 高性能で、さまざまなアプリケーションに対
するフレキシビリティがあり、転送要求がポートの利用
可能である確率に依存することなく最終的にスイッチに
よって処理されることを保証でき、回路切り換えとフレ
ーム切り換えの両方を行なう。 【解決手段】 転送路割り当てシステム５０は、チャン
ネル３２のそれぞれに対応する複数のポート３３と、ポ
ート３３に関係付けらたメモリ手段８４と、分配ネット
ワーク３６２と、スケジューラ１１８と、転送要求を拒
絶および許可するように構成されたアービトレータ１２
３と、データ１１の出所としての出所ポート３３への将
来のアクセスの順序を決めるための出所ポート３３に関
係付けられ、順序は拒絶された転送要求に対応する少な
くとも１つの宛先ポート３３を含む出所公平性保証手段
１３０”とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、広義にはデータ通
信と光ファイバーに関し、より詳細には、すべてのデー
タ転送要求が最終的にポートの利用可能性に左右される
ことなく光ファイバースイッチによってサービスされる
ようにする公平性保証機構を有する、光ファイバーネッ
トワークのための光ファイバースイッチを介して光ファ
イバーポート間でデータ転送路を割り当てるためのフレ
キシブルで高性能の転送路割り当てシステムとその方法
に関する。

【０００２】

【従来の技術】データ通信ネットワークは一般に、例え
ばコンピュータ、周辺機器その他の要素あるいは装置間
での相互通信を可能にする相互接続された通信チャンネ
ル群を含んでいる。従来、ネットワークは同軸ケーブル
構成やツイストペアケーブル構成を用いて形成され、適
当なインターフェースあるいはネットワークスイッチを
介して相互接続された通信チャンネルを用いて構成され
ていた。

【０００３】ネットワーク業界において、光ファイバー
ケーブルは、その帯域幅の広さ、良好な伝擂特性および
その他の伝送特性の最適性から、同軸ケーブルやツイス
トペアに代わってますます広く用いられるようになって
いる。近年、ファイバーチャンネルプロトコルが開発さ
れ、情報システムに関する米国標準規格（ＡＮＳＩ）と
して採用された。ファイバーチャンネルの工業規格はた
とえば情報システムに関する米国標準規格（ＡＮＳＩ）
（１９９３年）のＦｉｂｒｅ ＣｈａｎｎｅｌＰｙｓｉ
ｃａｌ Ａｎｄ Ｓｉｇｎａｌｌｉｎｇ Ｉｎｔｅｒｆ
ａｃｅ，ｒｅｖ．４．２に詳細に規定されている。ファ
イバーチャンネルの工業規格によれば、この規格に適合
した光ファイバーネットワークを介して可変長のデータ
フレームの通信を可能にすることによって、従来の工業
規格に比べて遥かに高い性能とフレキシビリティを得る
ことができる。

【０００４】図９は、可変長のフレーム１１を示す。こ
の可変長フレーム１１は、可変長フレーム１１の始まり
を示す２進シーケンスである４バイトのフレーム始点
（ＳＯＦ）標識１２を有する。ＳＯＦ標識１２の後に
は、２４バイトのヘッダ１４が設けられる。このヘッダ
１４は、可変長フレーム１１の出所アドレス及び宛先ア
ドレスと、可変長フレーム１１が制御情報であるか実デ
ータであるか等を指定するものである。ヘッダ１４の後
には、可変長データ１６のフィールドがある。データ１
６の長さは、０から２，１１２バイトまである。データ
１６の後には、誤り検出のための４バイトのＣＲＣ（周
期冗長検査）符号１７があり、さらに４バイトのフレー
ム終点（ＥＯＦ）標識１８がある。図９の可変長フレー
ム１１は、固定フレームよりはるかにフレキシブルであ
り、アプリケーションに応じたニーズに応えることがで
きる点ではるかに高い性能をもたらすものである。

【０００５】ファイバーチャンネルの工業規格はまた、
いくつかの異なる種類のデータ転送を可能とするもので
ある。クラス１転送には回路切り換え、すなわち、ネッ
トワークスイッチを介した指定のデータ転送路を必要と
し、またネットワーク要素間での２つ以上、しばしば多
数のデータフレームの転送が行なわれる。これに対し
て、クラス２転送では１つのネットワーク要素から他の
ネットワーク要素に１つのフレームが転送されるたび
に、ネットワークスイッチを介した１つの転送路の割り
当てを必要とする。

【０００６】

【発明が解決しようとする課題】ファイバーチャンネル
工業規格に従ったネットワークを実施するための光ファ
イバースイッチは、まだ初期段階にある。当業界で知ら
れるこの光ファイバースイッチの１つに、米国ＩＢＭ社
の製造販売するＡＮＣＨＯＲがある。しかし、ＡＮＣＨ
ＯＲインターフェースの性能は、多くのアプリケーショ
ンにおいて最適とはいえず、大幅な改善の余地がある。
さらに、この不完全なＡＮＣＨＯＲインターフェース
は、主としてクラス１転送の回路切り換えを可能とし
て、クラス２転送のためのフレーム切り換えについて
は、非常に制約の大きいものであるという点でフレキシ
ビリティに欠けるものである。

【０００７】さらに、従来のほとんどの光ファイバース
イッチは、利用可能になポートを割り当てるというもの
であった。スイッチを介した転送要求が、最終的にスイ
ッチによってサービスされることを保証する機構は存在
しなかった。かかるスイッチは確率に依存するものであ
る。すなわち、転送要求が長期間にわたってあるポート
へのアクセスを一貫して拒否されることはないと考えら
れる。しかし、かかる従来のスイッチでは、所望のポー
トへのアクセスを一貫して拒否されるデータフレームも
存在する。さらに、この問題はポートアクセスのプロト
コルにおける共鳴すなわち繰り返しパターンによって深
刻になる、すなわち、長いシーケンスによって、１つあ
るいはそれ以上のポートへの非常に規則的な周期的なト
ラヒックパターンが生じる可能性がある。このパターン
がポート資源の割り当ての態様と一致すると、このシー
ケンスはポート資源の割り当てを停止し、他のシーケン
スの速度を低下させる可能性さえある。

【０００８】したがって、当業界において光ファイバー
ネットワークのためのファイバーチャンネル規格を、既
存のシステよりはるかに高い性能とフレキシビリティを
実現しながら実施するための、新たな改良されたシステ
ムが必要とされている。特に、高性能で、さまざまなア
プリケーションに対するフレキシビリティがあり、転送
要求がポートの利用可能である確率に依存することなく
最終的にスイッチによって処理されることを保証する、
回路切り換えとフレーム切り換えの両方を行なうことの
できる、光ファイバースイッチのための転送路割り当て
システムとその方法が必要とされている。

【０００９】本発明の目的は、上述した当該分野におい
て周知の従来技術の問題点を解決することである。

【００１０】本発明の他の目的は、光ファイバーネット
ワークの光ファイバースイッチのための高性能な転送路
割り当てシステムとその方法を提供することである。

【００１１】本発明の他の目的は、ファイバーチャンネ
ル規格にしたがってクラス１転送のわめの回路切り換え
とクラス２転送のためのフレーム切り換えの両方を効率
的に行なうことのできる光ファイバースイッチのための
フレキシブルな転送路割り当てシステムとその方法を提
供することである。

【００１２】本発明の他の目的は、転送要求がポートが
利用できる確率に依存せずスイッチによって最終的に処
理されるよう保証することを可能にする光ファイバース
イッチのための転送路割り当てシステムとその方法を提
供することである。

【００１３】

【課題を解決するための手段】つまり、本発明は光ファ
イバーネットワークにおいて光ファイバースイッチを介
した高性能のデータ転送を行なうための新しい転送路割
り当てシステムとその方法を提供するものである。この
新しい転送路割り当てシステムは次のように構成され
る。複数のポートがネットワークの複数の光ファイバー
チャンネルに関係付けられる。それぞれのポートは送信
器と受信器からなる対応するポートインテリジェンス機
構を有する。

【００１４】メモリインターフェースシステムが複数の
ポートインテリジェンス機構（あるいはポートに関係付
けられ、クラス２データ転送（フレーム切り換え）につ
いて、出所ポートからの新しい着信データフレームの一
時的格納を行なう。このメモリインターフェースシステ
ムがクラス１データ転送（回路切り換え）のためのバイ
パス転送路を有する。

【００１５】スイッチモジュールは、制御分配ネットワ
ーク（ＣＤＮ）、データ用の主分配ネットワーク（ＭＤ
Ｎ）、およびデー用の混合分配ネットワーク（ＩＤＮ）
等のいくつかの分配ネットワークからなる。スイッチモ
ジュールはメモリインターフェースシステム間で選択的
にデータ転送路を相互接続することができる。

【００１６】セントリは、スイッチモジュールを介して
メモリインターフェースシステムと通信する。セントリ
はメモリインターフェースシステムが新しいデータフレ
ームを受け取ったことを判定し、メモリインターフェー
スシステムにこの新しいデータフレームの転送路データ
を要求する。

【００１７】スケジューラは、それぞれのポートに対応
する宛先待ち行列を維持する。スケジューラはセントリ
が新しいデータフレームを認識した後セントリから転送
路データを受け取る。この転送路データには、たとえば
出所ポート標識、メモリアドレス、および宛先ポート標
識が含まれる。スケジューラは適当な宛先ポートに対応
する宛先待ち行列に転送路データを入れ、各宛先待ち行
列からの転送路データをその宛先待ち行列によって定ま
る順序で検索する。スケジューラは、グルー論理によっ
て定義される順序（本実施形態では連続的な順序）で宛
先待ち行列をサービスする。

【００１８】グルー論理は、ポートインテリジェンス機
構と対話して、それぞれのポートに対応する送信器がビ
ジーであるか使用可能（すなわちチャンネルへのデータ
の送信とスイッチからのデータの受信が可能な状態）で
あるかを判定する。この問い合わせに基づいて、グルー
論理はサービスすべき次の宛先ポートを同定し、スケジ
ューラにそれを知らせる。次に、スケジューラはこの次
の宛先ポートに対応する宛先待ち行列にアクセスする。

【００１９】アービトレータが、スイッチモジュールを
介したデータ転送を最終的に制御し、スケジューラおよ
びポートインテリジェンス機構と通信する。アービトレ
ータはポートが使用可能であるか、あるいは他のデータ
転送要求をサービスするために使用中であるかを判定す
る。使用可能であれば、アービトレータは主分配ネット
ワークあるいは混合分配ネットワークを介したポート間
でのデータ通信（クラス１転送あるいはクラス２転送）
を可能にする。

【００２０】本発明の重要な特徴は、このアービトレー
タが、転送要求が適切な時間にまた最終的に宛先ポート
によってサービスされるように保証するための任意の数
の公平性保証機構を有する。出所公平性保証機構と宛先
公平性保証機構がそれぞれのポートに専用に関係付けら
れている。それぞれの出所公平性保証機構および公平性
保証機構は、対応するポートへの将来のアクセスの順序
をデータの出所およびデータの宛先としてそれぞれ確立
する。順序の指定には、少なくとも１つのポート標識の
指定が含まれる。つまり、それぞれの出所公平性保証機
構は将来のアクセスを調整すべき少なくとも１つの宛先
ポートを有し、同様に、それぞれの宛先公平性保証機構
は将来のアクセスを調整すべき少なくとも１つの出所ポ
ートを有する。

【００２１】さらに、本発明の実形態では、複雑性を最
小限にし、必要なメモリを少なくするために、それぞれ
の公平性保証機構はネクスト・イン・ライン標識を用い
て構成される。次出所標識は求められた転送要求の直後
の、ビジー状態になる転送要求の宛先ポート標識のみを
格納する。さらに、次宛先標識は、求められた転送要求
の直後の、ビジー状態になる転送要求の出所ポート標識
のみを格納する。以上のような方法は、宛先待ち行列が
スケジューラによって所定のサービス待ち行列順序（実
施形態では連続的な順序）でサービスされることによっ
て可能となるものである。状態の情報に簡単にアクセス
することができる。

【００２２】アービトレータにはさらに、ある転送要求
がパケット転送を行なうためのものであるが専用転送路
（回路切り換え）転送を行なうためのものであるかを判
定するためのクラス判定機構を設けることもできる。専
用転送路転送の場合には、アービトレータは宛先ポート
がデータの受信と送信の両方が可能な状態であるか、ま
た出所ポートがデータの送出が可能な状態であるかを判
定する。

【００２３】以上の目的のすべてを達成することに加え
て、本発明には多くの利点があり、そのいくつかを次に
説明する。

【００２４】本発明の利点は、この転送路割り当てシス
テムは転送路の集中制御を可能にし、その結果ハードウ
エアが最小限ですみ、転送統計に簡単にアクセスするこ
とができることである。

【００２５】本発明の他の利点は、この転送路割り当て
システムと公平性保証機構はともに設計が簡単であり、
安価で量産に適し、また信頼性と動作効率が高いことで
ある。

【００２６】本発明の他の利点は、この公平性保証機構
は光ファイバースイッチの性能とスループットを大幅に
向上させることである。

【００２７】当業者には、本発明の他の目的、特徴およ
び利点は以下の図面と詳細な説明から明らかになるであ
ろう。かかる目的、特徴および利点も本発明の範囲に含
まれるものである。

【００２８】

【発明の実施の形態】次に、本発明に係るメモリインタ
ーフェースシステムについて、図面を参照して説明す
る。なお、添付図面において、同一符号は同一部品を指
す。図１は、光ファイバースイッチ３０の概略図を示
す。この光ファイバースイッチ３０は、複数の光ファイ
バーチャンネル３２の選択的相互接続を可能にすること
によって、光ファイバーネットワークの実施を可能にす
るものである。光ファイバースイッチ３０は非常にフレ
キシブルなシステムであり、ファイバーチャンネル規格
に基づいたクラス１データ転送のための回路切り換え
と、クラス２データ転送のためのフレーム切り換えの両
方を可能にし、また他の従来の光ファイバースイッチに
比べはるかに高性能なものである。

【００２９】アーキテクチャについていえば、光ファイ
バースイッチ３０は複数のチャンネルモジュール３４を
有し、このチャンネルモジュール３４に対応するポート
（Ｐ１〜Ｐｉ）３３を介して、光ファイバーチャンネル
３２が接続されている。それぞれのチャンネルモジュー
ル３４は、１つあるいはそれ以上の光ファイバーチャン
ネル３２に接続されている。それぞれのチャンネルモジ
ュール３４は、後に詳しく述べるが、各チャンネルを用
いたデータ通信のためのポートインテリジェンス、クラ
ス１データ転送のためのバイパスおよびクラス２データ
転送のためのデータフレームの一時的格納のための受信
メモリを提供する。チャンネルモジュール３４はスイッ
チモジュール３６に接続されており、スイッチモジュー
ル３６は電源３７から電気エネルギーを受け取ってこれ
を分配する。本実施形態では、スイッチモジュール３６
は、バックプレーンの一部として設けられ、多数の機能
インターフェース要素を有する。

【００３０】スイッチモジュール３６は、状態マルチプ
レクサ４１（ＭＵＸ）を有する。この状態マルチプレク
サ４１は、チャンネルモジュール３４からポート３３と
このポート３３に関係する回路に関する状態信号を受信
するように構成されている。状態信号には少なくとも、
そのチャンネルモジュール３４に対応する受信メモリ８
４（図２）が新しいフレームを受信したことを示す「新
フレーム着信」信号と、ポート３３から受け取ったデー
タを受信メモリ８４から光ファイバースイッチ３０を介
して送れるか否かを示す「受信器ｒｅａｄｙ」または
「ｒｘｒｅａｄｙ」信号と、混合分配ネットワーク（Ｉ
ＤＮ）４４がデータ転送可能（使用されていない）かデ
ータ転送不能（現在使用中）であるかを示す「混合バス
ｒｅａｄｙ」信号と、ポート３３に対応するポートイン
テリジェンス機構７３（図２）が活動状態であるか不活
動状態であるかを示す「ポート活動状態」信号と、ポー
ト３３に対応する送信メモリ８６（図２）が光ファイバ
ースイッチ３０から（ポート３３に宛てられた）データ
を受信可能であるか否かを示す「送信器ｒｅａｄｙ」信
号と、混合分配ネットワーク４４が混合転送を実行可能
であるか否かを示す「混合ｒｅａｄｙ」信号と、転送路
割当システム５０にチャンネルモジュール３４の対応す
る状態／制御論理回路８５（図２）から状態情報が転送
可能であるか否かを示す「状態転送ｒｅａｄｙ」信号す
なわち「ｘｆｅｒ ｒｅａｄｙ」信号とが含まれる。

【００３１】図１に示すように、主分配ネットワーク
（ＭＤＮ）４２が、光ファイバーチャンネル３２のデー
タ転送路を選択的に相互接続する。制御分配ネットワー
ク（ＣＤＮ）４３が主分配ネットワーク（ＭＤＮ）４２
を制御し、さまざまなチャンネルモジュール３４に制御
信号を送る。混合分配ネットワーク（ＩＤＮ）４４が、
チャンネルモジュール３４の間の混合転送路を選択的に
相互接続する。混合転送路は主分配ネットワーク４２に
関係付けられたデータ転送路とは別の、主分配ネットワ
ーク４２のデータ転送路が使用されているときに選択さ
れた光ファイバーチャンネル３２間のデータの流れを可
能にするデータ転送路の集合である。最後に、オプショ
ンとしてプロセッサセレクタ４５を、光ファイバースイ
ッチ３０に分散されたプロセッサやコントローラを相互
接続するための補助システムの一部として設けることが
できる。

【００３２】転送路割り当てシステム５０は、スイッチ
モジュール３６、より詳細には状態マルチプレクサ４
１、主分配ネットワーク４２、制御分配ネットワーク４
３及び混合分配ネットワーク４４に接続されている。転
送路割当システム５０は、スイッチモジュール３６中お
よび光ファイバーポート３３の間のデータ相互接続路を
割り当て、接続の優先順位を決定する。

【００３３】また、スイッチモジュール３６には、要素
コントローラ（ＥＣ）５８を接続することもできる。要
素コントローラ５８は、基本的にはネームサーバ、時間
サーバその他のインターフェースシステム３０のための
サーバを提供する。要素コントローラ５８は、転送路割
り当てシステム５０との間でサーバ情報の通信を行うた
めのデータリンク６１と、転送路割当システム５０との
間で状態／制御信号をやりとりするための状態／制御結
線６２とを有する。また、要素コントローラ５８は、結
線６４を介してチャンネルモジュール３４およびマイク
ロプロセッサセレクタ４５と、初期化情報や構成情報を
やりとりする。

【００３４】好ましくは、各チャンネルモジュール３４
は、図２の概略回路図に示すように構成される。同図に
示すように、各チャンネルモジュール３４は、メモリイ
ンターフェースシステム７２と接続されたポートインテ
リジェンスシステム７１を有する。本実施形態では、ポ
ートインテリジェンスシステム７１は、１つ或いはそれ
以上のポートインテリジェンス機構７３を有する。それ
ぞれの光ファイバーチャンネル３２に、１つのポートイ
ンテリジェンス機構７３が割り当てられる。それぞれの
ポートインテリジェンス機構７３は、受信器（ＲＸ）７
４、送信器（TＸ）７６、オプティカルリンクカード
（ＯＬＣ）７５、および状態／制御（ＳＴＡＴＣＮＴ
Ｌ）論理回路８５を有する。受信器７４と送信器７６
は、対応する入力光ファイバー７９および出力光ファイ
バー８３（図１には、集合的に光ファイバーチャンネル
３２として示す）を介して、ファイバーチャンネル規格
プロトコルにしたがってチャンネルの固有のビットレー
トでデータの送受信を行なうようになっている。

【００３５】オプティカルリンクカード７５は、ポート
インテリジェンス機構７３を光ファイバーチャンネル３
２に直接インターフェースするのに用いられる。オプテ
ィカルリンクカード７５は、光ファイバーチャンネル３
２の入力光ファイバー７９と受信器７４の間の光・電気
変換と、シリアル・パラレル変換を可能にする。さら
に、オプティカルリンクカード７５は、光ファイバーチ
ャンネル３２の出力光ファイバー８３と送信器７６の間
の電気・光変換と、パラレル・シリアル変換を可能にす
る。オプティカルリンクカード７５は、例えば米国ＩＢ
Ｍ社の製造販売するモデルオプティカルリンクカード２
６６や、米国ＥＬＤＥＣ社の製造販売するモデルＭＩＭ
２６６等の任意の適当なオプティカルリンクカードとす
ることができる。

【００３６】状態／制御論理回路８５は、対応する双方
向の制御結線８７、９１によって受信器７４と送信器７
６の両方を監視・制御する。さらに、状態／制御論理回
路８５は、制御結線９５上で制御分配ネットワーク４３
（図１）と制御信号をやりとりし、結線９６上で状態マ
ルチプレクサ４１（図１）に、例えば対応するポート３
３が利用可能であるか使用中であるかを示す状態信号を
提供し、結線９７を介してメモリインターフェースシス
テム７２に制御信号を送る。さらに、状態／制御論理回
路８５は、受信器７４が新たなフレームを受信するとき
これを認識し、その転送クラス１又は転送クラス２、お
よび新しいフレームそれぞれの長さを判定する。たとえ
ば光ファイバースイッチ３０（図１）をクラス１データ
転送のための双方向の転送路を確保するようにセットア
ップするために、最初に光ファイバースイッチ３０中を
送られるＳＯＦｃ１の場合のように、フレームがデータ
を持っていないことがある。

【００３７】メモリインターフェースシステム７２は、
ポートインテリジェンスシステム７１、特にそこに含ま
れるそれぞれのポートインテリジェンス機構７３に、シ
リーズ接続あるいはカスケード接続される。メモリイン
ターフェースシステム７２は、クラス１バイパスデータ
結線９８、９９によってクラス１データ転送及びクラス
２データ転送のため、一時的格納を可能にする。クラス
２データ転送のためのデータの格納を行なうために、メ
モリインターフェースシステム７２は、出所データ用の
受信メモリ８４、宛先データ用の送信メモリ８６、およ
び受信メモリ８４と送信メモリ８６を制御するためのメ
モリ制御論理回路８８を有する。受信メモリ８４と送信
メモリ８６は、必要であれば多数のバッファあるいはメ
モリブロックに分けることができる。

【００３８】メモリインターフェースシステム７２がポ
ートインテリジェンスシステム７１からクラス１出所デ
ータを受け取ると、この出所データは受信メモリ８４を
迂回して、バイパスデータ結線９８、マルチプレクサ６
６及びデータ結線８９に送られる。データ結線８９は、
出所データをスイッチモジュール３６の主分配ネットワ
ーク４２または混合分配ネットワーク４４のデータバス
に送る。メモリ制御論理回路８８は、受信器７４からク
ラス１データ転送であるかクラス２データ転送であるか
を示すタグ８１’を受け取り、それにしたがってクラス
制御結線６５上でマルチプレクサ６６を制御する。受信
器７４は着信データのヘッダ１４（図９）に基づいてタ
グ８１’を生成する。本実施形態では、２ビットのタグ
が用いられる。タグ「００」は未使用を表わす。タグ
「０１」はデータを表わす。タグ「１０」はクラス１デ
ータ転送のＳＯＦあるいはＥＯＦを表わす。タグ「１
１」はクラス２データ転送のＳＯＦあるいはＥＯＦを表
わす。

【００３９】メモリ制御論理回路８８がタグ８１’から
判定するように、メモリインターフェースシステム７２
が着信クラス２出所データ（およびＳＯＦｃｌフレー
ム）を受け取ると、受信メモリ８４はメモリ制御倫理回
路８８の制御のもとにデータ結線８１を介して、受信器
７４から出所データを読み出し格納する。さらに、タイ
ミングが適当であれば、受信メモリ８４は制御論理回路
８８の制御のもとに、データ結線６７、マルチプレクサ
６６、およびデータ結線８９を介して、データをスイッ
チモジュール３６（図１）の主分配ネットワーク４２あ
るいは混合分配ネットワーク４４のデータバスに書き込
む。受信メモリ８４からデータバスにデータを転送する
ために、制御分配ネットワーク４３は状態／制御論理回
路８５に制御信号９５を送り、状態／制御論理回路８５
は制御結線９７を介して、メモリ制御論理回路８８に送
出信号を送る。この送出信号は、メモリ制御論理回路８
８が制御結線９２を介して受信メモリ８４に送ると共
に、メモリ制御回路８８がクラス制御結線６５を用いて
マルチプレクサ６６を制御し、このマルチプレクサ６６
が受信メモリ８４から送出信号をデータ結線８９に送る
ようにする。必要であれば、制御分配ネットワーク４３
は、状態／制御論理回路８５に削除信号を送ることによ
って、受信メモリ８４内のフレームを削除することがで
きる。状態／制御論理回路８５は、制御結線９７を介し
てメモリ制御論理回路８８に削除コマンドを送る。

【００４０】主分配ネットワーク４２あるいは混合分配
ネットワーク４４のデータバスから宛先ポート３３への
宛先データは、データ結線９４によって送信メモリ８６
に送られ、またバイパスデータ結線９９によってマルチ
プレクサ６９に送られる。タグ８１’上の２ビットタグ
と同様のタグ９４’上の２ビットタグが、この宛先デー
タがクラス１データ転送あるいはクラス２データ転送に
対応するとき、これをメモリ制御論理回路８８に通知す
る。クラス１宛先データが受信されると、メモリ制御論
理回路８８は制御結線６８を介して、マルチプレクサ６
９はデータ結線８２を介して、適当なポートインテリジ
ェンス機構７３の送信器７６にデータを直接送ることに
よって、送信メモリ８６をバイパスするようにマルチプ
レクサ６９を制御する。これに対して、メモリインター
フェースシステム７２がクラス２宛先データを受け取る
と、メモリ制御論理回路８８は、この着信宛先データを
データ結線９４を介して格納するように、送信メモリ８
６を制御する。タイミングが適当であれば、この宛先デ
ータは最終的にはメモリ制御論理回路８８の制御のもと
にデータ結線１０２、マルチプレクサ６９、およびデー
タ結線８２を介して適当なポートインテリジェンス機構
７３の送信器７６に送られる。

【００４１】図３は、図１のこの新しい転送路割り当て
システム５０の一実施形態を詳細に示す。上述したよう
に、転送路割り当てシステム５０は、スイッチモジュー
ル３６（図１）を介したデータ転送路の割り当てを高性
能に実行する。アーキテクチャについていえば、この転
送路割り当てシステム５０の実施例は、図３に示すよう
に以下の構成要素を有する。すなわち、シーケンサ１０
１が制御結線１０３を介してＣＤＮ４３に接続されてい
る。セントリ１０４が制御結線１０６を介してＣＤＮ４
３とつながっており、また制御結線１０７を介してシー
ケンサ１０１に接続されている。タイマ１０８が制御結
線１１１を介してセントリ１０４とグルー論理回路１１
３につながっている。グルー論理１１３は制御結線１１
２を介してセントリ１０４と制御信号をやりとりし、ま
た制御結線１１４を介してシーケンサ１０１と制御信号
をやりとりする。スケジューラ１１８がポート（ｐ１〜
ｐｉ）３３（あるいはチャンネル３２）のそれぞれに対
応する宛先待ち行列（Ｑｐ１〜Ｑｐｉ）１２１を維持す
る。スケジューラ１１８は結線１１７、１２２を介して
グルー論理１１３と通信する。

【００４２】アービトレータ１２３が結線１２２を介し
てスケジューラ１１８に接続され、結線１１６を介して
グルー論理１１３に接続され、結線１２６を介してシー
ケンサ１０１に接続され、データ結線１２４を介してＭ
ＤＮ４２とＩＤＮ４４とつながっている。クローザ１２
８が結線１２９を介してシーケンサ１０１をモニター
し、制御結線１３１を介してＣＤＮ４３から制御信号を
受け取り、結線１３４を介してセントリ１０４、アービ
トレータ１２３、および要素コントローラ（ＥＣ）イン
ターフェース１３３につながっている。ＥＣインターフ
ェース１３３はシリアル結線１３５を介して要素コント
ローラ５８（図１）につながっている。

【００４３】シーケンサ１０１は、任意の適当な論理を
用いてたとえば次に説明するような機能を有する従来の
フィールドプログラマブルゲートアレー（ＦＰＧＡ）内
の状態機械として構成することができる。シーケンサ１
０１は制御結線１０３を介したＣＤＮ４３への主インタ
ーフェースとして機能する。シーケンサ１０１は基本的
にはセントリ１０４、アービトレータ１２３およびクロ
ーザ１２８の間でＣＤＮ４３の調整を行なう。

【００４４】セントリ１０４は、任意の適当な論理を用
いてたとえばＦＰＧＡ内の状態機械として構成すること
ができる。セントリ１０４は、状態ＭＵＸ４１（図１）
と状態／制御論理回路８５（図２）を介してポート３３
の新フレームの状態（“新フレーム”着信信号）をモニ
ターし、スイッチモジュール３６のＭＤＮ４２を介して
経路指定できる新しいフレームがあるかどうかを判定す
る。基本的には、セントリ１０４は確認されバッファさ
れたフレームのデータを収集し、経路指定テーブルを用
いて着信フレームのヘッダ（図４）から、適当なポート
３３に宛先ポート識別（ＤＩＤ）をマッピングし、新し
いフレームがある宛先ポート３３を宛先とするものであ
るか（すなわち、そのフレームをクラス１ストリームに
混合することができるかどうか）を判定し、また新しい
フレームが適正なものであるか誤ったものであるかを判
定する。

【００４５】セントリ１０４とタイマ１０８は、さらに
グルー論理１１３と結線１１２、１１７、１２２を介し
てスケジューラ１１８に待ち行列コマンド情報を与え
る。待ち行列コマンド情報には、追加信号、フレームビ
ジー（ｆｂｓｙ）信号、および削除信号（ｄｅｌ）信号
が含まれる。追加信号は、新しいフレームがメモリイン
ターフェースシステム７２（図２）の受信メモリ８４内
にあり、光ファイバースイッチ３０を介して経路指定可
能であるとき送出される。セントリ１０４からスケジュ
ーラ１１８に追加信号が送られるとき、追加コマンド、
宛先ポート（待ち行列）、リンクリスト末尾ポインタ、
クラス標識、出所ポート、出所バッファ番号、およびリ
ンクリストヘッダポインタ等の情報が送られる。

【００４６】ｆｂｓｙ信号は、受信メモリ８４に新しい
フレームがそのシステムには長すぎると考えられる所定
の期間（すなわちｆｂｓｙ期間）存在したとき送出され
る。セントリ１０４からスケジューラ１１８に送出され
るｆｂｓｙ信号は、前述したように一般に追加信号と同
じ情報を含む。

【００４７】削除信号は、新しいフレームが受信メモリ
８４内にｆｂｓｙ期間より長くフレームの削除を行なう
ことが可能な他の所定の期間（すなわち削除期間）存在
したとき送出される。削除信号は他のエラー状態に対し
ても発することができる。セントリ１０４からスケジュ
ーラ１１８に送出されるこの削除信号には、（ａ）削除
コマンド、（ｂ）出所ポート、および（ｃ）出所バッフ
ァ番号等の転送路データが含まれる。

【００４８】タイマ１０８は、デジタル信号プロセッサ
（ＤＳＰ）等の従来の任意の処理機構を用いて構成する
ことができる。タイマ１０８はある新しいフレームが、
あるチャンネルモジュール３２の受信メモリ８４内に存
在する時間を測定し、セントリ１０４からｆｂｓｙ信号
および削除信号をいつ発するかを決定する。このため、
タイマ１０８は内部にそれぞれの新しいフレームのｆｂ
ｓｙ期間と削除期間を追跡するためのｆｂｓｙ／削除ク
ロックを保持する。タイマ１０８は、新しいフレームを
ポート３３から転送することができるとき結線１１１上
でセントリ１０４からｆｂｓｙ／削除クロックを起動す
るための開始（ＩＮＩＴ）信号１１１を受け取り、ｆｂ
ｓｙ／削除クロックをクリアするためにグルー論理１１
３と結線１１６、１１１を介してアービトレータ１２３
からタイマクリア（ｃｌr ）信号を受け取り、アービト
レータ１２３がタイマクリア信号を受け取っていない場
合に、ｆｂｓｙ期間と削除期間の経過後に結線１１１を
介してセントリ１０４にｆｂｓｙ信号と削除信号を出力
する。

【００４９】グルー論理１１３は、主としてセントリ１
０４、タイマ１０８、シーケンサ１０１、アービトレー
タ１２３、およびスケジューラ１１８の間のインターフ
ェースとして機能する。本実施形態では、グルー論理１
１３はＦＰＧＡあるいは他の適当な論理を用いて状態機
械として実施される。また、グルー論理１１３は本実施
例では他の機能を実行する。グルー論理１１３はシーケ
ンサ１０１を介してポートインテリジェンス機構７３が
データフレームを受け取れる状態であることを示す送信
ｒｅａｄｙ（ｔｘｒｅａｄｙ）信号と混合ｒｅａｄｙ信
号をモニターする。グルー論理１１３は循環探索シーケ
ンスを実行する。このシーケンスでは発せられないｔｘ
ｒｅａｄｙ信号および混合ｒｅａｄｙ信号をマスクする
ことによって発せられたｔｘｒｅａｄｙ信号および混合
ｒｅａｄｙ信号が順次探索され、これによってデータを
受け取るべき次の宛先ポート３３（サービスすべき次の
宛先待ち行列１２２のように）が判定される。グルー論
理１１３は結線１１７、１２２を介してスケジューラ１
１８にサービスすべき次の宛先ポートの識別を送る。こ
のとき、グルー論理１１３はスケジューラ１１８に二重
リンクリスト待ち行列の先頭を同定するベースポインタ
アドレスと特定の宛先待ち行列を同定する宛先待ち行列
標識からなるワードを送る。

【００５０】ＤＳＰ等の任意の従来の処理機構を用いて
構成することのできるスケジューラ１１８は、宛先待ち
行列（Ｑｐ１〜Ｑｐｉ）１２１を維持・管理し、セント
リ１０４から待ち行列管理コマンド、詳細には追加信
号、ｆｂｓｙ信号、および削除信号を受け取る。また、
スケジューラ１１８は、グルー論理１１３から結線１１
７、１２２を介して次宛先ポート信号を受け取る。この
次宛先ポート信号はサービスすべき次のポート３３（し
たがって、サービスすべき次の宛先待ち行列１２１）を
示す。

【００５１】スケジューラ１１８はそれぞれの光ファイ
バーポート（ｐ１〜ｐｉ）３３に対する宛先待ち行列
（Ｑｐ１〜Ｑｐｉ）１２１を維持・更新し、対応する各
ポート３に関係する待ち行列エントリを格納するように
構成される。それぞれの待ち行列エントリは、（ａ）デ
ータの転送元となる出所ポート３３、（ｂ）そのフレー
ムが位置する受信メモリ８４内の出所バッファ番号、お
よび（ｃ）その待ち行列エントリが通常のフレームエン
トリ、クラス１データ転送の始点であるフレーム（“Ｓ
ＯＦｃｌ”）のエントリ、待ち行列先頭エントリ、待ち
行列末尾エントリのいずれであるかを示すフラグを同定
する転送路データを有する。それぞれの待ち行列は、リ
ンクリスト、好適には二重あるいは複数リンクリストに
よって関係付けられ、それぞれの待ち行列エントリは、
（前の出所ポートとバッファ番号を用いて）前の待ち行
列エントリを指定する後方リンクリストおよび（次の出
所ポートとバッファ番号を用いて）後続の待ち行列エン
トリを指定する前方リンクと関係付けられる。二重リン
クリストは最小限のハードウエアで待ち行列を構築し操
作する簡単な方法を提供するものである。

【００５２】スケジューラ１１８が、セントリ１０４か
らの追加信号によってポートインテリジェンス機構７３
からの新しいフレームに関する転送路データを受け取る
と、スケジューラ１１８はこの転送路データを前方およ
び後方リンクとともに適当な宛先待ち行列１２１に格納
する。

【００５３】スケジューラ１１８は、グルー論理１１３
によって定められる順序にしたがって待ち行列１２１か
らのデータを書き出す。さらに、スケジューラ１１８が
特定の宛先待ち行列１２１から転送路データを書き出す
とき、スケジューラ１１８はこの宛先待ち行列１２１か
ら対応するリンクリストによって定められる順序にした
がって待ち行列エントリを検索し、出所ポート３３と宛
先ポート３３への新しいフレームの転送の要求をアービ
トレータ１２３に送る。アービトレータ１２３は、関係
するポートが使用可能であればスイッチモジュール３６
にＭＤＮ４２を介して適当なデータ転送路を相互接続さ
せる。

【００５４】スケジューラ１１８が、セントリ１０４か
らのあるフレームに対応するｆｂｓｙ信号を受け取る
と、スケジューラ１１８はこのｆｂｓｙ信号に対応する
待ち行列エントリを取り、この待ち行列エントリをその
データの出所であるポート３３に対応する宛先待ち行列
１２１に移動して、そのデーフレームタが最終的にもと
のポート３３に戻されるようにする。

【００５５】スケジューラ１１８が、あるフレームに対
応する削除信号を受け取ると、スケジューラ１１８はそ
のフレームに対応する待ち行列エントリを削除する。こ
の削除されるフレームは前にセントリ１０４からのｆｂ
ｓｙ信号によってもとの出所ポート３３に対応する待ち
行列に入れられたものであることに注意しなければなら
ない。

【００５６】アービトレータ１２３は、任意の適当な論
理、好適にはＦＰＧＡを用いて構成される状態機械で構
成される。アービトレータ１２３はポートインテリジェ
ンス機構７３の状態を追跡し、ポートインテリジェンス
機構７３がデータの送受信を行なえるかどうかを判定
し、ポートインテリジェンス機構７３間の接続を調整す
る。すなわち、アービトレータ１２３はポートインテリ
ジェンス機構７３の状態／制御論理８５（図２）によっ
て生成される送信ｒｅａｄｙ (ｔｘｒｅａｄｙ）信号、
混合ｒｅａｄｙ信号、混合バスｒｅａｄｙ信号、および
受信ｒｅａｄｙ（ｒｘｒｅａｄｙ）信号をモニターす
る。また、アービトレータ１２３が特定の出所ポート３
３から特定の宛先ポート３３へデータを転送するための
転送要求信号をスケジューラ１１８から受け取ると、ア
ービトレータ１２３はこの転送がクラス１（回路切り換
え）であるかクラス２（フレーム切り換え）であるかを
判定する。

【００５７】クラス１である場合、アービトレータ１２
３はこの特定の出所ポート３３と宛先ポート３３がデー
タの送信と受信の両方に使用できるかどうかを判定す
る。これはクラス１転送は双方向であり、スイッチ３０
を介した専用のデータ転送路を必要とするためである。
クラス２である場合、アービトレータ１２３はこの特定
の出所ポート３３が転送可能であるか、また特定の宛先
ポート３３がデータフレームを受信できる状態であるか
どうかを判定する。

【００５８】ポート３３が転送（クラス１あるいは２）
を行なえる状態ではないとき、アービトレータ１２３は
スケジューラの要求を拒絶し、スケジューラ１１８は後
で転送要求が最終的に認められるまで任意の適当なアル
ゴリズムを用いて再度この転送要求を送る。アービトレ
ータ１２３によって転送要求が認められると、アービト
レータ１２３はＭＤＮ４２が適当な出所ポート３３を適
当な宛先ポート３３に接続するようにＭＤＮ４２（図
１）を制御する。さらに、データ転送要求がアービトレ
ータによって認められたとき、アービトレータ１２３は
スケジューラ１１８にスケジューラクリア信号を送り、
スケジューラ１１８に関係するリンクリスト待ち行列か
ら関係する待ち行列エントリを削除させる。また、アー
ビトレータ１２３はタイマ１０８にタイマクリア信号を
送って転送されるデータフレームに対するタイマの内部
ｆｂｓｙ／削除クロックをクリアする。

【００５９】アービトレータ１０８は、さまざまな態様
で構成して上述した機能を達成することができる。しか
し、アービトレータ１０８の好適なアーキテクチャと方
法論は次に述べるとおりである。ここに説明するアービ
トレータ１０８は、スケジューラ１０４からの要求１２
１が１つも拒絶されることのないように、資源の割り当
ての公平性を保証するための公平性保証アルゴリズムを
実施する点で好適である。つまり、このアービトレータ
１０８は、すべての転送要求が適切な時間にサービスさ
れ、確率に依存しないようにするものである。

【００６０】次に、公平性保証アルゴリズムについて説
明する。この公平性保証アルゴリズムは、光ファイバー
スイッチ３０を介したあらゆるデータ転送要求が常にサ
ービスされるようにし、それによって対応するデータが
スイッチ３０を介して１つのポート３３から他のポート
３３に経路指定されるようにする。従来の多くの場合の
ように、各ポート３３が厳密に利用可能性に応じて割り
当てられる場合、所望のポート３３へのアクセスが常に
拒絶されるデータが出てくる。この問題はポートアクセ
スのプロトコルにおける共鳴あるいは繰り返しパターン
によってより深刻になる場合がある。すなわち、長いシ
ーケンスによって１つあるいはそれ以上のポート３３へ
の非常に規則的で周期的なトラヒックパターンが生じる
場合がある。このパターンがポート資源の割り当てに一
致する場合、このシーケンスはポート資源の調整を不当
に終了し、他のシーケンスを遅くする可能性がある。

【００６１】アービトレータ１２３内に採用することの
できる非常に有効な公平性保証アルゴリズムの一例を説
明する。この公平性保証アルゴリズムは、拒絶された転
送要求を含むポートへのアクセスのためのシーケンスを
確立することによってデータが最終的にあるポートに転
送されることを保証するものである。このシーケンスは
たとえば待ち行列あるいはその他の表示機構を用いて実
施することができる。さらに、このシーケンスは任意の
所望の順序付けアルゴリズムあるいは順序付け法を実行
することができる。

【００６２】しかし、本実施形態では、このシーケンス
は１つの“ネクスト・イン・ライン（次）”標識を用い
て簡単に、また有効に実施することができる。すなわ
ち、“次”宛先標識が宛先ポートとしてのある特定のポ
ートについて“次の”転送要求を同定する。また、出所
ポートとしてのそれぞれのポートについて、“次の”転
送要求を同定する“次”出所標識がある。基本的には、
あるフレーム転送要求があるポート（出所あるいは宛先
ポート）へのアクセスを拒絶され、そのポートへのアク
セスを待っている他のフレーム転送要求がない場合、こ
の拒絶されたフレーム転送要求は、そのポートにアクセ
スすべき“次の”転送要求となる。同じポートを必要と
する後続のフレーム転送要求は、そのポートがこれら後
続のフレーム転送要求のあった時点で使用可能であるか
否かにかかわりなくアクセスを拒絶される。このシステ
ムは次の次転送要求のみを格納し、後続のフレーム転送
要求を格納しないことによって機能する。これは、宛先
待ち行列は所定の順序で（本実施例では順に）サービス
されるためである。最後に、次転送要求の識別のみが保
持されるため、必要なメモリと複雑性が最小限になるこ
とに注意しなければならない。

【００６３】後に詳述するように、クラス１およびクラ
ス２の両方のデータ転送を可能にするためには、ポート
３３に関係付けられるネクスト・イン・ライン標識（宛
先および出所）は次のように設定される。あるポート３
３の次宛先標識は（ａ）そのポートの宛先待ち行列内の
あるフレームが次の宛先であることを示す“dstQ”ある
いは（ｂ）そのポートのｒｘ（ピッチャ）側のクラス１
転送を示す“ＳＯＦｃ１”のいずれかに設定することが
できる。さらに、あるポート３３の次出所標識は（ａ）
“空”あるいは（ｂ）特定の宛先待ち行列１２１のいず
れかに設定することができる。

【００６４】図４にはこの公平性保証アルゴリズム、よ
り詳細には参照符号１３０で示すネクスト・イン・ライ
ン公平性保証アルゴリズムを理解するためのデータ経路
指定法の一例を示す。同図において、矢印１３０で示す
データ転送が現在進行中であり、同時に他の４つのデー
タフレームが、さまざまなポート３３へのアクセスをめ
ぐって光ファイバースイッチ３０内で競合している。ス
ケジューラ待ち行列１２１に示すように、ポートｐ１か
らポートｐ２へのあるフレーム（待ち行列Qp２内のフレ
ーム“１，１”；最初の桁は出所ポートを示し、第２の
桁はバッファすなわち出所ポートにおけるメモリブロッ
クを示す）がポートｐ１からポートｐ３への他のフレー
ム（待ち行列Qp３内のフレーム“１，２”）と競合す
る。しかし、ポートｐ１はすでにフレームを転送中であ
るため、上記の転送要求はいずれもこの時点では認めら
れない。待ち行列サービスは使用可能な宛先ポート３３
に対応する待ち行列に順次提供されるため、待ち行列Qp
３は転送許可が与えられた待ち行列Qp２の直後にサービ
スされる。これを参照符号１３１で示す。したがって、
待ち行列Qp３は出所ポートとしてのポートｐ１について
は次の出所であり、ｐ１の次出所ポート標識は待ち行列
Qp３を示す（簡単に示せば“次のSP［１］＝３”）。

【００６５】クラス１データ転送（図４には“ＳＯＦｃ
１”で表わす）の場合、状況はより複雑である。クラス
１データ転送には、宛先ポート３３のｔｘ（データを受
け取る）側だけでなく、その出所ポート３３のｔｘ側を
も必要とする。したがって、出所ポートｐ３からポート
ｐ１へのクラス１データ転送は、ポートｐ３を宛先とす
るフレームが転送されるまで待たねばならない。これ
は、ポートｐ３の次宛先標識を（そのポートのｒｘ（ピ
ッチャ）側のクラス１データ転送を示す）“ＳＯＦｃ
１”にセットすることによって、宛先ポートとしてのポ
ートｐ３の次の宛先としてポートｐ３においてＳＯＦｃ
１転送を確立することによって行なわれる。さらに、図
４の待ち行列Qp３内のフレーム“１，２”もまた宛先ポ
ートとしてのポートｐ３の次の宛先であり、これは“次
のDP［３］＝dstQ”で示される。

【００６６】公平性保証アルゴリズムが採用されると、
スケジューラ１１８内の待ち行列１２１からの待ち行列
エントリの削除は特に煩雑になる。たとえば、待ち行列
Qp３内のフレーム“１，２”が削除される場合を考え
る。この場合、フレーム“１，２”は待ち行列Qp３の先
頭から削除するだけでなく、これらのポートに対応する
次出所標識および宛先標識からも削除しなければならな
い。これを行なわないと、“デッドリ・エンブラス”が
起こることがある。たとえば、待ち行列Qp１内のフレー
ム“３，１”（すなわちＳＯＦｃ１転送）をポートｐ３
の次出所標識（すなわち次のSP［３］＝１）で指定した
とする。しかし、これは次のDP［３］＝dstQによって阻
止される。待ち行列Qp３のフレーム“１，２”が削除さ
れると、ポートｐ３を宛先とするフレーム“３，２”は
次の宛先にアクセスすることができるが、その所望の出
所ポートへのアクセスを得ることはできない。さらに、
次の出所ポートへのアクセスを持つフレーム“３，１”
は所望の次宛先ポートを得ることができない。この状態
は無期限に続く場合がある。

【００６７】次に、公平性保証機構を用いたアービトレ
ータについて説明する。図５から図８は、その動作のさ
まざまな段階で前述した公平性保証アルゴリズムを採用
したアービトレータ１０８の、アーキテクチャと方法を
示すフローチャートである。これらの図に示す機能は、
ハードウエア、ソフトウエア、あるいはその両者の組み
合わせによって達成することができる。しかし、本実施
形態では、アービトレータ１０８は多数のレジスタ／メ
モリアレーとつながった多数の論理状態機械として高速
ハードウエア内に構成される。すなわち、状態機械を用
いて図５から図８のそれぞれのフローチャートに示す方
法が実行され、レジスタ／メモリアレーは、次出所標識
および宛先標識および次に説明するその他の必要なデー
タを格納するように構成される。

【００６８】図５のフローチャート１３２は、高レベル
の方法論を示し、結線１２２（図３）を介してスケジュ
ーラ１０４から発せられるそれぞれの転送要求について
アービトレータ１２３によって実行される。図５から図
８に示すフローチャートでは、アービトレータ１２３は
転送要求に対してＭＤＮ４２（“ＭＤＮ許可”）あるい
はＩＤＮ４４（“ＩＤＮ許可”）の使用を認めることが
できる。アービトレータ１２３は転送要求に対して、宛
先としてのポート３３の使用（“dpNotFree ”）、出所
としてのポート３３の使用（“spNotFree ”）、および
ＩＤＮ４４の使用（“imixNotFree ”）を拒否すること
がある。

【００６９】まず、フローチャートブロック１３３に示
すように、スケジューラ１１８からの転送要求がデータ
の宛先または出所として要素コントローラ（ＥＣ）５８
を含むかどうかが判定される（“dp＝ＥＣ又はsP＝ＥＣ
？”）。含まれる場合、フローチャートブロック１３４
に示すように、図６に示す方法がアービトレータ１０８
によって実行される。

【００７０】データ転送要求がＥＣ５８に関係しない場
合、アービトレータ１０８はフローチャートブロック１
３５に示すように転送要求がＩＤＮ４４を使用するもの
であるかを判定する。基本的には、問題は出所ポートあ
るいは宛先ポートがデータ転送路の確保を必要とするク
ラス１転送にすでに関係しているかどうかである（“ク
ラス１[dp]又はクラス［sp］１？”）。ＩＤＮ４４はＭ
ＤＮ４２がクラス１転送のために使用できないときデー
タの転送に用いられる。混合接続が発生する場合、アー
ビトレータはフローチャートブロック１３６に示すよう
に、図７に示す方法を実行する。

【００７１】ＩＤＮ４４がこの転送要求に使用されない
場合、アービトレータ１０８はフローチャートブロック
１３７に示すようにＭＤＮ４２上にクラス１接続を確立
すべきかどうかを判定する（“ＳＯＦｃ１？”）。クラ
ス１接続を行なわなければならない場合、アービトレー
タはフローチャート１３８に示すように図８に示す方法
を実行する。

【００７２】次に、アービトレータ１０８は宛先として
のこの宛先ポートについて宛先公平性保証機構１３０’
を採用する。フローチャートブロック１３９（“次のDP
[dp]＝ＳＯＦｃ１？”）に示すように、この転送要求の
宛先ポートに対応する次宛先標識がクラス１接続を示す
かどうかが判定される。ＹＥＳであれば、この転送要求
はフローチャートブロック１４１に示すように拒絶され
る（“dpNotFree ”）。これは、前の要求が優先権を持
つためである。

【００７３】この次宛先標識は、宛先ポートを指定して
いない場合、フローチャートブロック１４２に示すよう
に、アービトレータ１０８はこの次宛先標識を、サービ
スされている現在の待ち行列を指定する、すなわちその
ポートの待ち行列内のあるフレームが次の宛先であるこ
とを指定するように設定する。

【００７４】次に、アービトレータ１０８は出所として
のこの出所ポートに対して出所公平性保証機構１３０”
を採用する。前の要求が同じ出所ポートを出所とするも
のである場合、この前の要求は現在の要求の前にアクセ
スを認められる。そうでない場合、現在の要求は出所と
してこの特定の出所ポートへのアクセスを認められる。
より詳細には、ブローチャートブロック１４３（“次の
SP[sp]！＝NULL && 次のSP[sp]！＝dp？”）において、
現在の転送要求によって指定された出所ポートのネクス
ト・イン・ライン標識が空であるか、あるいは次ポート
がすでに指定されているかが判定される。すでに指定さ
れている場合、この出所ポートへのアクセスはフローチ
ャートブロック１４４に示すように拒絶される（“spNo
tFree ”）。空である場合、この出所ポートの次出所標
識はこの転送要求に指定され、フチャートブロック１４
５に示すように現在サービスされているた宛先ポートに
対応するように設定される（“次のSP［sp］＝dp”）。

【００７５】次に、フローチャートブロック１４６に示
すように現在の出所ポートがデータの送出が可能である
かどうかが判定される（“sPFree［sp］？”）。基本的
には、この特定の出所ポートからのｒｘｒｅａｄｙ信号
が調べられる。送出可能でない場合、フローチャートブ
ロック１４４に示すように、この出所ポートは使用不能
であり、転送要求は拒絶される（“spNotFree ”）。使
用可能である場合、アービトレータ１０８はレートマッ
チングを行なう。本発明では、レートマッチング機能は
オプションであり、光ファイバースイッチ３０（図１）
のスループットレートを操作する能力を必要とする。光
ファイバースイッチ３０（図１）を介してデータが搬送
される速度はＭＤＮ４２内に一連のパラレルデータバス
を設け、データを同時に転送するＭＤＮ４２のバスの数
を設定することによって操作することができる。

【００７６】このレートマッチング法は、フローチャー
トブロック１４７から１４９に示すように実行される。
出所ポートのビットレートが宛先ポートのビットレート
より大きい場合、ＭＤＮ４２を介した転送のビットレー
トが宛先ポートのレートとして設定される。あるいは、
このレートは出所ポートのレートに設定される。最後
に、フローチャートブロック１５０に示すようにＭＤＮ
４２へのアクセスが認められる（“ＭＤＮ許可”）。

【００７７】図６は、ＥＣ５８へのアクセス要求を含む
フローチャートブロック１３４に示す方法を説明するも
のである。ＥＣ５８へのアクセスはＩＤＮ４４を介して
発生する。まず、図６に示すように、ＥＣ５８がフロー
チャートブロック１５１に示すように所期の出所ポート
であるか宛先ポートであるかが判定される（“ＥＣ＝dp
？”）。ＥＣ５８が所期の宛先ポートである場合、公平
性を保証するために出所としてのこの出所ポートに対し
て出所公平性保証機構１３０”が用いられる。前の要求
が同じ出所ポートを宛先とするものである場合、この前
の要求は現在の要求の前にアクセスを認められる。そう
でない場合、現在の要求は出所としてこの特定の出所へ
のアクセスを認められる。

【００７８】このとき、フローチャートブロック１５２
に示すように、ＥＣ（出所ポート）の次出所標識が空で
あるかあるいはすでに指定されているかどうかが判定さ
れる（“次のSP[sp]！＝sp＝NULL && 次のSP[sp]！＝
dp？”）。すでに指定されている場合、フローチャート
ブロック１５３に示すようにこの要求は拒絶される
（“ImixNotFree ”）。空である場合、ＥＣ５８の次出
所標識はフローチャートブロック１５４に示すように現
在の要求に設定される（“次のSP[sp]＝dp”）。

【００７９】次に、ＩＤＮ４４が使用可能であるか
（“ImixＲＸ[sp]？”）またこの出所ポートが使用可能
であるか（“sPFree[sp]？”）が照会される。使用可能
でなければ、フローチャートブロック１５３に示すよう
にＩＤＮ４４へのアクセスは拒絶される（“ImixNotFre
e ”）。使用可能である場合、フローチャートブロック
１５６に示すように、この要求がクラス１データ転送を
含むものであるかどうかが判定される（“ＳＯＦｃ
１”）。クラス１データ転送を行なう必要がない場合、
この転送要求はＩＤＮへのアクセスを認められ（“ＩＤ
Ｎ許可”）、クラス２データ転送が発生する。クラス１
転送を行なわなければならない場合、アービトレータ１
０８によってフラグがセットされ、このフラグがスイッ
チモジュール３６に送られ、スイッチモジュール３６が
双方向のクラス１データフローを可能にするようにセッ
トアップされ、ＩＤＮ４４へのアクセスが認められる
（“ＩＤＮ許可”）。

【００８０】フローチャートブロック１５１に戻ると、
ＥＣ５８が出所ポートである場合、フローチャートブロ
ック１５８に示すように、この出所ポートがＩＤＮを使
用するものであるか、すでにクラス１転送に関与してい
るかどうかが判定される（“dPImixがＳＯＦｃ１ Ａｎ
ｄ クラス１[dp]？”）。上記のいずれかが肯定される
と、フローチャートブロック１５９に示すようにこの転
送要求は拒絶される（“dpNotFree ”）。否定される
と、処理はフローチャートブロック１６１に移行する。

【００８１】フローチャートブロック１６１から、アー
ビトレータ１２３は宛先としてのＥＣ５８（すなわち宛
先ポート）に対して宛先公平性保証機構１３０’を用い
る。ブロック１６１に示すように、この宛先ポートに対
応する次宛先標識が前の転送要求からのクラス１データ
転送を指定するものであるかどうかが照会される。ＹＥ
Ｓである場合、フローチャートブロック１５９に示すよ
うにこの要求は拒絶される（“spNotFree ”）。ＮＯで
ある場合、ＥＣ５８に対応する次宛先標識はフローチャ
ートブロック１６２に示すように現在の転送要求の宛先
待ち行列に設定される（“次のDP[dp]＝dstQ”）。

【００８２】さらに、フローチャートブロック１６３に
示すように、ＩＤＮ４４がこの宛先ポートへのデータ転
送に使用できるかどうかが判定される（“imixTc[dp]
？”）。基本的には、ＩＤＮ４４からのこの宛先ポート
に対応するｔｘｒｅａｄｙ信号が調べられる。使用可能
でない場合、フローチャートブロック１６４に示すよう
に、アクセスは拒絶される（“ImixNotFree ）”。使用
可能である場合、フローチャートブロック１６５に示す
ように、クラス１転送を確立すべきであるかどうかが判
定される（“ＳＯＦｃ１？”）。クラス１接続を確立す
べき場合、フローチャートブロック１６６に示すよう
に、スイッチモジュール３６を構成するようにフラグが
セットされ（“クラス１[dp]＝１”）、ＩＤＮ４４への
アクセスが認められる（“ＩＤＮ許可”）。クラス１接
続を確立する必要がない場合、ＩＤＮ４４を介してクラ
ス２接続が発生する。

【００８３】ＩＤＮ４４にアクセスする方法は図７に示
し、次に説明する通りである。まず、フローチャートブ
ロック１６８に示すように、この転送要求がクラス１転
送あるいはクラス２転送のどちらを要求するものである
かが判定される（“ＳＯＦｃ１？”。クラス１転送を行
なうべき場合、フローチャートブロック１６９に示すよ
うに、出所ポートがすでにクラス１転送状態であるかど
うかが判定される（“クラス［sp］？”）。ＹＥＳであ
る場合、フローチャートブロック１７１に示すようにこ
の要求は誤りであり、拒絶される（“ディスクＳＣ
Ｉ”）。フローチャートブロック１６９でこの出所ポー
トがクラス１接続されていないと判定されると、アクセ
スは拒絶される。これは、フローチャートブロック１７
２に示すように、この宛先ポートは空いていないためで
ある（“spNotFree ”）。

【００８４】フローチャートブロック１６８においてク
ラス２接続を確立すべきことが判定される場合、次にフ
ローチャートブロック１７３に示すように、この宛先ポ
ートが混合転送、クラス１転送のいずれに関与している
かが照会される（“!dPImix& クラス１[dp]？”）。Ｙ
ＥＳである場合、フローチャートブロック１７２に示す
ようにこの宛先ポートは使用不能であることからこの転
送要求は拒絶される（“dpNotFree ”）。

【００８５】ＮＯである場合、アービトレータ１２３は
宛先公平性保証機構１３０’を用いてこの宛先ポートの
宛先としての公平性を保証する。この宛先ポートを宛先
として使用する要求がそれ以前に存在した場合、この前
の要求が現在の要求に先だって認められる。この場合、
フローチャートブロック１７４に示すように、この転送
要求の宛先ポートに対応する次宛先標識がクラス１転送
を示しているかどうかが照会される（“次のDP[dp]＝Ｓ
ＯＦｃ１”）。ＹＥＳである場合、この宛先ポートは空
いておらず（“dpNotFree ”）、この転送要求は公平性
保証機構ｙ前記通常モードされる。ＮＯである場合、処
理は続行され、フローチャートブロック１７５に示すよ
うにこの宛先ポートの次宛先標識はこの転送要求に示さ
れる現在の待ち行列に設定される（“次のDP[dp]＝dst
Q”Z)．

【００８６】出所公平性保証アルゴリズム１３０’がこ
の出所ポートの出所としての公平性を判定する。前の要
求が同じ出所ポートを出所とするものであった場合、こ
の前の要求が現在の要求に先だってアクセスを認められ
る。そうでない場合、現在の要求がこの特定の出所ポー
トを出所とするアクセスを求められる。より詳細には、
フローチャートブロック１７６に示すように（“次のSP
[sp]!=NULL && 次のSP[sp]!=dp? ”）、この転送要求に
よって同定される出所ポートの次出所標識が空であるか
指定されているかが判定される。すでに指定されている
場合、フローチャートブロック１７７に示すように、Ｉ
ＤＮ４４は使用不能であり、この転送要求は拒絶される
（“ImixNotFree ”）。空である場合、次出所標識はフ
ローチャートブロック１７７に示すように現在の転送要
求によって同定される宛先ポートに設定される（“次の
SP[sp]=dp ”）。

【００８７】最後に、フローチャートブロック１７８に
示すように、ＩＤＮ４４がこの特定の出所ポートから特
定の宛先ポートにデータの転送を行なえる状態であるか
どうか、また出所が現在空いているかどうかが判定され
る（“imixＲＸ[sp] & imixＴＸ[dp] & sP Free[s
p]”）。このとき、出所ポートに対応するＩＤＮ４４の
ｒｘｒｅａｄｙと宛先ポートに対応するＩＤＮ４４のｔ
ｘｒｅａｄｙが調べられる。ＹＥＳである場合、この要
求はＩＤＮ４４へのアクセスを認められる（“ＩＤＮ許
可”）。ＮＯである場合、フローチャートブロック１７
７に示すようにこの転送要求は拒絶される（“ImixNotF
ree ”）。

【００８８】クラス１接続に対する要求を実行する方法
は図８のフローチャートに示し、次に説明する通りであ
る。まず、フローチャートブロック１８１（“次のDP[d
p]＝ＳＯＦｃ１”）において、アービトレータ１２３が
宛先公平性保証機構１３０’を用いてこの宛先ポートの
宛先としての公平性を保証する。すなわち、この宛先ポ
ートの次宛先標識がすでにクラス１接続に設定されてい
るかどうかが判定される。ＹＥＳである場合、フローチ
ャートブロック１８２に示すように、この特定の宛先ポ
ートへのアクセスと転送要求は拒絶される（“dpNotFre
e ”）。宛先ポート標識からこの宛先ポートが現在クラ
ス１接続されていないと判定される場合、この宛先ポー
トの次宛先標識はフローチャートブロック１８３に示す
ようにこの転送要求に対応する現在の待ち行列に設定さ
れる（“次のDP[dp]=dstQ ”）。

【００８９】次に、アービトレータ１２３は宛先公平性
保証機構１３０’を用いてこの出所ポートの宛先として
の公平性を保証する。この場合、フローチャートブロッ
ク１８４に示すように、現在の転送要求によって同定さ
れる出所ポートの次宛先標識が、現在の転送要求を出し
た現在の宛先待ち行列に設定されているかどうかが照会
される（“次のDP[sp]=dstQ?”）。ＹＥＳである場合、
この出所ポートは空いておらず、フローチャートブロッ
ク１８５に示すようにこの転送要求は拒絶される（“sp
NotFree ”）。ＮＯである場合、フローチャートブロッ
ク１８６に示すように、現在の出所ポートの次宛先標識
はクラス１転送として指定される。

【００９０】さらに、出所公平性保証機構１３０”を用
いてこの宛先ポートの出所としての公平性が保証され
る。フローチャートブロック１８７に示すように、この
宛先ポートの次出所標識が空であるか、すでにある宛先
ポートに指定されているかが判定される（“次のSP[dp]
!=Null && 次のSP[dp]!=DP? ”）。ＹＥＳである場合、
ブロック１８２でこの転送要求を拒絶することによって
この出所ポートへのアクセスが拒絶される（“dpNotFre
e ”）。まだ指定されていない場合、フローチャートブ
ロック１８８に示すように、この宛先ポートの次出所標
識がこの転送要求の現在の宛先ポートに設定される
（“次のSP[dp]=dp ”）。

【００９１】次に、この出所ポートについて出所公平性
保証機構１３０”が用いられる。このアルゴリズムはフ
ローチャートブロック１８９から始まり、このブロック
では、この出所ポートの次出所標識が空であるか、使用
されているかが判定される。使用されている場合、フロ
ーチャートブロック１８５に示すようにこの出所ポート
は空いておらず、転送要求は拒絶される（“spNotFree
”）。空である場合、この出所ポートの次出所標識は
ブロック１９１に示すようにこの転送要求の現在の宛先
ポートに設定される（“次のSP[sp]=dp ”）。

【００９２】フローチャートブロック１９２に示すよう
に、この出所ポートが宛先ポートとして使用可能である
か（“sp Free[sp]? ”）、また宛先ポートは出所ポー
トとして使用可能であるか（“spFree[dp]? ”）が判定
される。ＮＯである場合、フローチャートブロック１８
５に示すようにこの転送要求は拒絶される（“spNotFre
e ”）。ＹＥＳである場合、フローチャートブロック１
９３に示すように、この出所ポートが宛先ポートとして
使用可能であるかどうかが判定される（“dpFree[sp]?
”）。ＮＯである場合、フローチャートブロック１８
２に示すように、この転送要求は拒絶される（“dpNotF
ree ”）。そうでない場合、この転送要求が認められ
（“ＭＤＮ許可”）、ＭＤＮ４２へのアクセスが発生す
る。

【００９３】クローザ１２８は、任意の適当な論理、好
適には市販のＦＰＧＡを用いた状態機械で構成される。
クローザ１２８はＣＤＮ４３への結線１３１を介してポ
ート３３に関する送信状態ｒｅａｄｙ信号（ｘｒｅｆ
ｒｅａｄｙ：状態情報の転送が可能であるか否かを示
す）をモニターする。クローザ１２８はシーケンサ１０
１にインターフェースして、ＣＤＮ切り換えコマンドを
実行し、また状態信号の集合について宛先ポートコマン
ドを実行する。さらに、クローザ１２８はフレーム統計
をとり、ＥＣインターフェース１３３に増分カウントコ
マンドを送る。この統計と増分カウントは高レベル最適
化アルゴリズムによるネットワークの性能とネットワー
ク管理の最適化に用いられる。

【００９４】ＥＣインターフェース１３３はＤＳＰ等の
任意の従来の処理機構を用いて構成される。ＥＣインタ
ーフェース１３３はシリアル結線１３５を介して転送路
割り当てシステム５０を要素コントローラ５８（図１）
にインターフェースする。ＥＣインターフェース１３３
は要素コントローラ５８からのコマンドを受け取り、こ
のコマンドからパケットを構築し、要素コントローラ５
８からの読み出しあるいは書き込みコマンドを実行する
ように転送路割り当てシステムのメモリの維持とアクセ
スを行ない、アドレス確認テーブル情報を変更するため
にセントリ１０４にコマンドを送り、専用のシリアルポ
ート１３５を介してタイマ１０８にコマンドを送る。

【００９５】次に、上述の転送路割り当てシステム５０
の動作を説明する。新しい転送路割り当てシステム５０
を有する光ファイバースイッチ３０の全体的動作を、図
１から図３を参照して説明する。より詳細には、新しい
データフレームが光ファイバースイッチ３０を介して経
路指定されるクラス２データ転送とポート３３の間で双
方向の専用のデータ転送路が確立されるクラス２データ
転送を参照して説明する。

【００９６】まず、データフレームは出所ポート（ｐ１
〜ｐｉ）３３からチャンネルモジュール３２の受信メモ
リ８４に送られる。この出所ポート３３に対応する状態
／制御論理８５が状態ＭＵＸ４１にｒｘｒｅａｄｙ信号
を出力し、状態ＭＵＸ４１はこのｒｘｒｅａｄｙ信号を
セントリ１０４に送る。このｒｘｒｅａｄｙ信号に基づ
いて、セントリ１０４は新しいフレームがあることを認
識し、シーケンサ１０１にこの新しいフレームの出所ポ
ート３３に対応する状態／制御論理８５に対して転送路
データを要求するように要求する。この転送路データに
は、出所識別（ＳＩＤ）、受信メモリ８４におけるこの
フレームの場所を表わすバッファ番号、宛先ポート識別
（ＤＩＤ）、およびクラス標識（クラス１あるいは２）
が含まれる。

【００９７】シーケンサ１０１はＣＤＮ４３に一連の制
御コマンドを送って、ＣＤＮをその出所ポート３３に対
応する状態／制御論理８５にこの新しいフレームに関係
付けられた転送路データを送らせるようにセットアップ
する。すると、ＣＤＮ４３はこの新しいフレームの転送
路データを状態／制御論理８５からセントリ１０４に転
送させる。セントリ１０４はＳＩＤを確認し、ＤＩＤを
特定の宛先ポート３３にマッピングする。ＤＩＤかＳＩ
Ｄのいずれかが無効である場合、そのフレーム自体の代
わりにフレーム拒絶信号が状態／制御論理８５の待ち行
列に入れられる。

【００９８】セントリ１０４は、タイマ１０８とスケジ
ューラ１１８の両方に新しいフレームがあることを知ら
せる。タイマはｂｓｙ／削除クロックを起動する。さら
に、セントリ１０４は同時にスケジューラ１１８に追加
信号を送る。スケジューラ１１８はセントリ１０４から
の追加信号に関係付けられた宛先待ち行列標識に基づい
て使用すべき待ち行列を判定する。この追加信号中の末
尾ベースポインタアドレスは、この新しいフレームに対
応する転送路データが追加される所望の宛先待ち行列の
最後尾にアクセスするのに用いられる。スケジューラ１
１８は出所ポート標識、（受信メモリ８４内の）出所バ
ッファ番号、およびクラス標識を用いて特定の宛先待ち
行列内に待ち行列エントリを生成し、この待ち行列エン
トリはこの特定の宛先待ち行列１２１の末尾に入れられ
る。

【００９９】タイマ１０８が、アービトレータ１２３か
らタイマクリア信号を受け取る前にタイマ１０８におい
てｆｂｓｙ期間が経過すると、タイマ１０８はセントリ
１０４にｆｂｓｙ信号を送り、セントリ１０４はスケジ
ューラ１１８にｆｂｓｙ信号１１６を送る。このとき、
スケジューラ１１８はこのｆｂｓｙ信号に対応する待ち
行列エントリを取り、この待ち行列エントリをデータの
出所であるポート３３に対応する待ち行列に移動し、こ
れによってこのデータは最終的にはその出所ポートに返
される。

【０１００】タイマ１０８が、アービトレータ１２３か
らタイマクリア信号を受け取る前に、タイマ１０８で所
定の削除期間が経過すると、タイマ１０８はグルー論理
１１３に削除信号を送り、グルー論理１１３はスケジュ
ーラ１１８に削除信号を送る。このとき、スケジューラ
１１８はこの満了した削除期間に対応する（前にもとの
ポートに対応する待ち行列１２１に入れられた）待ち行
列エントリを削除する。

【０１０１】待ち行列エントリが、スケジューラ１１８
によって待ち行列１２１に入れられるとき、スケジュー
ラ１１８は同時にアービトレータ１２３に特定のデータ
結線と宛先ポート３３に対する転送要求を送る。スケジ
ューラ１１８はグルー論理１１３から次宛先ポート信号
を受け取り、この次宛先ポート３３に対応する待ち行列
の先頭の待ち行列エントリを検索する。スケジューラ１
１８はこの検索された待ち行列エントリに対応してアー
ビトレータ１２３に転送要求を送る。

【０１０２】アービトレータ１２３は、出所ポートおよ
び宛先ポートのインテリジェンス機構７３からの状態信
号（たとえば、ｒｘｒｅａｄｙ信号、混合ｒｅａｄｙ信
号、混合バスｒｅａｄｙ信号およびｔｘｒｅａｄｙ信
号）を継続的にモニタし、これらの特定の出所ポートお
よび宛先ポート３３がデータのやりとりが可能な状態で
あるかどうかを判定する。アービトレータ１２３はこの
転送がクラス１転送であるかクラス２転送であるかを判
定する。クラス１である場合、アービトレータ１２３は
この特定の出所ポート３３および宛先ポート３３の両方
がデータの送信と受信の両方を行なうことができる状態
であるかどうかを判定する、これはクラス１転送には専
用の転送路が必要であるためである。クラス２である場
合、アービトレータ１２３はこの特定の出所ポート３３
からの転送が可能であるかどうか（すなわち出所ポート
３３についてｒｘｒｅａｄｙ信号が出ているか）、また
この特定の宛先ポート３３が新しいフレームを受信でき
るかどうか（すなわち宛先ポート３３についてｔｘｒｅ
ａｄｙ信号が出ているか）を判定する。

【０１０３】ポート３３が（クラス１あるいはクラス２
の）転送を行なうことのできる状態ではないとき、アー
ビトレータ１２３はスケジューラの転送要求を拒絶し、
スケジューラ１１８は転送要求が最終的に認められるま
で転送要求を繰り返す。

【０１０４】アービトレータ１２３がクラス１転送要求
を認めると、アービトレータ１２３はＭＤＮ４２あるい
はＩＤＮ４４がデータ転送路を確保し、適当な出所ポー
ト３３を適当な宛先ポート３３に接続するようにＭＤＮ
４２あるいはＩＤＮ４４を構成する。さらに、アービト
レータ１２３がクラス２転送要求を認めると、アービト
レータ１２３はこの新しいデータフレームがその出所ポ
ート３３に対応する出所受信メモリ８４から適当な宛先
ポート３３に送られるようにＭＤＮ４２あるいはＩＤＮ
４４を構成する。

【０１０５】クラス１データ転送あるいはクラス２デー
タ転送のいずれかが認められると、シーケンサ１０１は
この宛先ポート３３に対応する特定の状態／制御機構８
５のセットアップを可能にするためにこの機構にデータ
の着信が予想されることを知らせる。また、アービトレ
ータ１２３は、スケジューラ１１８が対応する宛先待ち
行列から関連の待ち行列エントリを削除するようにスケ
ジューラ１１８にスケジューラクリア信号を送り、また
タイマ１０８にタイマクリア信号を送ってこのフレーム
に対応するタイマの内部ｆｂｓｙ／削除クロックをクリ
アする。さらに、タイマ１０８がそのクロックをクリア
した後、タイマ１０８は出所ポート３３に対応する状態
／制御論理８５に制御信号を送って、受信メモリ８４に
この新しい信号（あるいはフレーム拒絶信号）をスイッ
チモジュール３６と宛先ポート３３に送らせる。

【０１０６】クローザ１２８は、転送が発生したことを
確認し、この転送に関する統計を収集することによって
フレーム転送を終了する。クローザ１２８はシーケンサ
１０１を介したこのフレームの転送の状態をシーケンサ
１０１を介して要求する。これに対して、宛先ポートイ
ンテリジェンス機構７３がクローザ１２８にこの状態を
知らせる。この状態情報には少なくとも、ＣＲＣエラ
ー、空フレーム、ｆｂｓｙ、拒絶フレーム（不良ＳＩＤ
あるいはＤＩＤ）、ＳＯＦｃｌ、混合、および出所ポー
ト番号が含まれる。クローザ１２８はＥＣインターフェ
ース１３３にカウント値をインクリメントするように指
示し、ＥＣインターフェース１３３は適当なカウント値
をインクリメントする。

【０１０７】当業者には、転送路割り当てシステム５０
の実施例とその方法および光ファイバースイッチ３０に
対して本発明の原理から逸脱することなくさまざまな変
更や修正を加えうるものであることが理解されるであろ
う。かかる変更や修正はすべて特許請求の範囲に示す本
発明の範囲に該当するものである。

【０１０８】以上の内容をまとめると、次のようにな
る。 １．光ファイバーネットワークにおいて光ファイバーチ
ャンネル（３２）を選択的に相互接続する光ファイバー
スイッチ（３０）を介した高性能のデータ転送のための
転送路割り当てシステム（５０）であって、前記チャン
ネル（３２）のそれぞれに対応する複数のポート（３
３）と、出所ポート（３３）から着信した新しいデータ
フレーム（１１）を格納するための前記ポート（３３）
に関係付けらたメモリ手段（８４）と、前記ポート（３
３）を相互接続するように構成された分配ネットワーク
（３６２）と、前記メモリ手段（８４）が前記新しいデ
ータフレーム（１１）を受け取ったことを判定するよう
に構成された、前記メモリ手段（８４）につながったセ
ントリ（１０４）と、前記ポート（３３）のそれぞれに
対応する宛先待ち行列（１２１）を維持するため、前記
セントリ（１０４）が前記新しいデータフレーム（１
１）の受信を判定した後前記セントリ（１０４）から前
記新しいデータフレーム（１１）に関する、出所ポート
（３３）を同定し、前記メモリ手段（８４）内における
前記フレームの位置を同定するメモリアドレスを同定す
る出所ポート標識と宛先ポート（３３）を同定する宛先
ポート標識を含む転送路データを受け取るように構成さ
れ、また前記転送路データを前記宛先ポート（３３）に
対応する宛先待ち行列（１２１）に入れ、前記宛先待ち
行列（１２１）から前記転送路データを検索するように
構成されたスケジューラ（１１８）と、前記分配ネット
ワーク（３６）を制御するように構成され、前記スケジ
ューラ（１１８）と前記ポート（３３）につながれ、前
記宛先ポート（３３）が他のフレーム転送要求をサービ
スするためにビジーであること、および前記宛先ポート
（３３）が前記フレーム転送要求を受けることができる
ことを判定するように構成され、また利用可能性に基づ
いて前記転送要求を拒絶および許可するように構成され
たアービトレータ（１２３）と、データ（１１）の出所
としての前記出所ポート（３３）への将来のアクセスの
順序を決めるための前記出所ポート（３３）に関係付け
られ、前記順序は拒絶された転送要求に対応する少なく
とも１つの宛先ポート（３３）を含む出所公平性保証手
段（１３０”）と、からなることを特徴とする転送路割
り当てシステム（５０）。

【０１０９】２．前記出所公平性保証手段（１３０”）
は出所ポート（３３）を１つだけ同定して前記順序を決
める次出所標識であることを特徴とする上記１に記載の
転送路割り当てシステム（５０）。 ３．前記アービトレータ（１２３）は前記転送要求はパ
ケット転送を確立するための要求であるか専用転送路転
送を確立するための要求であるかを判定するクラス判定
手段を有し、前記専用転送路転送が確立されるとき、前
記アービトレータ（１２３）は前記宛先ポート（３３）
がデータ（１１）の受信と送信の両方に使用可能である
か、また前記出所ポート（３３）がデータ（１１）の送
信に使用可能であるかどうかを判定することを特徴とす
る上記１項又は２に記載の転送路割り当てシステム（５
０）。

【０１１０】４．前記データ（１１）の宛先としての前
記宛先ポート（３３）への将来のアクセスの他の順序を
決めるための前記出所ポート（３３）に関係付けられた
宛先公平性保証手段（１３０’）であって、前記他の順
序は前記宛先ポート（３３）への他の拒絶された転送要
求に対応する少なくとも１つの出所ポート（３３）を含
む宛先公平性保証手段（１３０’）を有することを特徴
とする上記１乃至３の何れかに記載の転送路割り当てシ
ステム（５０）。

【０１１１】５．前記データ（１１）の宛先としての前
記出所ポート（３３）への将来のアクセスの他の順序を
決めるための前記出所ポート（３３）に関係付けられ、
前記他の順序は前記出所ポート（３３）への他の拒絶さ
れた転送要求に対応する少なくとも１つの出所ポート
（３３）を含む宛先公平性保証手段（１３０’）を有す
ることを特徴とする上記１乃至４の何れかに記載の転送
路割り当てシステム（５０）。

【０１１２】６．前記データ（１１）の出所としての前
記宛先ポート（３３）への将来のアクセスの他の順序を
決めるための前記宛先ポート（３３）に関係付けられ、
前記他の順序拒絶された転送要求に対応する少なくとも
１つの宛先ポート（３３）を含む宛先公平性保証手段
（１３０”）を有することを特徴とする上記１乃至５の
何れかに記載の転送路割り当てシステム（５０）。

【０１１３】７．前記スケジューラ（１１８）は前記宛
先待ち行列（１２１）を順次サービスするように構成さ
れたことを特徴とする上記１乃至６の何れかに記載の転
送路割り当てシステム（５０）。

【０１１４】８．光ファイバーネットワークにおいて光
ファイバーチャンネル（３２）を選択的に相互接続する
光ファイバースイッチ（３０）を介した高性能のデータ
転送のための転送路割り当てシステム（５０）であっ
て、前記チャンネル（３２）のそれぞれに対応する複数
のポート（３３）と、出所ポート（３３）から着信した
新しいデータフレーム（１１）を格納するための前記ポ
ート（３３）に関係付けらたメモリ手段（８４）と、前
記ポート（３３）を相互接続するように構成された分配
ネットワーク（３６２）と、前記メモリ手段（８４）が
前記新しいデータフレーム（１１）を受け取ったことを
判定するように構成された、前記メモリ手段（８４）に
つながったセントリ（１０４）と、前記ポート（３３）
のそれぞれに対応する宛先待ち行列（１２１）を維持す
るため、前記セントリ（１０４）が前記新しいデータフ
レーム（１１）の受信を判定した後前記セントリ（１０
４）から前記新しいデータフレーム（１１）に関する、
出所ポート（３３）を同定し、前記メモリ手段（８４）
内における前記フレームの位置を同定するメモリアドレ
スを同定する出所ポート標識と宛先ポート（３３）を同
定する宛先ポート標識を含む転送路データを受け取るよ
うに構成され、また前記転送路データを前記宛先ポート
（３３）に対応する宛先待ち行列（１２１）に入れ、前
記宛先待ち行列（１２１）から前記転送路データを検索
するように構成されたスケジューラ（１１８）と、前記
分配ネットワーク（３６）を制御するように構成され、
前記スケジューラ（１１８）と前記ポート（３３）につ
ながれ、前記宛先ポート（３３）が他のフレーム転送要
求をサービスするためにビジーであること、および前記
宛先ポート（３３）が前記フレーム転送要求を受けるこ
とができることを判定するように構成され、また利用可
能性に基づいて前記転送要求を拒絶および許可するよう
に構成されたアービトレータ（１２３）と、データ（１
１）の宛先としての前記宛先ポート（３３）への将来の
アクセスの順序を格納するための前記宛先ポート（３
３）に関係付けられ、前記順序は拒絶された転送要求に
対応する少なくとも１つの出所ポート（３３）を含む宛
先公平性保証手段（１３０' ）とからなることを特徴と
する転送路割り当てシステム（５０）。

【０１１５】９．対応するポート（３３）を介して光フ
ァイバースイッチ（３０）に接続された光ファイバーチ
ャンネル（３２）を選択的に相互接続するための光ファ
イバースイッチ（３０）を介したデータ（１１）の効率
的で信頼性の高い転送を保証する方法（１３０）であっ
て、前記スイッチ（３０）において出所ポート（３３）
からの宛先ポート（３３）に切り換えるべきデータ（１
１）を受け取るステップと、前記宛先ポート（３３）が
前記データ（１１）の受信に使用可能であること、およ
び前記宛先ポート（３３）が他のデータ（１１）の受信
のためにビジーであることを判定するステップと、前記
出所ポート（３３）が前記データ（１１）の送信に使用
可能であること、および前記出所ポート（３３）が他の
データ（１１）の送信のためにビジーであることを判定
するステップと、前記出所および宛先ポート（３３）が
使用可能であるとき、前記出所ポート（３３）から前記
宛先ポート（３３）に前記データ（１１）を転送するス
テップと、前記出所および宛先ポート（３３）のいずれ
かがビジーであるとき、前記出所ポート（３３）から前
記宛先ポート（３３）に前記データ（１１）の転送を拒
絶するステップと、データ（１１）の出所としての前記
出所ポート（３３）への将来のアクセスの順序を決める
ため、前記順序は少なくとも１つの拒絶された転送要求
に対応する少なくとも１つの宛先ポート（３３）の指定
を含むステップと、前記出所ポート（３３）の前記ビジ
ー状態が終わった後、前記順序に基づいて宛先ポート
（３３）の指定を獲得することによって拒絶された転送
要求を可能にすることを特徴とする方法（１３０）。

【０１１６】１０．対応するポート（３３）を介して光
ファイバースイッチ（３０）に接続された光ファイバー
チャンネル（３２）を選択的に相互接続するための光フ
ァイバースイッチ（３０）を介したデータ（１１）の効
率的で信頼性の高い転送を保証する方法（１３０）であ
って、前記スイッチ（３０）において出所ポート（３
３）からの宛先ポート（３３）に切り換えるべきデータ
（１１）を受け取るステップと、前記宛先ポート（３
３）が前記データ（１１）の受信に使用可能であるこ
と、および前記宛先ポート（３３）が他のデータ（１
１）の受信のためにビジーであることを判定するステッ
プと、前記出所ポート（３３）が前記データ（１１）の
送信に使用可能であること、および前記出所ポート（３
３）が他のデータ（１１）の送信のためにビジーである
ことを判定するステップと、前記出所および宛先ポート
（３３）が使用可能であるとき、前記出所ポート（３
３）から前記宛先ポート（３３）に前記データ（１１）
を転送するステップと、前記出所および宛先ポート（３
３）のいずれかがビジーであるとき、前記出所ポート
（３３）から前記宛先ポート（３３）に前記データ（１
１）の転送を拒絶するステップと、データ（１１）の宛
先としての前記宛先ポート（３３）への将来のアクセス
の順序を決めるステップであって、前記順序は少なくと
も１つの拒絶された転送要求に対応する少なくとも１つ
の出所ポート（３３）の指定を含むステップと、前記順
序に基づいて出所ポートの指定を獲得することによって
拒絶された転送要求を可能にすることを特徴とする方法
（１３０）。

【０１１７】

【発明の効果】以上のように、本発明の転送路割り当て
システム（５０）は、光ファイバーネットワークにおい
て光ファイバーチャンネル（３２）を選択的に相互接続
する光ファイバースイッチ（３０）を介した高性能のデ
ータ転送のための転送路割り当てシステム（５０）であ
って、前記チャンネル（３２）のそれぞれに対応する複
数のポート（３３）と、出所ポート（３３）から着信し
た新しいデータフレーム（１１）を格納するための前記
ポート（３３）に関係付けらたメモリ手段（８４）と、
前記ポート（３３）を相互接続するように構成された分
配ネットワーク（３６２）と、前記メモリ手段（８４）
が前記新しいデータフレーム（１１）を受け取ったこと
を判定するように構成された、前記メモリ手段（８４）
につながったセントリ（１０４）と、前記ポート（３
３）のそれぞれに対応する宛先待ち行列（１２１）を維
持するため、前記セントリ（１０４）が前記新しいデー
タフレーム（１１）の受信を判定した後前記セントリ
（１０４）から前記新しいデータフレーム（１１）に関
する、出所ポート（３３）を同定し、前記メモリ手段
（８４）内における前記フレームの位置を同定するメモ
リアドレスを同定する出所ポート標識と宛先ポート（３
３）を同定する宛先ポート標識を含む転送路データを受
け取るように構成され、また前記転送路データを前記宛
先ポート（３３）に対応する宛先待ち行列（１２１）に
入れ、前記宛先待ち行列（１２１）から前記転送路デー
タを検索するように構成されたスケジューラ（１１８）
と、前記分配ネットワーク（３６）を制御するように構
成され、前記スケジューラ（１１８）と前記ポート（３
３）につながれ、前記宛先ポート（３３）が他のフレー
ム転送要求をサービスするためにビジーであること、お
よび前記宛先ポート（３３）が前記フレーム転送要求を
受けることができることを判定するように構成され、ま
た利用可能性に基づいて前記転送要求を拒絶および許可
するように構成されたアービトレータ（１２３）と、デ
ータ（１１）の出所としての前記出所ポート（３３）へ
の将来のアクセスの順序を決めるための前記出所ポート
（３３）に関係付けられ、前記順序は拒絶された転送要
求に対応する少なくとも１つの宛先ポート（３３）を含
む出所公平性保証手段（１３０”）と、からなるもので
ある。

【０１１８】したがって、本発明によれば、高性能で、
さまざまなアプリケーションに対するフレキシビリティ
があり、転送要求がポートの利用可能である確率に依存
することなく最終的にスイッチによって処理されること
を保証でき、回路切り換えとフレーム切り換えの両方を
行なうことができる。

【図面の簡単な説明】

【図１】光ファイバーネットワーク用の高性能光ファイ
バースイッチの概略回路図である。

【図２】図１の光ファイバースイッチのチャンネルモジ
ュール（CM）の概略回路図である。

【図３】図１の光ファイバースイッチ内の新しい転送路
割り当てシステムの概略回路図である。

【図４】図３のアービトレータに採用された公平性保証
アルゴリズムを示す概略図である。

【図５】図３のアービトレータのアーキテクチャと機能
を示す高レベルフローチャートである。

【図６】図３のアービトレータのアーキテクチャと機能
を図２の要素コントローラとの関連において示すフロー
チャートである。

【図７】図３のアービトレータのアーキテクチャと機能
を図２の混合分配ネットワーク（ＩＤＮ）との関連にお
いて示すフローチャートである。

【図８】図３のアービトレータのアーキテクチャと機能
をクラス１（回路切り換え）データ転送ク（ＩＤＮ）と
の関連において示すフローチャートである。

【図９】ファイバーチャンネル規格にしたがって光ファ
イバーネットワークの光ファイバースイッチを介して通
信される可変長フレームの概略図である。

【符号の説明】

１１：可変長フレーム １２：フレーム始点（ＳＯＦ）標識 １４：ヘッダ １６：可変長データ １７：ＣＲＣ（周期冗長検査）符号 １８：フレーム終点（ＥＯＦ）標識 ３０：光ファイバースイッチ ３２：光ファイバーチャンネル ３３：ポート（ｐ１〜ｐｉ） ３４：チャンネルモジュール ３６：スイッチモジュール ３７：電源 ４１：状態マルチプレクサ（ＭＵＸ） ４２：主分配ネットワーク（ＭＤＮ） ４３：制御分配ネットワーク（ＣＤＮ） ４４：混合分配ネットワーク（ＩＤＮ） ４５：プロセッサセレクタ ５０：転送路割当システム ５８：要素コントローラ（ＥＣ） ６１：データリンク ６２：状態／制御結線 ６４、１１６、１１７、１２２、１２６、１３４：結線 ７２：メモリインターフェースシステム ７３：ポートインテリジェンス機構 ８４：受信メモリ ８５：状態／制御論理 ８６：送信メモリ １０１：シーケンサ １０３、１０６、１０７、１１１、１１２、１１４、１
３１：制御結線 １０４：セントリ １０８：タイマ １１３：グルー論理 １１８：スケジューラ １２１：宛先待ち行列（Ｑｐ１〜Ｑｐｉ） １２３：アービトレータ １２４：データ結線 １２６：結線 １２８：クローザ １３３：要素コントローラ（ＥＣ）インターフェース １３５：シリアル結線 １３０：ネクスト・イン・ライン公平性保証アルゴリズ
ム １３０’：宛先公平性保証機構 １３０”：出所公平性保証機構 １３１：待ち行列Qp３へのサービス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロビン・プルヒット カナダ国オンタリオ州トロント メイジャ ー・ストリート 193 (72)発明者 グレゴリー・ティー・サリヴァン カナダ国オンタリオ州ブラントン シェン ストーン・アヴェニュー ６ (72)発明者 デイヴィッド・ブック カナダ国オンタリオ州ソーンヒル ヤン グ・ストリート 7250、ユニット 511

Claims (1)

【特許請求の範囲】
1. 【請求項１】 光ファイバーネットワークにおいて光フ
   ァイバーチャンネル（３２）を選択的に相互接続する光
   ファイバースイッチ（３０）を介した高性能のデータ転
   送のための転送路割り当てシステム（５０）であって、 前記チャンネル（３２）のそれぞれに対応する複数のポ
   ート（３３）と、 出所ポート（３３）から着信した新しいデータフレーム
   （１１）を格納するための前記ポート（３３）に関係付
   けらたメモリ手段（８４）と、 前記ポート（３３）を相互接続するように構成された分
   配ネットワーク（３６２）と、 前記メモリ手段（８４）が前記新しいデータフレーム
   （１１）を受け取ったことを判定するように構成され
   た、前記メモリ手段（８４）につながったセントリ（１
   ０４）と、 前記ポート（３３）のそれぞれに対応する宛先待ち行列
   （１２１）を維持するため、前記セントリ（１０４）が
   前記新しいデータフレーム（１１）の受信を判定した後
   前記セントリ（１０４）から前記新しいデータフレーム
   （１１）に関する、出所ポート（３３）を同定し、前記
   メモリ手段（８４）内における前記フレームの位置を同
   定するメモリアドレスを同定する出所ポート標識と宛先
   ポート（３３）を同定する宛先ポート標識を含む転送路
   データを受け取るように構成され、また前記転送路デー
   タを前記宛先ポート（３３）に対応する宛先待ち行列
   （１２１）に入れ、前記宛先待ち行列（１２１）から前
   記転送路データを検索するように構成されたスケジュー
   ラ（１１８）と、 前記分配ネットワーク（３６）を制御するように構成さ
   れ、前記スケジューラ（１１８）と前記ポート（３３）
   につながれ、前記宛先ポート（３３）が他のフレーム転
   送要求をサービスするためにビジーであること、および
   前記宛先ポート（３３）が前記フレーム転送要求を受け
   ることができることを判定するように構成され、また利
   用可能性に基づいて前記転送要求を拒絶および許可する
   ように構成されたアービトレータ（１２３）と、 データ（１１）の出所としての前記出所ポート（３３）
   への将来のアクセスの順序を決めるための前記出所ポー
   ト（３３）に関係付けられ、前記順序は拒絶された転送
   要求に対応する少なくとも１つの宛先ポート（３３）を
   含む出所公平性保証手段（１３０”）と、からなること
   を特徴とする転送路割り当てシステム（５０）。