JPH08250401A

JPH08250401A - 半導体装置の製造方法および半導体装置製造用フォトマスク

Info

Publication number: JPH08250401A
Application number: JP5473495A
Authority: JP
Inventors: Yasushi Kubota; 靖久保田; Kenichi Kato; 憲一加藤; Tamotsu Sakai; 保酒井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-03-14
Filing date: 1995-03-14
Publication date: 1996-09-27

Abstract

(57)【要約】【目的】基板の熱収縮による精度の低下を防いで、特
性に優れた半導体装置を得ることができる半導体装置の
製造方法および半導体装置製造用フォトマスクを提供す
る。【構成】活性領域１１形成のためのフォトマスク５ａ
と、ゲート電極１２およびコンタクトホール１３形成の
ためのフォトマスク５ｂ、５ｃとで、パターン４ａと４
ｂおよび４ｃとの拡大倍率を異ならせる。これにより、
ゲート絶縁膜１４の形成工程で生じる基板１０の熱収縮
に応じたパターンを形成することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
および半導体装置製造用フォトマスクに関し、特に、半
導体装置が形成される基板の熱収縮による精度の低下を
防ぐことができる半導体装置の製造方法および半導体装
置製造用フォトマスクに関する。

【０００２】

【従来の技術】従来、半導体装置は、シリコンやガリウ
ム・砒素等の単結晶半導体基板上に形成されていた。こ
れは、単結晶材料を用いることにより特性の優れた半導
体装置とすることができるからであり、また、結晶性の
良い単結晶薄膜を形成することが困難だからである。こ
のため、素子として利用するのは単結晶基板の極表面の
みであるにも拘らず、高価な単結晶半導体基板を用いざ
るを得ないのが現状であった。

【０００３】これに対し、近年、薄膜形成技術の進展と
共に多結晶半導体を用いて形成した素子の特性が大幅に
向上しつつあること、また、薄膜トランジスタ（ＴＦ
Ｔ）においては基板バイアス効果が無く寄生容量が小さ
い等のメリットがあることから、多結晶シリコン薄膜ト
ランジスタを用いた半導体装置が注目されている。例え
ば、ガラス基板上に形成されたフラッシュＥＥＰＲＯＭ
や、石英基板やガラス基板上に形成されたＴＦＴを能動
素子とした液晶表示装置（ＴＦＴ液晶表示装置）等であ
る。また、現在広く量産されているＴＦＴ液晶表示装置
には、ガラス基板上に形成された非晶質シリコンＴＦＴ
が用いられている。

【０００４】更に、基板としては、軽量で耐衝撃性に優
れることからプラスチック基板を用いることも検討され
ている。

【０００５】従来の半導体装置の製造方法について、図
２を用いて説明する。図２（ａ）〜（ｋ）は、ガラス基
板上に形成された多結晶シリコンＴＦＴの製造工程を示
す断面図である。

【０００６】まず、図２（ａ）に示すようなガラス基板
２１上に、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐ
ｏｕｒＤｅｐｏｓｉｔｉｏｎ）法または低圧ＣＶＤ法
により図２（ｂ）に示すような非晶質シリコン薄膜２２
を堆積する。

【０００７】次に、熱処理またはレーザー照射あるいは
両者の併用により非晶質シリコン薄膜２２を多結晶化し
て多結晶シリコン薄膜２３とする｛図２（ｃ）参照｝。
続いて、これを図２（ｄ）に示すような活性領域２４の
パターンに加工する。

【０００８】その後、図２（ｅ）に示すように、ゲート
絶縁膜２５としてシリコン酸化膜またはシリコン窒化膜
を熱ＣＶＤ法またはプラズマＣＶＤ法により堆積し、熱
処理により膜質と界面特性の改善とを図る。この熱処理
は、６００℃で数時間あるいは２０時間以上に及ぶこと
があり、一般にはこれが製造工程における最高温度とな
ることが多い。

【０００９】次に、ＴＦＴのゲート電極となるアルミニ
ウム等の金属をスパッタ法により堆積し、図２（ｆ）に
示すようなゲート電極２６のパターンに加工する。

【００１０】その後、ＴＦＴのソース領域およびドレイ
ン領域を形成するために、図２（ｇ）および図２（ｈ）
に示すように不純物イオン、ｎチャネル型トランジスタ
では燐イオン、ｐチャネル型トランジスタでは硼素イオ
ンをイオンドーピング法により注入する。この時、ゲー
ト電極２６下の活性領域２４には不純物イオンが注入さ
れない。また、注入を行わない領域はレジストで覆うこ
とによりｎ⁺領域およびｐ⁺領域を作り分けることができ
る。

【００１１】さらに、図２（ｉ）に示すように、層間絶
縁膜２７としてシリコン酸化膜またはシリコン窒化膜を
熱ＣＶＤ法またはプラズマＣＶＤ法により堆積し、図２
（ｊ）に示すようなコンタクトホール２８を形成する。

【００１２】最後に、図２（ｋ）に示すように、配線金
属２９としてアルミニウム等を形成してＴＦＴを完成す
る。さらにその上に、シリコン窒化膜等からなる保護膜
を堆積することもある。

【００１３】上記製造工程においては、薄膜を所定の形
状に加工する工程が複数回含まれている。これらの加工
工程は、図３に示すようなリソグラフィー工程とエッチ
ング工程とにより実現される。リソグラフィー工程とし
ては、光を用いるもの（露光工程）、または電子線やＸ
線を用いるもの等が挙げられるが、ここでは現在最も一
般的な方法である光を用いたリソグラフィー工程につい
て説明する。

【００１４】まず、図３（ａ−１）および（ｂ−１）に
示すように、石英基板（ブランクス）上にクロム等の遮
光性材料でパターン３４を形成したフォトマスク３５を
用意する。一方、基板３１側には加工すべき薄膜材料３
２の上にフォトレジスト（感光性材料）３３を塗布す
る。このフォトマスクと基板とを対向させてフォトマス
ク側から光を照射する。この時の露光方式としては、図
３（ａ−１）に示すように、基板３１上に形成される実
パターンと同サイズであるパターン３４を有するフォト
マスク３５を用いる等倍露光法と、図３（ｂ−１）に示
すように実パターンよりも一般に２〜５倍大きいパター
ン３４を有するフォトマスク３５を用いる縮小投影露光
法とがある。また、照射光３６としては、水銀ランプの
スペクトル（可視光〜紫外線）、ｇ線（４３６ｎｍ）や
ｉ線（３６５ｎｍ）等の紫外線、あるいはＫｒＦエキシ
マレーザー光（２４８ｎｍ）等が用いられる。

【００１５】次に、現像処理を行うことにより、図３
（ａ−２）および（ｂ−２）に示すように露光された部
分（ポジ型レジストの場合）のフォトレジストのみが溶
解してレジストパターン３３ａが形成される。

【００１６】その後、この基板にエッチング処理を施す
ことにより、図３（ａ−３）および（ｂ−３）に示すよ
うにレジストパターン３３ａとほぼ同じパターンの薄膜
３２ａが形成される。

【００１７】最後に、図３（ａ−４）および（ｂ−４）
に示すように残ったレジストパターン３３ａを除去す
る。

【００１８】

【発明が解決しようとする課題】上述のようなＴＦＴを
用いた半導体装置は、基板コスト等の点から安価なガラ
ス基板上に形成されることが多い。

【００１９】しかし、ガラス基板を用いた場合には、歪
点温度が低いために熱処理工程により変形収縮するとい
う問題がある。例えば非晶質シリコンＴＦＴの製造工程
では、プロセスの最高温度が３５０℃程度であるので収
縮の問題が比較的小さいが、更に特性の良好な多結晶シ
リコンＴＦＴの製造工程では、プロセスの最高温度が６
００℃、あるいはそれ以上にもなるので、ガラス基板の
収縮は無視できなくなる。また、多結晶シリコンＴＦＴ
では、非晶質シリコンＴＦＴよりも微細化することが多
い（最小線幅で２〜５μｍ）ので、基板収縮の影響がさ
らに大きくなる。

【００２０】例えば、ＴＦＴ液晶表示装置のＴＦＴ形成
側基板としてよく用いられているコーニング社（米国）
の＃７０５９ガラスは、歪点温度が５９３℃であり、多
結晶シリコンＴＦＴの製造には使用できない。また、非
晶質シリコンＴＦＴの製造工程における３５０℃、１時
間の熱処理でも基板の収縮量は６ｐｐｍになる（ＳＩＤ
９４ＤＩＧＥＳＴｐ．８５１参照）。一方、多結
晶シリコンＴＦＴ用として開発された同社の＃１７３７
ガラスは、歪点温度が６６７℃であり、多結晶シリコン
ＴＦＴの製造プロセスに耐えることができるが、６００
℃、２０時間の熱処理で基板の収縮量は２６ｐｐｍにも
なる（ＳＩＤ９４ＤＩＧＥＳＴｐ．８５１参
照）。

【００２１】液晶表示装置を例にとって考えると、表示
領域の大型化要求や製造コストの低減要求に伴ってガラ
ス基板は大型化する傾向にあり、現在のところ３６０ｍ
ｍ×４６０ｍｍ、将来は５００ｍｍ×６００ｍｍ以上に
も達すると予想される。このとき、５００ｍｍに対して
６ｐｐｍの収縮量は３μｍに相当し、２６ｐｐｍの収縮
量は１３μｍに相当する。この値はＴＦＴの線幅と比べ
て無視できないどころか、場合によってはその製造を不
可能にするものである。実際には、１枚の基板で多数の
パネル（または半導体チップ）を取る場合、各パネル
（または半導体チップ）毎に露光を行うことが多いの
で、基板の大きさではなくパネル（または半導体チッ
プ）の大きさで考えればよい場合もある。また、一般
に、露光工程ではパネル（または半導体チップ）の中央
部を基準にして位置合わせをするので、位置ずれの絶対
量の最小値は上記収縮量の１／２となる。

【００２２】以下に、このような位置ずれについて、図
４〜図６を用いて説明する。これらの図において、左側
の図である（ａ−１）、（ａ−２）、（ａ−３）および
（ａ−４）は各製造工程における基板の断面図であり、
右側の図である（ｂ−１）、（ｂ−３）および（ｂ−
４）は（ａ−１）、（ａ−３）および（ａ−４）に対応
するフォトマスクの断面図である。また、これらの図は
基板およびフォトマスクの両端部分のみを表示してい
る。

【００２３】図４は、製造工程中に基板の収縮が生じな
い場合である。このときは実パターンと同一形状のパタ
ーン３４を有するフォトマスク３５を用いて何ら問題な
く素子を形成することができ、活性領域４１、ゲート電
極４２およびコンタクトホール４３の間に位置ずれは生
じない。なお、図４（ａ−２）における４４はゲート絶
縁膜を示す。

【００２４】しかし、図５に示すように、製造工程中に
おいて、たとえば図５（ａ−２）の工程において基板の
収縮が生じると、基板収縮以前である図５（ａ−１）で
形成された実パターン（活性領域５１）と、基板収縮以
後である図５（ａ−３）および（ａ−４）で形成された
実パターン（ゲート電極５２およびコンタクトホール５
３）との間に位置ずれが生じる。この位置ずれの影響
は、特に基板の両端部で大きくなり、その結果、素子が
形成できなくなる恐れもある。例えば、図５（ａ−４）
に示すように、ソース領域およびドレイン領域と、コン
タクトホール５３に一部が充填される配線金属とのコン
タクトがとれなくなる。上述した基板の収縮は、ある工
程での熱処理条件、たとえば処理温度や処理時間が、そ
れ以前の工程の熱処理条件よりも厳しい場合に生じ、例
えばＴＦＴの製造においてはゲート絶縁膜５４｛図５
（ａ−２）参照｝の熱処理等で生じることが多い。

【００２５】このような基板の収縮による不良をなくす
ためには、図６に示すように、基板収縮が起こる、ゲー
ト絶縁膜６４の形成工程である図６（ａ−２）より以前
の工程、つまり図６（ｂ−１）で用いるフォトマスク３
５のパターン３４と、基板収縮以降の工程、つまり図６
（ｂ−３）および（ｂ−４）で用いるフォトマスク３５
のパターン３４とに位置ずれ分に相当する余裕度（マー
ジン）を持たせることが必要である。これにより、基板
収縮以前に形成された実パターンである活性領域６１
と、基板収縮以後に形成された実パターンであるゲート
電極６２およびコンタクトホール６３との間の位置ずれ
が生じても素子を形成することができる。しかし、上述
したフォトマスク３５のパターン３４に余裕度を持たせ
るということは、素子の占有面積が増加することを意味
する。これは素子の微細化を妨げるものであり、半導体
装置としての面積の増大、或は表示装置としての高精細
化の限界および開口率の低下を招く原因となる。

【００２６】ところで、上記半導体装置の製造におい
て、露光装置としてステッパー（縮小投影露光装置）を
用いて露光工程を行う場合には、その露光装置を構成す
るレンズの位置を調整することによりパターンの投影倍
率をある程度変えることができる。しかし、この方法で
投影倍率を変えることには解像度や歪み等の点から限度
があり、実用的な値としては数１０ｐｐｍ程度であるの
で、それより大きな基板収縮が生じた場合には対応でき
ない。また、現在、ＴＦＴ液晶表示装置の製造に広く用
いられている等倍露光装置は、上述のステッパーのよう
に投影倍率を変えることができない。

【００２７】さらに、プラスチック基板を用いた場合に
は、ガラス基板よりも耐熱性が劣るため、基板収縮によ
る問題はより大きくなると予想される。

【００２８】本発明は上記従来技術の問題点を解決する
ためになされたものであり、基板の熱収縮による精度の
低下を防いで、特性に優れた半導体装置を得ることがで
きる半導体装置の製造方法および半導体装置製造用フォ
トマスクを提供することを目的とする。

【００２９】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、フォトマスク上のパターンを光により基板上
に転写する露光工程を２回以上含む半導体装置の製造方
法において、所定の露光工程と他の露光工程とで拡大倍
率が同一でないパターンを有するフォトマスクの組合せ
を用いており、そのことにより上記目的が達成される。

【００３０】前記フォトマスクの組合せは、パターンの
拡大倍率を基板の熱収縮に対応して異ならせたものを用
いることができる。

【００３１】前記基板としてガラスまたはプラスチック
を用いてもよい。

【００３２】前記基板上に液晶表示装置の能動素子を具
備する半導体装置を作製することもできる。

【００３３】前記フォトマスクの組合せは、パターンの
拡大倍率の差が１ｐｐｍ以上１０００ｐｐｍ以下のもの
を用いるのが望ましい。

【００３４】製造工程中、最高温度で行われる熱処理工
程の前後で前記パターンの拡大倍率が異なったフォトマ
スクを使用することができる。

【００３５】前記基板上に活性領域となる半導体層、ゲ
ート絶縁膜およびゲート電極を形成する工程を含む場合
には、ゲート絶縁膜形成の前後で前記パターンの拡大倍
率が異なったフォトマスクを使用することができる。

【００３６】前記露光工程で等倍露光装置を用いてもよ
い。

【００３７】本発明の半導体装置製造用フォトマスク
は、露光工程を２回以上含む半導体装置の製造方法に用
いられるフォトマスクであって、所定の露光工程で用い
られるものと他の露光工程で用いられるものとでパター
ンの拡大倍率を異ならせてあり、そのことにより上記目
的が達成される。

【００３８】

【作用】本発明においては、所定の露光工程と他の露光
工程とでフォトマスク上のパターンの拡大倍率が同一で
ないフォトマスクの組合せを用いている。これにより、
製造工程途中で生じる基板の熱収縮に応じたパターンを
形成して、位置合わせ精度やパターン歪み等の精度の低
下を防ぐことができる。よって、微細パターンを含む半
導体装置を容易に製造することができる。

【００３９】上記パターンの拡大倍率は、基板の熱収縮
に対応して異ならせたものを用いることができる。

【００４０】上記基板としてガラス基板またはプラスチ
ック基板を用いた場合には、基板の熱収縮量が半導体基
板や石英基板に比べて大きいので、精度の低下を防ぐ効
果がより顕著となる。

【００４１】液晶表示装置の能動素子を具備する半導体
装置は、半導体装置１個当りの面積、或は半導体装置が
形成される基板の面積が大きく、熱収縮の絶対量が大き
くなるので、精度の低下を防ぐ効果がより顕著となる。

【００４２】上記基板の熱収縮が１ｐｐｍ以下の場合に
は、フォトマスクの精度の限界もあり、熱収縮による影
響も小さいので特に対策を施す必要が無い。また、基板
の熱収縮が１０００ｐｐｍ以上の場合には、基板面内で
収縮のバラツキが生じて、フォトマスク上のパターンの
均一な拡大・縮小では対応できない場合がある。よっ
て、拡大倍率の差が１ｐｐｍ以上１０００ｐｐｍ以下の
フォトマスクの組合せを用いるのが特に有効である。

【００４３】製造工程中、最高温度で行われる熱処理工
程の前後でフォトマスク上のパターンの拡大倍率を異な
らせると、基板の熱収縮が最も大きい工程の前後で拡大
倍率を変えることになるので、精度の低下を防ぐ効果が
より顕著となる。

【００４４】通常の半導体装置の製造においては、ゲー
ト絶縁膜形成工程が最も高温のプロセスであることが多
い。よって、ゲート絶縁膜形成の前後でフォトマスク上
のパターンの拡大倍率を異ならせると、基板の熱収縮が
最も大きい工程の前後で拡大倍率を変えることになるの
で、精度の低下を防ぐ効果がより顕著となる。

【００４５】上記露光工程で等倍露光装置を用いた場合
には、露光装置により投影倍率（パターンの転写倍率）
を変えることができない。よって、フォトマスク上のパ
ターンの拡大倍率を変えることが精度低下を防ぐ唯一の
手段となる。

【００４６】本発明の半導体装置製造用フォトマスク
は、フォトマスク上のパターンの拡大倍率が同一でない
１組のフォトマスクであるので、製造工程途中で生じる
基板の熱収縮に応じたパターンを形成して、位置合わせ
精度やパターン歪み等の精度の低下を防ぐことができ
る。

【００４７】

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。

【００４８】（実施例１）図１に、本発明の一実施例で
ある半導体装置の製造方法を示す。図１（ａ−１）は基
板１０上に活性領域１１を形成する工程を示す基板断面
図であり、（ａ−２）はその上にゲート絶縁膜１４を、
（ａ−３）は更にその上にゲート電極１２を、（ａ−
４）は更にその上に層間絶縁膜１５を形成し、その層間
絶縁膜１５およびゲート絶縁膜１４にコンタクトホール
１３を加工する工程を示す基板断面図である。また、図
１（ｂ−１）、（ｂ−３）および（ｂ−４）は図１（ａ
−１）、（ａ−３）および（ａ−４）に対応するフォト
マスクの断面図である。尚、半導体装置の製造工程、リ
ソグラフィー工程およびエッチング工程は、図２および
図３に示した従来技術と同様の手順で行うことができ
る。

【００４９】この半導体装置の製造においては、図１
（ａ−２）に示すように、図５および図６に示した従来
技術と同様に、ゲート絶縁膜形成後の熱処理工程におい
て基板の収縮が発生している。そこで、この基板収縮以
前に形成される実パターンである図１（ａ−１）の活性
領域１１を形成するための、図１（ｂ−１）に示すフォ
トマスク５ａのパターン４ａを基板収縮に相当する分だ
け大きくしておく。また、基板収縮以後に形成される実
パターンである図１（ａ−３）のゲート電極１２および
図１（ａ−４）のコンタクトホール１２を形成するため
の、図１（ｂ−３）および（ｂ−４）に示すフォトマス
ク５ｂ、５ｃのパターン４ｂ、４ｃは、そのままの大き
さに形成する。

【００５０】一般に、基板の熱収縮が極端に大きくない
限りは等方的に収縮が起こるので、熱収縮以前である図
１（ｂ−１）のフォトマスク５ａのパターン４ａは、熱
収縮以後である図１（ｂ−３）および（ｂ−４）のフォ
トマスク５ｂ、５ｃのパターン４ｂ、４ｃに比べて等方
的に拡大したものを用いることができる。例えば、基板
の収縮率が２０ｐｐｍである場合には、活性領域１１に
対応する図１（ｂ−１）に示すフォトマスク５ａのパタ
ーン４ａを、ゲート電極１２に対応する図１（ｂ−３）
に示すフォトマスク５ｂのパターン４ｂおよびコンタク
トホール１３に対応する図１（ｂ−４）に示すフォトマ
スク５ｃのパターン４ｃに比べて２０ｐｐｍだけ等方的
に拡大したものとする。その結果、両方のフォトマス
ク、たとえばフォトマスク５ａとフォトマスク５ｂ（ま
たは５ｃ）とを重ね合わせると、基板中央部（１枚の基
板で多数のパネルまたは半導体チップを取る場合にはパ
ネル中央部または半導体チップ中央部）ではパターンが
ほぼ一致するが、端部に行く程パターン位置がずれたも
のとなる。

【００５１】このような実パターンとフォトマスクのパ
ターンとの倍率（拡大倍率）が同一でないフォトマスク
の組（セット）を作製するためには、特別な技術は必要
ではなく、通常のフォトマスクの製造に用いられる電子
線描画工程において、電子線の走査電圧を収縮率に相当
する分、本実施例では２０ｐｐｍだけ変更すればよい。
現在の電子線描画技術では１ｐｐｍ以下の精度で描画倍
率を制御することができるので、問題なく作製すること
ができる。尚、基板材料によっては、基板の収縮率に異
方性があり、縦と横とで収縮率が異なる場合もあるが、
その場合にも、フォトマスクの製造に用いられる電子線
描画工程において、電子線の縦方向と横方向との各々の
走査電圧を収縮率に相当する分だけ変更すればよい。

【００５２】このようにしてフォトマスク上のパターン
の拡大倍率を、フォトマスクの製造工程において変更す
ることができるので、レイアウトパターンの設計段階で
は考慮する必要がなく、従来通りのレイアウト設計が可
能である。即ち、基板の収縮率や収縮時期が変わっても
設計データを変更する必要はなく、各々の場合に対応し
た拡大倍率のフォトマスクを新たに作製するだけでよ
い。

【００５３】また、位置合わせに関しても、フォトマス
ク上のアライメントマーク（フォトマスクと半導体装置
との位置合わせのためのマーク）を、半導体装置製造の
各工程における収縮に対応して素子パターンと同様に縮
小または拡大することにより、問題なく可能となる。

【００５４】このようなパターンの拡大倍率の同一でな
い、図１（ｂ−１）に示すフォトマスク５ａと図１（ｂ
−３）および（ｂ−４）に示すフォトマスク５ｂ、５ｃ
との組を用いて露光工程を行うことにより、図１（ａ−
２）に示すような基板の熱収縮が生じても、各パターン
の位置ずれやパターン歪みを防ぐことができる。

【００５５】ところで、上述のように基板の熱収縮は少
なくとも１次元的にはほぼ等方的である。しかし、完全
に等方的ではないので、基板の熱収縮率が非常に大きい
場合には基板面内で収縮バラツキ等が生じ、フォトマス
ク上のパターンを等方的に縮小または拡大しても位置ず
れを回避できなくなることもある。従って、本発明は、
現在の技術では、熱収縮率が１０００ｐｐｍ以下の場
合、即ち、パターンの拡大倍率の差が１０００ｐｐｍ以
下の場合に適している。但し、熱収縮をより等方的にで
きる等の今後の技術進展に伴い、１０００ｐｐｍを超え
る場合にも適用される可能性がある。

【００５６】また、上述のようにフォトマスク製造にお
けるパターンの拡大倍率の精度は１ｐｐｍ以下であり、
それ以上に微細な制御は現在の技術では保証できない。
従って、本発明は、現在の技術では、熱収縮率が１ｐｐ
ｍ以上の場合、即ち、パターンの拡大倍率の差が１ｐｐ
ｍ以上の場合に適している。一方、１ｐｐｍ以下の位置
ずれは現在の画像表示装置の仕様（画面サイズおよびデ
ザインルール）から見て大きな問題とはならないので、
特に対策を施す必要が無い。但し、フォトマスク製造に
おいてより微細な拡大倍率の制御が可能になる、或は半
導体装置の仕様がより大面積で微細化が進んだものにな
る等の今後の技術進展に伴い、１ｐｐｍ未満の場合にも
適用される可能性がある。

【００５７】以上、本発明の実施例について説明した
が、本発明は上記実施例に限定されず、同様の概念に基
づく全ての構成に適用することができる。

【００５８】上記実施例においてはガラス基板上に形成
された多結晶シリコンＴＦＴを作製したが、非晶質シリ
コンＴＦＴや他の半導体装置を作製することもでき、フ
ラッシュＥＥＰＲＯＭやＴＦＴ液晶表示装置の製造に用
いることができる。基板もガラス基板に限られず、プラ
スチック基板やその他の基板を用いてもよい。

【００５９】上記露光工程では等倍露光装置を用いた
が、ステッパーを用いて縮小投影露光を行ってもよい。
その場合、上述のように投影倍率をある程度可変にで
き、その限界以上の基板収縮に対してはフォトマスク上
のパターンの拡大倍率を変えるか、或は両者の組合せに
より対応することができる。

【００６０】最高温度で行われる熱処理工程がゲート絶
縁膜形成工程である場合について示したが、それ以外に
基板の熱収縮が起こるような高温の工程がある場合に
は、その前後でパターンの拡大倍率を異ならせてもよ
い。

【００６１】

【発明の効果】以上の説明から明らかなように、本発明
によれば、拡大倍率が同一でないパターンを有するフォ
トマスクの組合せを用いて露光工程を行っているので、
フォトマスクのパターンの拡大倍率を基板の熱収縮に対
応させることができる。このため、製造工程途中におけ
る基板の熱収縮に伴う位置合わせ精度や実パターン歪み
等の精度の低下を防いで微細な実パターンを含む半導体
装置を容易に製造できる。また、フォトマスクのパター
ン（または実パターン）に余裕度を持たせる必要が無い
ので、半導体装置としての面積の増大、或は表示装置と
しての高精細化の限界や開口率の低下を防ぐことができ
る。

【００６２】このような拡大倍率が同一でないパターン
を有するフォトマスクの組は、通常のフォトマスクの製
造に用いられる電子線描画工程において電子線の走査電
圧を変更することにより制御性良く作製することができ
る。また、フォトマスクのパターンの拡大倍率をフォト
マスクの製造工程において変更することができるので、
基板の収縮率や収縮時期が変わっても設計データを変更
する必要はなく、従来通りのレイアウト設計により効率
的に半導体装置を作製することができる。

【００６３】また、ステッパーのみを用いてフォトマス
クのパターンの投影倍率を変える場合に比べて大きな基
板収縮にも対応でき、精度も優れている。このため、熱
収縮が大きなガラス基板やプラスチック基板にも対応で
き、ＴＦＴ液晶表示装置のような大面積でしかも微細加
工を要求される半導体装置にも適用できる。

【００６４】従って、高機能化、高品位化、高付加価値
化および低価格化を実現して特性の優れた半導体装置を
提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体装置の製造方法
を示す図である。（ａ−１）〜（ａ−４）は活性領域１
１、ゲート電極１２およびコンタクトホール１３がパタ
ーン加工された状態の基板断面図であり、（ｂ−１）、
（ｂ−３）および（ｂ−４）は対応するフォトマスクの
断面図である。

【図２】（ａ）〜（ｋ）は従来および本発明に係る半導
体装置の製造方法を示す断面図である。

【図３】従来および本発明に係る半導体装置の製造方法
におけるリソグラフィー工程およびエッチング工程を示
す図である。（ａ−１）〜（ａ−４）は等倍露光法によ
る場合を示す断面図であり、（ｂ−１）〜（ｂ−４）は
縮小投影露光法による場合を示す断面図である。

【図４】従来の半導体装置の製造方法において基板の熱
収縮が無い場合を示す図である。（ａ−１）〜（ａ−
４）は活性領域４１、ゲート電極４２およびコンタクト
ホール４３がパターン加工された状態の基板断面図であ
り、（ｂ−１）、（ｂ−３）および（ｂ−４）は対応す
るフォトマスクの断面図である。

【図５】従来の半導体装置の製造方法において基板の熱
収縮がある場合を示す図である。（ａ−１）〜（ａ−
４）は活性領域５１、ゲート電極５２およびコンタクト
ホール５３がパターン加工された状態の基板断面図であ
り、（ｂ−１）、（ｂ−３）および（ｂ−４）は対応す
るフォトマスクの断面図である。

【図６】従来の半導体装置の製造方法において基板の熱
収縮がある場合を示す図である。（ａ−１）〜（ａ−
４）は活性領域６１、ゲート電極６２およびコンタクト
ホール６３がパターン加工された状態の基板断面図であ
り、（ｂ−１）、（ｂ−３）および（ｂ−４）は対応す
るフォトマスクの断面図である。

【符号の説明】

４ａ、４ｂ、４ｃパターン５ａ、５ｂ、５ｃフォトマスク１０基板１１、２４活性領域１２、２６ゲート電極１３、２８コンタクトホール１４ゲート絶縁膜２１ガラス基板２２非晶質シリコン薄膜２３多結晶シリコン薄膜２５ゲート絶縁膜２７層間絶縁膜２９配線金属３１基板３２薄膜材料３３レジスト３４パターン３５ブランク３６照射光

Claims

【特許請求の範囲】

【請求項１】フォトマスク上のパターンを光により基
板上に転写する露光工程を２回以上含む半導体装置の製
造方法において、所定の露光工程と他の露光工程とで拡大倍率が同一でな
いパターンを有するフォトマスクの組合せを用いる半導
体装置の製造方法。
【請求項２】前記フォトマスクの組合せは、パターン
の拡大倍率を基板の熱収縮に対応して異ならせたものを
用いる請求項１に記載の半導体装置の製造方法。
【請求項３】前記基板としてガラスまたはプラスチッ
クを用いる請求項１に記載の半導体装置の製造方法。
【請求項４】前記基板上に液晶表示装置の能動素子を
具備する半導体装置を作製する請求項１に記載の半導体
装置の製造方法。
【請求項５】前記フォトマスクの組合せは、パターン
の拡大倍率の差が１ｐｐｍ以上１０００ｐｐｍ以下のも
のを用いる請求項１に記載の半導体装置の製造方法。
【請求項６】製造工程中、最高温度で行われる熱処理
工程の前後で前記パターンの拡大倍率が異なったフォト
マスクを使用する請求項１に記載の半導体装置の製造方
法。
【請求項７】前記基板上に活性領域となる半導体層、
ゲート絶縁膜およびゲート電極を形成する工程を含み、
ゲート絶縁膜形成の前後で前記パターンの拡大倍率が異
なったフォトマスクを使用する請求項４に記載の半導体
装置の製造方法。
【請求項８】前記露光工程で等倍露光装置を用いる請
求項１に記載の半導体装置の製造方法。
【請求項９】露光工程を２回以上含む半導体装置の製
造方法に用いられるフォトマスクであって、所定の露光工程で用いられるものと他の露光工程で用い
られるものとでパターンの拡大倍率を異ならせてある半
導体装置製造用フォトマスク。