JPH08250307A - Chip thermistor - Google Patents

Chip thermistor

Info

Publication number
JPH08250307A
JPH08250307A JP7055918A JP5591895A JPH08250307A JP H08250307 A JPH08250307 A JP H08250307A JP 7055918 A JP7055918 A JP 7055918A JP 5591895 A JP5591895 A JP 5591895A JP H08250307 A JPH08250307 A JP H08250307A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
thermistor
internal
laminated body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7055918A
Other languages
Japanese (ja)
Inventor
Toshikazu Nakamura
利和 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP7055918A priority Critical patent/JPH08250307A/en
Publication of JPH08250307A publication Critical patent/JPH08250307A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

PURPOSE: To increase the dimensional accuracy between electrodes by electrically connecting outer electrodes to other terminals of inner electrodes and surface electrodes and forming external electrodes facing at both ends of a multilayer body so as to expose one end of each surface electrode. CONSTITUTION: Thermistor layers 3a and 3b are formed one on another to form a multilayer body 7, a pair of inner electrodes 9a and 9b are formed in the body 7 and two pairs of surface electrodes 13a and 13b are formed on the upper and lower faces 15a and 15b of the body 7. A pair of external electrodes 11a and 11b are formed at both ends 17a and 17b of the body 7. The other end of one electrode 9a is connected to the electrode 11a and the other end of the other electrode 9b is connected to the electrode 11b. The other end of the electrode 13a and that of the electrode 13b are connected to the external electrodes 11a and 11b, respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、チップサーミスタ、詳
しくはNTCサーミスタ、PTCサーミスタ等のチップ
サーミスタに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip thermistor, and more particularly to a chip thermistor such as an NTC thermistor and a PTC thermistor.

【0002】[0002]

【従来の技術】従来より、チップサーミスタ1は、図7
に示すように、プリント基板に実装する際に、はんだ付
けにより接続されるため、サーミスタ素体3の両端部に
そのはんだ付けのための端子電極5を形成している。
2. Description of the Related Art Conventionally, a chip thermistor 1 is shown in FIG.
As shown in FIG. 3, since the terminals are connected by soldering when mounted on a printed board, the terminal electrodes 5 for soldering are formed at both ends of the thermistor element body 3.

【0003】このようなチップサーミスタ1では、抵抗
値は端子電極5の電極間寸法X1により支配されてい
る。
In such a chip thermistor 1, the resistance value is governed by the interelectrode dimension X1 of the terminal electrode 5.

【0004】ところで、この端子電極5は、電極ペース
ト上にサーミスタ素体3の端面を浸漬させて付着するデ
ィップ法により形成されている。
By the way, the terminal electrode 5 is formed by a dipping method in which the end surface of the thermistor element body 3 is dipped and adhered on the electrode paste.

【0005】しかしながら、従来のディップ法では、導
電ペーストの厚みやサーミスタ素体3の浸漬する深さ等
によって端子電極5の電極間寸法X1の寸法精度にばら
つきが生じ、それが抵抗値に影響するため、特性の安定
した高精度のチップサーミスタ1が得られなかった。
However, in the conventional dipping method, the dimensional accuracy of the interelectrode dimension X1 of the terminal electrode 5 varies due to the thickness of the conductive paste, the immersion depth of the thermistor element body 3, etc., which affects the resistance value. Therefore, a highly accurate chip thermistor 1 having stable characteristics cannot be obtained.

【0006】また、図8に示すようなチップサーミスタ
1は、サーミスタ層3a、3bが積層されて一体化し
た、直方体状の積層体7と、サーミスタ層3bの同一表
面上に、各一端が相対向するように設けられた一対の内
部電極9と、内部電極9の他端と接続するとともに、積
層体7の両端部に対向するように形成された一対の外部
電極11とを備えている。
A chip thermistor 1 as shown in FIG. 8 has a rectangular parallelepiped laminated body 7 in which the thermistor layers 3a and 3b are laminated and integrated, and one end of each is formed on the same surface of the thermistor layer 3b. It is provided with a pair of internal electrodes 9 provided so as to face each other, and a pair of external electrodes 11 formed so as to be connected to the other end of the internal electrode 9 and to face both ends of the stacked body 7.

【0007】このようなチップサーミスタ1では、抵抗
値のほとんど(約80〜90%)が内部電極9の電極間
寸法Y1により支配されている。外部電極11の電極間
寸法X2はそれほど影響しない。
In such a chip thermistor 1, most of the resistance value (about 80 to 90%) is governed by the inter-electrode dimension Y1 of the internal electrode 9. The inter-electrode dimension X2 of the external electrode 11 does not so much influence.

【0008】ところで、この内部電極9は、サーミスタ
層3bの表面にスクリーン印刷によって形成される。こ
のスクリーン印刷は、積層前のサーミスタ層3bを正確
に位置決めした状態で行うので、精度よく管理できて、
従って、寸法のバラツキが少なく、抵抗値の精度の高い
チップサーミスタが得られる。
The internal electrodes 9 are formed on the surface of the thermistor layer 3b by screen printing. Since this screen printing is performed in a state where the thermistor layer 3b before lamination is accurately positioned, it can be managed accurately,
Therefore, it is possible to obtain a chip thermistor having a small variation in size and a high resistance value accuracy.

【0009】[0009]

【発明が解決しようとする課題】ところが、上記の図8
に示すようなチップサーミスタでは、抵抗値のほとんど
(約80〜90%)が高精度に形成された内部電極9の
電極間寸法Y1により支配されているが、精度にバラツ
キのある電極間寸法X2の影響、例えば、一方の内部電
極とこれに対向する側の外部電極との寸法のバラツキ
が、抵抗値へ与える影響は皆無ではなく(約10〜20
%)、一層の高精度化を求めるのは難しいという問題点
があった。
However, the above-mentioned FIG.
In the chip thermistor as shown in (1), most of the resistance value (about 80 to 90%) is dominated by the inter-electrode dimension Y1 of the internal electrode 9 formed with high accuracy, but the inter-electrode dimension X2 with variation in accuracy is present. Of the internal electrode and the external electrode on the side opposite to the internal electrode have no effect on the resistance value (about 10 to 20).
%), And it was difficult to demand higher precision.

【0010】本発明は、電極間の寸法精度を高めること
により、抵抗値のバラツキの小さい高精度のチップサー
ミスタを提供することにある。
It is an object of the present invention to provide a highly accurate chip thermistor having a small variation in resistance value by improving the dimensional accuracy between electrodes.

【0011】[0011]

【課題を解決するための手段および作用】本発明は、上
記のような問題点を解決するべくチップサーミスタを完
成するに至った。本発明のチップサーミスタは、複数の
サーミスタ層が積層された積層体と、前記積層体の内部
であって、前記サーミスタ層の同一表面上に各一端が相
対向するように形成される一対の内部電極と、前記積層
体の同一表面上に各一端が相対向するように形成される
一対の表面電極と、前記内部電極および前記表面電極の
各他端と電気的に接続するとともに、前記表面電極の一
端が露出するように、前記積層体の両端部に相対向する
ように形成された一対の外部電極と、を有することに特
徴がある。
SUMMARY OF THE INVENTION The present invention has completed a chip thermistor to solve the above problems. The chip thermistor of the present invention includes a laminated body in which a plurality of thermistor layers are laminated, and a pair of internal portions that are formed inside the laminated body and have one ends facing each other on the same surface of the thermistor layer. Electrodes, a pair of surface electrodes formed on the same surface of the laminate so that their one ends face each other, and electrically connected to the other ends of the internal electrodes and the surface electrodes, and the surface electrodes. And a pair of external electrodes formed so as to face each other at both ends of the laminated body so that one end of the external electrode is exposed.

【0012】すなわち、外部電極は、これに電気的に接
続する表面電極の一端が露出するように、積層体の両端
部に形成されるので、表面電極の電極間寸法は、チップ
サーミスタの抵抗値に影響を与えるが、外部電極の電極
間寸法は、この抵抗値に影響を与えず、高い寸法精度は
要求されない。従って、外部電極は、積層体を電極ペー
ストに浸漬させる、いわゆるディップ法によって、容易
に形成することが可能である。また、表面電極は、内部
電極と同様に、予めサーミスタ層の表面にスクリーン印
刷などの方法により、高い寸法精度で形成することがで
きる。
That is, since the external electrodes are formed at both ends of the laminated body so that one end of the surface electrode electrically connected to the external electrode is exposed, the inter-electrode dimension of the surface electrode is the resistance value of the chip thermistor. However, the inter-electrode dimension of the external electrodes does not affect the resistance value, and high dimensional accuracy is not required. Therefore, the external electrode can be easily formed by a so-called dipping method in which the laminated body is immersed in the electrode paste. Further, the surface electrode can be formed in advance with high dimensional accuracy on the surface of the thermistor layer by a method such as screen printing, similarly to the internal electrode.

【0013】また、本発明のチップサーミスタにおいて
は、前記表面電極が、前記積層体の第一主面と、該第一
主面と対向する第二主面の両端にそれぞれ形成されると
ともに、各主面上の前記表面電極の電極間距離は、前記
内部電極の電極間距離よりも長い距離を有していること
が好ましい。
Further, in the chip thermistor of the present invention, the surface electrodes are formed on both ends of the first main surface of the laminate and the second main surface facing the first main surface. The inter-electrode distance of the surface electrode on the main surface is preferably longer than the inter-electrode distance of the internal electrode.

【0014】すなわち、表面電極は、チップサーミスタ
をはんだ付けによりプリント基板に実装する際に、はん
だ食われを生じたり、外力による損傷を生じたりするこ
とを考慮すると、抵抗値が内部電極に強く依存している
ことが有効である。
That is, the resistance value of the surface electrode strongly depends on the internal electrode in consideration of solder erosion and damage due to external force when the chip thermistor is mounted on the printed circuit board by soldering. What you are doing is effective.

【0015】[0015]

【実施例】以下、図1および図2を参照して、本発明の
一実施例であるチップサーミスタについて説明する。図
1は、本実施例の断面図であり、図2は本実施例の斜視
図である。本実施例のチップサーミスタ1は、サーミス
タ層3a、3bが上下に積層されることにより形成され
た積層体7と、積層体7の内部に形成された一対の内部
電極9a、9bと、積層体7の上面15aと下面15b
とにそれぞれ形成された二対の表面電極13a、13b
と、積層体7の両端部17a、17bに形成された一対
の外部電極11a、11bとからなる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A chip thermistor which is an embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a sectional view of this embodiment, and FIG. 2 is a perspective view of this embodiment. The chip thermistor 1 of the present embodiment has a laminated body 7 formed by vertically stacking the thermistor layers 3a and 3b, a pair of internal electrodes 9a and 9b formed inside the laminated body 7, and a laminated body. 7 upper surface 15a and lower surface 15b
Two pairs of surface electrodes 13a and 13b respectively formed on and
And a pair of external electrodes 11a and 11b formed on both ends 17a and 17b of the laminated body 7.

【0016】サーミスタ層3a、3bは、平板状を有し
ており、Mn、Ni、Co、Cu、Fe等を主成分とす
るセラミック素体からなっている。
The thermistor layers 3a, 3b have a flat plate shape, and are made of a ceramic body containing Mn, Ni, Co, Cu, Fe or the like as a main component.

【0017】一対の内部電極9a、9bは、その各一端
が相対向するように、積層体7の内部であって、下側の
サーミスタ層3bの同一表面上に形成されている。
The pair of internal electrodes 9a and 9b are formed inside the laminated body 7 on the same surface of the lower thermistor layer 3b so that their respective ends face each other.

【0018】また、一方の内部電極9aの他端は、積層
体7の一方の端部17aに設けられた外部電極11aに
接続されている。
The other end of one internal electrode 9a is connected to the external electrode 11a provided at one end 17a of the laminated body 7.

【0019】さらに、他方の内部電極9bの他端は、積
層体7の他方の端部17bに設けられた外部電極11b
に接続されている。
Further, the other end of the other internal electrode 9b is connected to the external electrode 11b provided at the other end 17b of the laminated body 7.
It is connected to the.

【0020】ここで、図3に示すように、内部電極9
a、9bは平板状を有しており、内部電極9a、9bの
幅方向の寸法W1は内部電極用サーミスタ素体21の幅
方向の寸法W2よりも小さい。これは、耐熱、耐寒、耐
湿等の耐候性を考慮した場合に、W1がW2よりも小さ
く、内部電極が外部へ露出しないほうが好ましいからで
ある。
Here, as shown in FIG.
The a and 9b have a flat plate shape, and the width W1 of the internal electrodes 9a and 9b in the width direction is smaller than the width W2 of the thermistor element body 21 for the internal electrodes. This is because it is preferable that W1 is smaller than W2 and the internal electrodes are not exposed to the outside in consideration of weather resistance such as heat resistance, cold resistance, and humidity resistance.

【0021】ここでまた、内部電極9a、9bの端部9
a1、9b1は、内部電極用サーミスタ素体21の幅方向
の寸法W2とほぼ同じ寸法で形成されている。これによ
って、外部電極との接続距離が長くなるので、内部電極
と外部電極との接続の信頼性を向上させることができ
る。なお、この端部9a1、9b1は、外部電極11a、
11bに覆われるために外部へ露出することはない。
Here again, the ends 9 of the internal electrodes 9a, 9b are
a1 and 9b1 are formed to have substantially the same size as the widthwise size W2 of the internal electrode thermistor element body 21. As a result, the connection distance between the external electrode and the external electrode becomes long, so that the reliability of the connection between the internal electrode and the external electrode can be improved. The ends 9a1 and 9b1 are connected to the external electrode 11a,
Since it is covered with 11b, it is not exposed to the outside.

【0022】また、内部電極9a、9bは、Pt、A
g、Pd、Ni、Cu等を含有する金属あるいはこれら
の複合材からなり、スクリーン印刷により厚膜で形成さ
れる。
The internal electrodes 9a and 9b are made of Pt and A.
It is made of a metal containing g, Pd, Ni, Cu or the like or a composite material thereof, and is formed as a thick film by screen printing.

【0023】なお、内部電極9a、9bに用いる金属は
これらに限定されず、セラミック素体と同時焼成できる
ものであればどれでも使用できる。
The metals used for the internal electrodes 9a and 9b are not limited to these, and any metal can be used as long as it can be co-fired with the ceramic body.

【0024】一対の表面電極13a、13bは、その各
一端が相対向するように、積層体7の第一主面である上
面15aの両端側、および第二主面である下面15bの
両端側に、それぞれ形成され、上下で計二対となってい
る。
The pair of surface electrodes 13a, 13b are arranged so that their ends are opposed to each other, both ends of the upper surface 15a which is the first main surface of the laminate 7 and both ends of the lower surface 15b which is the second main surface. , Respectively, and there are two pairs in total.

【0025】また、一方の表面電極13aの他端は、積
層体7の一方の端部17aから積層体7の上面15aお
よび下面15bに向けて設けられた外部電極11aに接
続されている。
The other end of the one surface electrode 13a is connected to the external electrode 11a provided from one end 17a of the laminated body 7 toward the upper surface 15a and the lower surface 15b of the laminated body 7.

【0026】さらに、他方の表面電極13bの他端は、
積層体7の他方の端部17bに設けられた外部電極11
bに接続されている。
Further, the other end of the other surface electrode 13b is
The external electrode 11 provided on the other end 17b of the laminated body 7
connected to b.

【0027】さらにまた、表面電極13a、13bは、
内部電極9a、9bと同様に、平板状を有しており、P
t、Ag、Pd、Ni、Cu等を含有する金属あるいは
これらの複合材からなり、スクリーン印刷により厚膜で
形成される。
Furthermore, the surface electrodes 13a and 13b are
Like the internal electrodes 9a and 9b, it has a flat plate shape, and P
It is made of a metal containing t, Ag, Pd, Ni, Cu or the like or a composite material thereof, and is formed as a thick film by screen printing.

【0028】なお、内部電極13a、13bに用いる金
属はこれらに限定されず、セラミック素体と同時焼成で
きるものであればどれでも使用できる。
The metals used for the internal electrodes 13a and 13b are not limited to these, and any metal can be used as long as it can be simultaneously fired with the ceramic body.

【0029】外部電極11a、11bは、積層体7の両
端部17a、17bに形成され、内部電極9a、9bの
各他端および表面電極13a、13bの各他端(上下で
2つ)とそれぞれ電気的に接続するとともに、表面電極
13a、13bの一端が露出するように形成されてい
る。
The external electrodes 11a and 11b are formed on both ends 17a and 17b of the laminated body 7, and are connected to the other ends of the internal electrodes 9a and 9b and the other ends of the surface electrodes 13a and 13b (two above and below). It is formed so that it is electrically connected and one end of the surface electrodes 13a and 13b is exposed.

【0030】また、外部電極11a、11bは、積層体
7の上面15aおよび下面15b上に印刷された表面電
極13a、13b上に塗布されているので、積層体7の
上面15aおよび下面15bとは接触していない。
Since the external electrodes 11a and 11b are coated on the surface electrodes 13a and 13b printed on the upper surface 15a and the lower surface 15b of the laminated body 7, the external electrodes 11a and 11b are different from the upper surface 15a and the lower surface 15b of the laminated body 7. Not in contact.

【0031】また、外部電極11a、11bは、Ag、
Pd、Ni、Cr、Sn、Pb等の単体または複合材か
らなる三層構造をした多層電極となっている。
The external electrodes 11a and 11b are made of Ag,
It is a multi-layer electrode having a three-layer structure made of a single material or a composite material of Pd, Ni, Cr, Sn, Pb or the like.

【0032】すなわち、最も内側に形成される第一層
は、AgまたはAg−Pdからなる厚膜層であり、ディ
ップ法により形成される。次に、第一層の外側に形成さ
れる第二層は、Niからなるメッキ層である。なお、C
rまたはNi−Crを用いることも可能である。さら
に、第二層の外側に形成される第三層は、SnまたはS
n−Pbからなるメッキ層である。
That is, the innermost first layer is a thick film layer made of Ag or Ag-Pd, and is formed by the dip method. Next, the second layer formed outside the first layer is a plating layer made of Ni. Note that C
It is also possible to use r or Ni-Cr. Further, the third layer formed outside the second layer is Sn or S
It is a plating layer made of n-Pb.

【0033】ここで、図1に示す内部電極9a、9bの
電極間寸法Y2と、表面電極13a、13bの電極間寸
法X3と、外部電極11a、11bの電極間寸法X4と
は、Y2<X3<X4の関係にある。
Here, the inter-electrode dimension Y2 of the internal electrodes 9a and 9b, the inter-electrode dimension X3 of the surface electrodes 13a and 13b, and the inter-electrode dimension X4 of the external electrodes 11a and 11b shown in FIG. 1 are Y2 <X3. <There is a relationship of X4.

【0034】従って、チップサーミスタ1の抵抗値に最
も影響する電極は、電極間寸法が最も短い内部電極9
a、9bであり、さらにその次に影響する電極は、内部
電極9a、9bの次に電極間寸法が短い表面電極13
a、13bである。
Therefore, the electrode that most affects the resistance value of the chip thermistor 1 is the internal electrode 9 having the shortest inter-electrode dimension.
a and 9b, and the next influential electrode is the surface electrode 13 having the shortest interelectrode dimension next to the internal electrodes 9a and 9b.
a and 13b.

【0035】また、内部電極9a、9bの抵抗値への影
響はおよそ80〜90%であり、表面電極13a、13
bの抵抗値への影響はおよそ20〜10%である。
The influence of the internal electrodes 9a and 9b on the resistance value is about 80 to 90%.
The influence of b on the resistance value is about 20 to 10%.

【0036】チップサーミスタ1をはんだ付けによりプ
リント基板に実装する際に、表面電極がはんだ食われを
生じたり、また、表面電極が保護されていないために外
力による損傷を生じたりすることを考慮すると、抵抗値
が内部電極9にほとんど依存していることは少なからず
有効である。
Considering that when the chip thermistor 1 is mounted on a printed circuit board by soldering, the surface electrode may be eroded by solder, or the surface electrode may not be protected and may be damaged by an external force. The fact that the resistance value depends almost on the internal electrode 9 is not a little effective.

【0037】ところで、内部電極9a、9bおよび表面
電極13a、13bは、ともにスクリーン印刷により形
成されているので、電極ダレが生じることなく、寸法精
度よくコントロールできる。すなわち、高精度に電極間
寸法Y2およびX3を管理することが可能であり、抵抗値
のバラツキが小さい品質の高いチップサーミスタ1が得
られる。
Since the internal electrodes 9a and 9b and the surface electrodes 13a and 13b are both formed by screen printing, dimensional accuracy can be controlled without causing electrode sagging. That is, the inter-electrode dimensions Y2 and X3 can be managed with high accuracy, and a high-quality chip thermistor 1 with a small variation in resistance value can be obtained.

【0038】なお、外部電極11a、11bは、ディッ
プ法により形成するため、高精度に形成することは困難
であるが、外部電極11a、11bの電極間寸法X4
は、表面電極13a、13bを有する表面15上では積
層体7に接触していないため、抵抗値への影響はほとん
ど皆無である。
Since the external electrodes 11a and 11b are formed by the dipping method, it is difficult to form them with high precision, but the inter-electrode dimension X4 of the external electrodes 11a and 11b is difficult.
Does not contact the laminate 7 on the surface 15 having the surface electrodes 13a and 13b, and therefore has almost no effect on the resistance value.

【0039】このスクリーン印刷法によって、積層体の
内部に形成された内部電極9a、9bおよび積層体7の
同一表面上に形成された表面電極13a、13bは、電
極ダレが生じ難くなり、電極間寸法のバラツキが抑制さ
れる。よって、電極ペースト中にサーミスタ層3a、3
bを浸漬することにより、あるいはそれに類する方法に
より形成した電極と比較して、その寸法精度は非常に高
い。
By this screen printing method, the internal electrodes 9a and 9b formed inside the laminated body and the surface electrodes 13a and 13b formed on the same surface of the laminated body 7 are less susceptible to electrode sag, and Variations in size are suppressed. Therefore, the thermistor layers 3a, 3
The dimensional accuracy is very high as compared with an electrode formed by immersing b or by a method similar thereto.

【0040】従って、高精度の内部電極9a、9bおよ
び表面電極13a、13bを形成できるため、この内部
電極9a、9bおよび表面電極13a、13bの電極間
寸法Y2、X3も高寸法精度で形成することができる。
Therefore, since the internal electrodes 9a, 9b and the surface electrodes 13a, 13b can be formed with high accuracy, the inter-electrode dimensions Y2, X3 of the internal electrodes 9a, 9b and the surface electrodes 13a, 13b are also formed with high dimensional accuracy. be able to.

【0041】内部電極9a、9bを有するチップサーミ
スタ1の抵抗値は、主に内部電極9a、9bの電極間寸
法Y2により決定されるが、さらに高精度を要求するた
めには、表面電極13a、13bの電極間寸法X3も高
精度化する必要がある。このため、本発明のように高寸
法精度で内部電極9a、9bおよび表面電極13a、1
3bを形成することができれば、高精度で抵抗値の調整
が可能であり、また、抵抗値の分布の小さいサーミスタ
素子を得ることができる。
The resistance value of the chip thermistor 1 having the internal electrodes 9a and 9b is mainly determined by the inter-electrode dimension Y2 of the internal electrodes 9a and 9b, but in order to require higher accuracy, the surface electrode 13a, It is also necessary to improve the accuracy of the inter-electrode dimension X3 of 13b. Therefore, as in the present invention, the internal electrodes 9a and 9b and the surface electrodes 13a and 1 have high dimensional accuracy.
If 3b can be formed, the resistance value can be adjusted with high accuracy, and a thermistor element having a small resistance value distribution can be obtained.

【0042】次に、図3ないし図6を参照して、本発明
の一実施例であるチップサーミスタの製造方法について
説明する。 (1)まず、生のサーミスタ素体、いわゆるセラミック
グリーンシートである内部電極用サーミスタ素体21を
用意し、スクリーン印刷により厚膜で、その上面21a
の両端側にその各一端が相対向するように一対の内部電
極9a、9bを形成し、乾燥させる(図3)。
Next, with reference to FIGS. 3 to 6, a method of manufacturing a chip thermistor which is an embodiment of the present invention will be described. (1) First, a raw thermistor element body, that is, a so-called ceramic green sheet, which is a thermistor element body 21 for internal electrodes, is prepared, and a thick film is formed by screen printing, and its upper surface 21a
A pair of internal electrodes 9a and 9b are formed on both end sides of the so that their one ends face each other and dried (FIG. 3).

【0043】(2)次に、生のサーミスタ素体、いわゆ
るセラミックグリーンシートである表面電極用サーミス
タ素体19を2枚用意し、それぞれにスクリーン印刷に
より厚膜で、その上面19aの両端側にその各一端が相
対向するように一対の表面電極13a、13bを形成
し、乾燥させる(図4)。
(2) Next, two raw thermistor elements, that is, so-called ceramic green sheets, are prepared for the surface electrode thermistor element 19, and each of them is a thick film formed by screen printing on both ends of the upper surface 19a. A pair of surface electrodes 13a and 13b are formed so that their one ends face each other, and dried (FIG. 4).

【0044】(3)次に、上記の内部電極用サーミスタ
素体21を略中央に配置して、内部電極用サーミスタ素
体21の上下に、電極を形成していない生のサーミスタ
素体である所定枚数のダミーシート23を積み重ね、さ
らに、ダミーシート23の上下に、上記の2枚の表面電
極用サーミスタ素体19が対向するように積み重ねられ
る(図5)。
(3) Next, the above-mentioned thermistor element body for internal electrode 21 is arranged substantially at the center, and the thermistor element body for internal electrode 21 is a raw thermistor element body above and below which the electrode is not formed. A predetermined number of dummy sheets 23 are stacked, and the above two thermistor element bodies 19 for surface electrodes are stacked on the upper and lower sides of the dummy sheets 23 so as to face each other (FIG. 5).

【0045】(4)次に、上記のように積み重ねられた
サーミスタ素体を一体化プレスし、焼成を行うことによ
って、セラミックの積層体7が形成される(図6)。
(4) Next, the thermistor element bodies stacked as described above are integrally pressed and fired to form a ceramic laminated body 7 (FIG. 6).

【0046】(5)次に、内部電極9a、9bの各他端
および表面電極13a、13bの各他端(上下で2つ)
に接続するとともに、表面電極13a、13bの一端が
露出するように積層体7の両端部に外部電極11a、1
1bの第一層をディップ法により厚膜で形成し、焼き付
けを行う。その後、第一層の表面に第二層をメッキ処理
し、さらに第二層の表面に第三層をメッキ処理する(図
2)。
(5) Next, the other ends of the internal electrodes 9a and 9b and the other ends of the surface electrodes 13a and 13b (two above and below).
And the external electrodes 11a, 1b on both ends of the laminate 7 so that one ends of the surface electrodes 13a, 13b are exposed.
The first layer 1b is formed as a thick film by the dipping method and baked. Then, the surface of the first layer is plated with the second layer, and the surface of the second layer is plated with the third layer (FIG. 2).

【0047】以上のようにして、本実施例のチップサー
ミスタが製造される。
As described above, the chip thermistor of this embodiment is manufactured.

【0048】ところで、本発明のチップサーミスタおよ
びその製造方法は、上記実施例に限定されるものではな
く、本発明の要旨の範囲内において、種々の変更が可能
である。
By the way, the chip thermistor and the method for manufacturing the same according to the present invention are not limited to the above embodiments, but various modifications can be made within the scope of the present invention.

【0049】例えば、上記実施例では、内部電極の電極
間寸法Y2と表面電極の電極間寸法X3と外部電極の電極
間寸法X4との関係がY2<X3<X4となっているが、Y
2とX3は等しくてもよく、すなわち、Y2≦X3<X4で
あってもよい。これは、内部電極と表面電極とはともに
スクリーン印刷により高精度に形成されているので、表
面電極の抵抗値への影響が大きくなっても機能上は問題
がないからである。
For example, in the above embodiment, the relationship between the inter-electrode dimension Y2 of the internal electrodes, the inter-electrode dimension X3 of the surface electrodes and the inter-electrode dimension X4 of the external electrodes is Y2 <X3 <X4.
2 and X3 may be equal, that is, Y2≤X3 <X4. This is because both the internal electrode and the surface electrode are formed with high precision by screen printing, and therefore there is no functional problem even if the influence on the resistance value of the surface electrode increases.

【0050】また、例えば、上記実施例では、積層体は
直方体状を有しているが、円板状のサーミスタ素体を用
いれば、円柱状を有する積層体となる。
Further, for example, in the above-mentioned embodiment, the laminated body has a rectangular parallelepiped shape, but if a disc-shaped thermistor element body is used, a laminated body having a columnar shape is obtained.

【0051】また、例えば、上記実施例では、表面電極
用サーミスタ素体と内部電極用サーミスタ素体との間に
ダミーシートが設けられているが、ダミーシートの厚さ
には特に制限はなく、表面電極と内部電極とが直接接触
しないように所望の間隔を有するように調整すればよ
い。
Further, for example, in the above embodiment, the dummy sheet is provided between the thermistor element body for surface electrode and the thermistor element body for internal electrode, but the thickness of the dummy sheet is not particularly limited. The surface electrode and the internal electrode may be adjusted to have a desired distance so as not to come into direct contact with each other.

【0052】さらに、例えば、上記実施例では、個々の
チップ状の積層体を形成した後に外部電極を付着させる
ことによって、チップサーミスタの外部電極は、積層体
の上下面および3つの側面に形成される5面電極となっ
ているが、棒状のサーミスタ素体を積層したマザー基板
である積層体に外部電極を付着し、その後、チップ状に
切断することによって、チップサーミスタの外部電極
は、積層体の上下面および端面に形成される3面電極と
してもよい。
Further, for example, in the above-described embodiment, the external electrodes of the chip thermistor are formed on the upper and lower surfaces and the three side surfaces of the laminated body by forming the individual chip-shaped laminated bodies and then attaching the external electrodes thereto. Although the external electrodes of the chip thermistor are five-sided electrodes, the external electrodes of the chip thermistor are formed by attaching the external electrodes to a laminated body that is a mother substrate in which rod-shaped thermistor elements are laminated It may be a three-sided electrode formed on the upper and lower surfaces and the end surface.

【0053】[0053]

【発明の効果】本発明のチップサーミスタは、電極間の
寸法精度を高めることにより、抵抗値のバラツキの小さ
い高精度なチップサーミスタを製造することが可能であ
る。
According to the chip thermistor of the present invention, it is possible to manufacture a highly accurate chip thermistor with a small variation in the resistance value by increasing the dimensional accuracy between the electrodes.

【0054】また、歩留まりが高まることにより、製造
コストを低減することが可能である。
Further, since the yield is increased, the manufacturing cost can be reduced.

【0055】また、請求項2に記載のチップサーミスタ
は、品質がより一層向上する。
Moreover, the quality of the chip thermistor according to the second aspect is further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す断面図。FIG. 1 is a sectional view showing an embodiment of the present invention.

【図2】本発明の一実施例を示す斜視図。FIG. 2 is a perspective view showing an embodiment of the present invention.

【図3】本発明の一実施例の製造工程の一部を示す説明
図。
FIG. 3 is an explanatory view showing a part of the manufacturing process of the embodiment of the present invention.

【図4】本発明の一実施例の製造工程の一部を示す説明
図。
FIG. 4 is an explanatory view showing a part of the manufacturing process of the embodiment of the present invention.

【図5】本発明の一実施例の製造工程の一部を示す説明
図。
FIG. 5 is an explanatory view showing a part of the manufacturing process of the embodiment of the present invention.

【図6】本発明の一実施例の製造工程の一部を示す説明
図。
FIG. 6 is an explanatory view showing a part of the manufacturing process of the embodiment of the present invention.

【図7】従来のチップサーミスタの一例を示す説明図。FIG. 7 is an explanatory diagram showing an example of a conventional chip thermistor.

【図8】従来のチップサーミスタの他の例を示す説明
図。
FIG. 8 is an explanatory diagram showing another example of a conventional chip thermistor.

【符号の説明】[Explanation of symbols]

1 チップサーミスタ 3 サーミスタ素体 3a、3b サーミスタ層 5 端子電極 7 積層体 9、9a、9b 内部電極 9a1、9b1 内部電極の端部 11、11a、11b 外部電極 13、13a、13b 表面電極 15a 上面 15b 下面 17a、17b 両端部 19 表面電極用サーミスタ素体 19a 表面電極用サーミスタ素体の上
面 21 内部電極用サーミスタ素体 21a 内部電極用サーミスタ素体の上
面 23 ダミーシート X1 端子電極の電極間寸法 X2、X4 外部電極の電極間寸法 X3 表面電極の電極間寸法 Y1、Y2 内部電極の電極間寸法 W1 内部電極の幅方向の寸法 W1 内部電極用サーミスタ素体の幅
方向の寸法
1 Chip Thermistor 3 Thermistor Element 3a, 3b Thermistor Layer 5 Terminal Electrode 7 Laminated Body 9, 9a, 9b Internal Electrode 9a1, 9b1 End of Internal Electrode 11, 11a, 11b External Electrode 13, 13a, 13b Surface Electrode 15a Top Surface 15b Lower surface 17a, 17b Both ends 19 Thermistor element body for surface electrode 19a Upper surface of thermistor element body for surface electrode 21 Thermistor element body for internal electrode 21a Upper surface of thermistor element body for internal electrode 23 Dummy sheet X1 Electrode dimension of terminal electrode X2, X4 Distance between electrodes of external electrode X3 Distance between electrodes of surface electrode Y1, Y2 Distance between electrodes of internal electrode W1 Width direction of internal electrode W1 Width dimension of thermistor element for internal electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数のサーミスタ層が積層された積層体
と、 前記積層体の内部であって、前記サーミスタ層の同一表
面上に各一端が相対向するように形成される一対の内部
電極と、 前記積層体の同一表面上に各一端が相対向するように形
成される一対の表面電極と、 前記内部電極および前記表面電極の各他端と電気的に接
続するとともに、前記表面電極の一端が露出するよう
に、前記積層体の両端部に相対向するように形成された
一対の外部電極と、 を有することを特徴とするチップサーミスタ。
1. A laminated body in which a plurality of thermistor layers are laminated, and a pair of internal electrodes which are formed inside the laminated body and on the same surface of the thermistor layer so that one ends thereof face each other. A pair of surface electrodes formed on the same surface of the laminated body so that the ends thereof face each other, and electrically connected to the respective other ends of the internal electrode and the surface electrode, and one end of the surface electrode. And a pair of external electrodes formed so as to face each other at both ends of the laminate so as to expose the chip thermistor.
【請求項2】 前記表面電極は、前記積層体の第一主面
と、該第一主面と対向する第二主面の両端にそれぞれ形
成されるとともに、各主面上の前記表面電極の電極間距
離は、前記内部電極の電極間距離よりも長い距離を有し
ていることを特徴とする請求項1に記載のチップサーミ
スタ。
2. The surface electrodes are respectively formed on both ends of a first main surface of the laminate and a second main surface facing the first main surface, and the front surface electrode of each of the main electrodes is formed on each main surface. The chip thermistor according to claim 1, wherein the inter-electrode distance is longer than the inter-electrode distance of the internal electrodes.
JP7055918A 1995-03-15 1995-03-15 Chip thermistor Pending JPH08250307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7055918A JPH08250307A (en) 1995-03-15 1995-03-15 Chip thermistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7055918A JPH08250307A (en) 1995-03-15 1995-03-15 Chip thermistor

Publications (1)

Publication Number Publication Date
JPH08250307A true JPH08250307A (en) 1996-09-27

Family

ID=13012493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7055918A Pending JPH08250307A (en) 1995-03-15 1995-03-15 Chip thermistor

Country Status (1)

Country Link
JP (1) JPH08250307A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5820995A (en) * 1995-10-27 1998-10-13 Murata Manufacturing Co., Ltd. Laminated composite ceramics and elements using same
US6717506B2 (en) 2000-11-02 2004-04-06 Murata Manufacturing Co., Ltd. Chip-type resistor element
US6861622B2 (en) 2002-07-25 2005-03-01 Murata Manufacturing Co., Ltd. Negative temperature coefficient thermistor and method for manufacturing the same
US7183892B2 (en) * 1997-07-07 2007-02-27 Matsushita Electric Industrial Co., Ltd. Chip PTC thermistor and method for manufacturing the same
JP2009534814A (en) * 2006-04-18 2009-09-24 エプコス アクチエンゲゼルシャフト Electric PTC thermistor parts and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5820995A (en) * 1995-10-27 1998-10-13 Murata Manufacturing Co., Ltd. Laminated composite ceramics and elements using same
US7183892B2 (en) * 1997-07-07 2007-02-27 Matsushita Electric Industrial Co., Ltd. Chip PTC thermistor and method for manufacturing the same
US6717506B2 (en) 2000-11-02 2004-04-06 Murata Manufacturing Co., Ltd. Chip-type resistor element
US6861622B2 (en) 2002-07-25 2005-03-01 Murata Manufacturing Co., Ltd. Negative temperature coefficient thermistor and method for manufacturing the same
JP2009534814A (en) * 2006-04-18 2009-09-24 エプコス アクチエンゲゼルシャフト Electric PTC thermistor parts and manufacturing method thereof
US8154379B2 (en) 2006-04-18 2012-04-10 Epcos Ag Electrical PTC thermistor component, and method for the production thereof

Similar Documents

Publication Publication Date Title
US7408435B2 (en) Coil component
US20080100988A1 (en) Multilayer capacitor
TW432401B (en) Method of producing thermistor chips
KR101031111B1 (en) Complex Ceramic Chip Component capable for surface-mounting
KR20190011219A (en) Multilayer ceramic capacitor
JPH10116704A (en) Thermistor chip and its manufacturing method
JP4548471B2 (en) Capacitor array and manufacturing method thereof
JP2000124007A (en) Chip thermistor and method of producing the same
JPH08250307A (en) Chip thermistor
JP6338011B2 (en) NTC thermistor for substrate embedding and manufacturing method thereof
JP2015109409A (en) Electronic component
JP3765225B2 (en) Chip-type multiple electronic components
JP2000106322A (en) Laminated ceramic capacitor
JP6497396B2 (en) Manufacturing method of electronic parts
JPH01152712A (en) Formation of external electrode of laminated ceramic capacitor
JPH0917607A (en) Chip type circuit component and its manufacture
JPS636121B2 (en)
JP2004207540A (en) Hybrid electronic component and its characteristic adjusting method
JP2839262B2 (en) Chip resistor and manufacturing method thereof
JPH11283804A (en) Resistor
US20240212892A1 (en) Laminated ceramic component
JPH02305425A (en) Cr compound part
JPH0945830A (en) Chip electronic component
JP3823512B2 (en) Thermistor element
JP2003297670A (en) Chip type composite part