JPH08241910A - Mounting structure of electronic parts - Google Patents

Mounting structure of electronic parts

Info

Publication number
JPH08241910A
JPH08241910A JP7351442A JP35144295A JPH08241910A JP H08241910 A JPH08241910 A JP H08241910A JP 7351442 A JP7351442 A JP 7351442A JP 35144295 A JP35144295 A JP 35144295A JP H08241910 A JPH08241910 A JP H08241910A
Authority
JP
Japan
Prior art keywords
lead frame
land
carrier film
mounting structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7351442A
Other languages
Japanese (ja)
Other versions
JP2666792B2 (en
Inventor
Tomoaki Sakamoto
智朗 阪元
Masanobu Tanigami
昌伸 谷上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP7351442A priority Critical patent/JP2666792B2/en
Publication of JPH08241910A publication Critical patent/JPH08241910A/en
Application granted granted Critical
Publication of JP2666792B2 publication Critical patent/JP2666792B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Abstract

PURPOSE: To provide a structure for mounting electronic parts where they can be mounted at a small mounting area on a substrate and no electrical short- circuiting occurs between a lead frame and a land. CONSTITUTION: After a bump 6a of a bare chip IC6 is joined to a lead frame 7 of a TAB tape, the bare chip IC6 is separated from the TAB tape along with only the lead frame 7 while leaving a carrier film and an IC package 8 is formed. An insulation spacer 5 is formed on a land 3a of a circuit substrate 1 and the lead frame 7 of the IC package 8 is supported by the insulation spacer 5 and the tip of the lead frame 7 is joined to the land 3a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子部品の実装構
造に関する。具体的にいうと、本発明は、電子部品を基
板にTAB実装した電子部品の実装構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting structure for electronic parts. More specifically, the present invention relates to an electronic component mounting structure in which electronic components are TAB mounted on a substrate.

【0002】[0002]

【背景技術とその問題点】図3は従来の電子部品の実装
構造を示す断面図である。これは一般にTAB(Tape A
utomated Bonding)実装構造と呼ばれるものである。こ
のTAB実装構造を実装手順に沿って説明すると、ベア
チップIC31をTABテープのリードフレーム33に
接合した後、キャリアフィルム32を一部残してTAB
テープからリードフレーム33を打ち抜き、リードフレ
ーム33をフォーミング加工し、ベアチップIC31と
キャリアフィルム32とリードフレーム33からなるI
Cパッケージ34を形成する。
2. Description of the Related Art FIG. 3 is a sectional view showing a conventional electronic component mounting structure. This is generally TAB (Tape A
utomated Bonding) This is called the mounting structure. The TAB mounting structure will be described according to a mounting procedure. After the bare chip IC 31 is bonded to the lead frame 33 of the TAB tape, the TAB is removed while leaving a part of the carrier film 32.
The lead frame 33 is punched out of the tape, the lead frame 33 is formed, and the bare chip IC 31, the carrier film 32, and the lead frame 33 are formed.
A C package 34 is formed.

【0003】このICパッケージ34をフェースダウン
で回路基板35に実装して配線パターン36のランド3
6aにリードフレーム33を位置合わせし、リードフレ
ーム33の端部とランド36aをハンダ37で接合す
る。また、リードフレーム33に残されたキャリアフィ
ルム32は、リードフレーム33と回路基板35との間
に介在している。
The IC package 34 is mounted face down on a circuit board 35 to form a land 3 of a wiring pattern 36.
The lead frame 33 is aligned with 6a, and the end of the lead frame 33 and the land 36a are joined with the solder 37. The carrier film 32 left on the lead frame 33 is interposed between the lead frame 33 and the circuit board 35.

【0004】しかしながら、このような電子部品の実装
構造にあっては、キャリアフィルム32を帯びている分
だけリードフレーム33が長くなり、キャリアフィルム
32の幅だけベアチップIC31とランド36aとの距
離をとらなければならず、回路基板35上における実装
面積が大きくなるという欠点があった。
However, in such an electronic component mounting structure, the lead frame 33 becomes longer by the length of the carrier film 32, and the distance between the bare chip IC 31 and the land 36a is increased by the width of the carrier film 32. And the mounting area on the circuit board 35 becomes large.

【0005】また、キャリアフィルム32はリードフレ
ーム33に固着しているので、例えばリードフレーム3
3をランド36aにハンダ接合する際の熱に耐えるよ
う、耐熱性に優れた材質を使用しなければならず、フィ
ルム材質が限定されると共にフィルムコストが高くつく
という問題があった。
Further, since the carrier film 32 is fixed to the lead frame 33, for example,
A material having excellent heat resistance must be used so as to withstand the heat when soldering 3 to the land 36a, and there is a problem that the film material is limited and the film cost is high.

【0006】このような欠点を回避するためには、キャ
リアフィルム32を帯びないリードフレームにより実装
する構造が考えられる。すなわち、ベアチップIC31
をTABテープのリードフレーム33に搭載した後、キ
ャリアフィルムを残してベアチップIC31を搭載した
リードフレーム33だけをTABテープから切り出し、
このフィルムレスのICパッケージを回路基板35に実
装すれば、キャリアフィルムのない分だけリードフレー
ム33を短くでき、ベアチップIC31の実装面積を小
さくできる。また、キャリアフィルムも耐熱性の低い材
質を用いることができる。
In order to avoid such a drawback, a structure in which the carrier film 32 is mounted on a lead frame which does not take on the carrier film 32 can be considered. That is, the bare chip IC 31
Is mounted on the lead frame 33 of the TAB tape, and only the lead frame 33 on which the bare chip IC 31 is mounted is cut out from the TAB tape while leaving the carrier film.
If this filmless IC package is mounted on the circuit board 35, the lead frame 33 can be shortened as much as there is no carrier film, and the mounting area of the bare chip IC 31 can be reduced. Also, a material having low heat resistance can be used for the carrier film.

【0007】しかし、図3に示すような従来の実装構造
からキャリアフィルム32を除くと、リードフレーム3
3が回路基板35上で支持されなくなるので、リードフ
レーム33が下方へ撓み易くなり、図4に示すようにリ
ードフレーム33が隣のランド36aに接触し、電気的
なショートを発生する恐れがあった。これを防止しよう
とすると、回路基板の配線パターンを工夫する必要があ
り、IC近傍における配線パターン設計が制約されると
いう不都合があった。
However, when the carrier film 32 is removed from the conventional mounting structure as shown in FIG.
Since 3 is no longer supported on the circuit board 35, the lead frame 33 is easily bent downward, and the lead frame 33 may contact the adjacent land 36a as shown in FIG. It was In order to prevent this, it is necessary to devise the wiring pattern of the circuit board, and there is a disadvantage that the wiring pattern design near the IC is restricted.

【0008】[0008]

【発明が解決しようとする課題】本発明は、叙上の従来
例の欠点に鑑みてなされたものであり、その目的とする
ところは、電子部品を小さな実装面積に実装でき、実装
コストも低く、しかもリードフレームの短絡事故も防止
することができる電子部品の実装構造を提供することに
ある。
SUMMARY OF THE INVENTION The present invention has been made in view of the drawbacks of the above conventional examples, and an object of the present invention is to mount electronic parts in a small mounting area and to reduce the mounting cost. Another object of the present invention is to provide a mounting structure for electronic components that can prevent a lead frame short circuit accident.

【0009】[0009]

【課題を解決するための手段】本発明に係る電子部品の
実装構造は、電子部品を基板上にTAB実装された実装
構造において、キャリアフィルムを残してリードフレー
ムのみと共にTABテープから分離された電子部品が基
板上に置かれ、基板のランドに接合された前記リードフ
レームと基板との間に絶縁スペーサが形成されているこ
とを特徴としている。
An electronic component mounting structure according to the present invention is an electronic component mounted on a substrate by TAB mounting, wherein an electronic component separated from a TAB tape together with only a lead frame while leaving a carrier film. The component is placed on a substrate, and an insulating spacer is formed between the lead frame joined to the land of the substrate and the substrate.

【0010】[0010]

【作用】本発明にあっては、TABテープのキャリアフ
ィルムを用いることなく電子部品を実装しているので、
キャリアフィルム分だけリードフレームを短くでき、電
子部品と基板のランドとの距離を短くできる。この結
果、従来のTAB実装構造に比べてリードフレームを短
くできる分だけ電子部品の実装面積を小さくできる。
According to the present invention, since electronic components are mounted without using a TAB tape carrier film,
The lead frame can be shortened by the amount of the carrier film, and the distance between the electronic component and the land of the substrate can be shortened. As a result, the mounting area of the electronic component can be reduced as much as the lead frame can be shortened as compared with the conventional TAB mounting structure.

【0011】また、キャリアフィルムは基板への実装後
には用いられないので、キャリアフィルムに高い耐熱性
を要求されず、フィルム材質の選択の幅が広がり、フィ
ルムコストも安価にできる。
Since the carrier film is not used after being mounted on the substrate, the carrier film is not required to have high heat resistance, the range of choice of the film material is widened, and the film cost can be reduced.

【0012】しかも、キャリアフィルムを基板への実装
用に用いないにも拘らず、リードフレームと基板との間
に絶縁スペーサを形成しているので、リードフレームは
絶縁スペーサによって支持され、リードフレームないし
ランド間が狭ピッチであっても、リードフレームが隣の
リードフレームまたはランドに接触してショートする恐
れがなくなる。さらに、電子部品の近傍における配線パ
ターン設計も容易になる。
In addition, since the insulating spacer is formed between the lead frame and the substrate even though the carrier film is not used for mounting on the substrate, the lead frame is supported by the insulating spacer, Even if the pitch between the lands is narrow, there is no possibility that the lead frame will contact the adjacent lead frame or land and short-circuit. Further, it becomes easy to design a wiring pattern near the electronic component.

【0013】[0013]

【発明の実施の形態】図1は本発明の一実施形態による
ICの実装構造を示す断面図、図2はICを実装するた
めの回路基板を示す一部破断した平面図である。
1 is a sectional view showing an IC mounting structure according to an embodiment of the present invention, and FIG. 2 is a partially cutaway plan view showing a circuit board for mounting the IC.

【0014】図2に示すように、回路基板1上のIC実
装位置2の四周には配線パターン3の端末に位置する複
数のランド3aが配置されており、これらのランド領域
を開口させるようにして回路基板1の表面をレジスト膜
4で被覆し、レジスト膜4の開口部4aから各ランド3
aを露出させてある。各ランド3aのリードフレーム7
を接合する部分よりも内周側を横切るようにして回路基
板1上に絶縁スペーサ5が形成されており、絶縁スペー
サ5は全体としてIC実装位置2を囲むようにして角枠
状に形成されている。この絶縁スペーサ5は、角枠状に
成形されたものを回路基板1の上に接着してもよく、あ
るいは、回路基板1の上に印刷により形成してもよい。
なお、絶縁スペーサ5は、図1のようにランド3aの内
周側端部からはみ出さないようにしても良く、あるい
は、図2のようにランド3aの内周側端部からはみ出し
ていても差し支えない。
As shown in FIG. 2, a plurality of lands 3a located at the ends of the wiring pattern 3 are arranged on the four circumferences of the IC mounting position 2 on the circuit board 1, and these land areas are opened. The surface of the circuit board 1 is covered with the resist film 4, and each land 3 is opened from the opening 4a of the resist film 4.
a is exposed. Lead frame 7 of each land 3a
The insulating spacer 5 is formed on the circuit board 1 so as to traverse the inner peripheral side from the portion to be joined. The insulating spacer 5 is formed in a square frame shape so as to surround the IC mounting position 2 as a whole. The insulating spacer 5 may be formed into a square frame and adhered to the circuit board 1 or may be formed on the circuit board 1 by printing.
The insulating spacer 5 may not protrude from the inner peripheral end of the land 3a as shown in FIG. 1, or may protrude from the inner peripheral end of the land 3a as shown in FIG. No problem.

【0015】一方、回路基板1上に実装されるICパッ
ケージ8は、TABテープのリードフレーム7にベアチ
ップIC6のバンプ6aを接合してベアチップIC6を
TABテープに搭載した後、キャリアフィルムを残して
リードフレーム7のみと共にベアチップIC6をTAB
テープから分離し、リードフレーム7をフォーミング加
工したものである。
On the other hand, in the IC package 8 mounted on the circuit board 1, after the bumps 6a of the bare chip IC 6 are bonded to the lead frame 7 of the TAB tape and the bare chip IC 6 is mounted on the TAB tape, the lead is left with the carrier film left. TAB bare chip IC6 with frame 7 only
It is separated from the tape and the lead frame 7 is formed by forming.

【0016】図1に示すように、このキャリアフィルム
を帯びないICパッケージ8はフェースダウンで回路基
板1の上に実装され、リードフレーム7の端部を回路基
板1のランド3aに位置合わせし、リードフレーム7を
ランド3aにハンダ9により接合される。こうして回路
基板1に実装された状態においては、ランド3aとリー
ドフレーム7の間に絶縁スペーサ5が介在しており、各
リードフレーム7が接合箇所以外ではランド3aと接触
しないよう絶縁スペーサ5によって支持されている。従
って、ベアチップIC6に加えられた外力や自重により
リードフレーム7が曲がり、回路基板1の配線パターン
3等に接触して電気的ショートが生じることを防止する
ことができる。
As shown in FIG. 1, the IC package 8 without the carrier film is mounted face down on the circuit board 1, and the end of the lead frame 7 is aligned with the land 3a of the circuit board 1. The lead frame 7 is joined to the land 3a by solder 9. When mounted on the circuit board 1 in this manner, the insulating spacer 5 is interposed between the land 3a and the lead frame 7, and is supported by the insulating spacer 5 so that each lead frame 7 does not contact the land 3a except at the joint. Have been. Accordingly, it is possible to prevent the lead frame 7 from being bent by the external force or the own weight applied to the bare chip IC 6 and coming into contact with the wiring pattern 3 or the like of the circuit board 1 to cause an electrical short circuit.

【0017】また、この絶縁スペーサ5はリードフレー
ム7を保持するキャリアフィルムの役目をするものでは
ないので、リードフレーム7に対する位置や幅等に制約
を受けることがなく、絶縁スペーサ5を設けたことによ
ってリードフレーム7を長くするものではない。従っ
て、キャリアフィルムを用いることなく、絶縁スペーサ
5によりリードフレーム7を支持させることにより、ベ
アチップIC6の実装面積を小さくすることができる。
また、絶縁スペーサ5の材質もキャリアフィルムのよう
に材質の制約を受けにくく、フィルムである必要もな
く、絶縁性と適当な厚みさえあれば樹脂や塗料のような
ものでもよい。従って、実装コストも安価になる。
Further, since the insulating spacer 5 does not function as a carrier film for holding the lead frame 7, the insulating spacer 5 is provided without being restricted by the position and the width with respect to the lead frame 7. This does not make the lead frame 7 longer. Accordingly, the mounting area of the bare chip IC 6 can be reduced by supporting the lead frame 7 with the insulating spacer 5 without using a carrier film.
Further, the material of the insulating spacer 5 is unlikely to be restricted by the material like the carrier film, and does not need to be a film, and may be resin or paint as long as it has an insulating property and an appropriate thickness. Therefore, the mounting cost is also low.

【0018】なお、絶縁スペーサ5の材質は樹脂など絶
縁性のものなら特に限定されない。また、絶縁スペーサ
5の形状は、角枠状に限らず、IC実装位置2も覆うよ
うな面状のものでもよく、各ランド領域毎に複数に分割
されたものでも良い。
The material of the insulating spacer 5 is not particularly limited as long as it is an insulating material such as a resin. Further, the shape of the insulating spacer 5 is not limited to the rectangular frame shape, and may be a planar shape that also covers the IC mounting position 2, or may be divided into a plurality of land areas.

【0019】[0019]

【発明の効果】本発明によれば、キャリアフィルム分だ
けリードフレームを短くできるので、従来のTAB実装
構造に比べてリードフレームを短くでき、電子部品の実
装面積を小さくして、回路の高集積化に寄与できる。ま
た、キャリアフィルムは基板への実装時には用いられな
いので、キャリアフィルムに高い耐熱性を要求されず、
フィルムコストも安価にできる。
According to the present invention, since the lead frame can be shortened by the amount of the carrier film, the lead frame can be shortened as compared with the conventional TAB mounting structure, the mounting area of electronic components can be reduced, and the circuit can be highly integrated. Can contribute to Also, since the carrier film is not used at the time of mounting on a substrate, the carrier film is not required to have high heat resistance,
The film cost can be reduced.

【0020】しかも、キャリアフィルムを基板への実装
用に用いないにも拘らず、リードフレームと基板との間
に絶縁スペーサを形成しているので、リードフレームは
絶縁スペーサによって支持され、リードフレームないし
ランド間が狭ピッチであっても、リードフレームが隣の
リードフレームまたはランドに接触してショートする恐
れがなくなる。さらに、回路がショートする恐れが少な
くなるので、電子部品近傍における配線パターン設計も
容易になる。
Further, since the insulating spacer is formed between the lead frame and the substrate even though the carrier film is not used for mounting on the substrate, the lead frame is supported by the insulating spacer, Even if the pitch between the lands is narrow, there is no possibility that the lead frame will contact the adjacent lead frame or land and short-circuit. Furthermore, since the possibility of short-circuiting of the circuit is reduced, the wiring pattern design in the vicinity of the electronic component becomes easy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態による電子部品の実装構造
を示す断面図である。
FIG. 1 is a sectional view showing a mounting structure of an electronic component according to an embodiment of the present invention.

【図2】同上の実施形態に用いられている回路基板を示
す一部破断した平面図である。
FIG. 2 is a partially cutaway plan view showing a circuit board used in the above embodiment.

【図3】従来例による電子部品の実装構造を示す断面図
である。
FIG. 3 is a cross-sectional view illustrating a mounting structure of an electronic component according to a conventional example.

【図4】従来例による別な電子部品の実装構造の問題点
を示す一部省略した説明図である。
FIG. 4 is a partially omitted explanatory view showing a problem of another electronic component mounting structure according to a conventional example.

【符号の説明】[Explanation of symbols]

1 回路基板 3 配線パターン 3a ランド 4 レジスト膜 5 絶縁スペーサ 6 ベアチップIC 7 リードフレーム 8 ICパッケージ 1 Circuit Board 3 Wiring Pattern 3a Land 4 Resist Film 5 Insulating Spacer 6 Bare Chip IC 7 Lead Frame 8 IC Package

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 電子部品を基板上にTAB実装された実
装構造において、 キャリアフィルムを残してリードフレームのみと共にT
ABテープから分離された電子部品が基板上に置かれ、
基板のランドに接合された前記リードフレームと基板と
の間に絶縁スペーサが形成された電子部品の実装構造。
1. In a mounting structure in which electronic components are mounted on a substrate by TAB, the carrier film is left and only the lead frame and T are mounted.
The electronic components separated from the AB tape are placed on the substrate,
An electronic component mounting structure in which an insulating spacer is formed between the substrate and the lead frame joined to a land of the substrate.
JP7351442A 1995-12-25 1995-12-25 Electronic component mounting structure Expired - Lifetime JP2666792B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7351442A JP2666792B2 (en) 1995-12-25 1995-12-25 Electronic component mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7351442A JP2666792B2 (en) 1995-12-25 1995-12-25 Electronic component mounting structure

Publications (2)

Publication Number Publication Date
JPH08241910A true JPH08241910A (en) 1996-09-17
JP2666792B2 JP2666792B2 (en) 1997-10-22

Family

ID=18417323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7351442A Expired - Lifetime JP2666792B2 (en) 1995-12-25 1995-12-25 Electronic component mounting structure

Country Status (1)

Country Link
JP (1) JP2666792B2 (en)

Also Published As

Publication number Publication date
JP2666792B2 (en) 1997-10-22

Similar Documents

Publication Publication Date Title
JP3230398B2 (en) Electronic device with coplanar heat sink and electrical contact
US7049687B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
US6555755B1 (en) Flexible interconnecting substrate and method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board, and electronic equipment
US6700204B2 (en) Substrate for accommodating passive component
US5397864A (en) Wiring board and a method for producing the same
JP3057647B2 (en) Method for connecting an integrated circuit to another support via a ball and support
US6833512B2 (en) Substrate board structure
JP2000306958A (en) Semiconductor device
JPH09199841A (en) Printed-wiring board
JP4577686B2 (en) Semiconductor device and manufacturing method thereof
JP2666792B2 (en) Electronic component mounting structure
JPH04273200A (en) Shield device
EP1104225B1 (en) Surface mounting component and mounted structure of surface mounting component
JP2002374060A (en) Electronic circuit board
JP3070365B2 (en) Printed wiring board
JPH0576048U (en) Electronic component mounting structure
JP2001156416A (en) Connection structure of flexible wiring board
JPH10150065A (en) Chip-size package
JP2001210984A (en) Radiating structure of part
JP2777664B2 (en) Substrate for mounting electronic components
JPH0739244Y2 (en) Hybrid integrated circuit device
JPH11176876A (en) Semiconductor device
JP2527326Y2 (en) Circuit board device
JPH0430441A (en) Semiconductor device
JPH0817861A (en) Chip electronic part by tab tape