JPH08241263A - Ｉ／ｏ要求処理計算機システム及び処理方法 - Google Patents

Ｉ／ｏ要求処理計算機システム及び処理方法

Info

Publication number
JPH08241263A
JPH08241263A JP7332935A JP33293595A JPH08241263A JP H08241263 A JPH08241263 A JP H08241263A JP 7332935 A JP7332935 A JP 7332935A JP 33293595 A JP33293595 A JP 33293595A JP H08241263 A JPH08241263 A JP H08241263A
Authority
JP
Japan
Prior art keywords
job control
control data
data structure
request
jcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7332935A
Other languages
English (en)
Inventor
Randy J Matthews
ランディ・ジェー・マットヒューズ
Wade A Dolphin
ウエイド・エー・ドルフィン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH08241263A publication Critical patent/JPH08241263A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】十分な記憶容量を備えた記憶システムにおい
て、複数のユーザによって発生するＩ／Ｏ要求を適時処
理し、同時に、こうした共用資源が使用中の時間を最小
限に抑えることができる、高価すぎないシステム及び方
法の提供。 【解決手段】コントローラ・メモリ５０には、正規ジョ
ブ制御データ構造を納める正規ＪＣＢテーブル５２が含
まれ、正規ＪＣＢをずっと把握しておくため、フリーの
待ち行列５４と活動待ち行列５６が設けられている。コ
ントローラ・メモリ５０には、最小限ジョブ制御データ
構造を納める最小限のＪＣＢテーブル５８も含まれてい
る。最小限ＪＣＢテーブル５８は、最小限ＪＣＢフリー
待ち行列６０と最小限ＪＣＢペンディング待ち行列６２
を備えることで、全ての最小限ＪＣＢに対処する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、インターフェイス・バ
スを介した記憶ディスク・アレイに対するＩ／Ｏ要求を
取り扱うためのシステム及び方法に関するものである。
本発明は、また、Ｉ／Ｏ要求を完了できるまで、Ｉ／Ｏ
要求の一部を一時的に保持するために用いられるメモリ
・データ構造に関するものである。
【０００２】
【従来の技術】ここ数年のうちに、多くの「インテリジ
ェント」・コンピュータがローカル・インターフェイス
・ネットワークによって相互接続された、小規模のロー
カル・エリヤ・ネットワーク（ＬＡＮ）の人気が急激に
高まってきている。コンピュータ及び支援ソフトウェア
の複雑性及び精巧さが急速に進むことによって、この人
気が煽り立てられている。今日のコンピュータは、１０
年前には得られなかった途方もない処理速度及び記憶資
源を備えている。結果として、ＬＡＮは、中小企業にと
って望ましい構造の１つになっており、集中形コンピュ
ータ及び記憶センタに接続された多くの「ダム(dumb)」
・ターミナルから構成されるメインフレーム・アーキテ
クチャに取って代わる場合が多い。大企業でさえ、メイ
ンフレームからよりフレキシブルなＬＡＮに頼ろうとす
る変化が生じている。
【０００３】
【発明が解決しようとする課題】ＬＡＮの進化によっ
て、支援を受けるユーザがますます多くなるにつれて、
複数のユーザによって記憶されている大量のデータを収
容するのに十分な記憶容量を備えた記憶システムを提供
する必要が増してきた。これらの記憶システムは、複数
のユーザによって発生する数を増すＩ／Ｏ要求を適時処
理することが可能であって、同時に、こうした共用資源
が使用中の様相を示す時間を最小限に抑えることができ
なければならない。これら２つの目標と同時に、あまり
に高価すぎない記憶システムを提供することが常に所望
されている。
【０００４】
【課題を解決するための手段】本発明の態様の１つによ
れば、多重(multi)タスク・多重イニシエータ環境にお
いて大量のＩ／Ｏ要求を効率よく取り扱う計算機システ
ムが得られる。すなわち、計算機システムには、インタ
ーフェイス・バス、バスに接続された少なくとも１つの
記憶ディスク・アレイ、及び、インターフェイス・バス
に接続されて、記憶ディスク・アレイによって実施され
るＩ／Ｏプロセスを要求する複数のイニシエータが含ま
れている。該システムには、さらに、２タイプのジョブ
制御データ構造、すなわち、（１）Ｉ／Ｏ要求を処理
し、完了するための情報を保持する正規ジョブ制御デー
タ構造と、（２）正規ジョブ制御データ構造が利用でき
ない場合に一時的に用いられる、最小限ジョブ制御デー
タ構造の一方に、イニシエータから受信したＩ／Ｏ要求
を割り当てるように構成されたディスク・アレイ・コン
トローラが含まれている。各最小限ジョブ制御データ構
造は、正規ジョブ制御データ構造がもう１度利用可能に
なった時点において、完了させるためにＩ／Ｏ要求を再
起動するのに十分なＩ／Ｏ要求からの情報のサブセット
を保持している。ディスク・アレイ・コントローラが、
最小限ジョブ制御データ構造にＩ／Ｏ要求を割り当てる
のは、Ｉ／Ｏ要求からの情報の保持にフリーの正規ジョ
ブ制御データ構造を利用できない場合に限るのが望まし
い。
【０００５】望ましい個々のサイズが１６バイトの最小
限ジョブ制御データ構造は、１０２４バイトの正規ジョ
ブ制御データ構造に比べるとかなり小さい。結果とし
て、数千の最小限ジョブ制御データ構造を設けることに
よって、メモリ割り当てに関して極めてわずかなコスト
でＩ／Ｏ要求から最小限の量の情報を記憶することが可
能になる。
【０００６】もう１つの態様によれば、多重タスク・多
重イニシエータ計算機システムを操作するための方法が
得られる。この方法には、記憶ディスク・アレイにおい
てＩ／Ｏ要求を処理するための情報を含むＩ／Ｏ操作を
要求するステップと、対応する正規ジョブ制御データ構
造に各Ｉ／Ｏ要求を割り当てるステップと、Ｉ／Ｏ要求
の処理に利用可能なフリーの正規ジョブ制御データ構造
がない場合に、Ｉ／Ｏ要求からの情報のサブセットを対
応する最小限ジョブ制御データ構造に割り当てるステッ
プが含まれており、情報のサブセットは、完了させるた
めにＩ／Ｏ要求を再起動するのに十分である。
【０００７】本発明のさらにもう１つの態様によれば、
Ｉ／Ｏ要求からの情報のサブセットを保持するためのデ
ータ構造が得られる。
【０００８】
【実施例】図１には、多重タスク・多重イニシエータ計
算機システム１０が示されている。計算機システム１０
には、インターフェイス・バス１２、バスに接続された
少なくとも１つの記憶ディスク・アレイ１４、及び、バ
スに接続された複数のイニシエータ２０（１）、２０
（２）、．．．、２０（ｍ）が含まれている。バス１２
は、一般に、コンピュータ及びネットワーク・システム
に用いられるＳＣＳＩ（小型コンピュータ・システム・
インターフェイス）タイプのインターフェイス・バスが
望ましい。本書で用いられる用語の多くは、ＳＣＳＩに
関連して理解されるものであるため、この開示の読者
は、ＳＣＳＩベースのシステム及び用語に関する作業知
識を有しているものと仮定する。
【０００９】記憶ディスク・アレイ１４は、複数のイニ
シエータの任意の１つによって用いられるデータを記憶
するために設けられている。ディスク・アレイ１４に
は、ＳＣＳＩバスに接続されたディスク・アレイ・コン
トローラ１６及びコントローラに取り付けられた複数の
ＬＵＮ（論理装置）１８（１）、１８（２）、．．．１
８（ｎ）が含まれている。望ましい実施例の場合、８つ
のＬＵＮがディスク・アレイ・コントローラ１６によっ
て規定される。各ＬＵＮは、イニシエータまたはホスト
・コンピュータから見て、ソフトウェアによって意図す
るところが決まるディスク・アレイ内の物理的記憶ディ
スクまたは仮想記憶ディスクである。ＬＵＮは、ディス
ク・アレイ・コントローラ１６によって管理される。
【００１０】実施例によれば、記憶ディスク・アレイ１
４は、物理的に、１２個の能動的メカニカル・ベイが１
２個の記憶ディスクを収容するように構成されている。
これらの記憶ディスクのサイズ例は１〜３ギガバイトで
ある。記憶ディスクは、別個にメカニカル・ベイに接続
または取り外しが可能である。４つの内部ＳＣＳＩバス
を用いて、ベイとディスク・アレイ・コントローラ１６
のインターフェイスが行われる（すなわち、３つのメカ
ニカル・ベイにつき１つのバス）。能動的ベイが完全に
ロードされると、データ記憶システムは、例えば、１２
〜３６ギガバイトの組み合わせ容量を備えることにな
る。
【００１１】イニシエータ２０（１）〜２０（ｍ）は、
ＳＣＳＩバスに接続されて、ＳＣＳＩバスに接続された
別の「ターゲット」装置によるＩ／Ｏ処理の実施を要求
する装置である。望ましい実施例の場合、「ターゲッ
ト」装置は、ディスク・アレイ１４である。イニシエー
タは、ＳＣＳＩバス１２を介して結合され、ディスク・
アレイ１４の資源を共用する１つ以上のホスト・コンピ
ュータに常駐することが望ましい。予測される実施例の
１つは、複数の異なるイニシエータを相互接続するＬＡ
Ｎのための共通記憶域としてディスク・アレイ１４を設
けることである。好適には、計算機システムは、１５個
の異なるイニシエータを収容する。
【００１２】イニシエータの１つによって送られてくる
各Ｉ／Ｏ要求には、記憶ディスク・アレイにおけるデー
タ処理に十分な情報が含まれている。典型的なＩ／Ｏ要
求には、イニシエータのＩＤ、ＬＵＮのＩＤ、ディスク
上の情報位置のアドレス、セクタ情報、データ・バッフ
ァ・ポイント、コマンド命令、命令のＩＤ、及び、命令
順序情報が含まれている。
【００１３】ディスク・アレイ・コントローラ１６は、
本書において代わりにジョブ制御ブロックとも呼ばれる
正規ジョブ制御データ構造（ＪＣＢまたは正規ＪＣＢ）
に対して、イニシエータ２０（１）〜２０（ｍ）から受
信したＩ／Ｏ要求を割り当てるように構成されている。
正規ジョブ制御データ構造は、記憶ディスク・アレイに
おけるデータ処理のためのＩ／Ｏ要求からの情報を全て
保持している。一般に、正規ジョブ制御データ構造のサ
イズは、約１０２４バイトである。従って、１つのＩ／
Ｏ要求は、１つのジョブ制御ブロックにマッピングを行
う。多重タスク・多重イニシエータ環境において、１５
のイニシエータ２０（１）〜２０（ｍ）の１つが、１８
のＬＵＮ１８（１）〜１８（ｎ）の１つに可能性のある
２５６の独自のコマンドの１つを個別に送っている。１
つの１０２４バイトのＪＣＢが可能性のある各順列に割
り当てられる場合、メモリの重要な部分（例えば３０メ
ガバイトの規模の）は、ＪＣＢのためだけに取っておく
必要がある。これは、こうしたＩ／Ｏ要求を保持するた
めに割り当てるには、あまりに多すぎる記憶量である。
【００１４】従って、システムによっては、Ｉ／Ｏ要求
からの情報を保持するために固定数の正規ＪＣＢが利用
されてきた。Ｉ／Ｏ要求は先着順サービスによって取り
扱われるので、共通記憶資源について競合するイニシエ
ータ間の競合条件が確立される。異なるイニシエータに
よって送られてくるＩ／Ｏ要求数が固定数を超えると、
要求側イニシエータに待ち行列満杯または使用中状況が
戻される。ホスト・コンピュータまたはイニシエータ
は、共通資源のポーリングをさせられて、フリーのＪＣ
Ｂが利用可能になると、これを確認する。このポーリン
グは、ホスト・コンピュータの帯域幅の見地からすると
高くつくので、一般には実施されない。従って、この実
施は不完全な場合が多い。代替案として、フリーのＪＣ
Ｂが利用可能になったか否かを判定する試みを周期的に
繰り返すように、ＳＣＳＩバスを構成することも可能で
ある。あいにく、これらの形式による反復試行は、ポー
リングまたは再試行によってフリーのＪＣＢを識別する
前に、別のイニシエータがフリーのＪＣＢに到達するこ
とによって挫折する可能性がある。
【００１５】従来システムにおけるこうした欠点を考慮
して、本発明の態様の１つは、競合条件、反復再試行、
及び、待ち行列満杯メッセージに頼らずに、複数のイニ
シエータからのＩ／Ｏ要求の全てに適応するシステムを
提供する。本発明の該システムでは、各イニシエータ及
びＬＵＮ毎に最小限の待ち行列の深さを保証することに
よって、多重イニシエータ環境における予測が可能にな
る。
【００１６】正規ジョブ制御データ構造が利用できない
場合には、ディスク・アレイ・コントローラ１６は、本
書において代わりに最小限ジョブ制御ブロック（または
最小限ＪＣＢ）と呼ばれることもある最小限ジョブ制御
データ構造にイニシエータ２０（１）〜２０（ｍ）から
受信するＩ／Ｏ要求を割り当てる。最小限ジョブ制御デ
ータ構造は、正規ジョブ制御データ構造が利用できない
間、一時的に利用されるだけである。各最小限ジョブ制
御データ構造は、正規ジョブ制御データ構造がもう１度
利用可能になると、完了させるためにＩ／Ｏ要求を再起
動するのに十分なＩ／Ｏ要求からの情報のサブセットを
保持している。最小限ジョブ制御データ構造のサイズ
は、正規ジョブ制御データ構造に比較してかなり小さ
い。最小限ＪＣＢは、正規ＪＣＢの場合の１０２４に対
して、６４バイト以下が望ましく、最も望ましいのは１
６バイトである。
【００１７】図２には、最小限ジョブ制御データ構造３
０が示されている。該データ構造は、イニシエータ２０
（１）〜２０（ｍ）の１つのＩＤを保持するための第１
のフィールド３２と、記憶ディスク・アレイ１４内の場
所のＩＤ（例えば、ＳＣＳＩＬＵＮ）を保持するための
第２のフィールド３４から構成される。第１と第２のフ
ィールドは、それぞれ、１バイトが望ましい。記憶ディ
スク・アレイが実施すべき処理を表した、イニシエータ
によって与えられるコマンド命令を保持するため、第３
のフィールド３６が設けられている。望ましい実施例の
場合、この第３のフィールドは１０バイトである。最小
限ＪＣＢ３０は、命令順序情報（例えば、ｓｉｍｐｌ
ｅ、ｈｅａｄ、または、ｏｒｄｅｒｅｄといったＳＣＳ
Ｉ待ち行列コード）を保持するための１バイトの第４の
フィールド３８も備えている。命令のＩＤ（例えば、Ｓ
ＣＳＩ待ち行列タグ）を保持するために、１バイトの第
５のフィールド４０が設けられており、次の最小限ジョ
ブ制御データ構造に対するリンク・アドレスを保持する
ために、２バイトの第６のフィールド４２が設けられて
いる。サイズが１６バイトの場合、第１のフィールド〜
第６のフィールドが保持している情報は、Ｉ／Ｏ要求を
再起動するのに十分であるが、記憶ディスク・アレイに
記憶されるデータの処理には不十分である。
【００１８】望ましい実施例の１つでは、ディスク・ア
レイ・コントローラは、メモリの６４Ｋバイトを費やす
６４の正規ＪＣＢ（すなわち、６４×１０２４バイト／
ＪＣＢ）と、メモリの６４Ｋバイトを費やす４０００ま
での最小限ＪＣＢ（すなわち、４０００×１６バイト／
最小限ＪＣＢ）によって構成される。従って、これらの
構造を支援するために用いられるメモリの１２８Ｋバイ
トは、別様であれば、可能性のある全てのコマンド／Ｌ
ＵＮ／イニシエータの組み合わせに正規ＪＣＢを１対１
でマッピングするために用いられることになる３０メガ
バイトよりも大幅に少ない。
【００１９】図３は、記憶ディスク・アレイ・コントロ
ーラ１６におけるコントローラ・メモリ５０のブロック
図である。コントローラ・メモリ５０は、２タイプのジ
ョブ制御データ構造、すなわち、正規ＪＣＢと最小限Ｊ
ＣＢを保持するように構成されている。メモリ５０に
は、正規ジョブ制御データ構造を納める正規ＪＣＢテー
ブル５２が含まれている。正規ＪＣＢをずっと把握して
おくため、フリーの待ち行列５４と活動待ち行列５６が
設けられている。全ての正規ＪＣＢは、ＪＣＢフリー待
ち行列５４とＪＣＢ活動待ち行列５６のいずれかに入る
ことになる。ＪＣＢフリー待ち行列５４は、正規ＪＣＢ
の最大数（例えば６４）に初期設定され、ＪＣＢ活動待
ち行列５６は、空として初期設定される。
【００２０】コントローラ・メモリ５０には、最小限ジ
ョブ制御データ構造を納める最小限のＪＣＢテーブル５
８も含まれている。最小限ＪＣＢテーブル５８は、最小
限ＪＣＢフリー待ち行列６０と最小限ＪＣＢペンディン
グ待ち行列６２を備えることで、全ての最小限ＪＣＢに
対処する。テーブル５８の全ての最小限ＪＣＢは、最小
限ＪＣＢフリー待ち行列６０と、最小限ＪＣＢペンディ
ング待ち行列６２のいずれかにリンクされるが、両方に
同時にリンクされることはない。最小限ＪＣＢフリー待
ち行列６０は、利用可能な最小限ＪＣＢの最大数（例え
ば、４０００）に初期設定され、最小限ＪＣＢペンディ
ング待ち行列６２は、空として初期設定される。
【００２１】図４には、最小限ＪＣＢテーブル５８の望
ましい構成が示されている。テーブル５８は、最小限Ｊ
ＣＢ ０〜最小限ＪＣＢ ｚで表した、最小限ジョブ制
御データ構造の１次元アレイである。該テーブルは、任
意のイニシエータ及びＬＵＮに利用可能な最小限ＪＣＢ
のプールを表している。該システムが、インターフェイ
ス・バスに接続された複数のホスト・コンピュータによ
って課せられるさまざまな要求に適応できるように、所
定のイニシエータまたはＬＵＮのために予約された最小
限ＪＣＢは存在しないことが望ましい。
【００２２】最小限ＪＣＢテーブル５８は、３つのソー
スからインデクシングを施される。まず、各最小限ＪＣ
Ｂは、次の最小限ＪＣＢを識別するリンク・アドレス４
２（図２）を備えている。この内部ポインタが図４に矢
印７０として示されている。リンクされたリストの後尾
に位置する最小限ＪＣＢは、後続の最小限ＪＣＢが存在
しないので、ＮＵＬＬリンク項目を備えている点に留意
されたい。
【００２３】最小限ＪＣＢにインデクシングを施す第２
のソースは、最小限ＪＣＢフリー待ち行列６０（図３）
を表すポインタである。これらのポインタには、最小限
ＪＣＢ ＦＲＥＥ＿Ｑ＿ＨＥＡＤ７２及び最小限ＪＣＢ
ＦＲＥＥ＿Ｑ＿ＴＡＩＬ７４がある。最小限ＪＣＢフ
リー待ち行列６０は、ＮＵＬＬリンク項目を有する最後
の最小限ＪＣＢを含む、互いに連鎖したテーブル内の全
ての最小限ＪＣＢによって初期化される。最小限ＪＣＢ
が必要とされる場合には、最小限ＪＣＢ ＦＲＥＥ＿Ｑ
＿ＨＥＡＤ７２の先頭の最小限ＪＣＢに、最小限ＪＣＢ
０といった割り当てが行われる。最小限ＪＣＢ ０に
は、Ｉ／Ｏ要求からの情報のサブセットが入力される。
次に、最小限ＪＣＢ ０は最小限ＪＣＢペンディング待
ち行列に入れられる。４０００の最小限ＪＣＢが全てペ
ンディングであることを表す、最小限ＪＣＢフリー待ち
行列が空という稀な場合には、コマンドを送るイニシエ
ータに待ち行列満杯状況メッセージが送られる。
【００２４】第３のテーブル・インデクシング・ソース
は、最小限ＪＣＢペンディング６２待ち行列（図３）を
表すポインタである。これらのポインタは、最小限ＪＣ
ＢＰＥＮＤＩＮＧ＿Ｑ＿ＨＥＡＤ ７６と最小限ＪＣＢ
ＰＥＮＤＩＮＧ＿Ｑ＿ＴＡＩＩＬ ７８から構成され
る。ペンディング待ち行列６２は、正規ジョブ制御デー
タ構造が利用可能になると、Ｉ／Ｏ要求を再起動するた
めの情報のサブセットを納めた全ての待機中の最小限Ｊ
ＣＢから構成される。アレイ項目を利用して他のアレイ
項目を示す技法によって、複数の待ち行列が、必要に応
じてテーブルを縫うようにして進むことが可能になると
いう点に留意されたい。
【００２５】次に、図５のステップ、及び、図３〜４に
示す構造に関連して、対応する待ち行列５４及び５６を
備えた正規ＪＣＢテーブル５２と、対応する待ち行列６
０及び６２を備えた最小限ＪＣＢテーブル５８の相互作
用及び操作についてさらに詳述することにする。ステッ
プ１００において、４つの待ち行列が、全て、次のよう
に初期設定される：正規ＪＣＢフリー待ち行列５４は、
正規ＪＣＢの最大数（例えば６４）に初期設定され、正
規ＪＣＢ活動待ち行列５６は、空として初期設定され、
最小限ＪＣＢフリー待ち行列６０は、利用可能な最小限
ＪＣＢの最大数（例えば４０００）に初期設定され、最
小限ＪＣＢペンディング待ち行列６２は、空として初期
設定される。ステップ１０２において、ディスク・アレ
イ・コントローラは、イニシエータからディスク・アレ
イにおいてデータ処理を行うようにとのＩ／Ｏ要求を受
信する。正規ＪＣＢフリー待ち行列５４が空でなければ
（すなわち、ステップ１０４から「いいえ」の分岐）、
すなわち、６４の正規サイズのジョブ制御データ構造の
１つを利用可能であるという場合には、Ｉ／Ｏ要求はフ
リーの正規ＪＣＢに割り当てられる（ステップ１０
６）。正規ＪＣＢは、フリー待ち行列５４から移行し、
正規ＪＣＢ活動待ち行列５６に入れられる（ステップ１
０８）。次に、Ｉ／Ｏ要求が処理され、完了する（ステ
ップ１１０）。
【００２６】再びステップ１０４を参照すると、利用可
能なフリーの正規ＪＣＢがなく、正規ＪＣＢフリー待ち
行列が空の場合（すなわち、ステップ１０４から「は
い」の分岐）、すなわち、６４の正規サイズのジョブ制
御データ構造の全てが、現在活動状態にあるという場合
には、Ｉ／Ｏ要求からの情報のサブセットを受信するフ
リーの最小限ＪＣＢが存在するか否かの判定が行われる
（ステップ１１２）。最小限ＪＣＢフリー待ち行列が空
である、すなわち、４００の最小限ＪＣＢが全てペンデ
ィングであるという稀な場合には（すなわち、ステップ
１１２から「はい」の分岐）、待ち行列満杯状況がイニ
シエータに戻される（ステップ１１４）。しかし、ほと
んど全ての状況において、最小限ＪＣＢフリー待ち行列
が空になることはなく、従って、Ｉ／Ｏ要求からの情報
のサブセットは、利用可能な最小限ジョブ制御データ構
造に割り当てられる（ステップ１１６）。次に、新たに
充填される最小限ＪＣＢが、フリー待ち行列６０から転
送されて、最小限ＪＣＢペンディング待ち行列６２に入
れられ、正規ＪＣＢが利用可能になるのを待つことにな
る（ステップ１１８）。
【００２７】ステップ１２０において、Ｉ／Ｏ要求が完
了すると、対応する正規ＪＣＢがもう１度自由に利用で
きるようになる。ディスク・アレイ・コントローラがチ
ェックを行って、ペンディング待ち行列における最小限
ＪＣＢの有無を確認する（ステップ１２０）。最小限Ｊ
ＣＢがなければ（すなわち、ステップ１２０から「いい
え」の分岐）、正規ＪＣＢが正規ＪＣＢフリー待ち行列
５４に戻され（ステップ１２２）、流れ分岐「Ａ」によ
って示されるように、Ｉ／Ｏ要求を待つことになる。
【００２８】１つ以上の最小限ＪＣＢがペンディングの
場合（ステップ１１８からの流れ分岐「Ｂ」によって示
すように）、最小限ＪＣＢが正規ＪＣＢに割り当てら
れ、最小限ＪＣＢに含まれる最少量の情報を用いてＩ／
Ｏ要求が再起動される（ステップ１２４）。ペンディン
グの最小限ＪＣＢが、ＬＵＮまたはイニシエータの優先
順位に関係なく、ＦＩＦＯ（先入れ先出し）順に新たに
利用可能になる正規ＪＣＢに割り当てられる。最小限Ｊ
ＣＢは、ＦＩＦＯ以外のより望ましくない順序で待ち行
列から外される場合、飢餓状態を回避する何らかの手段
が含まれることになる。ステップ１２６において、最小
限ＪＣＢがペンディング待ち行列６２からフリー待ち行
列６０に戻される。
【００２９】規則に従って、構造及び方法上の特徴に関
して多少とも固有の言語によって本発明の説明を行って
きた。しかし、本書に開示の手段は、本発明を実施する
上での望ましい形態から構成されるものであるので、本
発明が、例示し、解説した固有の特徴に制限されるもの
でないことは明らかである。従って、本発明は、同等物
の原則に基づいて適正に解釈される付属の請求項の適切
な範囲内における、そのいかなる形態または修正に関し
ても請求されることになる。
【００３０】以上、本発明の実施例について詳述した
が、以下、本発明を各実施態様毎に列挙する。 （実施態様１） インターフェイス・バスと、インター
フェイス・バスに接続された、データを記憶するための
少なくとも１つの記憶ディスク・アレイと、インターフ
ェイス・バスに接続されて、記憶ディスク・アレイによ
るＩ／Ｏ処理の実施を要求し、各Ｉ／Ｏ要求毎にＩ／Ｏ
要求を処理するための情報を含む、多重イニシエータ
と、記憶ディスク・アレイに設けられ、２タイプのジョ
ブ制御データ構造、すなわち、（１）Ｉ／Ｏ要求を処理
し、完了するための情報を保持する正規ジョブ制御デー
タ構造と、（２）正規ジョブ制御データ構造が利用でき
ない場合に一時的に用いられる、それぞれ、正規ジョブ
制御データ構造がもう１度利用可能になった時点におい
て、完了させるためにＩ／Ｏ要求を再起動するのに十分
なＩ／Ｏ要求からの情報のサブセットを保持している、
の最小限ジョブ制御データ構造の一方に、イニシエータ
から受信したＩ／Ｏ要求を割り当てるように構成された
ディスク・アレイ・コントローラを有する多重タスク・
多重イニシエータ計算機システム。 （実施態様２） 前記正規のジョブ制御データ構造のサ
イズが約１０２４バイトであり、前記最小限ジョブ制御
データ構造のサイズが１６バイトであることを特徴とす
る、実施態様１に記載の計算機システム。 （実施態様３） Ｉ／Ｏ要求からの情報の保持にフリー
の正規ジョブ制御データ構造を利用できない場合にり、
前記ディスク・アレイ・コントローラが、最小限ジョブ
制御データ構造にＩ／Ｏ要求を割り当てることを特徴と
する、実施態様１に記載の計算機システム。 （実施態様４） 前記最小限ジョブ制御データ構造が、
１次元アレイ・テーブルに配列されていることを特徴と
する、実施態様１に記載の計算機システム。 （実施態様５） 前記最小限ジョブ制御データ構造に、
次のデータ構造に対するリンク・アドレスが含まれてい
ることを特徴とする、実施態様４に記載の計算機システ
ム。 （実施態様６） 前記最小限ジョブ制御データ構造が、
２つの待ち行列の１つに保持されることと、前記フリー
の待ち行列には、利用可能な全ての未使用ジョブ制御デ
ータ構造が含まれ、前記ペンディング待ち行列には、現
在利用されている全ての最小限ジョブ制御データ構造が
含まれることを特徴とする、実施態様４に記載の計算機
システム。 （実施態様７） 複数のイニシエータ、少なくとも１つ
の記憶ディスク・アレイ、及び、イニシエータと記憶デ
ィスク・アレイを相互接続するインターフェイス・バス
を備えた多重タスク・多重イニシエータ計算機システム
の処理方法において、正規ジョブ制御データ構造及び最
小限ジョブ制御構造を設けるステップと、記憶ディスク
・アレイにおいてＩ／Ｏ要求を処理するための情報を含
んでいるＩ／Ｏ操作を要求するステップと、記憶ディス
ク・アレイ内にＩ／Ｏ要求を処理するための情報を保持
している、対応する正規ジョブ制御データ構造に各Ｉ／
Ｏ要求の割当を行うステップと、Ｉ／Ｏ要求の処理に利
用可能なフリーの正規ジョブ制御データ構造がない場
合、完了させるためにＩ／Ｏ要求を再起動するのに十分
なＩ／Ｏ要求からの情報のサブセットを対応する最小限
ジョブ制御データ構造に割り当てるステップを有する処
理方法。 （実施態様８） 記憶ディスク・アレイにおけるデータ
処理に関するＩ／Ｏ要求からの情報の全てを保持するの
に、正規ジョブ制御データ構造が利用可能になると、最
小限ジョブ制御データ構造に保持されている情報のサブ
セットを利用して、Ｉ／Ｏ要求を再起動するステップを
有することを特徴とする、実施態様７に記載の処理方
法。 （実施態様９） ディスク・アレイ・コントローラ・メ
モリにおける、イニシエータによって発生し、インター
フェイス・バスを介して伝送され、記憶ディスク・アレ
イに記憶されているデータの処理に利用されるＩ／Ｏ要
求からの情報のサブセットを保持するためのデータ構造
を備えた計算機システムにおいて、イニシエータのＩＤ
を保持するための第１のフィールドと、記憶ディスク・
アレイ内における場所のＩＤを保持するための第２のフ
ィールドと、記憶ディスク・アレイによって実施される
処理を表したイニシエータによって与えられるコマンド
命令を保持するための第３のフィールドと、命令順序情
報を保持するための第４のフィールドと、命令のＩＤを
保持するための第５のフィールドと、次のデータ構造に
対するリンク・アドレスを保持するための第６のフィー
ルドから構成され、第１、第２、第３、第４、第５、及
び、第６のフィールドが保持する情報が、Ｉ／Ｏ要求の
再起動には十分であるが、記憶ディスク・アレイに記憶
されているデータを処理するには不十分であることと、
前記第１〜第６のフィールドを組み合わせたサイズが６
４バイト以下であることを有するデータ構造を備えた計
算機システム。 （実施態様１０） 前記第１、第２、第３、第４、第
５、及び、第６のフィールドを組み合わせたサイズが１
６バイトであることを特徴とする、実施態様９に記載の
データ構造を備えた計算機システム。
【００３１】
【発明の効果】以上のように、本発明の態様の１つによ
れば、多重タスク・多重イニシエータ環境において大量
のＩ／Ｏ要求を効率よく取り扱う計算機システムが得ら
れる。もう１つの態様によれば、多重タスク・多重イニ
シエータ計算機システムを操作するための方法が得られ
る。さらにもう１つの態様によれば、Ｉ／Ｏ要求からの
情報のサブセットを保持するためのデータ構造を備えた
計算機システムが得られる。
【図面の簡単な説明】
【図１】複数のイニシエータがＳＣＳＩバスを介して記
憶システムに結合された計算機システムの概略図であ
る。
【図２】本発明の態様に基づいて記憶システムのコント
ローラ・メモリに用いられるあるタイプのジョブ制御デ
ータ構造を示す図である。
【図３】本発明の態様に基づいて２タイプのジョブ制御
データ構造を保持するために用いられる図１の記憶シス
テムにおけるコントローラ・メモリのブロック図であ
る。
【図４】テーブルをなすように構成された図２のジョブ
制御データ構造を示す図である。
【図５】本発明のもう１つの態様に基づいてＳＣＳＩベ
ースの計算機システムを操作するための方法による望ま
しいステップの流れ図である。
【符号の説明】
１０ 多重タスク・多重イニシエータ計算機システム １２ インターフェイス・バス １４ 記憶ディスク・アレイ １６ ディスク・アレイ・コントローラ １８ 論理装置 ２０ イニシエータ ３０ 最小限ジョブ制御データ構造 ５０ コントローラ・メモリ ５２ 正規ＪＣＢテーブル ５４ ＪＣＢフリー待ち行列 ５６ ＪＣＢ活動待ち行列 ５８ 最小限ＪＣＢテーブル ６０ 最小限ＪＣＢフリー待ち行列 ６２ 最小限ペンディング待ち行列

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】インターフェイス・バスと、 インターフェイス・バスに接続された、データを記憶す
    るための少なくとも１つの記憶ディスク・アレイと、 インターフェイス・バスに接続されて、記憶ディスク・
    アレイによるＩ／Ｏ処理の実施を要求し、各Ｉ／Ｏ要求
    毎にＩ／Ｏ要求を処理するための情報を含む、多重イニ
    シエータと、 記憶ディスク・アレイに設けられ、２タイプのジョブ制
    御データ構造、すなわち、 （１）Ｉ／Ｏ要求を処理し、完了するための情報を保持
    する正規ジョブ制御データ構造と、 （２）正規ジョブ制御データ構造が利用できない場合に
    一時的に用いられる、それぞれ、正規ジョブ制御データ
    構造がもう１度利用可能になった時点において、完了さ
    せるためにＩ／Ｏ要求を再起動するのに十分なＩ／Ｏ要
    求からの情報のサブセットを保持している、の最小限ジ
    ョブ制御データ構造の一方に、イニシエータから受信し
    たＩ／Ｏ要求を割り当てるように構成されたディスク・
    アレイ・コントローラを有する多重タスク・多重イニシ
    エータ計算機システム。
  2. 【請求項２】前記正規のジョブ制御データ構造のサイズ
    が約１０２４バイトであり、前記最小限ジョブ制御デー
    タ構造のサイズが１６バイトであることを特徴とする、
    請求項１に記載の計算機システム。
  3. 【請求項３】Ｉ／Ｏ要求からの情報の保持にフリーの正
    規ジョブ制御データ構造を利用できない場合にり、前記
    ディスク・アレイ・コントローラが、最小限ジョブ制御
    データ構造にＩ／Ｏ要求を割り当てることを特徴とす
    る、請求項１に記載の計算機システム。
  4. 【請求項４】前記最小限ジョブ制御データ構造が、１次
    元アレイ・テーブルに配列されていることを特徴とす
    る、請求項１に記載の計算機システム。
  5. 【請求項５】前記最小限ジョブ制御データ構造に、次の
    データ構造に対するリンク・アドレスが含まれているこ
    とを特徴とする、請求項４に記載の計算機システム。
  6. 【請求項６】前記最小限ジョブ制御データ構造が、２つ
    の待ち行列の１つに保持されることと、前記フリーの待
    ち行列には、利用可能な全ての未使用ジョブ制御データ
    構造が含まれ、前記ペンディング待ち行列には、現在利
    用されている全ての最小限ジョブ制御データ構造が含ま
    れることを特徴とする、請求項４に記載の計算機システ
    ム。
  7. 【請求項７】複数のイニシエータ、少なくとも１つの記
    憶ディスク・アレイ、及び、イニシエータと記憶ディス
    ク・アレイを相互接続するインターフェイス・バスを備
    えた多重タスク・多重イニシエータ計算機システムの処
    理方法において、 正規ジョブ制御データ構造及び最小限ジョブ制御構造を
    設けるステップと、 記憶ディスク・アレイにおいてＩ／Ｏ要求を処理するた
    めの情報を含んでいるＩ／Ｏ操作を要求するステップ
    と、 記憶ディスク・アレイ内にＩ／Ｏ要求を処理するための
    情報を保持している、対応する正規ジョブ制御データ構
    造に各Ｉ／Ｏ要求の割当を行うステップと、 Ｉ／Ｏ要求の処理に利用可能なフリーの正規ジョブ制御
    データ構造がない場合、完了させるためにＩ／Ｏ要求を
    再起動するのに十分なＩ／Ｏ要求からの情報のサブセッ
    トを対応する最小限ジョブ制御データ構造に割り当てる
    ステップを有する処理方法。
  8. 【請求項８】記憶ディスク・アレイにおけるデータ処理
    に関するＩ／Ｏ要求からの情報の全てを保持するのに、
    正規ジョブ制御データ構造が利用可能になると、最小限
    ジョブ制御データ構造に保持されている情報のサブセッ
    トを利用して、Ｉ／Ｏ要求を再起動するステップを有す
    ることを特徴とする、請求項７に記載の処理方法。
  9. 【請求項９】ディスク・アレイ・コントローラ・メモリ
    における、イニシエータによって発生し、インターフェ
    イス・バスを介して伝送され、記憶ディスク・アレイに
    記憶されているデータの処理に利用されるＩ／Ｏ要求か
    らの情報のサブセットを保持するためのデータ構造を備
    えた計算機システムにおいて、 イニシエータのＩＤを保持するための第１のフィールド
    と、 記憶ディスク・アレイ内における場所のＩＤを保持する
    ための第２のフィールドと、 記憶ディスク・アレイによって実施される処理を表した
    イニシエータによって与えられるコマンド命令を保持す
    るための第３のフィールドと、 命令順序情報を保持するための第４のフィールドと、 命令のＩＤを保持するための第５のフィールドと、 次のデータ構造に対するリンク・アドレスを保持するた
    めの第６のフィールドから構成され、 第１、第２、第３、第４、第５、及び、第６のフィール
    ドが保持する情報が、Ｉ／Ｏ要求の再起動には十分であ
    るが、記憶ディスク・アレイに記憶されているデータを
    処理するには不十分であることと、前記第１〜第６のフ
    ィールドを組み合わせたサイズが６４バイト以下である
    ことを有するデータ構造を備えた計算機システム。
  10. 【請求項１０】前記第１、第２、第３、第４、第５、及
    び、第６のフィールドを組み合わせたサイズが１６バイ
    トであることを特徴とする、請求項９に記載のデータ構
    造を備えた計算機システム。
JP7332935A 1995-01-19 1995-12-21 Ｉ／ｏ要求処理計算機システム及び処理方法 Pending JPH08241263A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/376,944 US5644789A (en) 1995-01-19 1995-01-19 System and method for handling I/O requests over an interface bus to a storage disk array
US376,944 1995-01-19

Publications (1)

Publication Number Publication Date
JPH08241263A true JPH08241263A (ja) 1996-09-17

Family

ID=23487136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7332935A Pending JPH08241263A (ja) 1995-01-19 1995-12-21 Ｉ／ｏ要求処理計算機システム及び処理方法

Country Status (4)

Country Link
US (1) US5644789A (ja)
EP (1) EP0723222B1 (ja)
JP (1) JPH08241263A (ja)
DE (1) DE69534616T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079275A (ja) * 2010-10-06 2012-04-19 Yokogawa Electric Corp 外部デバイスアクセス装置およびコンピュータプログラム

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228182B2 (ja) 1997-05-29 2001-11-12 株式会社日立製作所 記憶システム及び記憶システムへのアクセス方法
US6092215A (en) * 1997-09-29 2000-07-18 International Business Machines Corporation System and method for reconstructing data in a storage array system
US6134630A (en) 1997-11-14 2000-10-17 3Ware High-performance bus architecture for disk array system
US6098114A (en) * 1997-11-14 2000-08-01 3Ware Disk array system for processing and tracking the completion of I/O requests
US6061753A (en) * 1998-01-27 2000-05-09 Emc Corporation Apparatus and method of accessing target devices across a bus utilizing initiator identifiers
US6078979A (en) * 1998-06-19 2000-06-20 Dell Usa, L.P. Selective isolation of a storage subsystem bus utilzing a subsystem controller
US6332161B1 (en) * 1998-09-25 2001-12-18 Charles Schwab & Co., Inc. Customer web log-in architecture
JP3440219B2 (ja) * 1999-08-02 2003-08-25 富士通株式会社 入出力装置及びディスク・タイムシェアリング方法
JP2001167040A (ja) * 1999-12-14 2001-06-22 Hitachi Ltd 記憶サブシステム及び記憶制御装置
US6684209B1 (en) * 2000-01-14 2004-01-27 Hitachi, Ltd. Security method and system for storage subsystem
US7657727B2 (en) * 2000-01-14 2010-02-02 Hitachi, Ltd. Security for logical unit in storage subsystem
JP4651230B2 (ja) 2001-07-13 2011-03-16 株式会社日立製作所 記憶システム及び論理ユニットへのアクセス制御方法
US20030188045A1 (en) * 2000-04-13 2003-10-02 Jacobson Michael B. System and method for distributing storage controller tasks
JP4719957B2 (ja) * 2000-05-24 2011-07-06 株式会社日立製作所 記憶制御装置及び記憶システム並びに記憶システムのセキュリティ設定方法
US6922414B1 (en) * 2000-08-21 2005-07-26 Hewlett-Packard Development Company, L.P. Apparatus and method for dynamic command queue depth adjustment for storage area network nodes
US6915354B1 (en) * 2002-04-30 2005-07-05 Intransa, Inc. Distributed iSCSI and SCSI targets
US6816917B2 (en) * 2003-01-15 2004-11-09 Hewlett-Packard Development Company, L.P. Storage system with LUN virtualization
US7644183B2 (en) * 2003-12-11 2010-01-05 Searete, Llc Accelerated reception of spatial-to-temporal translated data
US20050131863A1 (en) * 2003-12-11 2005-06-16 W. Daniel Hillis Reception of spatial-to-temporal translated data
US20050132415A1 (en) * 2003-12-11 2005-06-16 Hillis W. D. Spatial-to-temporal data translation and transmission
US8375114B2 (en) * 2004-04-09 2013-02-12 Hewlett-Packard Development Company, L.P. Device loading in storage networks
US8090837B2 (en) * 2004-05-27 2012-01-03 Hewlett-Packard Development Company, L.P. Communication in multiprocessor using proxy sockets
US8285747B1 (en) * 2006-03-14 2012-10-09 Netapp, Inc. Incorporation of client storage into a storage system
US8544029B2 (en) 2011-05-24 2013-09-24 International Business Machines Corporation Implementing storage adapter performance optimization with chained hardware operations minimizing hardware/firmware interactions
US9594685B2 (en) 2012-07-06 2017-03-14 Seagate Technology Llc Criteria for selection of data for a secondary cache
US9390020B2 (en) 2012-07-06 2016-07-12 Seagate Technology Llc Hybrid memory with associative cache
US9772948B2 (en) 2012-07-06 2017-09-26 Seagate Technology Llc Determining a criterion for movement of data from a primary cache to a secondary cache
US9477591B2 (en) 2012-07-06 2016-10-25 Seagate Technology Llc Memory access requests in hybrid memory system
US9529724B2 (en) * 2012-07-06 2016-12-27 Seagate Technology Llc Layered architecture for hybrid controller
US9785564B2 (en) 2013-08-20 2017-10-10 Seagate Technology Llc Hybrid memory with associative cache
US9367247B2 (en) 2013-08-20 2016-06-14 Seagate Technology Llc Memory access requests in hybrid memory system
US9507719B2 (en) 2013-08-20 2016-11-29 Seagate Technology Llc Garbage collection in hybrid memory system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325120A (en) * 1978-12-21 1982-04-13 Intel Corporation Data processing system
US5109336A (en) * 1989-04-28 1992-04-28 International Business Machines Corporation Unified working storage management
US5195100A (en) * 1990-03-02 1993-03-16 Micro Technology, Inc. Non-volatile memory storage of write operation identifier in data sotrage device
US5155835A (en) * 1990-11-19 1992-10-13 Storage Technology Corporation Multilevel, hierarchical, dynamically mapped data storage subsystem
US5278838A (en) * 1991-06-18 1994-01-11 Ibm Corp. Recovery from errors in a redundant array of disk drives
JPH0546447A (ja) * 1991-08-08 1993-02-26 Hitachi Ltd 空き領域検索方法
US5237658A (en) * 1991-10-01 1993-08-17 Tandem Computers Incorporated Linear and orthogonal expansion of array storage in multiprocessor computing systems
US5297258A (en) * 1991-11-21 1994-03-22 Ast Research, Inc. Data logging for hard disk data storage systems
US5313585A (en) * 1991-12-17 1994-05-17 Jeffries Kenneth L Disk drive array with request fragmentation
US5287462A (en) * 1991-12-20 1994-02-15 Ncr Corporation Bufferless SCSI to SCSI data transfer scheme for disk array applications
US5289418A (en) * 1992-02-14 1994-02-22 Extended Systems, Inc. Memory apparatus with built-in parity generation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079275A (ja) * 2010-10-06 2012-04-19 Yokogawa Electric Corp 外部デバイスアクセス装置およびコンピュータプログラム

Also Published As

Publication number Publication date
EP0723222A2 (en) 1996-07-24
EP0723222A3 (en) 1997-06-11
EP0723222B1 (en) 2005-11-16
DE69534616T2 (de) 2006-07-20
US5644789A (en) 1997-07-01
DE69534616D1 (de) 2005-12-22

Similar Documents

Publication Publication Date Title
JPH08241263A (ja) Ｉ／ｏ要求処理計算機システム及び処理方法
US5530897A (en) System for dynamic association of a variable number of device addresses with input/output devices to allow increased concurrent requests for access to the input/output devices
US4638424A (en) Managing data storage devices connected to a digital computer
US5652885A (en) Interprocess communications system and method utilizing shared memory for message transfer and datagram sockets for message control
US5687372A (en) Customer information control system and method in a loosely coupled parallel processing environment
US7181571B2 (en) System and method for storage system
US8307053B1 (en) Partitioned packet processing in a multiprocessor environment
US6009478A (en) File array communications interface for communicating between a host computer and an adapter
US7484017B1 (en) Dequeuing from a host adapter two-dimensional queue
EP0426323B1 (en) Portable, resource sharing file server using co-routines
US5924097A (en) Balanced input/output task management for use in multiprocessor transaction processing system
US5715452A (en) Process of transferring file, process of gaining access to data and process of writing data
EP0317466A2 (en) Reverse flow control mechanism and method
US20040252709A1 (en) System having a plurality of threads being allocatable to a send or receive queue
US5682507A (en) Plurality of servers having identical customer information control procedure functions using temporary storage file of a predetermined server for centrally storing temporary data records
US5790868A (en) Customer information control system and method with transaction serialization control functions in a loosely coupled parallel processing environment
EP0201063B1 (en) Method of locating processes in a distributed data processing system
JPH065524B2 (ja) 記憶装置管理方法
EP0747812A2 (en) Customer information control system and method with API start and cancel transaction functions in a loosely coupled parallel processing environment
EP0317468A2 (en) Bus flow control system
JPH11149387A (ja) 共有装置制御方法及びその実施装置
US20030236819A1 (en) Queue-based data retrieval and transmission
EP0522728B1 (en) Method for efficient access of data stored in a nexus table
EP0201065A2 (en) Virtual single machine with logical ring and with message-like hardware interrupts and processor exceptions
US6938102B1 (en) Dequeuing from a host adapter two-dimensional queue

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307